KR20220117388A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20220117388A
KR20220117388A KR1020210020156A KR20210020156A KR20220117388A KR 20220117388 A KR20220117388 A KR 20220117388A KR 1020210020156 A KR1020210020156 A KR 1020210020156A KR 20210020156 A KR20210020156 A KR 20210020156A KR 20220117388 A KR20220117388 A KR 20220117388A
Authority
KR
South Korea
Prior art keywords
dots
pattern
pixel rows
display device
turn
Prior art date
Application number
KR1020210020156A
Other languages
English (en)
Inventor
임재근
김홍수
노진영
박세혁
이효진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210020156A priority Critical patent/KR20220117388A/ko
Priority to US17/535,331 priority patent/US11482157B2/en
Priority to CN202111461839.1A priority patent/CN114944136A/zh
Publication of KR20220117388A publication Critical patent/KR20220117388A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시 장치는, 각각의 화소행들은 제1 방향으로 연장되고, 홀수 번째 화소행들과 짝수 번째 화소행들이 제2 방향으로 교번하여 위치하고, 각각의 상기 화소행들에 포함된 화소들은 2 개 이상의 단위로 도트로 지정된, 화소부; 상기 화소행들의 p 번째 페어(pair)의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산하는 계조 차이 계산부; 상기 대표 계조들의 차이가 제1 임계값보다 크다는 제1 조건을 만족하는 경우, 엣지 도트 개수(edge dot number)를 증가시키는 엣지 검출부; 및 상기 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수(edge number)를 증가시키고, 상기 엣지 개수가 제3 임계값보다 큰 경우 제1 패턴 검출 신호를 생성하는 제1 패턴 검출부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치가 동영상을 표시할 때는 고주파수로 표시하는 것이 움직임(motion)을 부드럽게 표현할 수 있어 바람직하다. 하지만 표시 장치가 정지 영상을 표시할 때는 움직임이 없으므로 저주파수로 표시하더라도 무방하다. 또한 저주파수로 표시하는 경우, 소비 전력 측면에서 유리하다.
다만, 표시 장치의 표시 주파수가 고주파수에서 저주파수로 전환 시에, 휘도 감소 주기가 달라짐에 따라 플리커(flicker)가 시인될 수 있다는 문제가 있다. 또한, 저주파 구동 시 특정 패턴을 표시할 때 플리커가 발생할 수도 있다.
해결하고자 하는 기술적 과제는, 표시 주파수가 고주파수에서 저주파수로 전환 시에 플리커 시인을 방지할 수 있는 표시 장치 및 그 구동 방법을 제공하는 데 있다.
또한, 해결하고자 하는 기술적 과제는, 저주파 구동 시 특정 패턴을 표시할 때 플리커가 발생하는 것을 방지할 수 있는 표시 장치 및 그 구동 방법을 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치는, 각각의 화소행들은 제1 방향으로 연장되고, 홀수 번째 화소행들과 짝수 번째 화소행들이 제2 방향으로 교번하여 위치하고, 각각의 상기 화소행들에 포함된 화소들은 2 개 이상의 단위로 도트로 지정된, 화소부; 상기 화소행들의 p 번째 페어(pair)의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산하는 계조 차이 계산부; 상기 대표 계조들의 차이가 제1 임계값보다 크다는 제1 조건을 만족하는 경우, 엣지 도트 개수(edge dot number)를 증가시키는 엣지 검출부; 및 상기 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수(edge number)를 증가시키고, 상기 엣지 개수가 제3 임계값보다 큰 경우 제1 패턴 검출 신호를 생성하는 제1 패턴 검출부를 포함한다.
상기 표시 장치는, 상기 제1 패턴 검출 신호가 생성되지 않고 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 주사 구동부를 더 포함할 수 있다.
상기 제1 패턴 검출 신호가 생성되고 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 주사 구동부는 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공할 수 있다.
상기 계조 차이 계산부는 상기 p 번째 페어의 도트들 중 상기 제1 방향으로 q 번째 도트들을 기준으로 미리 정해진 개수의 도트들의 상기 대표 계조들의 차이를 계산하고, q를 증가시킬 수 있다.
상기 엣지 검출부는, 상기 제1 조건에 더하여, 엣지 개수가 0이거나 p-1 번째 페어가 엣지라는 제2 조건을 만족하는 경우, 상기 엣지 도트 개수를 증가시키고, 상기 p 번째 페어를 상기 엣지로 등록할 수 있다.
상기 엣지 검출부는 상기 제1 조건 및 상기 제2 조건 중 적어도 하나가 만족되지 않는 경우, 상기 p 번째 페어를 논-엣지(non-edge)로 등록하고, 상기 엣지 도트 개수를 초기화할 수 있다.
상기 계조 차이 계산부는, 상기 p 번째 페어가 상기 엣지 또는 상기 논-엣지로 등록된 이후, 증가된 q 번째 도트들이 상기 p 번째 페어의 마지막 도트들이 아니라면, 상기 증가된 q 번째 도트들을 기준으로 상기 미리 정해진 개수의 도트들의 대표 계조들의 차이를 계산할 수 있다.
상기 제1 패턴 검출부는, 상기 p 번째 페어가 상기 엣지 또는 상기 논-엣지로 등록된 이후, 상기 증가된 q 번째 도트들이 상기 p 번째 페어의 마지막 도트들인 경우에만 동작할 수 있다.
상기 엣지 도트 개수가 상기 제2 임계값보다 작은 경우, 상기 제1 패턴 검출부는 상기 엣지 개수를 초기화할 수 있다.
상기 엣지 도트 개수가 상기 제2 임계값보다 작거나 상기 엣지 개수가 상기 제3 임계값보다 작은 경우, 상기 계조 차이 계산부는 상기 화소행들의 p+1 번째 페어의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산할 수 있다.
상기 제1 패턴 검출부는, 상기 제1 패턴 검출 신호가 생성된 경우, 검출된 패턴에 대한 패턴 위치 정보를 더 생성하고, 상기 표시 장치는, 상기 패턴 위치 정보 및 상기 대표 계조들에 기초하여 상기 패턴의 휘도를 계산하는 패턴 휘도 계산부를 더 포함할 수 있다.
상기 패턴 휘도 계산부는, 상기 패턴의 휘도가 기준 휘도보다 큰 경우, 패턴 유효 신호를 생성하고, 상기 표시 장치는, 상기 패턴 유효 신호 및 상기 제1 패턴 검출 신호를 모두 수신한 경우에만 제2 패턴 검출 신호를 생성하는 제2 패턴 검출부를 더 포함할 수 있다.
상기 표시 장치는, 상기 제2 패턴 검출 신호가 생성되지 않고, 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 주사 구동부를 더 포함할 수 있다.
상기 제2 패턴 검출 신호가 생성되고, 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 주사 구동부는 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 각각의 화소행들은 제1 방향으로 연장되고, 홀수 번째 화소행들과 짝수 번째 화소행들이 제2 방향으로 교번하여 위치하고, 각각의 상기 화소행들에 포함된 화소들은 2 개 이상의 단위로 도트로 지정된 화소부를 포함하는 표시 장치의 구동 방법으로서, 상기 화소행들의 p 번째 페어의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산하는 단계; 상기 대표 계조들의 차이가 제1 임계값보다 크다는 제1 조건을 만족하는 경우, 엣지 도트 개수를 증가시키는 단계; 및 상기 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수를 증가시키고, 상기 엣지 개수가 제3 임계값보다 큰 경우 제1 패턴 검출 신호를 생성하는 단계를 포함한다.
상기 구동 방법은, 상기 제1 패턴 검출 신호가 생성되지 않고 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 단계를 더 포함할 수 있다.
상기 구동 방법은, 상기 제1 패턴 검출 신호가 생성되고 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공하는 단계를 더 포함할 수 있다.
상기 구동 방법은, 상기 제1 패턴 검출 신호가 생성된 경우, 검출된 패턴에 대한 패턴 위치 정보를 생성하는 단계; 상기 패턴 위치 정보 및 상기 대표 계조들에 기초하여 상기 패턴의 휘도를 계산하는 단계; 상기 패턴의 휘도가 기준 휘도보다 큰 경우, 패턴 유효 신호를 생성하는 단계; 및 상기 패턴 유효 신호 및 상기 제1 패턴 검출 신호를 모두 수신한 경우에만 제2 패턴 검출 신호를 생성하는 단계를 더 포함할 수 있다.
상기 구동 방법은, 상기 제2 패턴 검출 신호가 생성되지 않고 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 단계를 더 포함할 수 있다.
상기 구동 방법은, 상기 제2 패턴 검출 신호가 생성되고, 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공하는 단계를 더 포함할 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은 표시 주파수가 고주파수에서 저주파수로 전환 시에 플리커 시인을 방지할 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은 저주파 구동 시 특정 패턴을 표시할 때 플리커가 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 스테이지를 설명하기 위한 도면이다.
도 5는 본 발명의 한 실시예에 따른 주사 구동부의 구동 방법을 설명하기 위한 도면이다.
도 6 내지 도 9는 본 발명의 한 실시예에 따른 제1 프레임 기간 및 제2 프레임 기간을 설명하기 위한 도면이다.
도 10 내지 도 13은 본 발명의 다른 실시예에 따른 제1 프레임 기간 및 제2 프레임 기간을 설명하기 위한 도면이다.
도 14는 본 발명의 또 다른 실시예에 따른 제1 프레임 기간 및 제2 프레임 기간을 설명하기 위한 도면이다.
도 15는 본 발명의 다른 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
도 16은 본 발명의 한 실시예에 따른 화소부를 설명하기 위한 도면이다.
도 17은 본 발명의 한 실시예에 따른 표시 모드 제어부를 설명하기 위한 도면이다.
도 18 내지 도 20은 본 발명의 한 실시예에 따른 패턴 결정부를 설명하기 위한 도면이다.
도 21 및 도 22는 본 발명의 다른 실시예에 따른 패턴 결정부를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
또한, 설명에서 "동일하다"라고 표현한 것은, "실질적으로 동일하다"는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 "실질적으로"가 생략된 표현들일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 표시 모드 제어부(15)를 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서로부터 외부 입력 신호를 수신할 수 있다. 외부 입력 신호는 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), RGB 데이터 등을 포함할 수 있다. 수직 동기 신호는 복수의 펄스들을 포함할 수 있고, 각각의 펄스들이 발생하는 시점을 기준으로 이전 프레임 기간이 종료되고 현재 프레임 기간이 시작됨을 가리킬 수 있다. 수직 동기 신호의 인접한 펄스들 간의 간격이 1 프레임 기간에 해당할 수 있다. 수평 동기 신호는 복수의 펄스들을 포함할 수 있고, 각각의 펄스들이 발생하는 시점을 기준으로 이전 수평 기간(horizontal period)이 종료되고 새로운 수평 기간이 시작됨을 가리킬 수 있다. 수평 동기 신호의 인접한 펄스들 간의 간격이 1 수평 기간에 해당할 수 있다. 데이터 인에이블 신호는 수평 기간에서 RGB 데이터가 공급됨을 가리킬 수 있다. RGB 데이터는 데이터 인에이블 신호에 대응하여 수평 기간들에서 화소행 단위로 공급될 수 있다. 한 프레임에 대응하는 RGB 데이터를 하나의 입력 이미지라고 할 수 있다.
표시 모드 제어부(15)는 입력 이미지에 기초하여 제1 표시 모드 또는 제2 표시 모드를 결정할 수 있다. 타이밍 제어부(11)는 결정된 표시 모드에 따라서, 주사 구동부(13)의 주사 신호들을 제어할 수 있다. 예를 들어, 타이밍 제어부(11)는 결정된 표시 모드에 따라서, 주사 구동부(13)의 턴-온 레벨의 주사 신호들의 공급 타이밍을 제어할 수 있다. 실시예에 따라, 타이밍 제어부(11)는 결정된 표시 모드에 따라서, 데이터 구동부(12)에 공급할 계조들을 제어할 수 있다.
표시 모드 제어부(15)는 타이밍 제어부(11)와 별개의 독립적인 IC(integrated chip) 또는 하드웨어로 구성될 수 있다. 다른 실시예에서, 표시 모드 제어부(15)는 타이밍 제어부(11)와 통합된 동일한 IC 또는 하드웨어로 구성될 수도 있다. 다른 실시예에서, 표시 모드 제어부(15)는 타이밍 제어부(11)의 소프트웨어로서 구성될 수도 있다.
데이터 구동부(12)는 입력 이미지의 계조들에 대응하는 데이터 전압들을 화소들로 제공할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조들을 샘플링하고, 계조들에 대응하는 데이터 전압들을 주사 라인 단위로 데이터 라인들(DL1~DLn)에 인가할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등을 수신하여, 주사 라인들(SL1, SL2, SL3, ..., SLm)에 제공할 주사 신호들을 생성할 수 있다. m은 0보다 큰 정수일 수 있다.
화소부(14)는 도트들을 포함한다. 각각의 도트는 적어도 2 개의 서로 다른 색상의 화소들을 포함할 수 있다. 도트는 조합된 색상을 표시하기 위한 표시 단위일 수 있다. 예를 들어, 외부 프로세서는 도트 단위로 계조들을 제공할 수 있다. 각각의 화소(PXij)는 대응하는 데이터 라인 및 주사 라인에 연결될 수 있다. i 및 j는 0보다 큰 정수일 수 있다. 예를 들어, 화소(PXij)는 스캔 트랜지스터가 i 번째 주사 라인 및 j 번째 데이터 라인과 연결된 화소를 의미할 수 있다.
도시되지 않았지만, 표시 장치(10)는 발광 구동부(emission driver)를 더 포함할 수도 있다. 발광 구동부는 타이밍 제어부(11)로부터 클록 신호, 발광 중지 신호 등을 수신하여, 발광 라인들에 제공할 발광 신호들을 생성할 수 있다. 예를 들어, 발광 구동부는 발광 라인들에 연결된 발광 스테이지들을 포함할 수 있다. 발광 스테이지들은 쉬프트 레지스터(shift register) 형태로 구성될 수 있다. 예를 들어, 첫 번째 발광 스테이지는 턴-오프 레벨의 발광 중지 신호에 기초하여 턴-오프 레벨의 발광 신호를 생성하고, 나머지 발광 스테이지들은 이전 발광 스테이지의 턴-오프 레벨의 발광 신호에 기초하여 턴-오프 레벨의 발광 신호들을 순차적으로 생성할 수 있다.
만약 표시 장치(10)가 전술한 발광 구동부를 포함한다면, 각각의 화소(PXij)는 발광 라인에 연결된 트랜지스터를 더 포함하게 된다. 이러한 트랜지스터는 각 화소(PXij)의 데이터 기입 기간 동안 턴-오프되어 화소(PXij)의 발광을 방지할 수 있다. 이하에서는 발광 구동부가 구비되지 않은 경우를 가정하고 설명한다.
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
제1 트랜지스터(T1)의 게이트 전극은 i 번째 스캔 라인(SLi)에 연결되고, 제1 전극은 j 번째 데이터 라인(DLj)에 연결되고, 제2 전극은 스토리지 커패시터(Cst)의 제2 전극에 연결될 수 있다. 제1 트랜지스터(T1)는 스캔 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2)의 게이트 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제1 전극은 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극은 발광 다이오드(LD)의 애노드에 연결될 수 있다. 제2 트랜지스터(T2)는 구동 트랜지스터로 명명될 수 있다.
스토리지 커패시터(Cst)의 제1 전극은 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극은 제2 트랜지스터(T2)의 게이트 전극에 연결될 수 있다.
발광 다이오드(LD)는 애노드가 제2 트랜지스터(T2)의 제2 전극에 연결되고, 캐소드가 제2 전원 라인(ELVSSL)에 연결될 수 있다. 발광 다이오드(LD)의 발광 기간 동안, 제1 전원 라인(ELVDDL)에 인가되는 제1 전원 전압은 제2 전원 라인(ELVSSL)에 인가되는 제2 전원 전압보다 클 수 있다.
여기서, 트랜지스터들(T1, T2)은 P 형 트랜지스터로 도시되었지만, 당업자라면 신호의 위상을 반전시켜 적어도 하나의 트랜지스터를 N 형 트랜지스터로 대체하여 사용할 수도 있을 것이다.
주사 라인(SLi)을 통해서 턴-온 레벨(여기서, 로직 로우 레벨)의 주사 신호가 인가되면, 제1 트랜지스터(T1)는 턴-온 상태가 된다. 이때, 데이터 라인(DLj)에 인가된 데이터 전압이 스토리지 커패시터(Cst)에 저장된다.
제2 트랜지스터(T2)의 제1 전극 및 제2 전극 사이에는 스토리지 커패시터(Cst)의 제1 전극과 제2 전극의 전압 차이에 대응하는 구동 전류가 흐르게 된다. 이에 따라, 발광 다이오드(LD)는 데이터 전압에 대응하는 휘도로 발광하게 된다.
다음으로, 주사 라인(SLi)을 통해서 턴-오프 레벨(여기서, 로직 하이 레벨)의 주사 신호가 인가되면, 제1 트랜지스터(T1)가 턴-오프되고, 데이터 라인(DLj)과 스토리지 커패시터(Cst)의 제2 전극이 전기적으로 분리된다. 따라서, 데이터 라인(DLj)의 데이터 전압이 변동되더라도, 스토리지 커패시터(Cst)의 제2 전극에 저장된 전압은 변동되지 않는다.
본 발명의 실시예들은 도 2의 화소(PXij) 뿐만 아니라, 종래 기술에 따른 다른 화소 회로를 갖는 화소에도 적용될 수 있다.
도 3은 본 발명의 한 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
주사 구동부(13)는 제1 주사 라인들(SL1, SL3, ...)과 연결된 제1 스테이지들(ST1, ST3, ...) 및 제2 주사 라인들(SL2, SL4, ...)과 연결된 제2 스테이지들(ST2, ST4, ...)을 포함할 수 있다.
제1 주사 라인들(SL1, SL3, ...)은 제1 도트들과 연결될 수 있다. 예를 들어, 제1 주사 라인들(SL1, SL3, ...)은 홀수 번째 주사 라인들일 수 있다. 예를 들어, 제1 스테이지들(ST1, ST3, ...)은 홀수 번째 스테이지들일 수 있다.
제2 주사 라인들(SL2, SL4, ...)은 제2 도트들과 연결될 수 있다. 예를 들어, 제2 주사 라인들(SL2, SL4, ...)은 짝수 번째 주사 라인들일 수 있다. 예를 들어, 제2 스테이지들(ST2, ST4, ...)은 짝수 번째 스테이지들일 수 있다.
스테이지들(ST1~ST4) 각각은 제1 입력 단자(1001), 제2 입력 단자(1002), 제3 입력 단자(1003), 및 출력 단자(1004)를 포함할 수 있다. 제1 스테이지들(ST1, ST3, ...) 중 제1 시작 스테이지(ST1) 및 제2 스테이지들(ST2, ST4, ...) 중 제2 시작 스테이지(ST2)는 동일한 주사 시작 라인(FLML)에 연결될 수 있다. 예를 들어, 제1 시작 스테이지(ST1)의 제1 입력 단자(1001) 및 제2 시작 스테이지(ST2)의 제1 입력 단자(1001)는 동일한 주사 시작 라인(FLML)에 연결될 수 있다. 제1 시작 스테이지(ST1)의 출력 단자(1004)는 제1 주사 라인(SL1)과 연결되고, 제2 시작 스테이지(ST2)의 출력 단자(1004)는 제2 주사 라인(SL2)과 연결될 수 있다.
제1 시작 스테이지(ST1)를 제외한 각각의 제1 스테이지들(ST3, ...)은 이전 제1 스테이지의 제1 주사 라인에 연결될 수 있다. 제2 시작 스테이지(ST2)를 제외한 각각의 제2 스테이지들(ST4, ...)은 이전 제2 스테이지의 제2 주사 라인에 연결될 수 있다. 예를 들어, 제1 스테이지(ST3)의 제1 입력 단자(1001)는 제1 시작 스테이지(ST1)의 제1 주사 라인(SL1)에 연결될 수 있다. 또한, 제2 스테이지(ST4)의 제1 입력 단자(1001)는 제2 시작 스테이지(ST2)의 제2 주사 라인(SL2)에 연결될 수 있다.
제1 스테이지들(ST1, ST3, ...)은 제1 클록 라인들(CKL1, CKL3)에 연결될 수 있다. 제1 클록 라인들(CKL1, CKL3)은 교번하여, 제1 스테이지들(ST1, ST3, ...)의 제2 입력 단자(1002) 및 제3 입력 단자(1003)에 연결될 수 있다. 제2 스테이지들(ST2, ST4, ...)은 제1 클록 라인들(CKL1, CKL3)과 다른 제2 클록 라인들(CKL2, CKL4)에 연결될 수 있다. 제2 클록 라인들(CKL2, CKL4)은 교번하여, 제2 스테이지들(ST2, ST4, ...)의 제2 입력 단자(1002) 및 제3 입력 단자(1003)에 연결될 수 있다.
스테이지들(ST1~ST4) 각각은 전원 라인(VHPL) 및 전원 라인(VLPL)에 연결될 수 있다. 여기서, 전원 라인(VHPL)의 전압은 턴-오프 레벨(게이트 오프 전압, 로직 하이 레벨)로 설정될 수 있다. 그리고, 전원 라인(VLPL)의 전압은 턴-온 레벨(게이트 온 전압, 로직 로우 레벨)로 설정될 수 있다.
도 3의 실시예에서, 제1 시작 스테이지(ST1) 및 제2 시작 스테이지(ST2)는 동일한 주사 시작 라인(FLML)에 연결되지만, 다른 실시예에서 제1 시작 스테이지(ST1) 및 제2 시작 스테이지(ST2)는 서로 다른 주사 시작 라인들에 연결될 수도 있다. 제1 시작 스테이지(ST1) 및 제2 시작 스테이지(ST2)가 서로 다른 주사 시작 라인들에 연결된 경우에도 그 구동 방법은 도 3의 실시예와 동일할 수 있으므로, 이하에서 중복된 설명은 하지 않는다.
도 4는 본 발명의 한 실시예에 따른 스테이지를 설명하기 위한 도면이다.
도 4에서는 설명의 편의를 위하여 제1 시작 스테이지(ST1) 및 제1 스테이지(ST3)를 도시하기로 한다. 도 4를 참조하면, 제1 시작 스테이지(ST1)는 제1 구동부(1210), 제2 구동부(1220), 및 출력부(버퍼, 1230)를 포함할 수 있다.
출력부(1230)는 노드(NP1) 및 노드(NP2)의 전압에 대응하여 출력 단자(1004)로 공급되는 전압을 제어한다. 이를 위하여, 출력부(1230)는 트랜지스터(M5) 및 트랜지스터(M6)를 구비한다.
트랜지스터(M5)는 전원 라인(VHPL)과 출력 단자(1004) 사이에 위치되며, 게이트 전극이 노드(NP1)에 접속된다. 이와 같은 트랜지스터(M5)는 노드(NP1)에 인가되는 전압에 대응하여 전원 라인(VHPL)과 출력 단자(1004)의 접속을 제어한다.
트랜지스터(M6)는 출력 단자(1004)와 제3 입력 단자(1003) 사이에 위치되며, 게이트 전극이 노드(NP2)에 접속된다. 이와 같은 트랜지스터(M6)는 노드(NP2)에 인가되는 전압에 대응하여 출력 단자(1004)와 제3 입력 단자(1003)의 접속을 제어한다. 이와 같은 출력부(1230)는 버퍼로 구동된다. 추가적으로, 트랜지스터(M5) 및 트랜지스터(M6)는 복수의 트랜지스터들이 병렬로 접속되어 구성될 수도 있다.
제1 구동부(1210)는 제1 입력 단자(1001) 내지 제3 입력 단자(1003)로 공급되는 신호들에 대응하여 노드(NP3)의 전압을 제어한다. 이를 위하여, 제1 구동부(1210)는 트랜지스터(M2) 내지 트랜지스터(M4)를 구비한다.
트랜지스터(M2)는 제1 입력 단자(1001)와 노드(NP3) 사이에 위치되며, 게이트 전극이 제2 입력 단자(1002)에 접속된다. 이와 같은 트랜지스터(M2)는 제2 입력 단자(1002)로 공급되는 신호에 대응하여 제1 입력 단자(1001)와 노드(NP3)의 접속을 제어한다.
트랜지스터(M3) 및 트랜지스터(M4)는 노드(NP3)와 전원 라인(VHPL) 사이에 직렬로 접속된다. 트랜지스터(M3)는 트랜지스터(M4)와 노드(NP3) 사이에 위치되며, 게이트 전극이 제3 입력 단자(1003)에 접속된다. 이와 같은 트랜지스터(M3)는 제3 입력 단자(1003)로 공급되는 신호에 대응하여 트랜지스터(M4)와 노드(NP3)의 접속을 제어한다.
트랜지스터(M4)는 트랜지스터(M3)와 전원 라인(VHPL) 사이에 위치되며, 게이트 전극이 노드(NP1)에 접속된다. 이와 같은 트랜지스터(M4)는 노드(NP1)의 전압에 대응하여 트랜지스터(M3)와 전원 라인(VHPL)의 접속을 제어한다.
제2 구동부(1220)는 제2 입력 단자(1002) 및 노드(NP3)의 전압에 대응하여 노드(NP1)의 전압을 제어한다. 이를 위하여, 제2 구동부(1220)는 트랜지스터(M1), 트랜지스터(M7), 트랜지스터(M8), 커패시터(CP1) 및 커패시터(CP2)를 구비한다.
커패시터(CP1)는 노드(NP2)와 출력 단자(1004) 사이에 접속된다. 이와 같은 커패시터(CP1)는 트랜지스터(M6)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
커패시터(CP2)는 노드(NP1)와 전원 라인(VHPL) 사이에 접속된다. 이와 같은 커패시터(CP2)는 노드(NP1)에 인가되는 전압을 충전한다.
트랜지스터(M7)는 노드(NP1)와 제2 입력 단자(1002) 사이에 위치되며, 게이트 전극이 노드(NP3)에 접속된다. 이와 같은 트랜지스터(M7)는 노드(NP3)의 전압에 대응하여 노드(NP1)와 제2 입력 단자(1002)의 접속을 제어한다.
트랜지스터(M8)는 노드(NP1)와 전원 라인(VLPL) 사이에 위치되며, 게이트 전극이 제2 입력 단자(1002)에 접속된다. 이와 같은 트랜지스터(M8)는 제2 입력 단자(1002)의 신호에 대응하여 노드(NP1)와 전원 라인(VLPL)의 접속을 제어한다.
트랜지스터(M1)는 노드(NP3)와 노드(NP2) 사이에 위치되며, 게이트 전극이 전원 라인(VLPL)에 접속된다. 이와 같은 트랜지스터(M1)는 턴-온 상태를 유지하면서 노드(NP3) 및 노드(NP2)의 전기적 접속을 유지한다. 추가적으로 트랜지스터(M1)는 노드(NP2)의 전압에 대응하여 노드(NP3)의 전압 하강폭을 제한한다. 다시 말하여, 노드(NP2)의 전압이 전원 라인(VLPL) 보다 낮은 전압으로 하강하더라도 노드(NP3)의 전압은 전원 라인(VLPL)에서 트랜지스터(M1)의 문턱 전압을 감한 전압보다 낮아지지 않는다.
도 5는 본 발명의 한 실시예에 따른 주사 구동부의 구동 방법을 설명하기 위한 도면이다. 도 5에서는 설명의 편의를 위하여 제1 시작 스테이지(ST1)를 이용하여 동작과정을 설명하기로 한다.
도 5를 참조하면, 제1 클록 신호(CK1) 및 제1 클록 신호(CK3)는 4 수평 기간(4H)의 주기를 가지며, 서로 다른 수평 기간에 공급된다. 다시 말하여, 제1 클록 신호(CK3)는 제1 클록 신호(CK1)에서 반주기(즉, 2 수평 기간)만큼 쉬프트된 신호로 설정된다. 그리고, 제1 입력 단자(1001)로 공급되는 주사 시작 신호(FLM)는 제2 입력 단자(1002)로 공급되는 제1 클록 신호(CK1)와 동기되도록 공급될 수 있다. 1 수평 주기(1H)는 수평 동기 신호(Hsync)의 펄스들의 주기에 대응할 수 있다.
특정 신호들이 공급된다는 것은 특정 신호들이 턴-온 레벨(여기서, 로직 로우 레벨)을 갖는다는 의미일 수 있다. 특정 신호들의 공급이 중단된다는 것은 특정 신호들이 턴-오프 레벨(여기서, 로직 하이 레벨)을 갖는다는 의미일 수 있다.
추가적으로, 주사 시작 신호(FLM)가 공급될 때 제1 입력 단자(1001)는 로직 로우 레벨의 전압으로 설정되고, 주사 시작 신호(FLM)가 공급되지 않을 때 제1 입력 단자(1001)는 로직 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제2 입력 단자(1002) 및 제3 입력 단자(1003)로 클록 신호가 공급될 때 제2 입력 단자(1002) 및 제3 입력 단자(1003)는 로직 로우 레벨의 전압으로 설정되고, 클록 신호가 공급되지 않을 때 제2 입력 단자(1002) 및 제3 입력 단자(1003)는 로직 하이 레벨의 전압으로 설정될 수 있다.
동작 과정을 상세히 설명하면, 먼저 제1 클록 신호(CK1)와 동기되도록 주사 시작 신호(FLM)가 공급된다.
제1 클록 신호(CK1)가 공급되면 트랜지스터(M2) 및 트랜지스터(M8)가 턴-온된다. 트랜지스터(M2)가 턴-온되면 제1 입력 단자(1001)와 노드(NP3)가 전기적으로 접속된다. 여기서, 트랜지스터(M1)는 대부분의 기간에서 턴-온 상태로 설정되기 때문에 노드(NP2)는 노드(NP3)와 전기적 접속을 유지한다.
제1 입력 단자(1001)와 노드(NP3)가 전기적으로 접속되면 제1 입력 단자(1001)로 공급되는 주사 시작 신호(FLM)에 의하여 노드(NP3) 및 노드(NP2)의 전압들(VNP2, VNP3)은 로우 레벨로 설정된다. 노드(NP3) 및 노드(NP2)의 전압들(VNP2, VNP3)이 로우 레벨로 설정되면 트랜지스터(M6) 및 트랜지스터(M7)가 턴-온된다.
트랜지스터(M6)가 턴-온되면 제3 입력 단자(1003)와 출력 단자(1004)가 전기적으로 접속된다. 여기서, 제3 입력 단자(1003)는 하이 레벨의 전압으로 설정(즉, 제1 클록 신호(CK3)가 공급되지 않음)되고, 이에 따라 출력 단자(1004)로도 하이 레벨의 전압이 출력된다. 트랜지스터(M7)가 턴-온되면 제2 입력 단자(1002)와 노드(NP1)가 전기적으로 접속된다. 제2 입력 단자(1002)로 공급되는 제1 클록 신호(CK1)에 따라, 노드(NP1)의 전압(VNP1)은 로우 레벨로 설정된다.
추가적으로, 제1 클록 신호(CK1)가 공급되면 트랜지스터(M8)가 턴-온된다. 트랜지스터(M8)가 턴-온되면 노드(NP1)로 전원 라인(VLPL)의 전압이 공급된다. 여기서, 전원 라인(VLPL)의 전압은 제1 클록 신호(CK1)의 로우 레벨과 동일한(또는 유사한) 전압으로 설정되고, 이에 따라 노드(NP1)는 안정적으로 로우 레벨의 전압을 유지한다.
노드(NP1)가 로우 레벨의 전압으로 설정되면 트랜지스터(M4) 및 트랜지스터(M5)가 턴-온된다. 트랜지스터(M4)가 턴-온되면 전원 라인(VHPL)과 트랜지스터(M3)가 전기적으로 접속된다. 여기서, 트랜지스터(M3)가 턴-오프 상태로 설정되기 때문에 트랜지스터(M4)가 턴-온되더라도 노드(NP3)는 안정적으로 로우 레벨의 전압을 유지한다. 트랜지스터(M5)가 턴-온되면 출력 단자(1004)로 전원 라인(VHPL)의 전압이 공급된다. 여기서, 전원 라인(VHPL)의 전압은 제3 입력 단자(1003)로 공급되는 하이 레벨의 전압과 동일한(또는 유사한) 전압으로 설정되고, 이에 따라 출력 단자(1004)는 안정적으로 하이 레벨의 전압을 유지한다.
이후, 주사 시작 신호(FLM) 및 제1 클록 신호(CK1)의 공급이 중단된다. 제1 클록 신호(CK1)의 공급이 중단되면 트랜지스터(M2) 및 트랜지스터(M8)가 턴-오프된다. 이때, 커패시터(CP1)에 저장된 전압에 대응하여 트랜지스터(M6) 및 트랜지스터(M7)는 턴-온 상태를 유지한다. 즉, 커패시터(CP1)에 저장된 전압에 의하여 노드(NP2) 및 노드(NP3)는 로우 레벨의 전압을 유지한다.
트랜지스터(M6)가 턴-온 상태를 유지하는 경우 출력 단자(1004)와 제3 입력 단자(1003)는 전기적 접속을 유지한다. 트랜지스터(M7)가 턴-온 상태를 유지하는 경우 노드(NP1)는 제2 입력 단자(1002)와 전기적 접속을 유지한다. 여기서, 제2 입력 단자(1002)의 전압은 제1 클록 신호(CK1)의 공급 중단에 대응하여 하이 레벨의 전압으로 설정되고, 이에 따라 노드(NP1)의 전압(VNP1)도 하이 레벨의 전압으로 설정된다. 노드(NP1)로 하이 레벨의 전압이 공급되면 트랜지스터(M4) 및 트랜지스터(M5)가 턴-오프된다.
이후, 제3 입력 단자(1003)로 제1 클록 신호(CK3)가 공급된다. 이때, 트랜지스터(M6)가 턴-온 상태로 설정되기 때문에 제3 입력 단자(1003)로 공급된 제1 클록 신호(CK3)는 출력 단자(1004)로 공급된다. 이 경우, 출력 단자(1004)는 제1 클록 신호(CK3)를 턴-온 레벨의 주사 신호(SS1)로서 첫 번째 주사 라인(SL1)으로 출력한다.
한편, 제1 클록 신호(CK3)가 출력 단자(1004)로 공급되는 경우 커패시터(CP1)의 커플링에 의하여 노드(NP2)의 전압이 전원 라인(VLPL) 보다 낮은 전압으로 하강되고, 이에 따라 트랜지스터(M6)는 안정적으로 턴-온 상태를 유지한다.
한편, 노드(NP2)의 전압이 하강되더라도 트랜지스터(M1)에 의하여 노드(NP3)는 대략 전원 라인(VLPL)(예를 들어, 전원 라인(VLPL)의 전압에서 트랜지스터(M1)의 문턱 전압을 감한 전압)의 전압을 유지할 수 있다.
제1 주사 라인(SL1)으로 턴-온 레벨의 제1 주사 신호(SS1)가 출력된 후 제1 클록 신호(CK3)의 공급이 중단된다. 제1 클록 신호(CK3)의 공급이 중단되면 출력 단자(1004)는 하이 레벨의 전압을 출력한다. 그리고, 노드(NP2)의 전압(VNP2)은 출력 단자(1004)의 하이 레벨의 전압에 대응하여 대략 전원 라인(VLPL)의 전압으로 상승한다.
이후, 제1 클록 신호(CK1)가 공급된다. 제1 클록 신호(CK1)가 공급되면 트랜지스터(M2) 및 트랜지스터(M8)가 턴-온된다. 트랜지스터(M2)가 턴-온되면 제1 입력 단자(1001)와 노드(NP3)가 전기적으로 접속된다. 이때, 제1 입력 단자(1001)로는 주사 시작 신호(FLM)가 공급되지 않고, 이에 따라 노드(NP3)는 하이 레벨의 전압으로 설정된다. 따라서, 노드(NP3) 및 노드(NP2)로 하이 레벨의 전압이 공급되고, 이에 따라 트랜지스터(M6) 및 트랜지스터(M7)가 턴-오프된다.
트랜지스터(M8)가 턴-온되면 전원 라인(VLPL)의 전압이 노드(NP1)로 공급되고, 이에 따라 트랜지스터(M4) 및 트랜지스터(M5)가 턴-온된다. 트랜지스터(M5)가 턴-온되면 출력 단자(1004)로 전원 라인(VHPL)의 전압이 공급된다. 이후, 트랜지스터(M4) 및 트랜지스터(M5)는 커패시터(CP2)에 충전된 전압에 대응하여 턴-온 상태를 유지하고, 이에 따라 출력 단자(1004)는 전원 라인(VHPL)의 전압을 안정적으로 공급받는다.
추가적으로 제1 클록 신호(CK3)가 공급될 때 트랜지스터(M3)가 턴-온된다. 이때, 트랜지스터(M4)가 턴-온 상태로 설정되기 때문에 노드(NP3) 및 노드(NP2)로 전원 라인(VHPL)의 전압이 공급된다. 이 경우, 트랜지스터(M6) 및 트랜지스터(M7)는 안정적으로 턴-오프 상태를 유지한다.
제1 스테이지(ST3)는 제1 클록 신호(CK3)와 동기되도록 첫 번째 스테이지(ST1)의 출력 신호(즉, 주사 신호)를 공급받는다. 이 경우, 제1 스테이지(ST3)는 제1 클록 신호(CK1)와 동기되도록 제1 주사 라인(SL3)으로 턴-온 레벨의 제1 주사 신호(SS3)를 출력한다. 제1 스테이지들(ST1, ST3, ...)은 상술한 과정을 반복하면서 제1 주사 라인들(SL1, SL3, ...)로 턴-온 레벨의 주사 신호를 순차적으로 출력한다.
도 4 및 도 5에서 제1 스테이지들(ST1, ST3, ...)에 대해 설명한 내용은 제2 스테이지들(ST2, ST4, ...)에도 실질적으로 동일하게 적용될 수 있다. 도 4 및 도 5의 스테이지 및 그 구동 방법은 한 예이며, 종래의 다른 스테이지 및 구 동 방법이 본 발명의 실시예들을 구성하는데 사용될 수도 있다.
도 6 내지 도 9는 본 발명의 한 실시예에 따른 제1 프레임 기간 및 제2 프레임 기간을 설명하기 위한 도면이다.
표시 장치(10)는 복수의 제1 프레임 기간들(FP1)을 포함하는 제1 표시 모드로 동작하거나, 복수의 제2 프레임 기간들(FP2)을 포함하는 제2 표시 모드로 동작할 수 있다. 제2 프레임 기간(FP2)은 제1 프레임 기간(FP1) 보다 길 수 있다. 예를 들어, 제2 프레임 기간(FP2)은 제1 프레임 기간(FP1)의 정수 배일 수 있다. 예를 들어, 제2 프레임 기간(FP2)은 제1 프레임 기간(FP1)의 2p 배일 수 있고, 이때 p는 0보다 큰 정수일 수 있다. 도 6의 실시예에서는 제2 프레임 기간(FP2)이 제1 프레임 기간(FP1)의 2 배이다.
제1 표시 모드는 입력 이미지들(프레임들)을 고주파수로 표시함으로써 동영상 표시에 적합하고, 제2 표시 모드는 입력 이미지들을 저주파수로 표시함으로써 정지 영상 표시에 적합하다. 표시 장치(10)는 동영상을 표시하다가 정지 영상이 검출되는 경우, 제1 표시 모드에서 제2 표시 모드로 전환할 수 있다. 또한, 표시 장치(10)는 정지 영상을 표시하다가 동영상이 검출되는 경우, 제2 표시 모드에서 제1 표시 모드로 전환할 수 있다.
도 6을 참조하면, 설명의 편의를 위해서 j 번째 데이터 라인(DLj) 및 화소들(PX1j, PX2j)을 기준으로 설명한다. 예시적인 제1 화소(PX1j)는 j 번째 데이터 라인 및 제1 주사 라인(SL1)에 연결된다. 제1 화소(PX1j)는 제1 도트에 속한다. 예시적인 제2 화소(PX2j)는 j 번째 데이터 라인 및 제2 주사 라인(SL2)에 연결된다. 제2 화소(PX2j)는 제2 도트에 속한다.
각각의 제1 프레임 기간(FP1)에서, 데이터 구동부(12)는 주사 라인들에 대응하는 데이터 전압들을 데이터 라인들에 순차적으로 인가할 수 있다. 예를 들어, 데이터 구동부(12)는 데이터 전압들(DT1, DT2, ..., DT(m-1), DTm)을 j 번째 데이터 라인(DLj)에 순차적으로 인가할 수 있다. 제1 프레임 기간(FP1)을 1/60 초라고 가정할 때, 제1 화소(PX1j)에는 제1 데이터 전압(DT1)이 60 Hz로 공급될 수 있다. 따라서, 제1 화소(PX1j)는 제1 데이터 전압(DT1)이 인가될 시점에서 가장 높은 휘도로 발광하다가 누설 전류에 의해서 휘도가 점차적으로 감소할 수 있다. 도 6을 참조하면, 복수의 제1 프레임 기간들(FP1)에 대응하는 제1 화소(PX1j)의 휘도 파형이 예시적으로 도시된다.
각각의 제2 프레임 기간(FP2)은 제1 서브 프레임 기간(SFP1) 및 제2 서브 프레임 기간(SFP2)을 포함할 수 있다. 제1 서브 프레임 기간(SFP1) 및 제2 서브 프레임 기간(SFP2)의 길이는 동일할 수 있다. 예를 들어, 제2 프레임 기간(FP2)을 1/30 초라고 가정할 때, 각각의 제1 서브 프레임 기간(SFP1) 및 제2 서브 프레임 기간(SFP2)은 1/60 초일 수 있다.
각각의 제1 서브 프레임 기간(SFP1)에서, 데이터 구동부(12)는 제1 도트들에 대응하는 데이터 전압들을 데이터 라인들에 순차적으로 인가할 수 있다. 예를 들어, 데이터 구동부(12)는 데이터 전압들(DT1, DT3, ..., DT(m-1))을 j 번째 데이터 라인(DLj)에 순차적으로 인가할 수 있다. 각각의 제2 서브 프레임 기간(SFP2)에서, 데이터 구동부(12)는 제2 도트들에 대응하는 데이터 전압들을 데이터 라인들에 순차적으로 인가할 수 있다. 예를 들어, 데이터 구동부(12)는 데이터 전압들(DT2, DT4, ..., DTm)을 j 번째 데이터 라인(DLj)에 순차적으로 인가할 수 있다.
이에 따라, 제1 화소(PX1j)에는 제1 데이터 전압(DT1)이 30 Hz로 공급될 수 있다. 따라서, 제1 화소(PX1j)는 제1 데이터 전압(DT1)이 인가될 시점에서 가장 높은 휘도로 발광하다가 누설 전류에 의해서 휘도가 점차적으로 감소할 수 있다. 도 6을 참조하면, 복수의 제2 프레임 기간들(FP2)에 대응하는 제1 화소(PX1j)의 휘도 파형이 예시적으로 도시된다. 또한, 제2 화소(PX2j)에는 제2 데이터 전압(DT2)이 30 Hz로 인가될 수 있다. 따라서, 제2 화소(PX2j)는 제2 데이터 전압(DT2)이 인가될 시점에서 가장 높은 휘도로 발광하다가 누설 전류에 의해서 휘도가 점차적으로 감소할 수 있다. 도 6을 참조하면, 복수의 제2 프레임 기간들(FP2)에 대응하는 제2 화소(PX2j)의 휘도 파형이 예시적으로 도시된다.
이때, 제1 화소(PX1j) 및 제2 화소(PX2j)는 인접하여 위치하므로, 일반적인 입력 이미지에서 제1 데이터 전압(DT1) 및 제2 데이터 전압(DT2)는 일반적으로 동일하거나 유사할 수 있다.
제1 화소(PX1j)가 최고 휘도인 시점과 제2 화소(PX2j)가 최고 휘도인 시점이 교번하여 위치하므로, 사용자는 제1 화소(PX1j) 및 제2 화소(PX2j)의 평균 휘도 파형(AVG)을 60 Hz로 인식할 수 있다. 이에 따라, 제1 표시 모드 및 제2 표시 모드가 전환되더라도, 휘도 파형의 차이에 따른 플리커 시인이 방지된다.
도 7을 참조하면, 제1 프레임 기간(FP1)에서의 제어 신호들이 예시적으로 도시된다.
제1 프레임 기간(FP1) 동안, 타이밍 제어부(11)는 제1 클록 라인들(CKL1, CKL3)에 턴-온 레벨의 제1 클록 신호들(CK1, CK3)을 인가하고, 제2 클록 라인들(CKL2, CKL4)에 턴-온 레벨의 제2 클록 신호들(CK2, CK4)을 인가할 수 있다. 제1 클록 신호들(CK1, CK3) 및 제2 클록 신호들(CK2, CK4)은 서로 다른 위상을 가질 수 있다. 예를 들어, 제1 클록 라인(CKL1), 제2 클록 라인(CKL2), 제1 클록 라인(CKL3), 및 제2 클록 라인(CKL4) 순서로 턴-온 레벨의 클록 신호들(CK1, CK2, CK3, CK4)이 순차적으로 공급될 수 있다. 예를 들어, 턴-온 레벨의 클록 신호들(CK1, CK2, CK3, CK4)의 각각의 주기는 4 수평 주기일 수 있다.
또한, 타이밍 제어부(11)는 주사 시작 라인(FLML)으로 턴-온 레벨의 주사 시작 신호(FLM)를 인가할 수 있다. 이때, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 턴-온 레벨의 제1 클록 신호(CK1) 및 턴-온 레벨의 제2 클록 신호(CK2)와 중첩되도록 설정될 수 있다. 예를 들어, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 2 수평 주기일 수 있다.
제1 프레임 기간(FP1) 동안, 주사 구동부(13)는 제1 주사 라인들(SL1, SL3, ...) 및 제2 주사 라인들(SL2, SL4, ...)에 교번하여 턴-온 레벨의 주사 신호들(SS1, SS2, SS3, SS4, ...)을 인가할 수 있다.
도 5의 구동 방법을 참조하면, 턴-온 레벨의 제1 클록 신호(CK3)에 대응하여 턴-온 레벨의 제1 주사 신호(SS1)가 생성될 수 있다. 또한, 턴-온 레벨의 제2 클록 신호(CK4)에 대응하여 턴-온 레벨의 제2 주사 신호(SS2)가 생성될 수 있다. 유사하게, 턴-온 레벨의 제1 클록 신호(CK1)에 대응하여 턴-온 레벨의 제1 주사 신호(SS3)가 생성될 수 있다. 또한, 턴-온 레벨의 제2 클록 신호(CK2)에 대응하여 턴-온 레벨의 제2 주사 신호(SS4)가 생성될 수 있다.
데이터 구동부(12)는 각각의 턴-온 레벨의 주사 신호들(SS1, SS2, SS3, SS4, ...)에 동기하도록 데이터 전압들을 공급할 수 있다. 예를 들어, 데이터 구동부(12)는 이전 수평 기간의 로직 하이 레벨의 데이터 인에이블 신호(DE)에 의해 래치(latch)된 계조들에 대응하여, 현재 수평 기간에서 데이터 전압들을 공급할 수 있다.
도 8을 참조하면, 제2 프레임 기간(FP2) 중 제1 서브 프레임 기간(SFP1)에서의 제어 신호들이 예시적으로 도시된다.
제1 서브 프레임 기간(SFP1) 동안, 타이밍 제어부(11)는 제1 클록 라인들(CKL1, CKL3)에 턴-온 레벨의 제1 클록 신호들(CK1, CK3)을 인가하고, 제2 클록 라인들(CKL2, CKL4)에 턴-오프 레벨의 제2 클록 신호들(CK2, CK4)을 유지할 수 있다. 제1 프레임 기간(FP1) 및 제1 서브 프레임 기간(SFP1)에서, 제1 클록 라인들(CKL1, CKL3)에 턴-온 레벨의 제1 클록 신호들(CK1, CK3)을 인가하는 주기가 서로 동일할 수 있다. 예를 들어, 턴-온 레벨의 제1 클록 신호들(CK1, CK3)의 각각의 주기는 4 수평 주기일 수 있다.
또한, 타이밍 제어부(11)는 주사 시작 라인(FLML)으로 턴-온 레벨의 주사 시작 신호(FLM)를 인가할 수 있다. 이때, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 턴-온 레벨의 제1 클록 신호(CK1)와 중첩되도록 설정될 수 있다. 예를 들어, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 도시된 바와 같이 2 수평 주기일 수 있지만, 1 수평 주기로 설정될 수도 있다.
제1 서브 프레임 기간(SFP1) 동안, 주사 구동부(13)는 제1 주사 라인들(SL1, SL3, ...)에 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)을 인가하고, 제2 주사 라인들(SL2, SL4, ...)에 턴-오프 레벨의 제2 주사 신호들(SS2, SS4, ...)을 유지할 수 있다. 제1 프레임 기간(FP1) 및 제1 서브 프레임 기간(SFP1)에서, 제1 주사 라인들(SL1, SL3, ...)에 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)을 인가하는 주기가 서로 동일할 수 있다.
데이터 구동부(12)는 각각의 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)에 동기하도록 데이터 전압들을 공급할 수 있다. 이때, 제2 주사 신호들(SS2, SS4, ...)에 동기하도록 데이터 전압들을 공급할 필요가 없기 때문에, 제1 서브 프레임 기간(SFP1)에서 턴-온 레벨의 데이터 인에이블 신호(DE)의 주기는 제1 프레임 기간(FP1)에서의 턴-온 레벨의 데이터 인에이블 신호(DE)의 주기보다 길 수 있다. 이에 따라, 데이터 구동부(12)가 데이터 전압들을 변경하는 주기가 증가하므로, 데이터 구동부(12)가 요구하는 다이나믹 파워(dynamic power)가 감소한다는 장점이 있다.
도 9를 참조하면, 제2 프레임 기간(FP2) 중 제2 서브 프레임 기간(SFP2)에서의 제어 신호들이 예시적으로 도시된다.
제2 서브 프레임 기간(SFP2) 동안, 제2 클록 라인들(CKL2, CKL4)에 턴-온 레벨의 제2 클록 신호들(CK2, CK4)을 인가하고, 제1 클록 라인들(CKL1, CKL3)에 턴-오프 레벨의 제1 클록 신호들(CK1, CK3)을 유지할 수 있다. 제1 프레임 기간(FP1) 및 제2 서브 프레임 기간(SFP2)에서, 제2 클록 라인들(CKL2, CKL4)에 턴-온 레벨의 제2 클록 신호들(CK2, CK4)을 인가하는 주기가 서로 동일할 수 있다. 예를 들어, 턴-온 레벨의 제2 클록 신호들(CK2, CK4)의 각각의 주기는 4 수평 주기일 수 있다.
또한, 타이밍 제어부(11)는 주사 시작 라인(FLML)으로 턴-온 레벨의 주사 시작 신호(FLM)를 인가할 수 있다. 이때, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 턴-온 레벨의 제2 클록 신호(CK2)와 중첩되도록 설정될 수 있다. 예를 들어, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 도시된 바와 같이 2 수평 주기일 수 있지만, 1 수평 주기로 설정될 수도 있다.
제2 서브 프레임 기간(SFP2) 동안, 주사 구동부(13)는 제2 주사 라인들(SL2, SL4, ...)에 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)을 인가하고, 제1 주사 라인들(SL1, SL3, ...)에 턴-오프 레벨의 제1 주사 신호들(SS1, SS3, ...)을 유지할 수 있다. 제1 프레임 기간(FP1) 및 제2 서브 프레임 기간(SFP2)에서, 제2 주사 라인들(SL2, SL4, ...)에 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)을 인가하는 주기가 서로 동일할 수 있다.
데이터 구동부(12)는 각각의 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)에 동기하도록 데이터 전압들을 공급할 수 있다. 이때, 제1 주사 신호들(SS1, SS3, ...)에 동기하도록 데이터 전압들을 공급할 필요가 없기 때문에, 제2 서브 프레임 기간(SFP2)에서 턴-온 레벨의 데이터 인에이블 신호(DE)의 주기는 제1 프레임 기간(FP1)에서의 턴-온 레벨의 데이터 인에이블 신호(DE)의 주기보다 길 수 있다. 이에 따라, 데이터 구동부(12)가 데이터 전압들을 변경하는 주기가 증가하므로, 데이터 구동부(12)가 요구하는 다이나믹 파워가 감소한다는 장점이 있다.
도 10 내지 도 13은 본 발명의 다른 실시예에 따른 제1 프레임 기간 및 제2 프레임 기간을 설명하기 위한 도면이다.
도 10의 실시예에서, 제1 프레임 기간(FP1)의 제1 화소(PX1j)의 휘도 파형 및 구동 방법은 도 6의 경우와 동일하다. 또한, 도 10의 실시예에서, 제2 프레임 기간(FP2')의 제1 및 제2 화소들(PX1j, PX2j)의 개별 휘도 파형들 및 평균 휘도 파형(AVG)은 도 6의 경우와 실질적으로 동일하다.
다만, 제1 서브 프레임 기간(SFP1') 및 제2 서브 프레임 기간(SFP2') 각각이 데이터 블랭크 기간(data blank period, BPC)을 포함하는 점에서, 도 10의 실시예의 제2 프레임 기간(FP2')의 구동 방법은 도 6의 실시예와 다르다. 예를 들어, 제1 서브 프레임 기간(SFP1') 및 제2 서브 프레임 기간(SFP2') 각각의 길이는 제1 서브 프레임 기간(SFP1) 및 제2 서브 프레임 기간(SFP2) 각각의 길이와 동일할 수 있으며, 도 10의 실시예에서 데이터 구동부(12)는 도 6의 경우보다 짧은 주기로 데이터 전압들을 공급할 수 있다. 데이터 블랭크 기간(BPC)은, 제1 서브 프레임 기간(SFP1') 및 제2 서브 프레임 기간(SFP2') 각각에서, 데이터 구동부(12)가 데이터 전압들의 공급을 종료하고 난 후의 잔여 기간일 수 있다. 데이터 블랭크 기간(BPC) 동안, 데이터 구동부(12)는 전체 또는 적어도 일부(감마 앰프(gamma amp), 디지털 로직(digital logic))가 파워 오프되어, 소비 전력이 감소할 수 있다.
도 11을 참조하면, 제2 프레임 기간(FP2') 중 제1 서브 프레임 기간(SFP1')에서의 제어 신호들이 예시적으로 도시된다. 구체적으로, 도 11은 제1 서브 프레임 기간(SFP1') 중 데이터 블랭크 기간(BPC)을 제외한 기간에서의 제어 신호들이 도시된다.
제1 서브 프레임 기간(SFP1') 동안, 타이밍 제어부(11)는 제1 클록 라인들(CKL1, CKL3)에 턴-온 레벨의 제1 클록 신호들(CK1, CK3)을 인가하고, 제2 클록 라인들(CKL2, CKL4)에 턴-오프 레벨의 제2 클록 신호들(CK2, CK4)을 유지할 수 있다. 본 실시예에서, 제1 서브 프레임 기간(SFP1')에서 제1 클록 라인들(CKL1, CKL3)에 턴-온 레벨의 제1 클록 신호들(CK1, CK3)을 인가하는 주기는 제1 프레임 기간(FP1)에서 턴-온 레벨의 제1 클록 신호들(CK1, CK3)을 인가하는 주기보다 짧을 수 있다. 예를 들어, 턴-온 레벨의 제1 클록 신호들(CK1, CK3)의 각각의 주기는 2 수평 주기일 수 있다.
타이밍 제어부(11)는 주사 시작 라인(FLML)으로 턴-온 레벨의 주사 시작 신호(FLM)를 인가할 수 있다. 이때, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 턴-온 레벨의 제1 클록 신호(CK1)와 중첩되도록 설정될 수 있다. 예를 들어, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 1 수평 주기로 설정될 수도 있다.
제1 서브 프레임 기간(SFP1') 동안, 주사 구동부(13)는 제1 주사 라인들(SL1, SL3, ...)에 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)을 인가하고, 제2 주사 라인들(SL2, SL4, ...)에 턴-오프 레벨의 제2 주사 신호들(SS2, SS4, ...)을 유지할 수 있다. 제1 서브 프레임 기간(SFP1')에서 제1 주사 라인들(SL1, SL3, ...)에 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)을 인가하는 주기는 제1 프레임 기간(FP1)에서 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)을 인가하는 주기보다 짧을 수 있다.
데이터 구동부(12)는 각각의 턴-온 레벨의 제1 주사 신호들(SS1, SS3, ...)에 동기하도록 데이터 전압들을 공급할 수 있다.
도 12를 참조하면, 제2 프레임 기간(FP2') 중 데이터 블랭크 기간(BPC)에서의 제어 신호들이 예시적으로 도시된다. 데이터 블랭크 기간(BPC)에서, 턴-오프 레벨의 클록 신호들(CK1, CK2, CK3, CK4), 턴-오프 레벨의 주사 신호들(SS1, SS2, SS3, SS4, ...), 및 턴-오프 레벨의 주사 시작 신호(FLM)가 유지될 수 있다.
전술한 바와 같이, 데이터 블랭크 기간(BPC) 동안, 데이터 구동부(12)는 전체 또는 적어도 일부(감마 앰프(gamma amp), 디지털 로직(digital logic))가 파워 오프되어, 소비 전력이 감소할 수 있다.
도 13을 참조하면, 제2 프레임 기간(FP2') 중 제2 서브 프레임 기간(SFP2')에서의 제어 신호들이 예시적으로 도시된다. 구체적으로, 도 13은 제2 서브 프레임 기간(SFP2') 중 데이터 블랭크 기간(BPC)을 제외한 기간에서의 제어 신호들이 도시된다.
제2 서브 프레임 기간(SFP2') 동안, 제2 클록 라인들(CKL2, CKL4)에 턴-온 레벨의 제2 클록 신호들(CK2, CK4)을 인가하고, 제1 클록 라인들(CKL1, CKL3)에 턴-오프 레벨의 제1 클록 신호들(CK1, CK3)을 유지할 수 있다. 제2 서브 프레임 기간(SFP2')에서 제2 클록 라인들(CKL2, CKL4)에 턴-온 레벨의 제2 클록 신호들(CK2, CK4)을 인가하는 주기는 제1 프레임 기간(FP1)에서 턴-온 레벨의 제2 클록 신호들(CK2, CK4)을 인가하는 주기보다 짧을 수 있다. 예를 들어, 턴-온 레벨의 제2 클록 신호들(CK2, CK4)의 각각의 주기는 2 수평 주기일 수 있다.
또한, 타이밍 제어부(11)는 주사 시작 라인(FLML)으로 턴-온 레벨의 주사 시작 신호(FLM)를 인가할 수 있다. 이때, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 턴-온 레벨의 제2 클록 신호(CK2)와 중첩되도록 설정될 수 있다. 예를 들어, 턴-온 레벨의 주사 시작 신호(FLM)의 길이는 1 수평 주기로 설정될 수 있다.
제2 서브 프레임 기간(SFP2') 동안, 주사 구동부(13)는 제2 주사 라인들(SL2, SL4, ...)에 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)을 인가하고, 제1 주사 라인들(SL1, SL3, ...)에 턴-오프 레벨의 제1 주사 신호들(SS1, SS3, ...)을 유지할 수 있다. 제2 서브 프레임 기간(SFP2')에서 제2 주사 라인들(SL2, SL4, ...)에 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)을 인가하는 주기는 제1 프레임 기간(FP1)에서 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)을 인가하는 주기보다 짧을 수 있다.
데이터 구동부(12)는 각각의 턴-온 레벨의 제2 주사 신호들(SS2, SS4, ...)에 동기하도록 데이터 전압들을 공급할 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 제1 프레임 기간 및 제2 프레임 기간을 설명하기 위한 도면이다.
도 14의 실시예에서, 제1 프레임 기간(FP1)의 제1 화소(PX1j)의 휘도 파형 및 구동 방법은 도 6의 경우와 동일하다.
도 14의 제2 프레임 기간(FP2")의 구동 방법은 도 10의 경우와 유사하나, 각각의 제2 프레임 기간(FP2")이 4 개의 서브 프레임 기간들(SFP1", SFP2", SFP3", SFP4")을 포함하는 점에서 차이가 있다. 예를 들어, 제2 프레임 기간(FP2")은 제1 프레임 기간(FP1)의 4 배로써, 1/15 초일 수 있다. 예를 들어, 각각의 서브 프레임 기간들(SFP1", SFP2", SFP3", SFP4")은 1/60 초일 수 있다.
도 10의 실시예에서는 2 개의 도트들이 하나의 그룹을 이루었으나, 도 14의 실시예에서는 인접한 4 개의 도트들이 하나의 그룹을 이루는 점에서 차이가 있다. 제1 도트의 제1 화소(PX1j)는 제1 서브 프레임 기간(SFP1")에서 데이터 전압(SF1D)을 수신하고, 최고 휘도로 발광할 수 있다. 제2 도트의 제2 화소(PX2j)는 제2 서브 프레임 기간(SFP2")에서 데이터 전압(SF2D)을 수신하고, 최고 휘도로 발광할 수 있다. 제3 도트의 제3 화소(PX3j)는 제3 서브 프레임 기간(SFP3")에서 데이터 전압(SF3D)을 수신하고, 최고 휘도로 발광할 수 있다. 제4 도트의 제4 화소(PX4j)는 제4 서브 프레임 기간(SFP4")에서 데이터 전압(SF4D)을 수신하고, 최고 휘도로 발광할 수 있다. 이에 따라, 화소들(PX1j, PX2j, PX3j, PX4j) 각각이 15 Hz로 발광하더라도, 화소들(PX1j, PX2j, PX3j, PX4j)의 그룹의 평균 휘도 파형(AVG)은 60 Hz로 인식될 수 있다.
도 10 및 도 14를 참조하면, 제2 프레임 기간(FP2")에 포함되는 서브 프레임 기간들(SFP1"~SFP4")의 개수는 다양하게 설정될 수 있다.
도 15는 본 발명의 다른 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
도 15의 주사 구동부(13")는 도 14의 구동 방법을 적용하기 위해서 도 3의 주사 구동부(13)를 일부 변형한 것이다. 주사 구동부(13") 및 주사 구동부(13)의 스테이지들(ST1~ST4)의 내부 회로 구성은 동일할 수 있다.
다만, 2 개의 스테이지 그룹들(홀수 번째 스테이지들 및 짝수 번째 스테이지들)로 구분되는 도 3의 주사 구동부(13)와 달리, 도 15의 주사 구동부(13")는 4 개의 스테이지 그룹들로 구분될 수 있다. 예를 들어, 제1 스테이지 그룹은 4q+1 번째 스테이지들(ST1, ...)을 포함하고, 각각의 스테이지들(ST1, ...)은 클록 라인들(CKL1, CKL5)에 교번하여 연결될 수 있다. 이때 q는 0 이상의 정수일 수 있다. 제2 스테이지 그룹은 4q+2 번째 스테이지들(ST2, ...)을 포함하고, 각각의 스테이지들(ST2, ...)은 클록 라인들(CKL2, CKL6)에 교번하여 연결될 수 있다. 제3 스테이지 그룹은 4q+3 번째 스테이지들(ST3, ...)을 포함하고, 각각의 스테이지들(ST3, ...)은 클록 라인들(CKL3, CKL7)에 교번하여 연결될 수 있다. 제4 스테이지 그룹은 4q+4 번째 스테이지들(ST4, ...)을 포함하고, 각각의 스테이지들(ST4, ...)은 클록 라인들(CKL4, CKL8)에 교번하여 연결될 수 있다.
각 스테이지 그룹의 첫 번째 스테이지들(ST1, ST2, ST3, ST4)의 제1 입력 단자(1001)는 주사 시작 라인(FLML)에 연결될 수 있다. 주사 구동부(13")의 구동 방법은 주사 구동부(13)와 유사하므로, 중복하여 설명하지 않는다.
도 16은 본 발명의 한 실시예에 따른 화소부를 설명하기 위한 도면이다.
도 16을 참조하면, RGB 스트라이프(RGB stripe) 구조의 화소부(14)가 예시적으로 도시된다.
각각의 도트들(DT11, DT12, DT13, DT14, DT21, DT22, DT23, DT24, DT31, DT32, DT33, DT34, DT41, DT42, DT43, DT44)은 제1 방향(DR1)으로 배열된 제1 색상의 화소, 제2 색상의 화소, 및 제3 색상의 화소를 포함할 수 있다. 이때, 제1 색상, 제2 색상, 및 제3 색상은 서로 다를 수 있다. 예를 들어, 제1 색상은 적색, 제2 색상은 녹색, 제3 색상은 청색일 수 있다.
여기서 화소의 색상은 도 2의 발광 다이오드(LD)의 발광 시의 색상을 의미한다. 또한, 화소의 위치는 발광 다이오드(LD)의 발광 면의 위치를 기준으로 설명한다.
데이터 라인들(DL1, DL2, DL3, DL4, DL5, DL6, DL7, DL8, DL9, DL10, Dl11, DL12)은 단일 색상(single color)의 화소들과 연결될 수 있다. 예를 들어, 데이터 라인들(DL1, DL4, DL7, DL10)은 각각 적색의 화소들(PX11, PX21, PX31, PX41, PX14, PX24, PX34, PX44, PX17, PX27, PX37, PX47, PX110, PX210, PX310, PX410)과 연결될 수 있다. 또한, 데이터 라인들(DL2, DL5, DL8, DL11)은 각각 녹색의 화소들(PX12, PX22, PX32, PX42, PX15, PX25, PX35, PX45, PX18, PX28, PX38, PX48, PX111, PX211, PX311, PX411)과 연결될 수 있다. 또한, 데이터 라인들(DL3, DL6, DL9, DL12)은 각각 청색의 화소들(PX13, PX23, PX33, PX43, PX16, PX26, PX36, PX46, PX19, PX29, PX39, PX49, PX112, PX212, PX312, PX412)과 연결될 수 있다.
제1 주사 라인들(SL1, SL3)과 연결된 도트들(DT11~DT14, DT31~DT34)은 제2 주사 라인들(SL2, SL4)과 연결된 도트들(DT21~DT24, DT41~DT44)과 제2 방향(DR2)에서 교번한다. 도 16의 실시예에서, 제1 주사 라인들(SL1, SL3)과 연결된 도트들은 제2 주사 라인들(SL2, SL4)과 연결된 도트들은 제1 방향(DR1)에서 교번하지 않는다. 제1 방향(DR1)과 제2 방향(DR2)은 직교할 수 있다.
동일한 주사 라인에 연결된 화소들을 하나의 화소행이라고 할 수 있다. 예를 들어, 제1 화소행은 제1 주사 라인(SL1)과 연결된 화소들(PX11~PX112)을 가리키고, 제2 화소행은 제2 주사 라인(SL2)과 연결된 화소들(PX21~PX212)을 가리키고, 제3 화소행은 제1 주사 라인(SL3)과 연결된 화소들(PX31~PX312)을 가리키고, 제4 화소행은 제2 주사 라인(SL4)과 연결된 화소들(PX41~PX412)을 가리킬 수 있다.
각각의 화소행들은 제1 방향(DR1)으로 연장될 수 있다. 또한, 홀수 번째 화소행들(예를 들어, 제1 화소행 및 제3 화소행)과 짝수 번째 화소행들(예를 들어, 제2 화소행 및 제4 화소행)이 제2 방향(DR2)으로 교번하여 위치할 수 있다. 또한, 각각의 화소행들에 포함된 화소들은 2 개 이상의 단위로 도트로 지정될 수 있다. 전술한 바와 같이, 도 16의 경우, 각각의 도트는 3 개의 화소들을 포함한다.
인접한 홀수 번째 화소행과 짝수 번째 화소행을 하나의 페어(pair)로 정의할 수 있다. 페어는 화소행 페어를 의미할 수 있다. 예를 들어, 도 16의 경우, 제1 화소행과 제2 화소행이 첫 번째 페어(PRP1)로 정의되고, 제3 화소행과 제4 화소행이 두 번째 페어(PRP2)로 정의될 수 있다.
다른 실시예에서, 제1 화소행과 제2 화소행이 첫 번째 페어로 정의되고, 제2 화소행과 제3 화소행이 두 번째 페어로 정의되고, 제3 화소행과 제4 화소행이 세 번째 페어로 정의될 수도 있다.
도 17은 본 발명의 한 실시예에 따른 표시 모드 제어부를 설명하기 위한 도면이다.
본 발명의 한 실시예에 따른 표시 모드 제어부(15)는 패턴 결정부(151), 정지 영상 결정부(152), 및 표시 모드 결정부(153)를 포함할 수 있다.
패턴 결정부(151)는 적어도 하나의 입력 이미지에 대한 계조들(IGY)에 기초하여 패턴 검출 신호(HSF)를 생성할 수 있다. 예를 들어, 패턴 결정부(151)는 한 입력 이미지의 계조들(IGY)을 참조하여 미리 정해진 크기 이상의 미리 정해진 패턴이 있는 경우 패턴 검출 신호(HSF)를 생성할 수 있다. 예를 들어, 패턴 결정부(151)는 한 입력 이미지의 계조들(IGY)을 참조하여 미리 정해진 크기 이상의 미리 정해진 패턴이 있고, 그 패턴의 휘도가 기준 휘도보다 큰 경우 패턴 검출 신호(HSF)를 생성할 수 있다. 여기서 크기는, 도 16에서 참조한 제1 방향(DR1) 및 제2 방향(DR2)을 기준으로 정의되는 평면의 넓이일 수 있다.
정지 영상 결정부(152)는 연속된 입력 이미지들에 대한 계조들(IGY)에 기초하여 입력 이미지가 정지 영상으로 판단되는 경우, 정지 영상 검출 신호(STI)를 생성할 수 있다. 정지 영상 결정부(152)는 연속된 입력 이미지들의 계조들(IGY)이 기준범위 내로 동일하다고 판단된 경우, 연속된 입력 이미지들을 정지 영상으로 결정하고, 정지 영상 검출 신호(STI)를 생성할 수 있다. 정지 영상 결정부(152)는 연속된 입력 이미지들의 계조들(IGY)이 기준범위를 벗어나 다른 경우, 연속된 입력 이미지들을 동영상으로 결정하고, 동영상 검출 신호를 생성할 수 있다.
표시 모드 결정부(153)는 정지 영상 검출 신호(STI) 및 패턴 검출 신호(HSF)를 모두 수신한 경우에, 제1 표시 모드 신호(DM1)를 생성할 수 있다. 이때, 표시 장치(10)는 도 6 내지 도 15에서 설명한 제1 표시 모드로 동작할 수 있다. 따라서, 비록 정지 영상이 검출되더라도 가로 줄무늬 패턴(horizontal stripe pattern)과 같은 워스트 패턴(worst pattern)이 있다고 판단되는 경우에는, 입력 이미지들을 고주파로 표시함으로써 플리커 현상을 방지할 수 있다. 이러한 경우, 주사 구동부(13)는 홀수 번째 화소행들 및 짝수 번째 화소행들에 교번하여 턴-온 레벨의 주사 신호들을 제공할 수 있다(도 7 참조).
또한, 표시 모드 결정부(153)는 정지 영상 검출 신호(STI)를 수신하되 패턴 검출 신호(HSF)를 수신하지 않은 경우에, 제2 표시 모드 신호(DM2)를 생성할 수 있다. 이때, 표시 장치(10)는 도 6 내지 도 15에서 설명한 제2 표시 모드로 동작할 수 있다. 이러한 경우는, 정지 영상을 저주파수로 표시하더라도 플리커가 발생할 염려가 없으므로, 소비 전력을 저감할 수 있다. 이러한 경우, 주사 구동부(13)는, 제1 서브 프레임 기간(SFP1) 동안 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고(도 8 참조), 제1 서브 프레임 기간(SFP1) 이후의 제2 서브 프레임 기간(SFP2) 동안 짝수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공할 수 있다(도 9 참조).
도 18 내지 도 20은 본 발명의 한 실시예에 따른 패턴 결정부를 설명하기 위한 도면이다.
도 18을 참조하면, 본 발명의 한 실시예에 따른 패턴 결정부(151)는 대표 계조 계산부(1511), 계조 차이 계산부(1512), 엣지 검출부(1513), 및 제1 패턴 검출부(1514)를 포함할 수 있다.
표시 장치(10)가 도 18의 실시예를 채용하는 경우, 도 17의 패턴 검출 신호(HSF)는 제1 패턴 검출 신호(HSF1)와 동일할 수 있다.
대표 계조 계산부(1511)는 입력 이미지의 계조들(IGY)에 기초하여, 도트들의 대표 계조들(RGY)을 계산할 수 있다. 각각의 계조들(IGY)은 각각의 화소들에 대응하고, 각각의 대표 계조들은 각각의 도트들에 대응할 수 있다. 따라서, 화소들 대 도트들의 비율이 3:1이라면, 하나의 입력 이미지에서 계조들(IGY) 대 대표 계조들(RGY)의 비율 또한 3:1이 될 수 있다.
한 실시예에서, 대표 계조 계산부(1511)는 계조들(IGY)을 도트 단위로 색공간(color space) 변환(transform)함으로써 대표 계조들(RGY)을 생성할 수 있다. 이로써, 사용자가 가장 시인하기 쉬운 요소(component)를 대표 계조로서 설정할 수 있다.
예를 들어, 대표 계조 계산부(1511)는 한 도트의 R, G, B 계조들을 YCoCg 색공간으로 변환하여 Y 값을 획득하고, 획득된 Y 값(luminance value)을 해당 도트의 대표 계조로 결정할 수 있다. 다른 예를 들어, 대표 계조 계산부(1511)는 한 도트의 R, G, B 계조들을 HSV 색공간으로 변환하여 Value를 획득하고, 획득된 Value를 해당 도트의 대표 계조로 결정할 수 있다.
다른 실시예에서, 대표 계조 계산부(1511)는 계조들(IGY)을 도트 단위로 평균 값을 계산함으로써, 이러한 평균 값을 각 도트의 대표 계조로 결정할 수 있다. 한편, 대표 계조 계산부(1511)는 평균 값 계산에서 색상별 가중치를 더 적용할 수도 있다.
계조 차이 계산부(1512)는 화소행들의 p 번째 페어의 도트들 중 제2 방향(DR2)으로 인접한 도트들의 대표 계조들(RGY)의 차이(DGY)를 계산할 수 있다. 예를 들어, p 번째 페어의 도트들 중 제1 방향(DR1)으로 q 번째 도트들을 기준으로 미리 정해진 개수의 도트들의 대표 계조들(RGY)의 차이(DGY)를 계산할 수 있다. 이때, p 및 q는 0보다 큰 정수일 수 있다. 미리 정해진 개수의 도트들이란 q 번째 도트들을 기준으로한 마스크(mask) 범위 내의 도트들을 의미할 수 있다.
엣지 검출부(1513)는 대표 계조들(RGY)의 차이(DGY)가 제1 임계값보다 크다는 제1 조건을 만족하는 경우, 엣지 도트 개수(edge dot number)를 증가시킬 수 있다.
엣지 검출부(1513)는 증가된 q 번째 도트들이 p 번째 페어의 마지막 도트들이 아니라면, 제1 루트(RT1)에 따라서, 계조 차이 계산부(1512)가 p 번째 페어의 도트들 중 제1 방향(DR1)으로 증가된 q 번째 도트들을 기준으로 미리 정해진 개수의 도트들의 대표 계조들(RGY)의 차이(DGY)를 계산하도록 지시할 수 있다.
또한, 엣지 검출부(1513)는 증가된 q 번째 도트들이 p 번째 페어의 마지막 도트들이라면, 제2 루트(RT2)에 따라서, 제1 패턴 검출부(1514)가 동작하도록 지시할 수 있다.
제1 패턴 검출부(1514)는 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수(edge number)를 증가시키고, 엣지 개수가 제3 임계값보다 큰 경우 제1 패턴 검출 신호(HSF1)를 생성할 수 있다(제4 루트(RT4)).
한편, 제1 패턴 검출부(1514)는 엣지 도트 개수가 제2 임계값보다 작거나 엣지 개수가 상기 제3 임계값보다 작은 경우, 제3 루트(RT4)에 따라서, 계조 차이 계산부(1512)가 화소행들의 p+1 번째 페어의 도트들 중 제2 방향(DR2)으로 인접한 도트들의 대표 계조들(RGY)의 차이(DGY)를 계산하도록 지시할 수 있다.
이하에서, 도 16 및 도 19를 참조하여, 패턴 결정부(151)의 동작에 대해서 예시적으로 설명한다.
계조 차이 계산부(1512)는 화소행들의 p 번째 페어의 q 번째 도트들을 기준으로, 대표 계조들의 차이를 계산하고, q를 1 증가시킬 수 있다(S101). 예를 들어, p가 1이고, q가 2인 상황을 가정한다. 마스크가 2행 3열이라고 가정하면, 1 번째 페어(PRP1)의 2 번째 도트들(DT12, DT22)을 기준으로 도트들(DT11, DT12, DT13, DT21, DT22, DT23)이 계산 대상이 될 수 있다. 예를 들어, 계조 차이 계산부(1512)는 도트들(DT11, DT21)의 대상 계조들의 제1 차이 값, 도트들(DT12, DT22)의 대상 계조들의 제2 차이 값, 및 도트들(DT13, DT23)의 대상 계조들의 제3 차이 값을 구하고, 제1 내지 제3 차이 값들을 평균 값을 구할 수 있다. 이러한 평균 값이 대표 계조들의 차이일 수 있다. q는 증가되어 3이 된다.
만약 마스크 없이, 기준 도트들인 도트들(DT12, DT22)의 대상 계조들의 차이로만 도 19의 알고리즘이 수행되는 경우, 패턴의 미소한 부분이 끊어지면(즉, 완벽한 패턴이 아니라면) 패턴이 없는 것으로 판단될 수 있다. 따라서, 마스크는 필요하되, 마스크의 크기는 계산의 복잡성 및 유효성을 고려하여 경험적으로 결정될 수 있다.
엣지 검출부(1513)는 대표 계조들의 차이가 제1 임계값보다 크다는 제1 조건(S102)에 더하여, 엣지 개수가 0이거나 p-1 번째 페어가 엣지라는 제2 조건을 만족하는 경우(S103, S106), 엣지 도트 개수를 증가시키고, p 번째 페어를 엣지로 등록할 수 있다(S104). 예를 들어, 전술한 평균 값이 제1 임계값보다 크고, 엣지 개수의 초기 값은 0이고, 엣지 도트 개수의 초기 값은 0인 경우를 가정한다. 1 번째 페어(PRP1)를 판단하는 현 시점에서, 아직 엣지 개수를 증가시킨 적이 없으므로, 엣지 개수는 0이다. 따라서, 엣지 도트 개수를 1 증가시킴으로써 엣지 도트 개수는 1이 된다. 또한, 1 번째 페어(PRP1)는 엣지로 등록된다. 제1 임계값은 홀수 번째 화소행과 짝수 번째 화소행이 패턴의 엣지를 구성하기 위한 최소한의 휘도 대비 값(contrast value for luminance)일 수 있다. 제1 임계값은 표시 장치(10)의 사양(specification)에 따라 정해지거나, 경험칙에 의하여 결정될 수 있다.
한편, 엣지 검출부(1513)는 제1 조건(S102) 및 제2 조건(S103, S106) 중 적어도 하나가 만족되지 않는 경우, p 번째 페어를 논-엣지(non-edge)로 등록하고, 엣지 도트 개수를 초기화할 수 있다(S107). 즉, 이러한 경우에, 적어도 현재 시점까지 판단된 도트들은 패턴의 구성요소로 고려하지 않게 된다.
p 번째 페어가 엣지 또는 논-엣지로 등록된 이후, 증가된 q 번째 도트들이 p 번째 페어의 마지막 도트들이 아니라면(S105), 계조 차이 계산부(1512)는 증가된 q 번째 도트들을 기준으로 미리 정해진 개수의 도트들의 대표 계조들의 차이를 계산할 수 있다(S101). 예를 들어, 1 번째 페어(PRP1)가 엣지로 등록되었지만, 3 번째 도트들(DT13, DT23)이 1 번째 페어(PRP1)의 마지막 도트들이 아니므로, 3 번째 도트들(DT13, DT23)을 기준 도트들로 하여 단계(S101)가 다시 수행될 수 있다.
한편, 제1 패턴 검출부(1514)는, p 번째 페어가 엣지 또는 논-엣지로 등록된 이후, 증가된 q 번째 도트들이 p 번째 페어의 마지막 도트들인 경우에만 동작할 수 있다(RT2). 이하에서는 순차적으로 증가된 q가 1 번째 페어(PRP1)의 마지막 도트들을 가리키고, 제1 패턴 검출부(1514)가 동작함을 가정한다.
제1 패턴 검출부(1514)는 엣지 도트 개수가 제2 임계값보다 작은 경우(S108), 엣지 개수를 초기화할 수 있다(S113). 이때, 제1 패턴 검출부(1514)는 q를 0으로 초기화할 수 있다. 예를 들어, 1 번째 페어(PRP1)의 엣지 도트 개수가 제2 임계값보다 작다는 것은, 1 번째 페어(PRP1)의 엣지를 구성하는 엣지 도트들이 부족함을 의미할 수 있다. 즉, 1 번째 페어(PRP1)는 가로 줄무늬 패턴의 하나의 줄무늬를 구성하지 못함을 의미할 수 있다. 제2 임계값은 패턴의 제1 방향(DR1)의 크기를 정의할 수 있다. 제2 임계값은 1보다 큰 정수일 수 있다.
한편, 제1 패턴 검출부(1514)는 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수를 증가시킬 수 있다(S108, S109). 이때, 제1 패턴 검출부(1514)는 q를 0으로 초기화할 수 있다. 예를 들어, 1 번째 페어(PRP1)의 엣지 도트 개수가 제2 임계값보다 크다는 것은, 1 번째 페어(PRP1)의 엣지를 구성하는 엣지 도트들이 충분함을 의미할 수 있다. 즉, 1 번째 페어(PRP1)는 가로 줄무늬 패턴의 하나의 줄무늬(=엣지)를 구성함을 의미할 수 있다.
다음으로, 제1 패턴 검출부(1514)는 엣지 개수가 제3 임계값보다 큰 지 여부를 판단할 수 있다(S110). 1 번째 페어(PRP1)가 하나의 엣지를 구성하더라도, 아직 엣지 개수는 1이므로, 엣지 개수는 제3 임계값보다 작을 수 있다. 제3 임계값은 패턴의 제2 방향(DR2)의 크기를 정의할 수 있다. 예를 들어, 제3 임계값은 1 보다 큰 정수일 수 있다.
엣지 도트 개수가 제2 임계값보다 작거나(S108) 엣지 개수가 제3 임계값보다 작은 경우(S110), 계조 차이 계산부(1512)는 화소행들의 p+1 번째 페어의 도트들 중 제2 방향(DR2)으로 인접한 도트들의 대표 계조들의 차이를 계산할 수 있다(S111, S101). 이때, 엣지 도트 개수는 0으로 초기화될 수 있다(S111). 예를 들어, 계조 차이 계산부(1512)는 두 번째 페어(PRP2)에 대해서 단계(S101)를 다시 수행할 수 있다.
한편, 제1 패턴 검출부(1514)는 엣지 개수가 제3 임계값보다 큰 경우(S110) 제1 패턴 검출 신호를 생성할 수 있다(S112). 즉, 제1 방향(DR1)에 대해서 제2 임계값보다 큰 크기를 갖고, 제2 방향(DR2)에 대해서 제3 임계값보다 큰 크기를 갖는 패턴이 존재하는 경우, 제1 패턴 검출부(1514)는 제1 패턴 검출 신호를 제공할 수 있다.
도 20을 참조하면, 가로축은 입력 이미지들의 표시 주파수(Hz)이고, 세로축은 패턴의 크기(예를 들어, 정사각형인 경우의 세로 또는 가로 길이)인 그래프가 도시된다.
도 20의 그래프를 참조하면, 표시 주파수가 높고 패턴의 크기가 작을수록 표시 장치(10)가 제2 표시 모드로 구동시에 플리커가 발생할 가능성이 줄어든다(Flicker Free). 한편, 표시 주파수가 낮고 패턴의 크기가 클수록 표시 장치(10)가 제2 표시 모드로 구동시에 플리커가 발생할 가능성이 상승한다(Flicker Zone). 다만, 도 20은 예시적인 그래프로서 경험적으로 작성된 것이며, 표시 장치(10)의 사양에 따라서 다른 그래프가 도출될 수 있다.
도 21 및 도 22는 본 발명의 다른 실시예에 따른 패턴 결정부를 설명하기 위한 도면이다.
도 21을 참조하면, 본 발명의 한 실시예에 따른 패턴 결정부(151')는 대표 계조 계산부(1511), 계조 차이 계산부(1512), 엣지 검출부(1513), 제1 패턴 검출부(1514), 패턴 휘도 계산부(1515), 및 제2 패턴 검출부(1516)를 포함할 수 있다. 대표 계조 계산부(1511), 계조 차이 계산부(1512), 엣지 검출부(1513), 제1 패턴 검출부(1514)에 대해서는 도 18 내지 도 20을 참조하여 설명한 바와 동일하므로 이에 대한 중복된 설명은 생략한다.
표시 장치(10)가 도 21의 실시예를 채용하는 경우, 도 17의 패턴 검출 신호(HSF)는 제2 패턴 검출 신호(HSF2)와 동일할 수 있다.
제1 패턴 검출부(1514)는, 제1 패턴 검출 신호(HSF1)가 생성된 경우, 검출된 패턴에 대한 패턴 위치 정보(PTP)를 더 생성할 수 있다. 예를 들어, 패턴 위치 정보(PTP)는 패턴을 구성하는 도트들을 가리키는 정보일수 있다.
패턴 휘도 계산부(1515)는 패턴 위치 정보(PTP) 및 대표 계조들(RGY)에 기초하여 패턴의 휘도를 계산할 수 있다. 예를 들어, 패턴 휘도 계산부(1515)는 패턴 위치 정보(PTP)에서 가리키는 도트들의 대표 계조들(RGY)의 평균 값을 계산하고, 이러한 평균 값을 패턴의 휘도로 결정할 수 있다. 한 실시예에서, 평균 값 계산에서 도트들의 위치에 따른 가중치들이 적용될 수 있다.
패턴 휘도 계산부(1515)는, 패턴의 휘도가 기준 휘도보다 큰 경우, 패턴 유효 신호(HSB)를 생성할 수 있다. 패턴 유효 신호(HSB)는 검출된 패턴의 휘도가 충분히 높아 사용자에게 시인될 수 있음을 가리킬 수 있다.
제2 패턴 검출부(1516)는 패턴 유효 신호(HSB) 및 제1 패턴 검출 신호(HSF1)를 모두 수신한 경우에만 제2 패턴 검출 신호(HSF2)를 생성할 수 있다.
즉, 본 실시예에 의하면 패턴의 크기뿐만 아니라, 패턴의 휘도까지 고려하여 제2 표시 모드로 진입할 지 여부를 결정하게 된다. 따라서, 패턴의 크기가 충분히 크더라도, 패턴의 휘도가 낮아 사용자에게 시인될 가능성이 낮다면, 표시 장치(10)는 제2 표시 모드로 구동되어 소비 전력이 저감될 수 있다.
도 21과 달리, 다른 실시예에서, 패턴 휘도 계산부(1515)는 대표 계조들(RGY)의 차이(DGY)가 특정 값 이상인 경우에, 패턴 유효 신호(HSB)를 생성할 수 있다. 이러한 경우, 패턴 휘도 계산부(1515)는 대표 계조들(RGY)을 직접 수신하지 않을 수 있다. 한 실시예에서, 패턴 휘도 계산부(1515)는 패턴 위치 정보(PTP)를 직접 수신하지 않을 수 있다.
도 22를 참조하면, 가로축은 입력 이미지들의 표시 주파수(Hz)이고, 세로축은 패턴의 휘도(nit)인 그래프가 도시된다.
도 22의 그래프를 참조하면, 표시 주파수가 높고 패턴의 휘도가 작을수록 표시 장치(10)가 제2 표시 모드로 구동시에 플리커가 발생할 가능성이 줄어든다(Flicker Free). 한편, 표시 주파수가 낮고 패턴의 휘도가 클수록 표시 장치(10)가 제2 표시 모드로 구동시에 플리커가 발생할 가능성이 상승한다(Flicker Zone). 다만, 도 22는 예시적인 그래프로서 경험적으로 작성된 것이며, 표시 장치(10)의 사양에 따라서 다른 그래프가 도출될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
151: 패턴 결정부
1511: 대표 계조 계산부
1512: 계조 차이 계산부
1513: 엣지 검출부
1514: 제1 패턴 검출부

Claims (20)

  1. 각각의 화소행들은 제1 방향으로 연장되고, 홀수 번째 화소행들과 짝수 번째 화소행들이 제2 방향으로 교번하여 위치하고, 각각의 상기 화소행들에 포함된 화소들은 2 개 이상의 단위로 도트로 지정된, 화소부;
    상기 화소행들의 p 번째 페어(pair)의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산하는 계조 차이 계산부;
    상기 대표 계조들의 차이가 제1 임계값보다 크다는 제1 조건을 만족하는 경우, 엣지 도트 개수(edge dot number)를 증가시키는 엣지 검출부; 및
    상기 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수(edge number)를 증가시키고, 상기 엣지 개수가 제3 임계값보다 큰 경우 제1 패턴 검출 신호를 생성하는 제1 패턴 검출부를 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 제1 패턴 검출 신호가 생성되지 않고 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 주사 구동부를 더 포함하는,
    표시 장치.
  3. 제2 항에 있어서,
    상기 제1 패턴 검출 신호가 생성되고 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 주사 구동부는 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공하는,
    표시 장치.
  4. 제1 항에 있어서,
    상기 계조 차이 계산부는 상기 p 번째 페어의 도트들 중 상기 제1 방향으로 q 번째 도트들을 기준으로 미리 정해진 개수의 도트들의 상기 대표 계조들의 차이를 계산하고, q를 증가시키는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 엣지 검출부는, 상기 제1 조건에 더하여, 엣지 개수가 0이거나 p-1 번째 페어가 엣지라는 제2 조건을 만족하는 경우, 상기 엣지 도트 개수를 증가시키고, 상기 p 번째 페어를 상기 엣지로 등록하는,
    표시 장치.
  6. 제5 항에 있어서,
    상기 엣지 검출부는 상기 제1 조건 및 상기 제2 조건 중 적어도 하나가 만족되지 않는 경우, 상기 p 번째 페어를 논-엣지(non-edge)로 등록하고, 상기 엣지 도트 개수를 초기화하는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 계조 차이 계산부는, 상기 p 번째 페어가 상기 엣지 또는 상기 논-엣지로 등록된 이후, 증가된 q 번째 도트들이 상기 p 번째 페어의 마지막 도트들이 아니라면, 상기 증가된 q 번째 도트들을 기준으로 상기 미리 정해진 개수의 도트들의 대표 계조들의 차이를 계산하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 제1 패턴 검출부는, 상기 p 번째 페어가 상기 엣지 또는 상기 논-엣지로 등록된 이후, 상기 증가된 q 번째 도트들이 상기 p 번째 페어의 마지막 도트들인 경우에만 동작하는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 엣지 도트 개수가 상기 제2 임계값보다 작은 경우, 상기 제1 패턴 검출부는 상기 엣지 개수를 초기화하는,
    표시 장치.
  10. 제9 항에 있어서,
    상기 엣지 도트 개수가 상기 제2 임계값보다 작거나 상기 엣지 개수가 상기 제3 임계값보다 작은 경우, 상기 계조 차이 계산부는 상기 화소행들의 p+1 번째 페어의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산하는,
    표시 장치.
  11. 제1 항에 있어서,
    상기 제1 패턴 검출부는, 상기 제1 패턴 검출 신호가 생성된 경우, 검출된 패턴에 대한 패턴 위치 정보를 더 생성하고,
    상기 패턴 위치 정보 및 상기 대표 계조들에 기초하여 상기 패턴의 휘도를 계산하는 패턴 휘도 계산부를 더 포함하는,
    표시 장치.
  12. 제11 항에 있어서,
    상기 패턴 휘도 계산부는, 상기 패턴의 휘도가 기준 휘도보다 큰 경우, 패턴 유효 신호를 생성하고,
    상기 패턴 유효 신호 및 상기 제1 패턴 검출 신호를 모두 수신한 경우에만 제2 패턴 검출 신호를 생성하는 제2 패턴 검출부를 더 포함하는,
    표시 장치.
  13. 제12 항에 있어서,
    상기 제2 패턴 검출 신호가 생성되지 않고, 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 주사 구동부를 더 포함하는,
    표시 장치.
  14. 제13 항에 있어서,
    상기 제2 패턴 검출 신호가 생성되고, 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 주사 구동부는 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공하는,
    표시 장치.
  15. 각각의 화소행들은 제1 방향으로 연장되고, 홀수 번째 화소행들과 짝수 번째 화소행들이 제2 방향으로 교번하여 위치하고, 각각의 상기 화소행들에 포함된 화소들은 2 개 이상의 단위로 도트로 지정된 화소부를 포함하는 표시 장치의 구동 방법으로서,
    상기 화소행들의 p 번째 페어의 도트들 중 상기 제2 방향으로 인접한 도트들의 대표 계조들의 차이를 계산하는 단계;
    상기 대표 계조들의 차이가 제1 임계값보다 크다는 제1 조건을 만족하는 경우, 엣지 도트 개수를 증가시키는 단계; 및
    상기 엣지 도트 개수가 제2 임계값보다 큰 경우 엣지 개수를 증가시키고, 상기 엣지 개수가 제3 임계값보다 큰 경우 제1 패턴 검출 신호를 생성하는 단계를 포함하는,
    표시 장치의 구동 방법.
  16. 제15 항에 있어서,
    상기 제1 패턴 검출 신호가 생성되지 않고 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 제1 패턴 검출 신호가 생성되고 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  18. 제15 항에 있어서,
    상기 제1 패턴 검출 신호가 생성된 경우, 검출된 패턴에 대한 패턴 위치 정보를 생성하는 단계;
    상기 패턴 위치 정보 및 상기 대표 계조들에 기초하여 상기 패턴의 휘도를 계산하는 단계;
    상기 패턴의 휘도가 기준 휘도보다 큰 경우, 패턴 유효 신호를 생성하는 단계; 및
    상기 패턴 유효 신호 및 상기 제1 패턴 검출 신호를 모두 수신한 경우에만 제2 패턴 검출 신호를 생성하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 제2 패턴 검출 신호가 생성되지 않고 영상이 정지 영상으로 판단된 경우, 제1 서브 프레임 기간 동안 상기 홀수 번째 화소행들에 턴-온 레벨의 주사 신호들을 제공하고, 상기 제1 서브 프레임 기간 이후의 제2 서브 프레임 기간 동안 상기 짝수 번째 화소행들에 상기 턴-온 레벨의 상기 주사 신호들을 제공하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 제2 패턴 검출 신호가 생성되고, 상기 영상이 상기 정지 영상으로 판단된 경우, 상기 홀수 번째 화소행들 및 상기 짝수 번째 화소행들에 교번하여 상기 턴-온 레벨의 주사 신호들을 제공하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
KR1020210020156A 2021-02-15 2021-02-15 표시 장치 및 그 구동 방법 KR20220117388A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210020156A KR20220117388A (ko) 2021-02-15 2021-02-15 표시 장치 및 그 구동 방법
US17/535,331 US11482157B2 (en) 2021-02-15 2021-11-24 Display device and driving method thereof
CN202111461839.1A CN114944136A (zh) 2021-02-15 2021-12-02 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210020156A KR20220117388A (ko) 2021-02-15 2021-02-15 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20220117388A true KR20220117388A (ko) 2022-08-24

Family

ID=82801538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210020156A KR20220117388A (ko) 2021-02-15 2021-02-15 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US11482157B2 (ko)
KR (1) KR20220117388A (ko)
CN (1) CN114944136A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116674134A (zh) * 2023-08-03 2023-09-01 绵阳华远同创科技有限公司 一种树脂字自动化浇铸加工方法及其系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870018B1 (ko) * 2002-06-28 2008-11-21 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20120046770A (ko) * 2009-09-11 2012-05-10 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR102061555B1 (ko) * 2012-05-23 2020-01-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20220011262A (ko) 2020-07-20 2022-01-28 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116674134A (zh) * 2023-08-03 2023-09-01 绵阳华远同创科技有限公司 一种树脂字自动化浇铸加工方法及其系统
CN116674134B (zh) * 2023-08-03 2023-10-20 绵阳华远同创科技有限公司 一种树脂字自动化浇铸加工方法及其系统

Also Published As

Publication number Publication date
CN114944136A (zh) 2022-08-26
US11482157B2 (en) 2022-10-25
US20220262296A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR20220011262A (ko) 표시 장치
US11217179B2 (en) Scan driver and display device including the same
KR20210013485A (ko) 표시 장치 및 그 구동 방법
KR20200030431A (ko) 게이트 구동 회로, 디스플레이 패널, 디스플레이 장치
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN115705818A (zh) 显示装置
KR20220117388A (ko) 표시 장치 및 그 구동 방법
KR101389232B1 (ko) 액정 표시 장치
KR20220016420A (ko) 표시 장치
KR102199942B1 (ko) 휘도 선형성을 유지하면서 플리커 현상을 저감시키는 pmoled 디스플레이 장치 및 pmoled 디스플레이 방법
US11587514B2 (en) Display device and driving method thereof
US11610537B2 (en) Display device
JP2004252105A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR20180076418A (ko) 발광 표시 장치
KR20130037614A (ko) 유기발광다이오드 표시장치 및 그 구동방법
CN114067746A (zh) 显示装置
KR102066080B1 (ko) 발광다이오드 표시장치
US11521546B2 (en) Display device
US11545068B2 (en) Display device and driving method thereof
US20230419904A1 (en) Display panel, method for driving a display panel and display apparatus
KR102668815B1 (ko) 저속 구동을 위한 영상 표시장치와 그 구동방법
KR101493079B1 (ko) 전계 발광 표시 장치 및 그 구동 방법
KR20200134387A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination