KR20200030431A - 게이트 구동 회로, 디스플레이 패널, 디스플레이 장치 - Google Patents

Abstract

본 발명의 실시예들은, 게이트 구동 회로, 디스플레이 패널 및 장치에 관한 것으로서, 낮은 구동 주파수로 디스플레이가 구동되는 프레임 기간에 지연 기간 및 펄스 폭 중 적어도 하나가 가변된 다수의 발광 신호를 공급함으로써, 프레임 기간에 나타나는 휘도의 저하 폭을 감소시키거나 휘도의 주파수 성분의 특성을 변경하여 플리커가 인식되는 것을 방지할 수 있도록 한다. 따라서, 낮은 구동 주파수로 디스플레이를 구동하여 소비 전력을 저감시킬 수 있도록 하며 더 낮은 구동 주파수로의 구동도 가능하도록 하여 디스플레이 장치의 사용 효율을 개선할 수 있도록 한다.

Description

게이트 구동 회로, 디스플레이 패널, 디스플레이 장치{GATE DRIVING CIRCUIT, DISPLAY PANEL, DISPLAY DEVICE}

본 발명의 실시예들은, 게이트 구동 회로, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.

이러한 디스플레이 장치 중 유기발광 디스플레이 장치는, 스스로 발광하는 유기발광다이오드를 이용함으로써, 응답 속도, 명암비, 발광 효율, 휘도 및 시야각 등에서 장점을 제공한다.

이러한 유기발광 디스플레이 장치는, 디스플레이 패널의 각각의 서브픽셀에 배치된 유기발광다이오드에 흐르는 전류 제어를 통해 유기발광다이오드를 발광시켜, 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.

여기서, 유기발광다이오드가 발광하는 기간 동안 유기발광다이오드에 흐르는 전류는 서브픽셀 내 오프 커런트(Off Current) 등으로 인해 감소할 수 있으며, 유기발광다이오드를 구동하는 전류량의 감소로 인해 유기발광다이오드가 나타내는 휘도가 감소할 수 있다.

특히, 소비 전력의 저감 등을 위해 낮은 디스플레이 구동 주파수로 디스플레이 장치가 구동되는 경우, 발광 기간 동안 감소되는 전류량의 증가로 인해 휘도가 감소하는 정도가 증가할 수 있으며, 이러한 휘도 저하가 플리커(Flicker)로 인식될 수 있는 문제점이 존재한다.

본 발명의 실시예들의 목적은, 서브픽셀에 배치된 유기발광다이오드가 발광하는 기간 동안 유기발광다이오드의 휘도가 저하되는 폭을 감소시킬 수 있는 디스플레이 패널 및 장치를 제공하는 데 있다.

본 발명의 실시예들의 목적은, 낮은 디스플레이 구동 주파수로 디스플레이 구동이 수행되는 동안 휘도를 일정하게 유지하거나 휘도가 갖는 주파수 성분의 특성을 변경함으로써, 저주파 구동시 플리커를 방지할 수 있는 디스플레이 패널 및 장치를 제공하는 데 있다.

본 발명의 실시예들의 목적은, 저주파 구동 기간에 유기발광다이오드의 휘도를 일정하게 제어하는 것이 가능하도록 하는 게이트 구동 회로와 그 구동 방법을 제공하는 데 있다.

일 측면에서, 본 발명의 실시예들은, 다수의 게이트 라인들, 다수의 데이터 라인들 및 다수의 서브픽셀들이 배치된 디스플레이 패널과, 다수의 게이트 라인들을 구동하는 게이트 구동 회로와, 다수의 데이터 라인들을 구동하는 데이터 구동 회로를 포함하는 디스플레이 장치를 제공한다.

이러한 디스플레이 장치에서, 다수의 서브픽셀들 각각은, 발광 소자와, 발광 소자를 구동하는 구동 트랜지스터와, 발광 소자와 구동 트랜지스터 사이에 전기적으로 연결된 발광 트랜지스터를 포함할 수 있다.

그리고, 게이트 구동 회로는, 발광 트랜지스터를 구동하는 게이트 라인으로 발광 신호를 출력하고, 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 적어도 둘 이상의 발광 신호를 출력할 수 있다.

또한, 휘도 제어 구동 기간에 출력되는 적어도 둘 이상의 발광 신호 각각의 오프 기간의 길이는 점차적으로 짧아질 수 있다.

또는, 휘도 제어 구동 기간에 출력되는 적어도 둘 이상의 발광 신호 각각의 지연 기간 및 펄스 폭 중 적어도 하나가 상이할 수도 있다.

다른 측면에서, 본 발명의 실시예들은, 다수의 게이트 라인들과, 다수의 데이터 라인들과, 게이트 라인과 데이터 라인이 교차하는 영역에 배치되고 발광 소자, 발광 소자를 구동하는 구동 트랜지스터 및 발광 소자와 구동 트랜지스터 사이에 전기적으로 연결된 발광 트랜지스터를 포함하는 다수의 서브픽셀들과, 발광 트랜지스터를 구동하는 게이트 라인으로 발광 신호를 출력하는 게이트 구동 회로를 포함하고, 게이트 구동 회로는, 디스플레이 구동 주파수가 제1 구동 주파수인 경우 하나의 프레임 기간에 하나의 발광 신호를 출력하고, 디스플레이 구동 주파수가 제1 구동 주파수보다 낮은 제2 구동 주파수인 경우 하나의 프레임 기간에 다수의 발광 신호를 출력하며, 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 출력되는 둘 이상의 발광 신호 각각의 오프 시간의 길이는 점차적으로 짧아지는 디스플레이 패널을 제공한다.

다른 측면에서, 본 발명의 실시예들은, 다수의 서브픽셀들과, 다수의 서브픽셀들 각각에 배치된 발광 소자와, 다수의 서브픽셀들 각각에 배치되고 발광 소자를 구동하는 구동 트랜지스터와, 다수의 서브픽셀들 각각에 배치되고 발광 소자와 구동 트랜지스터 사이에 전기적으로 연결된 발광 트랜지스터를 포함하고, 저전력 모드로 구동되는 기간 동안 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 지연 기간 및 펄스 폭 중 적어도 하나가 상이한 복수의 발광 신호가 발광 트랜지스터로 인가되는 디스플레이 패널을 제공한다.

다른 측면에서, 본 발명의 실시예들은, 디스플레이 구동 주파수에 맞춰 스캔 신호를 출력하는 스캔 신호 출력부와, 디스플레이 구동 주파수에 따라 하나의 프레임 기간에 하나의 발광 신호를 출력하거나, 하나의 프레임 기간에 다수의 발광 신호를 출력하는 발광 신호 출력부를 포함하는 게이트 구동 회로를 제공한다.

여기서, 발광 신호 출력부가 하나의 프레임 기간에 다수의 발광 신호를 출력하는 경우, 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 출력되는 둘 이상의 발광 신호 각각의 오프 기간의 길이는 점차적으로 짧아질 수 있다.

또는, 발광 신호 출력부가 휘도 제어 구동 기간에 지연 기간 및 펄스 폭 중 적어도 하나가 상이한 복수의 발광 신호를 출력할 수도 있다.

본 발명의 실시예들에 의하면, 유기발광다이오드가 발광하는 기간에 펄스 폭이 변조된 둘 이상의 발광 신호를 출력함으로써, 유기발광다이오드의 휘도가 저하되는 폭이 감소될 수 있도록 한다.

또한, 펄스 폭이 변조된 발광 신호가 출력되는 각각의 기간 동안 동일한 휘도를 나타내도록 펄스 폭을 제어해줌으로써, 저주파 구동 기간에 휘도 저하로 인한 플리커가 발생하는 것을 방지할 수 있도록 한다.

그리고, 발광 스타트 신호나 발광 리셋 신호 등을 이용하여 발광 신호의 펄스 폭을 변조시켜줌으로써, 저주파 구동 기간에 휘도 제어가 가능한 게이트 구동 회로를 용이하게 구현할 수 있도록 한다.

또한, 유기발광다이오드의 휘도가 갖는 주파수 성분의 특성이 변경되도록 발광 신호의 지연 기간 및 펄스 폭 중 적어도 하나를 가변해줌으로써, 플리커의 원인이 되는 주파수 성분을 감소시켜 저주파 구동 기간에 플리커가 인식되는 현상을 개선할 수 있도록 한다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치에 포함된 서브픽셀의 회로 구조의 예시를 나타낸 도면이다.
도 3a와 도 3b는 본 발명의 실시예들에 따른 디스플레이 장치의 일반 모드와 저전력 모드에서 서브픽셀이 나타내는 휘도의 변화의 예시들을 나타낸 도면이다.
도 4a 내지 도 4c는 본 발명의 실시예들에 따른 디스플레이 장치가 저전력 모드에서 펄스 폭을 변조하여 출력하는 발광 신호의 예시를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치에서 발광 신호를 출력하는 게이트 구동 회로의 구성의 예시를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치가 발광 신호의 펄스 폭을 설정하는 방식의 예시를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치가 발광 신호의 펄스 폭을 설정하는 방식의 다른 예시를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치가 저전력 모드에서 펄스 폭을 변조하여 출력하는 발광 신호의 구체적인 예시를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 게이트 구동 회로의 구조의 예시를 나타낸 도면이다.
도 10은 도 9에 도시된 게이트 구동 회로가 출력하는 발광 신호의 타이밍의 예시를 나타낸 도면이다.
도 11은 도 9에 도시된 게이트 구동 회로에 의해 펄스 폭이 변조된 발광 신호가 출력되는 예시를 나타낸 도면이다.
도 12는 도 11에 도시된 발광 신호의 출력에 의해 나타나는 디스플레이 패널의 휘도 변화의 예시를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 게이트 구동 회로의 구조의 다른 예시를 나타낸 도면이다.
도 14는 도 13에 도시된 게이트 구동 회로에 의해 펄스 폭이 변조된 발광 신호가 출력되는 예시를 나타낸 도면이다.
도 15는 도 14에 도시된 발광 신호의 출력에 의해 나타나는 디스플레이 패널의 휘도 변화의 예시를 나타낸 도면이다.
도 16과 도 17은 본 발명의 실시예들에 따른 디스플레이 장치가 발광 신호의 펄스 폭을 설정하는 방식의 또 다른 예시를 나타낸 도면이다.
도 18a와 도 18b는 도 16과 도 17에 도시된 방식에 의해 펄스 폭이 설정된 발광 신호에 따라 나타나는 휘도의 주파수 성분의 예시를 나타낸 도면이다.
도 19는 도 16과 도 17에 도시된 방식에 의해 펄스 폭이 설정된 발광 신호에 따라 나타나는 휘도 및 주파수 성분의 시뮬레이션 결과를 나타낸 도면이다.
도 20은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법의 과정의 예시를 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 개략적인 구성을 나타낸 것이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는, 발광 소자를 포함하는 다수의 서브픽셀(SP)이 배열된 디스플레이 패널(110)과, 디스플레이 패널(110)을 구동하기 위한 게이트 구동 회로(120), 데이터 구동 회로(130) 및 컨트롤러(140) 등을 포함할 수 있다.

디스플레이 패널(110)에는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치된다. 이러한 서브픽셀(SP)은 각각 발광 소자를 포함할 수 있으며, 둘 이상의 서브픽셀(SP)이 하나의 픽셀을 구성할 수 있다.

게이트 구동 회로(120)는, 컨트롤러(140)에 의해 제어되며, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력하여 다수의 서브픽셀(SP)의 구동 타이밍을 제어한다. 또한, 게이트 구동 회로(120)는, 서브픽셀(SP)에 포함된 발광 소자의 발광 타이밍을 제어하는 발광 신호를 출력할 수도 있다. 이러한 스캔 신호를 출력하는 회로와, 발광 신호를 출력하는 회로는 일체로 구현될 수도 있고, 별도로 구현될 수도 있다.

게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(GDIC, Gate Driver Integrated Circuit)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다.

데이터 구동 회로(130)는, 컨트롤러(140)로부터 영상 데이터를 수신하고, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환한다. 그리고, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.

데이터 구동 회로(130)는, 하나 이상의 소스 드라이버 집적 회로(SDIC, Source Driver Integrated Circuit)를 포함할 수 있다.

컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.

컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 하며, 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 출력한다.

컨트롤러(140)는, 영상 데이터와 함께 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE, Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다.

컨트롤러(140)는, 외부로부터 수신한 각종 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.

일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS)를 출력한다.

여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로의 타이밍 정보를 지정하고 있다.

또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS)를 출력한다.

여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로의 데이터 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.

이러한 디스플레이 장치(100)는, 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 전원 관리 집적 회로를 더 포함할 수 있다.

디스플레이 패널(110)에는, 게이트 라인(GL)과 데이터 라인(DL) 이외에 각종 신호나 전압이 공급되는 전압 라인이 배치될 수 있으며, 각각의 서브픽셀(SP)에는 발광 소자와 이를 구동하기 위한 트랜지스터 등이 배치될 수 있다.

도 2는 본 발명의 실시예들에 따른 디스플레이 장치(100)의 디스플레이 패널(110)에 배열된 서브픽셀(SP)의 회로 구조의 예시를 나타낸 것으로서, 본 발명의 실시예들에 따른 디스플레이 장치(100)가 유기발광 디스플레이 장치인 경우를 예시로 나타낸 것이다.

또한, 본 발명의 실시예들은 유기발광다이오드(OLED) 디스플레이 장치 위주로 설명하지만, 이에 한정하는 것은 아니며, 무기(Inorganic) 발광다이오드 디스플레이 장치에도 적용이 가능할 것이다.

도 2를 참조하면, 본 발명의 실시예들에 따른 서브픽셀(SP)에는, 유기발광다이오드(OLED)가 배치되고, 유기발광다이오드(OLED)에 흐르는 전류 제어를 통해 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)가 배치된다. 그리고, 구동 트랜지스터(DRT) 이외에 하나 이상의 트랜지스터가 배치될 수 있으며, 구동 트랜지스터(DRT)의 게이트 노드의 전압을 한 프레임 동안 유지시켜주기 위한 스토리지 캐패시터(Cst)가 배치될 수 있다.

도 2는 구동 트랜지스터(DRT)를 포함하여 7개의 트랜지스터와 하나의 스토리지 캐패시터(Cst)가 배치된 7T1C 서브픽셀(SP) 구조를 예시로 나타낸다. 여기서, 둘 이상의 트랜지스터가 서로 연결되어 동일한 기능을 수행하며 하나의 트랜지스터의 역할을 할 수도 있다. 또한, 도 2는 서브픽셀(SP)이 PMOS 형태의 트랜지스터로 구성된 경우를 예시로 나타내나, NMOS 형태의 트랜지스터로 서브픽셀(SP)이 구성될 수도 있다.

유기발광다이오드(OLED)는, 애노드 전극이 구동 트랜지스터(DRT)와 전기적으로 연결되고 캐소드 전극으로 기저 전압(VSS)이 인가될 수 있다.

구동 트랜지스터(DRT)는, 구동 전압(VDD)이 인가되는 구동 전압 라인과 유기발광다이오드(OLED) 사이에 전기적으로 연결될 수 있다. 또한, 구동 트랜지스터(DRT)는 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)과 전기적으로 연결될 수 있다. 그리고, 구동 트랜지스터(DRT)의 게이트 노드는 스토리지 캐패시터(Cst) 및 초기화 전압 라인과 전기적으로 연결된다.

구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이에 제1 트랜지스터(T1)가 전기적으로 연결된다. 이러한 제1 트랜지스터(T1)는 데이터 전압(Vdata)에 구동 트랜지스터(DRT)의 문턱 전압(Vth)이 보상된 전압이 구동 트랜지스터(DRT)의 게이트 노드에 인가되도록 한다.

구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 제2 트랜지스터(T2)가 전기적으로 연결되고, 구동 트랜지스터(DRT)의 제1 노드(N1)와 구동 전압 라인 사이에 제3 트랜지스터(T3)가 전기적으로 연결된다.

구동 트랜지스터(DRT)의 제3 노드(N3)와 유기발광다이오드(OLED) 사이에 제4 트랜지스터(T4)가 전기적으로 연결된다. 이러한 제4 트랜지스터(T4)는 유기발광다이오드(OLED)의 발광 타이밍을 제어하며, "발광 트랜지스터"라고 할 수도 있다.

구동 트랜지스터(DRT)의 제2 노드(N2)와 초기화 전압 라인 사이에 제5 트랜지스터(T5)가 전기적으로 연결된다. 이러한 제5 트랜지스터(T5)는 구동 트랜지스터(DRT)의 게이트 노드의 전압을 초기화하기 위해 이용된다.

유기발광다이오드(OLED)의 애노드 전극과 초기화 전압 라인 사이에 제6 트랜지스터(T6)가 전기적으로 연결되며, 제6 트랜지스터(T6)는 유기발광다이오드(OLED)의 애노드 전극의 전압을 초기화하기 위해 이용된다.

이러한 서브픽셀(SP)의 구동 방식을 설명하면, 서브픽셀(SP)은 하나의 영상 프레임 기간 동안 데이터 업데이트 기간과 데이터 유지 기간으로 구분되어 구동될 수 있다.

데이터 업데이트 기간에 제5 트랜지스터(T5)가 턴-온 되며, 구동 트랜지스터(DRT)의 게이트 노드로 초기화 전압(Vini)이 인가된다.

그리고, 제5 트랜지스터(T5)는 턴-오프 되고, 제6 트랜지스터(T6)가 턴-온 되어 유기발광다이오드(OLED)의 애노드 전극으로 초기화 전압(Vini)이 인가된다.

또한, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)가 턴-온 된다. 제2 트랜지스터(T2)가 턴-온 되면, 데이터 전압(Vdata)이 구동 트랜지스터(DRT)의 제1 노드(N1)로 인가된다.

여기서, 제1 트랜지스터(T1)가 턴-온 된 상태이므로 데이터 전압(Vdata)과 구동 트랜지스터(DRT)의 문턱 전압(Vth)이 더해진 전압이 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가되게 된다. 따라서, 구동 트랜지스터(DRT)의 게이트 노드로 데이터 전압(Vdata)과 문턱 전압(Vth)이 더해진 전압이 인가되므로, 구동 트랜지스터(DRT)의 문턱 전압(Vth)에 대한 보상이 이루어지게 된다.

데이터 유지 기간에 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 턴-온 되고, 구동 전압(VDD)이 구동 트랜지스터(DRT)의 제1 노드(N1)로 인가된다. 그리고, 구동 트랜지스터(DRT)의 게이트 노드에 인가된 전압에 따라 유기발광다이오드(OLED)에 전류가 흐르면서 유기발광다이오드(OLED)가 발광하게 된다.

여기서, 데이터 유지 기간에 제1 트랜지스터(T1)가 오프된 상태에서 오프 커런트(Off Current)가 발생할 수 있다. 그리고, 제1 트랜지스터(T1)는, 구동 트랜지스터(DRT)의 제2 노드(N2)와 제3 노드(N3) 사이에 연결되어 있으므로, 이러한 제1 트랜지스터(T1)의 오프 커런트는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압에 영향을 줄 수 있다.

또한, 구동 트랜지스터(DRT)의 제2 노드(N2)와 초기화 전압 라인 사이에 연결된 제5 트랜지스터(T5)를 통해 오프 커런트가 발생할 수 있으며, 이러한 오프 커런트도 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압에 영향을 미칠 수 있다.

이러한 오프 커런트로 인해 구동 트랜지스터(DRT)의 게이트 노드의 전압인 Vg가 서서히 증가할 수 있다. 그리고, Vg의 증가로 인해 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전압 차이인 Vgs가 감소하여 유기발광다이오드(OLED)에 흐르는 전류 Id가 감소하고 유기발광다이오드(OLED)의 휘도가 저하될 수 있다.

그리고, 이러한 휘도 저하는 데이터 유지 기간이 길수록 크게 나타날 수 있다.

도 3a와 도 3b는 각각 본 발명의 실시예들에 따른 디스플레이 장치(100)의 일반 모드와 저전력 모드에서 서브픽셀(SP)이 나타내는 휘도의 변화의 예시들을 나타낸 도면이다.

도 3a를 참조하면, 디스플레이 장치(100)가 일반 모드로 구동하는 경우를 나타낸 것으로서, 디스플레이 구동 주파수가 60Hz인 경우를 예시로 나타낸 것이다.

각각의 프레임 기간에서 데이터 업데이트 기간 이후, 데이터 유지 기간 동안 서브픽셀(SP) 내 오프 커런트로 인해 구동 트랜지스터(DRT)의 게이트 노드의 전압이 증가함에 따라, 유기발광다이오드(OLED)에 흐르는 전류 Id가 감소하여 휘도가 저하될 수 있다.

도 3b를 참조하면, 디스플레이 장치(100)가 저전력 모드로 구동하는 경우, 일 예로, 디스플레이 구동 주파수가 30Hz 이하로 구동되는 경우에는, 데이터 유지 기간이 길어짐에 따라 휘도가 저하되는 폭이 커질 수 있다.

이와 같은, 휘도 저하는 프레임 간 휘도 편차가 증가하게 하고, 디스플레이 패널(110)에서 플리커(Flicker)로 인식될 수 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는, 저전력 모드에서, 데이터 유지 기간에 서브픽셀(SP)로 펄스 폭이 변조된 발광 신호를 인가해줌으로써, 데이터 유지 기간 동안 휘도가 저하되는 폭을 감소시킬 수 있도록 한다.

도 4a 내지 도 4c는 본 발명의 실시예들에 따른 디스플레이 장치(100)가 저전력 모드에서 펄스 폭을 변조하여 출력하는 발광 신호와 서브픽셀(SP)이 나타내는 휘도의 변화의 예시를 나타낸 도면이다.

도 4a를 참조하면, 하나의 프레임 기간 중 데이터 업데이트 기간에 각각의 서브픽셀(SP)로 데이터 전압(Vdata)이 공급된다. 데이터 업데이트 기간 동안 서브픽셀(SP)에 배치된 발광 트랜지스터로 인가되는 발광 신호는 발광 트랜지스터를 턴-오프 시키는 레벨을 유지한다.

일 예로, 발광 트랜지스터가 PMOS 형태로 배치된 경우, 데이터 업데이트 기간 동안 발광 트랜지스터의 게이트 노드로 하이 레벨의 발광 신호가 인가될 수 있다.

데이터 업데이트 기간 이후의 데이터 유지 기간에 발광 트랜지스터로 인가되는 발광 신호는 발광 트랜지스터를 턴-온 시키는 레벨을 유지하며, 일 예로, 로우 레벨의 발광 신호가 인가될 수 있다.

여기서, 데이터 유지 기간에 발광 트랜지스터로 펄스 폭이 변조된 하나 이상의 발광 신호가 인가될 수 있다. 즉, 하나의 프레임 기간 동안 n개의 발광 신호가 발광 트랜지스터로 인가될 수 있으며, 각각의 발광 신호의 펄스 폭은 서로 다를 수 있다.

일 예로, 발광 트랜지스터로 첫 번째 인가되는 발광 신호 EM(1)은 발광 신호의 길이에서 A%에 해당하는 길이만큼 발광 트랜지스터를 턴-온 시키는 레벨을 가질 수 있다. 그리고, 두 번째 인가되는 발광 신호 EM(2)는 발광 신호의 길이에서 B%에 해당하는 길이만큼 발광 트랜지스터를 턴-온 시키는 레벨을 가질 수 있으며, EM(3), EM(n)은 각각 C%, D%에 해당하는 길이만큼 발광 트랜지스터를 턴-온 시키는 레벨을 가질 수 있다.

여기서, 각각의 발광 신호가 발광 트랜지스터를 턴-온 시키는 기간의 길이는 점차적으로 증가할 수 있다(예, A≤B≤C≤D).

따라서, 각각의 발광 신호에 대응하는 기간에서 발광 트랜지스터가 턴-온 되는 기간은 점점 길어질 수 있으며, 발광 트랜지스터가 턴-오프 되는 기간이 점점 짧아지는 것으로 볼 수도 있다. 그리고, 각각의 발광 신호에 대응하는 기간에서 유기발광다이오드(OLED)가 발광하는 기간은 점점 길어질 수 있다(예, T1≤T2≤T3≤T4).

이때, 데이터 유지 기간 동안 오프 커런트 등으로 인해 유기발광다이오드(OLED)에 흐르는 전류는 점차적으로 감소할 수 있다. 그리고, 각각의 발광 신호에 대응하는 기간에서 발광 트랜지스터가 턴-온 되는 기간은 점점 길어지므로, 각각의 발광 신호에 대응하는 기간에서 유기발광다이오드(OLED)가 나타내는 휘도는 일정할 수 있게 된다(예, L1=L2=L3=L4).

즉, 하나의 프레임 기간에서 펄스 폭이 변조된 다수의 발광 신호를 인가하여 발광 트랜지스터를 온/오프 시켜줌으로써, 유기발광다이오드(OLED)의 휘도가 저하되는 폭을 감소시켜줄 수 있도록 한다. 따라서, 이후 프레임에서 나타나는 휘도와 차이로 인한 플리커를 방지할 수 있도록 한다.

그리고, 유기발광다이오드(OLED)에 흐르는 전류가 감소할수록 발광 트랜지스터가 턴-온 되는 기간을 증가시켜줌으로써, 하나의 프레임 기간 동안 각각의 발광 신호에 대응하는 기간에 나타나는 휘도가 일정하게 유지될 수 있도록 한다.

이러한 발광 신호가 인가되는 주파수는 인간의 눈의 인지 특성을 고려하여 일정 수준 이상(예, 60Hz 이상)의 주파수로 설정될 수 있다. 그리고, 발광 신호의 출력 주파수는 디스플레이 구동 주파수의 정수 배로 설정될 수 있다.

즉, 하나의 프레임 기간을 동일한 길이의 n개의 기간으로 분할하고 각각의 기간마다 펄스 폭이 변조된 발광 신호를 발광 트랜지스터로 인가하므로, 발광 신호의 출력 주파수는 디스플레이 구동 주파수의 n배가 될 수 있다.

이와 같이, 저전력 모드에서 프레임 기간의 전체 또는 일부 기간에 펄스 폭이 변조된 다수의 발광 신호를 출력함으로써, 휘도를 일정하게 유지하며 휘도 변화를 감소시켜 저전력 모드에서 나타나는 화질을 개선할 수 있도록 한다.

또는, 저전력 모드에서 프레임 기간에 나타나는 휘도의 주파수 성분을 조절하여 플리커 발생의 원인이 되는 주파수 성분을 감소시킬 수 있도록 발광 신호의 펄스 폭을 가변해줄 수도 있다.

도 4b를 참조하면, 저전력 모드의 프레임 기간에 발광 트랜지스터로 첫 번째 인가되는 발광 신호 EM(1)은 발광 신호의 길이에서 E%에 해당하는 길이만큼 발광 트랜지스터를 턴-온 시키는 레벨을 가질 수 있다. 그리고, 두 번째 인가되는 발광 신호 EM(2)는 발광 신호의 길이에서 F%에 해당하는 길이만큼 발광 트랜지스터를 턴-온 시키는 레벨을 가질 수 있으며, EM(3), EM(n)은 각각 G%, H%에 해당하는 길이만큼 발광 트랜지스터를 턴-온 시키는 레벨을 가질 수 있다.

이러한 발광 신호 중 적어도 두 개의 발광 신호는 발광 트랜지스터를 턴-온 시키는 기간의 길이, 즉, 펄스 폭이 상이할 수 있다. 즉, EM(1)부터 EM(n)까지의 발광 신호 중에서 발광 트랜지스터를 턴-온 시키는 기간의 길이가 상이한 발광 신호가 적어도 두 개 이상 존재할 수 있다.

또한, 각각의 발광 신호의 펄스 폭은 랜덤하게 가변될 수도 있다.

또한, 서로 대응되는 기간에 서로 다른 게이트 라인(GL)으로 인가되는 발광 신호의 펄스 폭이 상이할 수도 있다.

즉, 프레임 기간 동안 나타나는 휘도의 주파수 성분에서 플리커가 인식되도록 하는 주파수 성분을 상쇄 또는 감소시킬 수 있도록 각각의 발광 신호의 펄스 폭을 가변해줄 수 있다.

구체적으로, 각각의 발광 신호의 펄스 폭이 동일할 경우, 프레임 기간 동안 휘도가 점차적으로 저하되므로, 각각의 발광 신호에 대응되는 기간에 나타나는 휘도의 주파수 성분은 상이할 수 있다.

이때, 각각의 발광 신호의 펄스 폭을 조절하면 각각의 발광 신호에 대응되는 기간에 나타나는 휘도의 주파수 성분의 특성이 변경될 수 있다. 그리고, 각각의 발광 신호에 대응되는 기간에 나타나는 휘도의 주파수 성분이 변경됨에 따라, 서로 다른 발광 신호에 대응되는 기간에 나타나는 휘도의 주파수 성분 중 특정 주파수 성분이 상쇄될 수 있다.

따라서, 프레임 기간에 나타나는 휘도의 주파수 성분에서 플리커 발생의 원인이 되는 주파수 성분이 감소될 수 있다.

이와 같이, 각각의 발광 신호의 펄스 폭을 조절하여 프레임 기간에 나타나는 휘도의 주파수 성분의 특성을 변경시킴으로써, 일정 수준의 휘도를 유지하며 저전력 모드의 프레임 기간에 플리커가 인식되지 않도록 할 수 있다.

또한, 플리커가 인식되도록 하는 주파수 성분의 회피를 위해, 발광 신호의 펄스 폭과 함께 지연 기간도 조절해줄 수도 있다.

도 4c를 참조하면, 저전력 모드의 프레임 기간 중 첫 번째 인가되는 발광 신호 EM(1)의 펄스 폭은 EM(1)의 길이의 I%에 해당하는 길이일 수 있다. 그리고, EM(2), EM(3) 및 EM(n)의 펄스 폭은 각각 발광 신호의 길이의 J%, K%, L%일 수 있다. 그리고, 이러한 발광 신호 중 적어도 두 개의 발광 신호의 펄스 폭은 상이할 수 있다.

이때, 각각의 발광 신호에서 지연 기간의 길이도 상이할 수 있다.

여기서, 지연 기간은 각각의 발광 신호가 시작되는 시점에서 발광 신호가 턴-온 레벨로 변경되는 시점까지의 기간을 의미할 수 있다.

일 예로, 각각의 EM(1)에서 지연 기간의 길이는 D1일 수 있고, EM(2), EM(3) 및 EM(n)의 지연 기간의 길이는 각각 D2, D3 및 D(n)일 수 있다. 그리고, 각각의 발광 신호 중 적어도 두 개의 발광 신호의 지연 기간이 길이는 상이할 수 있다.

또한, 발광 신호에서 지연 기간의 길이와 펄스 폭의 길이의 합은 발광 신호의 길이와 동일할 수도 있고, 발광 신호의 길이보다 짧을 수도 있다.

도 4c에 도시된 예시와 같이, EM(1)의 지연 기간의 길이와 펄스 폭의 길이의 합은 EM(1)의 길이보다 짧을 수 있다. 그리고, EM(2)의 지연 기간의 길이와 펄스 폭의 길이의 합은 EM(2)의 길이와 동일할 수 있다.

따라서, 발광 신호의 지연 기간의 길이가 가변됨에 따라, 발광 신호와 대응되는 기간에서 발광 트랜지스터가 턴-온 되는 기간의 시작 시점 및 종료 시점이 가변될 수 있다.

즉, 각각의 발광 신호의 지연 기간과 펄스 폭의 조절에 의해, 발광 신호와 대응되는 기간에서 발광 트랜지스터가 턴-온 된 후 턴-오프가 되는 기간이 존재할 수도 있다. 이는 발광 신호의 길이 자체가 가변되는 것으로 볼 수도 있다.

이와 같이, 발광 신호와 대응되는 기간에서 발광 트랜지스터가 턴-온 되는 시점과 턴-온 되는 기간의 길이 및 턴-오프 되는 시점을 가변해줌으로써, 각각의 발광 신호와 대응되는 기간에서 나타나는 휘도의 주파수 성분의 특성을 용이하게 변경하도록 할 수 있다.

그리고, 각각의 발광 신호와 대응되는 기간의 휘도의 주파수 성분의 특성 변경을 통해, 프레임 기간에 나타나는 휘도의 주파수 성분 중 플리커가 인식되도록 하는 주파수 성분의 상쇄가 용이하게 이루어지도록 할 수 있다.

본 명세서에서, 펄스 폭이 변조된 발광 신호가 인가되는 기간을 "휘도 제어 구동 기간"이라고도 하며, 휘도 제어 구동 기간은 데이터 업데이트 기간과 데이터 유지 기간을 모두 포함하는 기간이거나, 데이터 유지 기간의 적어도 일부 기간일 수 있다.

이러한 발광 신호는 스캔 신호를 출력하는 게이트 구동 회로(120)나, 스캔 신호를 출력하는 게이트 구동 회로(120)와 별도로 배치된 회로에서 출력될 수 있다.

도 5는 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 발광 신호를 출력하는 게이트 구동 회로(120)의 구성의 예시를 나타낸 도면이다.

도 5를 참조하면, 본 발명의 실시예들에 따른 게이트 구동 회로(120)는, 디스플레이 패널(110)에 배열된 서브픽셀(SP)로 스캔 신호를 출력하는 스캔 신호 출력부(121)와, 발광 신호를 출력하는 발광 신호 출력부(122)를 포함할 수 있다.

스캔 신호 출력부(121)는, 게이트 라인(GL)을 통해 서브픽셀(SP)로 스캔 신호를 출력하며, 프레임 기간에서 데이터 업데이트 기간에 맞춰 스캔 신호를 출력할 수 있다.

발광 신호 출력부(122)는, 게이트 라인(GL)을 통해 서브픽셀(SP)로 발광 신호를 출력하며, 프레임 기간에서 데이터 유지 기간에 발광 트랜지스터를 턴-온 시키는 레벨의 발광 신호를 발광 트랜지스터에 인가할 수 있다.

이러한 발광 신호 출력부(122)는, 디스플레이 장치(100)의 디스플레이 구동 주파수에 따라 프레임 기간 동안 하나 이상의 발광 신호를 출력할 수 있다.

일 예로, 디스플레이 장치(100)가 제1 구동 주파수로 구동되는 경우, 발광 신호 출력부(122)는, 하나의 프레임 기간에 각각의 게이트 라인(GL)으로 하나의 발광 신호를 출력할 수 있다.

즉, 하나의 프레임 기간에서 데이터 업데이트 기간 동안 발광 트랜지스터를 턴-오프 시키는 레벨을 갖고, 데이터 유지 기간 동안 발광 트랜지스터를 턴-온 시키는 레벨을 갖는 하나의 발광 신호가 출력될 수 있다. 또는, 펄스 폭이 동일한 둘 이상의 발광 신호가 출력될 수도 있다.

그리고, 디스플레이 장치(100)가 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동되는 경우, 발광 신호 출력부(122)는, 하나의 프레임 기간에 각각의 게이트 라인(GL)으로 둘 이상의 발광 신호를 출력할 수 있으며, 출력되는 발광 신호 중 적어도 하나는 펄스 폭이 변조된 신호일 수 있다.

일 예로, 하나의 프레임 기간을 n개로 분할하고, 분할된 각각의 기간에 발광 트랜지스터를 턴-오프 시키는 레벨과 턴-온 시키는 레벨을 갖는 하나의 발광 신호가 출력될 수 있다.

또한, 분할된 각각의 기간에 출력되는 발광 신호는 서로 다른 펄스 폭을 갖는 신호일 수 있다.

일 예로, 하나의 프레임 기간에서 첫 번째 출력되는 발광 신호의 오프 기간이 가장 길고, n번째 출력되는 발광 신호의 오프 기간이 가장 짧을 수 있다. 즉, 첫 번째 발광 신호의 온 기간이 가장 짧고, n번째 출력되는 발광 신호의 온 기간이 가장 길 수 있다.

다른 예로, 하나의 프레임 기간에 출력되는 다수의 발광 신호 중 적어도 두 개의 발광 신호는 지연 기간 및 펄스 폭 중 적어도 하나가 상이할 수 있다. 또는, 하나의 프레임 기간에서 대응되는 기간에 서로 다른 게이트 라인(GL)으로 출력되는 발광 신호의 지연 기간 및 펄스 폭 중 적어도 하나가 상이할 수도 있다.

이와 같이, 발광 신호 출력부(122)는, 낮은 디스플레이 구동 주파수인 제2 구동 주파수로 디스플레이 장치(100)가 구동되는 기간에 펄스 폭이 변조된 다수의 발광 신호를 출력함으로써, 데이터 유지 기간에 휘도를 일정하게 유지하며 휘도 변화를 감소시킬 수 있도록 한다.

또는, 제2 구동 주파수로 구동되는 기간에 나타나는 휘도의 주파수 성분에서 플리커 발생의 원인이 되는 주파수 성분이 감소되도록 함으로써, 일정 수준의 휘도를 유지하며 플리커가 인식되는 것을 방지해줄 수도 있다.

여기서, 저전력 모드에서 출력되는 발광 신호의 펄스 폭은 각각의 서브픽셀(SP)로 공급되는 데이터 전압(Vdata)의 레벨이나, 공급되는 데이터 전압(Vdata)에 따라 유기발광다이오드(OLED)에 흐르는 전류를 센싱한 값에 기초하여 설정될 수 있다.

도 6은 본 발명의 실시예들에 따른 디스플레이 장치(100)가 발광 신호의 펄스 폭을 설정하는 방식의 예시를 나타낸 도면이다.

도 6을 참조하면, 저전력 모드에서 출력되는 다수의 발광 신호의 펄스 폭, 즉, 듀티 비는 데이터 전압(Vdata)의 출력에 이용되는 감마 값과, 디스플레이 구동 주파수와, 발광 신호의 출력 주파수에 기초하여 설정될 수 있다.

데이터 전압(Vdata)은 각각의 서브픽셀(SP)에 배치된 유기발광다이오드(OLED)의 초기 휘도를 결정하는 기준이 되므로, 데이터 전압(Vdata)에 기초하여 휘도 변화를 일정하게 유지하기 위한 발광 신호의 듀티 비를 설정할 수 있다. 그리고, 이러한 데이터 전압(Vdata)의 출력에 이용되는 감마 값을 듀티 비를 산출하기 위해 이용할 수 있다.

일 예로, 디스플레이 구동 주파수와 발광 신호의 출력 주파수가 설정되면, 하나의 프레임 기간이 n개의 기간으로 분할되게 된다. 그리고, n개의 기간 중 첫 번째 기간의 초기 휘도와 n번째 기간의 마지막 휘도는 감마 값에 의해 예측될 수 있다.

이때, 분할된 n개의 기간 동안 휘도를 일정하게 유지해야 하므로, 전류의 감소로 인해 휘도가 가장 낮은 n번째 기간에 나타나는 휘도를 기준으로 나머지 기간의 휘도를 조절하기 위한 발광 신호의 듀티 비를 산출할 수 있다.

즉, 분할된 n개의 기간 중 첫 번째 기간부터 (n-1)번째 기간에 나타나는 휘도가 n번째 기간과 동일해지도록, 각각의 기간에서 발광 신호의 오프 기간의 길이를 산출할 수 있다. 그리고, 휘도가 가장 높은 첫 번째 기간에서 발광 신호의 오프 기간의 길이가 가장 길고, 오프 기간의 길이는 점차적으로 짧아질 수 있다.

이와 같이, 감마 값과, 디스플레이 구동 주파수 및 발광 신호의 출력 주파수에 기초하여 설정된 발광 신호의 듀티 비를 룩-업 테이블에 저장하고, 저전력 모드에서 서브픽셀(SP)로 공급되는 데이터 전압(Vdata)과 발광 신호의 출력 주파수에 따른 듀티 비에 기초하여 펄스 폭이 변조된 발광 신호를 출력하도록 할 수 있다.

또는, 발광 신호의 펄스 폭을 변조하기 위한 듀티 비를 미리 설정하지 않고, 유기발광다이오드(OLED)에 흐르는 전류가 감소되는 정도를 센싱하여 펄스 폭이 변조된 발광 신호를 출력할 수도 있다.

도 7은 본 발명의 실시예들에 따른 디스플레이 장치(100)가 발광 신호의 펄스 폭을 설정하는 방식의 다른 예시를 나타낸 도면이다.

도 7을 참조하면, 하나의 프레임 기간 동안 분할된 각각의 기간 또는 각각의 기간의 경계가 되는 시점에 유기발광다이오드(OLED)에 흐르는 전류를 센싱하고, 센싱된 값에 기초하여 발광 신호의 듀티 비를 설정해줄 수도 있다.

일 예로, 서브픽셀(SP)에 배치된 유기발광다이오드(OLED)의 캐소드 전극과 전기적으로 연결된 기저 전압 라인의 전류를 센싱하여, 유기발광다이오드(OLED)에 흐르는 전류의 변화를 검출할 수 있다.

이러한 전류 센싱은, 데이터 구동 회로(130)에 의해 수행될 수 있으며, 하나의 프레임 기간에서 분할된 n개의 기간의 경계가 되는 시점에 수행될 수 있다. 또는, 하나의 프레임 기간이 시작되는 시점과 종료되는 시점에만 전류 센싱을 수행할 수도 있다.

하나의 프레임 기간 동안 유기발광다이오드(OLED)에 흐르는 전류의 변화를 검출함으로써, 해당 프레임 기간 동안 휘도의 변화를 산출할 수 있다.

그리고, 프레임 기간에서 분할된 n개의 기간 중 n번째 기간의 전류 센싱 값에 따른 휘도에 기초하여, 나머지 기간의 휘도를 일정하게 조절하기 위한 발광 신호의 듀티 비를 설정할 수 있다.

이와 같이, 전류 센싱 값에 기초하여 설정된 듀티 비에 따라 다음 프레임에서 펄스 폭이 변조된 발광 신호를 출력함으로써, 프레임 기간 동안 휘도를 일정하게 유지하며 휘도 변화를 감소시킬 수 있다.

도 8은 본 발명의 실시예들에 따른 디스플레이 장치(100)가 저전력 모드에서 펄스 폭을 변조하여 출력하는 발광 신호의 구체적인 예시를 나타낸 도면이다.

도 8을 참조하면, 하나의 프레임 기간에서 데이터 업데이트 기간에 m개의 게이트 라인(GL)과 연결된 서브픽셀(SP)로 데이터 전압(Vdata) D(1), ? , D(m)이 공급된다. 그리고, 각각의 데이터 전압(Vdata)이 공급되는 기간 동안 데이터 전압(Vdata)이 공급되는 서브픽셀(SP)로 인가되는 발광 신호는 오프 레벨을 유지할 수 있다.

이때, 발광 신호의 오프 레벨의 기간은 서브픽셀(SP)의 구동 트랜지스터(DRT)의 보상 기간을 고려하여, 데이터 전압(Vdata)이 공급되는 기간보다 길 수 있다.

데이터 업데이트 기간 이후의 데이터 유지 기간에 각각의 서브픽셀(SP)로 펄스 폭이 변조된 하나 이상의 발광 신호가 인가될 수 있다. 그리고, 데이터 유지 기간에 인가되는 발광 신호의 오프 기간의 길이는 점점 짧아질 수 있다.

여기서, 데이터 업데이트 기간에 인가되는 발광 신호의 기간과 데이터 유지 기간에 인가되는 발광 신호의 기간은 동일할 수 있다. 그리고, 데이터 업데이트 기간에 인가되는 발광 신호의 오프 기간이 가장 길고, 데이터 업데이트 기간 이후에 인가되는 발광 신호의 오프 기간의 길이가 점점 짧아질 수 있다.

즉, 데이터 업데이트 기간과 데이터 유지 기간을 포함하는 하나의 프레임 기간을 n개로 분할하고, 분할된 기간마다 발광 신호가 인가될 수 있다. 그리고, 발광 신호의 오프 기간의 길이는 점점 짧아질 수 있다.

따라서, 하나의 프레임 기간에서 각각의 발광 신호에 대응하는 기간에 나타나는 휘도를 일정하게 유지할 수 있으며, 프레임 기간 전체를 휘도 제어 구동 기간으로 볼 수 있다.

이러한 발광 신호의 펄스 폭의 변조는 발광 신호를 출력하는 게이트 구동 회로(120)로 입력되는 신호들 중 어느 하나의 폭을 변조시켜줌으로써 이루어질 수 있다.

도 9는 본 발명의 실시예들에 따른 게이트 구동 회로(120)의 구조의 예시를 나타낸 도면이다.

도 9를 참조하면, 게이트 구동 회로(120)는, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL) 각각으로 발광 신호를 출력하는 다수의 시프트 레지스터를 포함할 수 있다.

이러한 시프트 레지스터는 발광 스타트 신호(EVST)와, 발광 클럭 신호(ECLK1, ECLK2) 등을 입력받고, 입력되는 신호에 기초하여 하이 레벨과 로우 레벨을 갖는 발광 신호를 출력할 수 있다.

발광 스타트 신호(EVST)는, 발광 신호의 출력을 제어하는 신호로서, 다수의 시프트 레지스터 중 시프트 레지스터 SR#1로 입력될 수 있다.

시프트 레지스터 SR#1은 발광 스타트 신호(EVST)를 입력받아 발광 신호 EM(1)을 출력하며, 출력되는 EM(1)이 시프트 레지스터 SR#2로 입력되어 스타트 신호의 역할을 할 수 있다.

발광 클럭 신호(ECLK1, ECLK2)는, 서로 다른 위상을 갖는 신호이며, 클럭 신호가 두 개인 경우를 예시로 나타내고 있으나, 2개, 4개, 8개 등으로 이루어질 수도 있다.

이러한 발광 클럭 신호(ECLK1, ECLK2)에 의해 시프트 레지스터 내의 Q 노드와 QB 노드의 전압 레벨이 제어되며, 발광 신호가 출력될 수 있다.

여기서, 발광 신호의 출력에 이용되는 발광 스타트 신호(EVST)의 폭을 변조시켜줌으로써, 펄스 폭이 변조된 발광 신호를 출력할 수 있다.

도 10은 도 9에 도시된 게이트 구동 회로(120)가 출력하는 발광 신호의 타이밍의 예시를 나타낸 도면이다.

도 10을 참조하면, 하나의 프레임 기간 중 발광 신호의 출력 주파수에 대응하는 기간에 발광 스타트 신호(EVST)가 게이트 구동 회로(120)의 시프트 레지스터로 입력될 수 있다. 이러한 발광 스타트 신호(EVST)는 일정한 폭의 하이 레벨과 로우 레벨로 이루어질 수 있다.

또한, 서로 다른 위상을 갖는 발광 클럭 신호(ECLK1, ECLK2)가 게이트 구동 회로(120)의 시프트 레지스터로 입력될 수 있다.

시프트 레지스터는, 발광 스타트 신호(EVST)와 동일한 폭을 가지며 발광 스타트 신호(EVST)가 지연된 형태인 발광 신호를 출력할 수 있다. 따라서, 발광 신호가 하이 레벨인 기간과 로우 레벨인 기간은 발광 스타트 신호(EVST)와 동일할 수 있다.

발광 신호가 하이 레벨인 기간은 발광 트랜지스터가 턴-오프 되므로, 유기발광다이오드(OLED)가 오프 상태인 기간으로 볼 수 있다. 그리고, 발광 신호가 하이 레벨인 기간은 발광 트랜지스터가 턴-온 되므로, 유기발광다이오드(OLED)가 온 상태인 기간으로 볼 수 있다.

이와 같이, 발광 스타트 신호(EVST)의 폭을 변조시켜 게이트 구동 회로(120)의 시프트 레지스터로 인가함으로써, 프레임 기간에 출력되는 발광 신호의 펄스 폭을 변조할 수 있다.

또한, 하나의 프레임 기간에 펄스 폭이 상이한 다수의 발광 스타트 신호(EVST)를 게이트 구동 회로(120)의 시프트 레지스터로 인가함으로써, 하나의 프레임 기간 동안 펄스 폭이 상이한 다수의 발광 신호가 출력되도록 할 수 있다.

따라서, 하나의 프레임 기간 동안 출력되는 다수의 발광 신호를 이용한 휘도 제어 구동이 가능하도록 하여, 프레임 기간 동안 휘도를 일정하게 유지하고 휘도 변화가 감소되도록 할 수 있다.

도 11은 도 9에 도시된 게이트 구동 회로(120)에 의해 펄스 폭이 변조된 발광 신호가 출력되는 예시를 나타낸 도면이다.

도 11을 참조하면, 하나의 프레임 기간에서 데이터 업데이트 기간에 각각의 서브픽셀(SP)로 데이터 전압(Vdata)이 공급된다.

이때, 데이터 업데이트 기간에 맞춰 첫 번째 발광 스타트 신호(EVST)가 게이트 구동 회로(120)의 시프트 레지스터로 입력될 수 있다. 그리고, 시프트 레지스터로 입력되는 발광 스타트 신호(EVST)의 폭과 대응되는 펄스 폭을 갖는 발광 신호가 각각의 서브픽셀(SP)로 인가될 수 있다.

그리고, 데이터 업데이트 기간 이후의 데이터 유지 기간에 첫 번째 발광 스타트 신호(EVST)보다 하이 레벨 기간이 짧아진 발광 스타트 신호(EVST)가 게이트 구동 회로(120)의 시프트 레지스터로 입력되게 된다.

따라서, 각각의 서브픽셀(SP)로 데이터 업데이트 기간에 인가된 발광 신호보다 오프 기간의 길이가 짧아진 발광 신호가 인가되게 된다.

이와 같이, 하나의 프레임 기간에 펄스 폭이 상이한 다수의 발광 스타트 신호(EVST)를 게이트 구동 회로(120)로 입력해줌으로써, 게이트 구동 회로(120)가 하나의 프레임 기간에 펄스 폭이 변조된 다수의 발광 신호를 출력하도록 할 수 있다.

그리고, 유기발광다이오드(OLED)에 흐르는 전류량이 감소할수록 발광 신호의 오프 기간이 짧아지므로, 즉, 발광 신호의 온 기간의 길이가 길어지므로, 각각의 발광 신호에 대응하는 기간에 유기발광다이오드(OLED)가 나타내는 휘도를 일정하게 유지하도록 할 수 있다.

이러한 발광 신호의 펄스 폭 변조는 데이터 업데이트 기간과 데이터 유지 기간을 포함하는 기간에 이루어지므로, 하나의 프레임 기간 전체를 휘도 제어 구동 기간으로 볼 수 있다.

도 12는 도 11에 도시된 발광 신호의 출력에 의해 나타나는 디스플레이 패널(110)의 휘도 변화의 예시를 나타낸 도면이다.

도 12를 참조하면, 프레임 기간에서 휘도 제어 구동 기간에 각각의 서브픽셀(SP)로 펄스 폭이 변조된 발광 신호가 인가되게 된다. 그리고, 펄스 폭이 변조된 발광 신호는 게이트 구동 회로(120)의 시프트 레지스터로 입력되는 발광 스타트 신호(EVST)에 의해 출력되므로, 각각의 서브픽셀(SP)로 인가되는 펄스 폭이 변조된 발광 신호는 순차적으로 출력되게 된다.

따라서, 디스플레이 패널(110) 상에서 휘도 제어 구동 기간 중 발광 신호의 오프 기간에 의해 나타나는 휘도 변화는 사인웨이브 형태로 인지될 수 있다.

이와 같이, 게이트 구동 회로(120)의 시프트 레지스터로 입력되는 발광 스타트 신호(EVST)를 이용하여 펄스 폭이 변조된 발광 신호를 출력할 수도 있으며, 발광 신호가 인가되는 게이트 라인(GL)을 리셋하기 위한 발광 리셋 신호(EM RESET)를 이용하여 펄스 폭이 변조된 발광 신호를 출력할 수도 있다.

도 13은 본 발명의 실시예들에 따른 게이트 구동 회로(120)의 구조의 다른 예시를 나타낸 도면이다.

도 13을 참조하면, 게이트 구동 회로(120)는, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL) 각각으로 발광 신호를 출력하는 다수의 시프트 레지스터를 포함할 수 있다.

이러한 시프트 레지스터는, 발광 스타트 신호(EVST)와, 발광 클럭 신호(ECLK1, ECLK2) 등을 입력받고, 입력되는 신호에 기초하여 하이 레벨과 로우 레벨을 갖는 발광 신호를 출력할 수 있다.

이러한 발광 신호의 출력단에 발광 신호가 인가되는 게이트 라인(GL)을 리셋하기 위한 발광 리셋 신호(EM RESET)가 인가될 수 있다.

발광 리셋 신호(EM RESET)는, 다수의 시프트 레지스터 각각의 발광 신호 출력단에 동시에 인가될 수도 있으며, 발광 리셋 신호(EM RESET)에 의해 시프트 레지스터로부터 출력되는 발광 신호의 펄스 폭을 제어할 수 있다.

일 예로, 프레임 기간 중 데이터 업데이트 기간에 각각의 시프트 레지스터는 발광 트랜지스터를 턴-오프 시키는 레벨의 발광 신호를 출력한다. 이때, 발광 리셋 신호(EM RESET)에 의해 발광 신호의 출력단과 게이트 라인(GL)은 서로 전기적으로 연결된 상태일 수 있다.

데이터 업데이트 기간 이후의 데이터 유지 기간에 발광 리셋 신호(EM RESET)를 인가하여 발광 신호의 출력단과 게이트 라인(GL) 사이를 연결하는 스위치를 온/오프 시켜줌으로써, 펄스 폭이 변조된 발광 신호가 각각의 게이트 라인(GL)으로 인가되도록 할 수 있다.

그리고, 발광 리셋 신호(EM RESET)에 의해 스위치가 온/오프 되는 기간을 조정해줌으로써, 데이터 유지 기간에 출력되는 발광 신호의 오프 기간의 길이가 점점 짧아지도록 조정할 수 있다.

따라서, 프레임 기간 중 펄스 폭이 변조된 발광 신호가 각각의 서브픽셀(SP)로 인가되도록 함으로써, 휘도가 변동되는 폭을 감소시키며 휘도를 일정하게 유지하도록 할 수 있다.

도 14는 도 13에 도시된 게이트 구동 회로(120)에 의해 펄스 폭이 변조된 발광 신호가 출력되는 예시를 나타낸 도면이다.

도 14를 참조하면, 하나의 프레임 기간에서 데이터 업데이트 기간에 각각의 서브픽셀(SP)로 데이터 전압(Vdata)이 공급된다.

여기서, 발광 스타트 신호(EVST)는, 게이트 구동 회로(120)의 첫 번째 시프트 레지스터로 한 차례만 입력될 수 있다. 그리고, 각각의 시프트 레지스터에서 출력되는 발광 신호가 다음 시프트 레지스터로 입력되어 스타트 신호의 역할을 할 수 있다.

각각의 서브픽셀(SP)에 대한 데이터 업데이트가 완료되면, 이후 기간에 발광 리셋 신호(EM RESET)가 인가되어, 각각의 서브픽셀(SP)로 공급되는 발광 신호의 온/오프 레벨을 조절될 수 있다.

발광 신호는 발광 리셋 신호(EM RESET)에 대응하는 펄스 폭을 가지며 발광 트랜지스터로 인가되어 발광 트랜지스터의 온/오프를 제어하며, 발광 신호의 오프 기간의 길이는 점점 짧아질 수 있다.

따라서, 펄스 폭이 변조된 발광 신호가 인가됨에 따라, 발광 트랜지스터가 턴-온, 턴-오프 되어 유기발광다이오드(OLED)가 온/오프 될 수 있다 그리고, 각각의 발광 신호에 대응하는 기간에 유기발광다이오드(OLED)가 오프 되는 기간을 점점 줄여줌으로써, 유기발광다이오드(OLED)의 휘도 변화를 감소시키고 일정하게 휘도를 유지할 수 있도록 한다.

여기서, 발광 리셋 신호(EM RESET)를 이용하여 펄스 폭이 변조된 발광 신호를 출력하는 경우, 다수의 서브픽셀(SP)의 데이터 업데이트가 완료된 후 발광 리셋 신호(EM RESET)가 인가되므로, 휘도 제어 구동 기간은 데이터 유지 기간의 적어도 일부 기간이 될 수 있다.

도 15는 도 14에 도시된 발광 신호의 출력에 의해 나타내는 디스플레이 패널(110)의 휘도 변화의 예시를 나타낸 도면이다.

도 15를 참조하면, 프레임 기간 중 휘도 제어 구동 기간에 각각의 서브픽셀(SP)로 펄스 폭이 변조된 발광 신호가 인가되게 된다. 그리고, 펄스 폭이 변조된 발광 신호는 게이트 구동 회로(120)로 인가되는 발광 리셋 신호(EM RESET)에 대응되도록 출력되므로, 각각의 서브픽셀(SP)로 인가되는 펄스 폭이 변조된 발광 신호는 동시에 출력되게 된다.

따라서, 디스플레이 패널(110) 상에서 휘도 제어 구동 기간 중 발광 신호의 오프 기간에 의해 나타나는 휘도 변화는 스퀘어 형태로 인지될 수 있다.

이와 같이, 게이트 구동 회로(120)로 입력되는 발광 리셋 신호(EM RESET)를 이용하여 프레임 기간 중 휘도 제어 구동 기간에 발광 신호의 펄스 폭을 변조시켜 출력할 수도 있다.

그리고, 펄스 폭이 변조된 발광 신호를 통해 휘도 제어 구동 기간에서 각각의 발광 신호에 대응하는 기간에 유기발광다이오드(OLED)의 휘도를 일정하게 유지하며 휘도 변화의 폭을 감소시켜줄 수 있다.

도 16과 도 17은 본 발명의 실시예들에 따른 디스플레이 장치(100)가 발광 신호의 펄스 폭을 설정하는 방식의 또 다른 예시를 나타낸 도면이다.

도 16을 참조하면, 디스플레이 장치(100)가 저전력 모드로 구동되는 기간 중 하나의 프레임 기간에 나타나는 휘도를 포토 다이오드를 이용하여 측정할 수 있다. 포토 다이오드를 이용하여 측정된 휘도는 프레임 기간 동안 점차적으로 감소할 수 있다.

여기서, 포토 다이오드의 휘도 측정을 통해 출력된 신호를 푸리에 변환하면 프레임 기간 동안 나타나는 휘도의 주파수 성분을 산출할 수 있다.

이러한 휘도의 주파수 성분은, 일 예로, a+bi와 같은 복소수 형태로 나타날 수 있으며, 휘도의 주파수 성분은 프레임 기간의 길이나 프레임 기간에 나타나는 휘도에 따라 진폭이나 위상이 달라질 수 있다.

그리고, 하나의 프레임 기간을 다수의 서브프레임 기간으로 분할할 경우, 각각의 서브프레임 기간에서 발광 타이밍이나 휘도가 상이하므로, 각각의 서브프레임 기간에 나타나는 휘도의 주파수 성분이 상이할 수 있다.

따라서, 각각의 서브프레임 기간에 나타나는 주파수 성분의 조절을 통해 전체 프레임 기간에 나타나는 휘도의 주파수 성분을 조절할 수 있다.

도 17을 참조하여, 구체적으로 설명하면, 저전력 모드로 구동되는 프레임 기간에 나타나는 휘도와 유사한 파형(saw tooth pulse)과, 프레임 기간 중 발광 트랜지스터로 인가되는 발광 신호에 기초하면, 변조된 신호, 즉, 발광 신호에 따라 나타나는 휘도 파형을 획득할 수 있다.

여기서, 발광 트랜지스터로 인가되는 발광 신호는 지연 기간과 펄스 폭이 상이한 비주기적인 신호일 수 있다. 이러한 발광 신호를 주기가 동일한 신호들로 분할하고, 분할된 발광 신호와 저전력 모드의 프레임 기간 동안 나타나는 휘도와 유사한 파형에 기초하면, 분할된 발광 신호에 따라 변조된 신호를 획득할 수 있다.

이때, 변조된 신호 각각을 푸리에 변환하면, 각각의 진폭과 위상을 갖는 주파수 성분으로 나타날 수 있다.

즉, 발광 신호의 지연 기간(D1, D2, D3, D4, D5)과 펄스 폭(W1, W2, W3, W4, W5)이 상이함에 따라, 각각의 발광 신호와 대응되는 기간의 휘도의 주파수 성분이 상이하게 나타날 수 있다.

그리고, 이와 같이 상이한 주파수 성분을 갖는 변조된 신호를 합할 경우, 특정 주파수 성분이 상쇄되어 전체 프레임 기간의 휘도의 주파수 성분에서 특정 주파수 성분이 감소될 수 있다.

따라서, 하나의 프레임 기간 동안 각각의 발광 신호의 지연 기간 및 펄스 폭 중 적어도 하나를 가변해줌으로써, 저전력 모드의 프레임 기간에 나타나는 휘도의 주파수 성분을 조절해줄 수 있다.

여기서, 플리커 발생의 원인이 되는 주파수 성분을 상쇄되도록, 즉, 프레임 기간의 휘도의 주파수 성분에서 플리커 발생의 원인이 되는 주파수 성분이 감소하도록 발광 신호의 지연 기간이나 펄스 폭을 조절해줌으로써, 저전력 모드로 구동되는 기간에 플리커가 인식되는 것을 방지해줄 수 있다.

도 18a와 도 18b는 도 16과 도 17에 도시된 방식에 의해 펄스 폭이 설정된 발광 신호에 따라 나타나는 휘도의 주파수 성분의 예시를 나타낸 도면이다.

도 18a를 참조하면, 하나의 프레임 기간에 포함된 각각의 서브프레임 기간에 지연 기간 및 펄스 폭 중 적어도 하나가 가변된 발광 신호가 인가된 경우, 각각의 서브프레임 기간에 나타나는 휘도의 주파수 성분의 예시를 나타낸 것이다.

여기서, PWM(1)은, 첫 번째 서브프레임 기간의 휘도의 주파수 성분을 나타내고, PWM(2), PWM(3) 및 PWM(4)는 각각 두 번째, 세 번째 및 네 번째 서브프레임 기간의 휘도의 주파수 성분을 나타낸다.

각각의 서브프레임 기간에 나타나는 휘도의 주파수 성분은, 해당 프레임 기간에 휘도가 저하되는 폭이나, 발광 신호의 펄스 폭 등에 의해 진폭과 위상이 다르게 나타날 수 있다.

그리고, 이와 같이 진폭과 위상이 상이한 주파수 성분을 합할 경우, 특정 주파수 성분이 상쇄되어 감소될 수 있다.

도 18b를 참조하면, 일 예로, 첫 번째 서브프레임 기간에 나타나는 휘도의 주파수 성분과 세 번째 서브프레임 기간에 나타나는 휘도의 주파수 성분을 합하거나, 두 번째 서브프레임 기간에 나타나는 휘도의 주파수 성분과 네 번째 서브프레임 기간에 나타나는 휘도의 주파수 성분을 합할 경우, 일부 주파수 성분은 감소하나 특정 주파수 성분이 증가할 수 있다.

그리고, 이러한 특정 주파수 성분은 플리커 발생의 원인이 되는 주파수 성분일 수 있다.

반면, 첫 번째 서브프레임 기간부터 네 번째 서브프레임 기간까지 나타나는 휘도의 주파수 성분을 합할 경우, 특정 주파수 성분이 상쇄되는 것을 확인할 수 있다.

즉, 각각의 서브프레임 기간에 공급되는 발광 신호의 펄스 폭을 조절해줌으로써, 첫 번째 서브프레임 기간부터 네 번째 서브프레임 기간을 포함하는 전체 프레임 기간에 나타나는 휘도의 주파수 성분에서 특정 주파수 성분이 상쇄되도록 할 수 있다.

따라서, 각각의 발광 신호의 지연 기간이나 펄스 폭을 독립적으로 조절해줌으로써, 프레임 기간에 나타나는 휘도의 주파수 성분이 특정 주파수 성분을 회피할 수 있도록 하여 저전력 모드로 구동되는 기간에 플리커가 인식되는 것을 방지할 수 있다.

도 19는 도 16과 도 17에 도시된 방식에 의해 펄스 폭이 설정된 발광 신호에 따라 나타나는 휘도 및 주파수 성분의 시뮬레이션 결과를 나타낸 도면이다.

도 19를 참조하면, 디스플레이 장치(100)가 19Hz로 구동되는 경우에 측정되는 휘도와 휘도의 주파수 성분의 진폭 변화를 시뮬레이션한 결과를 나타낸 것이다.

여기서, Normal은, 저전력 모드로 구동되는 하나의 프레임 기간 중 데이터 업데이트 기간에만 발광 신호가 턴-오프 레벨로 인가되고, 이후 발광 신호가 턴-온 레벨을 유지하는 경우를 나타낸다.

이러한 경우, 하나의 프레임 기간 동안 휘도가 점차적으로 감소하는 것을 알 수 있다.

그리고, 이러한 프레임 기간 동안 나타나는 휘도의 주파수 성분은 디스플레이 장치(100)의 디스플레이 구동 주파수와 유사한 대역인 20Hz에서 진폭이 높게 나타나는 것을 알 수 있다.

반면, Asym.은, 저전력 모드로 구동되는 하나의 프레임 기간을 5개의 서브프레임 기간으로 분할하고, 각각의 서브프레임 기간에 펄스 폭이 가변된 발광 신호가 인가되는 경우를 나타낸다.

일 예로, 5개의 서브프레임 기간 각각에서, 발광 신호가 턴-온 레벨을 유지하는 비율이 93.5%, 92%, 93.5%, 96%, 98.5%로 가변될 수 있다.

이러한 경우, 하나의 프레임 기간 동안 나타나는 휘도는 발광 신호가 턴-오프 레벨이 되는 시점에 낮아지고 다시 높아지는 것을 알 수 있다.

그리고, 발광 신호의 펄스 폭의 조절에 의해, 프레임 기간 동안 나타나는 휘도의 주파수 성분에서 20Hz 대역의 주파수 성분의 진폭이 감소한 것을 확인할 수 있다.

또한, Normal에 비해 Asym.에서, 플리커 지수가 -42.5dB에서 -58.3dB로 감소한 것을 확인할 수 있다.

즉, 하나의 프레임 기간 중 발광 신호의 지연 기간 및 펄스 폭 중 적어도 하나를 가변하여, 프레임 기간에 나타나는 휘도의 주파수 성분이 플리커 발생의 원인이 되는 주파수 성분을 회피할 수 있도록 함으로써, 저전력 모드에서 플리커가 인식되는 현상을 개선할 수 있다.

도 20은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법의 과정의 예시를 나타낸 도면이다.

도 20을 참조하면, 디스플레이 장치(100)는 일반 모드와 저전력 모드로 구동할 수 있으며, 일반 모드와 저전력 모드에 따라 디스플레이 구동 주파수를 결정한다(S2000).

디스플레이 장치(100)가 일반 모드로 구동하여 제1 구동 주파수로 구동되는 경우(S2010), 디스플레이 장치(100)는 일반 구동을 하여 한 프레임에 하나의 발광 신호를 출력할 수 있다(S2020). 또는, 경우에 따라, 디스플레이 장치(100)는, 일반 모드에서 펄스 폭이 일정한 다수의 발광 신호를 출력할 수도 있다.

그리고, 디스플레이 장치(100)가 저전력 모드로 구동하여 제1 구동 주파수보다 낮은 제2 구동 주파수로 구동되는 경우(S2030), 디스플레이 장치(100)는 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간 동안 펄스 폭이 변조된 발광 신호를 출력할 수 있다(S2040).

여기서, 휘도 제어 구동 기간에 출력되는 발광 신호의 오프 기간의 길이가 점점 짧아지도록 함으로써, 각각의 발광 신호에 대응하는 기간 동안 휘도를 일정하게 유지하며 휘도 변화의 폭을 감소시켜줄 수 있다.

또는, 휘도의 주파수 성분 중 플리커 발생의 원인이 되는 주파수 성분이 감소하도록 발광 신호의 지연 기간 및 펄스 폭 중 적어도 하나를 가변함으로써, 저전력 모드로 구동되는 기간에 플리커가 인식되는 주파수 성분을 회피하여 플리커를 개선하도록 할 수도 있다.

또한, 전술한 실시예들은, 디스플레이 장치(100)가 액정 디스플레이 장치인 경우에도 적용될 수 있다.

일 예로, 디스플레이 장치(100)가 일반 모드로 구동되는 기간에는, 백라이트 유닛에 포함된 광원을 일정한 펄스 폭을 갖는 신호로 구동할 수 있다. 그리고, 디스플레이 장치(100)가 저전력 모드로 구동되는 기간에는, 백라이트 유닛에 포함된 광원을 구동하는 신호의 펄스 폭을 가변하여 공급해줄 수 있다.

즉, 저전력 모드로 구동되는 기간에, 플리커 발생의 원인이 되는 주파수 성분을 회피할 수 있도록, 펄스 폭이 조정된 신호를 이용하여 백라이트 유닛에 포함된 광원을 구동할 수 있다.

여기서, 광원을 구동하는 신호의 펄스 폭뿐만 아니라, 주파수, 진폭 및 지연 기간 중 적어도 하나를 조정해줄 수도 있다.

즉, 저전력 모드로 구동되는 기간 동안, 백라이트 유닛에 포함된 광원의 구동 주파수, 발광 기간의 비율, 발광 휘도 레벨 및 발광 시작 타이밍 중 적어도 하나를 조정해줌으로써, 백라이트 유닛이 나타내는 휘도의 주파수 성분을 조절하여 플리커가 인식되지 않도록 할 수 있다.

이러한 백라이트 유닛이 에지형인 경우 광원을 구동하는 신호가 공급되는 채널 별로 펄스 폭 등이 가변된 신호가 공급되도록 할 수 있다. 또는, 백라이트 유닛이 직하형인 경우 각각의 광원을 구동하는 신호 별로 펄스 폭을 가변하여 저전력 모드에서 플리커를 저감시킬 수 있도록 할 수 있다.

전술한 본 발명의 실시예들에 의하면, 디스플레이 장치(100)가 낮은 디스플레이 구동 주파수로 구동되는 경우, 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 펄스 폭이 변조된 다수의 발광 신호를 출력해줌으로써, 유기발광다이오드(OLED)의 휘도를 일정하게 유지해줄 수 있다.

그리고, 프레임 기간 중 유기발광다이오드(OLED)의 휘도 변화 폭을 감소시켜 데이터 유지 기간 동안 휘도 저하로 인한 플리커를 방지하며, 안정적으로 저주파 구동이 가능하도록 하여 소비 전력을 저감시킬 수 있도록 한다.

또한, 발광 신호의 지연 기간이나 펄스 폭의 조절을 통해, 프레임 기간에 나타나는 휘도의 주파수 성분이 플리커 발생의 원인이 되는 주파수 성분을 회피할 수 있도록 함으로써, 프레임 기간 동안 일정 수준의 휘도를 유지하며 플리커가 인식되지 않도록 할 수 있다.

이와 같이, 저전력 모드에서 플리커가 인식되는 것을 방지함으로써, 더 낮은 디스플레이 구동 주파수로 구동이 가능하도록 하여, 디스플레이 장치(100)의 소비 전력을 저감시키며 사용 효율을 개선할 수 있도록 한다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 디스플레이 장치 110: 디스플레이 패널
120: 게이트 구동 회로 121: 스캔 신호 출력부
122: 발광 신호 출력부 130: 데이터 구동 회로
140: 컨트롤러

Claims (19)

1. 다수의 게이트 라인들, 다수의 데이터 라인들 및 다수의 서브픽셀들이 배치된 디스플레이 패널;
   상기 다수의 게이트 라인들을 구동하는 게이트 구동 회로; 및
   상기 다수의 데이터 라인들을 구동하는 데이터 구동 회로를 포함하고,
   상기 다수의 서브픽셀 각각은,
   발광 소자;
   상기 발광 소자를 구동하는 구동 트랜지스터; 및
   상기 발광 소자와 상기 구동 트랜지스터 사이에 전기적으로 연결된 발광 트랜지스터를 포함하며,
   상기 게이트 구동 회로는,
   저전력 모드로 구동되는 기간 동안, 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 상기 발광 트랜지스터를 제어하는 게이트 라인으로 복수의 발광 신호를 출력하고,
   상기 복수의 발광 신호 중 제1 발광 신호와 제2 발광 신호는, 지연 기간 및 펄스 폭 중 적어도 하나가 상이한 디스플레이 장치.
   
2. 제1항에 있어서,
   상기 복수의 발광 신호 각각의 지연 기간의 길이와 펄스 폭의 길이의 합은 일정한 디스플레이 장치.
   
3. 제1항에 있어서,
   상기 제1 발광 신호의 지연 기간의 길이와 펄스 폭의 길이의 합은 상기 제2 발광 신호의 지연 기간의 길이와 펄스 폭의 길이의 합보다 작은 디스플레이 장치.
   
4. 제1항에 있어서,
   상기 복수의 발광 신호 각각의 펄스 폭은 점차적으로 길어지는 디스플레이 장치.
   
5. 제1항에 있어서,
   상기 게이트 구동 회로가 상기 휘도 제어 구동 기간 중 대응되는 기간에 서로 다른 게이트 라인으로 출력하는 상기 발광 신호는 지연 기간 및 펄스 폭 중 적어도 하나가 상이한 디스플레이 장치.
   
6. 제1항에 있어서,
   상기 하나의 프레임 기간에서 측정되는 휘도의 주파수 성분 중 진폭이 최대인 주파수 성분은 상기 저전력 모드의 구동 주파수의 대역 이외의 대역에 위치하는 디스플레이 장치.
   
7. 제1항에 있어서,
   상기 복수의 발광 신호 각각의 지연 기간 및 펄스 폭은 상기 저전력 모드의 구동 주파수 및 상기 데이터 라인을 통해 공급되는 데이터 전압 중 적어도 하나에 기초하여 결정된 디스플레이 장치.
   
8. 제1항에 있어서,
   상기 게이트 구동 회로는,
   일반 구동 모드로 구동되는 기간 동안, 상기 하나의 프레임 기간에 하나의 발광 신호를 출력하거나, 지연 기간 및 펄스 폭이 일정한 복수의 발광 신호를 출력하는 디스플레이 장치.
   
9. 제1항에 있어서,
   상기 휘도 제어 구동 기간은 상기 하나의 프레임 기간 중 데이터 업데이트 기간과 데이터 유지 기간을 포함하는 기간이거나, 상기 데이터 유지 기간의 적어도 일부 기간인 디스플레이 장치.
   
10. 다수의 서브픽셀들;
    상기 다수의 서브픽셀들 각각에 배치된 발광 소자;
    상기 다수의 서브픽셀들 각각에 배치되고, 상기 발광 소자를 구동하는 구동 트랜지스터; 및
    상기 다수의 서브픽셀들 각각에 배치되고, 상기 발광 소자와 상기 구동 트랜지스터 사이에 전기적으로 연결된 발광 트랜지스터를 포함하고,
    저전력 모드로 구동되는 기간 동안, 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 지연 기간 및 펄스 폭 중 적어도 하나가 상이한 복수의 발광 신호가 상기 발광 트랜지스터로 인가되는 디스플레이 패널.
    
11. 제10항에 있어서,
    상기 복수의 발광 신호 각각의 지연 기간의 길이 및 펄스 폭의 길이의 합은 일정한 디스플레이 패널.
    
12. 제10항에 있어서,
    상기 복수의 발광 신호 중 제1 발광 신호의 지연 기간의 길이 및 펄스 폭의 길이의 합은 제2 발광 신호의 지연 기간의 길이 및 펄스 폭의 길이의 합보다 작은 디스플레이 패널.
    
13. 제10항에 있어서,
    상기 하나의 프레임 기간에서 측정되는 휘도의 주파수 성분 중 진폭이 최대인 주파수 성분은 상기 저전력 모드의 구동 주파수의 대역 이외의 대역에 위치하는 디스플레이 패널.
    
14. 제10항에 있어서,
    상기 복수의 발광 신호 각각의 지연 기간 및 펄스 폭은 상기 저전력 모드의 구동 주파수 및 상기 서브픽셀로 공급되는 데이터 전압 중 적어도 하나에 기초하여 결정된 디스플레이 패널.
    
15. 제10항에 있어서,
    일반 구동 모드로 구동되는 기간 동안, 상기 하나의 프레임 기간에 상기 발광 트랜지스터로 하나의 발광 신호가 인가되거나, 지연 기간 및 펄스 폭이 일정한 복수의 발광 신호가 인가되는 디스플레이 패널.
    
16. 디스플레이 구동 주파수에 맞춰 스캔 신호를 출력하는 스캔 신호 출력부; 및
    상기 디스플레이 구동 주파수에 따라 하나의 프레임 기간 동안 하나 이상의 발광 신호를 출력하는 발광 신호 출력부를 포함하고,
    상기 발광 신호 출력부는,
    저전력 모드로 구동되는 기간 동안, 하나의 프레임 기간의 적어도 일부 기간인 휘도 제어 구동 기간에 지연 기간 및 펄스 폭 중 적어도 하나가 상이한 복수의 발광 신호를 출력하는 게이트 구동 회로.
    
17. 제16항에 있어서,
    상기 복수의 발광 신호 각각의 지연 기간의 길이 및 펄스 폭의 길이의 합은 일정한 게이트 구동 회로.
    
18. 제16항에 있어서,
    상기 복수의 발광 신호 중 제1 발광 신호의 지연 기간의 길이 및 펄스 폭의 길이의 합은 제2 발광 신호의 지연 기간의 길이 및 펄스 폭의 합보다 작은 게이트 구동 회로.
    
19. 제16항에 있어서,
    상기 발광 신호 출력부는,
    일반 구동 모드로 구동되는 기간 동안, 상기 하나의 프레임 기간에 하나의 발광 신호를 출력하거나, 지연 기간 및 펄스 폭이 일정한 복수의 발광 신호를 출력하는 게이트 구동 회로.

Images