KR20220114449A - 메모리 컨트롤러 및 메모리 제어 방법 - Google Patents

메모리 컨트롤러 및 메모리 제어 방법 Download PDF

Info

Publication number
KR20220114449A
KR20220114449A KR1020210058640A KR20210058640A KR20220114449A KR 20220114449 A KR20220114449 A KR 20220114449A KR 1020210058640 A KR1020210058640 A KR 1020210058640A KR 20210058640 A KR20210058640 A KR 20210058640A KR 20220114449 A KR20220114449 A KR 20220114449A
Authority
KR
South Korea
Prior art keywords
memory
request
address
command
generator
Prior art date
Application number
KR1020210058640A
Other languages
English (en)
Inventor
서승우
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/408,584 priority Critical patent/US11893278B2/en
Publication of KR20220114449A publication Critical patent/KR20220114449A/ko
Priority to US18/394,392 priority patent/US20240143230A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

메모리 컨트롤러 및 메모리 제어 방법이 제시된다. 일 실시예에 따르면, 메모리 컨트롤러는 제1 버퍼, 요청 생성기를 포함하는 요청 스케줄러, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함하고, 상기 제1 버퍼는, 호스트로부터 제1 메모리 요청을 수신하여 저장하고, 상기 요청 스케줄러는 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고, 상기 요청 생성기는, 상기 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하고, 상기 커맨드 생성기는, 상기 제1 메모리 요청에 대응하는 상기 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하고, 상기 커맨드 스케줄러는, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링할 수 있다.

Description

메모리 컨트롤러 및 메모리 제어 방법{MEMORY CONTROLLER AND METHOD FOR CONTROLLING MEMORY}
메모리 제어 기술에 관한 것으로, PIM 메모리의 제어 기술에 관한 것이다.
폰 노이만 아키텍처로 알려진 표준 모델에서 데이터는 메모리에 저장된다. 프로세서와 메모리는 분리되어 있으며 데이터는 둘 사이에서 이동한다. 이러한 구조에서는 데이터의 잦은 이동으로 인한 지연이 불가피하다. 프로세서의 속도의 증가에 따라 메모리의 개선이 있었지만, 메모리의 개선은 대부분 전송 속도보다는 더 적은 공간에 더 많은 데이터를 저장할 수 있는 능력의 향상에 있었다. 메모리에서 프로세서로 데이터를 가져올 때까지 기다리는 시간이 늘어나며, 이에 따라, 프로세서의 속도는 병목 지점의 전송 속도로 제한될 수 있다. 이처럼, 표준적인 컴퓨터 아키텍처에서는 대기 시간으로 인해 처리량이 제한되는 폰 노이만 병목 현상이 발생될 수 있다. 프로세싱-인-메모리는 이러한 병목 현상을 해결하기 위해 단일 칩의 메모리 안에서 연산을 수행할 수 있는 구조를 제안한다.
일 실시예에 따른 메모리 컨트롤러는 제1 버퍼; 요청 생성기를 포함하는 요청 스케줄러; 커맨드 생성기; 커맨드 스케줄러; 및 제2 버퍼를 포함하고, 상기 제1 버퍼는, 호스트로부터 제1 메모리 요청을 수신하여 저장하고, 상기 요청 스케줄러는 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고, 상기 요청 생성기는, 상기 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하고, 상기 커맨드 생성기는, 상기 제1 메모리 요청에 대응하는 상기 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하고, 상기 커맨드 스케줄러는, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링할 수 있다.
상기 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함할 수 있다.
상기 요청 생성기는, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하고, 상기 생성 파라미터의 커맨드의 종류를 기초로 상기 제2 메모리 요청을 생성할 수 있다.
상기 요청 생성기는, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하고, 상기 생성 파라미터의 데이터 관련 정보를 기초로 상기 제2 메모리 요청을 생성할 수 있다.
상기 요청 생성기는, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하고, 상기 생성 파라미터의 생성 개수를 기초로 상기 제2 메모리 요청을 생성할 수 있다.
상기 생성 파라미터의 주소 관련 정보는 주소 오프셋을 포함하고, 상기 요청 생성기는, 상기 제1 메모리 요청의 주소와 상기 주소 오프셋의 정수배만큼 차이가 나는 하나 이상의 주소를 상기 하나 이상의 제2 커맨드 각각의 주소로 결정할 수 있다.
일 실시예에 따른 메모리 제어 방법은, 제1 버퍼, 요청 생성기를 포함하는 요청 스케줄러, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함하는 메모리 컨트롤러에 의해 수행되고, 상기 제1 버퍼에 의해, 호스트로부터 제1 메모리 요청을 수신하여 저장하는 동작; 상기 요청 스케줄러에 의해, 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하는 동작; 상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하는 동작; 상기 커맨드 생성기에 의해, 상기 제1 메모리 요청에 대응하는 상기 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하는 동작; 및 상기 커맨드 스케줄러에 의해, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링하는 동작을 포함할 수 있다.
상기 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함할 수 있다.
상기 하나 이상의 제2 메모리 요청을 생성하는 동작은, 상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하는 동작; 및 상기 요청 생성기에 의해, 상기 생성 파라미터의 커맨드의 종류를 기초로 상기 제2 메모리 요청을 생성하는 동작을 포함할 수 있다.
상기 하나 이상의 제2 메모리 요청을 생성하는 동작은, 상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하는 동작; 및 상기 요청 생성기에 의해, 상기 생성 파라미터의 데이터 관련 정보를 기초로 상기 제2 메모리 요청을 생성하는 동작을 포함할 수 있다.
상기 하나 이상의 제2 메모리 요청을 생성하는 동작은, 상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하는 동작; 및 상기 요청 생성기에 의해, 상기 생성 파라미터의 생성 개수를 기초로 상기 제2 메모리 요청을 생성하는 동작을 포함할 수 있다.
상기 생성 파라미터의 주소 관련 정보는 주소 오프셋을 포함하고, 상기 하나 이상의 제2 메모리 요청을 생성하는 동작은, 상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소와 상기 주소 오프셋의 정수배만큼 차이가 나는 하나 이상의 주소를 상기 하나 이상의 제2 커맨드 각각의 주소로 결정하는 동작을 포함할 수 있다.
일 실시예에 따른 컴퓨터 판독 가능한 기록 매체는 상기 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록할 수 있다.
다른 실시예에 따른 메모리 컨트롤러에 있어서, 제1 버퍼; 커맨드 생성기; 커맨드 스케줄러; 요청 생성기; 및 제2 버퍼를 포함하고, 상기 요청 생성기는, 호스트로부터 수신된 메모리의 주소가 상기 메모리의 주소가 미리 정해진 주소에 대응하는 경우, 미리 정해진 생성 파라미터를 기초로 하나 이상의 메모리 요청을 생성하고, 상기 제1 버퍼는, 상기 메모리 요청을 저장하고, 상기 요청 스케줄러는 상기 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고, 상기 커맨드 생성기는, 상기 메모리 요청에 대응하는 커맨드를 생성하여 상기 제2 버퍼에 저장하고, 상기 커맨드 스케줄러는, 상기 커맨드를 스케줄링할 수 있다.
상기 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함할 수 있다.
도 1은 일 실시예에 따른 메모리 컨트롤러의 구성을 도시한 도면이다.
도 2는 일 실시예에 따른 메모리 컨트롤러의 동작의 흐름도의 예시이다.
도 3은 일 실시예에 따른 메모리 컨트롤러에서 사용되는 메모리 요청에 포함된 주소가 저장되는 필드의 예시이다.
도 4는 일 실시예에 따른 메모리 제어 방법의 동작을 도시한 흐름도이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 메모리 컨트롤러의 구성을 도시한 도면이다.
일반 메모리 영역과 PIM (processing in memory) 메모리 영역에 대한 메모리 요청에 대해 동일한 인터페이스에서 수행될 경우, 일반 메모리 영역과 PIM 메모리 영역을 구분하기 위해 PIM 메모리 영역을 나타내는 영역 구분 비트가 요구될 수 있다. 메모리 컨트롤러는 영역 구분 비트를 보고 해당 메모리 요청이 일반 메모리 영역과 PIM 메모리 영역 중 어디에 해당하는지를 판단할 수 있다.
또한, 호스트에서 PIM 인스트럭션을 메모리 컨트롤러에 직접 제공하는 경우에 대비하여 PIM 인스트럭션 디코더와 인스트럭션 큐가 요구될 수 있다. PIM 인스트럭션은 일반 메모리 영역에 대한 쓰기 요청의 데이터 영역에 포함될 수 있다. PIM 인스트럭션은 PIM 인스트럭션 디코더를 통해 PIM 메모리 영역에 대한 메모리 요청으로 변환될 수 있다.
영역 구분 비트가 메모리 요청에 포함될 경우, 호스트와 메모리 컨트롤러 사이에서의 인터페이스 변경이 요구될 수 있다. 또한, 생성되는 메모리 요청이 기존의 메모리 시스템에서 사용되지 않는 PIM 커맨드를 포함하기 때문에 메모리와 메모리 컨트롤러 사이의 인터페이스의 변경도 요구될 수 있다.
일 실시예에 따르면, 메모리 컨트롤러(120)는 메모리의 인터페이스를 변경하지 않고 PIM 메모리 영역에 대한 메모리 요청에 대응하는 커맨드를 생성할 수 있다. 메모리 컨트롤러(120)는 일반 메모리 영역에 대응하는 메모리 요청과 PIM 메모리 영역에 대응하는 메모리 요청의 커맨드를 동일한 인터페이스에서 생성할 수 있다. 메모리 컨트롤러(120)는 일반 메모리 영역과 PIM 메모리 영역을 구분하고, 메모리 요청이 PIM 메모리 영역에 대응할 경우 새로운 메모리 요청을 생성할 수 있다.
일 실시예에 따르면, 메모리 컨트롤러(120)는 기존의 메모리 요청을 기초로 새로운 메모리 요청을 생성할 수 있다. 기존의 메모리 컨트롤러는 메모리 요청이 수신되면 이를 처리하여 하나의 메모리 커맨드를 생성한다. 하지만 호스트에서 충분만 메모리 요청이 수신되지 않는다면 메모리 대역폭을 제대로 활용하지 못하는 문제가 있다.
메모리 컨트롤러(120)는 새로운 메모리 요청을 메모리 컨트롤러 내부에서 생성함으로써 부족한 메모리 요청에 대응하여 메모리 대역폭을 최대한으로 활용할 수 있다. 메모리 컨트롤러(120)는 멀티 스레드(multi thread) 환경에서 발생하는 메모리 대역폭 낭비 문제를 완화할 수 있다.
메모리 컨트롤러(120) 및 메모리 컨트롤러(120)에 의해 수행되는 메모리 제어 방법은 PIM 메모리와 관련된 프로세서에 적용될 수 있다. 예를 들어, PIM 메모리는 반도체 칩으로 구현될 수 있다. PIM 메모리는 다른 반도체의 내부에 배치될 수도 있다. 예를 들어, PIM 메모리는 GPU 또는 모바일 프로세서와 같은 반도체 칩의 내부에 탑재될 수 있다. 다만, 이들은 예시에 불과하며, PIM 메모리는 메모리를 사용하는 모든 장치에 적용될 수 있다.
도 1을 참조하면, 메모리 컨트롤러(120)는 제1 버퍼(121), 요청 스케줄러(122), 커맨드 생성기(123), 커맨드 스케줄러(124) 및 제2 버퍼(125)를 포함할 수 있다. 메모리 컨트롤러(120)는 인터페이스 변경없이 메모리 컨트롤러(120) 내에서 메모리 요청의 데이터와 주소 정보를 활용하여 새로운 메모리 요청을 생성할 수 있다.
여기서, 커맨드 생성기(123) 및 커맨드 스케줄러(124)는 하나의 장치로 통합될 수 있다. 통합된 장치는 커맨드 제어기로 지칭될 수 있다. 커맨드 제어기는 커맨드 생성기(123) 및 커맨드 스케줄러(124)의 동작을 수행할 수 있다.
메모리 컨트롤러(120)는 요청 생성기를 포함할 수 있다. 요청 생성기는 요청 생성기(126)와 같이 요청 스케줄러(122)에 포함될 수도 있고, 요청 생성기(127)와 같이 독립적으로 존재할 수도 있다.호스트(110)는 다양한 종류의 프로세서를 포함할 수 있다. 예를 들어, 호스트(100)는 GPU(graphics processing unit) 또는 CPU(central processing unit)를 포함할 수 있다. 호스트(110)는 프로세서를 거치지 않고 직접 메모리 영역에 요청을 보내는 입출력 장치를 포함할 수 있다. 예를 들어, 호스트(110)는 프로세서 뿐만 아니라 DMA(Direct Memory Access) 컨트롤러를 통해 메모리 컨트롤러에 요청을 전달하는 입출력 장치를 포함할 수 있다. 다만, 이들은 예시에 불과하며, 호스트(110)는 메모리 컨트롤러(120)로 메모리 요청을 전달하는 모든 종류의 장치를 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(110)로부터 메모리 요청을 수신할 수 있다. 메모리 컨트롤러(120)는 호스트(110)로부터 메모리 요청을 수신하여 메모리에 액세스(access)하기 위한 커맨드를 생성하여 대기열에 저장할 수 있다.
제1 버퍼(121)는 호스트(110)로부터 수신한 하나 이상의 메모리 요청을 대기열에 저장할 수 있다. 예를 들어, 대기열은 큐(que) 구조로 구성될 수 있다. 제1 버퍼(121)는 대기열에 저장된 하나 이상의 메모리 요청을 커맨드 생성기(123)로 전달할 수 있다. 제1 버퍼(121)는 대기열에 저장된 하나 이상의 메모리 요청을 커맨드 생성기(123)로 순차적으로 전달할 수 있다. 대기열에 저장된 하나 이상의 메모리 요청의 전달 순서는 요청 스케줄러(122)에 의해 변경될 수도 있다.
메모리 컨트롤러(120)는 수신된 메모리 요청에 포함된 정보를 기초로 일반 메모리 영역에 대한 메모리 요청과 PIM 메모리 영역에 대한 메모리 요청을 구분할 수 있다. 이하에서, 호스트(110)로부터 수신된 메모리 요청은 제1 메모리 요청으로 지칭되고, 새롭게 생성되는 메모리 요청은 제2 메모리 요청으로 지칭될 수 있다. 또한, 제1 메모리 요청에 대응하여 생성되는 커맨드는 제1 커맨드로 지칭되고, 제2 메모리 요청에 대응하여 생성되는 커맨드는 제2 커맨드로 지칭될 수 있다.
호스트(110)로부터 수신된 제1 메모리 요청이 일반 메모리 영역에 대한 메모리 요청일 경우, 메모리 컨트롤러(120)는 제1 버퍼(121)로 메모리 요청을 바로 전달할 수 있다. 제1 메모리 요청이 PIM 메모리 영역에 대한 요청인 경우, 메모리 컨트롤러(120)는 제1 메모리 요청의 데이터와 주소 정보를 활용하여 새로운 메모리 요청을 생성할 수 있다. 메모리 컨트롤러(120)는 데이터 영역을 활용하기 위하여 새로운 메모리 요청을 생성할 수 있다. 새로운 메모리 요청의 생성을 위한 호스트로부터 수신되는 메모리 요청은 쓰기(write) 또는 읽기(read) 요청일 수 있으나, 이는 예시일 뿐이며 다양한 종류의 메모리 요청을 포함할 수 있다.
데이터 영역은 크게 두가지의 종류로 구성될 수 있다. 데이터 영역은 일반 메모리 영역에 대한 메모리 요청에 대한 그룹 형태로 구성될 수 있고, 주소 영역을 활용하기 위한 주소 오프셋(offset) 또는 루프 카운터(loop counter)와 같은 보조 데이터로 구성될 수도 있다. 메모리 요청이 쓰기 요청인 경우, 데이터 영역은 메모리 컨트롤러(120)의 내부에서 정의되거나 외부로부터 전달받은 값으로 초기화될 수 있다.
제1 메모리 요청이 PIM 메모리 영역에 대응하는 경우, 요청 생성기(126)는 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성할 수 있다. 생성된 제2 메모리 요청은 제1 버퍼(121)에 저장될 수 있다.
생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함할 수 있다. 커맨드의 종류는 'activate', 'precharge', 'refresh', 'read', 'write'를 포함할 수 있으나, 이들은 예시이며 여기에 한정되지 않는다. 주소 관련 정보는 메모리 요청에 대응하는 커맨드의 주소 또는 새로운 메모리 요청에 할당할 주소를 결정하기 위한 보조 데이터를 포함할 수 있다. 예를 들어, 주소 관련 정보의 보조 데이터는 주소 오프셋(offset) 또는 루프 카운터(loop counter)와 같은 정보를 포함하며, 새로운 주소는 기존의 주소와 주소 오프셋의 정수배를 더한 값으로 결정될 수 있다. 다만, 이들은 예시이며 이에 한정되지 않는다.
데이터 관련 정보는 메모리 요청에 대응하는 커맨드의 데이터 또는 새로운 메모리 요청에 대응하는 커맨드의 데이터를 결정하기 위한 보조 데이터를 포함할 수 있다. 예를 들어, 커맨드의 종류가 'write'인 경우, 데이터 관련 정보의 보조 데이터는 데이터 오프셋(offset)과 같은 정보를 포함할 수 있으며, 새로운 데이터는 기존의 데이터와 데이터 오프셋의 정수배를 더하거나 곱한 값으로 결정될 수 있다. 다만, 이들은 예시이며 이에 한정되지 않는다.
일 실시예에 따르면, 요청 생성기(126)는 제1 메모리 요청의 주소 및 주소 관련 정보를 기초로 하나 이상의 제2 커맨드에 대응하는 주소를 결정할 수 있다. 요청 생성기(126)는 생성 파라미터의 커맨드의 종류를 기초로 제2 메모리 요청을 생성할 수 있다. 요청 생성기(126)은 제1 메모리 요청의 커맨드와 상이한 커맨드의 종류로 제2 메모리 요청의 커맨드의 종류를 결정할 수 있다.
다른 실시예에 따르면, 요청 생성기(126)는 제1 메모리 요청의 주소 및 주소 관련 정보를 기초로 하나 이상의 제2 커맨드에 대응하는 주소를 결정할 수 있다. 요청 생성기(126)는 생성 파라미터의 데이터 관련 정보를 기초로 제2 메모리 요청을 생성할 수 있다.
다른 실시예에 따르면, 요청 생성기(126)는 제1 메모리 요청의 주소 및 주소 관련 정보를 기초로 하나 이상의 제2 커맨드에 대응하는 주소를 결정할 수 있다. 요청 생성기(126)는 생성 파라미터의 생성 개수를 기초로 제2 메모리 요청을 생성할 수 있다.
다른 실시예에 따르면, 생성 파라미터의 주소 관련 정보는 주소 오프셋을 포함할 수 있다. 요청 생성기(126)는 제1 메모리 요청의 주소와 주소 오프셋의 정수배만큼 차이가 나는 하나 이상의 주소를 하나 이상의 제2 커맨드 각각의 주소로 결정할 수 있다.
요청 스케줄러(122)는 제1 메모리 요청을 커맨드 생성기에 전달하는 순서를 결정할 수 있다. 요청 스케줄러(122)는 제1 버퍼(121)에 저장된 순서대로 제1 메모리 요청을 커맨드 생성기로 전달할 수도 있고, 메모리 액세스에 유리하도록 제1 버퍼(121)에 저장된 순서와 다르게 제1 메모리 요청을 커맨드 생성기로 전달할 수도 있다.
커맨드 생성기(123)는 제1 메모리 요청에 대응하는 제1 커맨드 및 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 제1 메모리 요청과 관련된 정보를 이용하여 제1 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 제1 메모리 요청의 커맨드의 종류, 데이터 또는 주소를 이용하여 제1 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 제2 메모리 요청과 관련된 정보를 이용하여 제2 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 제2 메모리 요청의 커맨드의 종류, 데이터 또는 주소를 이용하여 제2 커맨드를 생성할 수 있다.
커맨드 스케줄러(124)는 제1 커맨드 및 하나 이상의 제2 커맨드를 스케줄링할 수 있다. 커맨드 스케줄러(124)는 제2 버퍼(125)에 저장된 제1 커맨드 및 제2 커맨드의 순서를 유지할 수도 있고 변경할 수도 있다.
메모리(130)는 일반 메모리와 PIM 메모리를 포함할 수 있다. 메모리(130)의 주소는 일반 메모리에 할당되는 주소와 PIM 메모리에 할당되는 주소로 구분될 수 있다. 메모리(130)의 주소 할당을 통해 메모리(130)는 일반 메모리 영역과 PIM 메모리 영역으로 구분될 수 있다.
메모리(130)는 복수의 채널을 가질 수 있다. 메모리(130)는 채널 단위로 영역이 구분되며, 채널 단위로 독립적으로 동작할 수 있다. 각각의 채널은 별도의 메모리 컨트롤러에 대응할 수 있다. 하나의 채널에 대응하는 메모리 컨트롤러(120) 이외의 메모리 컨트롤러가 다른 채널에 대응될 수 있다. 프로세서나 DMA 컨트롤러와 같이 복수의 호스트로부터 메모리 요청이 발생하면 주소에 따라 메모리 채널 별로 메모리 요청이 나누어질 수 있다. 각각의 메모리 요청에 대응하는 채널의 메모리 컨트롤러에 의해 전술한 과정이 병렬적으로 수행될 수 있다.
다른 실시예에 따르면, 메모리 컨트롤러(120)는 호스트(110)로부터 메모리(130)의 주소를 수신하는 것에 반응하여 새로운 메모리 요청을 생성할 수도 있다. 요청 생성기(126)는 호스트로부터 수신된 메모리의 주소가 미리 정해진 주소에 대응하는 경우, 미리 정해진 생성 파라미터를 기초로 하나 이상의 메모리 요청을 생성할 수 있다. 제1 버퍼(121)는 메모리 요청을 저장할 수 있다. 요청 스케줄러(122)는 메모리 요청을 커맨드 생성기(123)에 전달하는 순서를 결정할 수 있다. 커맨드 생성기(123)는 메모리 요청에 대응하는 커맨드를 생성하여 제2 버퍼(125)에 저장할 수 있다. 커맨드 스케줄러(124)는 커맨드를 스케줄링할 수 있다.
도 2는 일 실시예에 따른 메모리 컨트롤러의 동작의 흐름도의 예시이다.
일 실시예에 따르면, 동작(201)에서, 메모리 컨트롤러(120)는 호스트(110)로부터 제1 메모리 요청을 수신할 수 있다. 호스트(110)는 GPU 또는 CPU와 같은 프로세서를 포함할 수 있다. 호스트(110)는 프로세서를 거치지 않고 직접 메모리 영역에 요청을 보낼 수도 있다.
동작(203)에서, 메모리 컨트롤러(120)는 제1 메모리 요청이 PIM 메모리 영역에 대응하는지 여부를 판단할 수 있다. 메모리 컨트롤러(120)는 수신된 제1 메모리 요청에 포함된 정보를 기초로 일반 메모리 영역에 대한 메모리 요청과 PIM 메모리 영역에 대한 메모리 요청을 구분할 수 있다. 제1 메모리 요청이 일반 메모리 영역에 대한 메모리 요청일 경우, 동작(207)에 따라, 메모리 컨트롤러(120)는 제2 버퍼로 제1 메모리 요청을 바로 전달할 수 있다.
동작(205)에서, 제1 메모리 요청이 PIM 메모리 영역에 대한 메모리 요청일 경우, 메모리 컨트롤러(120)는 생성 파라미터를 기초로 제2 메모리 요청을 생성할 수 있다. 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 메모리 컨트롤러(120)는 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성할 수 있다.
동작(207)에서, 메모리 컨트롤러(120)는 생성된 제2 메모리 요청에 따라 제2 커맨드를 생성하고, 제2 커맨드를 제2 버퍼로 전달할 수 있다. 이후, 제2 버퍼에 저장된 대기열의 순서에 따라 제2 커맨드가 실행될 수 있다.
도 3은 일 실시예에 따른 메모리 컨트롤러에 의해 메모리 요청이 생성되는 예시를 도시한 도면이다.
도 3을 참조하면, 메모리 컨트롤러(120)는 기존의 메모리 요청을 기초로 새로운 메모리 요청을 생성할 수 있다. 메모리 컨트롤러(120)는 새로운 메모리 요청을 메모리 컨트롤러 내부에서 생성함으로써 부족한 메모리 요청에 대응하여 메모리 대역폭을 최대한으로 활용할 수 있다.
메모리 컨트롤러(120)는 호스트(110)로부터 제1 메모리 요청을 수신하여 메모리에 액세스하기 위한 커맨드를 생성하여 대기열에 저장할 수 있다. 도 3을 참조하면, 제1 메모리 요청(310)은 호스트(110)로부터 메모리 컨트롤러(120)로 전달될 수 있다. 제1 메모리 요청(310)은 제1 버퍼(121)에 임시로 저장될 수 있다.
메모리 컨트롤러(120)는 수신된 메모리 요청에 포함된 정보를 기초로 일반 메모리 영역에 대한 메모리 요청과 PIM 메모리 영역에 대한 메모리 요청을 구분할 수 있다. 제1 메모리 요청(310)의 주소가 PIM 메모리에 대응하는 경우, 메모리 컨트롤러(120)는 제1 메모리 요청(310)의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청(320)을 생성할 수 있다. 메모리 컨트롤러(120)는 제1 메모리 요청(310)의 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 또는 생성 개수를 기초로 제2 메모리 요청(320)을 생성할 수 있다.
도 3을 참조하면, 제1 메모리 요청(310)의 커맨드 종류는 'WRITE'이고, 주소는 '0X00'이고, 데이터는 '8'일 수 있다. 생성 파라미터 중에서 주소 관련 정보는 주소 오프셋을 포함할 수 있고, 도 3에서, 주소 오프셋은 '0001'일 수 있다. 도 3에서 데이터 관련 정보는 데이터 오프셋일 수 있고, 데이터 오프셋은 '0000'일 수 있다. 생성 개수는 7일 수 있다.
메모리 컨트롤러(120)는 제1 메모리 요청(310)의 주소 '0X00'와 주소 오프셋 0001'의 N배만큼 차이가 나는 7개의 주소를 7개의 제2 메모리 요청의 각각의 주소로 결정할 수 있다. 여기서, N은 자연수이다. 메모리 컨트롤러(120)는 '0x01' 부터 '0x07'의 주소를 새롭게 생성된 7개의 제2 메모리 요청의 각각의 주소로 결정할 수 있다. 메모리 컨트롤러(120)는 제1 메모리 요청(310)의 커맨드 종류는 'WRITE' 및 제1 메모리 요청(310)의 데이터 '0'과 동일하게 제2 메모리 요청의 커맨드 및 데이터를 결정할 수 있다. 결론적으로, 메모리 컨트롤러(120)는 7개의 제2 메모리 요청(320)을 생성할 수 있다.
도 4는 일 실시예에 따른 메모리 제어 방법의 동작을 도시한 흐름도이다.
일 실시예에 따르면, 동작(401)에서, 제1 버퍼(121)는 호스트로부터 제1 메모리 요청을 수신하여 저장할 수 있다.
일 실시예에 따르면, 동작(403)에서, 요청 스케줄러(122)는 제1 메모리 요청을 커맨드 생성기에 전달하는 순서를 결정할 수 있다.
일 실시예에 따르면, 동작(405)에서, 요청 생성기(126)은 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성할 수 있다. 여기서, 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함할 수 있다.
일 실시예에 따르면, 요청 생성기(126)은 제1 메모리 요청의 주소 및 주소 관련 정보를 기초로 하나 이상의 제2 커맨드에 대응하는 주소를 결정할 수 있다. 요청 생성기(126)은 생성 파라미터의 커맨드의 종류를 기초로 제2 메모리 요청을 생성할 수 있다.
다른 실시예에 따르면, 요청 생성기(126)는 제1 메모리 요청의 주소 및 주소 관련 정보를 기초로 하나 이상의 제2 커맨드에 대응하는 주소를 결정할 수 있다. 요청 생성기(126)는 생성 파라미터의 데이터 관련 정보를 기초로 제2 메모리 요청을 생성할 수 있다.
다른 실시예에 따르면, 요청 생성기(126)는 제1 메모리 요청의 주소 및 주소 관련 정보를 기초로 하나 이상의 제2 커맨드에 대응하는 주소를 결정할 수 있다. 요청 생성기(126)는 생성 파라미터의 생성 개수를 기초로 제2 메모리 요청을 생성할 수 있다.
다른 실시예에 따르면, 생성 파라미터의 주소 관련 정보는 주소 오프셋을 포함할 수 있다. 요청 생성기(126)는 제1 메모리 요청의 주소와 주소 오프셋의 정수배만큼 차이가 나는 하나 이상의 주소를 하나 이상의 제2 커맨드 각각의 주소로 결정할 수 있다.
일 실시예에 따르면, 동작(407)에서, 커맨드 생성기(123)는 제1 메모리 요청에 대응하는 제1 커맨드 및 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성할 수 있다.
일 실시예에 따르면, 동작(409)에서, 커맨드 스케줄러(124)는 제1 커맨드 및 하나 이상의 제2 커맨드를 스케줄링할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (15)

  1. 메모리 컨트롤러에 있어서,
    제1 버퍼;
    요청 스케줄러;
    커맨드 생성기;
    커맨드 스케줄러;
    요청 생성기; 및
    제2 버퍼를 포함하고,
    상기 제1 버퍼는, 호스트로부터 제1 메모리 요청을 수신하여 저장하고,
    상기 요청 스케줄러는 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고,
    상기 요청 생성기는, 상기 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하고,
    상기 커맨드 생성기는, 상기 제1 메모리 요청에 대응하는 상기 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하여 상기 제2 버퍼에 저장하고,
    상기 커맨드 스케줄러는, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링하는,
    메모리 컨트롤러.
  2. 제1항에 있어서,
    상기 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함하는,
    메모리 컨트롤러.
  3. 제2항에 있어서,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하고,
    상기 생성 파라미터의 커맨드의 종류를 기초로 상기 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  4. 제2항에 있어서,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하고,
    상기 생성 파라미터의 데이터 관련 정보를 기초로 상기 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  5. 제2항에 있어서,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하고,
    상기 생성 파라미터의 생성 개수를 기초로 상기 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  6. 제2항에 있어서,
    상기 생성 파라미터의 주소 관련 정보는 주소 오프셋을 포함하고,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소와 상기 주소 오프셋의 정수배만큼 차이가 나는 하나 이상의 주소를 상기 하나 이상의 제2 커맨드 각각의 주소로 결정하는,
    메모리 컨트롤러.
  7. 제1 버퍼, 요청 생성기를 포함하는 요청 스케줄러, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함하는 메모리 컨트롤러에 의해 수행되는 메모리 제어 방법에 있어서,
    상기 제1 버퍼에 의해, 호스트로부터 제1 메모리 요청을 수신하여 저장하는 동작;
    상기 요청 스케줄러에 의해, 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하는 동작;
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소가 PIM 메모리에 대응하는 경우, 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하는 동작;
    상기 커맨드 생성기에 의해, 상기 제1 메모리 요청에 대응하는 상기 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하는 동작; 및
    상기 커맨드 스케줄러에 의해, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링하는 동작
    을 포함하는, 메모리 제어 방법.
  8. 제7항에 있어서,
    상기 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함하는,
    메모리 제어 방법.
  9. 제8항에 있어서,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하는 동작; 및
    상기 요청 생성기에 의해, 상기 생성 파라미터의 커맨드의 종류를 기초로 상기 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  10. 제8항에 있어서,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하는 동작; 및
    상기 요청 생성기에 의해, 상기 생성 파라미터의 데이터 관련 정보를 기초로 상기 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  11. 제8항에 있어서,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 커맨드에 대응하는 주소를 결정하는 동작; 및
    상기 요청 생성기에 의해, 상기 생성 파라미터의 생성 개수를 기초로 상기 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  12. 제8항에 있어서,
    상기 생성 파라미터의 주소 관련 정보는 주소 오프셋을 포함하고,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소와 상기 주소 오프셋의 정수배만큼 차이가 나는 하나 이상의 주소를 상기 하나 이상의 제2 커맨드 각각의 주소로 결정하는 동작을 포함하는,
    메모리 제어 방법.
  13. 제7항 내지 제12항의 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록하는 컴퓨터 판독 가능한 기록 매체.
  14. 메모리 컨트롤러에 있어서,
    제1 버퍼;
    커맨드 생성기;
    커맨드 스케줄러;
    요청 생성기; 및
    제2 버퍼를 포함하고,
    상기 요청 생성기는, 호스트로부터 수신된 메모리의 주소가 상기 메모리의 주소가 미리 정해진 주소에 대응하는 경우, 미리 정해진 생성 파라미터를 기초로 하나 이상의 메모리 요청을 생성하고,
    상기 제1 버퍼는, 상기 메모리 요청을 저장하고,
    상기 요청 스케줄러는 상기 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고,
    상기 커맨드 생성기는, 상기 메모리 요청에 대응하는 커맨드를 생성하여 상기 제2 버퍼에 저장하고,
    상기 커맨드 스케줄러는, 상기 커맨드를 스케줄링하는,
    메모리 컨트롤러.
  15. 제14항에 있어서,
    상기 생성 파라미터는 커맨드 종류, 주소 관련 정보, 데이터 관련 정보 및 생성 개수를 포함하는,
    메모리 컨트롤러.
KR1020210058640A 2021-02-08 2021-05-06 메모리 컨트롤러 및 메모리 제어 방법 KR20220114449A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/408,584 US11893278B2 (en) 2021-02-08 2021-08-23 Memory controller and memory control method for generating commands based on a memory request
US18/394,392 US20240143230A1 (en) 2021-02-08 2023-12-22 Memory controller and memory control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210017645 2021-02-08
KR20210017645 2021-02-08

Publications (1)

Publication Number Publication Date
KR20220114449A true KR20220114449A (ko) 2022-08-17

Family

ID=83110462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058640A KR20220114449A (ko) 2021-02-08 2021-05-06 메모리 컨트롤러 및 메모리 제어 방법

Country Status (1)

Country Link
KR (1) KR20220114449A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619406B1 (ko) * 2023-07-05 2024-01-02 메티스엑스 주식회사 메모리 액세스 장치 및 이를 이용하여 코어를 프로그래밍 엔진에 할당하기 위한 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619406B1 (ko) * 2023-07-05 2024-01-02 메티스엑스 주식회사 메모리 액세스 장치 및 이를 이용하여 코어를 프로그래밍 엔진에 할당하기 위한 방법

Similar Documents

Publication Publication Date Title
US9015451B2 (en) Processor including a cache and a scratch pad memory and memory control method thereof
EP3729281B1 (en) Scheduling memory requests with non-uniform latencies
JP4926963B2 (ja) 多重メモリアクセスレイテンシ時間をサポートするコンピュータメモリシステムにおける性能を改善するためのシステムおよび方法
US6212611B1 (en) Method and apparatus for providing a pipelined memory controller
US11474942B2 (en) Supporting responses for memory types with non-uniform latencies on same channel
EP2616945B1 (en) Allocation of memory buffers in computing system with multiple memory channels
JP6053384B2 (ja) 情報処理装置、メモリ制御装置およびその制御方法
WO2023125016A1 (zh) 平面编程方法及其闪存设备
KR20220114449A (ko) 메모리 컨트롤러 및 메모리 제어 방법
US9483423B2 (en) Techniques for assigning priorities to memory copies
WO2016134656A1 (zh) 为内存控制器分配硬件加速指令的方法和装置
JP4440181B2 (ja) ストリーミングｉｄメソッドによるｄｍａｃ発行メカニズム
KR20220114448A (ko) 메모리 컨트롤러 및 메모리 제어 방법
KR101414453B1 (ko) 메모리 제어장치 및 제어방법, 그리고 그 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체
US20140344822A1 (en) Techniques for assigning priorities to streams of work
US10423424B2 (en) Replicated stateless copy engine
US12026401B2 (en) DRAM row management for processing in memory
JP7572856B2 (ja) 同じチャネルで不均一なレイテンシを有するメモリタイプのための応答のサポート
US9405683B2 (en) Processor and memory control method for allocating instructions to a cache and a scratch pad memory
JP2009193260A (ja) ストレージシステム、ストレージ装置、優先度制御装置および優先度制御方法
KR20070020391A (ko) 스트리밍 ｉｄ 방법에 의한 ｄｍａｃ 발행 메커니즘