KR20220114448A - 메모리 컨트롤러 및 메모리 제어 방법 - Google Patents

메모리 컨트롤러 및 메모리 제어 방법 Download PDF

Info

Publication number
KR20220114448A
KR20220114448A KR1020210058628A KR20210058628A KR20220114448A KR 20220114448 A KR20220114448 A KR 20220114448A KR 1020210058628 A KR1020210058628 A KR 1020210058628A KR 20210058628 A KR20210058628 A KR 20210058628A KR 20220114448 A KR20220114448 A KR 20220114448A
Authority
KR
South Korea
Prior art keywords
memory
request
command
address
generator
Prior art date
Application number
KR1020210058628A
Other languages
English (en)
Inventor
윤호상
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/483,083 priority Critical patent/US11907575B2/en
Priority to EP21211011.8A priority patent/EP4040300A1/en
Priority to CN202210117438.2A priority patent/CN114911723A/zh
Publication of KR20220114448A publication Critical patent/KR20220114448A/ko
Priority to US18/457,505 priority patent/US20240004588A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

메모리 컨트롤러 및 메모리 제어 방법이 제시된다. 일 실시예에 따르면, 메모리 컨트롤러는 제1 버퍼, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함할 수 있다. 제1 버퍼는 호스트로부터 메모리 요청을 수신하여 저장할 수 있다. 커맨드 생성기는 메모리 요청에 대응하는 제1 커맨드를 생성하고, 메모리 요청에 포함된 주소가 PIM(processing in memory) 메모리에 대응하는지 여부를 나타내는 상기 제1 커맨드의 타입을 지정할 수 있다. 제2 버퍼는 제1 커맨드를 포함하는 복수의 커맨드를 저장할 수 있다. 커맨드 스케줄러는 제1 커맨드의 타입을 기초로 제2 버퍼에 저장된 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다.

Description

메모리 컨트롤러 및 메모리 제어 방법{MEMORY CONTROLLER AND METHOD FOR CONTROLLING MEMORY}
메모리 제어 기술에 관한 것으로, PIM 메모리의 제어 기술에 관한 것이다.
폰 노이만 아키텍처로 알려진 표준 모델에서 데이터는 메모리에 저장된다. 프로세서와 메모리는 분리되어 있으며 데이터는 둘 사이에서 이동한다. 이러한 구조에서는 데이터의 잦은 이동으로 인한 지연이 불가피하다. 프로세서의 속도의 증가에 따라 메모리의 개선이 있었지만, 메모리의 개선은 대부분 전송 속도보다는 더 적은 공간에 더 많은 데이터를 저장할 수 있는 능력의 향상에 있었다. 메모리에서 프로세서로 데이터를 가져올 때까지 기다리는 시간이 늘어나며, 이에 따라, 프로세서의 속도는 병목 지점의 전송 속도로 제한될 수 있다. 이처럼, 표준적인 컴퓨터 아키텍처에서는 대기 시간으로 인해 처리량이 제한되는 폰 노이만 병목 현상이 발생될 수 있다. 프로세싱-인-메모리는 이러한 병목 현상을 해결하기 위해 단일 칩의 메모리 안에서 연산을 수행할 수 있는 구조를 제안한다.
일 실시예에 따른 메모리 컨트롤러는, 제1 버퍼; 커맨드 생성기; 커맨드 스케줄러; 및 제2 버퍼를 포함하고, 상기 제1 버퍼는 호스트로부터 메모리 요청을 수신하여 저장하고, 상기 커맨드 생성기는, 상기 메모리 요청에 대응하는 제1 커맨드를 생성하고, 상기 메모리 요청에 포함된 주소가 PIM(processing in memory) 메모리에 대응하는지 여부를 나타내는 상기 제1 커맨드의 타입을 지정하고, 상기 제2 버퍼는 상기 제1 커맨드를 포함하는 복수의 커맨드를 저장하고, 상기 커맨드 스케줄러는 상기 제1 커맨드의 타입을 기초로 상기 제2 버퍼에 저장된 상기 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다.
상기 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 상기 커맨드 스케줄러는 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 유지할 수 있다.
상기 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 상기 커맨드 스케줄러는 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 변경할 수 있다.
상기 메모리 요청은 상기 주소를 나타내는 필드를 포함하고, 상기 필드는 일반 메모리의 주소와 PIM 메모리의 주소를 구분하는 영역 구분 비트를 포함하고, 상기 커맨드 생성기는 상기 영역 구분 비트를 기초로 상기 제1 커맨드의 타입을 지정할 수 있다.
다른 실시예에 따른 메모리 컨트롤러는, 제1 버퍼; 요청 중재기; 커맨드 생성기; 커맨드 스케줄러; 및 제2 버퍼를 포함하고, 상기 제1 버퍼는 호스트로부터 메모리 요청을 수신하여 저장하고, 상기 요청 중재기는, 상기 메모리 요청에 포함된 주소가 PIM 메모리에 대응하는지 여부를 나타내는 제1 커맨드의 타입을 지정하고, 상기 제1 커맨드의 타입을 기초로 커맨드 생성기에 전달할 상기 메모리 요청의 순서를 변경할지 여부를 결정하고, 상기 커맨드 생성기는, 상기 메모리 요청의 순서에 따라 상기 메모리 요청 및 상기 제1 커맨드의 타입에 대응하는 상기 제1 커맨드를 생성하고, 상기 제2 버퍼는 상기 제1 커맨드를 포함하는 복수의 커맨드를 저장하고, 상기 커맨드 스케줄러는 상기 제1 커맨드의 타입을 기초로 상기 제2 버퍼에 저장된 상기 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다.
상기 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 상기 요청 중재기는 상기 메모리 요청의 순서를 유지할 수 있다.
상기 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 상기 요청 중재기는 상기 메모리 요청의 순서를 변경할 수 있다.
상기 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 유지할 수 있다.
상기 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 변경할 수 있는,
상기 메모리 요청은 상기 주소를 나타내는 필드를 포함하고, 상기 필드는 일반 메모리의 주소와 PIM 메모리의 주소를 구분하는 영역 구분 비트를 포함하고, 상기 요청 중재기는 상기 영역 구분 비트를 기초로 상기 제1 커맨드의 타입을 지정할 수 있다.
일 실시예에 따른 제1 버퍼, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함하는 메모리 컨트롤러에 의한 메모리 제어 방법은, 상기 제1 버퍼에 의해 호스트로부터 메모리 요청을 수신하여 저장하는 동작; 상기 커맨드 생성기에 의해, 상기 메모리 요청에 대응하는 제1 커맨드를 생성하는 동작; 상기 커맨드 생성기에 의해, 상기 메모리 요청에 포함된 주소가 PIM 메모리에 대응하는지 여부를 나타내는 상기 제1 커맨드의 타입을 지정하는 동작; 상기 제2 버퍼에 의해, 상기 제1 커맨드를 포함하는 복수의 커맨드를 저장하는 동작; 및 상기 커맨드 스케줄러에 의해, 상기 제1 커맨드의 타입을 기초로 상기 제2 버퍼에 저장된 상기 제1 커맨드의 순서를 변경할지 여부를 결정하는 동작을 포함할 수 있다.
상기 제1 커맨드의 순서를 변경할지 여부를 결정하는 동작은, 상기 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 상기 커맨드 스케줄러에 의해, 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 유지하는 동작을 포함할 수 있다.
상기 제1 커맨드의 순서를 변경할지 여부를 결정하는 동작은, 상기 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 상기 커맨드 스케줄러에 의해, 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 변경할 수 있다.
다른 실시예에 따른 제1 버퍼, 요청 중재기, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함하는 메모리 컨트롤러에 의한 메모리 제어 방법은, 상기 제1 버퍼에 의해 호스트로부터 메모리 요청을 수신하여 저장하는 동작; 상기 요청 중재기에 의해 상기 메모리 요청에 포함된 주소가 PIM 메모리에 대응하는지 여부를 나타내는 제1 커맨드의 타입을 지정하는 동작; 상기 요청 중재기에 의해 상기 제1 커맨드의 타입을 기초로 커맨드 생성기에 전달할 상기 메모리 요청의 순서를 변경할지 여부를 결정하는 동작; 상기 커맨드 생성기에 의해 상기 메모리 요청의 순서에 따라 상기 메모리 요청 및 상기 제1 커맨드의 타입에 대응하는 상기 제1 커맨드를 생성하는 동작; 상기 제2 버퍼에 의해 상기 제1 커맨드를 포함하는 복수의 커맨드를 저장하는 동작; 및 상기 커맨드 스케줄러에 의해 상기 제1 커맨드의 타입을 기초로 상기 제2 버퍼에 저장된 상기 제1 커맨드의 순서를 변경할지 여부를 결정하는 동작을 포함할 수 있다.
상기 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 상기 요청 중재기는 상기 메모리 요청의 순서를 유지할 수 있다.
상기 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 상기 요청 중재기는 상기 메모리 요청의 순서를 변경할 수 있다.
상기 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 유지할 수 있다.
상기 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 상기 커맨드 스케줄러는 상기 제1 커맨드의 순서를 변경할 수 있다.
상기 메모리 요청은 상기 주소를 나타내는 필드를 포함하고, 상기 필드는 일반 메모리의 주소와 PIM 메모리의 주소를 구분하는 영역 구분 비트를 포함할 수 있다.
상기 요청 중재기는 상기 영역 구분 비트를 기초로 상기 제1 커맨드의 타입을 지정하는 동작을 포함할 수 있다.
일 실시예에 따른 컴퓨터 판독 가능한 기록 매체는 상기 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록할 수 있다.
다른 실시예에 따른 메모리 컨트롤러는 제1 버퍼; 요청 생성기를 포함하는 요청 스케줄러; 커맨드 제어기; 및 제2 버퍼를 포함하고, 상기 제1 버퍼는 호스트로부터 제1 메모리 요청을 수신하여 저장하고, 상기 요청 스케줄러는 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고, 상기 메모리 요청의 주소가 PIM(processing in memory) 메모리에 대응하는 경우, 상기 요청 생성기는 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하고, 상기 커맨드 제어기는, 상기 제1 메모리 요청에 대응하는 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하고, 상기 제2 버퍼는 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 저장하고, 상기 커맨드 제어기는 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링할 수 있다.
도 1은 일 실시예에 따른 메모리 컨트롤러의 구성을 도시한 도면이다.
도 2는 일 실시예에 따른 메모리 제어 방법의 일례를 도시한 도면이다.
도 3은 일 실시예에 따른 메모리 컨트롤러에 의해 생성되는 메모리 요청의 일례를 도시한 도면이다.
도 4는 일 실시예에 따른 메모리 제어 방법의 동작을 도시한 순서도이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 메모리 컨트롤러의 구성을 도시한 도면이다.
일 실시예에 따르면, 메모리 컨트롤러(120)는 제1 버퍼(121), 커맨드 생성기(123), 커맨드 스케줄러(124) 및 제2 버퍼(125)를 포함할 수 있다. 여기서, 커맨드 생성기(123) 및 커맨드 스케줄러(124)는 하나의 장치로 통합될 수 있다. 통합된 장치는 커맨드 제어기로 지칭될 수 있다. 커맨드 제어기는 커맨드 생성기(123) 및 커맨드 스케줄러(124)의 동작을 수행할 수 있다.
이 과정에서 대기열에 저장된 커맨드의 순서는 변경될 수 있다. 예를 들어, 일반적인 메모리 컨트롤러는 대기열에 저장된 'READ', 'READ', 'WRITE'의 커맨드들의 순서를 메모리 액세스에 유리하도록 'WRTIE', 'READ', 'READ'로 변경할 수 있다.
한편, PIM 메모리는 데이터의 저장 뿐만 아니라 내부 프로세서를 통한 연산도 수행되기 때문에 대기열의 커맨드의 순서가 변경될 경우 효율성이 떨어질 수 있다. PIM 메모리의 내부에서 수행되는 연산은 대기열에 저장된 커맨드들의 원래의 순서에 적합하며, 재배치된 커맨드들의 순서에는 부적합할 수 있다. 또한, PIM 메모리의 내부에서 수행되는 연산을 위해 재배치된 커맨드들의 순서를 원래의 순서로 변경하는 추가 동작은 추가적인 리소스를 요구하므로 성능 저하를 야기할 수 있다.
일 실시예에 따르면, 메모리 컨트롤러(120)는 PIM 메모리 영역에 대한 메모리 커맨드의 순서를 유지할 수 있다. 이를 위해, 커맨드 생성기(123)는 호스트(110)로부터 전달받은 메모리 요청에 포함된 주소를 확인할 수 있다. 커맨드 생성기(123)는 메모리 요청에 포함된 주소의 영역 구분 비트를 기초로 해당 주소가 일반 메모리 영역인지 PIM 메모리 영역인지 구분할 수 있다. 메모리 요청이 PIM 메모리 영역에 대한 것으로 판단될 경우, 커맨드 생성기(123)는 PIM 메모리 영역에 대한 요청을 나타내는 타입을 지정하여 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 생성된 커맨드를 제2 버퍼(125)의 대기열로 전달하며, 커맨드 스케줄러(124)는 PIM 메모리 영역에 대한 커맨드의 순서를 유지하여 메모리(130)에 액세스할 수 있다.
이를 위하여, 호스트(110)는 메모리 컨트롤러(120)로 메모리 요청을 제1 버퍼(121)로 전달할 수 있다. 제1 버퍼(121)는 호스트(110)로부터 메모리 요청을 수신하여 저장할 수 있다. 메모리 요청은 메모리 컨트롤러(120)에 의해 수행될 커맨드의 정보를 포함할 수 있다. 메모리 요청은 커맨드의 종류, 커맨드의 주소를 포함할 수 있으며, 쓰기(write)의 경우 커맨드의 주소에 쓸 내용을 더 포함할 수 있다.
호스트(110)는 다양한 종류의 프로세서를 포함할 수 있다. 예를 들어, 호스트(100)는 GPU 또는 CPU를 포함할 수 있다. 호스트(110)는 프로세서를 거치지 않고 직접 메모리 영역에 요청을 보내는 입출력 장치를 포함할 수 있다. 예를 들어, 호스트(110)는 프로세서 뿐만 아니라 DMA(Direct Memory Access) 컨트롤러를 통해 메모리 컨트롤러에 요청을 전달하는 입출력 장치를 포함할 수 있다. 다만, 이들은 예시에 불과하며, 호스트(110)는 메모리 컨트롤러(120)로 메모리 요청을 전달하는 모든 종류의 장치를 포함할 수 있다.
제1 버퍼(121)는 호스트(110)로부터 수신한 하나 이상의 메모리 요청을 대기열에 저장할 수 있다. 예를 들어, 대기열은 큐(que) 구조로 구성될 수 있다. 제1 버퍼(121)는 대기열에 저장된 하나 이상의 메모리 요청을 커맨드 생성기(123)로 전달할 수 있다. 제1 버퍼(121)는 대기열에 저장된 하나 이상의 메모리 요청을 커맨드 생성기(123)로 순차적으로 전달할 수 있다.
커맨드 생성기(123)는 메모리 요청을 수신하여 커맨드의 타입과 실행 순서를 지정하여 제2 버퍼(125)로 전달할 수 있다. 이때 제1 버퍼(121)로부터 전달되는 메모리 요청은 대기열에 저장된 순서대로 커맨드 생성기(123)로 전달될 수 있다.
커맨드 생성기(123)는 메모리 요청에 대응하는 제1 커맨드를 생성하고, 메모리 요청에 포함된 주소가 PIM(processing in memory) 메모리에 대응하는지 여부를 나타내는 제1 커맨드의 타입을 지정할 수 있다. 여기서, 제1 커맨드는 대기열에 저장되는 하나 이상의 커맨드 중의 하나를 특정하기 위해 명명된다.
커맨드 생성기(123)는 메모리 요청의 주소를 기초로 메모리 요청에 대응하는 커맨드의 실행되는 주소를 일반 메모리와 PIM 메모리로 구별할 수 있다. 커맨드 생성기(123)는 메모리 요청에 포함된 주소 필드의 영역 구분 비트를 확인하여 메모리 요청이 PIM 메모리에 대응하는지 일반 메모리에 대응하는지를 구분할 수 있다.
영역 구분 비트는 0과 1로 PIM 메모리 영역과 일반 메모리 영역을 구분하는 비트를 의미한다. 예를 들어, 4비트 주소인 경우, 영역 구분 비트가 첫번째 비트라면, 0000에서 0111은 일반 메모리 영역을 나타내고, 1000에서 1111은 PIM 메모리 영역을 나타낼 수 있다. 다만 이는 예시에 불과하며, 영역 구분 비트는 주소 필드의 임의의 위치의 비트일 수 있다.
커맨드 생성기(123)는 일반 메모리에 대응하는 커맨드를 비순차(out-of-order) 타입으로 지정하고 PIM 메모리에 대응하는 커맨드를 순차(in-order) 타입으로 지정할 수 있다. 비순차 타입은 일반 메모리 영역의 타입으로 지칭될 수도 있다. 순차 타입은 PIM 메모리 영역의 타입으로 지칭될 수도 있다. 비순차 타입으로 지정된 커맨드는 커맨드 스케줄러(124)에 의해 실행 순서가 바뀔 수 있다. 순차 타입으로 지정된 커맨드는 실행 순서가 유지된다.
커맨드 생성기(123)는 메모리 요청에 대응하여 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 메모리 요청에 포함된 정보를 기초로 커맨드를 생성할 수 있다. 커맨드 생성기(123)는 메모리 요청에 포함된 커맨드 종류, 주소 또는 내용을 기초로 커맨드를 생성할 수 있다. 커맨드는 'activate', 'precharge', 'refresh', 'read', 'write'를 포함할 수 있으나, 이들은 예시이며 여기에 한정되지 않는다. 커맨드 생성기(123)는 생성된 커맨드를 제2 버퍼(125)에 전달할 수 있다. 커맨드 생성기(123)는 생성된 커맨드를 제2 버퍼(125)에 순차적으로 전달할 수 있다.
제2 버퍼(125)는 제1 커맨드를 포함하는 복수의 커맨드를 저장할 수 있다. 제2 버퍼(125)는 커맨드 생성기(123)로부터 전달받은 하나 이상의 커맨드를 대기열에 저장할 수 있다. 예를 들어, 대기열은 큐 구조를 포함할 수 있다.
커맨드 스케줄러(124)는 제2 버퍼(125)에 저장된 커맨드의 실행 순서를 스케줄링(scheduling)할 수 있다. 커맨드 스케줄러(124)는 커맨드의 타입을 기초로 커맨드의 실행 순서를 스케줄링할 수 있다. 커맨드 스케줄러(124)는 제1 커맨드의 타입을 기초로 제2 버퍼(125)에 저장된 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다. 커맨드 스케줄러(124)는 비순차 타입으로 지정된 커맨드의 실행 순서를 변경할 수 있다. 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 커맨드 스케줄러(124)는 제1 커맨드의 순서를 변경할 수 있다. 커맨드 스케줄러(124)는 순차 타입으로 지정된 커맨드의 실행 순서를 유지할 수 있다. 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 커맨드 스케줄러(124)는 제1 커맨드의 순서를 유지할 수 있다.
메모리(130)는 복수의 채널을 가질 수 있다. 메모리(130)는 채널 단위로 영역이 구분되며, 채널 단위로 독립적으로 동작할 수 있다. 각각의 채널은 별도의 메모리 컨트롤러에 대응할 수 있다. 도 1을 참고하면, 하나의 채널에 대응하는 메모리 컨트롤러(120) 이외의 메모리 컨트롤러가 다른 채널에 대응될 수 있다. 프로세서나 DMA 컨트롤러와 같이 복수의 호스트로부터 메모리 요청이 발생하면 주소에 따라 메모리 채널 별로 메모리 요청이 나누어질 수 있다. 각각의 메모리 요청에 대응하는 채널의 메모리 컨트롤러에 의해 전술한 과정이 병렬적으로 수행될 수 있다.
일 실시예에 따르면, 메모리 컨트롤러(120)는 일반적인 메모리 컨트롤러의 작동 방식을 수정하여 PIM 연산에 발생하는 성능 하락 및 안정성 하락 문제를 완화할 수 있다. 메모리 컨트롤러(120)는 커맨드가 실행되는 주소를 일반 메모리와 PIM 메모리로 구별하여 커맨드의 타입을 지정하고, 타입에 따라 대기열에서 커맨드의 스케줄링의 허용 여부를 결정할 수 있다.
PIM 메모리 영역에 대한 접근이 요구될 경우, 메모리 컨트롤러(120)는 커맨드를 생성하여 대기열에 저장하고, 대기열에 저장된 순서대로 메모리에 접근할 수 있다. 일반 메모리 영역에 대한 접근이 요구될 경우, 메모리 컨트롤러(120)는 커맨드를 생성하여 대기열에 저장하고, 대기열에서 커맨드를 스케줄링하여 스케줄링된 순서대로 메모리에 접근할 수 있다. 이를 통해, 메모리 컨트롤러(120)는 일반 메모리에 대한 메모리 액세스의 효율을 유지하는 동시에 PIM 메모리에 대한 연산의 효율을 높일 수 있다.
도 1은 메모리(130)를 제어하는 메모리 컨트롤러(120)를 중심으로 설명되었지만 이는 일 실시예에 불과하며, 메모리(130) 이외에도 데이터를 저장하는 다양한 저장 장치에 적용될 수 있다. 예를 들어, 다른 실시예에 따르면, 캐쉬(cache) 또는 쓰기 버퍼(write buffer)를 제어하는 컨트롤러는 도 1과 유사한 방식으로 동작할 수 있다.
도 2는 일 실시예에 따른 메모리 컨트롤러에서 사용되는 메모리 요청에 포함된 주소가 저장되는 필드의 예시이다.
일 실시예에 따르면, 호스트(110)로부터 전달되는 메모리 요청은 주소 필드를 포함할 수 있다. 주소 필드는 복수의 비트를 포함할 수 있고, 복수의 비트 중의 하나의 비트가 영역 구분 비트로 정의될 수 있다. 여기서, 영역 구분 비트는 0과 1로 PIM 메모리 영역과 일반 메모리 영역을 구분하는 비트를 의미한다.
예를 들어, 도 2를 참조하면, 64비트 시스템에서는 64비트의 주소 체계가 사용되므로, 주소 필드는 64비트를 포함할 수 있다. 64비트 중에서 어느 하나의 비트가 영역 구분 비트(201)로 지정될 수 있다.
일 실시예에 따르면, 영역 구분 비트(201)는 단순히 커맨드의 종류를 순차 타입과 비순차 타입으로 구분하는 플래그(flag)의 기능을 수행할 수 있다. 이 경우, 영역 구분 비트(201)는 주소의 종류를 나타낼 뿐, 주소값을 나타내지 않을 수 있다.
다른 실시예에 따르면, 영역 구분 비트(201)는 커맨드의 종류를 나타내는 동시에 주소값을 나타낼 수도 있다. 영역 구분 비트가 첫번째 비트라면, 2진수의 주소값 000??0에서 011??1은 일반 메모리 영역을 나타내고, 100??0에서 111??1은 PIM 메모리 영역을 나타낼 수 있다.
도 3은 일 실시예에 따른 제2 버퍼에 저장되는 커맨드들의 예시이다.
일 실시예에 따르면, 메모리 컨트롤러(120)의 제2 버퍼(125)에 저장된 커맨드 중에서 PIM 메모리 영역의 타입의 커맨드는 커맨드 스케줄러(124)에 의해 순서가 변경되지 않을 수 있다. 커맨드 스케줄러(124)는 메모리(130)에 대한 접근에 유리하도록 대기열에 저장된 커맨드 중에서 일반 메모리 영역의 타입의 커맨드의 순서를 변경할 수 있다.
도 3을 참조하면, 제2 버퍼(125)에 저장된 커맨드들의 예시가 도시된다. 제2 버퍼(125)는 커맨드(301), 커맨드(303), 커맨드(305), 커맨드(307) 및 커맨드(309)를 포함한다. 커맨드(301)는, 커맨드(303), 커맨드(305), 커맨드(307) 및 커맨드(309)의 종류는 모두 'write'일 수 있다.
제2 버퍼(125)의 자료 구조가 선입선출의 대기열일 경우 오른쪽부터 왼쪽의 순서로 커맨드의 순서가 정해질 수 있다. 예를 들어, 커맨드(309), 커맨드(307), 커맨드(305), 커맨드(303) 및 커맨드(301)가 대기열 내의 원래의 커맨드의 순서일 수 있다.
커맨드(301) 및 커맨드(307)는 일반 메모리 영역의 타입으로 지정된 커맨드들일 수 있다. 도면 상에서 커맨드(301) 및 커맨드(307)는 PIM 메모리 영역의 커맨드와 구별하기 위해'WRITE'로 표시될 수 있다.
커맨드(303), 커맨드(305) 및 커맨드(309)는 PIM 메모리 영역의 타입으로 지정된 커맨드들일 수 있다. 커맨드(303), 커맨드(305) 및 커맨드(309)는 도면 상에서 일반 메모리 영역의 커맨드와 구별하기 위해'WRITE''로 표시될 수 있다.
커맨드 스케줄러(124)는 메모리(130)에 대한 액세스에 유리하도록 일반 메모리 영역의 커맨드들의 순서를 재배치할 수 있다. 예를 들어, 커맨드(307) 및 커맨드(301)는 커맨드(307) 및 커맨드(301)의 순서로 대기열에 저장되지만, 커맨드 스케줄러(124)에 의한 스케줄링을 통해 커맨드(301) 및 커맨드(307)의 순서로 실행 순서가 변경될 수 있다. 도 3에서, 커맨드(301)의 순서는 4번째이고 커맨드(307)의 순서는 5번째가 되어, 커맨드(301)는 'WRITE 4'로 표시되고 커맨드(307)는 'WRITE 5'로 표시된다.
PIM 메모리 영역의 타입의 커맨드는 커맨드 스케줄러(124)에 의해 순서가 변경되지 않을 수 있다. 예를 들어, 커맨드(309), 커맨드(305) 및 커맨드(303)의 원래의 대기열의 순서대로 실행 순서가 유지될 수 있으며, 커맨드 스케줄러(124)는 메모리 액세스에 유리하도록 커맨드(309), 커맨드(305) 및 커맨드(303)의 순서를 변경할 수 없다. 도 3에서, 커맨드(309)의 순서는 1번째이고 커맨드(305)의 순서는 2번째이고 커맨드(303)의 순서는 3번째가 되어, 커맨드(309)는 'WRITE'1'로 표시되고 커맨드(305)는 'WRITE' 2'로 표시되고, 커맨드(303)은 'WRITE' 3'으로 표시될 수 있다.
이러한 방식을 통해, PIM 메모리 내부의 연산 때문에 커맨드 스케줄러에 의해 재배치된 커맨드의 순서를 강제로 맞추기 위해 응용프로그램에 추가되는 동작에 의한 불필요한 딜레이가 줄어들고 성능과 안정성이 개선될 수 있다.
도 4는 일 실시예에 따른 메모리 제어 방법의 동작을 도시한 흐름도이다.
일 실시예에 따르면, 메모리 컨트롤러는 제1 버퍼, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함할 수 있다.
동작(401)에서, 제1 버퍼는 호스트로부터 메모리 요청을 수신하여 저장할 수 있다.
동작(403)에서, 커맨드 생성기는 메모리 요청에 대응하는 제1 커맨드를 생성할 수 있다.
동작(405)에서, 커맨드 생성기는 메모리 요청에 포함된 주소가 PIM 메모리에 대응하는지 여부를 나타내는 제1 커맨드의 타입을 지정할 수 있다.
동작(407)에서, 제2 버퍼는 제1 커맨드를 포함하는 복수의 커맨드를 저장할 수 있다.
동작(409)에서, 커맨드 스케줄러는 제1 커맨드의 타입을 기초로 제2 버퍼에 저장된 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다. 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 커맨드 스케줄러는 제1 커맨드의 순서를 유지할 수 있다. 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 커맨드 스케줄러는 제1 커맨드의 순서를 변경할 수 있다.
도 5는 다른 실시예에 따른 메모리 컨트롤러의 구성을 도시한 도면이다.
다른 실시예에 따르면, 메모리 컨트롤러(520)는 제1 버퍼(521), 요청 중재기(522), 커맨드 생성기(523), 커맨드 스케줄러(524) 및 제2 버퍼(525)를 포함할 수 있다.
메모리 컨트롤러는 호스트로부터 메모리 요청을 수신하여 대기열에 저장할 수 있다. 일반적인 메모리 컨트롤러는 메모리에 대한 접근에 유리하도록 대기열에 저장된 메모리 요청의 순서를 변경하여 커맨드 생서기로 전달할 수 있다. 이 과정에서 대기열에 저장된 메모리 요청의 순서는 변경될 수 있다. 예를 들어, 일반적인 메모리 컨트롤러는 대기열에 저장된 'READ' 요청, 'READ' 요청, 'WRITE' 요청의 메모리 요청의 순서를 메모리 액세스에 유리하도록 'WRTIE' 요청, 'READ' 요청, 'READ' 요청의 순서로 변경하여 커맨드 생성기로 전달할 수 있다.
한편, PIM 메모리는 데이터의 저장 뿐만 아니라 내부 프로세서를 통한 연산도 수행되기 때문에 대기열의 메모리 요청의 순서가 변경될 경우 생성되는 커맨드의 순서도 변경되기 때문에 효율성이 떨어질 수 있다. PIM 메모리의 내부에서 수행되는 연산은 대기열에 저장된 메모리 요청들의 원래의 순서에 적합하며, 순서가 변경된 메모리 요청들의 순서에는 부적합할 수 있다.
메모리 컨트롤러(520)는 PIM 메모리 영역에 대한 커맨드의 대기열의 순서가 변경되지 않도록 고정할 수 있다. 호스트(510)는 메모리 컨트롤러(520)로 메모리 요청을 전달하고, 메모리 요청은 제1 버퍼(521)에 순서대로 저장될 수 있다.
요청 중재기(522)는 제1 버퍼(521)에 저장된 메모리 요청의 주소를 확인하여 주소가 일반 메모리 영역인지 PIM 메모리 영역인지를 판단할 수 있다. 요청 중재기(522)는 메모리 요청에 포함된 주소의 영역 구분 비트를 기초로 해당 주소가 일반 메모리 영역인지 PIM 메모리 영역인지 구분할 수 있다. 요청 중재기(522)는 메모리 영역의 타입을 지정할 수 있다.
메모리 영역의 타입이 PIM 메모리 영역을 나타내는 경우, 요청 중재기(522)는 제1 버퍼(521)의 대기열의 순서를 유지하여 메모리 요청을 커맨드 생성기(523)로 전달할 수 있다. 메모리 영역의 타입이 일반 메모리 영역을 나타내는 경우, 요청 중재기(522)는 메모리 액세스에 유리한 순서대로 메모리 요청을 커맨드 생성기(523)로 전달할 수 있다.
커맨드 생성기(523)는 요청 중재기(522)로부터 전달받은 메모리 요청의 타입을 확인할 수 있다. 커맨드 생성기(123)는 생성된 커맨드를 제2 버퍼(125)의 대기열로 전달하며, 메모리 요청이 PIM 메모리 영역에 대한 것으로 판단될 경우, 커맨드 스케줄러(524)는 PIM 메모리 영역에 대한 커맨드의 순서를 유지하여 메모리(530)에 액세스할 수 있다.
이를 위하여, 호스트(510)는 메모리 컨트롤러(520)로 메모리 요청을 제1 버퍼(521)로 전달할 수 있다. 제1 버퍼(521)는 호스트(510)로부터 메모리 요청을 수신하여 저장할 수 있다. 메모리 요청은 메모리 컨트롤러(520)에 의해 수행될 커맨드의 정보를 포함할 수 있다. 메모리 요청은 커맨드의 종류, 커맨드의 주소를 포함할 수 있으며, 쓰기(write)의 경우 커맨드의 주소에 쓸 내용을 더 포함할 수 있다.
제1 버퍼(521)는 호스트(510)로부터 수신한 하나 이상의 메모리 요청을 대기열에 저장할 수 있다. 예를 들어, 대기열은 큐(que) 구조로 구성될 수 있다.
요청 중재기(522)는 메모리 요청의 주소를 기초로 메모리 요청에 대응하는 커맨드의 실행되는 주소를 일반 메모리와 PIM 메모리로 구별할 수 있다. 요청 중재기(522)는 메모리 요청에 포함된 주소 필드의 영역 구분 비트를 확인하여 메모리 요청이 PIM 메모리에 대응하는지 일반 메모리에 대응하는지를 구분할 수 있다.
영역 구분 비트는 0과 1로 PIM 메모리 영역과 일반 메모리 영역을 구분하는 비트를 의미한다. 예를 들어, 4비트 주소인 경우, 영역 구분 비트가 첫번째 비트라면, 0000에서 0111은 일반 메모리 영역을 나타내고, 1000에서 1111은 PIM 메모리 영역을 나타낼 수 있다. 다만 이는 예시에 불과하며, 영역 구분 비트는 주소 필드의 임의의 위치의 비트일 수 있다.
요청 중재기(522)는 일반 메모리에 대응하는 커맨드를 비순차(out-of-order) 타입으로 지정하고 PIM 메모리에 대응하는 커맨드를 순차(in-order) 타입으로 지정할 수 있다. 비순차 타입은 일반 메모리 영역의 타입으로 지칭될 수도 있다. 순차 타입은 PIM 메모리 영역의 타입으로 지칭될 수도 있다. 비순차 타입으로 지정된 메모리 요청은 요청 중재기(522)에 의해 전달되는 순서가 바뀔 수 있고, 해당 메모리 요청에 의해 생성된 커맨드는 커맨드 스케줄러(524)에 의해 실행 순서가 바뀔 수 있다. 순차 타입으로 지정된 메모리 요청의 전달 순서는 유지되며, 해당 메모리 요청에 대응하여 생성된 커맨드는 실행 순서가 유지된다.
요청 중재기(522)는 대기열에 저장된 하나 이상의 메모리 요청을 커맨드 생성기(523)로 전달할 수 있다. 요청 중재기(522)는 메모리 요청의 타입을 기초로 메모리 요청을 커맨드 생성기(523)로 전달할 수 있다. 요청 중재기(522)는 비순차 타입으로 지정된 메모리 요청의 순서를 변경하여 커맨드 생성기(523)로 전달할 수 있다. 요청 중재기(522)는 순차 타입으로 지정된 메모리 요청의 순서를 유지하여 커맨드 생성기(523)로 전달한다.
커맨드 생성기(523)는 메모리 요청에 대응하여 커맨드를 생성할 수 있다. 커맨드 생성기(523)는 메모리 요청에 포함된 정보를 기초로 커맨드를 생성할 수 있다. 커맨드 생성기(523)는 메모리 요청에 포함된 커맨드 종류, 주소 또는 내용을 기초로 커맨드를 생성할 수 있다. 커맨드는 activate, precharge, refresh, read, write를 포함할 수 있으나, 이들은 예시이며 여기에 한정되지 않는다. 커맨드 생성기(523)는 생성된 커맨드를 제2 버퍼(525)에 전달할 수 있다. 커맨드 생성기(523)는 생성된 커맨드를 제2 버퍼(525)에 순차적으로 전달할 수 있다.
제2 버퍼(525)는 제1 커맨드를 포함하는 복수의 커맨드를 저장할 수 있다. 제2 버퍼(525)는 커맨드 생성기(523)로부터 전달받은 하나 이상의 커맨드를 대기열에 저장할 수 있다. 예를 들어, 대기열은 큐 구조를 포함할 수 있다.
커맨드 스케줄러(524)는 제2 버퍼(525)에 저장된 커맨드의 실행 순서를 스케줄링(scheduling)할 수 있다. 커맨드 스케줄러(524)는 커맨드의 타입을 기초로 커맨드의 실행 순서를 스케줄링할 수 있다. 커맨드 스케줄러(524)는 제1 커맨드의 타입을 기초로 제2 버퍼(525)에 저장된 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다. 커맨드 스케줄러(524)는 비순차 타입으로 지정된 커맨드의 실행 순서를 변경할 수 있다. 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 커맨드 스케줄러(524)는 제1 커맨드의 순서를 변경할 수 있다. 커맨드 스케줄러(524)는 순차 타입으로 지정된 커맨드의 실행 순서를 유지할 수 있다. 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 커맨드 스케줄러(524)는 제1 커맨드의 순서를 유지할 수 있다.
메모리(530)는 복수의 채널을 가질 수 있다. 메모리(530)는 채널 단위로 영역이 구분되며, 채널 단위로 독립적으로 동작할 수 있다. 각각의 채널은 별도의 메모리 컨트롤러에 대응할 수 있다. 도 5를 참고하면, 하나의 채널에 대응하는 메모리 컨트롤러(520) 이외의 메모리 컨트롤러가 다른 채널에 대응될 수 있다. 프로세서나 DMA 컨트롤러와 같이 복수의 호스트로부터 메모리 요청이 발생하면 주소에 따라 메모리 채널 별로 메모리 요청이 나누어질 수 있다. 각각의 메모리 요청에 대응하는 채널의 메모리 컨트롤러에 의해 전술한 과정이 병렬적으로 수행될 수 있다.
일 실시예에 따르면, 메모리 컨트롤러(520)는 일반적인 메모리 컨트롤러의 작동 방식을 수정하여 PIM 연산에 발생하는 성능 하락 및 안정성 하락 문제를 완화할 수 있다. 메모리 컨트롤러(520)는 메모리 요청의 주소를 일반 메모리와 PIM 메모리로 구별하여 메모리 요청의 타입을 지정하고, 타입에 따라 메모리 요청의 전달 순서와 대기열에서 커맨드의 스케줄링의 허용 여부를 결정할 수 있다. 이를 통해, 메모리 컨트롤러(520)는 일반 메모리에 대한 메모리 액세스의 효율을 유지하는 동시에 PIM 메모리에 대한 연산의 효율을 높일 수 있다.
도 6은 다른 실시예에 따른 메모리 제어 방법의 동작을 도시한 흐름도이다.
다른 실시예에 따르면, 메모리 컨트롤러는 제1 버퍼, 요청 중재기, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함할 수 있다.
동작(601)에서, 제1 버퍼는 호스트로부터 메모리 요청을 수신하여 저장할 수 있다.
동작(603)에서, 요청 중재기는 메모리 요청에 포함된 주소가 PIM 메모리에 대응하는지 여부를 나타내는 제1 커맨드의 타입을 지정할 수 있다. 메모리 요청은 주소를 나타내는 필드를 포함하고, 필드는 일반 메모리의 주소와 PIM 메모리의 주소를 구분하는 영역 구분 비트를 포함할 수 있다. 요청 중재기는 영역 구분 비트를 기초로 제1 커맨드의 타입을 지정할 수 있다.
동작(605)에서, 요청 중재기는 제1 커맨드의 타입을 기초로 커맨드 생성기에 전달할 메모리 요청의 순서를 변경할지 여부를 결정할 수 있다. 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 요청 중재기는 메모리 요청의 순서를 유지할 수 있다. 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 요청 중재기는 메모리 요청의 순서를 변경할 수 있다.
동작(607)에서, 커맨드 생성기는 메모리 요청의 순서에 따라 메모리 요청 및 제1 커맨드의 타입에 대응하는 제1 커맨드를 생성할 수 있다.
동작(609)에서, 제2 버퍼는 제1 커맨드를 포함하는 복수의 커맨드를 저장할 수 있다.
동작(611)에서, 커맨드 스케줄러는 제1 커맨드의 타입을 기초로 제2 버퍼에 저장된 제1 커맨드의 순서를 변경할지 여부를 결정할 수 있다. 제1 커맨드의 타입이 PIM 메모리를 나타내는 경우, 커맨드 스케줄러는 제1 커맨드의 순서를 유지할 수 있다. 제1 커맨드의 타입이 일반 메모리를 나타내는 경우, 커맨드 스케줄러는 제1 커맨드의 순서를 변경할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (14)

  1. 메모리 컨트롤러에 있어서,
    제1 버퍼;
    요청 생성기를 포함하는 요청 스케줄러;
    커맨드 생성기;
    커맨드 스케줄러; 및
    제2 버퍼를 포함하고,
    상기 제1 버퍼는 호스트로부터 제1 메모리 요청을 수신하여 저장하고,
    상기 요청 스케줄러는 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고,
    상기 메모리 요청의 주소가 PIM(processing in memory) 메모리에 대응하는 경우, 상기 요청 생성기는 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하고,
    상기 커맨드 생성기는, 상기 제1 메모리 요청에 대응하는 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하고,
    상기 제2 버퍼는 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 저장하고,
    상기 커맨드 스케줄러는 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링하는,
    메모리 컨트롤러.
  2. 제1항에 있어서,
    상기 생성 파라미터는 생성될 메모리 요청의 수, 생성될 메모리 요청의 종류, 생성될 메모리 요청의 주소 관련 정보 또는 생성될 메모리 요청의 데이터 관련 정보를 포함하는,
    메모리 컨트롤러.
  3. 제2항에 있어서,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 주소를 할당하고,
    상기 제1 메모리 요청과 동일한 종류 및 동일한 데이터를 가지는 상기 생성 파라미터는 생성될 메모리 요청의 수의 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  4. 제2항에 있어서,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 주소를 할당하고,
    상기 생성될 메모리 요청의 종류를 기초로 상기 하나 이상의 제2 메모리 요청의 종류를 결정하고,
    상기 제1 메모리 요청과 동일한 데이터를 가지는 상기 하나 이상의 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  5. 제2항에 있어서,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 주소를 할당하고,
    상기 생성될 메모리 요청의 데이터 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 데이터를 결정하고,
    상기 제1 메모리 요청과 동일한 종류의 상기 하나 이상의 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  6. 제2항에 있어서,
    상기 주소 관련 정보는 주소 오프셋을 포함하고,
    상기 요청 생성기는,
    상기 제1 메모리 요청의 주소로부터 주소 오프셋의 배수만큼 차이가 나는 주소를 상기 제2 메모리 요청에 할당하고,
    상기 제1 메모리 요청과 동일한 종류 및 동일한 데이터를 가지는 상기 하나 이상의 제2 메모리 요청을 생성하는,
    메모리 컨트롤러.
  7. 제1 버퍼, 요청 생성기를 포함하는 요청 스케줄러, 커맨드 생성기, 커맨드 스케줄러 및 제2 버퍼를 포함하는 메모리 컨트롤러에 의해 수행되는 메모리 제어 방법에 있어서,
    상기 제1 버퍼에 의해, 호스트로부터 제1 메모리 요청을 수신하여 저장하는 동작;
    상기 요청 스케줄러에 의해, 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하는 동작;
    상기 메모리 요청의 주소가 PIM(processing in memory) 메모리에 대응하는 경우, 상기 요청 생성기에 의해, 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하는 동작;
    상기 커맨드 생성기에 의해, 상기 제1 메모리 요청에 대응하는 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하는 동작;
    상기 제2 버퍼에 의해, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 저장하는 동작; 및
    상기 커맨드 스케줄러에 의해, 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링하는 동작
    을 포함하는, 메모리 제어 방법.
  8. 제7항에 있어서,
    상기 생성 파라미터는 생성될 메모리 요청의 수, 생성될 메모리 요청의 종류, 생성될 메모리 요청의 주소 관련 정보 또는 생성될 메모리 요청의 데이터 관련 정보를 포함하는,
    메모리 제어 방법.
  9. 제8항에 있어서,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 주소를 할당하는 동작; 및
    상기 요청 생성기에 의해, 상기 제1 메모리 요청과 동일한 종류 및 동일한 데이터를 가지는 상기 생성 파라미터는 생성될 메모리 요청의 수의 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  10. 제8항에 있어서,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 주소를 할당하는 동작;
    상기 요청 생성기에 의해, 상기 생성될 메모리 요청의 종류를 기초로 상기 하나 이상의 제2 메모리 요청의 종류를 결정하는 동작; 및
    상기 요청 생성기에 의해, 상기 제1 메모리 요청과 동일한 데이터를 가지는 상기 하나 이상의 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  11. 제8항에 있어서,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소 및 상기 주소 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 주소를 할당하는 동작;
    상기 요청 생성기에 의해, 상기 생성될 메모리 요청의 데이터 관련 정보를 기초로 상기 하나 이상의 제2 메모리 요청의 데이터를 결정하는 동작; 및
    상기 요청 생성기에 의해, 상기 제1 메모리 요청과 동일한 종류의 상기 하나 이상의 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  12. 제8항에 있어서,
    상기 주소 관련 정보는 주소 오프셋을 포함하고,
    상기 하나 이상의 제2 메모리 요청을 생성하는 동작은,
    상기 요청 생성기에 의해, 상기 제1 메모리 요청의 주소로부터 주소 오프셋의 배수만큼 차이가 나는 주소를 상기 제2 메모리 요청에 할당하는 동작; 및
    상기 요청 생성기에 의해, 상기 제1 메모리 요청과 동일한 종류 및 동일한 데이터를 가지는 상기 하나 이상의 제2 메모리 요청을 생성하는 동작을 포함하는,
    메모리 제어 방법.
  13. 제7항 내지 제12항의 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록하는 컴퓨터 판독 가능한 기록 매체.
  14. 메모리 컨트롤러에 있어서,
    제1 버퍼;
    요청 생성기를 포함하는 요청 스케줄러;
    커맨드 제어기; 및
    제2 버퍼를 포함하고,
    상기 제1 버퍼는 호스트로부터 제1 메모리 요청을 수신하여 저장하고,
    상기 요청 스케줄러는 상기 제1 메모리 요청을 상기 커맨드 생성기에 전달하는 순서를 결정하고,
    상기 메모리 요청의 주소가 PIM(processing in memory) 메모리에 대응하는 경우, 상기 요청 생성기는 상기 제1 메모리 요청의 생성 파라미터를 기초로 하나 이상의 제2 메모리 요청을 생성하고,
    상기 커맨드 제어기는, 상기 제1 메모리 요청에 대응하는 제1 커맨드 및 상기 하나 이상의 제2 메모리 요청에 대응하는 하나 이상의 제2 커맨드를 생성하고,
    상기 제2 버퍼는 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 저장하고,
    상기 커맨드 제어기는 상기 제1 커맨드 및 상기 하나 이상의 제2 커맨드를 스케줄링하는,
    메모리 컨트롤러.
KR1020210058628A 2021-02-08 2021-05-06 메모리 컨트롤러 및 메모리 제어 방법 KR20220114448A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/483,083 US11907575B2 (en) 2021-02-08 2021-09-23 Memory controller and memory control method
EP21211011.8A EP4040300A1 (en) 2021-02-08 2021-11-29 Memory controller and memory control method
CN202210117438.2A CN114911723A (zh) 2021-02-08 2022-02-08 存储器控制器和存储器控制方法
US18/457,505 US20240004588A1 (en) 2021-02-08 2023-08-29 Memory controller and memory control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210017653 2021-02-08
KR1020210017653 2021-02-08

Publications (1)

Publication Number Publication Date
KR20220114448A true KR20220114448A (ko) 2022-08-17

Family

ID=83110918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058628A KR20220114448A (ko) 2021-02-08 2021-05-06 메모리 컨트롤러 및 메모리 제어 방법

Country Status (1)

Country Link
KR (1) KR20220114448A (ko)

Similar Documents

Publication Publication Date Title
US9015451B2 (en) Processor including a cache and a scratch pad memory and memory control method thereof
US8832333B2 (en) Memory system and data transfer method
US10656873B2 (en) Technologies for prioritizing execution of storage commands
KR100724557B1 (ko) 아웃 오브 오더 ｄｒａｍ 시퀀서
KR100869675B1 (ko) 디스크립터 배열을 이용한 플래시 메모리 제어 시스템 및방법
US8683126B2 (en) Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory
JP4926963B2 (ja) 多重メモリアクセスレイテンシ時間をサポートするコンピュータメモリシステムにおける性能を改善するためのシステムおよび方法
KR20200129843A (ko) 연산 회로를 포함하는 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US20150046642A1 (en) Memory command scheduler and memory command scheduling method
KR20010089392A (ko) 파이프라인 방식의 메모리 컨트롤러
US9304952B2 (en) Memory control device, storage device, and memory control method
US10019283B2 (en) Predicting a context portion to move between a context buffer and registers based on context portions previously used by at least one other thread
EP3732578B1 (en) Supporting responses for memory types with non-uniform latencies on same channel
US9195621B2 (en) System and method for assigning memory access transfers between communication channels
KR20140142530A (ko) 데이터 저장 장치 및 그것의 명령어 스케줄링 방법
KR20220114449A (ko) 메모리 컨트롤러 및 메모리 제어 방법
US10459847B1 (en) Non-volatile memory device application programming interface
KR20220114448A (ko) 메모리 컨트롤러 및 메모리 제어 방법
KR20170060843A (ko) Vliw 인터페이스 장치 및 제어 방법
KR101349899B1 (ko) 메모리 제어기 및 이의 메모리 접근 스케줄링 방법
US20170371586A1 (en) Information processing system
JP5058116B2 (ja) ストリーミングｉｄメソッドによるｄｍａｃ発行メカニズム
US8667188B2 (en) Communication between a computer and a data storage device
US10423424B2 (en) Replicated stateless copy engine
KR100817203B1 (ko) 비휘발성 저장장치의 데이터 판독 방법