KR20220108855A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220108855A
KR20220108855A KR1020210011433A KR20210011433A KR20220108855A KR 20220108855 A KR20220108855 A KR 20220108855A KR 1020210011433 A KR1020210011433 A KR 1020210011433A KR 20210011433 A KR20210011433 A KR 20210011433A KR 20220108855 A KR20220108855 A KR 20220108855A
Authority
KR
South Korea
Prior art keywords
inorganic layer
layer
display device
inorganic
thin film
Prior art date
Application number
KR1020210011433A
Other languages
English (en)
Inventor
정우석
하재흥
김원종
김종우
박희연
송창영
양혜인
주용찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210011433A priority Critical patent/KR20220108855A/ko
Priority to US17/496,139 priority patent/US20220238851A1/en
Publication of KR20220108855A publication Critical patent/KR20220108855A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치의 제조 방법은 기판 상에 발광 구조물을 형성하는 단계, 및 화학 기상 증착 설비를 이용하여 발광 구조물 상에 박막 봉지층을 형성하는 단계를 포함하고, 박막 봉지층을 형성하는 단계는 제1 무기층을 형성하는 단계, 및 제1 무기층의 상부를 제1 플라즈마 처리하는 단계를 포함하고, 제1 무기층을 형성하는 단계의 제1 원료 물질은 수소(H2)를 포함하고, 제1 플라즈마 처리하는 단계의 제2 원료 물질은 수소만을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 신뢰성이 개선된 박막 봉지층을 포함하는 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형화, 경량화 되면서 성능은 더욱 뛰어난 표시 장치들이 생산되고 있다. 지금까지 표시 장치에는 기존 브라운관 텔레비전(cathode ray tube; CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화, 및 저전력 소비 등의 장점을 갖는 표시 장치가 주목을 받고 있다. 예를 들어, 플라즈마 표시(plasma display) 장치, 액정 표시(liquid crystal display; LCD) 장치, 및 유기 발광 표시(organic light emitting display; OLED) 장치 등이 주목을 받고 있다.
상기 유기 발광 표시 장치는 베이스 기판 상에 배치되는 유기 발광 구조물을 밀봉하기 위해, 박막 봉지층(thin film encapsulation; TFE)을 포함할 수 있다. 상기 박막 봉지층은 무기층과 유기층이 반복적으로 배치되는 구조를 갖는데, 상기 박막 봉지층의 신뢰성을 개선시키기 위한 노력이 있어왔다.
본 발명의 일 목적은 신뢰성이 개선된 박막 봉지층을 포함하는 표시 장치를 제공하기 위한 것이다.
본 발명의 다른 목적은 박막 봉지층의 신뢰성을 개선하기 위한 표시 장치의 제조 방법을 제공하기 위한 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 발광 구조물을 형성하는 단계, 및 화학 기상 증착 설비를 이용하여 상기 발광 구조물 상에 박막 봉지층을 형성하는 단계를 포함하고, 상기 박막 봉지층을 형성하는 단계는 제1 무기층을 형성하는 단계, 및 상기 제1 무기층의 상부를 제1 플라즈마 처리하는 단계를 포함하고, 상기 제1 무기층을 형성하는 단계의 제1 원료 물질은 수소(H2)를 포함하고, 상기 제1 플라즈마 처리하는 단계의 제2 원료 물질은 수소만을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 원료 물질은 실레인(SiH4), 암모니아(NH3), 아산화질소(N2O), 및 질소(N2) 중 적어도 하나를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 무기층을 형성하는 단계 및 상기 제1 플라즈마 처리하는 단계는 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱(spacing) 각각을 동일하게 유지할 수 있다.
일 실시예에 의하면, 상기 제1 플라즈마 처리하는 단계는 10초 내지 30초 진행할 수 있다.
일 실시예에 의하면, 상기 박막 봉지층을 형성하는 단계는 상기 제1 무기층 상에 제2 무기층을 형성하는 단계를 더 포함하고, 상기 제2 무기층을 형성하는 단계의 제3 원료 물질은 상기 제1 원료 물질과 동일할 수 있다.
일 실시예에 의하면, 상기 박막 봉지층을 형성하는 단계는 상기 제2 무기층의 상부를 제2 플라즈마 처리하는 단계를 더 포함하고, 상기 제2 플라즈마 처리하는 단계의 제4 원료 물질은 수소만을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 무기층을 형성하는 단계 및 상기 제2 플라즈마 처리하는 단계는 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱 각각을 동일하게 유지할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치되는 발광 구조물, 및 상기 발광 구조물 상에 배치되는 박막 봉지층을 포함하고, 상기 박막 봉지층은 하부 무기층, 상기 하부 무기층 상에 배치되는 유기층, 및 상기 유기층 상에 배치되는 상부 무기층을 포함하고, 상기 상부 무기층은 실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 제1-1 무기층, 및 상기 제1-1 무기층 상에 배치되고, 상기 제1-1 무기층과 동일한 물질을 포함하며, 상기 제1-1 무기층의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제1-2 무기층을 포함할 수 있다.
일 실시예에 의하면, 상기 제1-2 무기층이 포함하는 수소 원자의 개수는 상기 제1-1 무기층이 포함하는 수소 원자의 개수보다 클 수 있다.
일 실시예에 의하면, 상기 상부 무기층의 두께는 1200nm 이하일 수 있다.
일 실시예에 의하면, 상기 상부 무기층의 두께는 500nm 내지 700nm일수 있다.
일 실시예에 의하면, 상기 상부 무기층의 두께는 상기 하부 무기층의 두께보다 작을 수 있다.
일 실시예에 의하면, 상기 제1-2 무기층의 두께는 5nm 내지 8nm일 수 있다.
일 실시예에 의하면, 상기 상부 무기층은 500시간 동안 85℃의 온도 및 85%의 습도 하에서 산화되지 않을 수 있다.
일 실시예에 의하면, 상기 상부 무기층의 굴절률과 상기 제1-1 무기층의 굴절률은 동일할 수 있다.
일 실시예에 의하면, 상기 상부 무기층은 상기 제1-2 무기층 상에 배치되고, 상기 제1-1 무기층과 동일한 물질을 포함하는 제2-1 무기층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 상부 무기층은 상기 제2-1 무기층 상에 배치되고, 상기 제2-1 무기층과 동일한 물질을 포함하며, 상기 제2-1 무기층의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제2-2 무기층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 상부 무기층의 두께는 500nm 내지 700nm 이고, 상기 제2-2 무기층의 두께는 5nm 내지 8nm일 수 있다.
일 실시예에 의하면, 상기 하부 무기층은 실리콘 질화물(SiN-x), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함하는 제3-1 무기층, 및 상기 제3-1 무기층 상에 배치되고, 상기 제3-1 무기층과 동일한 물질을 포함하며, 상기 제3-1 무기층의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제3-2 무기층을 포함할 수 있다.
일 실시예에 의하면, 상기 3-1 무기층은 500시간 동안 85℃의 온도 및 85%의 습도 하에서 산화되지 않고, 상기 제3-2 무기층은 상기 하부 무기층 상에 수소 플라즈마 처리하여 형성될 수 있다.
박막 봉지층을 형성하는 단계가 제1 플라즈마 처리하는 단계 및 제2 플라즈마 처리하는 단계 중 적어도 하나를 포함함으로써, 상부 무기층의 댕글링 본드 중 적어도 일부는 수소와 결합할 수 있다. 이로 인해, 박막 봉지층은 500시간 동안 85℃의 온도 및 85%의 습도 하에서 산화되지 않으면서도, 박막 봉지층의 두께는 최소화될 수 있다. 따라서, 표시 장치는 플렉서블 특성을 발현하기 용이할 수 있다.
제1 및 제2 플라즈마 처리하는 단계는 무기층을 형성하는 단계와 동일한 화학 기상 증착 설비를 이용하여 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱을 동일하게 유지할 수 있다. 따라서, 박막 봉지층의 무기층을 별도의 무기 물질을 갖는 여러층으로 증착하는 것과 달리, 추가되는 공정 시간을 최소화할 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치를 절단한 단면도이다.
도 3은 도 2의 박막 봉지층을 확대한 제1 실시예를 나타내는 단면도이다.
도 4는 도 2의 박막 봉지층을 확대한 제2 실시예를 나타내는 단면도이다.
도 5는 도 2의 박막 봉지층을 확대한 제3 실시예를 나타내는 단면도이다.
도 6은 도 2의 박막 봉지층을 확대한 제4 실시예를 나타내는 단면도이다.
도 7은 도 2의 박막 봉지층을 확대한 제5 실시예를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)으로 구획될 수 있다.
일 실시예에서, 표시 영역(DA)에 복수의 화소들이 배치될 수 있다. 상기 화소들은 매트릭스 형태로 표시 영역(DA)에 전체적으로 배열될 수 있다. 다만, 이는 예시적인 것으로, 상기 화소들은 표시 영역(DA)에서 다양한 형태로 배열될 수 있다. 표시 장치(10)는 상기 화소들을 통해 표시 영역(DA)에 영상을 표시할 수 있다. 표시 장치(10)는 유기 발광 표시 장치일 수 있다. 다만, 이는 예시적인 것으로, 표시 장치(10)는 액정 표시 장치, 양자점을 포함하는 액정 표시 장치, 전기 영동 표시 장치, 플라즈마 표시 장치 등일 수 있다.
비표시 영역(NDA)에는 구동부들(예를 들어, 게이트 구동부 및/또는 데이터 구동부)이 배치될 수 있고, 집적회로와 같은 각종 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있다. 비표시 영역(NDA)은 평면 상에서 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
도 2는 도 1의 표시 장치를 절단한 단면도이다. 도 2는 표시 장치(10)의 표시 영역(DA) 및 비표시 영역(NDA)을 나타낼 수 있다.
도 2를 참조하면, 표시 장치(10)는 기판(SUB), 버퍼층(BFF), 트랜지스터(TR), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 발광 구조물(EST), 화소 정의막(PDL), 및 박막 봉지층(TFE)을 포함할 수 있다. 트랜지스터(TR) 및 발광 구조물(EST)은 표시 영역(DA)에 배치될 수 있다. 트랜지스터(TR)는 액티브층(ACT), 게이트 전극(GAT), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 발광 구조물(EST)은 하부 전극층(ADE), 중간층(EML), 및 상부 전극층(CTE)을 포함할 수 있다.
일 실시예에서, 기판(SUB)은 유리 기판, 석영 기판, 플라스틱 기판 등을 포함할 수 있다. 기판(SUB)이 플라스틱 기판일 경우, 플렉서블(flexible), 폴더블(foldable), 벤더블(bendable), 또는 롤러블(rollable) 특성을 갖는 다양한 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리에테르술폰(polyethersulphone; PES), 폴리아크릴레이트(polyacrylate; PAR), 폴리에테르 이미드(polyetherimide; PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate; PEN), 폴리에틸렌 테레프탈레이트(polyethyleneterepthalate; PET), 폴리페닐렌 설파이드(polyphenylene sulfide; PPS), 폴리아릴레이트(polyarylate; PAR), 폴리이미드(polyimide; PI), 폴리카보네이트(polycarbonate; PC), 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate; CAP) 중 적어도 하나의 고분자 수지를 포함할 수 있다. 또한, 기판(SUB)은 상기 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 배치된 무기물을 포함하는 배리어층을 포함하는 다층 구조를 가질 수 있다. 예를 들어, 상기 배리어층은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 및 실리콘 산질화물(SiOxNy) 중 적어도 하나를 포함할 수 있다. 따라서, 기판(SUB)은 단층 구조 또는 다층 구조를 가질 수 있다.
버퍼층(BFF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BFF)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 트랜지스터(TR)의 액티브층(ACT)으로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BFF)이 액티브층(ACT)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절함으로써, 액티브층(ACT)이 균일하게 형성될 수 있다.
액티브층(ACT)은 버퍼층(BFF) 상에 배치될 수 있다. 일 실시예에서, 액티브층(ACT)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 상기 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 다른 실시예에서, 액티브층(ACT)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는 아연, 인듐, 갈륨, 주석, 티타늄, 인의 산화물 중 하나 또는 이들의 조합을 포함할 수 있다. 구체적으로, 상기 산화물 반도체는 아연 산화물, 아연-주석 산화물, 아연-인듐 산화물, 인듐 산화물, 티타늄 산화물, 인듐-갈륨-아연 산화물, 및 인듐-아연-주석 산화물 중 하나 이상을 포함할 수 있다.
게이트 절연층(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연층(GI)은 액티브층(ACT)과 게이트 전극(GAT)을 절연하는 역할을 수행할 수 있다. 게이트 절연층(GI)은 절연 물질을 포함할 수 있다. 예를 들어, 게이트 절연층(GI)은 실리콘 산화물, 실리콘 질화물, 티타늄 산화물, 탄탈륨 산화물 등을 포함할 수 있다.
게이트 전극(GAT)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GAT)에는 트랜지스터(TR)에 온/오프 신호를 인가하는 게이트 신호가 인가될 수 있다. 게이트 전극(GAT)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 예를 들어, 게이트 전극(GAT)은 은, 은을 함유하는 합금, 몰리브데늄, 몰리브데늄을 함유하는 합금, 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 텅스텐, 텅스텐 질화물, 구리, 니켈, 크롬, 크롬 질화물, 티타늄, 탄탈륨, 백금, 스칸듐, 인듐-주석 산화물, 인듐-아연 산화물 등을 포함할 수 있다.
층간 절연층(ILD)은 게이트 전극(GAT) 상에 배치될 수 있다. 층간 절연층(ILD)은 게이트 전극(GAT)과 소스 전극(SE) 및 드레인 전극(DE)을 절연하는 역할을 수행할 수 있다. 층간 절연층(ILD)은 절연 물질을 포함할 수 있다. 예를 들어, 층간 절연층(ILD)은 실리콘 산화물, 실리콘 질화물, 티타늄 산화물, 탄탈륨 산화물 등을 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연층(ILD) 상에 배치될 수 있다. 게이트 전극(GAT)의 온/오프에 따라, 소스 전극(SE)은 드레인 전극(DE)으로 신호를 전달할 수 있고, 드레인 전극(DE)은 하부 전극층(ADE)으로 신호를 전달할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 층간 절연층(ILD) 및 게이트 절연층(GI)을 관통하는 콘택홀에 의해 액티브층(ACT)에 접촉할 수 있다.
비아 절연층(VIA)은 소스 전극(SE) 및 드레인 전극(DE) 상에 배치될 수 있다. 비아 절연층(VIA)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 비아 절연층(VIA)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 포함할 수 있다. 비아 절연층(VIA)은 실질적으로 평탄한 상면을 갖도록 형성될 수 있다.
하부 전극층(ADE)은 비아 절연층(VIA) 상에 배치될 수 있다. 하부 전극층(ADE)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 하부 전극층(ADE)은 비아 절연층(VIA)을 관통하는 콘택홀에 의해 드레인 전극(DE)과 연결될 수 있다. 일 실시예에서, 하부 전극층(ADE)은 애노드(anode) 전극으로 사용될 수 있다. 다른 실시예에서, 하부 전극층(ADE)은 캐소드(cathode) 전극으로 사용될 수 있다.
화소 정의막(PDL)은 하부 전극층(ADE) 상에 배치될 수 있다. 화소 정의막(PDL)은 상기 각 화소의 발광 영역을 구획할 수 있다. 화소 정의막(PDL)은 유기 물질을 포함하는 유기 절연막일 수 있다. 예를 들면, 화소 정의막(PDL)은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질을 포함할 수 있다. 화소 정의막(PDL)은 하부 전극층(ADE)의 상면을 노출하는 개구를 포함할 수 있다.
중간층(EML)은 하부 전극층(ADE) 상에 배치될 수 있다. 중간층(EML)은 단일층으로 제공될 수 있으나, 다양한 기능층을 포함하는 다중층으로 제공될 수 있다. 예를 들어, 중간층(EML)은 정공 주입층(hole injection layer), 정공 수송층(hole transport layer), 발광층(emission layer), 전자 수송층(electron transport layer), 전자 주입층(electron injection layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다.
상부 전극층(CTE)은 중간층(EML) 상에 배치될 수 있다. 상부 전극층(CTE)은 중간층(EML) 상에서 화소 정의막(PDL)을 덮을 수 있다. 일 실시예에서, 상부 전극층(CTE)은 캐소드 전극으로 사용될 수 있다. 다른 실시예에서, 상부 전극층(CTE)은 애노드 전극으로 사용될 수 있다.
박막 봉지층(TFE)은 상부 전극층(CTE) 상에 배치될 수 있다. 박막 봉지층(TFE)은 외부의 수분 및 산소의 침투를 방지할 수 있다. 박막 봉지층(TFE)은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함할 수 있다. 상기 적어도 하나의 무기층과 상기 유기층은 서로 교번적으로 적층될 수 있다. 일 실시예에서, 박막 봉지층(TFE)은 하부 무기층(TFE1), 하부 무기층(TFE1) 상에 배치되는 유기층(TFE2), 및 유기층(TFE2) 상에 배치되는 상부 무기층(TFE3)을 포함할 수 있으나, 이에 제한되지 않는다.
한편, 박막 봉지층은 외부의 수분 및 산소의 침투를 완전히 방지하지는 못할 수 있다. 따라서, 일정한 조건 하에서 박막 봉지층은 외부의 수분 및 산소에 의하여 산화되지 않는 것을 박막 봉지층의 최소 배리어 기준으로 삼을 수 있다. 예를 들면, 박막 봉지층이 500시간 동안 85℃의 온도 및 85%의 습도 하에서 산화되지 않는 것을 상기 최소 배리어 기준으로 삼을 수 있다. 다만, 박막 봉지층의 상기 최소 배리어 기준을 만족시키기 위하여, 박막 봉지층은 소정의 두께를 가질 수 있다.
또한, 최근에는 접거나 말아서 보관할 수 있는 플렉서블 표시(flexible display) 장치가 개발되고 있다. 상기 플렉서블 표시 장치는 플렉서블 특성을 가질 수 있다. 예를 들면, 상기 플렉서블 표시 장치는 폴더블(foldable), 벤더블(bendable), 롤러블(rollable), 또는 스트레쳐블(stretchable) 특성을 가질 수 있다. 상기 플렉서블 표시 장치는 대체로 중량이 가볍고, 충격에 강한 성질을 가질 수 있다. 상기 플렉서블 표시 장치의 두께가 너무 두꺼워지면 상기 플렉서블 특성을 발현하기 어려울 수 있다.
따라서, 두께를 줄이면서도 박막 봉지층의 상기 최소 배리어 기준을 만족하는 박막 봉지층이 요구될 수 있다.
도 3은 도 2의 박막 봉지층을 확대한 제1 실시예를 나타내는 단면도이다.
도 3을 참조하면, 박막 봉지층(TFE)은 하부 무기층(TFE1), 하부 무기층(TFE1) 상에 배치되는 유기층(TFE2), 및 유기층(TFE2) 상에 배치되는 상부 무기층(TFE3)을 포함할 수 있다.
상부 무기층(TFE3)은 실리콘 질화물(SiNx) 및 실리콘 산질화물(SiOxNy) 중 적어도 하나를 포함하는 제1-1 무기층(IOD1) 및 제1-1 무기층(IOD1) 상에 배치되고, 제1-1 무기층(IOD1)과 동일한 물질을 포함하며, 제1-1 무기층(IOD1)의 댕글링 본드(dangling bond)의 개수보다 적은 개수의 댕글링 본드를 포함하는 제1-2 무기층(IOU1)을 포함할 수 있다. 제1-2 무기층(IOU1)이 포함하는 수소 원자의 개수는 제1-1 무기층(IOD1)이 포함하는 수소 원자의 개수보다 클 수 있다. 제1-1 무기층(IOD1)과 제1-2 무기층(IOU1)을 포함하여 제1 무기층(IOL1)이라 정의할 수 있고, 이 경우 제1 무기층(IOL1)은 상부 무기층(TFE3)일 수 있다.
한편, 댕글링 본드가 많을수록 외부의 수분 및 산소는 박막 봉지층(TFE)의 상부 무기층(TFE3)에 침투하기 용이할 수 있다. 다시 말하면, 댕글링 본드가 많을수록 박막 봉지층(TFE)은 배리어 특성이 저하될 수 있다. 따라서, 박막 봉지층(TFE)의 상부 무기층(TFE3)이 적은 개수의 댕글링 본드를 포함하는 제1-2 무기층(IOU1)을 포함함으로써, 본 발명은 박막 봉지층(TFE)의 배리어 특성을 개선시킬 수 있다.
상부 무기층(TFE3)은 제1-2 무기층(IOU1)을 포함함으로써, 상부 무기층(TFE3)은 약 500시간 동안 약 85℃의 온도 및 약 85%의 습도 하에서 산화되지 않을 수 있다. 즉, 상부 무기층(TFE3)은 상기 최소 배리어 기준을 만족할 수 있다.
상부 무기층(TFE3)이 제1-2 무기층(IOU1)을 포함하지 않는 경우, 시간의 경과에 따라 실리콘(Si)의 화학 결합 상태(chemical state)에서 Si-OxNy의 피크가 낮아지고, Si-Nx의 피크도 낮아지며, Si-Ox의 피크는 높아질 수 있다. 상부 무기층(TFE3)이 제1-2 무기층(IOU1)을 포함하는 경우, 시간의 경과에 따라 Si-OxNy의 피크 및 Si-Nx의 피크들은 변화가 없을 수 있다. 이로 인해, 상부 무기층(TFE3)은 제1-2 무기층(IOU1)을 포함함으로써, 산화가 억제되는 것을 예측할 수 있다. 즉, 상부 무기층(TFE3)은 제1-2 무기층(IOU1)을 포함함으로써, 배리어 특성이 개선될 수 있다.
또한, 박막 봉지층(TFE)은 제1-2 무기층(IOU1)을 포함함으로써, 박막 봉지층(TFE)의 두께를 줄일 수 있다. 다시 말하면, 종래에 상기 최소 배리어 기준을 만족하기 위하여 상부 무기층(TFE3)은 상대적으로 큰 두께를 가졌으나, 박막 봉지층(TFE)의 배리어 특성이 개선됨으로써, 상부 무기층(TFE3)의 두께(d1)를 크게 형성하지 않아도 상기 최소 배리어 기준을 만족할 수 있다. 즉, 상부 무기층(TFE3)의 두께(d1)를 줄일 수 있다. 보다 상세하게는, 상부 무기층(TFE3)의 두께(d1)는 약 1200nm 이하일 수 있다. 구체적으로, 상부 무기층(TFE3)의 두께(d1)는 약 500nm 내지 약 700nm일 수 있다. 또한, 상부 무기층(TFE3)의 두께(d1)는 하부 무기층(TFE1)의 두께보다 작을 수 있다. 따라서, 상부 무기층(TFE3)의 두께(d1)를 줄임으로써, 박막 봉지층(TFE)의 두께를 줄일 수 있다. 이로 인해, 표시 장치(10)의 두께를 줄여 상기 플렉서블 특성을 발현하기 용이할 수 있다.
또한, 제1-2 무기층(IOU1)의 두께(t1)는 매우 얇을 수 있다. 구체적으로, 제1-2 무기층(IOU1)의 두께(t1)는 약 5nm 내지 약 8nm일 수 있다. 따라서, 상부 무기층(TFE3)의 두께(d1)는 약 1200nm이하이고, 구체적으로는 상부 무기층(TFE3)의 두께(d1)는 약 500nm 내지 약 700nm일 수 있는 반면에, 제1-2 무기층(IOU1)의 두께(t1)는 약 5nm 내지 약 8nm일 수 있다. 따라서, 제1-2 무기층(IOU1)의 두께(t1)는 상부 무기층(TFE3)의 두께(d1)의 약 5% 이하를 차지할 수 있다. 구체적으로, 제1-2 무기층(IOU1)의 두께(t1)는 상부 무기층(TFE3)의 두께(d1)의 약 0.4% 내지 약 1.6% 만을 차지할 수 있다. 이로 인해, 제1-2 무기층(IOU1)은 상부 무기층(TFE3)의 막 특성에 영향을 주지 않을 수 있다. 다시 말하면, 제1-2 무기층(IOU1)은 상부 무기층(TFE3)의 배리어 특성을 개선시키지만 굴절률은 변화시키지 않을 수 있다. 구체적으로, 상부 무기층(TFE3)의 굴절률과 제1-1 무기층(IOD1)의 굴절률은 동일할 수 있다. 보다 상세하게는, 상부 무기층(TFE3)은 제1-2 무기층(IOU1)을 포함하더라도, 상부 무기층(TFE3)의 투과율은 저하되지 않을 수 있다. 제1-2 무기층(IOU1)은 제1 무기층(IOL1) 상에 수소 플라즈마 처리하여 형성될 수 있다. 상기 수소 플라즈마 처리에 대해서는 후술한다.
도 4는 도 2의 박막 봉지층을 확대한 제2 실시예를 나타내는 단면도이다.
도 4를 참조하면, 박막 봉지층(TFE)은 하부 무기층(TFE1), 하부 무기층(TFE1) 상에 배치되는 유기층(TFE2), 및 유기층(TFE2) 상에 배치되는 상부 무기층(TFE3)을 포함할 수 있다.
상부 무기층(TFE3)은 실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 제1-1 무기층(IOD1), 제1-1 무기층(IOD1) 상에 배치되고, 제1-1 무기층(IOD1)과 동일한 물질을 포함하며, 제1-1 무기층(IOD1)의 댕글링 본드(dangling bond)의 개수보다 적은 개수의 댕글링 본드를 포함하는 제1-2 무기층(IOU1), 및 제1-2 무기층(IOU1) 상에 배치되고, 제1-1 무기층(IOD1)과 동일한 물질을 포함하는 제2-1 무기층(IOD2)을 더 포함할 수 있다. 이 경우 제1-1 무기층(IOD1)과 제1-2 무기층(IOU1)을 포함하여 제1 무기층(IOL1)이라 정의할 수 있고, 제2-1 무기층(IOD2)을 제2 무기층(IOL2)이라 정의할 수 있다.
제2-1 무기층(IOD2)과 제1-1 무기층(IOD1)은 실질적으로 동일한 물질을 포함할 수 있다. 제1-2 무기층(IOU1)이 포함하는 수소 원자의 개수는 제1-1 무기층(IOD1)이 포함하는 수소 원자의 개수보다 클 수 있다. 따라서, 제1-2 무기층(IOU1)이 포함하는 수소 원자의 개수는 제2-1 무기층(IOD2)이 포함하는 수소 원자의 개수보다도 클 수 있다. 즉, 본 발명의 제2 실시예에 따른 박막 봉지층(TFE)의 상부 무기층(TFE3)은 수소 원자를 많이 포함하는 제1-2 무기층(IOU1)이 아닌, 수소 원자를 적게 포함하는 제2-1 무기층(IOD2)을 최상단에 포함할 수 있다.
도 5는 도 2의 박막 봉지층을 확대한 제3 실시예를 나타내는 단면도이다.
도 5를 참조하면, 박막 봉지층(TFE)은 하부 무기층(TFE1), 하부 무기층(TFE1) 상에 배치되는 유기층(TFE2), 및 유기층(TFE2) 상에 배치되는 상부 무기층(TFE3)을 포함할 수 있다. 상부 무기층(TFE3)은 제1 무기층(IOL1) 및 제1 무기층(IOL1) 상에 배치되는 제2 무기층(IOL2)을 포함할 수 있다.
제1 무기층(IOL1)은 실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 제1-1 무기층(IOD1) 및 제1-1 무기층(IOD1) 상에 배치되고, 제1-1 무기층(IOD1)과 동일한 물질을 포함하며, 제1-1 무기층(IOD1)의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제1-2 무기층(IOU1)을 포함할 수 있다. 제1-2 무기층(IOU1)이 포함하는 수소 원자의 개수는 제1-1 무기층(IOD1)이 포함하는 수소 원자의 개수보다 클 수 있다.
제2 무기층(IOL2)은 실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 제2-1 무기층(IOD2) 및 제2-1 무기층(IOD2) 상에 배치되고, 제2-1 무기층(IOD2)과 동일한 물질을 포함하며, 제2-1 무기층(IOD2)의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제2-2 무기층(IOU2)을 포함할 수 있다. 제2-2 무기층(IOU2)이 포함하는 수소 원자의 개수는 제2-1 무기층(IOD2)이 포함하는 수소 원자의 개수보다 클 수 있다.
제2-1 무기층(IOD2)은 제1-2 무기층(IOU2) 상에 배치되고, 제1-1 무기층(IOD1)과 동일한 물질을 포함할 수 있다. 본 발명의 제3 실시예에 따른 박막 봉지층(TFE)의 상부 무기층(TFE3)은 제2-2 무기층(IOU2)을 포함함으로써, 제1 무기층(IOL1)의 두께(d2)를 줄일 수 있다. 이로 인해, 상부 무기층(TFE3)의 두께(d1)를 더 줄일 수 있다. 구체적으로, 상부 무기층(TFE3)의 두께(d1)는 약 500nm 내지 약 700nm일 수 있고, 제2-2 무기층(IOU2)의 두께(t2)는 약 5nm 내지 약 8nm일 수 있다.
제1-1 무기층(IOD1), 제1-2 무기층(IOU1), 제2-1 무기층(IOD2), 및 제2-2 무기층(IOU2)은 동일한 물질을 포함할 수 있다. 예를 들면, 상부 무기층(TFE3)은 실리콘 질화물을 포함할 수 있다. 다시 말하면, 제1-1 무기층(IOD1), 제1-2 무기층(IOU1), 제2-1 무기층(IOD2), 및 제2-2 무기층(IOU2)은 실리콘 질화물을 포함할 수 있다. 따라서, 본 발명은 상부 무기층이 실리콘 질화물을 포함하는 무기층과 실리콘 산질화물을 포함하는 무기층이 적층된 구조와는 다를 수 있다. 다만, 본 발명은 상부 무기층(TFE3)과 하부 무기층(TFE1)이 동일한 물질을 포함한다고 한정하는 것은 아니다.
제1-1 무기층(IOD1)과 제2-1 무기층(IOD2)은 동일한 개수의 댕글링 본드를 포함할 수 있고, 제1-2 무기층(IOU1)과 제2-2 무기층(IOU2)은 동일한 개수의 댕글링 본드를 포함할 수 있다. 구체적으로, 제1-1 무기층(IOD1)과 제2-1 무기층(IOD2)이 포함하는 댕글링 본드는 제1-2 무기층(IOU1)과 제2-2 무기층(IOU2)이 포함하는 댕글링 본드보다 적을 수 있다. 또한, 제1-1 무기층(IOD1)과 제2-1 무기층(IOD2)이 포함하는 수소 원자는 제1-2 무기층(IOU1)과 제2-2 무기층(IOU2)이 포함하는 수소 원자보다 적을 수 있다. 다시 말하면, 제1-1 무기층(IOD1)과 제2-1 무기층(IOD2)은 실질적으로 동일하고, 제1-2 무기층(IOU1)과 제2-2 무기층(IOU2)은 실질적으로 동일할 수 있다.
즉, 본 발명의 제3 실시예에 따른 박막 봉지층(TFE)의 상부 무기층(TFE3)은 수소 원자를 많이 포함하는 무기층(예를 들면, 제1-2 무기층(IOU1) 및 제2-2 무기층(IOU2))을 이층구조로 포함할 수 있다. 다만, 이에 제한되는 것이 아니고, 박막 봉지층(TFE)의 상부 무기층(TFE3)은 수소 원자를 많이 포함하는 무기층을 다층구조로 포함할 수 있다. 제2-2 무기층(IOU2)은 제2 무기층(IOL2) 상에 수소 플라즈마 처리하여 형성될 수 있다. 상기 수소 플라즈마 처리에 대해서는 후술한다.
도 6은 도 2의 박막 봉지층을 확대한 제4 실시예를 나타내는 단면도이다.
도 6을 참조하면, 박막 봉지층(TFE)은 하부 무기층(TFE1), 하부 무기층(TFE1) 상에 배치되는 유기층(TFE2), 및 유기층(TFE2) 상에 배치되는 상부 무기층(TFE3)을 포함할 수 있다.
상부 무기층(TFE3)은 제2-2 무기층(IOU2) 상에 배치되고, 제1-1 무기층(IOD1) 및 제2-1 무기층(IOD2)과 동일한 물질을 포함하는 제3 무기층(IOL3)을 더 포함할 수 있다. 따라서, 박막 봉지층(TFE)의 상부 무기층(TFE3)은 수소 원자를 많이 포함하는 무기층(예를 들면, 제1-2 무기층(IOU1) 및 제2-2 무기층(IOU2))이 아닐 수 있고, 박막 봉지층(TFE)의 상부 무기층(TFE3)은 제1-1 무기층(IOD1) 및 제2-1 무기층(IOD2)과 같이 수소 원자를 적게 포함하는 제3 무기층(IOL3)을 최상단에 포함할 수 있다.
도 7은 도 2의 박막 봉지층을 확대한 제5 실시예를 나타내는 단면도이다.
도 7을 참조하면, 박막 봉지층(TFE)은 하부 무기층(TFE1), 하부 무기층(TFE1) 상에 배치되는 유기층(TFE2), 및 유기층(TFE2) 상에 배치되는 상부 무기층(TFE3)을 포함할 수 있다.
하부 무기층(TFE1)은 실리콘 질화물(SiN-x), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함하는 제3-1 무기층(IOD4) 및 제3-1 무기층(IOD4) 상에 배치되고, 제3-1 무기층(IOD4)과 동일한 물질을 포함하며, 제3-1 무기층(IOD4)의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제3-2 무기층(IOU4)을 포함할 수 있다.
하부 무기층(TFE1)이 제3-2 무기층(IOU4)을 포함함으로써, 제3-1 무기층(IOD4)은 약 500시간 동안 약 85℃의 온도 및 약 85%의 습도 하에서 산화되지 않을 수 있고, 제3-2 무기층(IOU4)은 하부 무기층(TFE1) 상에 수소 플라즈마 처리하여 형성될 수 있다. 상기 수소 플라즈마 처리에 대해서는 후술한다.
상부 무기층(TFE3)은 제1-2 무기층(IOU1)을 포함함으로써, 상부 무기층(TFE3)의 두께(d1)를 줄일 수 있고, 하부 무기층(TFE1)은 제3-2 무기층(IOU4)을 포함함으로써, 하부 무기층(TFE1)의 두께(d3)를 줄일 수 있다. 따라서, 박막 봉지층(TFE)의 상기 최소 배리어 기준을 만족하면서도 박막 봉지층(TFE)의 두께를 최소화 함으로써, 플렉서블 특성을 발현하기에 용이할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 2, 도 3, 및 도 8을 참조하면, 표시 장치(10)의 제조 방법은 기판(SUB) 상에 발광 구조물(EST)을 형성하는 단계(S100) 및 화학 기상 증착 설비를 이용하여 발광 구조물(EST) 상에 박막 봉지층(TFE)을 형성하는 단계를 포함하고, 박막 봉지층(TFE)을 형성하는 단계는 제1 무기층(IOL1)을 형성하는 단계(S200) 및 제1 무기층(IOL1)의 상부를 제1 플라즈마 처리하는 단계(S210)를 포함할 수 있다.
기판(SUB) 상에 발광 구조물(EST)을 형성하는 단계(S100)에서는 기판(SUB) 상에 버퍼층(BFF), 적어도 하나의 트랜지스터(TR), 및 적어도 하나의 절연층을 형성한 이후에, 하부 전극층(ADE)(예를 들어, 애노드 전극), 중간층(EML), 및 상부 전극층(CTE)(예를 들어, 캐소드 전극)을 포함하는 발광 구조물(EST)을 형성할 수 있다.
박막 봉지층(TFE)을 형성하는 단계는 제1 무기층(IOL1)을 형성하는 단계 이전에 하부 무기층(TFE1)을 형성하는 단계 및 하부 무기층(TFE1) 상에 유기층(TFE2)을 형성하는 단계를 더 포함할 수 있다.
제1 무기층(IOL1)을 형성하는 단계(S200)에서는 상기 화학 기상 증착 설비에 원료 물질을 주입하고, 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱(spacing)을 설정하여 진행할 수 있다. 이는 제1 무기층(IOL1)이 실리콘 질화물 및 실리콘 산질화물 중 어느 것을 포함할지에 따라 선택될 수 있다. 상기 스페이싱은 화학 기상 증착 설비의 증착 물질이 분사되는 곳으로부터 증착되는 곳까지의 간격일 수 있다.
제1 무기층(IOL1)을 형성하는 단계(S200)의 제1 원료 물질은 수소(H2)를 포함할 수 있다. 또한, 상기 제1 원료 물질은 실레인(SiH4), 암모니아(NH3), 아산화질소(N2O), 및 질소(N2) 중 적어도 하나를 더 포함할 수 있다.
제1 무기층(IOL1)의 상부를 제1 플라즈마 처리하는 단계(S210)에서는 제1 무기층(IOL1)의 상부를 제1-2 무기층(IOU1)으로 변환시킬 수 있다. 제1 플라즈마 처리하는 단계(S210)의 제2 원료 물질은 수소만을 포함할 수 있다. 즉, 제1 플라즈마 처리하는 단계(S210)는 수소 플라즈마 처리하는 단계일 수 있다. 다시 말하면, 제1 플라즈마 처리하는 단계(S210)는 제1 무기층(IOL1)과는 다른 물질을 새로 증착하는 단계가 아닐 수 있고, 제1 무기층(IOL1)의 상부의 일부를 변환하는 단계일 수 있다. 즉, 상기 화학 기상 증착 설비에 수소, 실레인, 암모니아, 아산화질소, 및 질소 등의 가스 비율을 변경하여 또 다른 무기층을 증착하는 것과는 다를 수 있다.
제1 플라즈마 처리하는 단계(S210)에 의해서 제1 무기층(IOL1)은 수소 플라즈마의 영향을 받지 않은 제1-1 무기층(IOD1) 및 수소 플라즈마의 영향을 받은 제1-2 무기층(IOU1)으로 구분될 수 있다. 보다 상세하게는, 제1 플라즈마 처리하는 단계(S210)에 의해 제1 무기층(IOL1)이 포함하는 댕글링 본드 중 적어도 일부는 수소와 결합할 수 있다. 즉, 제1 무기층(IOL1)의 댕글링 본드 중 제1 플라즈마 처리하는 단계(S210)에 의해 수소와 결합한 댕글링 본드가 존재하는 부분까지의 경계로 제1-1 무기층(IOD1)과 제1-2 무기층(IOU1)이 구분될 수 있다. 따라서, 도 3 내지 도 7에서 제1-1 무기층(IOD1)과 제1-2 무기층(IOU1)의 경계는 직선 형태로 도시된 것과는 달리, 직선이 아닐 수 있고, 전체적으로 횡축의 형태를 가지면 충분할 수 있다.
제1 무기층(IOL1)을 형성하는 단계(S200) 및 제1 플라즈마 처리하는 단계(S210)는 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱 각각을 동일하게 유지할 수 있다. 따라서, 과도한 공정 시간이 추가되지 않을 수 있다.
또한, 제1 플라즈마 처리하는 단계(S210)의 진행 시간에 따라 제1-2 무기층(IOU1)의 두께가 증가할 수 있다. 따라서, 전술한대로 제1-2 무기층(IOU1)의 두께는 약 5nm 내지 약 8nm를 갖고, 과도한 공정 시간을 방지하기 위해서, 제1 플라즈마 처리하는 단계(S210)는 약 10초 내지 약 30초(바람직하게는, 약 15초 내지 약 20초) 진행할 수 있다. 이로 인해, 상기 최소 배리어 기준을 만족하는 제1-2 무기층(IOU1)을 형성하고, 추가 공정 시간을 최소화할 수 있다.
다시 말하면, 제1 플라즈마 처리하는 단계(S210)는 제1 무기층(IOL1)을 형성하는 단계와 동일한 상기 화학 기상 증착 설비를 이용하여 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱을 동일하게 유지하고, 원료 물질을 수소만을 사용하며, 약 15초 내지 약 20초 진행함으로써, 추가되는 공정 시간을 최소화하면서도 배리어 특성이 우수한 제1-2 무기층(IOU1)을 형성할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 2, 도 4, 및 도 9를 참조하면, 표시 장치(10)의 제조 방법은 기판(SUB) 상에 발광 구조물(EST)을 형성하는 단계(S110) 및 화학 기상 증착 설비를 이용하여 발광 구조물(EST) 상에 박막 봉지층(TFE)을 형성하는 단계를 포함하고, 박막 봉지층(TFE)을 형성하는 단계는 제1 무기층(IOL1)을 형성하는 단계(S201), 제1 무기층(IOL1)의 상부를 제1 플라즈마 처리하는 단계(S211), 및 제2 무기층(IOL2)을 형성하는 단계(S301)를 포함할 수 있다.
제2 무기층(IOL2)을 형성하는 단계(S301)의 제3 원료 물질은 상기 제1 원료 물질과 동일할 수 있다. 다시 말하면, 상기 제3 원료 물질을 수소를 포함할 수 있고, 실레인, 암모니아, 아산화질소, 및 질소 중 적어도 하나를 더 포함할 수 있다. 이로 인해, 제1 무기층(IOL1) 및 제2 무기층(IOL2)은 동일한 물질을 포함할 수 있다. 예를 들면, 제1 무기층(IOL1)이 실리콘 질화물을 포함하는 경우, 제2 무기층(IOL2)도 실리콘 질화물을 포함할 수 있다. 또한, 제1 무기층(IOL1)이 실리콘 산질화물을 포함하는 경우, 제2 무기층(IOL2)도 실리콘 산질화물을 포함할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 2, 도 5, 및 도 10을 참조하면, 표시 장치(10)의 제조 방법은 기판(SUB) 상에 발광 구조물(EST)을 형성하는 단계(S120) 및 화학 기상 증착 설비를 이용하여 발광 구조물(EST) 상에 박막 봉지층(TFE)을 형성하는 단계를 포함하고, 박막 봉지층(TFE)을 형성하는 단계는 제1 무기층(IOL1)을 형성하는 단계(S202), 제1 무기층(IOL1)의 상부를 제1 플라즈마 처리하는 단계(S212), 제2 무기층(IOL2)을 형성하는 단계(S302), 및 제2 무기층(IOL2)의 상부를 제2 플라즈마 처리하는 단계(S312)를 포함할 수 있다.
제2 무기층(IOL2)의 상부를 제2 플라즈마 처리하는 단계(S312)에서는 제2 무기층(IOL2)의 상부를 제2-2 무기층(IOU2)으로 변환시킬 수 있다. 제2 플라즈마 처리하는 단계(S312)의 제4 원료 물질은 수소만을 포함할 수 있다. 즉, 제2 플라즈마 처리하는 단계(S312)는 수소 플라즈마 처리하는 단계일 수 있다. 다시 말하면, 제2 플라즈마 처리하는 단계(S312)는 제2 무기층(IOL2)과는 다른 물질을 새로 증착하는 단계가 아닐 수 있고, 제2 무기층(IOL2)의 상부의 일부를 변환하는 단계일 수 있다. 즉, 상기 화학 기상 증착 설비에 수소, 실레인, 암모니아, 아산화질소, 및 질소 등의 가스 비율을 변경하여 또 다른 무기층을 증착하는 것과는 다를 수 있다.
제2 플라즈마 처리하는 단계(S312)에 의해서 제2 무기층(IOL2)은 수소 플라즈마의 영향을 받지 않은 제2-1 무기층(IOD2) 및 수소 플라즈마의 영향을 받은 제2-2 무기층(IOU2)으로 구분될 수 있다. 보다 상세하게는, 제2 플라즈마 처리하는 단계(S312)에 의해 제2 무기층(IOL2)이 포함하는 댕글링 본드 중 적어도 일부는 수소와 결합할 수 있다. 즉, 제2 무기층(IOL2)의 댕글링 본드 중 제2 플라즈마 처리하는 단계(S312)에 의해 수소와 결합한 댕글링 본드가 존재하는 부분까지의 경계로 제2-1 무기층(IOD2)과 제2-2 무기층(IOU2)이 구분될 수 있다. 따라서, 도 3 내지 도 7에서 직선 형태로 도시된 것과는 달리, 제2-1 무기층(IOD2)과 제2-2 무기층(IOU2)의 경계는 직선이 아닐 수 있고, 전체적으로 횡축의 형태를 가지면 충분할 수 있다.
제2 무기층(IOL2)을 형성하는 단계(S302) 및 제2 플라즈마 처리하는 단계(S312)는 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱 각각을 동일하게 유지할 수 있다. 따라서, 과도한 공정 시간이 추가되지 않을 수 있다.
또한, 제2 플라즈마 처리하는 단계(S312)의 진행 시간에 따라 제2-2 무기층(IOU2)의 두께가 증가할 수 있다. 과도한 공정 시간을 방지하기 위해서, 제2 플라즈마 처리하는 단계(S312)는 약 10초 내지 약 30초 진행할 수 있다. 전술한대로 제2-2 무기층(IOU2)의 두께는 약 5nm 내지 약 8nm인 경우, 박막 봉지층(TFE)의 상기 최소 배리어 기준을 만족할 수 있다. 따라서, 제2-2 무기층(IOU2)의 두께가 약 5nm 내지 약 8nm이기 위해서, 제2 플라즈마 처리하는 단계(S210)는 약 15초 내지 약 20초 진행할 수 있다. 이로 인해, 추가 공정 시간을 최소화할 수 있다.
다시 말하면, 제2 플라즈마 처리하는 단계(S312)는 제2 무기층(IOL2)을 형성하는 단계와 동일한 상기 화학 기상 증착 설비를 이용하여 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱을 동일하게 유지하고, 원료 물질을 수소만을 사용하며, 약 15초 내지 약 20초 진행함으로써, 추가되는 공정 시간을 최소화하면서도 배리어 특성이 우수한 제2-2 무기층(IOU2)을 형성할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
TFE : 박막 봉지층 TFE1 : 하부 무기층
TFE2 : 유기층 TFE3 : 상부 무기층
IOL1 : 제1 무기층 IOL2 : 제2 무기층
IOD1 : 제1-1 무기층 IOU1 : 제1-2 무기층
IOD2 : 제2-1 무기층 IOU2 : 제2-2 무기층
IOD4 : 제3-1 무기층 IOU4 : 제3-2 무기층

Claims (20)

  1. 기판 상에 발광 구조물을 형성하는 단계; 및
    화학 기상 증착 설비를 이용하여 상기 발광 구조물 상에 박막 봉지층을 형성하는 단계를 포함하고,
    상기 박막 봉지층을 형성하는 단계는
    제1 무기층을 형성하는 단계; 및
    상기 제1 무기층의 상부를 제1 플라즈마 처리하는 단계를 포함하고,
    상기 제1 무기층을 형성하는 단계의 제1 원료 물질은 수소(H2)를 포함하고, 상기 제1 플라즈마 처리하는 단계의 제2 원료 물질은 수소만을 포함하는 표시 장치의 제조 방법.
  2. 제1 항에 있어서, 상기 제1 원료 물질은 실레인(SiH4), 암모니아(NH3), 아산화질소(N2O), 및 질소(N2) 중 적어도 하나를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  3. 제1 항에 있어서, 상기 제1 무기층을 형성하는 단계 및 상기 제1 플라즈마 처리하는 단계는 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱(spacing) 각각을 동일하게 유지하는 것을 특징으로 하는 표시 장치의 제조 방법.
  4. 제1 항에 있어서, 상기 제1 플라즈마 처리하는 단계는 10초 내지 30초 진행하는 것을 특징으로 하는 표시 장치의 제조 방법.
  5. 제1 항에 있어서, 상기 박막 봉지층을 형성하는 단계는
    상기 제1 무기층 상에 제2 무기층을 형성하는 단계를 더 포함하고,
    상기 제2 무기층을 형성하는 단계의 제3 원료 물질은 상기 제1 원료 물질과 동일한 것을 특징으로 하는 표시 장치의 제조 방법.
  6. 제5 항에 있어서, 상기 박막 봉지층을 형성하는 단계는
    상기 제2 무기층의 상부를 제2 플라즈마 처리하는 단계를 더 포함하고,
    상기 제2 플라즈마 처리하는 단계의 제4 원료 물질은 수소만을 포함하는 표시 장치의 제조 방법.
  7. 제6 항에 있어서, 상기 제2 무기층을 형성하는 단계 및 상기 제2 플라즈마 처리하는 단계는 상기 화학 기상 증착 설비의 파워, 압력, 온도, 및 스페이싱 각각을 동일하게 유지하는 것을 특징으로 하는 표시 장치의 제조 방법.
  8. 기판 상에 배치되는 발광 구조물; 및
    상기 발광 구조물 상에 배치되는 박막 봉지층을 포함하고,
    상기 박막 봉지층은
    하부 무기층;
    상기 하부 무기층 상에 배치되는 유기층; 및
    상기 유기층 상에 배치되는 상부 무기층을 포함하고,
    상기 상부 무기층은
    실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를
    포함하는 제1-1 무기층; 및
    상기 제1-1 무기층 상에 배치되고, 상기 제1-1 무기층과
    동일한 물질을 포함하며, 상기 제1-1 무기층의 댕글링 본드의
    개수보다 적은 개수의 댕글링 본드를 포함하는 제1-2 무기층을
    포함하는 표시 장치.
  9. 제8 항에 있어서, 상기 제1-2 무기층이 포함하는 수소 원자의 개수는 상기 제1-1 무기층이 포함하는 수소 원자의 개수보다 큰 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서, 상기 상부 무기층의 두께는 1200nm 이하인 것을 특징으로 하는 표시 장치.
  11. 제8 항에 있어서, 상기 상부 무기층의 두께는 500nm 내지 700nm인 것을 특징으로 하는 표시 장치.
  12. 제8 항에 있어서, 상기 상부 무기층의 두께는 상기 하부 무기층의 두께보다 작은 것을 특징으로 하는 표시 장치.
  13. 제8 항에 있어서, 상기 제1-2 무기층의 두께는 5nm 내지 8nm인 것을 특징으로 하는 표시 장치.
  14. 제8 항에 있어서, 상기 상부 무기층은 500시간 동안 85℃의 온도 및 85%의 습도 하에서 산화되지 않는 것을 특징으로 하는 표시 장치.
  15. 제8 항에 있어서, 상기 상부 무기층의 굴절률과 상기 제1-1 무기층의 굴절률은 동일한 것을 특징으로 하는 표시 장치.
  16. 제8 항에 있어서, 상기 상부 무기층은
    상기 제1-2 무기층 상에 배치되고, 상기 제1-1 무기층과 동일한 물질을 포함하는 제2-1 무기층을 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 상부 무기층은
    상기 제2-1 무기층 상에 배치되고, 상기 제2-1 무기층과 동일한 물질을 포함하며, 상기 제2-1 무기층의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제2-2 무기층을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 상부 무기층의 두께는 500nm 내지 700nm 이고, 상기 제2-2 무기층의 두께는 5nm 내지 8nm인 것을 특징으로 하는 표시 장치.
  19. 제8 항에 있어서, 상기 하부 무기층은
    실리콘 질화물(SiN-x), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함하는 제3-1 무기층; 및
    상기 제3-1 무기층 상에 배치되고, 상기 제3-1 무기층과 동일한 물질을 포함하며, 상기 제3-1 무기층의 댕글링 본드의 개수보다 적은 개수의 댕글링 본드를 포함하는 제3-2 무기층을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서, 상기 3-1 무기층은 500시간 동안 85℃의 온도 및 85%의 습도 하에서 산화되지 않고, 상기 제3-2 무기층은 상기 하부 무기층 상에 수소 플라즈마 처리하여 형성되는 것을 특징으로 하는 표시 장치.
KR1020210011433A 2021-01-27 2021-01-27 표시 장치 및 이의 제조 방법 KR20220108855A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210011433A KR20220108855A (ko) 2021-01-27 2021-01-27 표시 장치 및 이의 제조 방법
US17/496,139 US20220238851A1 (en) 2021-01-27 2021-10-07 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210011433A KR20220108855A (ko) 2021-01-27 2021-01-27 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220108855A true KR20220108855A (ko) 2022-08-04

Family

ID=82495089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210011433A KR20220108855A (ko) 2021-01-27 2021-01-27 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20220238851A1 (ko)
KR (1) KR20220108855A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002294451A (ja) * 2001-03-30 2002-10-09 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4475009B2 (ja) * 2004-05-27 2010-06-09 凸版印刷株式会社 有機電界発光素子及びその製造方法
JP2016010889A (ja) * 2014-06-27 2016-01-21 富士フイルム株式会社 ガスバリアフィルムおよび機能性フィルムの製造方法
US10159120B2 (en) * 2015-06-12 2018-12-18 Sharp Kabushiki Kaisha EL display device and method for manufacturing EL display device
WO2019065020A1 (ja) * 2017-09-27 2019-04-04 富士フイルム株式会社 ガスバリアフィルム

Also Published As

Publication number Publication date
US20220238851A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
US10559249B2 (en) Device, television system, and electronic device
US20170063351A1 (en) Semiconductor device or electronic device including the semiconductor device
US12004381B2 (en) Display apparatus and method of manufacturing the same
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
US20150144952A1 (en) Display substrate, method of manufacturing the same, and display device including the same
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
WO2015107606A1 (ja) 表示装置及び薄膜トランジスタ基板
US10580930B2 (en) Graphene light emitting transistor and method for the fabrication thereof, active graphene light emitting display apparatus
US20150129864A1 (en) Organic-inorganic hybrid transistor
US20160343874A1 (en) Low temperature poly-silicon thin-film transistor and manufacturing method thereof
US20220320449A1 (en) Thin film transistor and method for manufacturing the same, display device
US8563368B2 (en) Thin film transistor array panel and method for manufacturing the same
US20210175360A1 (en) Thin film transistor and method for manufacturing the same
JPS615577A (ja) 薄膜半導体装置
US20140167035A1 (en) Array Substrate and Method for Manufacturing The Same, and Display Device
CN110729312A (zh) 显示基板及其制备方法、显示装置
KR20220108855A (ko) 표시 장치 및 이의 제조 방법
KR20220082982A (ko) 표시 장치 및 이의 제조 방법
CN111490076A (zh) 导线、包括导线的显示装置和制造显示装置的方法
US20230197853A1 (en) Display device and method of fabricating the same
US20220231092A1 (en) Display device
US20220399525A1 (en) Display device and method of manufacturing the same
US20220310762A1 (en) Display panel, display device including the same, and method of manufacturing the same
CN114721553A (zh) 触控结构、oled触控显示面板及制作方法

Legal Events

Date Code Title Description
A201 Request for examination