KR20220106896A - Led 조명 연출 시스템 및 led 조명 연출 제어 방법 - Google Patents

Led 조명 연출 시스템 및 led 조명 연출 제어 방법 Download PDF

Info

Publication number
KR20220106896A
KR20220106896A KR1020210009557A KR20210009557A KR20220106896A KR 20220106896 A KR20220106896 A KR 20220106896A KR 1020210009557 A KR1020210009557 A KR 1020210009557A KR 20210009557 A KR20210009557 A KR 20210009557A KR 20220106896 A KR20220106896 A KR 20220106896A
Authority
KR
South Korea
Prior art keywords
map memory
data
logic
pick
picker
Prior art date
Application number
KR1020210009557A
Other languages
English (en)
Other versions
KR102515465B1 (ko
Inventor
이동옥
Original Assignee
주식회사 엔토스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔토스 filed Critical 주식회사 엔토스
Priority to KR1020210009557A priority Critical patent/KR102515465B1/ko
Publication of KR20220106896A publication Critical patent/KR20220106896A/ko
Application granted granted Critical
Publication of KR102515465B1 publication Critical patent/KR102515465B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/04—Arrangement of electric circuit elements in or on lighting devices the elements being switches
    • F21V23/0435—Arrangement of electric circuit elements in or on lighting devices the elements being switches activated by remote control means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Input (AREA)

Abstract

본 발명은 LED 조명 연출 시스템 및 LED 조명 연출 제어 방법에 관한 것이다. 본 발명의 일실시예에 따른 LED 조명 연출 제어 방법은 (A) 단말기에서 맵핑 어플리케이션을 통해 pick map 메모리와 out map 메모리의 설정을 수행하는 단계; (B) 상기 단말기의 VSYNC 신호에 따라 피커 로직을 초기화하는 단계; 및 (C) 상기 단말기가 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 상기 픽셀을 캡쳐(capture)하여 처리하는 단계;를 포함하는 것을 특징으로 한다. 이에 의하여, LED 조명기기 각각에 대한 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 실시간으로 캡쳐하여 해당하는 LED 조명기기 각각으로 동기화를 갖고 전달하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있고, 조명 연출 처리기가 로직 블럭 사이 또는 내부 메모리와의 연결에서 입출력 라인을 제한없이 추가할 수 있는 FPGA 칩의 형태를 가지므로 메모리를 적게 사용하고 저비용의 입출력 라인을 많이 사용하면서 동시에 여러 기능을 수행하여 동작 속도의 향상을 얻을 수 있으며, 피커 로직 0과 피커 로직 1을 중심으로 PCLK와 동일한 클럭을 입력하여 연출 제어하기 때문에, 두 개의 클럭 주파수 차이에서 발생하는 동기화 문제도 발생시키지 않고 처리할 수 있다.

Description

LED 조명 연출 시스템 및 LED 조명 연출 제어 방법 { SYSTEM OF REALIZATING LED ILLUMINATED IMAGE AND CONTROL METHOD THEROF }
본 발명은 LED 조명 연출 시스템 및 LED 조명 연출 제어 방법에 관한 것으로, 특히 다양한 LED 조명기구를 다양한 형태로 연출제어하는 LED 조명 연출 시스템 및 LED 조명 연출 제어 방법에 관한 것이다.
LED(Light Emitting Diode: 이하, LED라고 함)란 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다.
이와 같은 LED가 최근에는 광고 수단 또는 조명 수단으로 각광을 받고 있고 특히, 최근에 LED를 이용하여 교량, 건물 등의 목적물에 조명 수단으로 장착하여 미적 디자인을 향상시키는 점에서 주목을 받고 있다. 이에 따라, 교량, 건물 등의 목적물에 LED 조명 수단을 장착한 상태를 미리 확인할 수 있도록 조명 시뮬레이션 기법을 이용하고 있다.
종래에 자주 사용되는 조명 시뮬레이션 기법은 국내공개특허공보 제 2003-0083962호(2003년 11월 1일 공개)에 기재된 바와 같이 3차원 모델링 방법과 조명 렌더링 기술 등을 사용하여 실제 건축물 및 조형에 조명이 비춰지는 효과를 시뮬레이션하며, 3차원 모델링의 시뮬레이션은 현실감이 뛰어나고 실제 조명 모델의 연출과 매우 비슷하게 동작하는 장점이 있다.
이러한 종래의 조명 시뮬레이션 기술을 이용하여 LED 조명을 연출하는 미디어 파사드(Media-Facade)는 건물 외벽 등에 장착된 다수의 LED 조명장치를 상호간에 결합, 체결하여 빛으로 표현한다.
그러나, 이러한 미디어 파사드와 같은 LED 조명 연출방식은 픽셀이 입력되기전에 각 픽셀에 대한 조명 제어 정보를 처리해야 한다. 이때, 픽셀은 PCLK와 함께 입력되기 때문에, LED 조명 연출방식은 분산된 LED 조명장치에 대한 캡처 기능을 유지하면서 연속된 픽셀을 캡처하려면, 각각의 PCLK가 입력되는 시간 사이에 조명제어정보를 읽어오고 픽셀을 캡처해서 조명을 제어하는 동작이 동시에 수행되어야 한다.
이렇게 조명제어정보를 읽고, 각 픽셀을 캡처해서 조명을 제어하는 동작은 최소한 두개의 클럭이 필요하다.
따라서, 종래의 LED 조명 연출방식은 분산된 LED 조명장치에 대한 캡처 기능을 유지하면서 연속된 픽셀을 캡처하기 위해, PCLK 보다 최소 두배 빠른 주파수의 클럭이 필요하다. 즉, PCLK 보다 두배 빠른 오실레이터 또는 PLL 등의 클럭 체배기(Multiplier) 등이 추가되어야 한다.
특히, PCLK 이외의 별도의 오실레이터를 사용할 경우, 두 클럭사이의 속도 동기화의 문제가 추가적으로 발생해 더 높은 주파수의 오실레이터를 사용하거나, 또는 PLL(Phase Locked Loop)을 사용하는 경우에는 클럭 동기화가 또 추가로 필요하게 되어 다양한 형태로 연출제어하는데 어려움이 있다.
공개특허공보 제10-2003-0083962호
본 발명은 상기 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 목적은 분산된 다양한 LED 조명기구에 대해 동기화를 갖고 다양한 형태로 연출제어하는 LED 조명 연출 시스템을 제공하는 데 있다.
본 발명의 다른 목적은 분산된 다양한 LED 조명기구에 대해 동기화를 갖고 다양한 형태로 연출제어하는 LED 조명 연출 제어 방법을 제공하는 데 있다.
본 발명의 일실시예에 따른 LED 조명 연출 시스템은 정보를 입력하기 위한 단말기(100); 및 상기 단말기(100)로부터 전달된 LED 조명 연출 정보를 처리하여 다수의 LED 조명기기(310,320)로 전송하는 조명 연출 처리기(200);를 포함한다.
본 발명의 일실시예에 따른 LED 조명 연출 시스템에서 상기 조명 연출 처리기(200)는 상기 단말기(100)를 통해 입력된 정보를 전달받아 처리하는 하나의 입력(input) 로직부(210); 및 상기 입력 로직부(210)로부터 수신한 정보에 따라 상기 LED 조명기기(310,320) 각각에 정보를 전달하는 하나의 출력(output) 로직부(220);를 포함하는 것을 특징으로 한다.
본 발명의 일실시예에 따른 LED 조명 연출 시스템에서 상기 입력 로직부(210)는 두 개의 피커 로직(212,213); 상기 피커 로직(212,213)에 각각 연결된 pick map 메모리(214,217); 상기 피커 로직(212,213)에 각각 연결된 out map 메모리(215,216); 상기 피커 로직(212,213) 사이에 연결된 하나의 MUX(218); 및 일측에 상기 pick map 메모리(214,217)와 out map 메모리(215,216)에 연결되고 타측으로 상기 단말기(100)에 연결된 하나의 DEMUX(211);를 포함하는 것을 특징으로 한다.
본 발명의 일실시예에 따른 LED 조명 연출 시스템에서 상기 출력 로직부(220)는 하나의 입력 DEMUX(221); 상기 입력 DEMUX(221)에 연결된 다수의 capture 메모리(222-0,...,222-N); 및 상기 capture 메모리(222-0,...222-N) 각각에 연결된 출력 프로토콜 로직(223-0,...,223-N);를 포함하고, 상기 capture 메모리(222-0,...222-N)는 출력 포트 개수에 대응하여 구비되는 것을 특징으로 한다.
또는, 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 (A) 단말기(100)에서 맵핑 어플리케이션을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행하는 단계; (B) 상기 단말기(100)의 VSYNC 신호에 따라 피커 로직(212,213)을 초기화하는 단계; 및 (C) 상기 단말기(100)가 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 상기 픽셀을 캡쳐(capture)하여 처리하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (A) 단계는 (A-1) 상기 단말기(100)가 첫번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 0 위치에 저장하는 단계; (A-2) 상기 단말기(100)가 두번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 0 위치에 저장하는 단계; (A-3) 상기 단말기(100)가 세번째 SPI data를 상기 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 1 위치에 저장하는 단계; 및 (A-4) 상기 단말기(100)가 네번째 SPI data를 상기 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 1 위치에 저장하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (B) 단계는 (B-1) 상기 단말기(100)가 상기 VSYNC 신호를 피커로직0(212)과 피커로직1(213)에 동시에 입력하는 단계; (B-2) 상기 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 데이터 읽기를 요청하고, 상기 피커로직 1(213)은 Pick map 메모리 1(217)의 address 0 데이터 읽기를 요청하는 단계; (B-3) 상기 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 데이터 읽기를 요청하고, 상기 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 데이터 읽기를 요청하는 단계; (B-4) 상기 Pick map 메모리 0(214)은 상기 Out map 메모리 0(215)의 address 0 에 있는 데이터를 수신하고, 상기 피커로직 0(212)은 상기 Pick map 메모리 0(214)의 address 0 에 있는 데이터를 수신하는 단계; 및 (B-5) 상기 Pick map 메모리 1(217)은 상기 Out map 메모리 1(216)의 address 0 에 있는 데이터를 수신하고, 상기 피커로직 1(213)은 상기 Pick map 메모리 1(214)의 address 0 에 있는 데이터를 수신하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (C) 단계는 (C-1) 상기 단말기(100)가 PCLK 값과 상기 픽셀의 데이터를 연속적으로 피커로직 0(212)과 피커로직 1(213)로 전송하는 단계; (C-2) 상기 피커 로직 0(212)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N번째 픽셀 데이터를 캡처하고, MUX(218)로 상기 N번째 픽셀 데이터를 전송하는 단계; (C-3) 상기 피커 로직 0(212)은 캡처해야 할 N번째 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 데이터의 읽기를 요청하는 단계; (C-4) 상기 피커 로직 1(213)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+1번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+1번째 픽셀 데이터를 전송하는 단계; (C-5) 상기 피커 로직 0(212)이 상기 Pick map 메모리 0(214)과 상기 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계; (C-6) 상기 피커 로직 1(213)은 캡처해야 할 N+1번째 PCLK를 수신하면서 동시에 상기 Pick map 메모리 1(217)과 상기 Out map 메모리 1(216)에 데이터의 읽기를 요청하는 단계; (C-7) 상기 피커 로직 0(212)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+2번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+2번째 픽셀 데이터를 전송하는 단계; (C-8) 상기 피커 로직 1(213)이 상기 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계; (C-9) 상기 피커 로직 0(212)은 캡처해야 할 N+2번째 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 데이터의 읽기를 요청하는 단계; 및 (C-10) 상기 피커 로직 1(213)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+3번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+3번째 픽셀 데이터를 전송하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (C-1) 단계부터 (C-10) 단계는 상기 단말기(100)로부터 새로운 VSYNC 신호가 입력될 때까지 반복 수행되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일실시예에 따른 LED 조명 연출 시스템은 LED 조명기기 각각에 대한 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 실시간으로 캡쳐하여 해당하는 LED 조명기기 각각으로 동기화를 갖고 전달하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있는 효과가 있다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 조명 연출 처리기가 로직 블럭 사이 또는 내부 메모리와의 연결에서 입출력 라인을 제한없이 추가할 수 있는 FPGA 칩의 형태를 가지므로, 메모리를 적게 사용하고, 저비용의 입출력 라인을 많이 사용하면서 동시에 여러 기능을 수행하여 동작 속도의 향상을 얻을 수 있는 효과가 있다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 피커 로직 0과 피커 로직 1을 중심으로 PCLK와 동일한 클럭을 입력하여 연출 제어하기 때문에, 두 개의 클럭 주파수 차이에서 발생하는 동기화 문제도 발생시키지 않고 처리할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 LED 조명 연출 시스템의 구성도이며,
도 2는 도 1에 도시된 조명 연출 처리기의 구성도이며,
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 설명하기 위한 흐름도이며,
도 4는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에 의한 픽셀 처리과정의 예시도이며,
도 5는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 SPI 예시도이며,
도 6은 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 PCLK 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 LED 조명 연출 시스템의 구성도이고, 도 2는 도 1에 도시된 조명 연출 처리기의 구성도이다.
본 발명의 일실시예에 따른 LED 조명 연출 시스템은 정보를 입력하기 위한 단말기(100) 및 단말기(100)로부터 전달된 LED 조명 연출 정보를 처리하여 다수의 LED 조명기기(310,320)로 전송하는 조명 연출 처리기(200)를 포함한다. 이러한 본 발명의 일실시예에 따른 LED 조명 연출 시스템은 단말기(100)를 통해 입력된 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 캡쳐(capture)하여 해당하는 LED 조명기기(310,320) 각각으로 전달하며 LED 조명 연출을 제어한다.
단말기(100)는 예를 들어 노트북, PDA 또는 PC 등의 입력장치를 포함하고, 유,무선 통신방식을 통해 사용자로부터 LED 조명 연출을 위한 디스플레이 영상정보, 맵핑정보 및 환경정보를 입력받을 수 있다.
이때, 단말기(100)에 입력되어 처리되는 디스플레이 영상정보는 RGB 색상정보, VSYNC(vertical synchronization signal) 정보, HSYNC(horizontal synchronization signal) 정보, PCLK(Pixel Clock) 정보 및 실시간 영상 인터페이스 정보를 포함한다. 여기서, 실시간 영상 인터페이스 정보는 예를 들어 DVI(Digital Visual Interface), HDMI(High Definition Multimedia Interface), VGA(Video Graphics Array), DPI(Display Parallel Interface) 및 DSI(Display Serial Interface)를 포함할 수 있다.
맵핑정보는 도 4에서 픽셀 단위로 구분한 디스플레이 영상에서 "A"로 표시한 캡쳐할 픽셀의 PCLK 어드레스를 포함한 캡쳐 어드레스(capture address) 및 캡쳐한 픽셀을 맵핑할 LED 조명기기(310,320)의 좌표(M,M+50,M+K)를 나타낸 디스플레이 어드레스(display address)를 포함한다.
환경정보는 설정할 조명 연출 처리기(200) 각각의 번호를 나타낸 기기번호(Device num) 및 LED 조명기기(310,320) 각각의 채널당 픽셀수를 나타낸 채널최대값(channel max)을 포함한다.
특히, 사용자가 단말기(100)의 맵핑 어플리케이션을 통해 SPI 입력을 이용하여 조명 연출 처리기(200)의 pick map 메모리(214,217)와 out map 메모리(215,216)를 설정할 수 있어서, 맵핑 어플리케이션은 사용자가 설정한 맵핑 정보를 저장하여 시스템의 부팅과정에서 자동으로 SPI 입력을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)를 설정할 수 있다.
조명 연출 처리기(200)는 도 2에 도시된 바와 같이 단말기(100)를 통해 입력된 맵핑정보 및 환경정보를 전달받아 처리하는 하나의 입력(input) 로직부(210) 및 입력 로직부(210)로부터 수신한 정보에 따라 LED 조명기기(310,320) 각각에 정보를 전달하는 하나의 출력(output) 로직부(220)를 포함하고, 입력 로직부(210)는 두개의 피커 로직(212,213), 두개의 pick map 메모리(214,217), 두개의 out map 메모리(215,216)와 하나의 MUX(218) 및 하나의 DEMUX(211)로 구성되고, 출력 로직부(220)는 하나의 입력 DEMUX(221), 출력 포트 개수만큼의 capture 메모리(222-0,...,222-N) 및 capture 메모리(222-0,...222-N) 각각에 연결된 출력 프로토콜 로직(223-0,...,223-N)으로 구성된다.
예를 들어, 8 개의 DMX 출력 포트 시스템이 필요할 경우에는 8 개의 capture 메모리로 구성되고, 16 개의 DMX 출력 포트 시스템이 필요할 경우에는 16 개의 capture 메모리로 구성될 수 있다.
이러한 조명 연출 처리기(200)는 예컨대 FPGA 칩의 형태로 구비되고, 캐스케이드(cascade) 방식, 링(Ring) 방식 및 스타(star) 방식 중 어느 하나의 방식으로 LED 조명기기(310,320) 각각에 유,무선 연결되어 동작하거나 또는 개별적으로 동작할 수 있다.
이와 같이 구성된 본 발명의 일실시예에 따른 LED 조명 연출 시스템은 LED 조명기기(310,320) 각각에 대한 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 실시간으로 캡쳐하여 해당하는 LED 조명기기(310,320) 각각으로 동기화를 갖고 전달하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있다.
이하, 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에 대해 도 3a 내지 도 6을 참조하여 설명한다. 도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 설명하기 위한 흐름도들이고, 도 4는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에 의한 픽셀 처리과정의 예시도이며, 도 5는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 SPI 예시도이며, 도 6은 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 PCLK 예시도이다.
본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 크게 도 3a에 도시된 설정 단계(S100), 도 3b에 도시된 피커로직 초기화 단계(S200) 및 도 3c에 도시된 픽셀 데이터 처리 단계(S300)를 포함한다.
구체적으로, 설정 단계(S100)는 초기 시스템 설치시 또는 시스템 부팅시에 단말기(100)에서 맵핑 어플리케이션을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행할 수 있다.
즉, 설정 단계(S100)는 맵핑 어플리케이션이 비휘발성 메모리의 데이터를 참조하여 자동으로 설정 동작을 수행하거나, 또는 사용자가 맵핑 어플리케이션을 통한 수동 설정을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행할 수 있다.
여기서, Pick map 메모리(214,217)는 피커로직(212,213)이 캡처해야할 픽셀의 어드레스(address) 및 설정된 PCLK 값을 저장하기 위한 메모리이고, Out map 메모리(215,216)는 캡처한 픽셀을 몇번째 출력 포트의 몇번째 출력 채널을 사용하는 LED 조명기기(310,320) 각각에 전달할지를 설정한 정보를 저장하는 메모리이다. 이러한 Pick map 메모리(214,217)와 Out map 메모리(215,216)를 이용하여, 단말기(100)는 어떤 픽셀을 어떤 LED 조명기기(310,320)로 연출할지 제어할 수 있다.
이에 따라 설정 단계(S100)는 도 3a와 도 5에 도시된 바와 같이 단말기(100)가 DEMUX(211)를 통해 첫번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 0 위치에 저장한다(S110).
여기서, 단말기(100)는 N의 PCLK 값을 Pick map 메모리 0(214)의 address 0 에 저장하고, M의 출력채널 값을 Out map 메모리 0(215)의 address 0 위치에 저장할 수 있다.
이후, 단말기(100)는 DEMUX(211)를 통해 도 5에 도시된 바와 같이 두번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 0 위치에 저장한다(S120).
즉, 단말기(100)는 N+1의 PCLK 값을 Pick map 메모리 1(217)의 address 0 에 저장하고, M+1의 출력채널 값을 Out map 메모리 1(216)의 address 0 위치에 저장할 수 있다.
이어서, 단말기(100)는 도 5에 도시된 바와 같이 세번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 1 위치에 저장한다(S130).
그리고, 단말기(100)는 네번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 1 위치에 저장한다(S140).
이와 같은 설정 단계(S100)는 임의의 K개의 SPI data를 Pick map 메모리(214,217)와 Out map 메모리(215,216)에 순차적으로 교대로 저장한다.
이러한 설정 단계(S100)를 수행한 후, 단말기(100)는 도 3b에 도시된 바와 같이 피커로직 초기화 단계(S200)를 수행한다.
이러한 피커로직 초기화 단계(S200)는 단말기(100)의 VSYNC 신호에 따라 피커 로직(212,213)을 초기화한다. 여기서, VSYNC 신호는 단말기(100)에서 화면 전체의 픽셀 데이터를 보낼때 시작 시점을 알려주는 신호를 의미한다. 이러한 피커로직 초기화 단계(S200)는 사용자의 설정에 따라 초당 예컨대 30~70 프레임 개수가 설정되며, 초당 VSYNC의 개수도 동일하게 설정될 수 있다.
피커로직 초기화 단계(S200)에서 피커 로직(212,213)은 모든 기능을 초기 상태로 변환하고, Pick map 메모리(214,217)와 Out map 메모리(215,216)에서 읽어야할 데이터의 주소를 0으로 초기화한다.
구체적으로, 피커로직 초기화 단계(S200)는 먼저 단말기(100)가 VSYNC 신호를 피커로직0(212)과 피커로직1(213)에 동시에 입력한다(S210,S220).
VSYNC 신호를 수신함에 따라, 피커로직0(212)과 피커로직1(213)은 모든 변수들을 초기화한다.
이때, 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 데이터 읽기를 요청하고(S211), 피커로직 1(213)은 Pick map 메모리 1(217)의 address 0 데이터 읽기를 요청한다(S221).
이와 동시에, 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 데이터 읽기를 요청하고(S212), 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 데이터 읽기를 요청한다(S222).
이후, Pick map 메모리 0(214)은 Out map 메모리 0(215)의 address 0 에 있는 데이터를 수신하고(S214), 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 에 있는 데이터를 수신한다(S213).
동시에, Pick map 메모리 1(217)은 Out map 메모리 1(216)의 address 0 에 있는 데이터를 수신하고(S224), 피커로직 1(213)은 Pick map 메모리 1(214)의 address 0 에 있는 데이터를 수신한다(S223).
즉, 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 N의 PCLK 값과 M의 출력채널 값을 수신하고, 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 N+1의 PCLK 값과 M+1의 출력채널 값을 수신한다.
이러한 피커로직 0(212)과 피커로직 1(213) 각각은 도 2에 도시된 바와 같이 Pick map 메모리(214,217)와 Out map 메모리(215,216)에 대한 데이터 입력 라인을 별도로 구비하여, 각각의 데이터 입력 라인을 통해 동시에 데이터를 수신할 수 있다.
이와 같은 피커로직 초기화 단계(S200)를 수행한 후, 단말기(100)는 도 3c에 도시된 바와 같이 픽셀 데이터 처리 단계(S300)를 수행한다.
픽셀 데이터 처리 단계(S300)는 먼저 단말기(100)가 PCLK 값과 픽셀 데이터를 연속적으로 피커로직 0(212)과 피커로직 1(213)로 전송한다(S301,S302).
피커 로직 0(212)과 피커로직 1(213)은 Pick map 메모리(214,217)에 설정된 PCLK 값이 입력될 때까지 대기하고 있다가, Pick map 메모리(214,217)에 설정된 PCLK 값이 입력되면 픽셀을 캡처한다.
이를 위해, 피커 로직 0(212)과 피커로직 1(213)이 Pick map 메모리(214,217)에서 데이터를 읽어오는 과정은 캡처할 PCLK 값이 입력되기 이전에 수행되어야 한다.
따라서, 상술한 피커로직 초기화 단계(S200)에서 첫번째 캡처할 PCLK에 대한 정보를 미리 설정, 예컨대 N과 N+1 값의 PCLK 값이 피커 로직 0(212)과 피커로직 1(213)에 미리 설정되어 있기 때문에, 첫번째 PCLK 값이 입력되어도 피커 로직 0(212)과 피커로직 1(213)은 반응하지 않는다.
N 번째 PCLK 값이 입력되면, 피커 로직 0(212)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S303).
이때, 피커 로직 0(212)은 도 6의 "Ⅰ"로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다.
피커 로직 0(212)은 캡처된 N 번째 픽셀 데이터를 MUX(218)로 전송한다(S304). 여기서, 캡처된 N 번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 0(212)은 Out map 메모리0(215)에서 읽은 값을 출력 메모리의 주소값으로 설정한다.
여기서, 피커 로직 0(212)이 Out map 메모리0(214)에서 데이터를 읽어오는 과정은 캡처된 픽셀 데이터를 MUX(218)로 전송하는 단계(S304) 이전에 수행되어야 한다.
따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M으로 미리 설정되어 있어 N번째 픽셀 데이터를 address M의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다.
피커 로직 0(212)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 다음 데이터의 읽기 요청을 보낸다(S305,S306).
즉, 피커 로직 0(212), Pick map 메모리 0(214) 및 Out map 메모리 0(215)에 대한 입출력 라인과 피커 로직 0(212)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 0(212)이 MUX(218)의 전송 요청과 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대한 읽기 요청을 동시에 수행할 수 있다.
예시에서는 N번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대해 두번째 데이터(address 1)에 대한 읽기 요청을 보내고 있다.
N+1번째 PCLK 값이 입력되면, 피커 로직 1(213)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S307).
이때, 피커 로직 1(213)은 도 6의 "Ⅱ"로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다.
피커 로직 1(213)은 캡처된 N+1번째 픽셀 데이터를 MUX(218)로 전송한다(S308). 여기서, 캡처된 N+1번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 1(213)은 Out map 메모리1(216)에서 읽은 값을 출력 메모리의 주소값으로 설정한다.
여기서, 피커 로직 1(213)이 Out map 메모리1(216)에서 데이터를 읽어오는 과정은 캡처된 픽셀 데이터를 MUX(218)로 전송하는 단계(S308) 이전에 수행되어야 한다.
따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+1로 미리 설정되어 있어 N번째 픽셀 데이터를 address M+1의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다.
피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신한다(S309,S310).
여기서, 피커 로직 1(213)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S307)의 동작 시점과 피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계(S309,S310)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 도 6의 "Ⅱ"로 표시한 시점에 픽셀 데이터를 캡처하는 단계(S307)와 읽기 요청한 데이터를 수신하는 단계(S309,S310)는 동시에 수행할 수 있다.
예시에서는 Pick map 메모리 0(214)의 두번째 데이터(address 1) 인 N+2 값과 Out map 메모리 0(215)의 두번째 데이터인 M+2 값이 피커 로직 0(212)에 입력된다.
피커 로직 1(213)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 다음 데이터의 읽기 요청을 보낸다(S311,S312).
이때, 피커 로직 1(213), Pick map 메모리 1(217) 및 Out map 메모리 1(216)에 대한 입출력 라인과 피커 로직 1(213)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 1(213)이 MUX(218)로 전송하는 단계(S308) 및 Pick map 메모리 1(217)와 Out map 메모리 1(216)에 대한 읽기 요청 단계(S311,S312)를 동시에 수행할 수 있다.
예시에서는 N+1번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 대해 두번째 데이터(address 1)에 대한 읽기 요청을 보내고 있다.
N+2번째 PCLK 값이 입력되면, 피커 로직 0(212)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S313).
이때, 피커 로직 0(212)은 도 6의 "Ⅲ"으로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다.
피커 로직 0(212)은 캡처된 N+2번째 픽셀 데이터를 MUX(218)로 전송한다(S314). 여기서, 캡처된 N+2번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 0(212)은 Out map 메모리0(215)에서 읽은 값을 출력 메모리의 주소값으로 설정한다.
여기서, 피커 로직 0(212)이 Out map 메모리0(215)에서 데이터를 읽어오는 과정은 캡처된 N+2번째 픽셀 데이터를 MUX(218)로 전송하는 단계(S314) 이전에 수행되어야 한다.
따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+2로 미리 설정되고 N+2번째 픽셀 데이터를 address M+2의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다.
피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신한다(S315,S316).
여기서, 피커 로직 0(212)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S313)의 동작 시점과 피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계(S315,S316)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 도 6의 "Ⅲ"으로 표시한 시점에 픽셀 데이터를 캡처하는 단계(S313)와 읽기 요청한 데이터를 수신하는 단계(S315,S316)는 동시에 수행할 수 있다.
예시에서는 Pick map 메모리 1(217)의 두번째 데이터(address 1) 인 N+3 값과 Out map 메모리 1(216)의 두번째 데이터인 M+3 값이 피커 로직 1(213)에 입력된다.
피커 로직 0(212)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 다음 데이터의 읽기 요청을 보낸다(S317,S318).
즉, 피커 로직 0(212), Pick map 메모리 0(214) 및 Out map 메모리 0(215)에 대한 입출력 라인과 피커 로직 0(212)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 0(212)이 MUX(218)의 전송 요청과 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대한 읽기 요청을 동시에 수행할 수 있다.
예시에서는 N+2번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대해 세번째 데이터(address 2)에 대한 읽기 요청을 보내고 있다.
N+2번째 PCLK 값이 입력되면, 피커 로직 1(213)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S319).
이때, 피커 로직 1(213)은 도 6의 "Ⅳ"로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다.
피커 로직 1(213)은 캡처된 N+3번째 픽셀 데이터를 MUX(218)로 전송한다(S320). 여기서, 캡처된 N+3번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 1(213)은 Out map 메모리1(216)에서 읽은 값을 출력 메모리의 주소값으로 설정한다.
여기서, 피커 로직 1(213)이 Out map 메모리1(216)에서 데이터를 읽어오는 과정은 캡처된 픽셀 데이터를 MUX(218)로 전송하는 단계(S314) 이전에 수행되어야 한다.
따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+3으로 미리 설정되어 있어 N+3번째 픽셀 데이터를 address M+3의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다.
피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신한다(S321,S322).
여기서, 피커 로직 1(213)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S319)의 동작 시점과 피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계(S321,S322)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 도 6의 "Ⅳ"로 표시한 시점에 픽셀 데이터를 캡처하는 단계(S319)와 읽기 요청한 데이터를 수신하는 단계(S321,S322)는 동시에 수행할 수 있다.
예시에서는 Pick map 메모리 0(214)의 세번째 데이터(address 2) 인 N+3 값과 Out map 메모리 0(215)의 세번째 데이터인 M+3 값이 피커 로직 0(212)에 입력된다.
피커 로직 1(213)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 다음 데이터의 읽기 요청을 보낸다(S323,S324).
이때, 피커 로직 1(213), Pick map 메모리 1(217) 및 Out map 메모리 1(216)에 대한 입출력 라인과 피커 로직 1(213)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 1(213)이 MUX(218)로 전송하는 단계(S320) 및 Pick map 메모리 1(217)와 Out map 메모리 1(216)에 대한 읽기 요청 단계(S323,S324)를 동시에 수행할 수 있다.
예시에서는 N+3번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 대해 세번째 데이터(address 2)에 대한 읽기 요청을 보내고 있다.
N+3번째 PCLK 값이 입력되면, 피커 로직 0(212)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S325).
피커 로직 0(212)은 캡처된 N+4번째 픽셀 데이터를 MUX(218)로 전송한다(S326). 여기서, 캡처된 N+4번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 0(212)은 Out map 메모리0(215)에서 읽은 값을 출력 메모리의 주소값으로 설정한다.
여기서, 피커 로직 0(212)이 Out map 메모리0(215)에서 데이터를 읽어오는 과정은 캡처된 N+4번째 픽셀 데이터를 MUX(218)로 전송하는 단계(S326) 이전에 수행되어야 한다.
따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+4로 미리 설정되고 N+4번째 픽셀 데이터를 address M+4의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다.
피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신한다(S327,S328).
여기서, 피커 로직 0(212)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S325)의 동작 시점과 피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계(S327,S328)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 픽셀 데이터를 캡처하는 단계(S325)와 읽기 요청한 데이터를 수신하는 단계(S327,S328)는 동시에 수행할 수 있다.
예시에서는 Pick map 메모리 1(217)의 세번째 데이터(address 2) 인 N+5 값과 Out map 메모리 1(216)의 세번째 데이터인 M+5 값이 피커 로직 1(213)에 입력된다.
이후, 초기화 단계(S200)의 VSYNC 신호가 새로 입력될 때까지 상술한 과정들이 피커 로직 0(212)과 피커 로직 1(213)을 중심으로 동일하게 반복 수행된다.
이와 같은 과정을 포함하는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 조명 연출 처리기(200)가 로직 블럭 사이 또는 내부 메모리와의 연결에서 입출력 라인을 제한없이 추가할 수 있는 FPGA 칩의 형태를 가지므로, 메모리를 적게 사용하고, 저비용의 입출력 라인을 많이 사용하면서 동시에 여러 기능을 수행하여 동작 속도의 향상을 얻을 수 있다.
또한, 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 피커 로직 0(212)과 피커 로직 1(213)을 중심으로 PCLK와 동일한 클럭을 입력하여 연출 제어하기 때문에, 두 개의 클럭 주파수 차이에서 발생하는 동기화 문제도 발생시키지 않고 처리하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
100: 단말기 200: 조명 연출 처리기
210: 입력 로직부 211: DEMUX
212: 피커 로직 0 213: 피커 로직 1
214: pick map 메모리 0 215: out map 메모리 0
216: out map 메모리 1 217: pick map 메모리 1
218: MUX 220: 출력 로직부
221: 입력 DEMUX 222-0,...,222-N: capture 메모리
223-0,...,223-N: 출력 프로토콜 로직
310,320: LED 조명기기

Claims (9)

  1. 정보를 입력하기 위한 단말기(100); 및
    상기 단말기(100)로부터 전달된 LED 조명 연출 정보를 처리하여 다수의 LED 조명기기(310,320)로 전송하는 조명 연출 처리기(200);
    를 포함하는 LED 조명 연출 시스템.
  2. 제 1 항에 있어서,
    상기 조명 연출 처리기(200)는
    상기 단말기(100)를 통해 입력된 정보를 전달받아 처리하는 하나의 입력(input) 로직부(210); 및
    상기 입력 로직부(210)로부터 수신한 정보에 따라 상기 LED 조명기기(310,320) 각각에 정보를 전달하는 하나의 출력(output) 로직부(220);
    를 포함하는 것을 특징으로 하는 LED 조명 연출 시스템.
  3. 제 2 항에 있어서,
    상기 입력 로직부(210)는
    두 개의 피커 로직(212,213);
    상기 피커 로직(212,213)에 각각 연결된 pick map 메모리(214,217);
    상기 피커 로직(212,213)에 각각 연결된 out map 메모리(215,216);
    상기 피커 로직(212,213) 사이에 연결된 하나의 MUX(218); 및
    일측에 상기 pick map 메모리(214,217)와 out map 메모리(215,216)에 연결되고 타측으로 상기 단말기(100)에 연결된 하나의 DEMUX(211);
    를 포함하는 것을 특징으로 하는 LED 조명 연출 시스템.
  4. 제 2 항에 있어서,
    상기 출력 로직부(220)는
    하나의 입력 DEMUX(221);
    상기 입력 DEMUX(221)에 연결된 다수의 capture 메모리(222-0,...,222-N); 및
    상기 capture 메모리(222-0,...222-N) 각각에 연결된 출력 프로토콜 로직(223-0,...,223-N);
    를 포함하고,
    상기 capture 메모리(222-0,...222-N)는 출력 포트 개수에 대응하여 구비되는 것을 특징으로 하는 LED 조명 연출 시스템.
  5. (A) 단말기(100)에서 맵핑 어플리케이션을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행하는 단계;
    (B) 상기 단말기(100)의 VSYNC 신호에 따라 피커 로직(212,213)을 초기화하는 단계; 및
    (C) 상기 단말기(100)가 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 상기 픽셀을 캡쳐(capture)하여 처리하는 단계;
    를 포함하는 LED 조명 연출 제어 방법.
  6. 제 5 항에 있어서,
    상기 (A) 단계는
    (A-1) 상기 단말기(100)가 첫번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 0 위치에 저장하는 단계;
    (A-2) 상기 단말기(100)가 두번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 0 위치에 저장하는 단계;
    (A-3) 상기 단말기(100)가 세번째 SPI data를 상기 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 1 위치에 저장하는 단계; 및
    (A-4) 상기 단말기(100)가 네번째 SPI data를 상기 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 1 위치에 저장하는 단계;
    를 포함하는 것을 특징으로 하는 LED 조명 연출 제어 방법.
  7. 제 5 항에 있어서,
    상기 (B) 단계는
    (B-1) 상기 단말기(100)가 상기 VSYNC 신호를 피커로직0(212)과 피커로직1(213)에 동시에 입력하는 단계;
    (B-2) 상기 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 데이터 읽기를 요청하고, 상기 피커로직 1(213)은 Pick map 메모리 1(217)의 address 0 데이터 읽기를 요청하는 단계;
    (B-3) 상기 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 데이터 읽기를 요청하고, 상기 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 데이터 읽기를 요청하는 단계;
    (B-4) 상기 Pick map 메모리 0(214)은 상기 Out map 메모리 0(215)의 address 0 에 있는 데이터를 수신하고, 상기 피커로직 0(212)은 상기 Pick map 메모리 0(214)의 address 0 에 있는 데이터를 수신하는 단계; 및
    (B-5) 상기 Pick map 메모리 1(217)은 상기 Out map 메모리 1(216)의 address 0 에 있는 데이터를 수신하고, 상기 피커로직 1(213)은 상기 Pick map 메모리 1(214)의 address 0 에 있는 데이터를 수신하는 단계;
    를 포함하는 것을 특징으로 하는 LED 조명 연출 제어 방법.
  8. 제 7 항에 있어서,
    상기 (C) 단계는
    (C-1) 상기 단말기(100)가 PCLK 값과 상기 픽셀의 데이터를 연속적으로 피커로직 0(212)과 피커로직 1(213)로 전송하는 단계;
    (C-2) 상기 피커 로직 0(212)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N번째 픽셀 데이터를 캡처하고, MUX(218)로 상기 N번째 픽셀 데이터를 전송하는 단계;
    (C-3) 상기 피커 로직 0(212)은 캡처해야 할 N번째 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 데이터의 읽기를 요청하는 단계;
    (C-4) 상기 피커 로직 1(213)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+1번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+1번째 픽셀 데이터를 전송하는 단계;
    (C-5) 상기 피커 로직 0(212)이 상기 Pick map 메모리 0(214)과 상기 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계;
    (C-6) 상기 피커 로직 1(213)은 캡처해야 할 N+1번째 PCLK를 수신하면서 동시에 상기 Pick map 메모리 1(217)과 상기 Out map 메모리 1(216)에 데이터의 읽기를 요청하는 단계;
    (C-7) 상기 피커 로직 0(212)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+2번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+2번째 픽셀 데이터를 전송하는 단계;
    (C-8) 상기 피커 로직 1(213)이 상기 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계;
    (C-9) 상기 피커 로직 0(212)은 캡처해야 할 N+2번째 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 데이터의 읽기를 요청하는 단계; 및
    (C-10) 상기 피커 로직 1(213)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+3번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+3번째 픽셀 데이터를 전송하는 단계;
    를 포함하는 것을 특징으로 하는 LED 조명 연출 제어 방법.
  9. 제 8 항에 있어서,
    상기 (C-1) 단계부터 (C-10) 단계는 상기 단말기(100)로부터 새로운 VSYNC 신호가 입력될 때까지 반복 수행되는 것을 특징으로 하는 LED 조명 연출 제어 방법.
KR1020210009557A 2021-01-22 2021-01-22 Led 조명 연출 제어 방법 KR102515465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210009557A KR102515465B1 (ko) 2021-01-22 2021-01-22 Led 조명 연출 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210009557A KR102515465B1 (ko) 2021-01-22 2021-01-22 Led 조명 연출 제어 방법

Publications (2)

Publication Number Publication Date
KR20220106896A true KR20220106896A (ko) 2022-08-01
KR102515465B1 KR102515465B1 (ko) 2023-03-30

Family

ID=82844193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210009557A KR102515465B1 (ko) 2021-01-22 2021-01-22 Led 조명 연출 제어 방법

Country Status (1)

Country Link
KR (1) KR102515465B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083962A (ko) 2002-04-24 2003-11-01 주식회사 알오지 3차원 렌더링 이미지에 쉐이딩 효과를 적용하는 방법 및이를 구현한 프로그램을 저장한 정보저장매체
KR20120125894A (ko) * 2011-05-09 2012-11-19 주식회사 래이하우스 조명 제어 시스템 및 이의 제어 방법
KR20170100922A (ko) * 2016-02-26 2017-09-05 동서대학교산학협력단 플래시영상 기반 일루미네이션 라이팅 시스템
KR20200005069A (ko) * 2018-07-05 2020-01-15 가천대학교 산학협력단 미디어파사드 시스템 및 그 제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030083962A (ko) 2002-04-24 2003-11-01 주식회사 알오지 3차원 렌더링 이미지에 쉐이딩 효과를 적용하는 방법 및이를 구현한 프로그램을 저장한 정보저장매체
KR20120125894A (ko) * 2011-05-09 2012-11-19 주식회사 래이하우스 조명 제어 시스템 및 이의 제어 방법
KR20170100922A (ko) * 2016-02-26 2017-09-05 동서대학교산학협력단 플래시영상 기반 일루미네이션 라이팅 시스템
KR20200005069A (ko) * 2018-07-05 2020-01-15 가천대학교 산학협력단 미디어파사드 시스템 및 그 제어방법

Also Published As

Publication number Publication date
KR102515465B1 (ko) 2023-03-30

Similar Documents

Publication Publication Date Title
CN104917990B (zh) 通过调整垂直消隐进行视频帧速率补偿
US20190287270A1 (en) Information processing apparatus, information processing method, and program
US20050128286A1 (en) VTV system
TW209288B (ko)
EP0575346A1 (en) Method and apparatus for rendering graphical images
CN208768188U (zh) 一种高清视频环出同步拼接的装置
CN101814269A (zh) 全彩led点阵上同时显示实时多画面的方法及装置
US20160202945A1 (en) Apparatus and method for controlling multiple display devices based on space information thereof
KR102070223B1 (ko) 미디어파사드 시스템 및 그 제어방법
KR101609368B1 (ko) 실시간 3ｄ 영상 다중 화면 동기화 시스템
KR102515465B1 (ko) Led 조명 연출 제어 방법
RU2606875C2 (ru) Способ и система отображения масштабных сцен в режиме реального времени
CN201681588U (zh) 全彩led点阵上同时显示实时多画面的装置
EP3689427A1 (en) Peripheral tracking system and method
CN115100020A (zh) 虚拟、增强和混合现实系统以及方法
CN111586927A (zh) 灯光控制系统及方法
EP3925416A1 (en) Led lighting simulation system
CN206470694U (zh) 一种基于vr现实的视觉场景装置
US9024880B2 (en) Interactive system capable of improving image processing
US11113850B2 (en) Electronic apparatus and control method thereof
CN113094014A (zh) 一种医学教育系统的桌面真三维显示方法
KR20050015737A (ko) 조명제어에 의한 사실적 영상합성 방법
CN108182852B (zh) 一种用于科普演示的黑洞模拟感知系统
CN105511649A (zh) 一种多点定位系统及多点定位方法
KR102229317B1 (ko) 무압축 10k uhd 입력을 지원하는 초고해상도 led 전광판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right