KR20220105868A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220105868A
KR20220105868A KR1020210008745A KR20210008745A KR20220105868A KR 20220105868 A KR20220105868 A KR 20220105868A KR 1020210008745 A KR1020210008745 A KR 1020210008745A KR 20210008745 A KR20210008745 A KR 20210008745A KR 20220105868 A KR20220105868 A KR 20220105868A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
layer
conversion unit
forming
film
Prior art date
Application number
KR1020210008745A
Other languages
English (en)
Inventor
이기원
이경수
심구환
김경곤
강지원
남예지
Original Assignee
엘지전자 주식회사
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 이화여자대학교 산학협력단 filed Critical 엘지전자 주식회사
Priority to KR1020210008745A priority Critical patent/KR20220105868A/ko
Publication of KR20220105868A publication Critical patent/KR20220105868A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H01L51/422—
    • H01L51/0002—
    • H01L51/0026—
    • H01L51/44—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양전지 제조 방법은 페로브스카이트 화합물을 포함하는 광전 변환층, 상기 광전 변환층의 일측에 위치하는 제1 전달층, 그리고 상기 광전 변환층의 타측에 위치하는 제2 전달층을 포함하는 제1 광전 변환부를 형성하는 단계; 및 상기 제1 광전 변환부의 일면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제1 전극 및 상기 제1 광전 변환부의 타면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제2 전극을 형성하는, 전극 형성 단계를 포함하고, 상기 제1 광전 변환부를 형성 단계는, 상기 페로브스카이트 화합물을 이루는 제1 물질로 공극을 가지는 제1 성막을 형성하는 단계; 상기 공극을 매우며 상기 페로브스카이트 화합물을 이루는 제3 물질로 상기제1 성막 위에 제2 성막을 형성하는 단계; 및 열처리하여 상기 제1 성막 및 상기 제2 성막을 확산하여 상기 페로브스카이트 화합물을 형성하여 상기 광전 변환층을 형성하는 단계를 포함한다. 따라서, 페로브스카이트 화합물의 결정 크기를 균일하고 크게 형성할 수 있어 우수한 효율 및 신뢰성을 향상시킬 수 있다. 또한, 페로브스카이트 화합물을 포함하는 광전 변환부를 두껍게 형성하여 광전 효율을 향상시키면서도 적층 방향으로 균일하게 페로브스카이트 화합물 조성이 유지될 수 있다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 구체적으로는, 페로브스카이트 구조체를 포함하는 태양 전지 및 이의 제조 방법에 관한 것이다.
반도체 기판을 포함하는 태양 전지는 우수한 광전 변환 효율을 가질 수 있어 널리 사용되었다. 그러나 반도체 기판을 포함하는 광전 변환 효율을 향상하는 데 일정한 한계가 있어 다양한 구조의 태양 전지가 제안되고 있다.
일 예로, 단파장의 광을 흡수하여 단파장을 이용한 광전 변환을 수행하는 페로브스카이트 화합물을 포함하는 태양 전지가 제안되었다. 그런데 이러한 페로브스카이트 화합물로 광전변환층을 형성할 때, 종래에는 진공 증착 방식을 적용하여 2개의 소스가 동시에 기화함으로서 기판에 흡착하여 페로브스카이트 화합물층을 형성하였다.
그러나, 이와 같은 진공증착 방식은 기판에 흡착하면서 동시에 페로브스카이트 화합물이 만들어지기 때문에 결정립의 크기가 작게 형성된다.
이를 해결하기 위해, 추가적인 열처리를 통해 결정립의 크기를 키울 수 있으나, 열처리에 의해 성장하는 결정립의 크기는 한계가 있어 큰 결정 크기를 가지는 페로브스카이트 화합물층은 형성하기 어렵다.
이를 해결하기 위해, 종래에는 진공 증착 방식에서 페로브스카이트 화합물을이루는 분자를 1개씩 차례로 증착함으로써, 각각의 물질이 기화하여 기판에 흡착한 후 두 물질층을 열처리를 통해 확산시켜 페로브스카이트 화합물층을 만드는 방식이 제안되었다.
그러나, 각각의 물질을 소스로서 흡착한 후 후속 열처리를 통한 확산에 의해 페로브스카이트 화합물층이 형성됨으로 광전변환층을 두껍게 형성하는 경우, 두 물질층을 교번하여 다층 구조로 쌓아야 하는 공정 상의 문제가 발생한다.
본 발명은 우수한 효율 및 신뢰성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다. 특히, 본 발명은 페로브스카이트 화합물의 결정 크기를 균일하고 크게 형성할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
또한, 본 발명은 페로브스카이트 화합물을 포함하는 광전 변환부를 두껍게 형성하여 광전 효율을 향상시키면서도 길이방향으로 균일하게 페로브스카이트 화합물 조성이 유지될 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
그리고, 본 발명은 페로브스카이트 화합물을 포함하는 광전 변환부 이외의 이와 다른 물질 또는 구조를 가지는 또 다른 광전 변환부를 더 구비하는 탠덤형 구조를 가지면서 우수한 효율 및 신뢰성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 페로브스카이트 화합물을 포함하는 광전 변환층, 상기 광전 변환층의 일측에 위치하는 제1 전달층, 그리고 상기 광전 변환층의 타측에 위치하는 제2 전달층을 포함하는 제1 광전 변환부; 상기 제1 광전 변환부의 상기 제2 전달층의 하부에 위치하며, 상기 제1 광전 변환부와 다른 물질 또는 구조를 가지는 제2 광전 변환부; 상기 제1 광전 변환부의 수광면인 일면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제1 전극; 및 상기 제2 광전 변환부의 하부에서 상기 제2 광전 변환부에 전기적으로 연결되는 제2 전극을 포함하고, 상기 광전 변환층은 제1 두께 이상으로 형성된다.
상기 제1 두께는 400nm 내지 800nm를 충족할 수 있다.
상기 광전 변환층은 적층 방향으로 균일한 조성을 갖도록 형성할 수 있다.
상기 제1 광전 변환부의 타면 쪽에서 상기 제1 광전 변환부와 상기 제2 전극 사이에 위치하며, 상기 제1 광전 변환부와 다른 물질 또는 구조를 가지는 제2 광전 변환부를 더 포함하고, 상기 제2 광전 변환부는, 반도체 기판, 상기 반도체 기판과 상기 제1 전극 사이에 위치하며 상기 반도체 기판과 별개로 형성된 제1 반도체층을 포함하는 제1 도전형 영역과, 상기 반도체 기판과 상기 제2 전극 사이에 위치하며 상기 반도체 기판과 별개로 형성된 제2 반도체층을 포함하는 제2 도전형 영역을 포함하는 이종 접합 구조를 가질 수 있다.
한편, 본 발명은 페로브스카이트 화합물을 포함하는 광전 변환층, 상기 광전 변환층의 일측에 위치하는 제1 전달층, 그리고 상기 광전 변환층의 타측에 위치하는 제2 전달층을 포함하는 제1 광전 변환부를 형성하는 단계; 및 상기 제1 광전 변환부의 일면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제1 전극 및 상기 제1 광전 변환부의 타면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제2 전극을 형성하는, 전극 형성 단계를 포함하고, 상기 제1 광전 변환부를 형성 단계는, 상기 페로브스카이트 화합물을 이루는 제1 물질로 공극을 가지는 제1 성막을 형성하는 단계; 상기 공극을 매우며 상기 페로브스카이트 화합물을 이루는 제3 물질로 상기제1 성막 위에 제2 성막을 형성하는 단계; 및 열처리하여 상기 제1 성막 및 상기 제2 성막을 확산하여 상기 페로브스카이트 화합물을 형성하여 상기 광전 변환층을 형성하는 단계를 포함하는 태양 전지의 제조 방법을 제공한다.
상기 제1 성막을 형성하는 단계는, 상기 제1 물질과 상기 페로브스카이트 화합물을 이루지 않는 제2 물질을 함께 증착하여 상기 제1 성막을 형성하는 단계; 및 상기 제1 성막에서 상기 제2 물질을 선택적으로 제거하여 상기 제1 성막에 상기 공극을 형성하는 단계를 포함할 수 있다.
상기 공극을 형성하는 단계는, 열처리하여 상기 제2 물질을 증발시킬 수 있다.
상기 제2 물질을 증발시키는 열처리는 상기 제1 성막을 형성하는 증착기 내부에서 인시츄로 진행할 수 있다.
상기 제2 물질은 상기 제1 물질보다 증발 온도가 낮을 수 있다.
상기 공극을 형성하는 단계는, 상기 제1 성막을 습식 식각하여 상기 제2 물질을 선택적으로 에칭할 수 있다.
상기 공극을 형성하는 단계는, 상기 제2 물질은 상기 제1 물질과 화학적 선택성을 가지는 물질일 수 있다.
상기 제1 성막은 상기 광전 변환층의 두께와 같거나 큰 두께를 갖도록 형성될 수 있다.
상기 제2 성막을 형성하는 단계는, 화학적 기상 증착에 의해 상기 제3 물질을 상기 공극을 메우며 상기 제1 성막 위에 형성할 수 있다.
상기 제2 성막을 형성하는 단계는, 스프레이, 침지, 블레이딩 등의 습식 공정을 통해 상기 제3 물질을 상기 공극을 메우며 상기 제1 성막 위에 형성할 수 있다.
상기 제1 광전 변환부를 형성하는 단계 이전에 상기 제1 광전 변환부와 다른 물질 또는 구조를 가지는 제2 광전 변환부를 형성하는 단계를 더 포함할 수 있다.
상기 제2 광전 변환부를 형성하는 단계는, 반도체 기판 위에 상기 반도체 기판과 별개로 형성된 제1 반도체층으로 구성되는 제1 도전형 영역 및 상기 반도체 기판과 별개로 형성된 제1 반도체층으로 구성되는 제2 도전형 영역을 형성하는 단계를 포함할 수 있다.
상기 제2 광전 변환부 위에 접합층을 형성하는 단계를 더 포함하며, 상기 제1 광전 변환부를 형성하는 단계에서는, 상기 접합층 위에 위치하는 상기 제2 전달층을 형성하고, 상기 제2 전달층 위에 상기 광전 변환층을 형성하고, 상기 광전 변환층 위에 상기 제1 전달층을 형성할 수 있다.
상기 제1 성막을 형성하는 단계는, 상기 제1 성막의 전체 부피에 대하여, 상기 제1 물질을 30 내지 70vol%를 포함하고, 상기 제2 물질을 30 내지 70vol%을 갖도록 함께 증착할 수 있다.
본 실시예에서 따르면, 페로브스카이트 화합물의 결정 크기를 균일하고 크게 형성할 수 있어 우수한 효율 및 신뢰성을 향상시킬 수 있다.
또한, 페로브스카이트 화합물을 포함하는 광전 변환부를 두껍게 형성하여 광전 효율을 향상시키면서도 적층 방향으로 균일하게 페로브스카이트 화합물 조성이 유지될 수 있다.
또한, 페로브스카이트 화합물을 포함하는 광전 변환부 이외의 이와 다른 물질 또는 구조를 가지는 또 다른 광전 변환부를 더 구비하는 탠덤형 구조를 가지면서 우수한 효율 및 신뢰성을 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 제2 전극층의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4g는 도 3에 도시한 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 다른 실시예에 다른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 6a 내지 도 6g는 도 5에 도시한 태양 전지의 제조 방법을 도시한 단면도들이다.
도 7은 본 발명의 일 변형예에 따른 태양 전지를 도시한 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 제2 전극층의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 포함하는 제1 광전 변환부(110)와, 이에 전기적으로 연결되는 제1 및 제2 전극(42, 44)을 포함할 수 있다. 여기서 페로브스카이트 화합물을 포함하는 광전 변환층(112)은 소정 두께 이상의 두께를 가지는 후막으로 형성될 수 있으며, 적층 방향으로 균일한 조성을 가지며 형성될 수 있다. 그리고 본 실시예에 따른 태양 전지(100)는 제1 광전 변환부(110)와 다른 물질 또는 구조를 가지는 제2 광전 변환부(120)를 더 포함하는 탠덤형 구조를 가질 수 있다. 이를 좀 더 상세하게 설명한다.
본 실시예에 따른 태양 전지(100)에서 제2 광전 변환부(120)는 반도체 기판(122)을 포함하는 pn 접합(junction) 구조를 가질 수 있다. 일 예로, 제2 광전 변환부(120)는, 반도체 기판(122)과, 반도체 기판(122)에 또는 반도체 기판(122) 위에 형성되는 도전형 영역(124, 126)을 포함할 수 있다. 도전형 영역(124, 126)은 제1 도전형을 가지는 제1 도전형 영역(124) 및 제2 도전형을 가지는 제2 도전형 영역(126)을 포함할 수 있다.
반도체 기판(122)은 단일 반도체 물질(일 예로, 4족 원소)를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 그러면, 결정성이 높아 결함이 적은 반도체 기판(122)을 기반으로 하므로, 제2 광전 변환부(120)가 우수한 전기적 특성을 가질 수 있다. 일 예로, 제2 광전 변환부(120)는 결정질 실리콘 태양 전지 구조를 가질 수 있다.
반도체 기판(122)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 외면이 반도체 기판(122)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이에 의하여 상대적으로 큰 표면 거칠기를 가지면 광의 반사율을 낮출 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 실시예에서 반도체 기판(122)은 제1 또는 제2 도전형 도펀트가 제1 또는 제2 도전형 영역(124, 126)보다 낮은 도핑 농도로 도핑되어 제1 또는 제2 도전형을 가지는 베이스 영역으로 구성될 수 있다. 즉, 반도체 기판(122)은 베이스 영역에 추가적으로 도펀트를 도핑하여 형성된 도핑 영역을 구비하지 않고, 베이스 영역만을 구비할 수 있다.
반도체 기판(122)의 전면 위에는 제1 패시베이션막(122a)이 형성되고, 반도체 기판(122)의 후면 위에는 제2 패시베이션막(122b)이 형성된다.
제1 및 제2 패시베이션막(122a, 122b)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 제1 및 제2 패시베이션막(122a, 122b)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 제1 및 제2 패시베이션막(122a, 122b)을 각기 통과할 수 있도록 한다. 일 예로, 제1 및 제2 패시베이션막(122a, 122b)은 일종의 터널링막일 수 있다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 제1 및 제2 패시베이션막(122a, 122b)을 통과할 수 있다.
이러한 제1 또는 제2 패시베이션막(122a, 122b)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 제1 또는 제2 패시베이션막(122a, 122b)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 반도체(일 예로, 진성 비정질 실리콘), 진성 다결정 반도체(일 예로, 진성 다결정 실리콘) 등을 포함할 수 있다. 이때, 제1 및 제2 패시베이션막(122a, 122b)이 진성 비정질 반도체를 포함할 수 있다. 일 예로, 제1 및 제2 패시베이션막(122a, 122b)이 비정질 실리콘(a-Si)층, 비정질 실리콘 탄화물(a-SiCx)층, 비정질 실리콘 산화물(a-SiOx)층 등으로 구성될 수 있다. 그러면, 제1 및 제2 패시베이션막(122a, 122b)이 반도체 기판(122)과 유사한 특성을 가지기 때문에 반도체 기판(122)의 표면 특성을 좀더 효과적으로 향상할 수 있다.
이때, 제1 및 제2 패시베이션막(122a, 122b)은 반도체 기판(122)의 전면 및 후면에 각기 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(122)의 전면 및 후면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다. 터널링 효과를 충분하게 구현할 수 있도록 패시베이션막(122a, 122b)의 두께는 도전형 영역(124, 126)보다 작은 두께(일 예로, 5nm 이하)의 두께를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 패시베이션막(122a, 122b)은 다양한 물질, 형상, 두께 등을 가질 수 있다.
제1 패시베이션막(122a) 위에는 제1 도전형을 가지는 제1 도전형 영역(124)이 형성(일 예로, 접촉)될 수 있다. 그리고 제2 패시베이션막(122b) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(126)이 위치(일 예로, 접촉)할 수 있다.
제1 도전형 영역(124)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 영역일 수 있다. 그리고 제2 도전형 영역(126)은 제2 도전형 도펀트를 포함하여 제2 도전형을 가지는 영역일 수 있다.
제1 및 제2 도전형 영역(124, 126)은 각기 반도체 기판(122)과 동일한 반도체 물질(좀더 구체적으로, 단일 반도체 물질, 일례로, 실리콘)을 포함할 수 있다. 일 예로, 제1 및 제2 도전형 영역(124, 126)이 비정질 실리콘(a-Si)층, 비정질 실리콘 탄화물(a-SiCx)층, 비정질 실리콘 산화물(a-SiOx)층 등으로 이루어질 수 있다. 그러면, 제1 및 제2 도전형 영역(124, 126)이 반도체 기판(122)과 유사한 특성을 가져 서로 다른 반도체 물질을 포함할 경우에 발생할 수 있는 특성 차이를 최소화할 수 있다. 다만, 제1 및 제2 도전형 영역(124, 126)이 반도체 기판(122) 위에서 반도체 기판(122)과 별개로 형성되므로, 반도체 기판(122) 위에서 쉽게 형성될 수 있도록 반도체 기판(122)과 다른 결정 구조를 가질 수 있다.
예를 들어, 제1 및 제2 도전형 영역(124, 126) 각각은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그러면 제1 및 제2 도전형 영역(124, 126)이 간단한 공정에 의하여 쉽게 형성될 수 있다. 이때, 제1 및 제2 패시베이션막(122a, 122b)이 진성 비정질 반도체(일 예로, 진성 비정질 실리콘)으로 구성되면, 우수한 접착 특성, 우수한 전기 전도도 등을 가질 수 있다.
본 실시예에서 반도체 기판(122)(또는 베이스 영역)이 제1 도전형을 가지게 되면, 제2 도전형 영역(126)은 반도체 기판(122)과 pn 접합을 형성하는 에미터 영역을 구성할 수 있다. 제1 도전형 영역(124)은 전면 전계(front surface field)를 형성하여 재결합을 방지하는 전면 전계 영역을 구성할 수 있다. 그러면, 광전 변환에 직접 관여하는 에미터 영역이 후면에 위치하므로, 에미터 영역을 충분한 두께로 형성할 수 있어(일 예로, 전면 전계 영역보다 두껍게 형성하여) 광전 변환 효율을 좀더 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(122)이 제2 도전형을 가져 제1 도전형 영역(124)이 에미터 영역을 구성하고 제2 도전형 영역(126)이 후면 전계 영역을 구성할 수도 있다.
본 실시예에서 제1 도전형 영역(124) 및 반도체 기판(122)이 n형을, 제2 도전형 영역(126)이 p형을 가질 수 있다. 그러면, 제2 광전 변환부(120) 위에 위치하는 제1 광전 변환부(110)에서 상부 쪽에 위치한 제1 전달층(114)이 전자를 전달하고 하부 쪽에 위치한 제2 전달층(116)이 정공을 전달할 수 있다. 이러한 경우가 이의 반대 경우에 비하여 제1 광전 변환부(110)가 우수한 효과를 가질 수 있다. 또한, 반도체 기판(122)이 n형을 가져 캐리어의 수명(life time)을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(122)이 제1 및 제2 도전형 중 어떠한 도전형을 가지는지 여부, n형 및 p형 중 어떠한 도전형을 가지는지 여부 등은 다양하게 변형될 수 있다.
일 예로, p형의 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있고, n형의 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 반도체 기판(122)의 도펀트와 제1 또는 제2 도전형 영역(124, 126)의 도펀트는 서로 동일한 물질일 수도 있고 서로 다른 물질일 수도 있다.
여기서, 제1 및 제2 도전형 영역(124, 126)은 반도체 기판(122)의 전면 및 후면에서 각기 전체적으로 형성될 수 있다. 이에 의하여 제1 및 제2 도전형 영역(124, 126)을 충분한 면적으로 별도의 패터닝 없이 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 실시예에서는 제1 및 제2 도전형 영역(124, 126)이 각기 반도체 기판(122) 또는 베이스 영역과 별개로 형성되는 제1 및 제2 반도체층으로 구성된 것을 예시하였다. 이에 따라 제1 및 제2 도전형 영역(124, 126)의 결정 구조가 반도체 기판(122)과 서로 다를 수 있고, 예를 들어, 제1 및 제2 도전형 영역(124, 126)이 각기 비정질, 미세 결정 또는 다결정 구조를 가져 제2 광전 변환부(120)가 이종 접합(hetero-junction) 구조를 가질 수 있다. 이에 의하면 반도체 기판(122)이 도핑 영역을 구비하지 않아 우수한 패시베이션 특성 등을 가질 수 있고, 제1 및 제2 도전형 영역(124, 126)을 간단한 공정에 의하여 쉽게 형성할 수 있다. 또한, 우수한 특성을 가지며 가격이 비싼 반도체 기판(122)의 두께를 줄여 비용을 절감할 수 있다. 특히, 제1 및 제2 도전형 영역(124, 126)이 반도체 기판(122)과 동일한 반도체 물질(예를 들어, 실리콘)으로 이루어지면서 비정질 구조를 가지면, 이종 물질에 의한 문제를 최소화할 수 있으며 제1 및 제2 도전형 영역(124, 126)을 낮은 온도에서 형성할 수 있으며 제2 광전 변환부(120)가 높은 개방 전압을 가져 태양 전지(100)의 효율을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및 제2 도전형 영역(124, 126) 중 적어도 하나가 베이스 영역과 동일한 결정 구조를 가지면서 도전형, 도핑 농도 등이 서로 다른 영역일 수도 있다. 즉, 제1 및 제2 도전형 영역(124, 126) 중 적어도 하나가 반도체 기판(122)의 일부를 구성하는 도핑 영역일 수 있다. 그 외의 다양한 구조가 적용될 수 있다.
제2 광전 변환부(120)의 전면(前面) 위에 접합층(터널 접합층)(110a)이 위치하여 제2 광전 변환부(120)와 그 위에 위치하는 제1 광전 변환부(110)를 연결한다. 도면에서는 접합층(110a)이 제1 도전형 영역(124)과 제1 광전 변환부(110)에 각기 직접 접촉하는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 이러한 접합층(110a)은 캐리어의 터널링이 원활하게 일어날 수 있도록 얇은 두께, 일 예로, 제1 전극층(420, 440)의 두께보다 얇은 두께를 가질 수 있다.
접합층(110a)은 제1 광전 변환부(110)와 제2 광전 변환부(120)를 전기적으로 연결할 수 있으며 제1 광전 변환부(110)에 사용되는 광(일 예로, 장파장의 광)이 투과할 수 있는 물질을 포함할 수 있다. 일 예로, 접합층(110a)은 투명 전도성 물질(일 예로, 투명 전도성 산화물), 전도성 탄소 물질, 전도성 고분자, n형 또는 p형 비정질 실리콘 등의 다양한 물질 중 적어도 하나를 포함할 수 있다. 또는, 접합층(110a)이 서로 다른 굴절율을 가지는 실리콘층을 교대로 적층한 구조로 형성되어, 제2 광전 변환부(120)에 사용되는 광(일 예로, 단파장의 광)은 제2 광전 변환부(120)로 반사시키고 제1 광전 변환부(110)에 사용되는 광(일 예로, 장파장의 광)은 투과하여 제1 광전 변환부(110)로 제공할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 접합층(110a)의 물질, 구조 등으로는 다양한 물질이 적용될 수 있다.
접합층(110a) 위에는 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 포함하는 제1 광전 변환부(110)가 위치할 수 있다. 좀더 구체적으로, 제1 광전 변환부(110)는 광전 변환층(112)과, 광전 변환층(112)의 일측에서 접합층(110a)과 광전 변환층(112) 사이에 위치하는 제2 전달층(제2 캐리어 전달층)(116), 그리고 광전 변환층(112)의 타측에서 광전 변환층(112)과 제1 전극(42) 사이에 위치하는 위치하는 제1 전달층(제1 캐리어 전달층)(114)을 포함할 수 있다.
접합층(110a) 위에 위치하는 제2 전달층(116)은 광전 변환층(112)과의 밴드갭 관계에 의하여 제2 캐리어(일 예로, 정공)을 추출하여 전달하는 층이다. 일 예로, 제2 전달층(116)을 통하여 전달된 제2 캐리어는 접합층(110a)을 통과하여 제1 광전 변환부(110)로 이동할 수 있다. 제2 전달층(116)으로는 이러한 역할을 수행할 수 있는 다양한 물질을 포함할 수 있는데, 예를 들어, 제2 전달층(116)은 스피로-바이플루오렌 화합물(예를 들어, 2,2',7,7'-tetrakis(N,N-di-p-methoxyphenylamine)-9,9'-spirobifluorene(spiro-OMeTAD) 등), 폴리-트리아릴아민(poly-triarylamine, PTAA), 또는 금속 화합물(예를 들어, 몰리브덴 산화물 등)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전달층(116)으로 다양한 물질이 사용될 수 있다.
제2 전달층(116) 위에 위치하는 광전 변환층(112)은 페로브스카이트 구조를 가지는 페로브스카이트 화합물로 구성되며, 광에 의하여 여기되어 캐리어(전자 및 정공)을 형성할 수 있는 광 활성층일 수 있다. 일 예로, 페로브스카이트 구조는 AMX3 (여기서, A는 1가의 유기 암모늄 양이온 또는 금속 양이온; M은 2가의 금속 양이온; X는 할로겐 음이온을 의미한다)의 화학식을 가질 수 있다. 이러한 광전 변환층(112)은 AMX3로서 CH3NH3PbI3, CH3NH3PbIxCl(3-x), CH3NH3PbIxBr(3-x), CH3NH3PbClxBr(3-x), HC(NH2)2PbI3, HC(NH2)2PbIxCl(3-x), HC(NH2)2PbIxBr(3-x), HC(NH2)2PbClxBr(3-x) 등을 포함하거나, AMX3의 A에 Cs가 일부 도핑된 화합물을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 광전 변환층(112)으로 다양한 물질이 사용될 수 있다.
페로브스카이트 화합물로 구성되는 광전 변환층(112)은 소정 두께(d1) 이상의 두께를 가질 수 있으며, 제1 도전형 영역(124)보다 큰 두께를 가질 수 있다.
일 예로, 광전 변환층(112)의 소정 두께(d1)는 400nm 내지 800nm 이상을 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
다만, 광전 변환층(112)이 소정 두께(d1) 이상을 갖는 후막으로 형성되면, 광전 효율이 향상될 수 있으며, 광전 변환층(112)을 적층 방향으로 절단할 때, 적층 방향으로 페로브스카이트 화합물의 조성이 유지되면서 제2 전달층(116)과 접하는 영역부터 제1 전달층(114)과 접하는 영역까지 페로브스카이트 구조를 갖도록 형성될 수 있다.
따라서, 제1 전달층(114)과 접하는 영역 또는 제2 절달층(116)과 접하는 영역인 경계 영역에서 페로브스카이트 화합물을 형성하기 위한 기본 물질층이 잔류하지 않아, 기본 물질층의 잔류에 따른 캐리어 차단의 문제점이 제거되어 광전 효율이 보장되면서 후막 형성이 가능하다.
광전 변환층(112) 위에 위치하는 제1 전달층(114)은 광전 변환층(112)과의 밴드갭 관계에 의하여 제1 캐리어(일 예로, 전자)을 추출하여 전달하는 층이다. 제1 전달층(114)으로는 이러한 역할을 수행할 수 있는 다양한 물질을 포함할 수 있는데, 예를 들어, 제1 전달층(114)은 풀러렌(C60) 또는 이의 유도체(예를 들어, 페닐-C61-부티르산 메틸 에스테르(phenyl-C61-butyric acid methyl ester, PCBM) 등)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전달층(114)으로 다양한 물질이 사용될 수 있다.
제1 광전 변환부(110)(일 예로, 이의 전면에 위치하는 제1 전달층(114)) 위에 제1 전극(42)이 위치하고, 제2 광전 변환부(120)(일 예로, 이의 후면에 위치하는 제2 도전형 영역(126)) 위에 제2 전극(44)이 위치할 수 있다. 즉, 본 실시예에 따른 태양 전지(100)는 단일 반도체 물질(일 예로, 실리콘) 기반의 제2 광전 변환부(120)와 페로브스카이트 화합물 기반의 제1 광전 변환부(110)가 접합층(110a)에 의하여 접합된 탠덤형 구조를 가질 수 있다.
본 실시예에서 제2 광전 변환부(120)보다 제1 광전 변환부(110)가 더 큰 밴드 갭을 가지게 된다. 즉, 제1 광전 변환부(110)는 상대적으로 큰 밴드갭을 가져 상대적으로 작은 파장을 가지는 단파장을 흡수하여 이를 이용하여 광전 변환을 일으키며, 제2 광전 변환부(120)는 제1 광전 변환부(110)보다 낮은 밴드갭을 가져 제1 광전 변환부(110)에서 사용하는 광보다 큰 파장을 가지는 장파장을 효과적으로 흡수하여 이를 이용하여 광전 변환을 일으킨다.
좀더 상세하게, 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 제1 캐리어(일 예로, 전자)는 제1 전극(42) 쪽으로 이동하여 수집되고, 제2 캐리어(일 예로, 정공)은 제1 광전 변환부(110) 및 제2 광전 변환부(120)을 거쳐 제2 전극(420) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(120)에 도달하면, 제2 광전 변환부(120)가 이를 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 제1 캐리어(일 예로, 전자)는 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 제2 캐리어(일 예로, 정공)은 제2 전극(44) 쪽으로 이동하여 수집된다.
이와 같이 본 실시예에서는 다양한 파장을 광을 복수의 광전 변환부(110, 120)에서 모두 사용할 수 있어 태양 전지(100)의 효율을 크게 향상할 수 있다. 특히, 본 실시예에서는 페로브스카이트 화합물을 기반으로 한 제1 광전 변환부(110)와 이종 접합 구조를 가지는 제2 광전 변환부(120)를 포함하여, 다양한 특성을 향상할 수 있다. 즉, 상술한 제1 및 제2 광전 변환부(110, 120)는 모두 저온 공정으로 형성할 수 있는 바, 공정 온도가 유사하여 온도 범위를 맞추기 쉬우므로 공정 정합성을 가진다. 또한, 상술한 제1 및 제2 광전 변환부(110, 120)는 각기 우수한 개방 전압을 가지므로 탠덤형 구조의 태양 전지(100)의 효율을 크게 향상할 수 있다. 제2 광전 변환부(120)로 다양한 구조가 적용될 수 있으며, 제2 광전 변환부(120)가 구비되지 않고 제1 광전 변환부(110)만 구비될 수도 있다. 그 외의 다양한 변형이 가능하다.
본 실시예에서는 제1 광전 변환부(110)가 저온 공정(일 예로, 150℃이하의 저온 공정, 일 예로, 실온 내지 150℃이하의 온도, 좀더 구체적으로는, 실온(예를 들어, 20℃보다 높으며 150℃이하의 온도)에 의하여 형성될 수 있다.
제1 전극(42)은 광전 변환부(110, 120) 위에 차례로 적층되는 제1 전극층(420) 및 제2 전극층(422)을 포함할 수 있다. 일 예로, 제1 전극층(420)은 제1 광전 변환부(110)(좀더 구체적으로, 제1 전달층(114)) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 광전 변환부(110)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 전극층(420)이 제1 도전형 영역(124) 위에 전체적으로 형성되면, 캐리어가 제1 전극층(420)을 통하여 쉽게 제2 전극층(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다.
이와 같이 제1 전극층(420)이 제1 광전 변환부(110) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질(투광성 물질)로 구성될 수 있다. 즉, 제1 전극층(420)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 한다. 이에 따라 제1 전극층(420)을 제1 광전부(110) 위에 전체적으로 형성되어 광의 투과를 차단하지 않는다. 일 예로, 제1 전극층(420)은 투명 전도성 물질(예를 들어, 투명 전도성 산화물, 일 예로, 인듐 틴 산화물(indium tin oxide, ITO) 등), 탄소 나노 튜브(carbon nano tube, CNT) 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극층(420) 그 외의 다양한 물질을 포함할 수 있다.
제1 전극층(420) 위에 제2 전극층(422)이 형성(일 예로, 접촉)될 수 있다. 제2 전극층(422)은 제1 전극층(420)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 이에 의하여 제2 전극층(422)에 의한 캐리어 수집 효율, 저항 저감 등의 특성을 좀더 향상할 수 있다. 일 예로, 제2 전극층(422)은 우수한 전기 전도도를 가지는 불투명한 또는 제1 전극층(420)보다 투명도가 낮은 금속으로 구성될 수 있다.
이와 같이 제2 전극층(422)은 불투명하거나 투명도가 낮아 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 이에 의하여 제2 전극층(422)이 형성되지 않은 부분으로 광이 입사할 수 있도록 한다. 제2 전극층(422)의 평면 형상은 도 2를 참조하여 추후에 좀더 상세하게 설명한다.
이와 유사하게, 제2 전극(44)은 제2 광전 변환부(120) 위에 차례로 적층되는 제1 전극층(440) 및 제2 전극층(442)을 포함할 수 있다. 일 예로, 제2 전극(44)의 제1 전극층(440)은 제2 광전 변환부(120)(좀더 구체적으로, 제2 도전형 영역(126)) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 비정질 반도체층으로 구성되는 제2 도전형 영역(126)의 결정성이 상대적으로 낮아 캐리어의 이동도(mobility)가 낮을 수 있으므로, 제1 전극층(440)을 구비하여 캐리어가 수평 방향으로 이동할 때의 저항을 저하시키는 것이다. 제2 전극(44)의 제2 전극층(442)은 제1 전극층(440) 위에 형성(일 예로, 접촉)하여 일정한 패턴을 가질 수 있다.
제2 전극(44)이 제2 광전 변환부(120) 위에 위치한다는 점을 제외하고는, 제2 전극(44)의 제1 및 제2 전극층(440, 442)의 역할, 물질, 형상 등이 제1 전극(42)의 제1 및 제2 전극층(420, 422)의 역할, 물질, 형상 등과 동일 또는 유사하므로 이에 대한 설명이 그대로 적용될 수 있다. 제1 전극(42)의 제1 전극층(420)과 제2 전극(44)의 제1 전극층(440)은 서로 동일하거나, 또는 서로 다른 물질, 조성, 형상, 또는 두께를 가질 수 있다. 제1 전극(42)의 제2 전극층(422)과 제2 전극(44)의 제2 전극층(442)은 서로 동일하거나, 또는 서로 다른 물질, 조성, 형상, 또는 두께를 가질 수 있다. 일 변형예로, 제1 및 제2 전극(42, 44)의 제1 전극층(420, 440) 위에는 반사 방지막, 반사막 등의 다양한 층이 위치할 수도 있다.
상술한 제1 및 제2 전극(42, 44)의 제2 전극층(422, 442)은 다양한 평면 형상을 가질 수 있다.
일 예로, 도 2에 도시한 바와 같이, 제2 전극층(422, 442)은 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 광전 변환부(110, 120)(일 예로, 반도체 기판(122))의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제2 전극층(422, 442)은 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a, 44a)의 폭보다 버스바 전극(42b, 44b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
제1 전극(42)과 제2 전극(44)의 제2 전극층(422, 442)이 서로 동일하거나 서로 다른 평면 형상을 가질 수 있다. 예를 들어, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 동일하거나 서로 다른 값을 가질 수 있다. 또한, 제1 전극(42)과 제2 전극(44)의 제2 전극층(422, 442)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예에서는 태양 전지(100)의 제1 및 제2 전극(42, 44) 중에 불투명한 또는 금속을 포함하는 제2 전극층(422, 442)이 일정한 패턴을 가져 광전 변환부(110, 120)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)의 제2 전극층(442)이 광전 변환부(110, 120)의 후면 쪽에서 전체적으로 형성되는 등 다양한 구조를 가지는 것도 가능하다.
앞서 설명한 바와 같이 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 구비하는 제1 광전 변환부(110) 또는 태양 전지(100)에서는, 광전 변환층(112)을 소정 두께(d1) 이상으로 후막으로 형성함으로써, 광전 효율을 확보할 수 있다.
이때, 광전 변환층(112)의 형성은 광전 변환층(112)을 이루는 페로브스카이트 화합물을 형성하기 위한 제1 물질(A)의 성막과 제2 물질(B)의 성막을 연속적으로 형성한 후 열처리함으로써 원하는 두께의 후막 형성이 가능하다.
이때, 먼저 형성되는 제1 물질(A)의 성막에 공극(B')을 형성하여 후에 형성되는 제2 물질(B)의 성막이 상기 공극(B')을 매우며 형성됨으로 제1 물질(A)과 제2 물질(B)의 혼합이 균일하게 형성될 수 있으며, 후의 열처리에 의해 공극(B')을 매우는 제2 물질(B)과 이를 둘러싸는 제1 물질(A)의 확산에 의해 균일한 페로브스카이트 화합물이 형성된다.
따라서, 광전 변환층(112)을 적층 방향으로 절단할 때, 적층 방향으로 페로브스카이트 화합물의 조성이 일정하게 유지되면서 제2 전달층(116)과 접하는 영역부터 제1 전달층(114)과 접하는 영역까지 페로브스카이트 구조를 갖도록 형성될 수 있다.
따라서, 제1 전달층(114)과 접하는 영역 또는 제2 절달층(116)과 접하는 영역인 경계 영역에서 페로브스카이트 화합물을 형성하기 위한 제1 물질(A) 및 제2 물질(B)만의 성막이 잔류하지 않아, 제1 물질(A) 및 제2 물질(B) 성막의 잔류에 따른 캐리어 차단의 문제점이 제거되어 광전 효율이 보장되면서 후막 형성이 가능하다.
상술한 구조를 가지는 태양 전지(100)의 제조 방법을 도 3, 그리고 도 4a 내지 도 4g를 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 흐름도이고, 도 4a 내지 도 4g는 도 3에 도시한 태양 전지(100)의 제조 방법을 도시한 단면도들이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 태양 전지(100)의 제조 방법은, 제2 광전 변환부(120)를 형성하는 단계(ST10), 접합층(110a)을 형성하는 단계(ST20), 제1 광전 변환부(110)의 제1 성막층(112a)을 형성하는 단계(ST30), 열처리하여 제2 물질(B)을 제거하는 단계(ST40), 제1 광전 변환부(110)의 제2 성막층(112b)을 형성하는 단계(ST50), 열처리하여 제1 광전 변환부(110)를 완성하는 단계(ST60) 및 제1 및 제2 전극(42, 44)을 형성하는 단계(ST70)를 포함한다. 상기 순서도에 도시한 각 단계는 제1 광전 변환부(110)를 형성하는 단계를 보다 구체화하여 설명하였으며, 해당 공정에 의해 후막의 균일한 제1 광전 변환부(110)의 형성이 가능하다. 이에 대하여, 좀더 상세하게 설명한다.
도 4a에 도시한 바와 같이, 제2 광전 변환부(120)를 형성하는 단계(ST10)에서는, 반도체 기판(122), 제1 및 제2 도전형 영역(124, 126) 등을 포함하는 제2 광전 변환부(120)를 형성한다.
먼저, 제1 또는 제2 도전형 도펀트를 가지는 베이스 영역으로 구성되는 반도체 기판(122)을 준비한다. 이때, 반도체 기판(122)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링되어 반사 방지 구조를 가질 수 있다. 반도체 기판(122)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(122)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(122)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(122)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(122)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(122)을 텍스쳐링 할 수 있다.
이어서, 반도체 기판(122)의 표면 위에 전체적으로 패시베이션막(122a, 122b) 및 도전형 영역(124, 126)을 형성한다. 좀더 구체적으로, 반도체 기판(122)의 전면 위에 제1 패시베이션막(122a) 및 제1 도전형 영역(124)을 형성하고, 반도체 기판(122)의 후면 위에 제2 패시베이션막(122b) 및 제2 도전형 영역(126)을 형성한다. 도면에서는 반도체 기판(122)의 측면에는 패시베이션막(122a, 122b)이 형성되지 않은 것으로 도시하였으나, 반도체 기판(122)의 측면 위에도 패시베이션막(122a, 122b)이 위치할 수 있다.
패시베이션막(122a, 122b) 및/또는 도전형 영역(20, 30)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)), 저압 화학 기상 증착법(LPCVD) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 패시베이션막(122a, 122b)이 형성될 수 있다. 제1 또는 제2 도전형 도펀트는 도전형 영역(124, 126)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함되도록 할 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 도전형 영역(124, 126)이 형성될 수 있다.
반도체 기판(122)의 전면 위에 연속적인 공정을 수행하면서 사용되는 기체의 종류를 변경하여 제1 패시베이션막(122a) 및 제1 도전형 영역(124)을 차례로 형성하고, 그 이후에 반도체 기판(122)의 후면 위에 연속적인 공정을 수행하면서 사용되는 기체의 종류를 변경하여 제2 패시베이션막(122b) 및 제2 도전형 영역(126)을 차례로 형성할 수 있다. 또는, 반도체 기판(122)의 후면 위에 연속적인 공정을 수행하면서 사용되는 기체의 종류를 변경하여 제2 패시베이션막(122b) 및 제2 도전형 영역(126)을 차례로 형성하고, 그 이후에 반도체 기판(122)의 전면 위에 연속적인 공정을 수행하면서 사용되는 기체의 종류를 변경하여 제1 패시베이션막(122a) 및 제1 도전형 영역(124)을 차례로 형성할 수 있다. 또는, 제1 및 제2 패시베이션막(122a, 122b)를 동시에 형성한 후에 제1 및 제2 도전형 영역(124, 126)을 형성할 수도 있다. 그 외에 다양한 변형이 가능하다.
이어서, 도 4b에 도시한 바와 같이, 접합층(110a)을 형성하는 단계(ST20)에서는, 제2 광전 변환부(120) 위에 접합층(110a)을 형성한다. 좀더 구체적으로, 제2 광전 변환부(120)에서 제1 도전형 영역(124) 위에 접합층(110a)을 형성할 수 있다. 접합층(110a)은, 일 예로, 스퍼터링에 의하여 형성될 수 있다. 스퍼터링 공정은 저온에서 수행될 수 있으며 단면 공정으로 제2 도전형 영역(124) 위에만 접합층(110a)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 코팅법 등의 다양한 방법이 적용될 수 있다.
이때, 접합층(110a)을 형성하는 공정 상에서 제2 도전형 영역(126)을 보호하기 위한 보호층이 더 형성될 수 있다.
이와 같이 보호층이 형성되는 경우, 제조 공정 중에는 제2 도전형 영역(126) 위에서 제2 도전형 영역(126)을 보호하는 역할을 하는 보호층으로 기능하고, 그대로 잔류하여 제1 전극층(440)으로 기능할 수 있으나 이에 한정되는 것은 아니다.
다만, 보호층이 제1 전극층(440)으로 기능하는 경우, 제1 광전 변환부(110)를 형성하기 이전에 형성하여 이를 보호층으로 사용하는 바, 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극층(440)과 다른 보호층을 별도로 형성하였다가 제거하거나 제거하지 않은 상태로 제1 전극층(440)을 형성할 수도 있다.
이어서, 도 4c에 도시한 바와 같이, 제1 광전 변환부(110)를 형성하기 위한 제1 성막층(112a)을 형성한다(ST30).
즉, 접합층(110a) 위에 제1 광전 변환부(110)를 형성한다. 좀더 구체적으로는, 접합층(110a) 위에 제2 전달층(116)을 형성하고, 그 위에 광전 변환층(112)을 형성하기 위한 제1 성막층(112a)을 차례로 형성한다.
제2 전달층(116)은 증착(예를 들어, 물리적 증착법, 화학적 증착법 등) 또는 인쇄법 등을 통해 형성될 수 있다. 여기서, 인쇄법은 잉크젯 프린팅, 그라비아 프린팅, 스프레이 코팅, 닥터 블레이드, 바 코팅, 그라비아 코팅, 브러쉬 페인팅 및 슬롯-다이 코팅 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제2 전달층(116) 위에 광전 변환층(112)을 형성하기 위한 제1 성막층(112a)을 형성한다.
제1 성막층(112a)은 화학적 증착법에 의해 형성될 수 있으며, 일 예로 진공 증착에 의해 형성될 수 있다.
구체적으로, 광전 변환층(112)을 이루는 페로브스카이트 화합물을 형성하는 분자로서 제1 물질(A)과 제3 물질(C)이 요구될 때, 제1 물질(A)과 제3 물질(C)을 순차적으로 증착하여 해당하는 페로브스카이트 화합물을 형성할 수 있다.
이때, 도 4c에 도시한 바와 같이, 제1 성막층(112a)으로 제1 물질(A)이 포함되도록 증착할 수 있으며, 이를 위해 제1 물질(A)과 함께 제1 성막층(112a)을 형성하는 제2 물질(B)을 증착한다.
제1 물질(A)은 페로브스카이트 화합물을 이루는 무기물일 수 있으며, 일 예로, MX2 구조를 가지는 할로겐화 금속일 수 있다. 일 예로, 페로브스카이트 화합물이 CH3NH3PbI3 일 때, 제1 물질(A)은 PbI2 일 수 있다.
이때, 진공 증착 시에 페로브스카이트 화합물을 이루는 물질 외에 제1 물질(A)과 혼합하여 증착되도록 제2 물질(B)을 소스로 구비한다.
제2 물질(B)은 제1 물질(A)과 화학적 선택성을 가지거나, 제1 물질(A)보다 낮은 기화 온도를 가지는 물질일 수 있다.
이와 같은 제2 물질(B)로는 폴리머 계열의 고분자 물질을 포함할 수 있으며, 일 예로 에테르계 폴리머일 수 있다. 진공 증착 공정에서 제1 물질(A)과 제2 물질(B)을 소스로 1 Å/s 내지 2 Å/s의 속도로 증발시키면서 제2 전달층(116) 위에 제1 성막층(112a)을 형성한다.
이때, 제1 물질(A)과 제2 물질(B)은 전체 물질 100 vol%에 대하여 제1 물질(A)이 30 내지70 vol%를 충족하고, 제2 물질(B)이 30 내지 70 vol%를 충족하도록 각 물질의 함량을 조절하여 증착 속도를 조절할 수 있으며, 증착 온도를 조절하면서 증착 속도를 조절할 수 있다.
이와 같은 제1 물질(A)과 제2 물질(B)의 동시 증착에 의해 도 4c와 같이 제1 성막은 페로브스카이트 화합물을 이루는 제1 물질(A)과 페로브스카이트 화합물을 이루지 않는 제2 물질(B)이 혼합되어 있는 상태로 증착된다.
제1 성막층(112a)의 두께는 소정 두께(d1)를 충족할 수 있으나, 후의 에칭 또는 번아웃 공정에서의 손실을 감안하여 이보다 더 큰 두께로 형성될 수 있다.
다음으로, 도 4d와 같이 제1 물질(A)과 제2 물질(B)에 대하여 화학적 선택성을 가지는 용매에 침지하여 제1 성막층(112a)에서 제2 물질(B)을 선택적으로 식각한다(ST40).
이와 같은 화학적 선택성에 의해 제2 물질(B)이 제거된 제1 성막층(112a)은 도 4d와 같이 제2 물질(B)이 제거된 자리에 공극(B')이 형성되어 있는 다공성을 가지는 제1 물질(A)만의 구조체로 잔류한다.
이와 같은 식각은 증착기에서 배출 후 외부에서 상온 상태로 용매(D)에 침지함으로써 이루어질 수 있다.
다음으로, 도 4e와 같이 제1 성막층(112a) 위에 제2 성막층(112b)을 형성한다(ST50).
제2 성막층(112b)의 형성은 페로브스카이트 화합물을 이루는 다른 물질인 제3 물질(C)로 형성될 수 있으며, 유기물층으로 형성될 수 있다.
일 예로, 제3 물질(C)은 AX 구조를 가지는 할로겐화 유기암모늄일 수 있다. 일 예로, 페로브스카이트 화합물이 CH3NH3PbI3 일 때, 제3 물질(C)은 CH3NH3I 일 수 있다.
제2 성막층(112b)은 제3 물질(C)을 스프레이, 침지, 블레이딩 등의 습식 공정을 통해 다공성의 제1 성막층(112a) 위에 공극(B')을 매우며 형성 가능하나, 이와 달리 다시 증착기 내에서 진공 증착으로 형성할 수도 있다.
다음으로, 도 4f와 같이, 열처리를 수행하여 제3 물질(C)이 기화하면서 제1 물질(A) 사이로 확산하여 AMX3의 페로브스카이트 화합물을 가지는 광전 변환층(112)을 형성한다(ST60).
이와 같이 형성되는 광전 변환층(112)은 소정 두께(d1) 이상의 두께를 가지는 후막으로 형성 가능하다.
제3 물질(C)이 제1 물질(A)의 제1 성막층(112a)의 공극(B')을 매우면서 형성되고, 공극(B') 내를 채우는 제3 물질(C)들의 제1 물질(A)로의 확산에 의해 페로브스카이트 화합물이 형성되므로, 광전 변환층 전체에서 적층 방향으로, 즉 제2 전달층(116)과의 경계면에서부터 제1 전달층(114)과의 경계면까지 모두 페로브스카이트 구조체로 형성될 수 있다.
따라서, 광전 변환층(112)을 소정 두께(d1) 이상인, 400 내지 800 nm의 후막으로 형성하더라도, 제1 전달층(114)과 제2 전달층(116)의 경계 부분에 제1 물질(A) 또는 제3 물질(C)만으로 이루어지는 제1 성막층(112a) 및 제2 성막층(112b)의 일부가 잔존하지 않을 수 있다.
이와 같이 형성되는 광전 변환층(112) 위에 제1 전달층(114)이 형성된다.
제1 전달층(114)은 다양한 방법에 의하여 형성될 수 있는데, 일 예로, 증착(예를 들어, 물리적 증착법, 화학적 증착법 등) 또는 인쇄법 등을 통해 형성될 수 있다. 여기서, 인쇄법은 잉크젯 프린팅, 그라비아 프린팅, 스프레이 코팅, 닥터 블레이드, 바 코팅, 그라비아 코팅, 브러쉬 페인팅 및 슬롯-다이 코팅 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 4g에 도시한 바와 같이, 제1 전극(42) 및 제2 전극(44)를 형성한다(ST70).
구체적으로, 제1 광전 변환부(110) 위에 제1 전극(42)의 제1 전극층(420)을 형성할 때, 더욱 구체적으로는 제1 전달층(114) 위에 제1 전극(44)의 제1 전극층(420)을 형성할 수 있다. 이때, 제2 광전 변환부(120) 위에 제2 전극(44)의 제1 전극층(440)을 형성할 수 있으나, 보호층을 제1 전극층(440)으로 활용하는 경우, 생략 가능하다.
제1 전극(42)의 제1 전극층(420)은, 일 예로, 스퍼터링에 의하여 형성될 수 있다. 스퍼터링 공정은 저온에서 수행될 수 있으며 단면인 전면에만 제1 전극(42)의 제1 전극층(420)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 코팅법 등의 다양한 방법이 적용될 수 있다.
다음으로, 제1 및 제2 전극(42, 44)의 제2 전극층(422, 442)을 형성한다.
제1 및 제2 전극(42, 44)의 제2 전극층(422, 442)은 제1 전극(42)의 제1 전극층(420) 위에 위치하는 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 제1 도전층(440) 위에 위치하는 제2 전극(44)의 제2 전극층(442)를 동시에 형성하여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 실시예에서는 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)를 구비한 태양 전지(100)에서 페로브스카이트 화합물이 이루는 광전 변환층(110)을 후막으로 형성할 때, 적층 방향으로 균일한 조성의 화합물을 형성할 수 있는 공정을 제시한다.
즉, 페로브스카이트 화합물을 이루는 무기물과 유기물을 각각 별도로 성층한 후 열처리하여 확산에 의해 페로브스카이트 화합물을 형성할 때, 후막을 형성하기 위한 충분한 두께의 성층에도 불구하고 각 경계면에서 무기물과 유기물의 잔류 없이 페로브스카이트 구조체만으로 이루어진 광전 변환층(112)을 형성할 수 있다.
이를 위하여, 무기물층을 형성하면서 공극(B')을 형성하기 위한 일부 물질의 제거를 수행함으로써, 후에 형성되는 유기물층이 공극(B') 내로 침투하면서 형성되어 유기물층과 무기물층의 확산이 더욱 균일한 조성의 페로브스카이트 화합물 층이 형성된다.
이에 따라, 후막의 두꺼운 전체 두께에 대하여 균일한 조성을 가지는 페로브스카이트 구조체가 형성되어 광전 효율이 향상되고, 신뢰성이 확보될 수 있고, 후막 형성을 위한 유기물층과 무기물층의 다수회의 교차 증착 등의 공정 상의 손실 없이 형성할 수 있다.
한편, 본 실시예에서 광전 변환층(112)을 형성할 때, 인-시츄(in-situ) 공정으로 제1 성막층(112a)과 제2 성막층(112b)을 증착 가능하다. 이하에서는 도 5 내지 도 6을 참조하여 인-시츄 공정으로 광전 변환층(112)을 형성하는 태양 전지(100) 및 이의 제조 방법을 상세하게 설명한다.
상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 흐름도이고, 도 6a 내지 도 6g는 도 5에 따라 도 1에 도시한 태양 전지(100)의 제조 방법을 도시한 단면도들이다.
다른 실시예에 따른 태양 전지(100)의 제조 방법은, 도 7a에서 도시된 바와 같이 제2 광전 변환부(120)를 형성하는 단계(ST100), 접합층(110a)을 형성하는 단계(ST110), 제1 광전 변환부(110)의 제1 성막층(112a)을 형성하는 단계(ST130), 열처리하여 제2 물질(B)을 제거하는 단계(ST140), 제1 광전 변환부(110)의 제2 성막층(112b)을 형성하는 단계(ST150), 열처리하여 제1 광전 변환부(110)를 완성하는 단계(ST160) 및 제1 및 제2 전극(42, 44)을 형성하는 단계(ST170)를 포함한다.
이에 대해서는 도 4a 내지 도 4g를 참조한 설명이 그대로 적용될 수 있는 바 상세한 설명을 생략한다.
이어서, 도 6a의 제2 광전 변환부(120)을 형성하는 단계(ST100)는 도 4a와 동일하다. 또한, 도 6b에 도시한 바와 같이, 접합층(110a)을 형성하는 단계(ST110)에서는, 제2 광전 변환부(120) 위에 접합층(110a)을 형성한다.
이때, 접합층(110a)을 형성하는 공정 상에서 제2 도전형 영역(126)을 보호하기 위한 보호층이 더 형성될 수 있다.
이와 같이 보호층이 형성되는 경우, 제조 공정 중에는 제2 도전형 영역(126) 위에서 제2 도전형 영역(126)을 보호하는 역할을 하는 보호층으로 기능하고, 그대로 잔류하여 제1 전극층(440)으로 기능할 수 있으나 이에 한정되는 것은 아니다.
접합층(110a) 위에 제2 전달층(116)을 형성한다.
제2 전달층(116)은 증착(예를 들어, 물리적 증착법, 화학적 증착법 등) 또는 인쇄법 등을 통해 형성될 수 있다. 여기서, 인쇄법은 잉크젯 프린팅, 그라비아 프린팅, 스프레이 코팅, 닥터 블레이드, 바 코팅, 그라비아 코팅, 브러쉬 페인팅 및 슬롯-다이 코팅 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 6c에 도시한 바와 같이, 제1 광전 변환부(110)를 형성하기 위한 제1 성막층(112a)을 형성한다(ST130). 즉, 제2 전달층(116) 위에 광전 변환층(112)을 형성하기 위한 제1 성막층(112a)을 차례로 형성한다.
제1 성막층(112a)은 화학적 기상 증착법에 의해 형성될 수 있으며, 일 예로 진공 증착에 의해 형성될 수 있다.
구체적으로, 광전 변환층(112)을 이루는 페로브스카이트 화합물을 형성하는 분자로서 제1 물질(A)과 제3 물질(C)이 요구될 때, 제1 물질(A)과 제3 물질(C)을 순차적으로 증착하여 해당하는 페로브스카이트 화합물을 형성할 수 있다.
이때, 도 6c에 도시한 바와 같이, 제1 성막층(112a)으로 제1 물질(A)이 포함되도록 증착할 수 있으며, 이를 위해 제1 물질(A)과 함께 제1 성막층(112a)을 형성하는 제2 물질(B)을 증착한다.
제1 물질(A)은 페로브스카이트 화합물을 이루는 무기물일 수 있으며, 일 예로, MX2 구조를 가지는 할로겐화 금속일 수 있다. 더욱 구체적으로, 페로브스카이트 화합물이 CH3NH3PbI3 일 때, 제1 물질(A)은 PbI2 일 수 있다.
진공 증착 시에 페로브스카이트 화합물을 이루는 물질 외에 제1 물질(A)과 혼합하여 증착되도록 제2 물질(B)을 소스로 구비한다.
제2 물질(B)은 제1 물질(A)과 화학적 선택성을 가지거나, 제1 물질(A)보다 낮은 기화온도를 가지는 물질일 수 있다.
이와 같은 제2 물질(B)로는 폴리머 계열의 고분자 물질을 포함할 수 있으며, 일 예로 에테르계 폴리머일 수 있다. 진공 증착 공정에서 제1 물질(A)과 제2 물질(B)을 소스로 1 Å/s 내지 2 Å/s의 속도로 증발시키면서 제2 전달층 위에 제1 성막층(112a)을 형성한다.
이때, 제1 물질(A)과 제2 물질(B)은 전체 물질 100 vol%에 대하여 제1 물질(A)이 30 내지70 vol%를 충족하고, 제2 물질(B)이 30 내지 70 vol% 를 충족하도록 각 물질의 함량을 조절하여 증착 속도를 조절할 수 있으며, 증착 온도를 조절하면서 증착 속도를 조절할 수 있다.
이와 같은 제1 물질(A)과 제2 물질(B)의 동시 증착에 의해 도 6c와 같이 제1 성막은 페로브스카이트 화합물을 이루는 제1 물질(A)과 페로브스카이트 화합물을 이루지 않는 제2 물질(B)이 혼합되어 있는 상태로 증착된다.
제1 성막층(112a)의 두께는 소정 두께(d1)를 충족할 수 있으나, 후의 에칭 또는 번아웃 공정을 위해 이보다 더 큰 두께로 형성될 수 있다.
다음으로, 도 6d와 같이 제1 물질(A)과 제3 물질(C)에 대하여 열처리하여(ST140) 제2 물질(B)만을 기화하여 제2 물질(B)이 제거된 자리에 공극(B')이 형성되어 있는 다공성을 가지는 제1 물질(A)만의 구조체를 형성한다.
이와 같은 열처리는 증착기 내에서 인시츄(in-situ)로 진행될 수 있으며, 제1물질(A)과 제2 물질(B)의 기화 온도의 중간 온도에서 진행될 수 있다.
일 예로, 제1 물질(A)의 기화 온도가 385
Figure pat00001
일 수 있으며, 제2 물질(B)의 기화 온도가일 예로 190
Figure pat00002
일 때, 열처리 온도는 그 중간 온도인 200
Figure pat00003
이하에서 진행됨으로써, 제2 물질(B)만을 선택적으로 기화시킬 수 있다.
다음으로, 도 6e와 같이 제1 성막층(112a) 위에 제2 성막층(112b)을 형성한다(ST150).
제2 성막층(112b)의 형성은 페로브스카이트 화합물을 이루는 다른 물질인 제3 물질(C)로 형성될 수 있으며, 유기물층으로 형성될 수 있다.
일 예로, AX 구조를 가지는 할로겐화 유기암모늄일 수 있다. 더욱 구체적으로, 페로브스카이트 화합물이 CH3NH3PbI3 일 때, 제3 물질(C)은 CH3NH3I 일 수 있다.
제2 성막층(112b)은 제1 성막층(112a)의 공극(B')을 메우며, 제1 성막층(112a) 위에 형성될 수 있으며, 제3 물질(C)을 증착기 내에서 진공 증착으로 형성할 수 있다.
제2 성막층(112b)을 진공 증착으로 형성하는 경우, 제1 성막층(112a)으로부터 제2 성막층(112b)을 형성하기까지 하나의 증착기 내에서 인시츄로 진행 가능하므로 공정이 단순해지고, 공정 시간이 단축될 수 있다.
다만, 이에 한정되는 것은 아니고, 습식 공정, 일 예로, 스프레이, 침지, 블레이딩 등에 의해 성막 가능하다.
다음으로, 도 6f와 같이, 열처리를 수행하여 제3 물질(C)이 기화하면서 제1 물질(A) 사이로 확산하여 AMX3의 페로브스카이트 화합물을 가지는 광전 변환층(112)을 형성한다(ST160).
제1 물질(A)과 제3 물질(C)의 확산을 위한 열처리 온도는 약 150도 이하일 수 있으나, 이에 한정되지 않는다.
이와 같이 형성되는 광전 변환층(112)은 하나의 증착기 내에서 소정 두께(d1) 이상의 두께를 가지는 후막으로 형성 가능하다.
제3 물질(C)이 제1 물질(A)의 제1 성막층(112a)의 공극(B')을 매우면서 형성되고, 공극(B') 내를 채우는 제3 물질(C)들의 제1 물질(A)로의 확산에 의해 페로브스카이트 화합물이 형성되므로, 광전 변환층(112) 전체에서, 즉 제2 전달층(116)과의 경계면에서부터 제1 전달층(114)과의 경계면까지 모두 페로브스카이트 구조체로 형성될 수 있다.
따라서, 광전 변환층(112)을 400 내지 500 nm의 후막으로 형성하더라도, 제1 전달층(114)과 제2 전달층(116)의 경계 부분에 제1 물질(A) 또는 제3 물질(C)만으로 이루어지는 제1 성막층(112a) 및 제2 성막층(112b)의 일부가 잔존하지 않을 수 있다.
이와 같이 형성되는 광전 변환층(112) 위에 제1 전달층(114)이 형성된다.
이어서, 도 6g에 도시한 바와 같이, 제1 전극(42) 및 제2 전극(44)를 형성한다(ST170).
본 실시예에서는 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)를 구비한 태양 전지(100)에서 페로브스카이트 화합물이 이루는 광전 변환층을 후막으로 형성할 때, 적층 방향으로 균일한 화합물을 형성할 수 있는 구체적 공정을 제시한다.
즉, 페로브스카이트 화합물을 이루는 무기물과 유기물을 각각 별도로 성층한 후 열처리하여 확산에 의해 페로브스카이트 화합물을 형성할 때, 후막을 형성하기 위한 충분한 두께의 성층에도 불구하고 각 경계면에서 무기물과 유기물의 잔류 없이 페로브스카이트 구조체만으로 이루어진 광전 변환층(112)을 형성할 수 있다.
이를 위하여, 무기물층을 형성하면서 공극(B')을 형성하기 위한 일부 물질의 제거를 수행함으로써, 후에 형성되는 유기물층이 공극(B') 내로 침투하면서 형성되어 유기물층과 무기물층의 확산이 더욱 활발히 이루어진다.
이에 따라 후막의 두꺼운 전체 두께에 대하여 균일한 페로브스카이트 구조체가 형성되어 광전 효율이 향상되고, 신뢰성이 확보되며, 인시츄로 공정이 단순화되어비용이 절감될 수 있다.
이때, 도 1 내지 도 6에 도시되어 있는 페로브스카이트 구조체를 가지는 제1 광전 변환부(110)를 상부에 형성하며, 하부에 다음과 같은 제2 광전 변환부(130)를 가지는 퀀텀형 태양 전지(100)도 형성 가능하다.
이하에서는 도 7를 참고하여, 본 발명의 다른 적용예에 따른 퀀텀형 태양 전지를 설명한다.
도 7을 참고하면, 본 발명의 다른 적용예에 따른 퀀텀형 태양전지는 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 포함하는 제1 광전 변환부(110)와, 제1 광전 변환부(110)와 다른 물질 또는 구조를 가지는 제2 광전 변환부(130)를 더 포함하는 탠덤형 구조를 가질 수 있다.
본 적용예에 따른 태양 전지(100)에서 제2 광전 변환부(130)는 반도체 기판(10)과, 반도체 기판(10)의 일면 쪽에 위치하며 제1 도전형을 가지는 제1 도전형 영역(20)과, 반도체 기판(10)의 타면 쪽에 위치하며 제2 도전형을 가지는 제2 도전형 영역(30)을 포함할 수 있다. 제1 도전형 영역(20)에 연결되는 제2 전극(44)을 포함한다. 그리고 제2 광전 변환부(130)는 제1 패시베이션막(24)과 같은 절연막을 더 포함할 수 있다. 이를 상세하게 설명한다.
반도체 기판(10)은 단일 반도체 물질(일 예로, 4족 원소)를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(10)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(10)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(10)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 결정성이 높아 결함이 적은 단결정 반도체로 구성되는 반도체 기판(10)을 기반으로 하게 된다. 이에 따라 태양 전지(100)가 우수한 전기적 특성을 가질 수 있다.
반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 외면이 반도체 기판(10)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다.
반도체 기판(10)은 제1 또는 제2 도전형 도펀트가 낮은 도핑 농도로 도핑되어 제1 또는 제2 도전형을 가지는 베이스 영역(10)을 포함한다. 이때, 반도체 기판(10)의 베이스 영역(10)은 이와 동일한 도전형을 가지는 제1 및 제2 도전형 영역(20, 30) 중 하나보다 낮은 도핑 농도, 높은 저항 또는 낮은 캐리어 농도를 가질 수 있다.
반도체 기판(10)의 후면 위에 제1 도전형을 가지는 제1 도전형 영역(20)이 위치할 수 있다. 일 예로, 반도체 기판(10) 위에 터널링층(22)이 형성되고, 터널링층(22) 위에 제1 도전형 영역(20)이 형성될 수 있다.
터널링층(22)은 반도체 기판(10)의 후면에 접촉 형성되어 구조를 단순화하고 터널링 효과를 향상할 수 있다. 터널링층(22)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 터널링층(22)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 터널링층(22)을 통과할 수 있도록 한다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 터널링층(22)을 통과할 수 있다. 또한, 터널링층(22)은 제1 도전형 영역(20)의 도펀트가 반도체 기판(10)으로 확산하는 것을 방지하는 확산 배리어로서의 역할을 수행할 수 있다. 이러한 터널링층(22)은 다수 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 특히, 터널링층(22)이 실리콘 산화물을 포함하는 실리콘 산화물층으로 구성될 수 있다. 실리콘 산화물층은 패시베이션 특성이 우수하며 캐리어가 터널링되기 쉬운 막이기 때문이다.
터널링 효과를 충분하게 구현할 수 있도록 터널링층(22)의 두께가 제1 패시베이션막(24), 제1 또는 제2 도전형 영역(20, 30)의 두께보다 작을 수 있다. 일 예로, 터널링층(22)의 두께가 2nm 이하일 수 있고, 일 예로, 0.1nm 내지 1.5nm(좀더 구체적으로는, 0.5nm 내지 1.5nm)일 수 있다. 터널링층(22)의 두께가 2nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)의 효율이 저하될 수 있고, 터널링층(22)의 두께가 0.1nm 미만이면 원하는 품질의 터널링층(22)을 형성하기에 어려움이 있을 수 있다. 충분한 터널링 효과를 위해서는 터널링층(22)의 두께가 0.1nm 내지 1.5nm(좀더 구체적으로 0.5nm 내지 1.5nm)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층(22)의 두께가 다양한 값을 가질 수 있다.
제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 영역일 수 있다. 일 예로, 제1 도전형 영역(20)은 터널링층(22)에 접촉하여 형성되어 태양 전지(100)의 구조가 단순화되고 터널링층(22)의 터널링 효과가 최대화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 도전형 영역(20)은 반도체 기판(10)과 동일한 반도체 물질(좀더 구체적으로, 단일 반도체 물질, 일례로, 실리콘)을 포함할 수 있다. 그러면, 제2 도전형 영역(30)이 반도체 기판(10)과 유사한 특성을 가져 서로 다른 반도체 물질을 포함할 경우에 발생할 수 있는 특성 차이를 최소화할 수 있다. 다만, 제1 도전형 영역(20)이 반도체 기판(10) 위에서 반도체 기판(10)과 별개로 형성되므로, 반도체 기판(10) 위에서 쉽게 형성될 수 있도록 제1 도전형 영역(20)이 반도체 기판(10)과 다른 결정 구조를 가질 수 있다.
예를 들어, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 특히, 제1 도전형 영역(20)은 다결정 반도체(일 예로, 다결정 실리콘)을 포함할 수 있다. 그러면 우수한 전기 전도도를 가져 캐리어의 이동을 원활하게 할 수 있고, 산화물 등으로 구성된 터널링층(22)에서 캐리어의 터널링이 원활하게 일어나도록 유도할 수 있다.
본 실시예에서 제1 도전형 영역(20)을 반도체 기판(10)과 별개로 형성하여 반도체 기판(10) 내부에 도핑 영역 형성 시에 발생할 수 있는 결함 또는 개방 전압 저하의 문제를 저감할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 향상할 수 있다.
반도체 기판(10)의 전면에 제2 도전형을 가지는 제2 도전형 영역(30)이 위치할 수 있다. 일 예로, 본 실시예에서는 제2 도전형 영역(30)이 반도체 기판(10)의 일부에 제2 도전형 도펀트가 도핑되어 형성된 도핑 영역으로 구성될 수 있다. 그러면, 베이스 영역(10)과 제2 도전형 영역(30)은 반도체 기판(10)과 동일한 결정 구조 및 반도체 물질을 포함하면서 도전형이 서로 다르거나 또는 도핑 농도가 서로 다를 수 있다. 구체적으로, 베이스 영역(10)이 제1 도전형을 가지는 경우에는 베이스 영역(10)과 제2 도전형 영역(30)의 도전형이 서로 다르고, 베이스 영역(10)이 제2 도전형을 가지는 경우에는 제2 도전형 영역(30)의 도핑 농도가 베이스 영역(10)의 도핑 농도보다 높다.
베이스 영역(10)이 제1 도전형을 가지게 되면, 제1 도전형을 가지는 제1 도전형 영역(20)이 반도체 기판(10)과 동일한 도전형을 가지면서 반도체 기판(10)보다 높은 도핑 농도를 가지는 후면 전계(back surface field, BSF)를 형성하는 후면 전계 영역을 구성하고, 제2 도전형을 가지는 제2 도전형 영역(30)이 베이스 영역(10)과 다른 도전형을 가져 베이스 영역(10)과 pn 접합을 형성하는 에미터 영역을 구성한다. 그러면, 반도체 기판(10)의 전면 쪽에 에미터 영역을 구성하는 제2 도전형 영역(30)이 위치하여 pn 접합에 접합하는 광의 경로를 최소화할 수 있다.
제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다.
제1 도전형 영역(20) 위에는 제2 전극(44)에 대응하는 개구부를 제외하고 절연막이 전체적으로 형성될 수 있다. 이러한 절연막은 별도로 도펀트를 포함하지 않는 언도프트 절연막으로 구성될 수 있다.
구체적으로, 제1 도전형 영역(20) 위에는 개구부를 제외한 부분에 제1 절연막이 전체적으로 형성(일 예로, 접촉)될 수 있다. 제1 절연막으로 제1 도전형 영역(20) 위에 형성(일 예로, 접촉)하는 제1 패시베이션막(24)을 사용하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연막은 원하는 기능에 따라 다양한 배치를 가질 수 있다.
패시베이션막(24)은 도전형 영역(20)에 접촉하여 형성되어 도전형 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
패시베이션막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(24)은, 도전형 영역(20)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다.
제2 광전 변환부(130)의 전면(前面) 위에 접합층(터널 접합층)(110a)이 위치하여 제2 광전 변환부(130)와 그 위에 위치하는 제1 광전 변환부(110)를 연결한다. 도면에서는 접합층(110a)이 제1 도전형 영역(30)과 제1 광전 변환부(110)에 각기 직접 접촉하는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 이러한 접합층(110a)은 캐리어의 터널링이 원활하게 일어날 수 있도록 얇은 두께를 가질 수 있다.
접합층(110a)은 제1 광전 변환부(110)와 제2 광전 변환부(130)를 전기적으로 연결할 수 있으며 제1 광전 변환부(110)에 사용되는 광(일 예로, 장파장의 광)이 투과할 수 있는 물질을 포함할 수 있다. 일 예로, 접합층(110a)은 투명 전도성 물질(일 예로, 투명 전도성 산화물), 전도성 탄소 물질, 전도성 고분자, n형 또는 p형 비정질 실리콘 등의 다양한 물질 중 적어도 하나를 포함할 수 있다. 또는, 접합층(110a)이 서로 다른 굴절율을 가지는 실리콘층을 교대로 적층한 구조로 형성되어, 제2 광전 변환부(130)에 사용되는 광(일 예로, 단파장의 광)은 제2 광전 변환부(130)로 반사시키고 제1 광전 변환부(110)에 사용되는 광(일 예로, 장파장의 광)은 투과하여 제1 광전 변환부(110)로 제공할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 접합층(110a)의 물질, 구조 등으로는 다양한 물질이 적용될 수 있다.
접합층(110a) 위에는 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 포함하는 제1 광전 변환부(110)가 위치할 수 있다. 좀더 구체적으로, 제1 광전 변환부(110)는 광전 변환층(112)과, 광전 변환층(112)의 일측에서 접합층(110a)과 광전 변환층(112) 사이에 위치하는 제2 전달층(제2 캐리어 전달층)(116), 그리고 광전 변환층(112)의 타측에서 광전 변환층(112)과 제1 전극(42) 사이에 위치하는 위치하는 제1 전달층(제1 캐리어 전달층)(114)을 포함할 수 있다.
접합층(110a) 위에 위치하는 제2 전달층(116)은 광전 변환층(112)과의 밴드갭 관계에 의하여 제2 캐리어(일 예로, 정공)을 추출하여 전달하는 층이다. 일 예로, 제2 전달층(116)을 통하여 전달된 제2 캐리어는 접합층(110a)을 통과하여 제1 광전 변환부(110)로 이동할 수 있다. 제2 전달층(116)으로는 이러한 역할을 수행할 수 있는 다양한 물질을 포함할 수 있는데, 예를 들어, 제2 전달층(116)은 스피로-바이플루오렌 화합물(예를 들어, 2,2',7,7'-tetrakis(N,N-di-p-methoxyphenylamine)-9,9'-spirobifluorene(spiro-OMeTAD) 등), 폴리-트리아릴아민(poly-triarylamine, PTAA), 또는 금속 화합물(예를 들어, 몰리브덴 산화물 등)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전달층(116)으로 다양한 물질이 사용될 수 있다.
제2 전달층(116) 위에 위치하는 광전 변환층(112)은 페로브스카이트 구조를 가지는 페로브스카이트 화합물로 구성되며, 광에 의하여 여기되어 캐리어(전자 및 정공)을 형성할 수 있는 광 활성층일 수 있다. 일 예로, 페로브스카이트 구조는 AMX3 (여기서, A는 1가의 유기 암모늄 양이온 또는 금속 양이온; M은 2가의 금속 양이온; X는 할로겐 음이온을 의미한다)의 화학식을 가질 수 있다. 이러한 광전 변환층(112)은 AMX3로서 CH3NH3PbI3, CH3NH3PbIxCl(3-x), CH3NH3PbIxBr(3-x), CH3NH3PbClxBr(3-x), HC(NH2)2PbI3, HC(NH2)2PbIxCl(3-x), HC(NH2)2PbIxBr(3-x), HC(NH2)2PbClxBr(3-x) 등을 포함하거나, AMX3의 A에 Cs가 일부 도핑된 화합물을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 광전 변환층(112)으로 다양한 물질이 사용될 수 있다.
페로브스카이트 구조를 가지는 페로브스카이트 화합물로 구성되는 광전 변환층(112)은 소정 두께(d1)를 가질 수 있으며, 제1 도전형 영역보다 큰 두께를 가질 수 있다.
일 예로, 광전 변환층(112)의 소정 두께(d1)는 400nm 내지 800nm 이상을 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
다만, 광전 변환층(112)을 소정 두께(d1) 이상을 갖도록 형성됨으로써 열전 효율이 향상될 수 있으며, 광전 변환층(112)을 적층 방향으로 절단할 때, 적층 방향으로 페로브스카이트 화합물의 조성이 유지되면서 제2 전달층(116)과 접하는 영역부터 제1 전달층(114)과 접하는 영역까지 페로브스카이트 구조를 갖도록 형성될 수 있다.
따라서, 제1 전달층(114)과 접하는 영역 또는 제2 절달층(116)과 접하는 영역인 경계 영역에서 페로브스카이트 화합물을 형성하기 위한 기본 물질층이 잔류하지 않아, 기본 물질층의 잔류에 따른 캐리어 차단의 문제점이 배제되어 광전 효율이 보장되면서 후막 형성이 가능하다.
광전 변환층(112) 위에 위치하는 제1 전달층(114)은 광전 변환층(112)과의 밴드갭 관계에 의하여 제1 캐리어(일 예로, 전자)을 추출하여 전달하는 층이다. 제1 전달층(114)으로는 이러한 역할을 수행할 수 있는 다양한 물질을 포함할 수 있는데, 예를 들어, 제1 전달층(114)은 풀러렌(C60) 또는 이의 유도체(예를 들어, 페닐-C61-부티르산 메틸 에스테르(phenyl-C61-butyric acid methyl ester, PCBM) 등)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전달층(114)으로 다양한 물질이 사용될 수 있다.
제1 광전 변환부(110)(일 예로, 이의 전면에 위치하는 제1 전달층(114)) 위에 제1 전극(42)이 위치하고, 제2 광전 변환부(130)(일 예로, 이의 후면에 위치하는 제1 도전형 영역(20)) 위에 제2 전극(44)이 위치할 수 있다. 즉, 본 실시예에 따른 태양 전지(100)는 단일 반도체 물질(일 예로, 실리콘) 기반의 제2 광전 변환부(130)와 페로브스카이트 화합물 기반의 제1 광전 변환부(110)가 접합층(110a)에 의하여 접합된 탠덤형 구조를 가질 수 있다.
본 실시예에서 제2 광전 변환부(130)보다 제1 광전 변환부(110)가 더 큰 밴드 갭을 가지게 된다. 즉, 제1 광전 변환부(110)는 상대적으로 큰 밴드갭을 가져 상대적으로 작은 파장을 가지는 단파장을 흡수하여 이를 이용하여 광전 변환을 일으키며, 제2 광전 변환부(130)는 제1 광전 변환부(110)보다 낮은 밴드갭을 가져 제1 광전 변환부(110)에서 사용하는 광보다 큰 파장을 가지는 장파장을 효과적으로 흡수하여 이를 이용하여 광전 변환을 일으킨다.
좀더 상세하게, 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 제1 캐리어(일 예로, 전자)는 제1 전극(42) 쪽으로 이동하여 수집되고, 제2 캐리어(일 예로, 정공)은 제1 광전 변환부(110) 및 제2 광전 변환부(130)을 거쳐 제2 전극(44) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(130)에 도달하면, 제2 광전 변환부(130)가 이를 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 제1 캐리어(일 예로, 전자)는 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 제2 캐리어(일 예로, 정공)은 제2 전극(44) 쪽으로 이동하여 수집된다.
이와 같이 본 적용예에서는 다양한 파장을 광을 복수의 광전 변환부(110, 120)에서 모두 사용할 수 있어 태양 전지(100)의 효율을 크게 향상할 수 있다. 특히, 본 실시예에서는 페로브스카이트 화합물을 기반으로 한 제1 광전 변환부(110)와 이종 접합 구조를 가지는 제2 광전 변환부(130)를 포함하여, 다양한 특성을 향상할 수 있다. 상술한 제1 및 제2 광전 변환부(110, 130)는 각기 우수한 개방 전압을 가지므로 탠덤형 구조의 태양 전지(100)의 효율을 크게 향상할 수 있다. 제2 광전 변환부(130)로 다양한 구조가 적용될 수 있으며, 제2 광전 변환부(120)가 구비되지 않고 제1 광전 변환부(110)만 구비될 수도 있다. 그 외의 다양한 변형이 가능하다.
제1 전극(42)은 광전 변환부(110) 위에 차례로 적층되는 제1 전극층(420) 및 제2 전극층(422)을 포함할 수 있으며, 이 구성은 도 1과 동일하다.
이와 유사하게, 제2 전극(44)은 제2 광전 변환부(130) 위에 개구부에 형성되어, 제2 도전형 영역(20)과 접촉될 수 있다.
상술한 제1 및 제2 전극(42, 44)은 다양한 평면 형상을 가질 수 있다. 일 예로, 도 2에 도시한 바와 같은 형상도 가능하나 이에 한정되지 않는다.
이와 같이 본 적용예에서는 태양 전지(100)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
앞서 설명한 바와 같이 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 구비하는 제1 광전 변환부(110) 또는 태양 전지(100)에서는, 광전 변환층(112)을 소정 두께(d1) 이상으로 후막 형성함으로써, 광전 효율을 확보할 수 있다.
이때, 광전 변환층(112)의 형성은 광전 변환층(112)을 이루는 페로브스카이트 화합물을 형성하기 위한 제1 물질(A)의 성막과 제3 물질(C)의 성막을 연속적으로 형성함으로써 원하는 두께의 후막 형성이 가능하다.
이때, 먼저 형성되는 제1 물질(A)의 성막에 공극(B')을 형성함으로써 후에 형성되는 제3 물질(C)의 성막이 상기 공극(B')을 매우며 형성됨으로 제1 물질(A)과 제3 물질(C)의 혼합이 균일하게 형성될 수 있으며, 후의 열처리에 의해 공극(B')을 매우는 제3 물질(C)과 이를 둘러싸는 제1 물질(A)의 확산에 의한 화합물의 형성이 이루어지면서 페로브스카이트 화합물이 형성된다.
따라서, 광전 변환층(112)을 적층 방향으로 절단할 때, 적층 방향으로 페로브스카이트 화합물의 조성이 일정하게 유지되면서 제2 전달층(116)과 접하는 영역부터 제1 전달층(114)과 접하는 영역까지 페로브스카이트 구조를 갖도록 형성될 수 있다.
따라서, 제1 전달층(114)과 접하는 영역 또는 제2 절달층(116)과 접하는 영역인 경계 영역에서 페로브스카이트 화합물을 형성하기 위한 기본 물질의 성막이 잔류하지 않아, 기본 물질 성막의 잔류에 따른 캐리어 차단의 문제점이 배제되어 광전 효율이 보장되면서 후막 형성이 가능하다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 제1 광전 변환부
120, 130: 제2 광전 변환부
110a: 접합층
42: 제1 전극
44: 제2 전극

Claims (18)

  1. 페로브스카이트 화합물을 포함하는 광전 변환층, 상기 광전 변환층의 일측에 위치하는 제1 전달층, 그리고 상기 광전 변환층의 타측에 위치하는 제2 전달층을 포함하는 제1 광전 변환부;
    상기 제1 광전 변환부의 상기 제2 전달층의 하부에 위치하며, 상기 제1 광전 변환부와 다른 물질 또는 구조를 가지는 제2 광전 변환부;
    상기 제1 광전 변환부의 수광면인 일면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제1 전극; 및
    상기 제2 광전 변환부의 하부에서 상기 제2 광전 변환부에 전기적으로 연결되는 제2 전극
    을 포함하고,
    상기 광전 변환층은 제1 두께 이상으로 형성되어 있는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 두께는 400nm 내지 800nm를 충족하는 것을 특징으로 하는 태양 전지.
  3. 제1항에 있어서,
    상기 광전 변환층은 적층 방향으로 균일한 조성을 갖도록 형성되는 것을 특징으로 하는 태양 전지.
  4. 제1항에 있어서,
    상기 제2 광전 변환부는, 반도체 기판, 상기 반도체 기판과 상기 제1 전극 사이에 위치하며 상기 반도체 기판과 별개로 형성된 제1 반도체층을 포함하는 제1 도전형 영역과, 상기 반도체 기판과 상기 제2 전극 사이에 위치하며 상기 반도체 기판과 별개로 형성된 제2 반도체층을 포함하는 제2 도전형 영역을 포함하는 이종 접합 구조를 가지는 태양 전지.
  5. 페로브스카이트 화합물을 포함하는 광전 변환층, 상기 광전 변환층의 일측에 위치하는 제1 전달층, 그리고 상기 광전 변환층의 타측에 위치하는 제2 전달층을 포함하는 제1 광전 변환부를 형성하는 단계; 및
    상기 제1 광전 변환부의 일면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제1 전극 및 상기 제1 광전 변환부의 타면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제2 전극을 형성하는, 전극 형성 단계
    를 포함하고,
    상기 제1 광전 변환부를 형성 단계는,
    상기 페로브스카이트 화합물을 이루는 제1 물질로 공극을 가지는 제1 성막을 형성하는 단계;
    상기 공극을 매우며 상기 페로브스카이트 화합물을 이루는 제3 물질로 상기제1 성막 위에 제2 성막을 형성하는 단계; 및
    열처리하여 상기 제1 성막 및 상기 제2 성막을 확산하여 상기 페로브스카이트 화합물을 형성하여 상기 광전 변환층을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 성막을 형성하는 단계는,
    상기 제1 물질과 상기 페로브스카이트 화합물을 이루지 않는 제2 물질을 함께 증착하여 상기 제1 성막을 형성하는 단계; 및
    상기 제1 성막에서 상기 제2 물질을 선택적으로 제거하여 상기 제1 성막에 상기 공극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  7. 제6항에 있어서,
    상기 공극을 형성하는 단계는,
    열처리하여 상기 제2 물질을 증발시키는 것을 특징으로 하는 태양 전지의 제조 방법.
  8. 제7항에 있어서,
    상기 제2 물질을 증발시키는 열처리는 상기 제1 성막을 형성하는 증착기 내부에서 인시튜로 진행하는 것을 특징으로 하는 태양 전지의 제조 방법.
  9. 제8항에 있어서,
    상기 제2 물질은 상기 제1 물질보다 증발 온도가 낮은 것을 특징으로 하는 태양 전지의 제조 방법.
  10. 제6항에 있어서,
    상기 공극을 형성하는 단계는,
    상기 제1 성막을 습식 식각하여 상기 제2 물질을 선택적으로 에칭하는 것을 특징으로 하는 태양 전지의 제조 방법.
  11. 제10항에 있어서,
    상기 공극을 형성하는 단계는,
    상기 제2 물질은 상기 제1 물질과 화학적 선택성을 가지는 물질인 것을 특징으로 하는 태양 전지의 제조 방법.
  12. 제5항에 있어서,
    상기 제1 성막은 상기 광전 변환층의 두께와 같거나 큰 두께를 갖도록 형성되는 것을 특징으로 하는 태양 전지의 제조 방법.
  13. 제5항에 있어서,
    상기 제2 성막을 형성하는 단계는,
    화학적 기상 증착에 의해 상기 제3 물질을 상기 공극을 메우며 상기 제1 성막 위에 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  14. 제5항에 있어서,
    상기 제2 성막을 형성하는 단계는, 스프레이, 침지, 블레이딩 등의 습식 공정을 통해 상기 제3 물질을 상기 공극을 메우며 상기 제1 성막 위에 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  15. 제5항에 있어서,
    상기 제1 광전 변환부를 형성하는 단계 이전에 상기 제1 광전 변환부와 다른 물질 또는 구조를 가지는 제2 광전 변환부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 광전 변환부를 형성하는 단계는, 반도체 기판 위에 상기 반도체 기판과 별개로 형성된 제1 반도체층으로 구성되는 제1 도전형 영역 및 상기 반도체 기판과 별개로 형성된 제1 반도체층으로 구성되는 제2 도전형 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 광전 변환부 위에 접합층을 형성하는 단계를 더 포함하며,
    상기 제1 광전 변환부를 형성하는 단계에서는, 상기 접합층 위에 위치하는 상기 제2 전달층을 형성하고, 상기 제2 전달층 위에 상기 광전 변환층을 형성하고, 상기 광전 변환층 위에 상기 제1 전달층을 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  18. 제6항에 있어서,
    상기 제1 성막을 형성하는 단계는,
    상기 제1 성막의 전체 부피에 대하여, 상기 제1 물질을 30 내지 70vol%를 포함하고, 상기 제2 물질을 30 내지 70vol%을 갖도록 함께 증착하는 것을 특징으로 하는 태양 전지의 제조 방법.
KR1020210008745A 2021-01-21 2021-01-21 태양 전지 및 이의 제조 방법 KR20220105868A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210008745A KR20220105868A (ko) 2021-01-21 2021-01-21 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210008745A KR20220105868A (ko) 2021-01-21 2021-01-21 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220105868A true KR20220105868A (ko) 2022-07-28

Family

ID=82607580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210008745A KR20220105868A (ko) 2021-01-21 2021-01-21 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20220105868A (ko)

Similar Documents

Publication Publication Date Title
US11251324B2 (en) Method for manufacturing perovskite silicon tandem solar cell
US10944017B2 (en) Stacked photoelectric conversion device and method for producing same
US9356182B2 (en) Solar cell and method of manufacturing the same
EP2804219B1 (en) Solar cell and method for manufacturing the same
JP6671888B2 (ja) 太陽電池及びその製造方法
US11616160B2 (en) Tandem solar cell
KR102644518B1 (ko) 태양 전지의 제조 방법
EP3200237B1 (en) Solar cell
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR20210131276A (ko) 태양 전지 및 이의 제조 방법
KR102286289B1 (ko) 태양 전지
KR101625876B1 (ko) 태양 전지 및 이의 제조 방법
KR102591913B1 (ko) 태양전지
KR102474480B1 (ko) 태양전지의 제조 방법
KR20220105868A (ko) 태양 전지 및 이의 제조 방법
KR102373648B1 (ko) 태양 전지
KR102289891B1 (ko) 태양 전지
KR20210112160A (ko) 태양 전지 및 이의 제조 방법
EP4287273A1 (en) Solar cell and method for manufacturing same
KR102298671B1 (ko) 태양 전지 및 이의 제조 방법
KR20230027628A (ko) 태양 전지 및 이의 제조 방법
KR102667799B1 (ko) 태양 전지 및 이의 제조 방법
KR20230045947A (ko) 태양 전지 및 이의 제조 방법
JP2024521193A (ja) 太陽電池及びその製造方法
KR20200089967A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination