KR20220103601A - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR20220103601A
KR20220103601A KR1020210064091A KR20210064091A KR20220103601A KR 20220103601 A KR20220103601 A KR 20220103601A KR 1020210064091 A KR1020210064091 A KR 1020210064091A KR 20210064091 A KR20210064091 A KR 20210064091A KR 20220103601 A KR20220103601 A KR 20220103601A
Authority
KR
South Korea
Prior art keywords
rich region
dielectric layer
content
internal electrode
rich
Prior art date
Application number
KR1020210064091A
Other languages
English (en)
Inventor
김진우
정종석
서춘희
서정욱
유동건
김태형
김병건
이기용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US17/543,113 priority Critical patent/US20220230807A1/en
Priority to JP2021200536A priority patent/JP2022109873A/ja
Priority to CN202210040648.6A priority patent/CN114765096A/zh
Publication of KR20220103601A publication Critical patent/KR20220103601A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microwave Amplifiers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시형태는 복수의 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 복수의 유전체층은 Sn 성분이 함유된 티탄산바륨계 조성물을 포함하고, 상기 내부 전극은 Sn 성분을 포함하며, 상기 복수의 유전체층 중 적어도 하나는 상기 내부 전극 중 인접한 내부 전극보다 Sn의 함량이 2배 이상인 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
커패시터는 전기를 저장할 수 있는 소자로서, 기본적으로 2개의 전극을 대향시켜, 전압을 걸면 각 전극에 전기가 축적되는 것이다. 직류 전압을 인가한 경우에는 전기가 축전되면서 커패시터 내부에 전류가 흐르지만, 축적이 완료되면 전류가 흐르지 않게 된다. 한편, 교류 전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 흐르게 된다.
이러한 커패시터는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 커패시터, 전극 재료로 탄탈륨을 사용하는 탄탈륨 커패시터, 전극 사이에 티타늄산바륨과 같은 고유전율의 유전체를 사용하는 세라믹 커패시터, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 커패시터 등 여러 종류로 구분될 수 있다.
이 중에서 적층 세라믹 커패시터는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현 가능하다는 장점을 가지고 있어 최근 고주파 회로 등 다양한 분야에서 많이 응용되고 있다. 최근에는 적층 세라믹 커패시터를 더욱 작게 구현하기 위한 시도가 계속되고 있으며 이를 위해 유전체층과 내부 전극을 얇게 형성하고 있다. 유전체층이 얇아지는 경우 고온 신뢰성 및 내전압 특성이 저하되는 문제가 있으며 당 기술 분야에서는 이를 해결하려는 시도가 계속되고 있다.
본 발명의 일 목적은 높은 고온 신뢰성 및 내전압 특성이 향상될 수 있는 적층형 커패시터를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 복수의 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 복수의 유전체층은 Sn 성분이 함유된 티탄산바륨계 조성물을 포함하고, 상기 내부 전극은 Sn 성분을 포함하며, 상기 복수의 유전체층 중 적어도 하나는 상기 내부 전극 중 인접한 내부 전극보다 Sn의 함량이 2배 이상이다.
일 실시 예에서, 상기 유전체층은 상기 내부 전극과의 계면에 형성된 제1 Sn 리치 영역을 포함하며, 상기 내부 전극은 상기 유전체층과의 계면에 형성된 제2 Sn 리치 영역을 포함할 수 있다.
일 실시 예에서, 상기 제1 및 제2 Sn 리치 영역의 두께의 합은 5nm 이하일 수 있다.
일 실시 예에서, 상기 제1 리치 영역은 상기 제2 Sn 리치 영역보다 두꺼울 수 있다.
일 실시 예에서, 상기 제2 리치 영역은 상기 제1 Sn 리치 영역보다 두꺼울 수 있다.
일 실시 예에서, 상기 제1 및 제2 Sn 리치 영역에 각각 포함된 Sn의 함량의 합은 상기 유전체층의 Ti 함량 100몰 대비 0.8몰 이상일 수 있다.
일 실시 예에서, 상기 제1 Sn 리치 영역에 포함된 Sn의 함량은 상기 유전체층에서 상기 제1 Sn 리치 영역을 제외한 나머지 영역에 포함된 Sn의 함량보다 많을 수 있다.
일 실시 예에서, 상기 제2 Sn 리치 영역에 포함된 Sn의 함량은 상기 내부 전극에서 상기 제2 Sn 리치 영역을 제외한 나머지 영역에 포함된 Sn의 함량보다 많을 수 있다.
일 실시 예에서, 상기 제1 Sn 리치 영역은 상기 계면에서 상기 유전체층의 중심 방향으로 갈수록 Sn의 함량이 감소할 수 있다.
일 실시 예에서, 상기 제2 Sn 리치 영역은 상기 계면에서 상기 내부 전극의 중심 방향으로 갈수록 Sn의 함량이 감소할 수 있다.
일 실시 예에서, 상기 계면에서 상기 제1 및 제2 Sn 리치 영역은 Sn의 함량이 서로 동일할 수 있다.
일 실시 예에서, 상기 유전체층의 평균 두께는 500nm 이하일 수 있다.
일 실시 예에서, 상기 내부 전극의 평균 두께는 400nm 이하일 수 있다.
한편, 본 발명의 다른 측면은,
복수의 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 복수의 유전체층은 Sn이 함유된 티탄산바륨계 조성물을 포함하고, 상기 내부 전극은 Sn을 포함하며, 상기 유전체층은 상기 내부 전극과의 계면에 형성된 제1 Sn 리치 영역을 포함하며, 상기 내부 전극은 상기 유전체층과의 계면에 형성된 제2 Sn 리치 영역을 포함하며, 상기 제1 및 제2 Sn 리치 영역의 두께의 합은 5nm 이하인 적층형 커패시터를 제공한다.
본 발명의 일 예에 따른 적층형 커패시터의 경우, 고온 신뢰성 및 내전압 특성이 향상될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이다.
도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이다.
도 4는 유전체층과 내부 전극의 일부를 확대하여 나타낸 것이다.
도 5 및 도 6은 유전체층과 내부 전극에서 Sn의 함량을 나타낸 그래프이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다. 도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이다. 도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이다. 그리고 도 4는 유전체층과 내부 전극의 일부를 확대하여 나타낸 것이며, 도 5 및 도 6은 유전체층과 내부 전극에서 Sn의 함량을 나타낸 그래프이다.
도 1 내지 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 유전체층(111) 및 이를 사이에 두고 적층된 복수의 내부 전극(121, 122)을 포함하는 바디(110) 및 외부 전극(131, 132)을 포함한다. 여기서, 복수의 유전체층(111)은 Sn 성분이 함유된 티탄산바륨계 조성물을 포함하고, 내부 전극(121, 122)은 Sn 성분을 포함한다. 그리고 복수의 유전체층(111) 중 적어도 하나는 내부 전극(121, 122) 중 인접한 것보다 Sn의 함량이 2배 이상이다.
바디(110)는 복수의 유전체층(111)이 제1 방향(X 방향)으로 적층된 적층 구조를 포함하며, 예컨대 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 여기서 제1 방향(X 방향)에 수직하면서 서로 수직한 두 개의 방향을 각각 제2 방향(Y 방향) 및 제3 방향(Z 방향)으로 정의하기로 한다. 도 1에 도시된 형태와 같이, 바디(110)는 직육면체와 유사한 형상을 가질 수 있다. 바디(110)에 포함된 유전체층(111)은 고유전율을 갖는 세라믹 재료를 포함할 수 있으며, 티탄산바륨(BaTiO3)계 조성물을 포함한다. 구체적으로, 유전체층(111)은 Ba 및 Ti를 포함하는 모재 주성분을 포함할 수 있으며, 여기서, 상기 모재 주성분은 BaTiO3 또는 Ca, Zr 등이 일부 고용된 (Ba,Ca)(Ti,Ca)O3, (Ba,Ca)(Ti,Zr)O3, Ba(Ti,Zr)O3 등으로 표현되는 주성분을 포함할 수 있다. 또한, 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 나아가, 복수의 유전체층(111)의 상술한 티탄산바률계 조성물은 Sn 성분을 함유하며, 유전체층(111) 제조 시 Sn 산화물 형태로 첨가될 수 있다. 유전체층(111)에 존재하는 Sn 성분은 소성 후 그레인 바운더리의 쇼트키 장벽(Schottky Barrier)을 강화할 수 있으며, 또한, 유전체 그레인의 입성장을 조절할 수 있다. 이에 따라 유전체층(111)이 얇은 두께로 형성되는 경우에도 고온 신뢰성과 내전압 특성이 향상될 수 있다.
복수의 내부 전극(121, 122)은 정전 용량을 형성하며 일 예로서 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 복수의 내부 전극(121, 122)은 도 2에 도시된 형태와 같이, 바디(110)의 서로 대향하는 제3 방향(Z 방향)으로 노출된 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 서로 다른 외부 전극(131, 132)과 연결되어 구동 시 서로 다른 극성을 가질 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 다만, 외부 전극(131, 132)의 개수나 내부 전극(121, 122)과의 연결 방식은 실시 형태에 따라 달라질 수 있을 것이다.
내부 전극(121, 122)을 이루는 주요 구성 물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag) 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다. 상술한 바와 같이, 내부 전극(121, 122)은 Sn 성분을 포함한다. 내부 전극(121, 122)에 존재하는 Sn 성분은 다른 금속과 합금을 이루거나 단일체(예컨대 Sn층)로 존재할 수 있으며, 후술할 바와 같이, 내부 전극(121, 122)과 유전체층(111)의 계면에 확산 및 편석되어 제2 Sn 리치 영역(221)이 형성될 수 있다. 이러한 Sn 리치 영역(221)은 내부 전극(121, 122)의 주성분(예컨대 Ni)과 비교하여 전기 저항이 크기 때문에 DC 전압 인가 시 제2 Sn 리치 영역(221)이 없는 경우보다 전압 강하를 크게 일으킨다. 이러한 작용에 의하여 유전체층(111) 내에서의 전계가 약해질 수 있으며 이로부터 적층형 커패시터(100)의 DC 바이어스 용량 특성과 신뢰성이 향상될 수 있다.
외부 전극(131, 132)은 바디(110)의 외부에 형성되며, 제1 및 제2 내부 전극(121, 122)과 각각 접속된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 외부 전극(131, 132)은 도전성 금속을 포함하는 물질을 페이스트로 제조한 후 이를 바디(110)에 도포하는 방법 등으로 형성될 수 있으며, 도전성 금속의 예로서, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금을 들 수 있다. 여기에 외부 전극(131, 132)은 추가로 Ni, Sn 등을 포함하는 도금층을 포함할 수 있다.
본 실시 형태의 경우, 내부 전극(121, 122)은 인접한 유전체층(111)보다 Sn 함량이 적으며, 구체적으로, 복수의 유전체층(111) 중 적어도 하나는 인접한 내부 전극(121, 122)보다 Sn의 함량이 2배 이상이다. 이러한 형태는 예컨대 제조 과정에서 유전체층(111)에 Sn 성분을 첨가하고 첨가된 Sn 성분이 내부 전극(121, 122)으로 확산되는 경우 얻어질 수 있다. 이 경우, 내부 전극(121, 122)에 존재하는 Sn 성분 중 대부분은 유전체층(111)으로부터 유래한 것일 수 있다. 도 4 내지 6을 참조하여 이를 구체적으로 설명한다.
도 4에 도시된 형태와 같이, 유전체층(111)은 내부 전극(121, 122)과의 계면에 형성된 제1 Sn 리치 영역(211)을 포함한다. 그리고 내부 전극(121, 122)은 유전체층(111)과의 계면에 형성된 제2 Sn 리치 영역(221)을 포함한다. 제1 및 제2 Sn 리치 영역(211, 221)은 유전체층(111)에 첨가된 Sn 성분이 확산하여 국부적으로 Sn 함량이 높은 영역에 해당하며, 그 두께(t1, t2)의 합은 5nm 이하일 수 있다. 이 경우, 제1 Sn 리치 영역(211)은 제2 Sn 리치 영역(221)보다 두꺼울 수 있다(t1 > t2). 본 발명자들의 연구에 의하면, 내부 전극(121, 122)으로부터 Sn 성분을 유전체층(111)으로 확산하는 경우, 유전체층(111)은 Sn이 충분한 함량으로 존재하지 않으며, 유전체층(111) 내에 존재하는 Sn 리치 영역은 전체 Sn 리치 영역 중 두께 비율로 20% 미만으로 존재하는 경향을 보였다. 본 실시 형태에서는 유전체층(111)의 Sn 함량은 내부 전극(121, 122)에 비하여 2배 이상으로서 Sn 성분이 충분히 확보될 수 있다. 다만, 실시 형태에 따라서, 유전체층(111)의 Sn 함량이 반드시 내부 전극(121, 122)에 비하여 2배 이상일 필요는 없다. 이 경우, 제1 및 제2 Sn 리치 영역(211, 221)의 두께(t1, t2)의 합은 5nm 이하로 조절될 수 있으며, 이러한 두께 조건으로부터 유전체층(111)과 내부 전극(121, 122) 전기적 특성을 크게 저하하지 않으면서 고온 신뢰성과 내전압 특성을 확보할 수 있다.
제1 및 제2 Sn 리치 영역(211, 221)의 상술한 두께 조건은 예컨대 Sn 성분을 유전체층(111)으로부터 유래되도록 하는 한편, 소성 조건을 조절함으로써 얻어질 수 있다. 예컨대, 소성 시 환원분위기가 강한 경우, 즉, 산소 분압이 낮아지는 경우, Sn 산화물이 환원되면서 유전체층(111)으로부터 내부 전극(121, 122)으로 Sn 성분의 확산량이 많아지며, 제2 Sn 리치 영역(221)의 두께가 증가할 수 있다. 이러한 방식에 의하여, 제1 및 제2 Sn 리치 영역(211, 221)의 전체적인 두께와 각 두께의 비율 등이 조절될 수 있다.
제1 및 제2 Sn 리치 영역(211, 221)에 각각 포함된 Sn의 함량의 합은 유전체층(111)의 Ti 함량 100몰 대비 0.8몰 이상일 수 있으며, 이 경우, 고온 신뢰성과 내전압 특성이 더욱 향상될 수 있을 정도의 충분한 양으로 유전체층(111)과 내부 전극(121, 122) 내에 Sn 성분이 존재할 수 있다. 또한, 제1 Sn 리치 영역(211)에 포함된 Sn의 함량은 유전체층(111)에서 제1 Sn 리치 영역(211)을 제외한 나머지 영역에 포함된 Sn의 함량보다 많을 수 있으며, 이는 다량의 Sn 성분이 제1 Sn 리치 영역(211)에 존재하는 것을 의미한다. 또한, 제2 Sn 리치 영역(221)에 포함된 Sn의 함량은 내부 전극(121, 122)에서 제2 Sn 리치 영역(221)을 제외한 나머지 영역에 포함된 Sn의 함량보다 많을 수 있으며, 제2 Sn 리치 영역(221)에 Sn의 함량이 충분히 확보됨으로써 내전압 특성이 향상될 수 있다.
유전체층(111)과 내부 전극(121, 122)에서 각 원소의 함량을 측정하는 방법의 예를 설명한다. 소결이 완료된 바디(110)의 일 단면 중 유전체층(111)과 내부 전극(121, 122)을 포함하는 영역에서 집속 이온 빔(FIB) 장비를 이용하여 박편화된 분석시료를 준비한다. 그리고 박편화된 시료를 Ar 이온 밀링을 이용하여 표면의 대미지층을 제거하며, 이후, STEM-EDX을 이용하여 얻어진 이미지에서 각 성분의 맵핑과 정량 분석을 한다. 이 경우, 각 성분의 정량 분석 그래프는 각 원소의 질량 분율로 얻어질 수 있는데 이를 몰 분율도 환산하여 나타낼 수 있다. 도 5 및 도 6은 유전체층(111)과 내부 전극(121)에서 Sn 함량을 라인 프로파일 형태로 나타낸 것이다. 도 5 및 도 6에서는 제1 내부 전극(121)과 유전체층(111)의 Sn 함량을 나타내었지만, 제2 내부 전극(122)과 유전체층(111)의 계면에서도 이와 유사한 형태의 라인 프로파일을 얻을 수 있을 것이다.
도 5를 참조하면, 유전체층(111)과 내부 전극(121)의 계면(B)에서, 제1 Sn 리치 영역(211)은 유전체층(111)의 중심 방향으로 갈수록 Sn의 함량이 감소할 수 있다. 마찬가지로, 제2 Sn 리치 영역(221)은 계면(B)에서 내부 전극(121)의 중심 방향으로 갈수록 Sn의 함량이 감소할 수 있다. 또한, 유전체층(111)과 내부 전극(121)의 계면(B)에서, 제1 및 제2 Sn 리치 영역(211, 221)은 Sn의 함량이 서로 동일할 수 있다.
한편, 제1 및 제2 Sn 리치 영역(211, 221)의 범위는 각각 유전체층(111)과 내부 전극(121, 122)의 중앙 영역의 Sn 함량을 고려하여 정해질 수 있다. 예를 들어, 제1 Sn 리치 영역(211)은 계면(B)에서부터 유전체층(111) 중앙 영역의 Sn 함량과 동일한 값의 Sn 함량이 처음 나타난 영역(A1)까지로 정의될 수 있다. 이 경우, 제1 Sn 리치 영역(211) 외에서 Sn 함량은 상대적으로 낮은 반면 노이즈 등에 의한 변화의 정도는 큰 것을 고려하여, 유전체층(111) 중앙 영역의 Sn 함량은 계면(B)으로부터 두께 방향을 기준으로 유전체층(111)의 1/4 내지 1/2 두께의 구간(C1)에서 평균값으로 구할 수 있다. 이와 유사한 방식으로, 제2 Sn 리치 영역(221)은 계면(B)에서부터 내부 전극(121) 중앙 영역의 Sn 함량과 동일한 값의 Sn 함량이 처음 나타난 영역(A2)까지로 정의될 수 있다. 이 경우, 제2 Sn 리치 영역(221) 외에서 Sn 함량은 상대적으로 낮은 반면 노이즈 등에 의한 변화의 정도는 큰 것을 고려하여, 내부 전극(121) 중앙 영역의 Sn 함량은 계면(B)으로부터 두께 방향을 기준으로 내부 전극(121)의 1/4 내지 1/2 두께의 구간(C2)에서 평균값으로 구할 수 있다. 이러한 방법 외에도 보다 간소화된 방법으로 제1 및 제2 Sn 리치 영역(211, 221)을 정의할 수도 있으며, 예컨대, 계면(B)으로부터 Sn 함량이 감소하다가 다시 증가하기 시작하는 영역까지일 수도 있다.
한편, 도 5의 그래프에서는 제1 Sn 리치 영역(211)이 제2 Sn 리치 영역(221)보다 두꺼운 형태를 나타내고 있지만 반드시 이러한 구조만이 사용될 필요는 없을 것이다. 실시 형태에 따라서는 도 6의 그래프에서 볼 수 있듯이, 그래프에서는 제2 Sn 리치 영역(221)이 제1 Sn 리치 영역(211)보다 두꺼울 수도 있으며, 제2 Sn 리치 영역(221)의 두께를 증가시킴으로써 내부 전극(121)과 유전체층(111)의 계면에서의 전기 절연성을 증가시킬 수 있다. 도 6의 Sn 함량 분포는 예컨대 소성 시 산소 분압을 낮추어 Sn 성분이 내부 전극(121)으로 더 많이 확산되도록 함으로써 얻어질 수 있다.
한편, 상술한 구조를 사용하여 얻을 수 있는 내전압 특성 등의 향상 효과는 유전체층(111)과 내부 전극(121, 122)의 종래보다 얇은 경우에 두드러질 수 있다. 유전체층(111)의 두께는 500nm 이하일 수 있으며, 내부 전극(121, 122)의 두께는 400nm 이하일 수 있다. 여기서, 유전체층(111)의 두께는 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다. 측정 기준의 일 예로서, 유전체층(111)의 평균 두께는 바디(110)의 제1 방향(X 방향) 및 제3 방향(Z 방향)의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 예를 들어, 바디(110)의 제2 방향(Y 방향)의 중앙부에서 절단한 제1 및 제3 방향의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 제3 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점에서 측정한 두께는 내부 전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
이와 유사하게, 내부 전극(121, 122)의 두께는 평균 두께를 의미할 수 있다. 이 경우, 내부 전극(121, 122)의 평균 두께는 바디(110)의 제1 방향(X 방향) 및 제3 방향(Z 방향)의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 예를 들어, 바디(110)의 제2 방향(Y 방향)의 중앙부에서 절단한 제1 및 제3 방향의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부 전극(121, 122)에 대해서, 제3 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 내부 전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
100: 적층형 커패시터
110: 바디
111: 유전체층
121, 122: 내부 전극
131, 132: 외부전극
211, 221: Sn 리치 영역

Claims (16)

  1. 복수의 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디; 및
    상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극;을 포함하며,
    상기 복수의 유전체층은 Sn 성분이 함유된 티탄산바륨계 조성물을 포함하고,
    상기 내부 전극은 Sn 성분을 포함하며,
    상기 복수의 유전체층 중 적어도 하나는 상기 내부 전극 중 인접한 내부 전극보다 Sn의 함량이 2배 이상인 적층형 커패시터.
  2. 제1항에 있어서,
    상기 유전체층은 상기 내부 전극과의 계면에 형성된 제1 Sn 리치 영역을 포함하며,
    상기 내부 전극은 상기 유전체층과의 계면에 형성된 제2 Sn 리치 영역을 포함하는 적층형 커패시터.
  3. 제2항에 있어서,
    상기 제1 및 제2 Sn 리치 영역의 두께의 합은 5nm 이하인 적층형 커패시터.
  4. 제2항에 있어서,
    상기 제1 리치 영역은 상기 제2 Sn 리치 영역보다 두꺼운 적층형 커패시터.
  5. 제2항에 있어서,
    상기 제2 리치 영역은 상기 제1 Sn 리치 영역보다 두꺼운 적층형 커패시터.
  6. 제2항에 있어서,
    상기 제1 및 제2 Sn 리치 영역에 각각 포함된 Sn의 함량의 합은 상기 유전체층의 Ti 함량 100몰 대비 0.8몰 이상인 적층형 커패시터.
  7. 제2항에 있어서,
    상기 제1 Sn 리치 영역에 포함된 Sn의 함량은 상기 유전체층에서 상기 제1 Sn 리치 영역을 제외한 나머지 영역에 포함된 Sn의 함량보다 많은 적층형 커패시터.
  8. 제2항에 있어서,
    상기 제2 Sn 리치 영역에 포함된 Sn의 함량은 상기 내부 전극에서 상기 제2 Sn 리치 영역을 제외한 나머지 영역에 포함된 Sn의 함량보다 많은 적층형 커패시터.
  9. 제2항에 있어서,
    상기 제1 Sn 리치 영역은 상기 계면에서 상기 유전체층의 중심 방향으로 갈수록 Sn의 함량이 감소하는 적층형 커패시터.
  10. 제2항에 있어서,
    상기 제2 Sn 리치 영역은 상기 계면에서 상기 내부 전극의 중심 방향으로 갈수록 Sn의 함량이 감소하는 적층형 커패시터.
  11. 제2항에 있어서,
    상기 계면에서 상기 제1 및 제2 Sn 리치 영역은 Sn의 함량이 서로 동일한 적층형 커패시터.
  12. 제1항에 있어서,
    상기 유전체층의 평균 두께는 500nm 이하인 적층형 커패시터.
  13. 제1항에 있어서,
    상기 내부 전극의 평균 두께는 400nm 이하인 적층형 커패시터.
  14. 복수의 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디; 및
    상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극;을 포함하며,
    상기 복수의 유전체층은 Sn이 함유된 티탄산바륨계 조성물을 포함하고,
    상기 내부 전극은 Sn을 포함하며,
    상기 유전체층은 상기 내부 전극과의 계면에 형성된 제1 Sn 리치 영역을 포함하며,
    상기 내부 전극은 상기 유전체층과의 계면에 형성된 제2 Sn 리치 영역을 포함하며,
    상기 제1 및 제2 Sn 리치 영역의 두께의 합은 5nm 이하인 적층형 커패시터.
  15. 제14항에 있어서,
    상기 제1 리치 영역은 상기 제2 Sn 리치 영역보다 두꺼운 적층형 커패시터.
  16. 제14항에 있어서,
    상기 제2 리치 영역은 상기 제1 Sn 리치 영역보다 두꺼운 적층형 커패시터.
KR1020210064091A 2021-01-15 2021-05-18 적층형 커패시터 KR20220103601A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/543,113 US20220230807A1 (en) 2021-01-15 2021-12-06 Multilayer capacitor
JP2021200536A JP2022109873A (ja) 2021-01-15 2021-12-10 積層型キャパシター
CN202210040648.6A CN114765096A (zh) 2021-01-15 2022-01-14 多层电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210006205 2021-01-15
KR20210006205 2021-01-15

Publications (1)

Publication Number Publication Date
KR20220103601A true KR20220103601A (ko) 2022-07-22

Family

ID=82606135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210064091A KR20220103601A (ko) 2021-01-15 2021-05-18 적층형 커패시터

Country Status (1)

Country Link
KR (1) KR20220103601A (ko)

Similar Documents

Publication Publication Date Title
US20180061571A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2013229546A (ja) 積層セラミック電子部品及びその製造方法
US20140071586A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
US11961679B2 (en) Multilayer capacitor with core-shell dielectric
US11923145B2 (en) Multilayer capacitor having improved reliability by adjusting grain size of dielectric layer
US11948752B2 (en) Ceramic electronic component and method of manufacturing the same
US20230253153A1 (en) Multilayer capacitor
US11791098B2 (en) Dielectric and multilayer capacitor including the same
CN114446647A (zh) 多层电容器
JP2020023423A (ja) 誘電体組成物及びそれを用いた電子部品
US11830677B2 (en) Multilayer capacitor
US11557438B2 (en) Multilayer capacitor
KR20220103601A (ko) 적층형 커패시터
US20220230807A1 (en) Multilayer capacitor
KR20220092246A (ko) 적층형 전자 부품
US20230108431A1 (en) Multilayer capacitor
US20230207202A1 (en) Multilayer electronic component
KR102653210B1 (ko) 적층형 커패시터
US11915874B2 (en) Multilayer capacitor
US20230290574A1 (en) Ceramic electronic component
US20230145815A1 (en) Multilayer capacitor
US20230207201A1 (en) Dielectric composition and multilayer capacitor
US20240161976A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
A201 Request for examination