KR20220096826A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20220096826A
KR20220096826A KR1020200189619A KR20200189619A KR20220096826A KR 20220096826 A KR20220096826 A KR 20220096826A KR 1020200189619 A KR1020200189619 A KR 1020200189619A KR 20200189619 A KR20200189619 A KR 20200189619A KR 20220096826 A KR20220096826 A KR 20220096826A
Authority
KR
South Korea
Prior art keywords
signal
output
source driver
scan
driver
Prior art date
Application number
KR1020200189619A
Other languages
English (en)
Inventor
유준영
김진욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200189619A priority Critical patent/KR20220096826A/ko
Publication of KR20220096826A publication Critical patent/KR20220096826A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

실시 예들은, 표시 영역 및 비표시 영역을 포함하는 표시 패널, 상기 표시 패널의 좌측 비표시 영역에 배치되고, 상기 표시 패널의 좌측 게이트 라인으로 제1 스캔 신호를 공급하는 제1 게이트 구동부, 상기 제1 게이트 구동부로 제1 제어 신호를 전달하는 제1 소스 구동부, 상기 표시 패널의 우측 비표시 영역에 배치되고, 상기 표시 패널의 우측 게이트 라인으로 제2 스캔 신호를 공급하는 제2 게이트 구동부, 상기 제2 게이트 구동부로 제2 제어 신호를 전달하는 제2 소스 구동부 및 상기 제1 및 제2 제어 신호를 공급하는 타이밍 제어부를 포함하고, 상기 제1 게이트 구동부는 상기 제1 제어 신호에 따라 상기 제1 스캔 신호를 공급하고, 상기 제2 게이트 구동부는 상기 제2 제어 신호에 따라 제2 스캔 신호를 공급하며, 상기 제1 스캔 신호의 공급과 상기 제2 스캔 신호의 공급는 비동시인 것을 특징으로 하는, 표시 장치 및 그의 구동 방법에 관한 것이다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEROF}
본 발명은 표시 장치 및 구동 방법에 관한 것으로서, 구체적으로 표시 패널에 공급되는 신호의 타이밍을 제어하는 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구다 다양한 형태로 증가하고 있으며, 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 같은 여러 가지 타입의 평판 표시 장치가 활용되고 있다.
최근에는 표시 장치의 고해상도 및 대형화 요구에 따라, 대면적 표시 패널에 대한 개발이 이루어졌다. 이러한 대면적 표시 패널의 경우, 화면의 좌우에 동시에 공급되는 신호로 인해 화면 중앙부의 화질 안정성이 저해되고, 불량이 발생할 가능성이 높다.
본 발명은 위와 같은 문제를 해결하기 위한 것으로서, 표시 패널의 중앙부로 집중되는 신호를 분산하는 방법과 그 방법에 따라 구동되는 표시 장치를 제공하기 위한 것이다.
일 실시 예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 표시 패널, 상기 표시 패널의 좌측 비표시 영역에 배치되고, 상기 표시 패널의 좌측 게이트 라인으로 제1 스캔 신호를 공급하는 제1 게이트 구동부, 상기 제1 게이트 구동부로 제1 제어 신호를 전달하는 제1 소스 구동부, 상기 표시 패널의 우측 비표시 영역에 배치되고, 상기 표시 패널의 우측 게이트 라인으로 제2 스캔 신호를 공급하는 제2 게이트 구동부, 상기 제2 게이트 구동부로 제2 제어 신호를 전달하는 제2 소스 구동부 및 상기 제1 및 제2 제어 신호를 공급하는 타이밍 제어부를 포함하고, 상기 제1 게이트 구동부는 상기 제1 제어 신호에 따라 상기 제1 스캔 신호를 공급하고, 상기 제2 게이트 구동부는 상기 제2 제어 신호에 따라 제2 스캔 신호를 공급하며, 상기 제1 스캔 신호의 공급과 상기 제2 스캔 신호의 공급는 비동시인 것을 특징으로 할 수 있다.
상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고, 상기 제1 출력 소거 신호의 하강 시점은 상기 제2 출력 소거 신호의 하강 시점과 상이할 수 있다.
상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고, 상기 제1 출력 소거 신호의 상승 시점은 상기 제2 출력 소거 신호의 상승 시점과 동일하되, 상기 제1 출력 소거 신호의 레벨 하이 구간은 상기 제2 출력 소거 신호의 레벨 하이 구간과 상이할 수 있다.
상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고, 상기 제1 소스 구동부가 상기 제1 게이트 구동부로 상기 제1 출력 소거 신호를 인가하는 시점은 상기 제2 소스 구동부가 상기 제2 게이트 구동부로 상기 제2 출력 소거 신호를 인가하는 시점과 상이할 수 있다.
상기 제1 소스 구동부는 상기 제1 출력 소거 신호의 입출력을 제어하는 제1 버퍼를 포함하고, 상기 제2 소스 구동부는 상기 제2 출력 소거 신호의 입출력을 제어하는 제2 버퍼를 포함할 수 있다.
상기 제1 제어 신호는 제1 스타트 펄스를 포함하고, 상기 제2 제어 신호는 제2 스타트 펄스를 포함하고, 상기 제1 소스 구동부가 상기 제1 게이트 구동부로 상기 제1 스타트 펄스를 인가하는 시점은 상기 제2 소스 구동부가 상기 제2 게이트 구동부로 상기 제2 스타트 펄스를 인가하는 시점과 상이할 수 있다.
상기 제1 소스 구동부는 상기 제1 스타트 펄스의 입출력을 제어하는 제1 버퍼를 포함하고, 상기 제2 소스 구동부는 상기 제2 스타트 펄스의 입출력을 제어하는 제2 버퍼를 포함할 수 있다.
상기 타이밍 제어부와 연결된 스위칭 소자를 더 포함하고, 상기 스위칭 소자의 입력단은 상기 타이밍 제어부와 연결되고, 상기 스위칭 소자의 출력단은 상기 제1 소스 구동부 및 상기 제2 소스 구동부 중 어느 하나와 스위칭될 수 있다.
상기 스위칭 소자는 기설정된 시간 동안 상기 제1 소스 구동부와 연결된 후 상기 제2 소스 구동부와 연결될 수 있다.
일 실시 예에 따른 표시 장치의 구동 방법은, 제1 소스 구동부로 제1 제어 신호를 공급하는 단계, 상기 제1 제어 신호를 표시 패널의 좌측 비표시 영역에 배치된 제1 게이트 구동부로 공급하는 단계, 상기 제1 제어 신호에 따라, 상기 표시 패널의 좌측에 배치된 게이트 라인으로 제1 스캔 신호를 공급하는 단계, 제2 소스 구동부로 제2 제어 신호를 공급하는 단계, 상기 제2 제어 신호를 상기 표시 패널의 우측 비표시 영역에 배치된 제2 게이트 구동부로 공급하는 단계 및 상기 제2 제어 신호에 따라, 상기 표시 패널의 우측에 배치된 게이트 라인으로 제2 스캔 신호를 공급하는 단계를 포함하고, 상기 제1 스캔 신호의 공급과 상기 제2 스캔 신호의 공급은 비동시인 것을 특징으로 할 수 있다.
상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고, 상기 제1 출력 소거 신호의 하강 시점은 상기 제2 출력 소거 신호의 하강 시점과 상이할 수 있다.
상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고, 상기 제1 출력 소거 신호의 상승 시점은 상기 제2 출력 소거의 상승 시점과 동일하되, 상기 제1 출력 소거 신호의 레벨 하이 구간은 상기 제2 출력 소거 신호의 레벨 하이 구간과 상이할 수 있다.
상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고, 상기 제1 게이트 구동부로 상기 제1 출력 소거 신호를 인가하는 시점은 상기 제2 게이트 구동부로 상기 제2 출력 소거 신호를 인가하는 시점과 상이할 수 있다.
상기 제1 출력 소거 신호는 상기 제1 소스 구동부에 포함된 제1 버퍼에 의해 입출력이 제어되고, 상기 제2 출력 소거 신호는 상기 제2 소스 구동부에 포함된 제2 버퍼에 의해 입출력이 제어될 수 있다.
상기 제1 제어 신호는 제1 스타트 펄스를 포함하고, 상기 제2 제어 신호는 제2 스타트 펄스를 포함하고, 상기 제1 게이트 구동부로 상기 제1 스타트 펄스를 인가하는 시점은 상기 제2 게이트 구동부로 상기 제2 스타트 펄스를 인가하는 시점과 상이할 수 있다.
상기 제1 스타트 펄스는 상기 제1 소스 구동부에 포함된 제1 버퍼에 의해 입출력이 제어되고, 상기 제2 스타트 펄스는 상기 제2 소스 구동부에 포함된 제2 버퍼에 의해 입출력이 제어될 수 있다.
상기 제1 제어 신호는 스위칭 소자가 상기 제1 소스 구동부와 연결되는 동안 상기 제1 소스 구동부로 공급되고, 상기 제2 제어 신호는 상기 스위칭 소자가 상기 제2 소스 구동부와 연결되는 동안 상기 제2 소스 구동부로 공급되며, 상기 스위칭 소자는 기설정된 시간 동안 상기 제1 소스 구동부와 연결된 후 상기 제2 소스 구동부와 연결될 수 있다.
본 발명에 따르면, 표시 패널의 좌우에 신호를 번갈아 제공하도록 함으로써, 대면적 표시 장치에서 중앙부로 집중되는 부하를 분산시킬 수 있다.
또한, 본 발명에 따르면, 표시 장치 중앙부에서의 영상 품질을 개선할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 도면이다.
도 3은 본 발명의 일 실시 예에 따른 픽셀의 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 타이밍 제어부와 소스 구동부 및 게이트 구동부의 연결 관계를 나타낸 구조도이다.
도 5는 도 4에 도시되어 있는 소스 구동부를 통해 게이트 구동부로 전달되는 제어 신호와 게이트 구동부로부터 게이트 라인으로 공급되는 스캔 신호의 타이밍도를 도시한다.
도 6은 본 발명의 제1 실시 예에 따른 표시 장치의 신호 흐름을 설명하기 위한 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 타이밍 제어부와 소스 구동부 및 게이트 구동부의 연결 관계를 나타낸 구조도이다.
도 8은 도 7에 도시되어 있는 소스 구동부를 통해 게이트 구동부로 전달되는 제어 신호와 게이트 구동부로부터 게이트 라인으로 공급되는 스캔 신호의 타이밍도를 도시한다.
도 9는 본 발명의 제2 실시 예에 따른 표시 장치의 신호 흐름을 설명하기 위한 도면이다.
도 10은 본 발명의 제3 실시 예에 따른 타이밍 제어부와 소스 구동부 및 게이트 구동부의 연결 관계를 나타낸 구조도이다.
도 11은 도 10에 도시되어 있는 소스 구동부를 통해 게이트 구동부로 전달되는 제어 신호와 게이트 구동부로부터 게이트 라인으로 공급되는 스캔 신호의 타이밍도를 도시한다.
도 12는 본 발명의 제3 실시 예에 따른 표시 장치의 신호 흐름을 설명하기 위한 도면이다.
이하, 도면을 참조하여 실시 예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 실시 예들의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시패널(50)을 포함한다.
타이밍 제어부(10)는 외부로부터 영상신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다.
타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 생성 및 출력할 수 있다.
게이트 구동부(20)는 복수의 제1 게이트 라인들(GL1 내지 GLn)을 통해 표시 패널(50)의 픽셀(또는 화소, PX)들과 연결될 수 있다. 게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 제1 게이트 라인들(GL1 내지 GLn)을 통해 픽셀(PX)들에 제공할 수 있다.
다양한 실시 예에서, 게이트 구동부(20)는 복수의 제2 게이트 라인들(GL21~GL2m)을 통해 표시 패널(50)의 픽셀(PX)들과 더 연결될 수 있다. 게이트 구동부(20)는 복수의 제2 게이트 라인들(GL21~GL2m)을 통해 센싱 신호를 픽셀(PX)들에 제공할 수 있다. 센싱 신호는 픽셀(PX)들 내부에 마련되는 구동 트랜지스터 및/또는 발광 소자의 특성을 측정하기 위해 공급될 수 있다.
데이터 구동부(30)는 복수의 데이터 라인들(DL1 내지 DLn)을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1 내지 DLn)을 통해 픽셀(PX)들에 제공할 수 있다.
다양한 실시 예에서, 데이터 구동부(30)는 복수의 센싱 라인들(또는, 레퍼런스 라인들)(SL1~SLm)을 통해 표시 패널(50)의 픽셀(PX)들과 더 연결될 수 있다. 데이터 구동부(30)는 복수의 센싱 라인들(SL1~SLm)을 통해 기준 전압(또는, 센싱 전압, 초기화 전압)을 픽셀(PX)들에 제공하거나, 픽셀(PX)들로부터 피드백되는 전기적 신호에 기초하여 픽셀(PX)들의 상태를 센싱할 수 있다.
전원 공급부(40)는 복수의 전원 라인(PL1, PL2)들을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)로 공급되는 구동 전압을 생성할 수 있다. 구동 전압은 예를 들어, 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)을 대응되는 전원 라인(PL1, PL2)를 통해 픽셀(PX)들에 제공할 수 있다.
표시 패널(50)에는 복수의 픽셀(PX)들이 배치된다. 픽셀(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다.
각각의 픽셀(PX)은 대응되는 게이트 라인 및 데이터 라인에 전기적으로 연결될 수 있다. 이러한 픽셀(PX)들은 제1 게이트 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLn)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다.
각각의 픽셀(PX)은 제 1 내지 제 3 색 중 어느 하나의 색을 표시할 수 있다. 예를 들어, 각각의 픽셀(PX)은 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다. 다른 예를 들어, 각각의 픽셀(PX)은 시안, 마젠타 및 옐로우 중 어느 하나의 색을 표시할 수도 있다. 다른 예를 들어, 픽셀(PX)들은 4개 이상의 색들 중 어느 하나의 색을 표시하도록 구성될 수 있다. 예를 들어, 각각의 픽셀(PX)은 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수 있다.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit: IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수도 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적 회로로 구성될 수 있다.
또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구현될 수도 있다. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel: GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.
도 2는 본 발명에 따른 표시 장치를 나타내는 도면이다.
도 2를 참조하면, 직사각형 형태의 표시 패널(50)이 나타나고, 표시 패널(50)은 내부에 행과 열의 형태로 배열되는 복수개의 픽셀(PX)들을 포함한다. 복수개의 픽셀(PX)들은 예를 들어, 4개의 서브 픽셀들을 포함하고, 4개의 서브 픽셀들 각각은 레드 서브 픽셀, 화이트 서브 픽셀, 그린 서브 픽셀, 블루 서브 픽셀일 수 있다.
또한, 표시 장치(1)는 복수의 게이트 구동부(G-IC)(20)를 포함한다. 일 실시 예에서, 복수의 게이트 구동부(20)는 제1 게이트 구동부(G-IC, Left)와 제2 게이트 구동부(G-IC. Right)를 포함한다. 제1 게이트 구동부(G-IC, Left)는 표시 패널(50)의 좌측 비표시 영역에 배치되어 표시 패널(50)의 좌측 게이트 라인들로 스캔 신호(SSL1)를 공급하고, 제2 게이트 구동부(G-IC, Right)는 표시 패널(50)의 우측 비표시 영역에 배치되어 표시 패널(50)의 우측 게이트 라인들로 스캔 신호(SSL2)를 공급할 수 있다.
표시 패널(50)은 복수의 게이트 구동부(20)가 내부에 배치된 게이트 인 패널(GIP) 방식으로 구현될 수 있다. 즉, 복수의 게이트 구동부(20)는 복수의 게이트 구동 IC로 구현되어 표시 패널(50)의 좌우측에 각각 부착될 수 있다.
또한, 표시 장치(1)는 데이터 구동 IC(또는 소스 구동 IC, S-IC)(30)를 포함한다. 소스 구동 IC(30)는 표시 패널(50)의 하단에 부착될 수 있고, 표시 패널(50)의 가로 방향으로 복수 개가 부착될 수 있다. 이와 같은 소스 구동 IC(30)는 플렉서블 PCB(FPCB) 내에 배치되는 COF(Chip on Film) 방식, 표시 패널(50)을 구성하는 글래스 기판 상에 배치되는 COG(Chip on Glass) 방식 등으로 구현될 수 있다.
예를 들어, 도 2에 도시된 실시 예에서, 소스 구동 IC(30)는 COF 방식으로 구현되며, FPCB는 패드 연결을 통해 표시 패널(50)과 소스 구동부(S-PCB)를 연결시킨다. 소스 구동 IC(30)는 제어 PCB(C-PCB)로부터 표시 패널(50)로 제공되는 제어 신호(예를 들어, 출력 소거 신호(Mute), 스타트 펄스(VSP), 소스 IC 구동 전압, EVDD, VREF 등)을 전달할 수 있다.
소스 구동부(S-PCB)는 표시 패널(50)의 하단부로부터 FPCB를 통해 표시 패널(50)과 연결되며, FPC(Flexible Plat Cable) 연결을 통해 제어 PCB(C-PCB)와 연결될 수 있다. 이러한 소스 구동부(S-PCB)는 소스 구동 IC(30)와 직접적으로 연결되며, 제어 신호를 게이트 구동부(10)로 전달한다.
일 실시 예에서, 소스 구동부(S-PCB)는 제1 소스 구동부(S-PCB, Left)와 제2 소스 구동부(S-PCB, Right)를 포함한다. 제1 소스 구동부(S-PCB, Left)는 표시 패널(50)의 좌측 하단에 배치되어 제1 게이트 구동부(G-IC, Left)로 제어 신호(CONT1)를 전달할 수 있다. 또한, 제2 소스 구동부(S-PCB, Right)는 표시 패널(50)의 우측 하단에 배치되어 제2 게이트 구동부(G-IC, Right)로 제어 신호(CONT2)를 전달할 수 있다. 즉, 소스 구동부(S-PCB)는 최좌측 또는 최우측 소스 구동 IC(30)를 통해 제어 PCB(C-PCB)와 좌우측 게이트 구동부(20) 사이의 연결을 제공한다.
도 2에서는 소스 구동부(S-PCB)가 표시 패널(50)의 좌우측 하단에 각각 하나씩 배치된 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 표시 패널(50)의 좌우측 하단에 각각 복수 개의 소스 구동부(S-PCB)가 배치될 수도 있다.
또한, 소스 구동부(S-PCB)는 제어 PCB(C-PCB)로부터 제어 신호(예를 들어, 출력 소거 신호(Mute), 스타트 펄스(VSP), 소스 IC 구동 전압, EVDD, VREF 등)를 수신해 표시 패널(50)으로 전달한다. 예를 들어, 게이트 구동 IC 구동 전압, 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등이 소스 구동부(S-PCB)를 통해 제어 PCB(C-PCB)로부터 게이트 구동부(30)로 전달될 수 있다.
제어 PCB(C-PCB)는 표시 패널(50)의 하단에 배치되며 소스 구동부(S-PCB)와 케이블(FPC)을 통해 연결된다. 이러한 제어 PCB(C-PCB)는 타이밍 제어부(TCON)(10), 전원 공급부(40) 및 메모리를 포함할 수 있다. 타이밍 제어부(10) 및 전원 공급부(40)에 대한 설명은 도 1을 참조한 설명과 동일하다. 또한, 출력되는 출력 영상 데이터의 매 프레임에 대한 알고리즘을 연산하고, 보상 데이터를 저장하며, 알고리즘 연산에 필요한 각종 파라미터 또는 튜닝을 위한 각종 파라미터를 저장하는 영역이 필요하며 따라서, 휘발성 메모리 및/또는 비휘발성 메모리가 제어 PCB(C-PCB)에 배치될 수 있다.
도 3은 본 발명의 실시예에 따른 픽셀의 구조를 설명하기 위한 도면이다.
도 3을 참조하면, 하나의 픽셀은 4개의 서브 픽셀(R,W,G,B)을 포함하며, 각각의 서브 픽셀은 게이트 구동부(G-IC)와 스캔 라인(SCAN) 및 센싱 라인(SENSE)으로 연결되고, 소스 구동 IC(S-IC)와 레퍼런스 라인(Reference)을 통해 연결된다.
또한, 각각의 서브 픽셀은 DAC(Digital Analog Converter)를 통해 소스 구동 IC(S-IC)로부터 데이터 전압(VDATA)을 입력 받는다. 또한, 각각의 서브 픽셀에서 출력되는 센싱 전압(VSEN)은 ADC(Analog Digital Converter)를 통해 소스 구동 IC(S-IC)로 제공된다. 또한, 각각의 서브 픽셀은 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)과 연결된다.
각각의 서브 픽셀은 스캔 TFT(S-TFT), 구동 TFT(D-TFT) 및 센싱 TFT(SS-TFT)를 포함한다. 또한, 각각의 서브 픽셀은 스토리지 캐패시터(CST) 및 발광 소자(OLED)를 포함한다.
스캔 트랜지스터(S-TFT)의 제 1 전극(예를 들어, 소스 전극)은 데이터 라인(DATA, DL)과 연결되며, 데이터 전압(VDATA)는 소스 구동 IC(S-IC)로부터 출력되어 DAC를 거쳐 데이터 라인에 인가된다. 스캔 트랜지스터(S-TFT)의 제 2 전극(예를 들어, 드레인 전극)은 스토리지 캐패시터(CST)의 일단과 연결되며 구동 TFT(D-TFT)의 게이트 전극과 연결된다. 스캔 트랜지스터(S-TFT)의 게이트 전극은 스캔 라인(또는 게이트 라인(GL))과 연결된다. 즉, 스캔 트랜지스터(S-TFT)는 스캔 라인(SCAN)을 통해 게이트 온 레벨의 게이트 신호가 인가될 때 턴온되어, 데이터 라인(DATA)을 통해 인가되는 데이터 신호를 스토리지 캐패시터(CST)의 일단으로 전달한다.
스토리지 캐패시터(CST)의 일단은 스캔 TFT(S-TFT)의 제 3 전극(예를 들어, 드레인 전극)과 연결된다. 스토리지 캐패시터(CST)의 타단은 고전위 구동 전압(ELVDD)를 제공받도록 구성된다. 스토리지 캐패시터(CST)는 일단에 인가되는 전압과 타단에 인가되는 고전위 구동 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다. 또한, 스토리지 캐패시터(CST)는 일단에 인가되는 전압과 스위치(SPRE) 및 센싱 TFT(SS-TFT)를 통해 타단에 인가되는 레퍼런스 전압(VREF) 사이의 차이에 대응하는 전압을 충전할 수도 있다.
구동 트랜지스터(D-TFT)의 제 1 전극(예를 들어, 소스 전극)은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제 2 전극(예를 들어, 드레인 전극)은 발광소자(OLED)의 제 1 전극(예를 들어, 애노드 전극)에 연결된다. 구동 트랜지스터(D-TFT)의 제 3 전극(예를 들어, 게이트 전극)은 스토리지 캐패시터(CST)의 일단에 연결된다. 구동 트랜지스터(D-TFT)는 게이트 온 레벨의 전압이 인가될 때 턴온되고, 게이트 전극에 제공되는 전압에 대응하여 발광소자(OLED)를 흐르는 구동 전류의 양을 제어할 수 있다. 즉, 구동 TFT(D-TFT) Vgs의 전압 차이(또는 스토리지 캐패시터(CST)의 저장 전압)에 의해 전류가 결정되어 발광 소자(OLED)에 인가된다.
센싱 TFT(SS-TFT)의 제 1 전극(예를 들어, 소스 전극)은 레퍼런스 라인(REFERENCE)에 연결되고, 제 2 전극(예를 들어, 드레인 전극)은 스토리지 캐패시터(CST)의 타단에 연결되며, 제 3 전극(예를 들어, 게이트 전극)은 센싱 라인(SENSE)에 연결된다. 즉, 센싱 TFT(SS-TFT)는 게이트 구동 IC(G-IC)로부터 출력되는 센싱 신호(SENSE)에 의해 턴온되어, 레퍼런스 전압(VREF)를 스토리지 캐패시터(CST)의 타단에 인가한다. 만약, 스위치(SPRE)가 및 스위치(SAM)가 모두 턴오프되고, 센싱 TFT(SS-TFT)가 턴온되면 스토리지 캐패시터(CST)의 저장 전압을 레퍼런스 라인의 캐패시터에 전달하고, 레퍼런스 라인의 캐패시터에는 센싱 전압(VSEN)이 저장된다.
만약, 스위치(SPRE)가 턴오프되고 스위치(SAM)이 턴온되는 경우 레퍼런스 라인 캐패시터에 저장된 전압(VSEN)은 ADC를 통해 소스 구동 IC(S-IC)로 출력된다. 이러한 출력 전압은 곧 해당 서브 픽셀의 열화를 센싱 및 샘플링하기 위한 전압으로 이용된다. 즉, 해당하는 서브 픽셀을 보상하기 위한 전압을 센싱 및 샘플링할 수 있게 된다. 구체적으로, 구동 TFT(D-TFT)의 특성은 모빌리티 및 문턱전압의 2가지로 구분되며, 보상은 이러한 구동 TFT(D-TFT)의 모빌리티 및 문턱 전압을 센싱함으로써 구현될 수 있다. 또한, 해당 서브 픽셀이 특성은 발광 소자(OLED)의 열화에 의해서도 결정될 수 있으며, 이러한 발광 소자(OLED)의 열화 정도를 센싱하여 보상할 필요도 있다.
발광 소자(OLED)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(OLED)는 레드, 화이트, 그린 및 블루 중 어느 하나의 색에 대응하는 광을 출력할 수 있다. 발광 소자(OLED)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 이하에서는, 발광 소자(LD)가 유기 발광 다이오드로 구성되는 실시 예를 참조하여 본 발명의 기술적 사상을 설명한다.
도 3에서는 스위칭 트랜지스터(S-TFT), 구동 트랜지스터(D-TFT) 및 센싱 트랜지스터(SS-TFT)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 픽셀(PX)을 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
또한, 도 3을 참조한 설명에서는 4개의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유하는 것으로 도시하였다. 하지만, 이에 한정되는 것이 아니라 다른 개수의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유할 수도 있으며, 각각의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)에 연결될 수도 있다. 본 명세서에서는 설명의 편의를 위해 도 3에 도시된 바와 같이, 4개의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유하는 것으로 설명하며 이는 예시적인 것임이 이해되어야 할 것이다.
도 4 내지 도 6은 본 발명의 제1 실시 예에 따른 표시 장치 및 그의 신호 흐름을 나타낸 도면이다. 먼저, 도 4는 본 발명의 제1 실시 예에 따른 타이밍 제어부와 소스 구동부 및 게이트 구동부의 연결 관계를 나타낸 구조도를 도시한다.
도 4를 도 1 내지 도 3과 함께 참조하면, 타이밍 제어부(10)는 소스 구동부(S-PCB)로 출력 소거 신호(Mute)를 공급한다. 출력 소거 신호(Mute)는 게이트 라인으로 제공되는 스캔 신호의 출력을 제어하는 신호일 수 있다. 예를 들어, 타이밍 제어부(10)로부터 소스 구동부(S-PCB)로 출력 소거 신호(Mute)를 공급하고, 소스 구동부(S-PCB)를 통해 게이트 구동부(G-IC)가 출력 소거 신호(Mute)를 수신하면 게이트 구동부(G-IC)는 게이트 라인으로 스캔 신호를 출력하지 않을 수 있다. 즉, 게이트 구동부(G-IC)는 출력 소거 신호(Mute)의 레벨이 하이(high)에서 로우(low)로 변경될 때, 스캔 신호를 게이트 라인으로 출력할 수 있다. 스캔 신호의 인가 시점은 출력 소거 신호(Mute)의 하강 시점과 동일할 수 있다.
소스 구동부(S-PCB)는 제1 소스 구동부(S-PCB, Left)와 제2 소스 구동부(S-PCB, Right)를 포함한다. 제1 소스 구동부(S-PCB, Left)는 표시 패널(50)의 좌측 하단에 배치되고, 제2 소스 구동부(S-PCB, Right)는 표시 패널(50)의 우측 하단에 배치될 수 있다. 타이밍 제어부(10)는 제1 및 제2 소스 구동부(S-PCB)로 제1 및 제2 출력 소거 신호(Mute)를 공급한다. 구체적으로, 타이밍 제어부(10)는 제1 소스 구동부(S-PCB, Left)로 제1 출력 소거 신호(Mute_L)를 공급하고, 제2 소스 구동부(S-PCB, Right)로 제2 출력 소거 신호(Mute_R)를 공급할 수 있다.
게이트 구동부(G-IC)는 제1 게이트 구동부(G-IC, Left)와 제2 게이트 구동부(G-IC, Right)를 포함한다. 제1 게이트 구동부(G-IC, Left)는 표시 패널(50)의 좌측 비표시 영역에 배치되고, 제2 게이트 구동부(G-IC, Right)는 표시 패널(10)의 우측 비표시 영역에 배치될 수 있다. 소스 구동부(S-PCB)는 게이트 구동부(G-IC)로 출력 소거 신호(Mute)를 전달할 수 있다. 예를 들어, 제1 소스 구동부(S-PCB, Left)는 제1 게이트 구동부(G-IC, Left)로 제1 출력 소거 신호(Mute_L)를 전달하고, 제2 소스 구동부(S-PCB, Right)는 제2 게이트 구동부(G-IC, Right)로 제2 출력 소거 신호(Mute_R)를 전달한다.
게이트 구동부(G-IC)는 소스 구동부(S-PCB)로부터 전달된 출력 소거 신호(Mute)에 대응하여 스캔 신호를 게이트 라인으로 공급할 수 있다. 게이트 구동부(G-IC)는 레벨 시프터와 게이트 출력부를 포함할 수 있다. 레벨 시프터는 소스 구동부(S-PCB)로부터 출력 소거 신호(Mute)를 전달받아 복수의 스캔 클럭 신호(SCCLK#)를 생성할 수 있다. 레벨 시프터에서 생성된 복수의 스캔 클럭 신호(SCCLK#)는 게이트 출력부로 공급될 수 있다. 게이트 출력부는 레벨 시프터로부터 공급된 스캔 클럭 신호(SCCLK#)를 전달받아 게이트 라인으로 게이트 신호(또는 스캔 신호)를 순차적으로 출력할 수 있다. 예를 들어, 제1 게이트 구동부(G-IC, Left)는 제1 레벨 시프터(Left)와 제1 게이트 출력부(Left)를 포함하고, 제2 게이트 구동부(G-IC, Right)는 제2 레벨 시프터(Right)와 제2 게이트 출력부(Right)를 포함할 수 있다.
일 실시 예에서, 제1 게이트 구동부(G-IC, Left)는 제1 출력 소거 신호(Mute_L)에 대응하여 표시 패널(50)의 좌측 게이트 라인으로 제1 스캔 신호(SCAN_L)를 인가하고, 제2 게이트 구동부(G-IC, Right)는 제2 출력 소거 신호(Mute_R)에 대응하여 표시 패널(50)의 우측 게이트 라인으로 제2 스캔 신호(SCAN_R)를 인가할 수 있다. 예를 들어, 제1 및 제2 게이트 구동부(G-IC)는 제1 및 제2 출력 소거 신호(Mute)의 레벨이 하이(high)에서 로우(low)로 변경될 때, 표시 패널(50)의 좌우측 게이트 라인으로 스캔 신호를 공급할 수 있다. 구체적으로, 제1 스캔 신호(SCAN_L)는 제1 출력 소거 신호(Mute)의 레벨이 하이 레벨에서 로우 레벨로 변경될 때, 제1 게이트 구동부(G-IC, Left)에서 좌측 게이트 라인으로 인가되고, 제2 스캔 신호(SCAN_R)는 제2 출력 소거 신호(Mute)의 레벨이 하이 레벨에서 로우 레벨로 변경될 때, 제2 게이트 구동부(G-IC, Right)에서 우측 게이트 라인으로 인가될 수 있다.
도 5에 도시된 실시예와 같이, 제1 스캔 신호(SCAN_L)가 로우 레벨로 변경되는 시점과 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경되는 시점이 동일할 수 있다. 이 경우에 제1 스캔 신호(SCAN_L)가 하이 레벨로 변경된 시점부터 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경된 시점 사이의 구간은 지연(delay)으로 정의할 수 있다. 또는, 제1 스캔 신호(SCAN_L)가 하이 레벨로 변경된 후 로우 레벨로 변경되기 이전에, 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경될 수 있다. 즉, 이 경우에는 제1 스캔 신호(SCAN_L)의 하이 레벨 구간과 제2 스캔 신호(SCAN_R)의 하이 레벨 구간은 서로 중첩될 수 있다. 이 경우에는 지연(delay)이 상대적으로 작을 수 있다. 또는, 제1 스캔 신호(SCAN_L)가 로우 레벨로 변경된 후 소정의 시간이 경과한 후에, 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경될 수 있다. 즉, 이 경우에는 제1 스캔 신호(SCAN_L)의 하이 레벨 구간과 제2 스캔 신호(SCAN_R)의 하이 레벨 구간의 사이에는 소정의 시간에 대응하는 갭이 존재할 수 있다. 이 경우에는 지연(delay)은 상대적으로 클 수 있다.
상술한 바와 같이, 제1 스캔 신호(SCAN_R)가 하이 레벨에서 로우 레벨로 변경되는 시점은, 제2 스캔 신호(SCAN_L)이 하이 레벨로 변경되는 시점과 상이할 수 있다.
일 실시 예에서, 타이밍 제어부(10)에서 제공되는 제2 출력 소거 신호(Mute_R)의 레벨 하이 구간이 제1 출력 소거 신호(Mute_L)의 레벨 하이 구간보다 길게 구현될 수 있다. 즉, 타이밍 제어부(10)로부터 제1 및 제2 출력 소거 신호(Mute)가 동시에 공급되더라도, 제1 출력 소거 신호(Mute_L)와 제2 출력 소거 신호(Mute_R) 사이의 레벨 하이 구간 차이에 의해 제1 게이트 구동부(G-IC)에서 출력되는 제1 스캔 신호(SCAN_L)의 인가 시점과 제2 게이트 구동부(G-IC)에서 출력되는 제2 스캔 신호(SCAN_R)의 인가 시점이 상이할 수 있다. 예를 들어, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다.
따라서, 제1 스캔 신호(SCAN_L)와 제2 스캔 신호(SCAN_R)가 표시 패널(50)에 비동시적으로 인가됨으로써, 제1 및 제2 스캔 신호가 동시에 인가되는 것과 비교하여 표시 패널(50)의 중앙부로 집중되는 부하를 분산시킬 수 있다.
도 5는 도 4에 도시되어 있는 소스 구동부를 통해 게이트 구동부로 전달되는 출력 소거 신호와 게이트 구동부로부터 게이트 라인으로 공급되는 스캔 신호의 타이밍도를 도시한다.
도 5를 도 1 내지 도 4와 함께 참조하면, 타이밍 제어부(10)는 제1 소스 구동부(S-PCB, Left)로 제1 출력 소거 신호(Mute_L)를 공급하고, 제2 소스 구동부(S-PCB, Right)로 제2 출력 소거 신호(Mute_R)를 공급한다. 제1 게이트 구동부(G-IC, Left)는 제1 소스 구동부(S-PCB, Left)로부터 제1 출력 소거 신호(Mute_L)를 전달받아 표시 패널(50)의 좌측 게이트 라인으로 제1 스캔 신호(SCAN_L)를 출력하고, 제2 소스 구동부(G-IC, Right)는 제2 소스 구동부(S-PCB, Right)로부터 제2 출력 소거 신호(Mute_R)를 전달받아 표시 패널(50)의 우측 게이트 라인으로 제2 스캔 신호(SCAN_R)를 출력할 수 있다. 예를 들어, 제1 및 제2 게이트 구동부(G-IC)는 제1 및 제2 출력 소거 신호(Mute)의 레벨이 하이(high)에서 로우(low)로 변경될 때, 표시 패널(50)의 좌우측 게이트 라인으로 스캔 신호를 공급할 수 있다. 구체적으로, 제1 스캔 신호(SCAN_L)는 제1 출력 소거 신호(Mute)가 하이 레벨에서 로우 레벨로 변경될 때, 제1 게이트 구동부(G-IC, Left)에서 좌측 게이트 라인으로 인가되고, 제2 스캔 신호(SCAN_R)는 제2 출력 소거 신호(Mute)가 하이 레벨에서 로우 레벨로 변경될 때, 제2 게이트 구동부(G-IC, Right)에서 우측 게이트 라인으로 인가될 수 있다.
일 실시 예에서, 제1 스캔 신호(SCAN_L)가 로우 레벨로 변경되는 시점과 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경되는 시점이 동일할 수 있다. 또는, 제1 스캔 신호(SCAN_L)가 로우 레벨로 변경된 이후에 시간을 두고 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경될 수도 있다.
일 실시 예에서, 타이밍 제어부(10)에서 제공되는 제2 출력 소거 신호(Mute_R)의 레벨 하이 구간이 제1 출력 소거 신호(Mute_L)의 레벨 하이 구간보다 길게 구현될 수 있다. 즉, 타이밍 제어부(10)로부터 제1 및 제2 출력 소거 신호(Mute)가 동시에 공급되더라도, 제1 출력 소거 신호(Mute_L)와 제2 출력 소거 신호(Mute_R) 사이의 레벨 하이 구간 차이에 의해 제1 게이트 구동부(G-IC)에서 출력되는 제1 스캔 신호(SCAN_L)의 인가 시점과 제2 게이트 구동부(G-IC)에서 출력되는 제2 스캔 신호(SCAN_R)의 인가 시점이 상이할 수 있다.
예를 들어, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)를 출력한 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)를 출력할 수 있다.
따라서, 제1 스캔 신호(SCAN_L) 및 제2 스캔 신호(SCAN_R)가 표시 패널(50)에 비동시적으로 인가됨으로써, 제1 및 제2 스캔 신호가 동시에 인가되는 것과 비교하여 표시 패널(50)의 중앙부로 집중되는 부하를 분산시킬 수 있다.
도 6은 본 발명의 제1 실시 예에 따른 표시 장치의 신호 흐름을 설명하기 위한 도면이다.
도 6을 도 1 내지 도 5와 함께 참조하면, 타이밍 제어부(10)에서 생성 및 출력된 출력 소거 신호(Mute)는 표시 패널(50)의 좌우측에 형성된 소스 구동부(S-PCB)를 지나 표시 패널(50)의 좌측 비표시 영역과 우측 비표시 영역에 각각 배치된 게이트 구동부(G-IC)로 전달될 수 있다. 예를 들어, 표시 패널(50)의 좌측에 배치된 제1 게이트 구동부(G-IC, Left)로 출력 소거 신호(Mute)가 전달되는 경우 제1 게이트 구동부(G-IC, Left)는 표시 패널(50)의 좌측 게이트 라인으로 스캔 신호를 출력하지 않을 수 있다. 또한, 표시 패널(50)의 우측에 배치된 제2 게이트 구동부(G-IC, Right)로 출력 소거 신호(Mute)가 전달되는 경우 제2 게이트 구동부(G-IC, Right)는 표시 패널(50)의 우측 게이트 라인으로 스캔 신호를 출력하지 않을 수 있다. 즉, 게이트 구동부(G-IC)는 출력 소거 신호(Mute)의 레벨이 하이(high)에서 로우(low)로 변경될 때, 스캔 신호를 게이트 라인으로 출력할 수 있다.
본 실시 예에서는, 제2 게이트 구동부(G-IC, Right)로 제공되는 제2 출력 신호(Mute_R)의 레벨 하이 구간을 제1 게이트 구동부(G-IC, Left)로 제공되는 제1 출력 신호(Mute_L)의 레벨 하이 구간보다 길게 형성하여, 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 스캔 신호(SCAN_R)가 출력되도록 제어할 수 있다. 따라서, 표시 패널(50)에 제1 스캔 신호(SCAN_L) 및 제2 스캔 신호(SCAN_R)가 동시에 인가되지 않도록 함으로써, 도 6에 표시된 표시 장치(1)의 중앙부에서의 영상 품질을 개선할 수 있다.
도 7 내지 도 9는 본 발명의 제2 실시 예에 따른 표시 장치 및 그의 신호 흐름을 나타낸 도면이다. 먼저, 도 7은 본 발명의 제2 실시 예에 따른 타이밍 제어부와 소스 구동부 및 게이트 구동부의 연결 관계를 나타낸 구조도를 도시한다.
도 7을 참조하면, 소스 구동부(S-PCB)에 버퍼를 배치한 것을 제외하고는 본 발명의 제1 실시 예에 따른 표시 장치(1)의 구성과 동일할 수 있다.
도 7을 도 1 내지 도 4와 함께 참조하면, 타이밍 제어부(10)는 소스 구동부(S-PCB)로 스타트 펄스(VSP)를 공급한다. 스타트 펄스(VSP)는 게이트 라인으로 제공되는 스캔 신호의 발생을 위한 신호일 수 있다. 예를 들어, 타이밍 제어부(10)에서 소스 구동부(S-PCB)로 스타트 펄스(VSP)가 공급되고, 게이트 구동부(G-IC)는 소스 구동부(S-PCB)를 통해 스타트 펄스(VSP)가 수신되면 게이트 라인으로 스캔 신호를 순차적으로 출력할 수 있다. 스캔 신호의 인가 시점은 스타트 펄스(VSP)의 하강 시점과 동일할 수 있다.
소스 구동부(S-PCB)는 제1 소스 구동부(S-PCB, Left)와 제2 소스 구동부(S-PCB, Right)를 포함하고, 제1 및 제2 소스 구동부(S-PCB)는 게이트 구동부(G-IC)에 인가되는 스타트 펄스(VSP)의 입출력을 제어하는 버퍼를 각각 포함한다. 타이밍 제어부(10)는 제1 및 제2 소스 구동부(S-PCB)로 제1 및 제2 스타트 펄스(VSP)를 동시에 공급한다. 구체적으로, 타이밍 제어부(10)는 제1 소스 구동부(S-PCB, Left)로 제1 스타트 펄스(VSP)를 공급하고, 제2 소스 구동부(S-PCB, Right)로 제2 스타트 펄스(VSP)를 공급할 수 있다.
게이트 구동부(G-IC)는 제1 게이트 구동부(G-IC, Left)와 제2 게이트 구동부(G-IC, Right)를 포함하고, 소스 구동부(S-PCB)는 제1 및 제2 게이트 구동부(G-IC)로 스타트 펄스(VSP)를 전달한다. 일 실시 예에서, 제1 소스 구동부(S-PCB, Left)의 버퍼(Left)는 제1 게이트 구동부(G-IC)로 제1 스타트 펄스(VSP)를 전달하고, 제2 소스 구동부(S-PCB, Right)의 버퍼(Right)는 제2 게이트 구동부(G-IC)로 제2 스타트 펄스(VSP)를 전달할 수 있다. 이 경우, 제1 및 제2 소스 구동부(S-PCB)의 버퍼는 제1 및 제2 스타트 펄스(VSP)의 입출력을 제어하여 제1 및 제2 게이트 구동부(G-IC)로 각각 전달할 수 있다. 구체적으로, 제1 소스 구동부(S-PCB)의 버퍼(Left)가 제1 게이트 구동부(G-IC, Left)로 제1 스타트 펄스(VPS)를 인가한 이후에 제2 소스 구동부(S-PCB)의 버퍼(Right)가 제2 게이트 구동부(G-IC, Right)로 제2 스타트 펄스(VSP)를 인가할 수 있다.
즉, 제1 및 제2 스타트 펄스(VSP)가 타이밍 제어부(10)에서 제1 및 제2 소스 구동부(S-PCB)로 동시에 공급되더라도, 제1 및 제2 소스 구동부(S-PCB)의 버퍼에 의해 제1 및 제2 스타트 펄스(VSP)가 제1 및 제2 게이트 구동부(G-IC)에 입력되는 시점을 각각 상이하게 할 수 있다. 예를 들어, 제1 스타트 펄스(VSP)가 제1 게이트 구동부(G-IC, Left)로 입력된 이후에 제2 스타트 펄스(VSP)가 제2 게이트 구동부(G-IC, Right)로 입력될 수 있다. 따라서, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다.
따라서, 표시 패널(50)에 제1 스캔 신호(SCAN_L) 및 제2 스캔 신호(SCAN_R)가 동시에 인가되지 않도록 함으로써, 스캔 신호가 좌측 게이트 라인 및 우측 게이트 라인에 동시에 인가되는 것과 비교하여 표시 패널(50)의 중앙부로 집중되는 부하를 분산시킬 수 있다.
도 8은 도 7에 도시되어 있는 소스 구동부를 통해 게이트 구동부로 전달되는 스타트 펄스와 게이트 구동부로부터 게이트 라인으로 공급되는 스캔 신호의 타이밍도를 도시한다.
도 8을 도 1 내지 도 3 및 도 7과 함께 참조하면, 타이밍 제어부(10)는 제1 소스 구동부(S-PCB, Left)로 제1 스타트 펄스(VSP)를 공급하고, 제2 소스 구동부(S-PCB, Right)로 제2 스타트 펄스(VSP)를 공급한다. 제1 게이트 구동부(G-IC, Left)는 제1 소스 구동부(S-PCB, Left)로부터 제1 스타트 펄스(VSP_L)를 전달받아 표시 패널(50)의 좌측 게이트 라인으로 제1 스캔 신호(SCAN_L)를 출력하고, 제2 소스 구동부(G-IC, Right)는 제2 소스 구동부(S-PCB, Right)로부터 제2 스타트 펄스(VSP_R)를 전달받아 표시 패널(50)의 우측 게이트 라인으로 제2 스캔 신호(SCAN_R)를 출력할 수 있다. 예를 들어, 제1 및 제2 게이트 구동부(G-IC)는 제1 및 제2 스타트 펄스(VSP)의 레벨이 하이(high)에서 로우(low)로 변경될 때, 표시 패널(50)의 좌우측 게이트 라인으로 스캔 신호를 공급할 수 있다. 구체적으로, 제1 스캔 신호(SCAN_L)는 제1 스타트 펄스(VSP_L)가 하이 레벨에서 로우 레벨로 변경될 때, 제1 게이트 구동부(G-IC, Left)에서 좌측 게이트 라인으로 인가되고, 제2 스캔 신호(SCAN_R)는 제2 스타트 펄스(VSP)가 하이 레벨에서 로우 레벨로 변경될 때, 제2 게이트 구동부(G-IC, Right)에서 우측 게이트 라인으로 인가될 수 있다.
도 8에 도시된 실시예와 같이, 제1 스캔 신호(SCAN_L)가 로우 레벨로 변경되는 시점과 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경되는 시점이 동일할 수 있다. 이 경우에 제1 스캔 신호(SCAN_L)가 하이 레벨로 변경된 시점부터 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경된 시점 사이의 구간은 지연(delay)으로 정의할 수 있다. 또는, 제1 스캔 신호(SCAN_L)가 하이 레벨로 변경된 후 로우 레벨로 변경되기 이전에, 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경될 수 있다. 즉, 이 경우에는 제1 스캔 신호(SCAN_L)의 하이 레벨 구간과 제2 스캔 신호(SCAN_R)의 하이 레벨 구간은 서로 중첩될 수 있다. 이 경우에는 지연(delay)이 상대적으로 작을 수 있다. 또는, 제1 스캔 신호(SCAN_L)가 로우 레벨로 변경된 후 소정의 시간이 경과한 후에, 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경될 수 있다. 즉, 이 경우에는 제1 스캔 신호(SCAN_L)의 하이 레벨 구간과 제2 스캔 신호(SCAN_R)의 하이 레벨 구간의 사이에는 소정의 시간에 대응하는 갭이 존재할 수 있다. 이 경우에는 지연(delay)은 상대적으로 클 수 있다.
상술한 바와 같이, 제1 스캔 신호(SCAN_R)가 하이 레벨에서 로우 레벨로 변경되는 시점은, 제2 스캔 신호(SCAN_L)이 하이 레벨로 변경되는 시점과 상이할 수 있다.
즉, 본 실시 예에서는, 버퍼를 이용해 제1 게이트 구동부(G-IC, Left)로부터 출력되는 제1 스캔 신호(SCAN_L)의 공급 시점과 제2 게이트 구동부(G-IC, Right)로부터 출력되는 제2 스캔 신호(SCAN_R)의 공급 시점을 조절할 수 있다.
일 실시 예에서, 타이밍 제어부(10)에서 공급되는 제1 및 제2 스타트 펄스(VSP)는 레벨 하이 구간이 동일하고, 제1 및 제2 소스 구동부(S-PCB)로 동시에 제공될 수 있다. 제1 및 제2 소스 구동부(S-PCB)는 제1 및 제2 게이트 구동부(G-IC)로 전달되는 제1 및 제2 스타트 펄스(VSP)의 입출력 시점을 제어하는 버퍼를 각각 포함할 수 있다. 즉, 타이밍 제어부(10)로부터 제1 및 제2 출력 소거 신호(Mute)가 동시에 공급되더라도, 제1 소스 구동부(S-PCB, Left)의 버퍼에서 출력되는 제1 스타트 펄스(VSP)와 제2 소스 구동부(S-PCB, Right)의 버퍼에서 출력되는 제2 스타트 펄스(VSP) 사이의 출력 시점 차이에 의해 제1 게이트 구동부(G-IC)에서 출력되는 제1 스캔 신호(SCAN_L)의 인가 시점과 제2 게이트 구동부(G-IC)에서 출력되는 제2 스캔 신호(SCAN_R)의 인가 시점이 상이할 수 있다. 예를 들어, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다.
따라서, 제1 스캔 신호(SCAN_L) 및 제2 스캔 신호(SCAN_R)를 표시 패널(50)에 동시에 인가되지 않도록 함으로써, 스캔 신호가 좌측 게이트 라인 및 우측 게이트 라인에 동시에 인가되는 것과 비교하여 표시 패널(50)의 중앙부로 집중되는 부하를 분산시킬 수 있다.
도 9는 본 발명의 제2 실시 예에 따른 표시 장치의 신호 흐름을 설명하기 위한 도면이다.
도 9를 도 1 내지 도 3, 도 7 및 도 8과 함께 참조하면, 타이밍 제어부(10)에서 생성 및 출력된 스타트 신호(VSP)는 표시 패널(50)의 좌우측에 구비된 소스 구동부(S-PCB)의 버퍼를 지나 표시 패널(50)의 좌측 비표시 영역과 우측 비표시 영역에 각각 배치된 게이트 구동부(G-IC)로 전달될 수 있다. 이 경우, 표시 패널(50)의 좌측에 배치된 제1 게이트 구동부(G-IC, Left)로 전달되는 제1 스타트 신호(VSP_L)의 인가 시점과 표시 패널(50)의 우측에 배치된 제2 게이트 구동부(G-IC, Right)로 전달되는 제2 스타트 신호(VSP_R)의 인가 시점은 다르게 설정될 수 있다.
본 실시 예에서는, 제1 게이트 구동부(G-IC, Left)로 제1 스타트 신호(VSP_L)를 인가한 이후에 제2 게이트 구동부(G-IC, Right)로 제2 스타트 신호(VSP_R)를 인가할 수 있다. 이에 따라, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다. 따라서, 표시 패널(50)에 제1 스캔 신호(SCAN_L) 및 제2 스캔 신호(SCAN_R)가 동시에 인가되지 않도록 함으로써, 도 9에 표시된 표시 장치(1)의 중앙부에서의 영상 품질을 개선할 수 있다.
도 10 내지 도 12는 본 발명의 제3 실시 예에 따른 표시 장치 및 그의 신호 흐름을 나타낸 도면이다. 먼저, 도 10은 본 발명의 제3 실시 예에 따른 타이밍 제어부와 소스 구동부 및 게이트 구동부의 연결 관계를 나타낸 구조도를 도시한다.
도 10을 참조하면, 타이밍 제어부(10)와 소스 구동부(S-PCB) 사이에 스위칭 소자를 배치한 것을 제외하고는 본 발명의 제1 실시 예에 따른 표시 장치(1)의 구성과 동일할 수 있다.
도 10을 도 1 내지 도 4와 함께 참조하면, 제어 PCB(C-PCB)는 스위칭 소자를 더 포함하고, 타이밍 제어부(10)는 스위칭 소자(10)로 스타트 펄스(VSP)를 공급한다. 스타트 펄스(VSP)는 게이트 라인으로 제공되는 스캔 신호의 발생을 위한 신호일 수 있다.
스위칭 소자의 입력단은 타이밍 제어부(10)와 연결되고, 스위칭 소자의 출력단은 소스 구동부(S-PCB)와 연결될 수 있다. 일 실시 예에서, 소스 구동부(S-PCB)는 표시 패널(50)의 좌측 하단에 배치된 제1 소스 구동부(S-PCB, Left)와 표시 패널(50)의 우측 하단에 배치된 제2 소스 구동부(S-PCB, Right)를 포함할 수 있다. 즉, 스위칭 소자는 제1 소스 구동부(S-PCB, Left) 및 제2 소스 구동부(S-PCB, Right) 중 어느 하나와 스위칭 되도록 연결될 수 있다. 구체적으로, 스위칭 소자는 제1 소스 구동부(S-PCB, Left)와 연결되는 동안 제1 소스 구동부(S-PCB, Left)로 스타트 펄스(VSP) 신호를 공급할 수 있고, 제2 소스 구동부(S-PCB, Right)와 연결되는 동안 제2 소스 구동부(S-PCB, Right)로 스타트 펄스(VSP) 신호를 공급할 수 있다.
게이트 구동부(G-IC)는 제1 게이트 구동부(G-IC, Left)와 제2 게이트 구동부(G-IC, Right)를 포함할 수 있고, 제1 소스 구동부(S-PCB, Left) 또는 제2 소스 구동부(S-PCB, Right)는 제1 게이트 구동부(G-IC, Left) 또는 제2 게이트 구동부(G-IC, Right)로 스타트 펄스(VSP)를 전달할 수 있다.
구체적으로, 스위칭 소자가 제1 소스 구동부(S-PCB, Left)와 연결되는 동안 스위칭 소자는 제1 소스 구동부(S-PCB, Left)로 스타트 펄스(VSP)를 공급하고, 제1 소스 구동부(S-PCB, Left)는 제1 게이트 구동부(G-IC, Left)로 상기 스타트 펄스(VSP)를 전달한다. 또한, 스위칭 소자가 제2 소스 구동부(S-PCB, Right)와 연결되는 동안 스위칭 소자는 제2 소스 구동부(S-PCB, Right)로 스타트 펄스(VSP)를 공급하고, 제2 소스 구동부(S-PCB, Right)는 제2 게이트 구동부(G-IC, Right)로 상기 스타트 펄스(VSP)를 전달한다. 즉, 스타트 펄스(VSP)는 스위칭 소자의 연결에 따라 제1 게이트 구동부(G-IC, Left) 또는 제2 게이트 구동부(G-IC, Right)로 제공될 수 있다. 즉, 스위칭 소자에 의해 스타트 펄스(VSP)가 제1 및 제2 게이트 구동부(G-IC)로 입력되는 시점을 각각 상이하게 할 수 있다.
즉, 스위칭 소자를 이용해 제1 게이트 구동부(G-IC, Left) 또는 제2 게이트 구동부(G-IC, Right)로 스타트 펄스(VSP)를 제공함으로써, 표시 패널(50)에 제1 스캔 신호(SCAN_L)와 제2 스캔 신호(SCAN_R)가 동시에 인가되지 않을 수 있다. 예를 들어, 스위칭 소자가 제1 소스 구동부(S-PCB, Left)와 연결이 해제된 이후 시간을 두고 제2 소스 구동부(S-PCB, Right)와 연결되므로, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력되고, 이후에 시간을 두고 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다. 따라서, 스캔 신호가 좌측 게이트 라인 및 우측 게이트 라인에 동시에 인가되는 것과 비교하여 표시 패널(50)의 중앙부로 집중되는 부하를 분산시킬 수 있다.
도 11은 도 10에 도시되어 있는 소스 구동부를 통해 게이트 구동부로 전달되는 스타트 펄스와 게이트 구동부로부터 게이트 라인으로 공급되는 스캔 신호의 타이밍도를 도시한다.
도 11을 도 1 내지 도 3 및 도 10과 함께 참조하면, 타이밍 제어부(10)는 스위칭 소자로 스타트 펄스(VSP)를 출력할 수 있다. 스위칭 소자는 미리 설정한 시간 동안 제1 소스 구동부(S-PCB, Left)와 연결된 후 제2 소스 구동부(S-PCB, Right)와 연결되어 스타트 펄스(VSP)를 전달할 수 있다. 예를 들어, 스위칭 소자는 제1 소스 구동부(S-PCB, Left)와 연결되는 동안 제1 소스 구동부(S-PCB, Left)로 제1 스타트 펄스(VSP_L)를 공급하고, 제2 소스 구동부(S-PCB, Right)와 연결되는 동안 제2 소스 구동부(S-PCB, Right)로 제2 스타트 펄스(VSP_R)를 공급할 수 있다.
제1 소스 구동부(S-PCB, Left) 또는 제2 소스 구동부(S-PCB, Right)는 스위칭 소자로부터 스타트 펄스(VSP)를 전달받아 표시 패널(50)의 좌측 비표시 영역에 배치된 제1 게이트 구동부(G-IC, Left)로 스타트 펄스(VSP)를 제공하거나, 또는 표시 패널(50)의 우측 비표시 영역에 배치된 제2 게이트 구동부(G-IC, Right)로 스타트 펄스(VSP)를 제공할 수 있다.
구체적으로, 제1 게이트 구동부(G-IC, Left)는 제1 소스 구동부(S-PCB, Left)로부터 제1 스타트 펄스(VSP_L)를 전달받아 표시 패널(50)의 좌측 게이트 라인으로 제1 스캔 신호(SCAN_L)를 출력하고, 제2 소스 구동부(G-IC, Right)는 제2 소스 구동부(S-PCB, Right)로부터 제2 스타트 펄스(VSP_R)를 전달받아 표시 패널(50)의 우측 게이트 라인으로 제2 스캔 신호(SCAN_R)를 출력할 수 있다.
일 실시 예에서, 제1 및 제2 게이트 구동부(G-IC)는 스타트 펄스(VSP)의 레벨이 하이(high)에서 로우(low)로 변경될 때, 표시 패널(50)의 좌우측 게이트 라인으로 스캔 신호를 공급할 수 있다. 구체적으로, 제1 스캔 신호(SCAN_L)는 제1 스타트 펄스(VSP_L)가 하이 레벨에서 로우 레벨로 변경될 때, 제1 게이트 구동부(G-IC, Left)에서 좌측 게이트 라인으로 인가되고, 제2 스캔 신호(SCAN_R)는 제2 스타트 펄스(VSP_R)가 하이 레벨에서 로우 레벨로 변경될 때, 제2 게이트 구동부(G-IC, Right)에서 우측 게이트 라인으로 인가될 수 있다.
즉, 스위칭 소자를 이용해 제1 게이트 구동부(G-IC, Left)에서 출력되는 제1 스캔 신호(SCAN_L)의 인가 시점과 제2 게이트 구동부(G-IC, Right)에서 출력되는 제2 스캔 신호(SCAN_R)의 인가 시점을 상이하게 할 수 있다. 예를 들어, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다.
도 11에 도시된 실시예와 같이, 스위칭 소자(SW)는 제1 소스 구동부(S-PCB, Left)와 연결이 해제된 이후에 제2 소스 구동부(S-PCB, Right)와 연속하여 연결될 수 있다. 예를 들어, 제1 소스 구동부(S-PCB, Left)와 연결되는 동안 제1 소스 구동부(S-PCB, Left)로 제1 스타트 펄스(VSP_L)를 공급하여 제1 스캔 신호(SCAN_L)를 출력하고, 제1 소스 구동부(S-PCB, Left)와 연결이 해제된 이후 제2 소스 구동부(S-PCB, Right)와 연결되는 동안 제2 소스 구동부(S-PCB, Right)로 제2 스타트 펄스(VSP_R)를 공급하여 제2 스캔 신호(SCAN_R)를 출력할 수 있다. 이 경우에 제1 스캔 신호(SCAN_L)가 하이 레벨로 변경된 시점부터 제2 스캔 신호(SCAN_R)가 하이 레벨로 변경된 시점 사이의 구간은 지연(delay)으로 정의할 수 있다.
한편, 도 11에서는 스위칭 소자(SW)가 제1 소스 구동부(S-PCB, Left)와 연결이 해제된 후 제2 소스 구동부(S-PCB, Right)와 연속하여 연결되는 경우를 도시하였다. 이 경우에는 지연(delay)이 상대적으로 작을 수 있다. 다른 일 실시 예에서, 스위칭 소자(SW)는 제1 소스 구동부(S-PCB, Left)와 연결이 해제된 이후 소정의 시간이 경과한 후에, 제2 소스 구동부(S-PCB, Right)와 연결될 수 있다. 즉, 이 경우에는 제1 스캔 신호(SCAN_L)의 하이 레벨 구간과 제2 스캔 신호(SCAN_R)의 하이 레벨 구간의 사이에는 소정의 시간에 대응하는 갭이 존재할 수 있다. 이 경우에는 지연(delay)은 상대적으로 클 수 있다.
따라서, 본 실시 예에서는, 스위칭 소자를 이용해 표시 패널(50)에 제1 스캔 신호(SCAN_L)와 제2 스캔 신호(SCAN_R)를 동시에 인가하지 않음으로써, 스캔 신호가 좌측 게이트 라인 및 우측 게이트 라인에 동시에 인가되는 것과 비교하여 표시 패널(50)의 중앙부로 집중되는 부하를 분산시킬 수 있다.
도 12는 본 발명의 제3 실시 예에 따른 표시 장치의 신호 흐름을 설명하기 위한 도면이다.
도 12를 도 1 내지 도 3, 도 10 및 도 11과 함께 참조하면, 타이밍 제어부(10)에서 생성된 스타트 신호(VSP)는 제어 PCB(C-PCB)의 스위칭 소자로 출력된다. 스위칭 소자는 미리 설정한 시간 동안 제1 소스 구동부(S-PCB, Left) 또는 제2 소스 구동부(S-PCB, Right)와 연결될 수 있다. 구체적으로, 스위칭 소자는 제1 소스 구동부(S-PCB, Left)와 연결되는 동안 제1 소스 구동부(S-PCB, Left)로 스타트 펄스(VSP)를 공급하고, 제2 소스 구동부(S-PCB, Right)와 연결되는 동안 제2 소스 구동부(S-PCB, Right)로 스타트 펄스(VSP)를 공급할 수 있다. 또한, 제1 소스 구동부(S-PCB, Left)는 제1 게이트 구동부(G-IC, Left)로 스타트 펄스(VSP)를 전달하고, 제2 소스 구동부(S-PCB, Right)는 제2 게이트 구동부(G-IC, Right)로 스타트 펄스(VSP)를 전달할 수 있다.
즉, 스위칭 소자의 동작에 의해 제1 게이트 구동부(G-IC, Left)로 전달되는 스타트 신호(VSP)의 인가 시점과 제2 게이트 구동부(G-IC, Right)로 전달되는 스타트 신호(VSP)의 인가 시점을 다르게 설정할 수 있다.
본 실시 예에서는, 제1 게이트 구동부(G-IC, Left)로 스타트 신호(VSP)를 인가한 이후에 제2 게이트 구동부(G-IC, Right)로 스타트 신호(VSP)를 인가할 수 있다. 이에 따라, 제1 게이트 구동부(G-IC, Left)에서 제1 스캔 신호(SCAN_L)가 출력된 이후에 제2 게이트 구동부(G-IC, Right)에서 제2 스캔 신호(SCAN_R)가 출력될 수 있다. 따라서, 표시 패널(50)에 제1 스캔 신호(SCAN_L) 및 제2 스캔 신호(SCAN_R)가 동시에 인가되지 않도록 함으로써, 도 9에 표시된 표시 장치(1)의 중앙부에서의 영상 품질을 개선할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 표시 장치
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시 패널

Claims (17)

  1. 표시 영역 및 비표시 영역을 포함하는 표시 패널;
    상기 표시 패널의 좌측 비표시 영역에 배치되고, 상기 표시 패널의 좌측 게이트 라인으로 제1 스캔 신호를 공급하는 제1 게이트 구동부;
    상기 제1 게이트 구동부로 제1 제어 신호를 전달하는 제1 소스 구동부;
    상기 표시 패널의 우측 비표시 영역에 배치되고, 상기 표시 패널의 우측 게이트 라인으로 제2 스캔 신호를 공급하는 제2 게이트 구동부;
    상기 제2 게이트 구동부로 제2 제어 신호를 전달하는 제2 소스 구동부; 및
    상기 제1 및 제2 제어 신호를 공급하는 타이밍 제어부를 포함하고,
    상기 제1 게이트 구동부는 상기 제1 제어 신호에 따라 상기 제1 스캔 신호를 공급하고, 상기 제2 게이트 구동부는 상기 제2 제어 신호에 따라 상기 제2 스캔 신호를 공급하며, 상기 제1 스캔 신호의 공급 시점과 상기 제2 스캔 신호의 공급 시점이 상이한, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고,
    상기 제1 출력 소거 신호의 하강 시점은 상기 제2 출력 소거 신호의 하강 시점과 상이한, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고,
    상기 제1 출력 소거 신호의 상승 시점은 상기 제2 출력 소거 신호의 상승 시점과 동일하되, 상기 제1 출력 소거 신호의 레벨 하이 구간은 상기 제2 출력 소거 신호의 레벨 하이 구간과 상이한, 표시 장치.
  4. 제1항에 있어서,
    상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고,
    상기 제1 소스 구동부가 상기 제1 게이트 구동부로 상기 제1 출력 소거 신호를 인가하는 시점은 상기 제2 소스 구동부가 상기 제2 게이트 구동부로 상기 제2 출력 소거 신호를 인가하는 시점과 상이한, 표시 장치.
  5. 제4항에 있어서,
    상기 제1 소스 구동부는 상기 제1 출력 소거 신호의 입출력을 제어하는 제1 버퍼를 포함하고, 상기 제2 소스 구동부는 상기 제2 출력 소거 신호의 입출력을 제어하는 제2 버퍼를 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1 제어 신호는 제1 스타트 펄스를 포함하고, 상기 제2 제어 신호는 제2 스타트 펄스를 포함하고,
    상기 제1 소스 구동부가 상기 제1 게이트 구동부로 상기 제1 스타트 펄스를 인가하는 시점은 상기 제2 소스 구동부가 상기 제2 게이트 구동부로 상기 제2 스타트 펄스를 인가하는 시점과 상이한, 표시 장치.
  7. 제6항에 있어서,
    상기 제1 소스 구동부는 상기 제1 스타트 펄스의 입출력을 제어하는 제1 버퍼를 포함하고, 상기 제2 소스 구동부는 상기 제2 스타트 펄스의 입출력을 제어하는 제2 버퍼를 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 타이밍 제어부와 연결된 스위칭 소자를 더 포함하고,
    상기 스위칭 소자의 입력단은 상기 타이밍 제어부와 연결되고, 상기 스위칭 소자의 출력단은 상기 제1 소스 구동부 및 상기 제2 소스 구동부 중 어느 하나와 스위칭되는, 표시 장치.
  9. 제8항에 있어서,
    상기 스위칭 소자는 기설정된 시간 동안 상기 제1 소스 구동부와 연결된 후 상기 제2 소스 구동부와 연결되는, 표시 장치.
  10. 제1 소스 구동부로 제1 제어 신호를 공급하는 단계;
    상기 제1 제어 신호를 표시 패널의 좌측 비표시 영역에 배치된 제1 게이트 구동부로 공급하는 단계;
    상기 제1 제어 신호에 따라, 상기 표시 패널의 좌측에 배치된 게이트 라인으로 제1 스캔 신호를 공급하는 단계;
    제2 소스 구동부로 제2 제어 신호를 공급하는 단계;
    상기 제2 제어 신호를 상기 표시 패널의 우측 비표시 영역에 배치된 제2 게이트 구동부로 공급하는 단계; 및
    상기 제2 제어 신호에 따라, 상기 표시 패널의 우측에 배치된 게이트 라인으로 제2 스캔 신호를 공급하는 단계를 포함하고,
    상기 제1 스캔 신호의 공급 시점과 상기 제2 스캔 신호의 공급 시점이 상이한, 표시 장치의 구동 방법.
  11. 제10항에 있어서,
    상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고,
    상기 제1 출력 소거 신호의 하강 시점은 상기 제2 출력 소거 신호의 하강 시점과 상이한, 표시 장치의 구동 방법.
  12. 제10항에 있어서,
    상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고,
    상기 제1 출력 소거 신호의 상승 시점은 상기 제2 출력 소거의 상승 시점과 동일하되, 상기 제1 출력 소거 신호의 레벨 하이 구간은 상기 제2 출력 소거 신호의 레벨 하이 구간과 상이한, 표시 장치의 구동 방법.
  13. 제10항에 있어서,
    상기 제1 제어 신호는 제1 출력 소거 신호를 포함하고, 상기 제2 제어 신호는 제2 출력 소거 신호를 포함하고,
    상기 제1 게이트 구동부로 상기 제1 출력 소거 신호를 인가하는 시점은 상기 제2 게이트 구동부로 상기 제2 출력 소거 신호를 인가하는 시점과 상이한, 표시 장치의 구동 방법.
  14. 제13항에 있어서,
    상기 제1 출력 소거 신호는 상기 제1 소스 구동부에 포함된 제1 버퍼에 의해 입출력이 제어되고, 상기 제2 출력 소거 신호는 상기 제2 소스 구동부에 포함된 제2 버퍼에 의해 입출력이 제어되는, 표시 장치의 구동 방법.
  15. 제10항에 있어서,
    상기 제1 제어 신호는 제1 스타트 펄스를 포함하고, 상기 제2 제어 신호는 제2 스타트 펄스를 포함하고,
    상기 제1 게이트 구동부로 상기 제1 스타트 펄스를 인가하는 시점은 상기 제2 게이트 구동부로 상기 제2 스타트 펄스를 인가하는 시점과 상이한, 표시 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 제1 스타트 펄스는 상기 제1 소스 구동부에 포함된 제1 버퍼에 의해 입출력이 제어되고, 상기 제2 스타트 펄스는 상기 제2 소스 구동부에 포함된 제2 버퍼에 의해 입출력이 제어되는, 표시 장치의 구동 방법.
  17. 제10항에 있어서,
    상기 제1 제어 신호는 스위칭 소자가 상기 제1 소스 구동부와 연결되는 동안 상기 제1 소스 구동부로 공급되고, 상기 제2 제어 신호는 상기 스위칭 소자가 상기 제2 소스 구동부와 연결되는 동안 상기 제2 소스 구동부로 공급되며, 상기 스위칭 소자는 기설정된 시간 동안 상기 제1 소스 구동부와 연결된 후 상기 제2 소스 구동부와 연결되는, 표시 장치의 구동 방법.
KR1020200189619A 2020-12-31 2020-12-31 표시 장치 및 그 구동 방법 KR20220096826A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200189619A KR20220096826A (ko) 2020-12-31 2020-12-31 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200189619A KR20220096826A (ko) 2020-12-31 2020-12-31 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20220096826A true KR20220096826A (ko) 2022-07-07

Family

ID=82399000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200189619A KR20220096826A (ko) 2020-12-31 2020-12-31 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR20220096826A (ko)

Similar Documents

Publication Publication Date Title
CN103077662B (zh) 有机发光显示设备
US7936324B2 (en) Liquid crystal display device and driving method thereof
JP2019074764A (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
KR20190055304A (ko) 표시 장치
KR20190077689A (ko) 유기 발광 다이오드 디스플레이 장치
KR20170074618A (ko) 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치
KR100536222B1 (ko) 액정 표시 장치 및 이의 구동방법
US20140062985A1 (en) Driving device of display device
JP7262562B2 (ja) 表示装置及び補償方法
JP5552954B2 (ja) 電気光学装置および電子機器
KR20230055197A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
EP3910620A2 (en) Display device and compensation method
KR20230102885A (ko) 발광표시장치 및 이의 구동방법
KR20220096826A (ko) 표시 장치 및 그 구동 방법
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR102410630B1 (ko) Oled 표시 장치
KR102604728B1 (ko) 표시 장치
KR20160023977A (ko) 액정 표시 장치
US11450269B2 (en) Display device and compensation method
KR20210086043A (ko) 표시 장치 및 보상을 위한 센싱 방법
KR20210086061A (ko) 표시 장치 및 보상 방법
KR20220028301A (ko) 디스플레이 장치
KR101953173B1 (ko) 유기전계 발광소자
CN116416891A (zh) 显示设备及其驱动方法

Legal Events

Date Code Title Description
A201 Request for examination