KR102604728B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102604728B1
KR102604728B1 KR1020190179732A KR20190179732A KR102604728B1 KR 102604728 B1 KR102604728 B1 KR 102604728B1 KR 1020190179732 A KR1020190179732 A KR 1020190179732A KR 20190179732 A KR20190179732 A KR 20190179732A KR 102604728 B1 KR102604728 B1 KR 102604728B1
Authority
KR
South Korea
Prior art keywords
evss
voltage
display device
wires
data
Prior art date
Application number
KR1020190179732A
Other languages
English (en)
Other versions
KR20210086055A (ko
Inventor
안성현
홍무경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190179732A priority Critical patent/KR102604728B1/ko
Publication of KR20210086055A publication Critical patent/KR20210086055A/ko
Application granted granted Critical
Publication of KR102604728B1 publication Critical patent/KR102604728B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명은 표시장치에 관한 것으로서, 구체적으로는, 서브 픽셀을 센싱하기 위한 데이터 전압을 가변시키는 표시 장치에 관한 것이다. 본 발명에 따른 표시 장치는, 복수개의 서브 픽셀들을 포함하는 복수개의 픽셀들을 포함하는 표시 패널; 복수개의 데이터 라인을 통해 상기 표시 패널과 연결되는 데이터 구동부; 복수개의 게이트 라인을 통해 상기 표시 패널과 연결되는 게이트 구동부; 상기 표시 패널의 길이 방향으로 배치되는 EVDD 배선 및 EVSS 배선; 및 외부의 입력 전압으로부터 상기 EVDD 배선 및 상기 EVSS 배선으로 전압을 제공하는 전원 공급부;를 포함하고, 상기 복수개의 서브 픽셀들 중 서브 픽셀에 연결된 데이터 라인 및 EVDD 배선 사이의 거리는 상기 데이터 라인 및 EVSS 배선 사이의 거리보다 먼 것을 특징으로 할 수 있다.

Description

표시 장치 {Display Device}
본 발명은 표시장치에 관한 것으로서, 구체적으로는, 서브 픽셀을 센싱하기 위한 데이터 전압을 가변시키는 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 다양한 형태의 표시 장치가 개발되고 있다. 최근에는 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 발광 표시 장치(Organic Light Emitting Display; OLED)와 같은 여러 가지 표시 장치가 활용되고 있다.
유기 발광 표시 장치를 구성하는 유기 발광 소자는 자체 발광형으로서, 별도의 광원을 필요로 하지 않으므로 표시 장치의 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다. 이와 같은 유기 발광 표시장치는 그 내부에 포함된 트랜지스터의 특성이나 유기 발광 소자의 열화에 따라 표시 품질에서 열화가 발생할 수 있어, 이러한 특성 내지는 열화를 보상할 필요가 있다.
한편, 표시장치의 데이터 라인은 고전위 구동전압 라인 및 저전위 구동전압 라인과 가깝게 위치하므로 서로 쇼트가 발생하는 문제가 있다.
본 발명은 위와 같은 문제를 해결하기 위한 것으로서, 데이터 라인이 저전위 구동전압 라인과 쇼트가 발생해도 보상을 위한 센싱을 가능하게 하는 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따르면, 복수개의 서브 픽셀들을 포함하는 복수개의 픽셀들을 포함하는 표시 패널; 상기 표시 패널에 배치된 복수개의 데이터 라인으로 데이터 전압을 인가하는 데이터 구동부; 상기 표시 패널에 배치된 복수개의 게이트 라인으로 게이트 전압을 인가하는 게이트 구동부; 상기 데이터 라인과 동일한 방향으로 연장되어 배치되는 EVDD 배선 및 EVSS 배선; 외부의 입력 전압으로부터 상기 EVDD 배선 및 상기 EVSS 배선으로 전압을 제공하는 전원 공급부;를 포함하고, 상기 복수개의 데이터 라인들 중 제 1 데이터 라인과 상기 EVDD 배선 사이의 거리는 상기 제 1 데이터 라인과 상기 EVSS 배선 사이의 거리보다 먼 표시 장치가 제공된다.
상기 복수개의 픽셀들 중 픽셀은 2개의 상기 EVSS 배선 사이에 위치하고, 상기 픽셀 및 상기 2개의 EVSS 배선은 2개의 상기 EVDD 배선 사이에 위치할 수 있다.
상기 복수개의 픽셀들 중 픽셀에 연결된 2개의 상기 EVDD 배선 사이의 거리는 상기 픽셀에 연결된 2개의 상기 EVSS 배선 사이의 거리보다 더 먼 것을 특징으로 할 수 있다.
상기 복수개의 픽셀들 중 인접하는 2개의 픽셀 사이에는 2개의 상기 EVSS 배선 및 2개의 상기 EVDD 배선이 위치하고, 상기 2개의 EVDD 배선은 상기 2개의 EVSS 배선 사이에 위치할 수 있다.
상기 복수개의 픽셀들 중 인접하는 2개의 픽셀 사이에는 2개의 상기 EVSS 배선 및 2개의 상기 EVDD 배선이 위치하고, 상기 2개의 EVSS 배선 사이의 거리는 상기 2개의 EVDD 배선 사이의 거리보다 먼 것을 특징으로 할 수 있다.
상기 전원 공급부는 상기 표시 장치의 센싱 동작시, 상기 EVSS 배선의 전압을 변경시킬 수 있다.
상기 전원 공급부는 상기 EVSS 배선의 전압 레벨을 상기 데이터 라인의 전압 레벨이 되도록 변경시킬 수 있다.
상기 센싱 동작은 상기 표시 장치의 구동 중 센싱 동작을 포함하고, 상기 전원 공급부는 프레임 및 프레임 사이의 블랭크 구간에서 상기 EVSS 배선의 전압 레벨을 상기 데이터 라인의 전압 레벨이 되도록 변경시킬 수 있다.
상기 센싱 동작은 상기 표시 장치의 파워 온 후 초기 구동시의 센싱 동작을 포함하고, 상기 전원 공급부는 상기 센싱 동작시 상기 EVSS 배선의 전압 레벨을 상기 데이터 라인의 전압 레벨이 되도록 변경시킬 수 있다.
상기 센싱 동작은 상기 표시 장치의 파워 오프 후 센싱 동작을 포함하고, 상기 전원 공급부는 상기 센싱 동작시 상기 EVSS 배선의 전압 레벨을 상기 데이터 전압의 전압 레벨이 되도록 변경시킬 수 있다.
본 발명에 따르면, 표시 장치의 서브 픽셀의 보상을 위한 센싱의 정확도를 높일 수 있다.
본 발명에 따르면, 데이터 라인과 저전위 구동 전압 라인이 쇼트가 발생해도 보상을 위한 센싱을 수행할 수 있다.
본 발명에 따르면, 표시 패널의 영상 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타낸 블록도이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 픽셀의 구조를 설명하기 위한 도면이다.
도 4a 내지 도 4d는 표시장치의 초기 구동시 모빌리티 특성의 보상을 설명하기 위한 도면이다.
도 5a 내지 도 5e는 표시 장치의 구동 동안 모빌리티 특성의 보상을 설명하기 위한 도면이다.
도 6a 내지 도 6d는 표시 장치의 파워오프 후 문턱전압 특성의 보상을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따른 표시 패널의 내부 구조도이다.
도 8은 본 발명의 실시예에 따른 표시 패널의 내부 구조도이다.
도 9는 본 발명에 따른 EVSS 배선의 전압 레벨의 변경을 설명하기 위한 도면이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 표시장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시패널(50)을 포함한다.
타이밍 제어부(10)는 외부로부터 영상신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다.
타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 출력할 수 있다.
게이트 구동부(20)는 복수의 게이트 라인들(GL1 내지 GLn)을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 게이트 라인들(GL1 내지 GLn)을 통해 픽셀(PX)들에 제공할 수 있다.
데이터 구동부(30)는 복수의 데이터 라인들(DL1 내지 DLn)을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1 내지 DLn)을 통해 픽셀(PX)들에 출력할 수 있다.
전원 공급부(40)는 복수의 전원 라인(PL1, PL2)들을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)으로 공급되는 구동 전압을 생성할 수 잇다. 구동 전압은 예를 들어, 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)를 대응되는 전원 라인(PL1, PL2)를 통해 픽셀(PX)들에 제공할 수 있다.
표시 패널(50)에는 복수의 픽셀(PX)들이 배치된다. 픽셀(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다.
각각의 픽셀(PX)은 대응되는 게이트 라인 및 데이터 라인에 전기적으로 연결될 수 있다. 이러한 픽셀(PX)들은 게이트 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLn)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다.
각각의 픽셀(PX)은 제 1 내지 제 3 색 중 어느 하나의 색을 표시할 수 있다. 예를 들어, 각각의 픽셀(PX)은 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다. 다른 예를 들어, 각각의 픽셀(PX)은 시안, 마젠타 및 옐로우 중 어느 하나의 색을 표시할 수도 있다. 다른 예를 들어, 픽셀(PX)들은 4개 이상의 색들 중 어느 하나의 색을 표시하도록 구성될 수 있다. 예를 들어, 각각의 픽셀(PX)은 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수 있다.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit: IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수도 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적 회로로 구성될 수 있다.
또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구현될 수도 이따. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel: GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.
도 2는 본 발명에 따른 표시 장치를 나타내는 도면이다.
도 2를 참조하면, 직사각형 형태의 표시 패널(50)이 나타나고, 표시 패널(50)은 내부에 행과 열의 형태로 배열되는 복수개의 픽셀(PX)들을 포함한다. 복수개의 픽셀(PX)들은 예를 들어, 4개의 서브 픽셀들을 포함하고, 4개의 서브 픽셀들 각각은 레드 서브 픽셀, 화이트 서브 픽셀, 그린 서브 픽셀, 블루 서브 픽셀일 수 있다.
또한, 표시 장치(1)는 게이트 구동 IC(G-IC)(20)을 포함한다. 표시 패널(50)은 게이트 구동 IC(20)가 내부에 배치된 게이트 인 패널(GIP) 방식으로 구현될 수 있다. 게이트 구동 IC(20)는 표시 패널(50)의 좌측, 우측 또는 좌우측에 부착될 수 있다.
또한, 표시 장치(1)는 데이터 구동 IC(S-IC: 소스 구동 IC)(30)를 포함한다. 소스 구동 IC(30) 표시 패널(50)의 하단에 부착될 수 있고 표시 패널(50)의 가로 방향으로 복수개가 부착될 수 있다. 이와 같은 소스 구동 IC(30)는 플렉서블 PCB(FPCB) 내에 배치되는 COF(Chip on Film) 방식, 표시 패널(50)을 구성하는 글래스 기판 상에 배치되는 COG(Chip on Glass) 방식 등으로 구현될 수 있다. 예를 들어, 도 2에 도시된 실시예에서, 소스 구동 IC(30)는 COF 방식으로 구현되며 FPCB는 패드 연결을 통해 표시 패널(50)과 소스 PCB(S-PCB)를 연결시킨다. 소스 구동 IC(30)은 제어 PCB(C-PCB)로부터 표시 패널(50)로 제공되는 전압(소스 IC 구동 전압, EVDD, EVSS, VREF 등)을 전달할 수 있다.
소스 PCB(S-PCB)는 표시 패널(50)의 하단부로부터 FPCB를 통해 표시 패널(50)과 연결되며 FPC(Flexible Plat Cable) 연결을 통해 제어 PCB(C-PCB)와 연결될 수 있다. 이러한 소스 PCB(S-PCB)는 소스 구동 IC(30)와 직접적으로 연결되며 게이트 신호를 게이트 구동 IC(10)으로 전달한다. 또한, 소스 PCB(S-PCB)는 제어 PCB(C-PCB)로부터 전원(ELVDD, ELVSS, VGH, VHL, VREF 등)을 수신해 표시 패널(50)으로 전달한다. 또한, 소스 PCB(S-PCB) 최좌측 또는 최우측 소스 구동 IC(30)를 통해 제어 PCB(C-PCB) 및 게이트 구동 IC(20) 사이의 연결을 제공한다. 예를 들어, 게이트 구동 IC 구동 전압, 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등이 소스 PCB(S-PCB)를 통해 제어 PCB(C-PCB)로부터 게이트 구동 IC(30)으로 전달된다.
제어 PCB(C-PCB)는 표시 패널(50)의 하단에 배치되며 소스 PCB(S-PCB)와 케이블(FPC)을 통해 연결된다. 이러한 제어 PCB(C-PCB)는 타이밍 제어부(TCON)(10), 전원 공급부(40) 및 메모리를 포함할 수 있다. 타이밍 제어부(10) 및 전원 공급부(40)에 대한 설명은 도 1을 참조한 설명과 동일하다. 또한, 출력되는 출력 영상 데이터의 매 프레임에 대한 알고리즘을 연산하고, 보상 데이터를 저장하며, 알고리즘 연산에 필요한 각종 파라미터 또는 튜닝을 위한 각종 파라미터를 저장하는 영역이 필요하며 따라서, 휘발성 메모리 및/또는 비휘발성 메모리가 제어 PCB(C-PCB)에 배치될 수 있다.
도 3은 본 발명의 실시예에 따른 픽셀의 구조를 설명하기 위한 도면이다.
도 3을 참조하면 하나의 픽셀은 4개의 서브 픽셀(R,W,G,B)를 포함하며, 각각의 서브 픽셀은 게이트 구동 IC(G-IC)와 스캔 라인(SCAN) 및 센싱 라인(SENSE)으로 연결되고, 소스 구동 IC(S-IC)와 레퍼런스 라인(Reference)을 통해 연결된다. 또한, 각각의 서브 픽셀은 DAC(Digital Analog Converter)를 통해 소스 구동 IC(S-IC)로부터 데이터 전압(VDATA)를 입력 받는다. 또한, 각각의 서브 픽셀에서 출력되는 센싱 전압(VSEN)은 ADC(Analog Digital Converter)를 통해 소스 구동 IC(S-IC)로 제공된다. 또한, 각각의 서브 픽셀은 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)과 연결된다.
각각의 서브 픽셀은 스캔 TFT(S-TFT), 구동 TFT(D-TFT) 및 센싱 TFT(SS-TFT)를 포함한다. 또한, 각각의 서브 픽셀은 스토리지 캐패시터(CST) 및 발광 소자(OLED)를 포함한다.
스캔 트랜지스터(S-TFT)의 제 1 전극(예를 들어, 소스 전극)은 데이터 라인(DATA, DL)과 연결되며, 데이터 전압(VDATA)는 소스 구동 IC(S-IC)로부터 출력되어 DAC를 거쳐 데이터 라인에 인가된다. 스캔 트랜지스터(S-TFT)의 제 2 전극(예를 들어, 드레인 전극)은 스토리지 캐패시터(CST)의 일단과 연결되며 구동 TFT(D-TFT)의 게이트 전극과 연결된다. 스캔 트랜지스터(S-TFT)의 게이트 전극은 스캔 라인(또는 게이트 라인(GL))과 연결된다. 즉, 스캔 트랜지스터(S-TFT)는 스캔 라인(SCAN)을 통해 게이트 온 레벨의 게이트 신호가 인가될 때 턴온되어, 데이터 라인(DATA)을 통해 인가되는 데이터 신호를 스토리지 캐패시터(CST)의 일단으로 전달한다.
스토리지 캐패시터(CST)의 일단은 스캔 TFT(S-TFT)의 제 3 전극(예를 들어, 드레인 전극)과 연결된다. 스토리지 캐패시터(CST)의 타단은 고전위 구동 전압(ELVDD)를 제공받도록 구성된다. 스토리지 캐패시터(CST)는 일단에 인가되는 전압과 타단에 인가되는 고전위 구동 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다. 또한, 스토리지 캐패시터(CST)는 일단에 인가되는 전압과 스위치(SPRE) 및 센싱 TFT(SS-TFT)를 통해 타단에 인가되는 레퍼런스 전압(VREF) 사이의 차이에 대응하는 전압을 충전할 수도 있다.
구동 트랜지스터(D-TFT)의 제 1 전극(예를 들어, 소스 전극)은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제 2 전극(예를 들어, 드레인 전극)은 발광소자(OLED)의 제 1 전극(예를 들어, 애노드 전극)에 연결된다. 구동 트랜지스터(D-TFT)의 제 3 전극(예를 들어, 게이트 전극)은 스토리지 캐패시터(CST)의 일단에 연결된다. 구동 트랜지스터(D-TFT)는 게이트 온 레벨의 전압이 인가될 때 턴온되고, 게이트 전극에 제공되는 전압에 대응하여 발광소자(OLED)를 흐르는 구동 전류의 양을 제어할 수 있다. 즉, 구동 TFT(D-TFT) Vgs의 전압 차이(또는 스토리지 캐패시터(CST)의 저장 전압) 차이에 의해 전류가 결정되어 발광 소자(OLED)에 인가된다.
센싱 TFT(SS-TFT)의 제 1 전극(예를 들어, 소스 전극)은 레퍼런스 라인(REFERENCE)에 연결되고, 제 2 전극(예를 들어, 드레인 전극)은 스토리지 캐패시터(CST)의 타단에 연결되며, 제 3 전극(예를 들어, 게이트 전극)은 센싱 라인(SENSE)에 연결된다. 즉, 센싱 TFT(SS-TFT)는 게이트 구동 IC(G-IC)로부터 출력되는 센싱 신호(SENSE)에 의해 턴온되어, 레퍼런스 전압(VREF)를 스토리지 캐패시터(CST)의 타단에 인가한다. 만약, 스위치(SPRE)가 및 스위치(SAM)가 모두 턴오프되고, 센싱 TFT(SS-TFT)가 턴온되면 스토리지 캐패시터(CST)의 저장 전압을 레퍼런스 라인의 캐패시터에 전달하고, 레퍼런스 라인의 캐패시터에는 센싱 전압(VSEN)이 저장된다.
만약, 스위치(SPRE)가 턴오프되고 스위치(SAM)이 턴온되는 경우 레퍼런스 라인 캐패시터에 저장된 전압(VSEN)은 ADC를 통해 소스 구동 IC(S-IC)로 출력된다. 이러한 출력 전압은 곧 해당 서브 픽셀의 열화를 센싱 및 샘플링하기 위한 전압으로 이용된다. 즉, 해당하는 서브 픽셀을 보상하기 위한 전압을 센싱 및 샘플링할 수 있게 된다. 구체적으로, 구동 TFT(D-TFT)의 특성은 모빌리티 및 문턱전압의 2가지로 구분되며, 보상은 이러한 구동 TFT(D-TFT)의 모빌리티 및 문턱 전압을 센싱함으로써 구현될 수 있다. 또한, 해당 서브 픽셀이 특성은 발광 소자(OLED)의 열화에 의해서도 결정될 수 있으며, 이러한 발광 소자(OLED)의 열화 정도를 센싱하여 보상할 필요도 있다. 이하에서는 보상의 종류 별로 각각의 구동 방식을 설명하기로 한다.
한편, 발광 소자(OLED)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(OLED)는 레드, 화이트, 그린 및 블루 중 어느 하나의 색에 대응하는 광을 출력할 수 있다. 발광 소자(OLED)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 이하에서는, 발광 소자(LD)가 유기 발광 다이오드로 구성되는 실시 예를 참조하여 본 발명의 기술적 사상을 설명한다.
도 3에서는 스위칭 트랜지스터(S-TFT), 구동 트랜지스터(D-TFT) 및 센싱 트랜지스터(SS-TFT)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 픽셀(PX)을 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
또한, 도 3을 참조한 설명에서는 4개의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유하는 것으로 도시하였다. 하지만, 이에 한정되는 것이 아니라 다른 개수의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유할 수도 있으며, 각각의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)에 연결될 수도 있다. 본 명세서에서는 설명의 편의를 위해 도 3에 도시된 바와 같이, 4개의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유하는 것으로 설명하며 이는 예시적인 것임이 이해되어야 할 것이다.
도 4a 내지 도 4d는 표시장치의 초기 구동시 모빌리티 특성의 보상을 설명하기 위한 도면이다. 즉, 본 설명에서의 보상은 표시장치가 파워온되고 영상 데이터가 출력되기 이전의 짧은 시간 동안에 이루어지는 보상이다. 또한, 본 설명에서의 보상은 구동 TFT의 모빌리티 특성을 센싱하여 그 편차를 보정하기 위한 보상에 해당한다.
도 4a를 참조하면, 초기화 구간에서 스위치(SPRE)가 턴온된다. 따라서, 레퍼런스 라인의 캐패시터에 저장되는 센싱 전압(VSEN)은 레퍼런스 전압(VREF)과 동일하다.
도 4b를 참조하면, 프로그래밍 구간에서 스캔 TFT(S-TFT)가 턴온된다. 또한, 데이터 전압(VDATA)은 하이 전압이다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 충전된다. 또한, 프로그래밍 구간에서 센싱 TFT(SS-TFT)가 턴온되고, 스위치(VREF)가 턴온된다. 따라서, 스토리지 캐패시터(CST)의 타단에는 레퍼런스 전압(VREF)에 해당하는 전하가 충전된다. 즉, 스토리지 캐패시터(CST)의 양단 전압은 데이터 전압(VDATA) 및 레퍼런스 전압(VREF)의 차이에 해당한다. 한편, 스위치(SPRE)는 턴온이 유지되므로 센싱 전압(VSEN)은 레퍼런스 전압(VREF)으로 유지된다.
도 4c를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴오프되며, 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 구동 TFT(D-TFT)는 일정한 크기를 갖는 정전류원(Current Source)처럼 동작하게 되며, 전류는 센싱 TFT(SS-TFT)를 통해 레퍼런스 캐패시터로 인가된다. 따라서, 센싱 전압(VSEN)은 시간 대비 전압 상승량이 일정한 형태로 상승하게 된다.
도 4d를 참조하면, 샘플링 구간에서 센싱 TFT(SS-TFT)는 턴오프되고, 스위치(SAM)이 턴온된다. 따라서, 센싱 전압(VSEN)은 레퍼런스 라인(REFERENCE) 라인을 통해 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다. 센싱 전압(VSEN)을 인가 받은 소스 구동 IC(S-IC)는 해당하는 구동 TFT의 모빌리티 특성을 계산할 수 있게 된다.
도 5a 내지 도 5e는 표시 장치의 구동 동안 모빌리티 특성의 보상을 설명하기 위한 도면이다. 즉, 본 설명에서의 보상은 표시 장치가 파워온되어 영상 데이터가 출력되는 도중에 이루어지는 보상이다. 또한, 본 설명에서의 보상은 구동 TFT의 모빌리티 특성을 센싱하여 그 편차를 보정하기 위한 보상에 해당한다.
이와 같은 표시 장치의 구동 동안의 모빌리티 특성 센싱은 어느 프레임과 다음 프레임 사이의 블랭크 기간에 수행될 수 있다. 또한, 4개의 서브 픽셀들이 하나의 레퍼런스 라인을 공유하므로 4개의 서브 픽셀들에 대한 센싱은 동시에 수행되지 않는 것이 바람직하다. 또한, 어느 블랭크 기간 동안 어느 게이트 라인에 연결된 서브 픽셀들 중 하나의 컬러를 갖는 서브 픽셀들을 센싱하고, 다음 블랭크 기간 동안 그 게이트 라인에 연결된 서브 픽셀들 중 다른 컬러를 갖는 서브 픽셀들을 센싱하는 것이 바람직하다. 이는 블랭크 기간이 짧기 때문에 게이트 라인에 연결된 모든 서브 픽셀들을 센싱하지 못할 수 있기 때문이다.
도 5a를 참조하면, 초기화 구간에서 스위치(SPRE)가 턴온된다. 따라서, 레퍼런스 라인의 캐패시터에 저장되는 센싱 전압(VSEN)은 레퍼런스 전압(VREF)와 동일하다.
도 5b를 참조하면, 프로그래밍 구간에서 스캔 TFT(S-TFT)가 턴온된다. 또한, 데이터 전압(VDATA)은 하이 전압이다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 충전된다. 또한, 프로그래밍 구간에서 센싱 TFT(SS-TFT)가 턴온되고, 스위치(VREF)가 턴온된다. 따라서, 스토리지 캐패시터(CST)의 타단에는 레퍼런스 전압(VREF)에 해당하는 전하가 충전된다. 즉, 스토리지 캐패시터(CST)의 양단 전압은 데이터 전압(VDATA) 및 레퍼런스 전압(VREF)의 차이에 해당한다. 한편, 스위치(SPRE)는 턴온이 유지되므로 센싱 전압(VSEN)은 레퍼런스 전압(VREF)으로 유지된다.
도 5c를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴오프되며, 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 구동 TFT(D-TFT)는 일정한 크기를 갖는 정전류원(Current Source)처럼 동작하게 되며, 전류는 센싱 TFT(SS-TFT)를 통해 레퍼런스 캐패시터로 인가된다. 따라서, 센싱 전압(VSEN)은 시간 대비 전압 상승량이 일정한 형태로 상승하게 된다.
도 5d를 참조하면, 샘플링 구간에서 센싱 TFT(SS-TFT)는 턴오프되고, 스위치(SAM)이 턴온된다. 따라서, 센싱 전압(VSEN)은 레퍼런스 라인(REFERENCE) 라인을 통해 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다. 센싱 전압(VSEN)을 인가 받은 소스 구동 IC(S-IC)는 해당하는 구동 TFT의 모빌리티 특성을 계산할 수 있게 된다.
한편, 도 5e를 참조하면, 샘플링 구간 이후의 데이터 삽입 구간에서 스캔 TFT(S-TFT)가 턴온되고 데이터 전압(VDATA)는 하이 전압이다. 즉, 실시간 보상이므로 프레임과 프레임 사이의 블랭크 기간 동안 도 5a 내지 도 5d의 과정이 수행되는데, 기존의 데이터 전압이 충전되어 있는 다른 데이터 라인과 휘도의 편차가 발생하게 된다. 이러한 휘도 편차를 보정하기 위해서 샘플링 구간 이후에 이전 프레임의 데이터를 복원하는 것이다.
도 6a 내지 도 6d는 표시 장치의 파워오프 후 문턱전압 특성의 보상을 설명하기 위한 도면이다. 즉, 본 설명에서의 보상은 표시 장치가 파워 오프되어 영상 데이터가 출력되지 않는 도중에 이루어지는 보상이다. 또한, 본 설명에서의 보상은 구동 TFT의 문턱 전압 특성을 센싱하여 그 편차를 보정하기 위한 보상에 해당한다.
이와 같은 표시 장치의 파워오프 후 문턱전압 특성 센싱은 사용자가 표시 장치의 파워 오프를 하였음에도 불구하고, 표시장치의 파워는 오프되지 않고 블랙 화면을 표시한 상태에서 수행될 수 있다. 4개의 서브 픽셀들이 하나의 레퍼런스 라인을 공유하므로 4개의 서브 픽셀들에 대한 센싱은 동시에 수행되지 않는 것이 바람직하다. 따라서, 어느 게이트 라인에 연결된 서브 픽셀들 중 하나의 컬러를 갖는 서브 픽셀들을 센싱하고, 이어서 다른 컬러를 갖는 서브 픽셀들을 센싱하는 하며 해당 게이트 라인의 모든 서브 픽셀들을 센싱한 후 다음 게이트 라인에 대한 센싱을 수행하는 것이 바람직하다. 이는, 실시간 센싱과 달리 시간의 제약에서 자유롭기 때문이다.
도 6a를 참조하면, 초기화 구간에서 스위치(SPRE)가 턴온된다. 따라서, 레퍼런스 라인의 캐패시터에 저장되는 센싱 전압(VSEN)은 레퍼런스 전압(VREF)과 동일하다.
도 6b를 참조하면, 프로그래밍 구간에서 스캔 TFT(S-TFT)가 턴온된다. 또한, 데이터 전압(VDATA)은 하이 전압이다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 충전된다. 또한, 스토리지 캐패시터(CST)의 타단은 플로팅되어 있으므로, 캐패시터 특성에 의해 스토리지 캐패시터(CST)의 타단 전압은 스토리지 캐패시터(CST)의 일단의 전압이 상승하는 것과 동일한 비율로 상승한다.
도 6c를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴온이 유지되고 데이더 전압(VDATA)은 하이가 유지된다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 계속 충전된다. 센싱 구간에서 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 스토리지 캐패시터(CST)의 타단 전압이 상승하는 것과 동일하게 센싱 전압(VSEN)이 상승하게 된다.
도 6d를 참조하면, 샘플링 구간에서 센싱 TFT(SS-TFT)는 턴오프되고, 스위치(SAM)이 턴온된다. 따라서, 센싱 전압(VSEN)은 레퍼런스 라인(REFERENCE) 라인을 통해 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다. 센싱 전압(VSEN)을 인가 받은 소스 구동 IC(S-IC)는 해당하는 구동 TFT의 문턱전압 특성을 계산할 수 있게 된다.
도 7은 본 발명의 실시예에 따른 표시 패널의 내부 구조도이다.
도 7을 참조하면, 하나의 픽셀은 4개의 서브 픽셀(R,W,G,B)를 포함하며, 각각의 서브 픽셀은 게이트 구동부와 스캔 라인(SCAN)(게이트 라인) 및 센싱 라인(SENSE)으로 연결되고, 데이터 구동부와 레퍼런스 라인(Reference)을 통해 연결된다. 또한, 각각의 서브 픽셀은 DAC(Digital Analog Converter)를 통해 데이터 구동부로부터 데이터 전압을 입력 받는다. 또한, 각각의 서브 픽셀에서 출력되는 센싱 전압(VSEN)은 ADC(Analog Digital Converter)를 통해 데이터 구동부로 제공된다. 설명의 통일을 위해 본 실시예에서는 1개의 픽셀이 4개의 서브 픽셀(R,W,G,B)를 포함하는 것으로 설명하지만, 이에 한정되는 것이 아님이 이해되어야 한다. 예를 들어, 1개의 픽셀은 3개의 픽셀(R,G,B)를 포함하는 것으로 구성될 수도 있다.
서브 픽셀(SP)은 스캔 라인(SCAN)에 연결되어 있고, 데이터 라인(DATA)을 통해 데이터 전압을 수신한다. 서브 픽셀(SP)의 센싱 결과인 센싱 전압은 레퍼런스 라인에 연결된 캐패시터에 저장되며 스위치(SAM)의 턴온에 의해 ADC를 경유해 데이터 구동부가 수신하게 된다(도 3 참조).
또한, 각각의 서브 픽셀은 고전위 구동 전압(EVDD) 및 저전위 구동 전압(EVSS)과 연결된다. 본 발명의 일 실시예에 따르면, EVDD 배선(D1, D2) 및 EVSS 배선(S1, S2)은 표시 패널의 길이 방향으로 배치된다. 예를 들어, 도 1 또는 도 2를 참조한 실시예에서, 표시 패널의 상단에서 하단으로 연장되는 길이 방향으로 배치된다. 예를 들면, EVDD 배선(D1, D2) 및 EVSS 배선(S1, S2)은 데이터 라인(DATA)와 실질적으로 평행할 수 있다. 이러한 EVDD 배선(D1, D2) 및 EVSS 배선(S1, S2)는 도 1을 참조한 실시예에서 전원 공급부(40)에 의해 전원이 공급될 수 있다.
일 실시예에 따르면, 복수개의 서브 픽셀들 중에서 어느 하나의 서브 픽셀(SP)에 연결된 데이터 라인(DATA1)과 EVDD 배선(D1) 사이의 거리는 그 데이터 라인(DATA1)과 EVSS 배선(S1) 사이의 거리보다 멀 수 있다. 즉, 도 7에 도시된 바와 같이, 서브 픽셀(SP)는 R 컬러에 대응하는 서브 픽셀로서, 데이터 라인(DATA1)과 연결되어 있다. 또한, 서브 픽셀(SP) 내부의 발광 소자의 구동 전원으로서 EVDD 배선(D1)과 EVSS 배선(S1)과 연결되어 있다. 이와 같은 배선 배치로 인해서, EVSS 배선(S1) 및 데이터 라인(DATA1) 사이에 쇼트가 발생하는 경우에도 EVSS 배선의 전압 레벨을 데이터 전압 레벨로 제어함으로써 보상을 위한 센싱을 가능하게 할 수 있다. 구체적으로, EVSS 배선의 전압 레벨은 6.5 V 정도이며, 데이터 라인의 데이터 전압 레벨은 3.5 내지 5 V 정도이다. 이에 반해, EVDD 배선의 전압 레벨은 24 V 정도이다. 따라서, 만약, 본 실시예와 달리, 데이터 라인(DATA1)과 EVDD 배선(D1) 사이의 거리가 데이터 라인(DATA1)과 EVSS 배선(S1) 사이의 거리보다 더 가까운 경우에는, EVDD 배선(D1)과 데이터 라인(DATA1) 사이의 쇼트가 발생해도 EVDD 배선(D1)의 전압 레벨을 데이터 전압 레벨까지 낮추는 것은 매우 어렵게 된다.
일 실시예에 따르면, 복수개의 픽셀들 중 어느 픽셀은 연결된 2개의 EVSS 배선 사이에 위치하고, 그 픽셀 및 2개의 EVSS 배선은 연결된 2개의 EVDD 배선 사이에 위치할 수 있다. 도 7을 참조하면, 픽셀(PX)은 2개의 EVSS 배선(S1, S2)과 연결되고, 2개의 EVDD 배선(D1, D2)과 연결된다. 예를 들어, 픽셀(PX) 내의 R 서브 픽셀 및 W 서브 픽셀은 EVDD 배선(D1) 및 EVSS 배선(S1)과 연결되고, G 서브 픽셀 및 B 서브 픽셀은 EVDD 배선(D2) 및 EVSS 배선(S2)와 연결된다. 이와 같은 픽셀(PX)은 2개의 EVSS 배선(S1, S2) 사이에 위치할 수 있다. 또한, 픽셀(PX)과 2개의 EVSS 배선(S1, S2)은 2개의 EVDD 배선 사이에 위치할 수 있다. 이와 같은 배선 배치로 인해서, EVSS 배선 및 데이터 라인 사이에 쇼트가 발생하는 경우에도 EVSS 배선의 전압 레벨을 데이터 전압 레벨로 제어함으로써 보상을 위한 센싱을 가능하게 할 수 있다.
일 실시예에 따르면, 복수개의 픽셀들 중 픽셀에 연결된 2개의 EVDD 배선 사이의 거리는 그 픽셀에 연결된 2개의 EVSS 배선 사이의 거리보다 더 멀 수 있다. 도 7을 참조하면, 픽셀(PX)은 2개의 EVSS 배선(S1, S2)과 연결되고, 2개의 EVDD 배선(D1, D2)과 연결된다. 여기서, 2개의 EVDD 배선(D1, D2) 사이의 거리는 2개의 EVSS 배선(S1, S2) 사이의 거리보다 멀 수 있다. 이와 같은 배선 배치로 인해서, EVSS 배선 및 데이터 라인 사이에 쇼트가 발생하는 경우에도 EVSS 배선의 전압 레벨을 데이터 전압 레벨로 제어함으로써 보상을 위한 센싱을 가능하게 할 수 있다.
도 8은 본 발명의 실시예에 따른 표시 패널의 내부 구조도이다.
도 8을 참조하면, 4개의 픽셀들이 도시되고, 픽셀은 각각 4개의 서브 픽셀들을 포함한다.
일 실시예에 따르면, 복수개의 픽셀들 중 인접하는 2개의 픽셀 사이에는 2개의 EVSS 배선과 2개의 EVDD 배선이 위치할 수 있다. 이 경우, 2개의 EVDD 배선은 2개의 EVSS 배선 사이에 위치할 수 있다. 도 8을 참조하면, 픽셀(PX1)과 픽셀(PX2)는 서로 인접하는 픽셀이다. 픽셀(PX1)과 픽셀(PX2) 사이에는 2개의 EVDD 배선(D2, D3)과 2개의 EVSS 배선(S2, S3)가 위치한다. 여기서, 2개의 EVDD 배선(D2, D3)는 2개의 EVSS 배선9S2, S3)사이에 위치할 수 있다. 이와 같은 배선 배치로 인해서, EVSS 배선 및 데이터 라인 사이에 쇼트가 발생하는 경우에도 EVSS 배선의 전압 레벨을 데이터 전압 레벨로 제어함으로써 보상을 위한 센싱을 가능하게 할 수 있다.
일 실시예에 따르면, 복수개의 픽셀들 중 인접하는 2개의 픽셀 사이에는 2개의 EVSS 배선과 2개의 EVDD 배선이 위치할 수 있다. 이 경우, 2개의 EVSS 배선 사이의 거리는 2개의 EVDD 배선 사이의 거리보다 멀 수 있다. 도 8을 참조하면, 픽셀(PX1)과 픽셀(PX2)는 서로 인접하는 픽셀이다. 픽셀(PX1)과 픽셀(PX2) 사이에는 2개의 EVDD 배선(D2, D3)과 2개의 EVSS 배선(S2, S3)가 위치한다. 여기서, 2개의 EVSS 배선(S2, S3) 사이의 거리는 2개의 EVDD 배선(D2, D3) 사이의 거리보다 더 멀 수 있다. 이와 같은 배선 배치로 인해서, EVSS 배선 및 데이터 라인 사이에 쇼트가 발생하는 경우에도 EVSS 배선의 전압 레벨을 데이터 전압 레벨로 제어함으로써 보상을 위한 센싱을 가능하게 할 수 있다.
도 7 및 도 8을 참조하여 설명한 실시예들에서, EVSS 배선 및 데이터 라인 사이에 쇼트가 발생하는 경우에도 EVSS 배선의 전압 레벨을 데이터 전압 레벨로 제어함으로써 보상을 위한 센싱을 가능하게 할 수 있다. 구체적으로, EVSS 배선의 전압 레벨은 6.5 V 정도이며, 데이터 라인의 데이터 전압 레벨은 3.5 내지 5 V 정도이다. 이에 반해, EVDD 배선의 전압 레벨은 24 V 정도이다. 따라서, 만약, 본 실시예와 달리, 데이터 라인과 EVDD 배선 사이의 거리가 데이터 라인과 EVSS 배선 사이의 거리보다 더 가까운 경우에는, EVDD 배선과 데이터 라인 사이의 쇼트가 발생해도 EVDD 배선의 전압 레벨을 데이터 전압 레벨까지 낮추는 것은 매우 어렵게 된다. 하지만, 본 실시예와 같은 배치를 따르면, EVSS 배선과 데이터 라인 사이의 쇼트가 발생해도, 표시 장치의 센싱 동작시에 EVSS 배선에 인가되는 전압을 데이터 전압의 레벨로 낮춤으로써 정상적인 센싱이 가능하게 될 수 있다.
도 9는 본 발명에 따른 EVSS 배선의 전압 레벨의 변경을 설명하기 위한 도면이다.
도 9를 참조하면 표시 장치는 파워 오프 상태에서 파워 온 상태로 변한다. 도 4a 내지 도 4d를 참조하여 설명한 바와 같이, 표시 장치가 전원이 켜진 후 일정 시간 이내의 초기 구동에서 구동 TFT의 모빌리티가 센싱될 수 있다. 이 경우, EVSS 배선의 전압 레벨은 원래의 전압 레벨(예컨대, 6.5 V)에서 데이터 라인의 레벨(예컨대, 3.5 내지 5 V)로 변경될 수 있다.
또한, 도 5a 내지 도 5e를 참조하여 설명한 바와 같이, 표시 장치의 구동 중에 실시간으로 구동 TFT의 모빌리티가 센싱될 수 있다. 이 경우, EVSS 배선의 전압 레벨은 원래의 전압 레벨에서 데이터 라인의 전압 레벨로 변경될 수 있다. 이 경우의 센싱은 프레임과 프레임 사이의 블랭크 기간에 수행되므로, 블랭크 기간 동안 EVSS 배선의 전압 레벨이 변경될 수도 있다.
또한, 도 6a 내지 도 6d를 참조하여 설명한 바와 같이, 표시 장치의 파워가 오프된 이후 블랙 영상이 표시되는 중에 구동 TFT의 문턱전압이 센싱될 수 있다. 이 경우 EVSS 배선의 전압 레벨은 원래의 전압 레벨에서 데이터 라인의 전압 레벨로 변경될 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시패널

Claims (10)

  1. 표시 장치로서,
    복수개의 서브 픽셀들을 포함하는 복수개의 픽셀들을 포함하는 표시 패널;
    상기 표시 패널에 배치된 복수개의 데이터 라인을 통해 상기 복수개의 서브 픽셀들로 데이터 전압을 인가하고, 상기 표시 패널에 배치된 복수개의 레퍼런스 라인을 통해 상기 복수개의 서브 픽셀들로부터 센싱 전압을 인가받는 데이터 구동부;
    상기 표시 패널에 배치된 복수개의 게이트 라인을 통해 상기 복수개의 서브 픽셀들로 게이트 전압을 인가하고, 복수개의 센싱 라인을 통해 상기 복수개의 서브 픽셀들로 센싱 신호를 인가하는 게이트 구동부;
    상기 데이터 라인과 동일한 방향으로 연장되어 배치되는 EVDD 배선 및 EVSS 배선;
    외부의 입력 전압으로부터 상기 EVDD 배선 및 상기 EVSS 배선으로 전압을 제공하는 전원 공급부;를 포함하고,
    상기 복수개의 데이터 라인들 중 어느 하나인 제 1 데이터 라인과 상기 EVDD 배선 사이의 거리는 상기 제 1 데이터 라인과 상기 EVSS 배선 사이의 거리보다 멀고,
    상기 전원 공급부는 상기 표시 장치의 센싱 동작시 상기 EVSS 배선의 전압을 상기 데이터 라인의 전압 레벨이 되도록 변경시키는,
    표시 장치.
  2. 제 1 항에 있어서,
    상기 복수개의 픽셀들 중 픽셀은 2개의 상기 EVSS 배선 사이에 위치하고,
    상기 픽셀 및 상기 2개의 EVSS 배선은 2개의 상기 EVDD 배선 사이에 위치하는,
    표시 장치.
  3. 제 1 항에 있어서,
    상기 복수개의 픽셀들 중 픽셀에 연결된 2개의 상기 EVDD 배선 사이의 거리는 상기 픽셀에 연결된 2개의 상기 EVSS 배선 사이의 거리보다 더 먼 것을 특징으로 하는,
    표시 장치.
  4. 제 1 항에 있어서,
    상기 복수개의 픽셀들 중 인접하는 2개의 픽셀 사이에는 2개의 상기 EVSS 배선 및 2개의 상기 EVDD 배선이 위치하고, 상기 2개의 EVDD 배선은 상기 2개의 EVSS 배선 사이에 위치하는,
    표시 장치.
  5. 제 1 항에 있어서,
    상기 복수개의 픽셀들 중 인접하는 2개의 픽셀 사이에는 2개의 상기 EVSS 배선 및 2개의 상기 EVDD 배선이 위치하고, 상기 2개의 EVSS 배선 사이의 거리는 상기 2개의 EVDD 배선 사이의 거리보다 먼 것을 특징으로 하는,
    표시 장치.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 센싱 동작은 상기 표시 장치의 구동 중 센싱 동작을 포함하고,
    상기 전원 공급부는 프레임 및 프레임 사이의 블랭크 구간에서 상기 EVSS 배선의 전압 레벨을 상기 데이터 라인의 전압 레벨이 되도록 변경시키는,
    표시 장치.
  9. 제 1 항에 있어서,
    상기 센싱 동작은 상기 표시 장치의 파워 온 후 초기 구동시의 센싱 동작을 포함하고,
    상기 전원 공급부는 상기 센싱 동작시 상기 EVSS 배선의 전압 레벨을 상기 데이터 라인의 전압 레벨이 되도록 변경시키는,
    표시 장치.
  10. 제 1 항에 있어서,
    상기 센싱 동작은 상기 표시 장치의 파워 오프 후 센싱 동작을 포함하고,
    상기 전원 공급부는 상기 센싱 동작시 상기 EVSS 배선의 전압 레벨을 상기 데이터 전압의 전압 레벨이 되도록 변경시키는,
    표시 장치.
KR1020190179732A 2019-12-31 2019-12-31 표시 장치 KR102604728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190179732A KR102604728B1 (ko) 2019-12-31 2019-12-31 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179732A KR102604728B1 (ko) 2019-12-31 2019-12-31 표시 장치

Publications (2)

Publication Number Publication Date
KR20210086055A KR20210086055A (ko) 2021-07-08
KR102604728B1 true KR102604728B1 (ko) 2023-11-22

Family

ID=76894016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179732A KR102604728B1 (ko) 2019-12-31 2019-12-31 표시 장치

Country Status (1)

Country Link
KR (1) KR102604728B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102104254B1 (ko) * 2013-12-31 2020-04-24 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR20210086055A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
JP6753769B2 (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
CN103077662B (zh) 有机发光显示设备
KR102007814B1 (ko) 표시장치와 그 게이트 구동회로의 제어 방법
KR101373736B1 (ko) 표시 장치 및 그 구동 방법
KR20160113464A (ko) 표시 장치의 화소회로 및 이를 포함하는 표시 장치
TWI537922B (zh) Display device
JP7262562B2 (ja) 表示装置及び補償方法
WO2013084702A1 (ja) 表示装置、表示パネル、およびその駆動方法、ならびに電子機器
EP3910620A2 (en) Display device and compensation method
KR20170028000A (ko) 표시장치 및 이의 구동방법
KR102189556B1 (ko) 유기발광표시장치
KR102604728B1 (ko) 표시 장치
KR20230102885A (ko) 발광표시장치 및 이의 구동방법
KR102345847B1 (ko) 전압선택장치 및 이를 포함하는 유기발광표시장치
KR20230067973A (ko) 표시장치 및 데이터 구동 회로
KR102665519B1 (ko) 표시 장치 및 보상 방법
KR102410630B1 (ko) Oled 표시 장치
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR20210086043A (ko) 표시 장치 및 보상을 위한 센싱 방법
US11450269B2 (en) Display device and compensation method
KR20220096826A (ko) 표시 장치 및 그 구동 방법
KR20210086061A (ko) 표시 장치 및 보상 방법
US20220208111A1 (en) Display device for performing compensation
KR100684860B1 (ko) 발광 표시 장치 및 그 화소회로
KR102223903B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right