KR20210086061A - 표시 장치 및 보상 방법 - Google Patents

표시 장치 및 보상 방법 Download PDF

Info

Publication number
KR20210086061A
KR20210086061A KR1020190179739A KR20190179739A KR20210086061A KR 20210086061 A KR20210086061 A KR 20210086061A KR 1020190179739 A KR1020190179739 A KR 1020190179739A KR 20190179739 A KR20190179739 A KR 20190179739A KR 20210086061 A KR20210086061 A KR 20210086061A
Authority
KR
South Korea
Prior art keywords
sub
pixel
sensing
tft
shift register
Prior art date
Application number
KR1020190179739A
Other languages
English (en)
Inventor
백록담
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190179739A priority Critical patent/KR20210086061A/ko
Publication of KR20210086061A publication Critical patent/KR20210086061A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Abstract

본 발명은 표시장치 및 보상 방법에 관한 것으로서, 구체적으로는 표시장치의 영상 구동 중에 서브 픽셀들의 구동 TFT의 모빌리티를 센싱하는 방법 및 그 방법을 수행하는 표시장치에 관한 것이다. 본 발명에 따른 표시장치의 파워오프 후에 수행되는 보상을 위한 센싱 방법은: N프레임 구간에서, 표시패널의 J 번째 게이트 라인에 연결된 시프트 레지스터 A의 M 노드를 충전시키는 단계; 상기 N 프레임 구간에서, 표시 패널의 K 번째 게이트 라인에 연결된 시프트 레지스터 B의 M 노드를 충전시키는 단계; 상기 N 프레임 다음의 블랭크 구간에서, 상기 J 번째 게이트 라인에 연결된 서브 픽셀들을 센싱하는 단계; 상기 블랭크 구간에서, 상기 K 번째 게이트 라인에 연결된 서브 픽셀들을 센싱하는 단계를 포함한다.

Description

표시 장치 및 보상 방법{Display Device and Compensation Method}
본 발명은 표시장치 및 보상 방법에 관한 것으로서, 구체적으로는 표시장치의 발광 소자의 열화를 센싱하는 방법 및 그 방법을 수행하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 다양한 형태의 표시 장치가 개발되고 있다. 최근에는 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 발광 표시 장치(Organic Light Emitting Display; OLED)와 같은 여러 가지 표시 장치가 활용되고 있다.
유기 발광 표시 장치를 구성하는 유기 발광 소자는 자체 발광형으로서, 별도의 광원을 필요로 하지 않으므로 표시 장치의 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
이와 같은 유기 발광 표시장치는 그 내부에 포함된 트랜지스터의 특성이나 유기 발광 소자의 열화에 따라 표시 품질에서 열화가 발생할 수 있다.
본 발명은 위와 같은 문제를 해결하기 위한 것으로서, 서브 픽셀의 유기 발광 소자의 열화를 센싱하는 방법과 그 방법에 따라 구동되는 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 따르면: 제 1 게이트 라인에 연결된 서브 픽셀(SP1)을 센싱하는 단계; 및 동시에, 제 2 게이트 라인에 연결된 서브 픽셀(SP2)을 센싱하는 단계;를 포함하고, 상기 제 1 게이트 라인은 시프트 레지스터 A에 연결되고, 상기 제 2 게이트 라인은 시프트 레지스터 B에 연결되는, 서브 픽셀의 발광 소자를 센싱하는 방법이 제공된다.
상기 서브 픽셀(SP1)에 대한 초기화 구간에서, 상기 서브 픽셀(SP2)에 대한 열화 트래킹이 수행될 수 있다.
상기 서브 픽셀(SP2)은 열화 트래킹의 후단 트래킹이 수행될 수 있다.
상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력될 수 있다.
상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경이 수행될 수 있다.
상기 서브 픽셀(SP1)에는 센싱 데이터가 입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력될 수 있다.
상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱이 수행될 수 있다.
상기 서브 픽셀(SP1)에는 센싱 데이터가 입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력될 수 있다.
상기 서브 픽셀(SP2)에 대한 센싱 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 후단 구간에서 상기 서브 픽셀(SP2)에 대한 블랙 인서트가 수행될 수 있다.
상기 서브 픽셀(SP1)에는 센싱 데이터가 미입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 입력될 수 있다.
본 발명의 일 실시예에 따르면: 각각 스캔 TFT, 구동 TFT, 발광 소자 및 센싱 TFT를 포함하는 서브 픽셀(SP1) 및 서브 픽셀(SP2)를 포함하는 표시 패널; 제 1 게이트 라인을 통해 상기 서브 픽셀(SP1)에 연결된 시프트 레지스터 A 및 제 2 게이트 라인을 통해 상기 서브 픽셀(SP2)에 연결된 시프트 레지스터 B를 포함하는 게이트 구동부; 및 상기 서브 픽셀(SP1) 및 상기 서브 픽셀(SP2)에 데이터 전압을 제공하고, 센싱 데이터를 획득하는 데이터 구동부;를 포함하고, 상기 서브 픽셀(SP1) 및 상기 서브 픽셀(SP2)는 동시에 센싱되는, 표시 장치가 제공될 수 있다.
상기 서브 픽셀(SP1)에 대한 초기화 구간에서, 상기 서브 픽셀(SP2)에 대한 열화 트래킹이 수행될 수 있다.
상기 서브 픽셀(SP2)은 열화 트래킹의 후단 트래킹이 수행될 수 있다.
상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력될 수 있다.
상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경이 수행될 수 있다.
상기 서브 픽셀(SP1)에는 센싱 데이터가 입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력될 수 있다.
상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱이 수행될 수 있다.
상기 서브 픽셀(SP1)에는 센싱 데이터가 입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력될 수 있다.
상기 서브 픽셀(SP2)에 대한 센싱 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 후단 구간에서 상기 서브 픽셀(SP2)에 대한 블랙 인서트가 수행될 수 있다.
상기 서브 픽셀(SP1)에는 센싱 데이터가 미입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 입력될 수 있다.
본 발명에 따르면, 표시 장치의 발광 소자의 열화를 센싱하여 보상할 수 있다.
본 발명에 따르면, 표시 장치의 발광 소자의 열화 센싱 시간을 단축시킬 수 있다.
본 발명에 따르면, 표시패널의 영상 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타낸 블록도이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 픽셀의 구조를 설명하기 위한 도면이다.
도 4a 내지 도 4d는 표시장치의 초기 구동시 모빌리티 특성의 보상을 설명하기 위한 도면이다.
도 5a 내지 도 5e는 표시 장치의 구동 동안 모빌리티 특성의 보상을 설명하기 위한 도면이다.
도 6a 내지 도 6d는 표시 장치의 파워오프 후 문턱전압 특성의 보상을 설명하기 위한 도면이다.
도 7a 내지 도 7e는 유기 발광 소자(OLED)의 열화를 센싱하는 것을 설명하기 위한 도면이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 게이트 구동부(20)를 나타내는 도면이다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 게이트 구동부(20)를 나타내는 도면이다.
도 10은 본 발명에 따른 센싱을 수행하는 표시 장치를 나타내는 도면이다.
도 11은 본 발명에 따른 보상을 위한 센싱을 설명하기 위한 도면이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 표시장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시패널(50)을 포함한다.
타이밍 제어부(10)는 외부로부터 영상신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다.
타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 출력할 수 있다.
게이트 구동부(20)는 복수의 게이트 라인들(GL1 내지 GLn)을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 게이트 라인들(GL1 내지 GLn)을 통해 픽셀(PX)들에 제공할 수 있다.
데이터 구동부(30)는 복수의 데이터 라인들(DL1 내지 DLn)을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1 내지 DLn)을 통해 픽셀(PX)들에 출력할 수 있다.
전원 공급부(40)는 복수의 전원 라인(PL1, PL2)들을 통해 표시 패널(50)의 픽셀(PX)들과 연결될 수 있다. 전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)으로 공급되는 구동 전압을 생성할 수 잇다. 구동 전압은 예를 들어, 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)를 대응되는 전원 라인(PL1, PL2)를 통해 픽셀(PX)들에 제공할 수 있다.
표시 패널(50)에는 복수의 픽셀(PX)들이 배치된다. 픽셀(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다.
각각의 픽셀(PX)은 대응되는 게이트 라인 및 데이터 라인에 전기적으로 연결될 수 있다. 이러한 픽셀(PX)들은 게이트 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLn)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다.
각각의 픽셀(PX)은 제 1 내지 제 3 색 중 어느 하나의 색을 표시할 수 있다. 예를 들어, 각각의 픽셀(PX)은 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다. 다른 예를 들어, 각각의 픽셀(PX)은 시안, 마젠타 및 옐로우 중 어느 하나의 색을 표시할 수도 있다. 다른 예를 들어, 픽셀(PX)들은 4개 이상의 색들 중 어느 하나의 색을 표시하도록 구성될 수 있다. 예를 들어, 각각의 픽셀(PX)은 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수 있다.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit: IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수도 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적 회로로 구성될 수 있다.
또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)가 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구현될 수도 이따. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel: GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.
도 2는 본 발명에 따른 표시 장치를 나타내는 도면이다.
도 2를 참조하면, 직사각형 형태의 표시 패널(50)이 나타나고, 표시 패널(50)은 내부에 행과 열의 형태로 배열되는 복수개의 픽셀(PX)들을 포함한다. 복수개의 픽셀(PX)들은 예를 들어, 4개의 서브 픽셀들을 포함하고, 4개의 서브 픽셀들 각각은 레드 서브 픽셀, 화이트 서브 픽셀, 그린 서브 픽셀, 블루 서브 픽셀일 수 있다.
또한, 표시 장치(1)는 게이트 구동 IC(G-IC)(20)을 포함한다. 표시 패널(50)은 게이트 구동 IC(20)가 내부에 배치된 게이트 인 패널(GIP) 방식으로 구현될 수 있다. 게이트 구동 IC(20)는 표시 패널(50)의 좌측, 우측 또는 좌우측에 부착될 수 있다.
또한, 표시 장치(1)는 데이터 구동 IC(S-IC: 소스 구동 IC)(30)를 포함한다. 소스 구동 IC(30) 표시 패널(50)의 하단에 부착될 수 있고 표시 패널(50)의 가로 방향으로 복수개가 부착될 수 있다. 이와 같은 소스 구동 IC(30)는 플렉서블 PCB(FPCB) 내에 배치되는 COF(Chip on Film) 방식, 표시 패널(50)을 구성하는 글래스 기판 상에 배치되는 COG(Chip on Glass) 방식 등으로 구현될 수 있다. 예를 들어, 도 2에 도시된 실시예에서, 소스 구동 IC(30)는 COF 방식으로 구현되며 FPCB는 패드 연결을 통해 표시 패널(50)과 소스 PCB(S-PCB)를 연결시킨다. 소스 구동 IC(30)은 제어 PCB(C-PCB)로부터 표시 패널(50)로 제공되는 전압(소스 IC 구동 전압, EVDD, EVSS, VREF 등)을 전달할 수 있다.
소스 PCB(S-PCB)는 표시 패널(50)의 하단부로부터 FPCB를 통해 표시 패널(50)과 연결되며 FPC(Flexible Plat Cable) 연결을 통해 제어 PCB(C-PCB)와 연결될 수 있다. 이러한 소스 PCB(S-PCB)는 소스 구동 IC(30)와 직접적으로 연결되며 게이트 신호를 게이트 구동 IC(10)으로 전달한다. 또한, 소스 PCB(S-PCB)는 제어 PCB(C-PCB)로부터 전원(ELVDD, ELVSS, VGH, VHL, VREF 등)을 수신해 표시 패널(50)으로 전달한다. 또한, 소스 PCB(S-PCB) 최좌측 또는 최우측 소스 구동 IC(30)를 통해 제어 PCB(C-PCB) 및 게이트 구동 IC(20) 사이의 연결을 제공한다. 예를 들어, 게이트 구동 IC 구동 전압, 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등이 소스 PCB(S-PCB)를 통해 제어 PCB(C-PCB)로부터 게이트 구동 IC(30)으로 전달된다.
제어 PCB(C-PCB)는 표시 패널(50)의 하단에 배치되며 소스 PCB(S-PCB)와 케이블(FPC)을 통해 연결된다. 이러한 제어 PCB(C-PCB)는 타이밍 제어부(TCON)(10), 전원 공급부(40) 및 메모리를 포함할 수 있다. 타이밍 제어부(10) 및 전원 공급부(40)에 대한 설명은 도 1을 참조한 설명과 동일하다. 또한, 출력되는 출력 영상 데이터의 매 프레임에 대한 알고리즘을 연산하고, 보상 데이터를 저장하며, 알고리즘 연산에 필요한 각종 파라미터 또는 튜닝을 위한 각종 파라미터를 저장하는 영역이 필요하며 따라서, 휘발성 메모리 및/또는 비휘발성 메모리가 제어 PCB(C-PCB)에 배치될 수 있다.
도 3은 본 발명의 실시예에 따른 픽셀의 구조를 설명하기 위한 도면이다.
도 3을 참조하면 하나의 픽셀은 4개의 서브 픽셀(R,W,G,B)를 포함하며, 각각의 서브 픽셀은 게이트 구동 IC(G-IC)와 스캔 라인(SCAN) 및 센싱 라인(SENSE)으로 연결되고, 소스 구동 IC(S-IC)와 레퍼런스 라인(Reference)을 통해 연결된다. 또한, 각각의 서브 픽셀은 DAC(Digital Analog Converter)를 통해 소스 구동 IC(S-IC)로부터 데이터 전압(VDATA)를 입력 받는다. 또한, 각각의 서브 픽셀에서 출력되는 센싱 전압(VSEN)은 ADC(Analog Digital Converter)를 통해 소스 구동 IC(S-IC)로 제공된다. 또한, 각각의 서브 픽셀은 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)과 연결된다.
각각의 서브 화소는 스캔 TFT(S-TFT), 구동 TFT(D-TFT) 및 센싱 TFT(SS-TFT)를 포함한다. 또한, 각각의 서브 화소는 스토리지 캐패시터(CST) 및 발광 소자(OLED)를 포함한다.
스캔 트랜지스터(S-TFT)의 제 1 전극(예를 들어, 소스 전극)은 데이터 라인(DATA, DL)과 연결되며, 데이터 전압(VDATA)는 소스 구동 IC(S-IC)로부터 출력되어 DAC를 거쳐 데이터 라인에 인가된다. 스캔 트랜지스터(S-TFT)의 제 2 전극(예를 들어, 드레인 전극)은 스토리지 캐패시터(CST)의 일단과 연결되며 구동 TFT(D-TFT)의 게이트 전극과 연결된다. 스캔 트랜지스터(S-TFT)의 게이트 전극은 스캔 라인(또는 게이트 라인(GL))과 연결된다. 즉, 스캔 트랜지스터(S-TFT)는 스캔 라인(SCAN)을 통해 게이트 온 레벨의 게이트 신호가 인가될 때 턴온되어, 데이터 라인(DATA)을 통해 인가되는 데이터 신호를 스토리지 캐패시터(CST)의 일단으로 전달한다.
스토리지 캐패시터(CST)의 일단은 스캔 TFT(S-TFT)의 제 3 전극(예를 들어, 드레인 전극)과 연결된다. 스토리지 캐패시터(CST)의 타단은 고전위 구동 전압(ELVDD)를 제공받도록 구성된다. 스토리지 캐패시터(CST)는 일단에 인가되는 전압과 타단에 인가되는 고전위 구동 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다. 또한, 스토리지 캐패시터(CST)는 일단에 인가되는 전압과 스위치(SPRE) 및 센싱 TFT(SS-TFT)를 통해 타단에 인가되는 레퍼런스 전압(VREF) 사이의 차이에 대응하는 전압을 충전할 수도 있다.
구동 트랜지스터(D-TFT)의 제 1 전극(예를 들어, 소스 전극)은 고전위 구동 전압(ELVDD)을 제공받도록 구성되고, 제 2 전극(예를 들어, 드레인 전극)은 발광소자(OLED)의 제 1 전극(예를 들어, 애노드 전극)에 연결된다. 구동 트랜지스터(D-TFT)의 제 3 전극(예를 들어, 게이트 전극)은 스토리지 캐패시터(CST)의 일단에 연결된다. 구동 트랜지스터(D-TFT)는 게이트 온 레벨의 전압이 인가될 때 턴온되고, 게이트 전극에 제공되는 전압에 대응하여 발광소자(OLED)를 흐르는 구동 전류의 양을 제어할 수 있다. 즉, 구동 TFT(D-TFT) Vgs의 전압 차이(또는 스토리지 캐패시터(CST)의 저장 전압) 차이에 의해 전류가 결정되어 발광 소자(OLED)에 인가된다.
센싱 TFT(SS-TFT)의 제 1 전극(예를 들어, 소스 전극)은 레퍼런스 라인(REFERENCE)에 연결되고, 제 2 전극(예를 들어, 드레인 전극)은 스토리지 캐패시터(CST)의 타단에 연결되며, 제 3 전극(예를 들어, 게이트 전극)은 센싱 라인(SENSE)에 연결된다. 즉, 센싱 TFT(SS-TFT)는 게이트 구동 IC(G-IC)로부터 출력되는 센싱 신호(SENSE)에 의해 턴온되어, 레퍼런스 전압(VREF)를 스토리지 캐패시터(CST)의 타단에 인가한다. 만약, 스위치(SPRE)가 및 스위치(SAM)가 모두 턴오프되고, 센싱 TFT(SS-TFT)가 턴온되면 스토리지 캐패시터(CST)의 저장 전압을 레퍼런스 라인의 캐패시터에 전달하고, 레퍼런스 라인의 캐패시터에는 센싱 전압(VSEN)이 저장된다.
만약, 스위치(SPRE)가 턴오프되고 스위치(SAM)이 턴온되는 경우 레퍼런스 라인 캐패시터에 저장된 전압(VSEN)은 ADC를 통해 소스 구동 IC(S-IC)로 출력된다. 이러한 출력 전압은 곧 해당 서브 픽셀의 열화를 센싱 및 샘플링하기 위한 전압으로 이용된다. 즉, 해당하는 서브 픽셀을 보상하기 위한 전압을 센싱 및 샘플링할 수 있게 된다. 구체적으로, 구동 TFT(D-TFT)의 특성은 모빌리티 및 문턱전압의 2가지로 구분되며, 보상은 이러한 구동 TFT(D-TFT)의 모빌리티 및 문턱 전압을 센싱함으로써 구현될 수 있다. 또한, 해당 서브 픽셀이 특성은 발광 소자(OLED)의 열화에 의해서도 결정될 수 있으며, 이러한 발광 소자(OLED)의 열화 정도를 센싱하여 보상할 필요도 있다. 이하에서는 보상의 종류 별로 각각의 구동 방식을 설명하기로 한다.
한편, 발광 소자(OLED)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(OLED)는 레드, 화이트, 그린 및 블루 중 어느 하나의 색에 대응하는 광을 출력할 수 있다. 발광 소자(OLED)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 이하에서는, 발광 소자(LD)가 유기 발광 다이오드로 구성되는 실시 예를 참조하여 본 발명의 기술적 사상을 설명한다.
도 3에서는 스위칭 트랜지스터(S-TFT), 구동 트랜지스터(D-TFT) 및 센싱 트랜지스터(SS-TFT)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 픽셀(PX)을 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시 예에서, 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.
또한, 도 3을 참조한 설명에서는 4개의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유하는 것으로 도시하였다. 하지만, 이에 한정되는 것이 아니라 다른 개수의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유할 수도 있으며, 각각의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)에 연결될 수도 있다. 본 명세서에서는 설명의 편의를 위해 도 3에 도시된 바와 같이, 4개의 서브 픽셀이 하나의 레퍼런스 라인(REFERENCE)을 공유하는 것으로 설명하며 이는 예시적인 것임이 이해되어야 할 것이다.
도 4a 내지 도 4d는 표시장치의 초기 구동시 모빌리티 특성의 보상을 설명하기 위한 도면이다. 즉, 본 설명에서의 보상은 표시장치가 파워온되고 영상 데이터가 출력되기 이전의 짧은 시간 동안에 이루어지는 보상이다. 또한, 본 설명에서의 보상은 구동 TFT의 모빌리티 특성을 센싱하여 그 편차를 보정하기 위한 보상에 해당한다.
도 4a를 참조하면, 초기화 구간에서 스위치(SPRE)가 턴온된다. 따라서, 레퍼런스 라인의 캐패시터에 저장되는 센싱 전압(VSEN)은 레퍼런스 전압(VREF)과 동일하다.
도 4b를 참조하면, 프로그래밍 구간에서 스캔 TFT(S-TFT)가 턴온된다. 또한, 데이터 전압(VDATA)은 하이 전압이다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 충전된다. 또한, 프로그래밍 구간에서 센싱 TFT(SS-TFT)가 턴온되고, 스위치(VREF)가 턴온된다. 따라서, 스토리지 캐패시터(CST)의 타단에는 레퍼런스 전압(VREF)에 해당하는 전하가 충전된다. 즉, 스토리지 캐패시터(CST)의 양단 전압은 데이터 전압(VDATA) 및 레퍼런스 전압(VREF)의 차이에 해당한다. 한편, 스위치(SPRE)는 턴온이 유지되므로 센싱 전압(VSEN)은 레퍼런스 전압(VREF)으로 유지된다.
도 4c를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴오프되며, 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 구동 TFT(D-TFT)는 일정한 크기를 갖는 정전류원(Current Source)처럼 동작하게 되며, 전류는 센싱 TFT(SS-TFT)를 통해 레퍼런스 캐패시터로 인가된다. 따라서, 센싱 전압(VSEN)은 시간 대비 전압 상승량이 일정한 형태로 상승하게 된다.
도 4d를 참조하면, 샘플링 구간에서 센싱 TFT(SS-TFT)는 턴오프되고, 스위치(SAM)이 턴온된다. 따라서, 센싱 전압(VSEN)은 레퍼런스 라인(REFERENCE) 라인을 통해 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다. 센싱 전압(VSEN)을 인가 받은 소스 구동 IC(S-IC)는 해당하는 구동 TFT의 모빌리티 특성을 계산할 수 있게 된다.
도 5a 내지 도 5e는 표시 장치의 구동 동안 모빌리티 특성의 보상을 설명하기 위한 도면이다. 즉, 본 설명에서의 보상은 표시 장치가 파워온되어 영상 데이터가 출력되는 도중에 이루어지는 보상이다. 또한, 본 설명에서의 보상은 구동 TFT의 모빌리티 특성을 센싱하여 그 편차를 보정하기 위한 보상에 해당한다.
이와 같은 표시 장치의 구동 동안의 모빌리티 특성 센싱은 어느 프레임과 다음 프레임 사이의 블랭크 기간에 수행될 수 있다. 또한, 4개의 서브 픽셀들이 하나의 레퍼런스 라인을 공유하므로 4개의 서브 픽셀들에 대한 센싱은 동시에 수행되지 않는 것이 바람직하다. 또한, 어느 블랭크 기간 동안 어느 게이트 라인에 연결된 서브 픽셀들 중 하나의 컬러를 갖는 서브 픽셀들을 센싱하고, 다음 블랭크 기간 동안 그 게이트 라인에 연결된 서브 픽셀들 중 다른 컬러를 갖는 서브 픽셀들을 센싱하는 것이 바람직하다. 이는 블랭크 기간이 짧기 때문에 게이트 라인에 연결된 모든 서브 픽셀들을 센싱하지 못할 수 있기 때문이다.
도 5a를 참조하면, 초기화 구간에서 스위치(SPRE)가 턴온된다. 따라서, 레퍼런스 라인의 캐패시터에 저장되는 센싱 전압(VSEN)은 레퍼런스 전압(VREF)와 동일하다.
도 5b를 참조하면, 프로그래밍 구간에서 스캔 TFT(S-TFT)가 턴온된다. 또한, 데이터 전압(VDATA)은 하이 전압이다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 충전된다. 또한, 프로그래밍 구간에서 센싱 TFT(SS-TFT)가 턴온되고, 스위치(VREF)가 턴온된다. 따라서, 스토리지 캐패시터(CST)의 타단에는 레퍼런스 전압(VREF)에 해당하는 전하가 충전된다. 즉, 스토리지 캐패시터(CST)의 양단 전압은 데이터 전압(VDATA) 및 레퍼런스 전압(VREF)의 차이에 해당한다. 한편, 스위치(SPRE)는 턴온이 유지되므로 센싱 전압(VSEN)은 레퍼런스 전압(VREF)으로 유지된다.
도 5c를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴오프되며, 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 구동 TFT(D-TFT)는 일정한 크기를 갖는 정전류원(Current Source)처럼 동작하게 되며, 전류는 센싱 TFT(SS-TFT)를 통해 레퍼런스 캐패시터로 인가된다. 따라서, 센싱 전압(VSEN)은 시간 대비 전압 상승량이 일정한 형태로 상승하게 된다.
도 5d를 참조하면, 샘플링 구간에서 센싱 TFT(SS-TFT)는 턴오프되고, 스위치(SAM)이 턴온된다. 따라서, 센싱 전압(VSEN)은 레퍼런스 라인(REFERENCE) 라인을 통해 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다. 센싱 전압(VSEN)을 인가 받은 소스 구동 IC(S-IC)는 해당하는 구동 TFT의 모빌리티 특성을 계산할 수 있게 된다.
한편, 도 5e를 참조하면, 샘플링 구간 이후의 데이터 삽입 구간에서 스캔 TFT(S-TFT)가 턴온되고 데이터 전압(VDATA)는 하이 전압이다. 즉, 실시간 보상이므로 프레임과 프레임 사이의 블랭크 기간 동안 도 5a 내지 도 5d의 과정이 수행되는데, 기존의 데이터 전압이 충전되어 있는 다른 데이터 라인과 휘도의 편차가 발생하게 된다. 이러한 휘도 편차를 보정하기 위해서 샘플링 구간 이후에 이전 프레임의 데이터를 복원하는 것이다.
도 6a 내지 도 6d는 표시 장치의 파워오프 후 문턱전압 특성의 보상을 설명하기 위한 도면이다. 즉, 본 설명에서의 보상은 표시 장치가 파워 오프되어 영상 데이터가 출력되지 않는 도중에 이루어지는 보상이다. 또한, 본 설명에서의 보상은 구동 TFT의 문턱 전압 특성을 센싱하여 그 편차를 보정하기 위한 보상에 해당한다.
이와 같은 표시 장치의 파워오프 후 문턱전압 특성 센싱은 사용자가 표시 장치의 파워 오프를 하였음에도 불구하고, 표시장치의 파워는 오프되지 않고 블랙 화면을 표시한 상태에서 수행될 수 있다. 4개의 서브 픽셀들이 하나의 레퍼런스 라인을 공유하므로 4개의 서브 픽셀들에 대한 센싱은 동시에 수행되지 않는 것이 바람직하다. 따라서, 어느 게이트 라인에 연결된 서브 픽셀들 중 하나의 컬러를 갖는 서브 픽셀들을 센싱하고, 이어서 다른 컬러를 갖는 서브 픽셀들을 센싱하는 하며 해당 게이트 라인의 모든 서브 픽셀들을 센싱한 후 다음 게이트 라인에 대한 센싱을 수행하는 것이 바람직하다. 이는, 실시간 센싱과 달리 시간의 제약에서 자유롭기 때문이다.
도 6a를 참조하면, 초기화 구간에서 스위치(SPRE)가 턴온된다. 따라서, 레퍼런스 라인의 캐패시터에 저장되는 센싱 전압(VSEN)은 레퍼런스 전압(VREF)과 동일하다.
도 6b를 참조하면, 프로그래밍 구간에서 스캔 TFT(S-TFT)가 턴온된다. 또한, 데이터 전압(VDATA)은 하이 전압이다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 충전된다. 또한, 스토리지 캐패시터(CST)의 타단은 플로팅되어 있으므로, 캐패시터 특성에 의해 스토리지 캐패시터(CST)의 타단 전압은 스토리지 캐패시터(CST)의 일단의 전압이 상승하는 것과 동일한 비율로 상승한다.
도 6c를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴온이 유지되고 데이더 전압(VDATA)은 하이가 유지된다. 따라서, 스토리지 캐패시터(CST)의 일단에는 데이터 전압(VDATA)에 해당하는 전하가 게속 충전된다. 센싱 구간에서 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 스토리지 캐패시터(CST)의 타단 전압이 상승하는 것과 동일하게 센싱 전압(VSEN)이 상승하게 된다.
도 6d를 참조하면, 샘플링 구간에서 센싱 TFT(SS-TFT)는 턴오프되고, 스위치(SAM)이 턴온된다. 따라서, 센싱 전압(VSEN)은 레퍼런스 라인(REFERENCE) 라인을 통해 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다. 센싱 전압(VSEN)을 인가 받은 소스 구동 IC(S-IC)는 해당하는 구동 TFT의 문턱전압 특성을 계산할 수 있게 된다.
도 7a 내지 도 7e는 유기 발광 소자(OLED)의 열화를 센싱하는 것을 설명하기 위한 도면이다. 서브 픽셀은 각각 발광 소자(OLED)를 포함하는데 발광 소자(OLED) 마다 열화 정도가 상이하다. 따라서, 발광 소자(OLED) 마다의 열화를 센싱하여 보상함으로써 표시 영상의 품질을 균일하게 할 수 있게 된다.
도 7a를 참조하면, 초기화 구간에서 스캔 TFT(S-TFT)는 턴온되고, 센싱 TFT(SS-TFT)는 턴온된다. 따라서, 스토리지 캐패시터(CST)의 일단은 VDATA가 충전되고, 스토리지 캐패시터(CST)의 타단인 N1 노드는 초기화된다.
도 7b를 참조하면, 열화 트래킹 구간에서 스캔 TFT(S-TFT)는 턴온이 유지되지만 센싱 TFT(SS-TFT)는 턴오프된다. 스토리지 캐패시터(CST)의 일단은 VDATA가 유지되지만 타단(N1)이 플로팅되므로 N1 노드의 전압은 상승한다. 이후, 스캔 TFT(S-TFT)가 턴오프되며 이로 인해 스토리지 캐패시터(CST)의 타단은 부스팅된다. 즉, N1 노드의 전압은 한번 더 상승한다. 여기서, 스캔 TFT(S-TFT)가 턴온되어 있는 구간을 트래킹 전단 구간이라 하고 이는 구동 TFT의 소스단이 부스팅되는 구간이다. 한편, 스캔 TFT가 턴오프되어 있는 구간을 트래킹 후단 구간이라 하고 이는 구동 TFT의 게이트단 및 소스단이 함께 부스팅되는 구간이다.
도 7c를 참조하면, 센싱 레인지 변경 구간에서, 센싱 TFT(SS-TFT)가 턴온되면서 Vpres 전압에 연결된다. 이에 따라, N1 노드의 전압은 Vpres까지 하강한다. 즉, 센싱 레인지 변경 구간에서는 N1 노드의 전압을 소스 구동 IC(S-IC)의 센싱 레인지까지 하강시킨다.
도 7d를 참조하면, 센싱 구간에서 스캔 TFT(S-TFT)는 턴오프되어 있고, 센싱 TFT(SS-TFT)는 턴온되어 있다. 스토리지 캐패시터(CST)의 양단 전압은 이전 구간에서 형성되어 있으므로, 구동 TFT(D-TFT)는 일정한 크기를 갖는 정전류원(Current Source)처럼 동작하게 되며, 전류는 센싱 TFT(SS-TFT)를 통과해 레퍼런스 라인으로 흐른다. 이때 N1 노드의 전압은 시간 대비 전압 상승량이 일정한 형태로 상승하게 된다. 이후, 레퍼런스 라인에 연결된 샘플링 스위치가 턴온되면 센싱된 전압(VREF)은 ADC를 거쳐 소스 구동 IC(S-IC)로 인가된다.
도 7e를 참조하면, 블랙 인서트 구간에서, 스캔 TFT(S-TFT)는 턴온되고, 센싱 TFT(SS-TFT)는 턴온된다. 이 경우의 데이터 라인에 인가되는 전압(VDATA)는 블랙을 지시하는 전압이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 게이트 구동부(20)를 나타내는 도면이다.
도 8a를 참조하면, 본 실시예에 따른 게이트 구동부(20)는 레벨 시프터 A(L/S A), 레벨 시프터 B(L/S B), 레벨 시프터 A(L/S A)와 연관되는 복수개의 시프트 레지스터들(S/R A) 및 레벨 시프터 B(L/S B)와 연관되는 복수개의 시프트 레지스터들(S/R B)를 포함한다.
LSP A 신호는 시프트 레지스터 A 내부의 M 노드를 충전시키는 신호이다. 즉, 시프트 레지스터 A는 LSP A 신호를 수신하면 M 노드를 충전시킨다. 이와 같은 LSP A 신호는 표시패널에 블랙 화면이 표시되는 동안 시프트 레지스터 A로 인가될 수 있다.
LSP B 신호는 시프트 레지스터 B 내부의 M 노드를 충전시키는 신호이다. 즉, 시프트 레지스터 B는 LSP B 신호를 수신하면 M 노드를 충전시킨다. 이와 같은 LSP B 신호는 표시패널에 블랙 화면이 표시되는 동안 시프트 레지스터 B로 인가될 수 있다.
RST1 신호는 시프트 레지스터 A 또는 시프트 레지스터 B 내부의 M 노드에 충전된 캐리를 Q 노드로 이동시키는 신호이다. 즉, 시프트 레지스터 A는 RST1 신호를 수신하면 M 노드에 충전된 캐리를 Q 노드로 이동시킨다. 또한, 시프트 레지스터 B는 RST1 신호를 수신하면 M 노드에 충전된 캐리를 Q 노드로 이동시킨다. 이러한 RST1 신호는 서브 픽셀의 센싱이 개시되기 전에 시프트 레지스터 A 또는 시프트 레지스터 B에 인가될 수 있다.
RST2 신호는 시프트 레지스터 A 또는 시프트 레지스터 B 내부의 Q 노드에 충전된 캐리를 방전시키는 신호이다. 즉, 시프트 레지스터 A는 RST2 신호를 수신하면 Q 노드에 충전된 캐리를 방전시킨다. 또한, 시프트 레지스터 B는 RST2 신호를 수신하면 Q 노드에 충전된 캐리를 방전시킨다. 이러한 RST2 신호는 서브 픽셀의 센싱이 끝난 후에 시프트 레지스터 A 또는 시프트 레지스터 B에 인가될 수 있다.
VSP AA 신호는 시프트 레지스터 A 및시프트 레지스터 B 내부의 Q 노드에 충전된 캐리를 강제로 방전시키는 신호이다.
도 8b를 참조하면, 신호 RST1, RST2 및 VSP AA는 시프트 레지스터 A와 시프트 레지스터 B에 동시에 인가된다. 즉, RST1, RST2 및 VSP AA 신호는 글로벌 방식으로 시프트 레지스터 A/B와 연결되어 있다.
한편, LSP A 신호는 시프트 레지스터 A들에 동시에 인가되며 시프트 레지스터 B들에게는 인가되지 않는다. 즉, LSP A 신호는 시프트 레지스터 A와 로컬 방식으로 연결되어 있다.
또한, LSP B 신호는 시프트 레지스터 B들에 동시에 인가되며 시프트 레지스터 A들에게는 인가되지 않는다. 즉, LSP B 신호는 시프트 레지스터 B와 로컬 방식으로 연결되어 있다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 게이트 구동부(20)를 나타내는 도면이다.
도 9a를 참조하면, 본 실시예에 따른 게이트 구동부(20)는 레벨 시프터 A(L/S A), 레벨 시프터 B(L/S B), 레벨 시프터 A(L/S A)와 연관되는 복수개의 시프트 레지스터들(S/R A) 및 레벨 시프터 B(L/S B)와 연관되는 복수개의 시프트 레지스터들(S/R B)를 포함한다.
LSP A 신호는 시프트 레지스터 A 내부의 M 노드를 충전시키는 신호이다. 즉, 시프트 레지스터 A는 LSP A 신호를 수신하면 M 노드를 충전시킨다. 이와 같은 LSP A 신호는 표시패널에 블랙 화면이 표시되는 동안 시프트 레지스터 A로 인가될 수 있다.
LSP B 신호는 시프트 레지스터 B 내부의 M 노드를 충전시키는 신호이다. 즉, 시프트 레지스터 B는 LSP B 신호를 수신하면 M 노드를 충전시킨다. 이와 같은 LSP B 신호는 표시패널에 블랙 화면이 표시되는 동안 시프트 레지스터 B로 인가될 수 있다.
RST1 신호는 시프트 레지스터 A 또는 시프트 레지스터 B 내부의 M 노드에 충전된 캐리를 Q 노드로 이동시키는 신호이다. 즉, 시프트 레지스터 A는 RST1 신호를 수신하면 M 노드에 충전된 캐리를 Q 노드로 이동시킨다. 또한, 시프트 레지스터 B는 RST1 신호를 수신하면 M 노드에 충전된 캐리를 Q 노드로 이동시킨다. 이러한 RST1 신호는 서브 픽셀의 센싱이 개시되기 전에 시프트 레지스터 A 또는 시프트 레지스터 B에 인가될 수 있다.
RST2 신호는 시프트 레지스터 A 또는 시프트 레지스터 B 내부의 Q 노드에 충전된 캐리를 방전시키는 신호이다. 즉, 시프트 레지스터 A는 RST2 신호를 수신하면 Q 노드에 충전된 캐리를 방전시킨다. 또한, 시프트 레지스터 B는 RST2 신호를 수신하면 Q 노드에 충전된 캐리를 방전시킨다. 이러한 RST2 신호는 서브 픽셀의 센싱이 끝난 후에 시프트 레지스터 A 또는 시프트 레지스터 B에 인가될 수 있다.
VSP AA 신호는 시프트 레지스터 A 및 시프트 레지스터 B 내부의 Q 노드에 충전된 캐리를 강제로 방전시키는 신호이다.
도 9b를 참조하면, 신호 RST2 및 VSP AA는 시프트 레지스터 A와 시프트 레지스터 B에 동시에 인가된다. 즉, RST2 및 VSP AA 신호는 글로벌 방식으로 시프트 레지스터 A/B와 연결되어 있다.
한편, RST1 A 신호 및 LSP A 신호는 시프트 레지스터 A들에 동시에 인가되며 시프트 레지스터 B들에게는 인가되지 않는다. 즉, RST1 A 신호 및 LSP A 신호는 시프트 레지스터 A와 로컬 방식으로 연결되어 있다.
또한, RST1 B 신호 및 LSP B 신호는 시프트 레지스터 B들에 동시에 인가되며 시프트 레지스터 A들에게는 인가되지 않는다. 즉, RST1 B 신호 및 LSP B 신호는 시프트 레지스터 B와 로컬 방식으로 연결되어 있다.
도 10은 본 발명에 따른 센싱을 수행하는 표시 장치를 나타내는 도면이다.
도 10을 참조하면, 복수개의 시프트 레지스터(S/R) A 및 B가 도시되고, 표시패널이 도시된다. 시프트 레지스터 A는 글로벌 방식으로 RST2 신호 및 VSP AA 신호를 수신하고, 로컬 방식으로 LSP A 신호 및 RST1 A 신호를 수신한다. 시프트 레지스터 B는 글로벌 방식으로 RST2 신호 및 VSP AA 신호를 수신하고, 로컬 방식으로 LSP B 신호 및 RST1 B 신호를 수신한다. 이와 같은 시프트 레지스터는 표시패널 내에 배치되는 GIP로 구현될 수 있다. 표시장치는, 도시되지는 않았으나, 표시 패널 내의 복수개의 서브 픽셀들에 데이터 전압을 공급하는 데이터 구동부를 포함할 수 있다.
시프트 레지스터 A는 J 번째 게이트 라인에 연결되어 있고, 시프트 레지스터 B는 K 번째 게이트 라인에 연결되어 있다. 본 발명에 따르면, 시프트 레지스터 A는 J번째 게이트 라인에 연결된 서브 픽셀들을 센싱하고 시프트 레지스터 B는 K번째 게이트 라인에 연결된 서브 픽셀들을 센싱한다.
LSP A 신호는 시프트 레지스터 A 내부의 M 노드를 충전시키는 신호이다. 즉, 시프트 레지스터 A는 LSP A 신호를 수신하면 M 노드를 충전시킨다. 이와 같은 LSP A 신호는 서브 픽셀의 센싱이 개시되기 전에 시프트 레지스터 A로 인가될 수 있다.
표시패널에 블랙 화면이 표시되는 동안 시프트 레지스터 A로 인가될 수 있다.
LSP B 신호는 시프트 레지스터 B 내부의 M 노드를 충전시키는 신호이다. 즉, 시프트 레지스터 B는 LSP B 신호를 수신하면 M 노드를 충전시킨다. 이와 같은 LSP B 신호는 서브 픽셀의 센싱이 개시되기 전에 시프트 레지스터 B로 인가될 수 있다.
RST1 신호는 시프트 레지스터 A 또는 시프트 레지스터 B 내부의 M 노드에 충전된 캐리를 Q 노드로 이동시키는 신호이다. 즉, 시프트 레지스터 A는 RST1 신호를 수신하면 M 노드에 충전된 캐리를 Q 노드로 이동시킨다. 또한, 시프트 레지스터 B는 RST1 신호를 수신하면 M 노드에 충전된 캐리를 Q 노드로 이동시킨다. 이러한 RST1 신호는 서브 픽셀의 센싱이 개시되기 전에 시프트 레지스터 A 또는 시프트 레지스터 B에 인가될 수 있다.
RST2 신호는 시프트 레지스터 A 또는 시프트 레지스터 B 내부의 Q 노드에 충전된 캐리를 방전시키는 신호이다. 즉, 시프트 레지스터 A는 RST2 신호를 수신하면 Q 노드에 충전된 캐리를 방전시킨다. 또한, 시프트 레지스터 B는 RST2 신호를 수신하면 Q 노드에 충전된 캐리를 방전시킨다. 이러한 RST2 신호는 서브 픽셀의 센싱이 끝난 후에 시프트 레지스터 A 또는 시프트 레지스터 B에 인가될 수 있다.
VSP AA 신호는 시프트 레지스터 A 및 시프트 레지스터 B 내부의 Q 노드에 충전된 캐리를 강제로 방전시키는 신호이다.
도 11은 본 발명에 따른 보상을 위한 센싱을 설명하기 위한 도면이다.
도 10을 참조하면, 시프트 레지스터 A가 연결된 게이트 라인(J번째 게이트 라인)에 연결된 서브 픽셀에 대한 센싱과 시프트 레지스터 B가 연결된 게이트 라인(K번째 게이트 라인)에 연결된 서브 픽셀에 대한 센싱이 동시에 진행되는 것이 도시되어 있다.
J번째 게이트 라인에 연결된 서브 픽셀을 센싱하기 위한 스캔 TFT의 타이밍은 SCAN A이고, 센싱 TFT의 타이밍은 SENSE A이며, 노드 N1의 전압은 VN1 A이다(도 6a 내지 도 6d 참조).
K번째 게이트 라인에 연결된 서브 픽셀을 센싱하기 위한 스캔 TFT의 타이밍은 SCAN B이고, 센싱 TFT의 타이밍은 SENSE B이며, 노드 N1의 전압은 VN1 B이다(도 6a 내지 도 6d 참조).
센싱되는 서브 픽셀의 레퍼런스 라인의 전압(즉, 센싱 전압)은 VREF이다. 도 11에 도시된 바와 같이, 샘플링 스위치(SAM)의 턴 온에 의해 데이터 구동부에 연결된 ADC에 의해 센싱되는 전압에 해당한다. 또한, 도 11에 도시된 바와 같이, J번째 게이트 라인에 연결된 서브 픽셀(시프트 레지스터 A에 연결)과 K번째 게이트 라인에 연결된 서브 픽셀(시프트 레지스터 B에 연결)이 교번하여 반복 센싱된다. 여기서, 교번한다는 의미는 VREF A(시프트 레지스터 A에 의해 센싱되는 서브 픽셀의 센싱 전압) 및 VREF B(시프트 레지스터 B에 의해 센싱되는 서브 픽셀의 센싱 전압)가 서로 중첩되지 않음을 의미한다. 본 발명에 따라, 2개의 게이트 라인(J, K)에 대한 센싱이 동시에 수행되는 것은 VREF A 및 VREF B가 서로 중복되지 않기 때문에 구현이 가능하다.
VDATA는 서브 픽셀을 센싱하기 위해 데이터 라인에 인가되는 전압이다. 도 11에 도시된 바와 같이, J번째 게이트 라인에 연결된 서브 픽셀(시프트 레지스터 A에 연결)에 인가될 데이터 전압과 K번째 게이트 라인에 연결된 서브 픽셀(시프트 레지스터 B에 연결)에 인가될 데이터 전압이 교번하여 반복 입력되며, VDATA A 및 VDATA B 사이에 블랙 인서트 구간(5)에서도 데이터가 인가된다. 여기서, 교번한다는 의미는 VDATA A(시프트 레지스터 A에 의해 센싱되는 서브 픽셀에 인가되는 데이터 전압) 및 VDATA B(시프트 레지스터 B에 의해 센싱되는 서브 픽셀에 인가되는 데이터 전압)가 서로 중첩되지 않음을 의미한다. 이는 곧 SCAN A 및 SCAN B가 서로 중복되지 않는 것을 의미한다. 본 발명에 따라, 2개의 게이트 라인(J,K)에 대한 센싱이 동시에 수행되는 것은 VDATA A 및 VDATA B가 서로 중복되지 않기 때문에 구현이 가능하다.
구체적으로, 시프트 레지스터 A에 연결된 J번째 게이트 라인에 연결된 서브 픽셀에 대한 센싱의 초기화 구간(1)에서 시프트 레지스터 B에 연결된 K번째 게이트 라인에 연결된 서브 픽셀에 대한 센싱은 열화 트래킹 구간(2) 중 데이터 미입력 구간에 해당한다(이는 구동 TFT의 게이트 및 소스가 동시에 부스팅되는 구간으로서 트래킹 후단 구간임). 따라서, VDATA A 및 VDATA B는 서로 중복되지 않는다. 다시 말해, SCAN A 및 SCAN B는 서로 중복되지 않는다. 도 11을 참조하면, 해당 구간에서 SCAN A는 하이이며 SCAN B는 로우이다. 한편, VREF A 및 VREF B는 어느 것도 샘플링 되어 출력되지 않으므로 서로 중복되지 않는다.
다음으로, 시프트 레지스터 A에 연결된 J번째 게이트 라인에 연결된 서브 픽셀에 대한 센싱의 열화 트래킹 구간(2)에서 시프트 레지스터 B에 연결된 K번째 게이트 라인에 연결된 서브 픽셀에 대한 센싱은 센싱 레인지 변경 구간(3), 센싱 구간(4), 블랙 인서트 구간(5) 및 초기화 구간(1)에 해당한다. 따라서, VDATA A 및 VDATA B는 서로 중복되지 않는다. 다시 말해, SCAN A 및 SCAN B는 서로 중복되지 않는다. 도 11을 참조하면, 시프트 레지스터 A가 열화 트래킹 구간(2)에서 SCAN A가 하이 일 때(이는 구동 TFT의 소스가 부스팅되는 구간으로서 트래킹 전단 구간임), 시프트 레지스터 B는 센싱 레인지 변경 구간(3)이거나 센싱 구간(4)이므로 SCAN B는 로우이다. 또한, 시프트 레지스터 A가 열화 트래킹 구간(2)에서 SCAN A가 로우일 때(이는 구동 TFT의 게이트 및 소스가 동시에 부스팅되는 구간으로서 트래킹 후단 구간임), 시프트 레지스터 B는 블랙 인서트 구간(5)이거나 초기화 구간(1)이므로 SCAN B는 하이이다. 한편, 시프트 레지스터 B만이 센싱 구간(4)에 있어 VREF B만 샘플링되어 출력된다. 즉, VREF A와 VREF B는 서로 중복되지 않는다.
다음으로, 시프트 레지스터 A에 연결된 J번째 게이트 라인에 연결된 서브 픽셀에 대한 센싱의 센싱 레인지 변경 구간(3), 센싱 구간(4) 및 블랙 인서트 구간(5)에서 시프트 레지스터 B에 연결된 K번째 게이트 라인에 연결된 서브 픽셀에 대한 센싱은 열화 트래킹 구간(2)에 해당한다. 따라서, VDATA A 및 VDATA B는 서로 중복되지 않는다. 다시 말해, SCAN A 및 SCAN B는 서로 중복되지 않는다. 도 11을 참조하면, 시프트 레지스터 A가 센싱 레인지 변경 구간(3) 및 센싱 구간(4)에서 SCAN A 가 로우 일 때, 시프트 레지스터 B는 열화 트래킹 구간(2)에서 SCAN B는 하이 이다(이는 구동 TFT의 소스가 부스팅되는 구간으로서 트래킹 전단 구간임). 또한, 시프트 레지스터 A가 블랙 인서트 구간(5)에서 SCAN A가 하이 일 때, 시프트 레지스터 B는 열화 트래킹 구간(2)에서 SCAN B는 로우 이다(이는 구동 TFT의 게이트 및 소스가 동시에 부스팅되는 구간으로서 트래킹 후단 구간임). 한편, 시프트 레지스터 A 만이 센싱 구간(2)에 있어 VREF A만 샘플링되어 출력된다. 즉, VREF A와 VREF B는 서로 중복되지 않는다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시패널

Claims (16)

  1. 제 1 게이트 라인에 연결된 서브 픽셀(SP1)을 센싱하는 단계; 및
    동시에, 제 2 게이트 라인에 연결된 서브 픽셀(SP2)을 센싱하는 단계;를 포함하고,
    상기 제 1 게이트 라인은 시프트 레지스터 A에 연결되고, 상기 제 2 게이트 라인은 시프트 레지스터 B에 연결되는,
    서브 픽셀을 센싱하는 방법.
  2. 제 1 항에 있어서,
    상기 서브 픽셀(SP1)에 대한 초기화 구간에서, 상기 서브 픽셀(SP2)에 대한 열화 트래킹이 수행되는,
    서브 픽셀을 센싱하는 방법.
  3. 제 2 항에 있어서,
    상기 서브 픽셀(SP2)은 열화 트래킹의 후단 트래킹이 수행되는,
    서브 픽셀을 센싱하는 방법.
  4. 제 2 항에 있어서,
    상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력되는,
    서브 픽셀을 센싱하는 방법.
  5. 제 2 항에 있어서,
    상기 초기화 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경이 수행되는,
    서브 픽셀을 센싱하는 방법.
  6. 제 5 항에 있어서,
    상기 서브 픽셀(SP1)에는 센싱 데이터가 입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력되는,
    서브 픽셀을 센싱하는 방법.
  7. 제 5 항에 있어서,
    상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱이 수행되는,
    서브 픽셀을 센싱하는 방법.
  8. 제 7 항에 있어서,
    상기 서브 픽셀(SP1)에는 센싱 데이터가 입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력되는,
    서브 픽셀을 센싱하는 방법.
  9. 제 7 항에 있어서,
    상기 서브 픽셀(SP2)에 대한 센싱 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 후단 구간에서 상기 서브 픽셀(SP2)에 대한 블랙 인서트가 수행되는,
    서브 픽셀을 센싱하는 방법.
  10. 제 9 항에 있어서,
    상기 서브 픽셀(SP1)에는 센싱 데이터가 미입력되고 상기 서브 픽셀(SP2)에는 센싱 데이터가 입력되는,
    서브 픽셀을 센싱하는 방법.
  11. 각각 스캔 TFT, 구동 TFT, 발광 소자 및 센싱 TFT를 포함하는 서브 픽셀(SP1) 및 서브 픽셀(SP2)를 포함하는 표시 패널;
    제 1 게이트 라인을 통해 상기 서브 픽셀(SP1)에 연결된 시프트 레지스터 A 및 제 2 게이트 라인을 통해 상기 서브 픽셀(SP2)에 연결된 시프트 레지스터 B를 포함하는 게이트 구동부; 및
    상기 서브 픽셀(SP1) 및 상기 서브 픽셀(SP2)에 데이터 전압을 제공하고, 센싱 데이터를 획득하는 데이터 구동부;를 포함하고,
    상기 서브 픽셀(SP1) 및 상기 서브 픽셀(SP2)는 동시에 센싱되는,
    표시 장치.
  12. 제 11 항에 있어서,
    상기 서브 픽셀(SP1)에 대한 초기화 구간에서, 상기 서브 픽셀(SP2)에 대한 열화 트래킹이 수행되는,
    표시 장치.
  13. 제 12 항에 있어서,
    상기 서브 픽셀(SP2)에는 센싱 데이터가 미입력되는,
    표시 장치.
  14. 제 11 항에 있어서,
    상기 초기화 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경이 수행되는,
    표시 장치.
  15. 제 14 항에 있어서,
    상기 서브 픽셀(SP2)에 대한 센싱 레인지 변경 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 전단 구간에서 상기 서브 픽셀(SP2)에 대한 센싱이 수행되는,
    표시 장치.
  16. 제 15 항에 있어서,
    상기 서브 픽셀(SP2)에 대한 센싱 이후, 상기 서브 픽셀(SP1)에 대한 열화 트래킹 후단 구간에서 상기 서브 픽셀(SP2)에 대한 블랙 인서트가 수행되는,
    표시 장치.

KR1020190179739A 2019-12-31 2019-12-31 표시 장치 및 보상 방법 KR20210086061A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190179739A KR20210086061A (ko) 2019-12-31 2019-12-31 표시 장치 및 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179739A KR20210086061A (ko) 2019-12-31 2019-12-31 표시 장치 및 보상 방법

Publications (1)

Publication Number Publication Date
KR20210086061A true KR20210086061A (ko) 2021-07-08

Family

ID=76894017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179739A KR20210086061A (ko) 2019-12-31 2019-12-31 표시 장치 및 보상 방법

Country Status (1)

Country Link
KR (1) KR20210086061A (ko)

Similar Documents

Publication Publication Date Title
US10115343B2 (en) Sub-pixel of organic light emitting display device and organic light emitting display device including the same
US10262592B2 (en) Sub-pixel of organic light emitting display device and organic light emitting display device including the same
KR101452210B1 (ko) 표시 장치 및 그 구동 방법
TWI537922B (zh) Display device
US8344982B2 (en) Current-driven display device
JP2005331959A (ja) 表示装置及びその駆動方法
US11158257B2 (en) Display device and driving method for same
JP7262562B2 (ja) 表示装置及び補償方法
US11335270B2 (en) Display device and compensation method
CN116416952A (zh) 显示装置
US11527210B2 (en) Method of sensing characteristic value of circuit element and display device using it
US20200082764A1 (en) Light emitting display device
KR102665519B1 (ko) 표시 장치 및 보상 방법
US11450269B2 (en) Display device and compensation method
KR20210086061A (ko) 표시 장치 및 보상 방법
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR102604728B1 (ko) 표시 장치
US20220208111A1 (en) Display device for performing compensation
KR20210086043A (ko) 표시 장치 및 보상을 위한 센싱 방법
US20230197002A1 (en) Subpixel circuit, display panel, and display device
EP4177877A1 (en) Gate driving circuit and display device
KR20220096826A (ko) 표시 장치 및 그 구동 방법
CN116386538A (zh) 包括补偿单元的有机发光二极管显示装置及其驱动方法
CN115602109A (zh) 像素电路、用于驱动像素电路的方法和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal