KR20220082003A

KR20220082003A - 다이 레벨 입력 데이터 없이 다이 레벨 제품 모델링

Info

Publication number: KR20220082003A
Application number: KR1020227014546A
Authority: KR
Inventors: 리차드 버치; 칭 주; 조나단 홀트
Original assignee: 피디에프 솔루션즈, 인코포레이티드
Priority date: 2019-10-16
Filing date: 2020-10-16
Publication date: 2022-06-16
Also published as: WO2021076937A1; JP2022552981A; US11972987B2; US20210118754A1; TW202129530A; CN114556350A

Abstract

다이에서 공정 제어 파라미터를 전가하기 위한 각 다이에 대한 기계 학습 모델. 이 모델은 전체 웨이퍼에 걸쳐 다수의 테스트 사이트에서 웨이퍼 정렬 파라미터의 측정과, 웨이퍼에 대한 수율 결과에 기초한다. 이를 통해 이상치 공간 패턴을 더 잘 분석하여 수율 결과를 개선할 수 있다.

Description

다이 레벨 입력 데이터 없이 다이 레벨 제품 모델링

상호 참조

본 출원은 미국 가출원 번호 62/916,163(발명의 명칭: Die Level Semiconductor Product Modeling without Die Level Input Data, 출원일: 2019년 10월 16일, 전체 내용이 본 명세서에 병합됨)의 우선권을 주장한다.

기술 분야

본 출원은 반도체 웨이퍼의 모델링에 관한 것으로, 보다 상세하게는 다이 레벨 파라미터를 모델링하는 것에 관한 것이다.

다양한 이유로 반도체 제품의 다이 레벨 수율을 예측하는 것은 매우 어렵다. 이전 세대에서, 제품 수율은 종종 결함이 제한적이었고 다이 레벨 수율을 모델링하려면 광범위한 광학 결함 데이터가 필요했다. 공정 제어 모니터(PCM: Process Control Monitoring) 측정으로 수율 또는 웨이퍼 정렬 파라미터 측정의 공간 패턴을 모델링하려는 대부분의 노력은 각각의 웨이퍼에서 PCM 측정을 시도하고 예측하기 위해 PCM 측정을 보간하거나 외삽하는 데 중점을 둔다. 이를 위해, 여러 웨이퍼에 대한 테스트 구조부의 전기적 측정값을 훨씬 더 큰 웨이퍼 그룹을 대표하는 것으로 간주한 다음 고정된 파라미터 맵을 생성하는 데 사용한다. 이러한 노력은 자주 불량 웨이퍼의 원인이 되는 공간 패턴의 변화를 설명할 수 없었기 때문에 일반적으로 성공하지 못했다.

또한, 주로 비용 제한으로 인해 각각의 층에서 웨이퍼의 작은 비율만을 측정하여 대부분의 웨이퍼에서 다이 레벨 예측은 사실상 불가능하다. 최신 세대의 수율은 종종 결함보다 파라미터 변동에 의해 더 많이 주도되어 각 다이에서 수행할 수 있는 파라미터 측정에서 직접 수율을 모델링할 수 있는 기회를 제공한다.

그러나, 다시 한번, 비용은 장애물을 제공한다. PCM 또는 웨이퍼 인수 시험(WAT: Wafer Acceptance Test) 데이터로 자주 알려진 스크라이브 라인 구조부의 초기 파라미터 측정은 일반적으로 각 웨이퍼에서 제한된 수의 사이트(종종 5개 내지 10개의 사이트)에서 수행된다. PCM 데이터를 사용하여 각각의 다이에서 웨이퍼 정렬 수율 또는 웨이퍼 정렬 파라미터를 예측하는 것은 특히 각각의 웨이퍼에서 각각의 변수의 중요도를 지정할 수 있는 경우 유용하다. PCM 측정은 일반적으로 파라미터 수율 손실 및 웨이퍼 정렬 파라미터와 상관관계가 있는 것으로 잘 알려져 있으므로 이를 사용하여 각 웨이퍼에 대한 웨이퍼 수율과 파라미터의 평균값을 모두 예측하는 많은 웨이퍼 레벨 모델을 성공적으로 생성하여 왔다. 그러나 언급한 바와 같이, PCM 측정은 일반적으로 웨이퍼의 일부 사이트에 대해서만 이용할 수 있기 때문에 다이 레벨에서 수율을 예측하는 것은 특히 어렵다. 다이 레벨 수율을 예측하기 위해 가장 일반적인 접근 방식은 각 다이에서 PCM 파라미터 값을 보간으로 전가하거나 이용 가능한 PCM 데이터에 가정된 모델 형식을 맞추는 것이다. 이것은 이용 가능한 사이트가 제한되어 있다는 것과 각각의 PCM 파라미터에 대한 모델 형식이 불확실한 것으로 인해 약간만 성공했다.

따라서, 각각의 다이에 대한 PCM 파라미터를 명시적으로 전가하는 것과 관련된 오류 없이 PCM 파라미터로부터 직접 다이 수율 또는 다이 레벨 웨이퍼 정렬 파라미터를 예측하는 것이 바람직할 것이다.

기계 학습 모델은 반도체 웨이퍼의 각각의 다이에 대해 생성된다. 테스트 데이터는 웨이퍼에 걸쳐 분포된 복수의 테스트 사이트로부터 획득된다. 웨이퍼의 다이 레벨 맵이 획득된다. 테스트 데이터와 다이 레벨 맵에 기초하여 각각의 모델은 각각의 다이에 대한 수율을 예측하고 다이에 대한 공정 제어 파라미터를 전가하도록 구성된다.

도 1은 복수의 웨이퍼 샘플에 대한 예측 수율과 실제 수율 사이의 웨이퍼 레벨 상관관계를 예시하는 그래프 플롯이다.
도 2는 도 1의 복수의 웨이퍼 샘플에 대한 예측 수율과 실제 수율 사이의 로트 레벨 상관관계를 예시하는 그래프 플롯이다.
도 3은 복수의 웨이퍼 로트에 대한 예측 수율과 실제 수율 사이의 다이 레벨 상관관계를 예시하는 일련의 그래픽 플롯이다.
도 4는 도 3에 도시된 웨이퍼 로트에 대한 예측된 공간 패턴을 예시하는 일련의 히트 맵(heat map)이다.
도 5는 도 3에 도시되고 도 4에서 예측된 웨이퍼 로트에 대한 실제 공간 패턴을 예시하는 일련의 히트 맵이다.
도 6은 공정 제어 파라미터에 대한 다이 레벨 값을 결정하기 위한 일반적인 공정의 흐름도이다.

웨이퍼는 집적 회로의 제조에 사용되는 반도체 재료의 얇은 조각이다. 많은 동일한 회로가 개별 다이의 웨이퍼에 공통적으로 형성되며, 제조가 완료되면 다이를 스크라이브 라인으로 슬라이싱하여 패키징을 위해 개별 회로를 분리한다. 스크라이브 라인에 가까운 모든 구조부는 이 공정 동안 파괴되어 이 영역을 제품 회로를 만드는 데 쓸 수 없게 만든다. 그러나, 이러한 스크라이브 라인 공간은 다이를 슬라이싱하기 전에 측정할 테스트 구조부를 생성하는 데 이상적이다.

다이를 슬라이싱하기 전에 웨이퍼의 다양한 테스트 사이트에 형성된 스크라이브 라인 테스트 구조부에 대해 웨이퍼 인수 시험(WAT) 또는 공정 제어 모니터링(PCM)과 같은 테스트 프로토콜이 수행된다. 일례에서, 9개의 테스트 사이트가 웨이퍼에서 측정된다. 웨이퍼에 걸친 변동을 이해하려면 웨이퍼 에지 근처에 테스트 사이트 중 일부를 찾는 것이 이상적이다. 그러나, 일반적으로 측정 품질을 향상시키기 위해 웨이퍼 에지에서 테스트 사이트를 멀리 배치하는 것이 좋다.

다이 레벨 수율 예측을 개선하기 위해, 각각의 테스트 사이트에서 얻어진 테스트 데이터를 모델에 대한 별도의 입력 변수로 사용하여 웨이퍼의 각각의 다이에 대해 별도의 프로세서 기반 모델을 구축할 수 있다. 또한, 모델은 사이트 기반, 다이 기반, 웨이퍼 기반 및/또는 로트 기반으로 구축될 수 있다. 최신 기계 학습 기술을 사용하여 처음에는 데이터 훈련 세트에서 복잡한 비선형 관계를 학습하고 새로이 획득한 데이터로부터 업데이트하여 수율 성능의 파라미터 간의 관계에 대해 지속적으로 학습하는 알고리즘 기반 소프트웨어 모델을 구성할 수 있다. 예를 들어, 신경망은 기계 학습 모델 구현의 일례이고, XGBoost는 매우 복잡한 트리 모델에 기초하는 다른 기계 학습 모델이다.

공정 파라미터와 변수 간의 복잡한 데이터 관계는 단변량 또는 다변량이거나 이 둘 다일 수 있다. 다이 레벨 성능을 나타내는 다양한 파라미터와 변수를 더 잘 평가할 수 있는 분석 프레임워크를 제공함으로써 전반적으로 일관되게 더 나은 수율 성능을 얻을 수 있다. 복잡한 데이터 관계에서, 각각의 다이에 대한 관련 입력 파라미터는 이 다이에 특정된 모델에 의해 암시적으로 전가될 수 있다.

프로세서 기반 모델은 데스크탑 기반, 즉 독립형 또는 네트워크 시스템의 일부일 수 있으나, 일부 상호 작용과 함께 처리되고 디스플레이되어야 하는 정보의 양이 많다는 점을 감안할 때 프로세서 성능(CPU, RAM 등)은 효율성을 최대화하기 위해 최신 상태여야 한다. 반도체 파운드리 환경에서, Exensio® 분석 플랫폼은 GUI 템플릿을 구축하는 데 유용한 선택이다. 일 실시형태에서, 처리 루틴의 코딩은 주로 기계 언어 모델을 코딩하는 데 사용되는, 파이선(Python) 객체 지향 프로그래밍 언어와 호환되는, Spotfire® 분석 소프트웨어 버전 7.11 이상을 사용하여 수행될 수 있다.

핵심은 각 다이에 대한 각각의 PCM 파라미터를 암시적으로 전가하는 데 필요한 복잡한 비선형 관계를 학습하고 이해하는 것이다. 이 전가는 각각의 PCM 값을 명시적으로 예측하기에는 PCM 데이터가 충분하지 않기 때문에 전가된 PCM 값이 암시적으로 예측될 수 있도록 다이의 수율에 의해 주도된다. 모델에 대해 암시적 또는 명시적 전가 형식이 선택되었는지 여부에 관계없이 정확도는 도면에 도시된 바와 같이 로트, 웨이퍼 및 다이 레벨에서 예측된 수율과 실제 수율 간의 상관관계에 의해 명확히 입증된다.

도 1은 라인(120)으로 도시된 예측 수율과 실제 수율 사이의 선형 상관과 함께 다수의 로트에 걸친 많은 수의 웨이퍼에 대한 예측 수율 대 실제 수율의 웨이퍼 레벨 산점도(scatter plot)(100)이다. 예측 수율과 실제 수율의 선형 상관 관계는 모든 웨이퍼에 대해 평균적으로 실제 수율에 대한 예측 수율의 약 56% 상관 관계를 나타내는 0.561의 교차 검증된 r-제곱값을 가진다.

다수의 개별 웨이퍼(101 내지 109로 표시)가 예시 목적으로 여기 및 도면에서 구체적으로 참조된다. 예를 들어, 도 1에 도시된 웨이퍼 레벨 상관관계에 따르면, 웨이퍼(103)는 예측된 수율과 실제 수율 사이에 상대적으로 낮은 상관관계가 있는 반면 웨이퍼(102 및 109)는 예측된 수율과 실제 수율 사이에 상대적으로 높은 상관관계가 있다.

도 2를 참조하면, 동일한 웨이퍼의 로트 레벨 산점도(200)는 드릴다운하고 로트 레벨에서 추가 변동을 예시는 다이 레벨 모델에 대한 추가 입력을 제공하는 데 도움을 준다.

수율은 불합격 다이의 경우 값이 0이고 합격 다이의 경우 값이 1인 이진 변수이고, 예측은 다이를 수확하는 확률을 나타내는 0 내지 1의 숫자이기 때문에, 예측된 수율을 각각의 다이 및 이 다이에 바로 인접한 다이의 평균 실제 수율과 비교하는 것이 보다 유용하다. 이를 평활화(smoothing)라고 하며, 모든 도면에서 실제 수율과 예상 수율은 이 방법을 사용하여 평활화되었다.

예측된 평활화 수율 대 실제 평활화 수율의 다이 레벨 상관관계는 9개의 샘플 웨이퍼(101 내지 109)에 대응하는, 도 3의 일련의 플롯에 도시되어 있다. 예를 들어, 웨이퍼(109)에 대한 다이 상관 관계는 0.757의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 76% 상관 관계를 나타내고; 웨이퍼(108)에 대한 다이 상관 관계는 0.580의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 58% 상관 관계를 나타내고; 웨이퍼(107)에 대한 다이 상관 관계는 0.057의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 6% 상관 관계를 나타내고; 웨이퍼(106)에 대한 다이 상관 관계는 0.714의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 71% 상관 관계를 나타내고; 웨이퍼(105)에 대한 다이 상관 관계는 0.293의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 29% 상관 관계를 나타내고; 웨이퍼(104)에 대한 다이 상관 관계는 0.755의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 76% 상관 관계를 나타내고; 웨이퍼(103)에 대한 다이 상관관계는 0.430의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 43% 상관관계를 나타내고; 웨이퍼(102)에 대한 다이 상관 관계는 0.495의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 50% 상관 관계를 나타내고; 그리고 마지막으로, 웨이퍼(101)에 대한 다이 상관 관계는 0.331의 평균 r-제곱값을 가지며, 이는 이 웨이퍼 상의 다이에 대한 예측 수율과 실제 수율 사이에 약 33%의 상관 관계를 나타낸다.

이러한 결론은 도 4의 예측된 히트 맵과 도 5의 실제 히트 맵에서 웨이퍼(101 내지 109)에 대해 도시된 바와 같이, 다이 모델에 대한 공간적 상관관계를 살펴봄으로써 추가로 확인될 수 있다. 수율 결과가 더 낮은 경우에도 모델은 최종 맵을 상당히 잘 예측한다. 웨이퍼(103, 104, 105, 106, 108, 109)에 대한 웨이퍼 맵의 시각적 유사성은 명백하다. 웨이퍼(101 및 107)는 시각적으로 매우 다르며, 도 3의 상관 도표는 이러한 웨이퍼가 공간 r-제곱에 대해 낮은 값을 갖는 것을 보여준다.

이 개념은 실제로 출력에 대한 입력의 매핑이지만 원하는 출력에 대한 입력의 복잡한 관계, 기본적으로 수율의 분석에 기초한 매핑이다. 도 6은 다이 레벨 수율 예측을 위한 간단한 방법을 예시하는 흐름도이다. 단계(202)에서, 웨이퍼에 걸쳐 형성된 각각의 테스트 사이트로부터 입력 데이터가 획득된다. 단계(204)에서, 웨이퍼의 다이 레벨 맵이 획득되어, 특징 및 위치의 그래픽 세부사항을 제공한다. 단계(206)에서, 웨이퍼의 각각의 다이에 대해 개별 다이에 대해 구성된 기계 학습 모델은 모든 테스트 사이트의 테스트 입력 데이터에 기초하여 이 다이에 대한 수율을 예측한다. 특징의 암시적 전가는 주로 수율 성능에 의해 주도되며, 단일 웨이퍼와 개별 다이 상의 전체 테스트 사이트의 입력 데이터 간의 상호 관계의 발견은 기계 학습 모델에 의해 학습되고 지속적으로 업데이트되어, 개별 다이 특징에 대한 PCM 값에 대한 대응을 수립한다. 선택적인 단계(208)에서, 모델은 수율에 대한 특정 PCM 변수의 상대적 중요도를 식별하는 데 도움을 줄 수 있다. 마지막으로, 단계(210)에서, 수율에 대한 공간 패턴을 평가하는 데 사용하기 위해 모델이 전개된다. 모델에 대한 의도된 응답으로 제품 수율 및 웨이퍼 정렬 파라미터 측정을 사용하면 특히 이상치 공간 패턴을 모델링하기 위해 개별 다이에 대한 PCM 파라미터를 암시적으로 전가할 수 있다.

다수의 사이트에서 PCM 값을 입력하는 것에 더하여 이 동일한 기술을 사용하면 도구, 챔버, 유지 시간, 오류 지표 등과 같은 웨이퍼 레벨 데이터 및 계측과 같은 다른 사이트 레벨 데이터를 통합할 수 있다.

따라서, 기계 학습 모델은 각각의 다이에 대해 전체 웨이퍼에 걸친 다수의 테스트 사이트에서 웨이퍼 정렬 파라미터 측정에 기초하여 예상되는 공정 제어 파라미터와 이 웨이퍼에 대한 수율 결과를 전가하도록 구성할 수 있다. 이를 통해 이상치 공간 패턴을 더 잘 분석하여 수율 결과를 개선할 수 있다.

Claims

방법으로서,
반도체 웨이퍼에 걸쳐 분포된 복수의 테스트 사이트 각각으로부터 복수의 테스트 데이터를 획득하는 단계;
상기 웨이퍼의 다이 레벨 맵을 획득하는 단계; 및
상기 복수의 테스트 데이터 및 상기 다이 레벨 맵에 기초하여, 상기 다이 레벨 맵에 표시된 웨이퍼 상의 복수의 다이 각각에 대해, 상기 복수의 다이 각각을 모델링하도록 구성된 각각의 기계 학습 모델을 사용하여 상기 복수의 다이 각각에 대한 수율을 예측하는 단계
를 포함하는, 방법.