CN116187235A - 一种基于数学建模设计芯片架构的方法及系统 - Google Patents

一种基于数学建模设计芯片架构的方法及系统 Download PDF

Info

Publication number
CN116187235A
CN116187235A CN202310452337.5A CN202310452337A CN116187235A CN 116187235 A CN116187235 A CN 116187235A CN 202310452337 A CN202310452337 A CN 202310452337A CN 116187235 A CN116187235 A CN 116187235A
Authority
CN
China
Prior art keywords
efficiency
chip
mathematical model
mathematical
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310452337.5A
Other languages
English (en)
Inventor
陈铖
张旭琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiuzhi Suzhou Intelligent Technology Co ltd
Original Assignee
Jiuzhi Suzhou Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiuzhi Suzhou Intelligent Technology Co ltd filed Critical Jiuzhi Suzhou Intelligent Technology Co ltd
Priority to CN202310452337.5A priority Critical patent/CN116187235A/zh
Publication of CN116187235A publication Critical patent/CN116187235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种基于数学建模设计芯片架构的方法及系统，涉及芯片架构设计领域。该方法一具体实施例包括：将芯片划分多个模块，并使用数学表示模块内多种参数属性；对多个模块和对应的多种参数构建成的芯片架构进行第一次建模，获得多种芯片架构的效率数学模型、功耗数学模型及面积数学模型；对多种芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得一组或多组线性或非线性数学表达式；对一组或多组线性或非线性数学表达式进行第三次建模，构建芯片架构总体得分表达式；根据芯片总体得分表达式，确定最优芯片架构。该实施方式设计的芯片架构准确性高、效率高以及迭代时间短。

Description

一种基于数学建模设计芯片架构的方法及系统
技术领域
本发明涉及芯片架构技术领域，尤其涉及一种基于数学建模设计芯片架构的方法及系统。
背景技术
芯片架构设计是指对芯片功能进行划分，对芯片数据流进行分析，以用尽量小的代价实现尽可能多的功能，尽可能高的性能为目的。因此，芯片架构设计需要综合多个维度的因素做全局设计。特别是类似于人工智能芯片这种对特定人工智能算法的计算进行加速而专门设计的芯片，在成本、性能等重要指标尤为看重。
而目前业内进行芯片架构设计，是以比较粗糙的计算为主要依据，对芯片性能和效率进行大概的估计，其估计过程过于依赖主观判断，然后再基于生产出来的芯片进行实际性能测试，并依据测试结果对芯片进行迭代，需要进行两三次迭代升级后才能比较好的满足其功能需求，整个过程需要至少3-5年时间。另外，芯片架构设计也极其缺少相关方法和工具协助进行量化分和设计，导致芯片对于某一种应用可能存在性能短板，并且这些性能短板可能也至少需要3-5年时间才能得到完全修复，带来了非常大的试错成本。
发明内容
根据现有技术中存在的问题，本发明提供一种基于数学建模设计芯片架构的方法及系统。
本发明的技术方案如下：
第一方面，本说明书提供一种基于数学建模设计芯片架构的方法，包括：
将芯片划分多个模块，并使用数学表示模块内多种参数属性；
对多个模块和对应的多种参数构建成的芯片架构进行第一次建模，获得多种芯片架构的效率数学模型、功耗数学模型及面积数学模型；
对多种芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得芯片架构的一组或多组线性或非线性数学表达式；
对一组或多组线性或非线性数学表达式进行第三次建模，构建芯片总体得分表达式；
根据芯片总体得分表达式，确定最优芯片架构。
作为优选的技术方案，将芯片按照性能进行划分为多个模块，模块至少包括中央处理器模块、片上网络模块、协处理单元模块、高速外设模块、低速外设模块、存储单元模块。
作为优选的技术方案，模块内多种参数与效率为正比关系；
模块内多种参数与功耗为反比关系。
作为优选的技术方案，中央处理器模块内参数属性及相应的数学表示至少包括：CPU核数
Figure SMS_1
；CPU频率
Figure SMS_2
；CPU数据位宽
Figure SMS_3
；CPU缓存大小
Figure SMS_4
；
片上网络模块内参数属性及数学表示至少包括：NoC频率
Figure SMS_5
；NoC数据位宽
Figure SMS_6
；NoC传输延迟
Figure SMS_7
；
协处理单元模块内参数属性及数学表示至少包括：ACU频率
Figure SMS_8
；ACU数据位宽
Figure SMS_9
；ACU峰值算力
Figure SMS_10
；ACU吞吐率
Figure SMS_11
；
高速外设模块内参数属性及数学表示至少包括：HSIO频率
Figure SMS_12
；HSIO数据位宽
Figure SMS_13
；HSIO传输延迟
Figure SMS_14
；
低速外设模块内参数属性及数学表示至少包括：LSIO频率
Figure SMS_15
；LSIO数据位宽
Figure SMS_16
；LSIO传输延迟
Figure SMS_17
；
存储单元模块内参数属性及数学表示至少包括：MEM频率
Figure SMS_18
；MEM数据位宽
Figure SMS_19
；MEM存储空间大小
Figure SMS_20
；MEM传输延迟
Figure SMS_21
。
作为优选的技术方案，效率数学模型包括：
Figure SMS_22
其中，
Figure SMS_27
表示CPU效率系数，
Figure SMS_28
表示CPU效率scale参数，
Figure SMS_40
为CPU的效率，
Figure SMS_26
为双曲正切三角函数，
Figure SMS_42
为CPU效率移位参数；
Figure SMS_29
表示NOC效率系数，
Figure SMS_38
表示NoC效率scale参数，
Figure SMS_32
为NoC的效率，
Figure SMS_39
为NoC效率移位参数；
Figure SMS_23
表示ACU效率scale参数，
Figure SMS_35
为ACU的效率，
Figure SMS_25
为ACU效率移位参数；
Figure SMS_36
表示HSIO效率scale参数，
Figure SMS_30
为HSIO的效率，
Figure SMS_41
为HSIO效率移位参数；
Figure SMS_31
表示LSIO效率scale参数，
Figure SMS_37
为LSIO的效率，
Figure SMS_33
为LSIO效率移位参数；
Figure SMS_43
表示MEM效率scale参数，
Figure SMS_24
为MEM的效率，
Figure SMS_34
为MEM效率移位参数；
功耗数学模型包括：
Figure SMS_44
;
其中，
Figure SMS_45
代表CPU的功耗，
Figure SMS_46
代表NoC的功耗，
Figure SMS_47
代表ACU的功耗，
Figure SMS_48
代表HSIO的功耗，
Figure SMS_49
代表LSIO的功耗，
Figure SMS_50
代表MEM的功耗；
面积数学模型包括：
Figure SMS_51
；
其中，
Figure SMS_52
代表CPU的面积，
Figure SMS_53
代表NoC的面积，
Figure SMS_54
代表ACU的面积，
Figure SMS_55
代表HSIO的面积，
Figure SMS_56
代表LSIO的面积，
Figure SMS_57
代表MEM的面积。
作为优选的技术方案，采用线性或非线性模型对多个芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模。
作为优选的技术方案，采用线性模型对一组或多组线性或非线性数学表达式进行第三次建模，获取的芯片总体得分表达式如下：
Figure SMS_58
；
其中，
Figure SMS_59
为效率数学模型，
Figure SMS_60
为效率数学模型的权重系数，
Figure SMS_61
为功耗数学模型，
Figure SMS_62
为功耗数学模型的权重系数，
Figure SMS_63
为面积数学模型，
Figure SMS_64
为面积数学模型的权重系数。
作为优选的技术方案，基于芯片总体得分表达式中的效率、功耗及面积的权重占比，权重占比得分的最大值为最优芯片架构。
第二方面，本说明书提供一种基于数学建模设计芯片架构的系统，包括：
划分模块，用于配置为将芯片划分多个模块，并使用数学表示模块内多种参数属性；
第一建模模块，用于配置为对多个模块和对应的多种参数构建成的芯片架构进行第一次建模，获得多种芯片架构的效率数学模型、功耗数学模型及面积数学模型；
第二建模模块，用于配置为对多种芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得芯片架构的一组或多组线性或非线性数学表达式；
第三建模模块，用于配置为对一组或多组线性或非线性数学表达式进行第三次建模，获取芯片总体得分表达式；
确定模块，用于配置为根据芯片总体得分表达式，确定最优芯片架构。
第三方面，本说明书提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现如上述的方法。
第四方面，本说明书提供一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上述的方法。
本发明采用的技术方案达到的有益效果：本发明提出的基于数学建模设计芯片架构的方法及系统，通过在芯片架构设计阶段对芯片架构参数进行遍历，对芯片性能进行仿真建模，从而实现相对最优的芯片架构。该方法的优势为量化芯片架构迭代过程，最大程度避免主观经验对架构方案的影响；自动化工具遍历所有可能的芯片架构，找到全局相对最优的组合；整体架构迭代效率更高，缩短芯片相对最优架构迭代周期。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，构成本发明的一部分，本发明的示意性实施例及其说明解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例1公开的基于数学建模设计芯片架构的方法流程示意图；
图2为本发明实施例1公开的基于数学建模设计芯片架构的系统示意图；
图3为适于用来实现本发明实施例的终端设备或服务器的计算机系统的结构示意图。
具体实施方式
以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
现有方法的芯片架构一般是通过比较粗糙的计算为主要依据，对芯片性能和效率进行大概的估计，其估计过程过于依赖主观判断，再基于生产出来的芯片进行实际性能测试，并依据测试结果对芯片进行迭代，需要进行两三次迭代升级后才能比较好的满足其功能需求，整个过程过度依赖主观性判断，而迭代所耗费时间过长、效率低。
鉴于此，根据图1，本说明书提供一种基于数学建模设计芯片架构的方法，包括：
步骤101，将芯片划分多个模块，并使用数学表示模块内多种参数属性。
将芯片架构设计划分成不同模块，在本说明书中主要是以功能性进行划分，还可以是其他划分方式，需根据实际所需选择，在本说明书中不做具体限定。
步骤102，对多个模块和对应的多种参数构建成的芯片架构进行第一次建模，获得多种芯片架构的效率数学模型、功耗数学模型及面积数学模型。
步骤103，对多种芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得芯片架构的一组或多组线性或非线性数学表达式。
步骤104，对一组或多组线性或非线性数学表达式进行第三次建模，获取芯片总体得分表达式。
步骤105，根据芯片总体得分表达式，确定最优芯片架构。
基于现有的芯片架构的设计方法具有过于依赖主观性判断、芯片迭代时间过长以及效率低的弊端，为改进这几点，本申请提出一种基于数学建模设计芯片架构的方法，通过在芯片架构设计阶段对芯片架构参数进行遍历，对芯片性能进行仿真建模，从而实现相对最优的芯片架构。该方法的优势为量化芯片架构迭代过程，最大程度避免主观经验对架构方案的影响；自动化工具遍历所有可能的芯片架构，找到全局相对最优的组合；整体架构迭代效率更高，缩短芯片相对最优架构迭代周期。
在本说明书的一个实施例中，步骤101和102具体包括：
将芯片按照性能进行划分为多个模块，模块至少包括中央处理器模块、片上网络模块、协处理单元模块、高速外设模块、低速外设模块、存储单元模块。
中央处理器模块内参数属性及相应的数学表示至少包括：CPU核数
Figure SMS_65
；CPU频率
Figure SMS_66
；CPU数据位宽
Figure SMS_67
；CPU缓存大小
Figure SMS_68
；
片上网络模块内参数属性及数学表示至少包括：NoC频率
Figure SMS_69
；NoC数据位宽
Figure SMS_70
；NoC传输延迟
Figure SMS_71
；
协处理单元模块内参数属性及数学表示至少包括：ACU频率
Figure SMS_72
；ACU数据位宽
Figure SMS_73
；ACU峰值算力
Figure SMS_74
；ACU吞吐率
Figure SMS_75
；
高速外设模块内参数属性及数学表示至少包括：HSIO频率
Figure SMS_76
；HSIO数据位宽
Figure SMS_77
；HSIO传输延迟
Figure SMS_78
；
低速外设模块内参数属性及数学表示至少包括：LSIO频率
Figure SMS_79
；LSIO数据位宽
Figure SMS_80
；LSIO传输延迟
Figure SMS_81
；
存储单元模块内参数属性及数学表示至少包括：MEM频率
Figure SMS_82
；MEM数据位宽
Figure SMS_83
；MEM存储空间大小
Figure SMS_84
；MEM传输延迟
Figure SMS_85
。
具体的，分析芯片架构参数，在设计阶段对芯片架构参数进行遍历，即将芯片架构根据性能划分成不同模块的参数组合，以便更好的应用于不同场景内。比如手机、显示屏等。
芯片的主要模块包括：中央处理器模块、片上网络模块、协处理单元模块、高速外设模块、低速外设模块、存储单元模块，但不限于此。同时，也针对每个模块给出了上述几项主要性能参数，但不限于此。在本说明书中仅针上述给出的几个主要模块及对应的多项参数进行说明。
在实际应用场景内，需要根据不同场景选取芯片中模块以及模块内参数组合，以最大化发挥芯片的作用，因此，在本说明书中的方案是在设计阶段提前对芯片架构参数进行遍历，不仅可以结合场景选择最优的芯片架构组合方式，还可以缩短迭代时间。
步骤101具体还包括：模块内多种参数与效率为正比关系；功能模块内多种参数与功耗为反比关系。
具体的，芯片架构设计的数学模型具有多种，并不限于本说明书中列举的一种，具体构建的数学模型取决于架构。然而，一般情况下，各参数与效率为正比关系，各参数与功耗为反比关系。
在本说明书的一个实施例中，步骤102具体包括：
效率数学模型包括：
Figure SMS_86
其中，
Figure SMS_95
表示CPU效率系数，
Figure SMS_89
表示CPU效率scale参数，
Figure SMS_103
为CPU的效率，
Figure SMS_91
为双曲正切三角函数，
Figure SMS_99
为CPU效率移位参数；
Figure SMS_93
表示NOC效率系数，
Figure SMS_101
表示NoC效率scale参数，
Figure SMS_90
为NoC的效率，
Figure SMS_102
为NoC效率移位参数；
Figure SMS_87
表示ACU效率scale参数，
Figure SMS_106
为ACU的效率，
Figure SMS_92
为ACU效率移位参数；
Figure SMS_100
表示HSIO效率scale参数，
Figure SMS_94
为HSIO的效率，
Figure SMS_105
为HSIO效率移位参数；
Figure SMS_96
表示LSIO效率scale参数，
Figure SMS_104
为LSIO的效率，
Figure SMS_97
为LSIO效率移位参数；
Figure SMS_107
表示MEM效率scale参数，
Figure SMS_88
为MEM的效率，
Figure SMS_98
为MEM效率移位参数；
功耗数学模型包括：
Figure SMS_108
;
其中，
Figure SMS_109
代表CPU的功耗，
Figure SMS_110
代表NoC的功耗，
Figure SMS_111
代表ACU的功耗，
Figure SMS_112
代表HSIO的功耗，
Figure SMS_113
代表LSIO的功耗，
Figure SMS_114
代表MEM的功耗；
面积数学模型包括：
Figure SMS_115
；
其中，
Figure SMS_116
代表CPU的面积，
Figure SMS_117
代表NoC的面积，
Figure SMS_118
代表ACU的面积，
Figure SMS_119
代表HSIO的面积，
Figure SMS_120
代表LSIO的面积，
Figure SMS_121
代表MEM的面积。
具体的，分析芯片架构参数对芯片总体效率的影响，对其进行建模。同一架构的芯片在不同应用场景下有不同的效率。因此，需要根据模型结果计算不同场景下芯片架构对应的计算效率，功耗，面积等指标，用
Figure SMS_122
表征各参数，E i 表征芯片效率，P i 表征芯片功耗，A i 表征芯片面积，其模型如下：
a) 芯片效率模型
Figure SMS_123
其中，
Figure SMS_124
；
Figure SMS_125
；
Figure SMS_126
；
Figure SMS_127
；
Figure SMS_128
；
Figure SMS_129
；
Figure SMS_132
表示CPU效率系数；
Figure SMS_137
表示NOC效率系数；
Figure SMS_141
表示CPU效率scale参数；
Figure SMS_131
表示ACU效率scale参数；
Figure SMS_136
表示HSIO效率scale参数；
Figure SMS_140
表示LSIO效率scale参数；
Figure SMS_144
表示MEM效率scale参数；Tanh为双曲正切三角函数；
Figure SMS_130
为CPU效率移位参数；
Figure SMS_134
为NOC效率移位参数；
Figure SMS_138
为ACU效率移位参数；
Figure SMS_142
为HSIO效率移位参数；
Figure SMS_133
为LSIO效率移位参数；
Figure SMS_135
为MEM效率移位参数；
Figure SMS_139
为效率系数，为常数；
Figure SMS_143
为吞吐率系数，为常数。
b) 芯片功耗模型
Figure SMS_145
其中，
Figure SMS_146
；
Figure SMS_147
；
Figure SMS_148
；
Figure SMS_149
；
Figure SMS_150
；
Figure SMS_151
；
Figure SMS_152
为CPU带宽功耗系数；
Figure SMS_153
为MEM带宽功耗系数。
c) 芯片面积模型
Figure SMS_154
其中，
Figure SMS_155
Figure SMS_156
Figure SMS_157
Figure SMS_158
Figure SMS_159
Figure SMS_160
Figure SMS_161
为CPU带宽面积系数；
Figure SMS_162
为MEM带宽面积系数。
在本说明书的一个实施例中，步骤103具体包括：
采用线性或非线性模型对多个芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模。
具体的，将上述计算得到的每一个芯片架构的效率值、功耗值以及面积值做进一步处理，即采用线性或非线性模型进行第二次建模，得到每一种芯片架构的线性或非线性的数学表达式。
具体而言，在得到芯片架构的效率数学模型、功耗数学模型及面积数学模型后，通过分析这些函数中变量之间的关系，可以初步确定所需的数学表达式类型（线性或非线性），根据已有的实验数据及其他相关资料，运用机器学习的方法，拟合出一组或多组参数，用于对数学表达式进行修正和优化。这些参数可以用来评估不同芯片架构的性能、功耗和面积，从而得到比较准确的数学模型。
在选择第二次建模的模型时，根据数据的分布情况选择相适配的模型，如果数据特征分布呈现线性关系，那么线性回归、多项式回归等线性模型更为适合，而在数据特征分布较为复杂时，更适合使用逻辑回归、决策树等非线性模型。
在选择模型进行二次建模后，需要进行实验验证，通过对模型的预测结果和实际数据进行比较，评估模型的效果和准确性。在实验过程中，如果发现某些模型无法达到满足精度要求，则需要重新考虑模型选择。
鉴于不同的芯片架构的效率数学模型、功耗数学模型及面积数学模型中的数据分布不一而同，只有当数据类型和特征、数据分布、模型假设和实验预测都符合预期要求的情况下，才能选择合适的二次建模模型，在此不再一一示例说明。
在本说明书的一个实施例中，步骤104具体包括：
采用线性模型对一组或多组线性或非线性数学表达式进行第三次建模，获取的芯片总体得分表达式如下：
Figure SMS_163
；
其中，
Figure SMS_164
为效率数学模型，
Figure SMS_165
为效率数学模型的权重系数，
Figure SMS_166
为功耗数学模型，
Figure SMS_167
为功耗数学模型的权重系数，
Figure SMS_168
为面积数学模型，
Figure SMS_169
为面积数学模型的权重系数。
具体的，上述步骤103中获得的每一个芯片架构的线性或非线性的数学表达式，采用线性模型进行第三次建模，获得所有芯片架构的总的表达式，这总的表达式涉及芯片架构效率、功耗以及面积权重。
在本说明书的一个实施例中，步骤105具体包括：
基于芯片总体得分表达式中的效率、功耗及面积的权重占比，权重占比得分的最大值为最优芯片架构。其中，权重占比得分反应了效率、功耗及面积的权重对芯片总体得分的贡献程度，效率模型、功耗模型及面积模型乘以各自的权重之后的加权总分即可视为权重占比得分。
具体的，根据模型分析的效率、功耗及面积的权重占比，选择适用对应场景下的芯片架构，并根据结果进行芯片架构迭代。
在实际应用场景内，需要结合场景选择最优芯片架构，比如芯片应用的场景为手机设备领域，则选择效率占比权重大。
根据图2，本说明书提供一种基于数学建模设计芯片架构的系统，包括：
划分模块201，用于配置为将芯片划分多个模块，并使用数学表示模块内多种参数属性；
第一建模模块202，用于配置为对多个模块和对应的多种参数构建成的芯片架构进行第一次建模，获得多种芯片架构的效率数学模型、功耗数学模型及面积数学模型；
第二建模模块203，用于配置为对多种芯片架构的效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得芯片架构的一组或多组线性或非线性数学表达式；
第三建模模块204，用于配置为对一组或多组线性或非线性数学表达式进行第三次建模，获取芯片总体得分表达式；
确定模块205，用于配置为根据芯片总体得分表达式，确定最优芯片架构。
本说明书实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现如上述任一实施例所述的方法。
本说明书实施例提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上述的方法。
下面参考图3示出了适于用来实现本发明实施例的终端设备的计算机系统300的结构示意图。图3出的终端设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图3所示，计算机系统300包括中央处理单元（CPU）301，其可以根据存储在只读存储器（ROM）302中的程序或者从存储部分308加载到随机访问存储器（RAM）303中的程序而执行各种适当的动作和处理。在RAM 303中，还存储有系统300操作所需的各种程序和数据。CPU 301、ROM 302以及RAM 303通过总线304彼此相连。输入/输出（I/O）接口305也连接至总线304。
以下部件连接至I/O接口305：包括键盘、鼠标等的输入部分306；包括诸如阴极射线管（CRT）、液晶显示器（LCD）等以及扬声器等的输出部分307；包括硬盘等的存储部分308；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分309。通信部分309经由诸如因特网的网络执行通信处理。驱动器310也根据需要连接至I/O接口305。可拆卸介质311，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器310上，以便于从其上读出的计算机程序根据需要被安装入存储部分308。
特别地，根据本发明公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分309从网络上被下载和安装，和/或从可拆卸介质311被安装。在该计算机程序被中央处理单元（CPU）301执行时，执行本发明的系统中限定的上述功能。
需要说明的是，本发明所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑磁盘只读存储器（CD-ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。
附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本发明实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的模块也可以设置在处理器中，例如，可以描述为：一种处理器包括发送模块、获取模块、确定模块和第一处理模块。其中，这些模块的名称在某种情况下并不构成对该模块本身的限定，例如，发送模块还可以被描述为“向所连接的服务端发送图片获取请求的模块”。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (11)

1.一种基于数学建模设计芯片架构的方法，其特征在于，包括：
将芯片划分多个模块，并使用数学表示所述模块内多种参数属性；
对多个所述模块和对应的多种所述参数构建成的芯片架构进行第一次建模，获得多种所述芯片架构的效率数学模型、功耗数学模型及面积数学模型；
对多种所述芯片架构的所述效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得一组或多组线性或非线性数学表达式；
对一组或多组所述线性或非线性数学表达式进行第三次建模，构建芯片架构总体得分表达式；
根据所述芯片总体得分表达式，确定最优芯片架构。
2.根据权利要求1所述的方法，其特征在于，进一步包括：
将所述芯片按照性能进行划分为多个模块，所述模块至少包括中央处理器模块、片上网络模块、协处理单元模块、高速外设模块、低速外设模块、存储单元模块。
3.根据权利要求2所述的方法，其特征在于，进一步包括：
所述模块内多种参数与效率为正比关系；
所述模块内多种参数与功耗为反比关系。
4.根据权利要求2所述的方法，其特征在于，进一步包括：
所述中央处理器模块内参数属性及相应的数学表示至少包括：CPU核数
Figure QLYQS_1
；CPU频率
Figure QLYQS_2
；CPU数据位宽
Figure QLYQS_3
；CPU缓存大小
Figure QLYQS_4
；
所述片上网络模块内参数属性及数学表示至少包括：NoC频率
Figure QLYQS_5
；NoC数据位宽
Figure QLYQS_6
；NoC传输延迟
Figure QLYQS_7
；
所述协处理单元模块内参数属性及数学表示至少包括：ACU频率
Figure QLYQS_8
；ACU数据位宽
Figure QLYQS_9
；ACU峰值算力
Figure QLYQS_10
；ACU吞吐率
Figure QLYQS_11
；
所述高速外设模块内参数属性及数学表示至少包括：HSIO频率
Figure QLYQS_12
；HSIO数据位宽
Figure QLYQS_13
；HSIO传输延迟
Figure QLYQS_14
；
所述低速外设模块内参数属性及数学表示至少包括：LSIO频率
Figure QLYQS_15
；LSIO数据位宽
Figure QLYQS_16
；LSIO传输延迟
Figure QLYQS_17
；
所述存储单元模块内参数属性及数学表示至少包括：MEM频率
Figure QLYQS_18
；MEM数据位宽
Figure QLYQS_19
；MEM存储空间大小
Figure QLYQS_20
；MEM传输延迟
Figure QLYQS_21
。
5.根据权利要求4所述的方法，其特征在于，进一步包括：
所述效率数学模型包括：
Figure QLYQS_27
其中，
Figure QLYQS_23
表示CPU效率系数，
Figure QLYQS_35
表示CPU效率scale参数，
Figure QLYQS_24
为CPU的效率，
Figure QLYQS_40
为双曲正切三角函数，
Figure QLYQS_29
为CPU效率移位参数；
Figure QLYQS_37
表示NOC效率系数，
Figure QLYQS_31
表示NoC效率scale参数，
Figure QLYQS_38
为NoC的效率，
Figure QLYQS_25
为NoC效率移位参数；
Figure QLYQS_36
表示ACU效率scale参数，
Figure QLYQS_28
为ACU的效率，
Figure QLYQS_39
为ACU效率移位参数；
Figure QLYQS_32
表示HSIO效率scale参数，
Figure QLYQS_43
为HSIO的效率，
Figure QLYQS_30
为HSIO效率移位参数；
Figure QLYQS_41
表示LSIO效率scale参数，
Figure QLYQS_33
为LSIO的效率，
Figure QLYQS_42
为LSIO效率移位参数；
Figure QLYQS_22
表示MEM效率scale参数，
Figure QLYQS_34
为MEM的效率，
Figure QLYQS_26
为MEM效率移位参数；
所述功耗数学模型包括：
Figure QLYQS_44
；
其中，
Figure QLYQS_45
代表CPU的功耗，
Figure QLYQS_46
代表NoC的功耗，
Figure QLYQS_47
代表ACU的功耗，
Figure QLYQS_48
代表HSIO的功耗，
Figure QLYQS_49
代表LSIO的功耗，
Figure QLYQS_50
代表MEM的功耗；
所述面积数学模型包括：
Figure QLYQS_51
；
其中，
Figure QLYQS_52
代表CPU的面积，
Figure QLYQS_53
代表NoC的面积，
Figure QLYQS_54
代表ACU的面积，
Figure QLYQS_55
代表HSIO的面积，
Figure QLYQS_56
代表LSIO的面积，
Figure QLYQS_57
代表MEM的面积。
6.根据权利要求1所述的方法，其特征在于，进一步包括：
采用线性或非线性模型对多个所述芯片架构的所述效率数学模型、功耗数学模型及面积数学模型进行第二次建模。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
采用线性模型对一组或多组所述线性或非线性数学表达式进行第三次建模，获取的芯片总体得分表达式如下：
Figure QLYQS_58
；
其中，
Figure QLYQS_59
为效率数学模型，
Figure QLYQS_60
为效率数学模型的权重系数，
Figure QLYQS_61
为功耗数学模型，
Figure QLYQS_62
为功耗数学模型的权重系数，
Figure QLYQS_63
为面积数学模型，
Figure QLYQS_64
为面积数学模型的权重系数。
8.根据权利要求7所述的方法，其特征在于，进一步包括：
基于芯片总体得分表达式中的效率、功耗及面积的权重占比，所述权重占比得分的最大值为最优芯片架构。
9.一种基于数学建模设计芯片架构的系统，其特征在于，包括：
划分模块，用于配置为将芯片划分多个模块，并使用数学表示模块内多种参数属性；
第一建模模块，用于配置为对多个所述模块和对应的多种所述参数构建成的芯片架构进行第一次建模，获得多种所述芯片架构的效率数学模型、功耗数学模型及面积数学模型；
第二建模模块，用于配置为对多种所述芯片架构的所述效率数学模型、功耗数学模型及面积数学模型进行第二次建模，获得芯片架构的一组或多组线性或非线性数学表达式；
第三建模模块，用于配置为对一组或多组所述线性或非线性数学表达式进行第三次建模，获取芯片总体得分表达式；
确定模块，用于配置为根据所述芯片总体得分表达式，确定最优芯片架构。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的程序，其特征在于，所述处理器执行所述程序时实现如权利要求1 -8任一项所述的方法。
11.一种计算机可读存储介质，其上存储有程序，其特征在于，该程序被处理器执行时
实现如权利要求 1-8任一项所述的方法。
CN202310452337.5A 2023-04-25 2023-04-25 一种基于数学建模设计芯片架构的方法及系统 Pending CN116187235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310452337.5A CN116187235A (zh) 2023-04-25 2023-04-25 一种基于数学建模设计芯片架构的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310452337.5A CN116187235A (zh) 2023-04-25 2023-04-25 一种基于数学建模设计芯片架构的方法及系统

Publications (1)

Publication Number Publication Date
CN116187235A true CN116187235A (zh) 2023-05-30

Family

ID=86434808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310452337.5A Pending CN116187235A (zh) 2023-04-25 2023-04-25 一种基于数学建模设计芯片架构的方法及系统

Country Status (1)

Country Link
CN (1) CN116187235A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210118754A1 (en) * 2019-10-16 2021-04-22 Pdf Solutions, Inc. Die level product modeling without die level input data
CN114722746A (zh) * 2022-05-24 2022-07-08 苏州浪潮智能科技有限公司 一种芯片辅助设计方法、装置、设备及可读介质
CN115392178A (zh) * 2022-08-10 2022-11-25 广东工业大学 芯片布局方法、芯片布局设备和计算机可读存储介质
US20220405450A1 (en) * 2021-06-22 2022-12-22 Lightmatter, Inc. Architecting an integrated circuit or system using machine learning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210118754A1 (en) * 2019-10-16 2021-04-22 Pdf Solutions, Inc. Die level product modeling without die level input data
US20220405450A1 (en) * 2021-06-22 2022-12-22 Lightmatter, Inc. Architecting an integrated circuit or system using machine learning
CN114722746A (zh) * 2022-05-24 2022-07-08 苏州浪潮智能科技有限公司 一种芯片辅助设计方法、装置、设备及可读介质
CN115392178A (zh) * 2022-08-10 2022-11-25 广东工业大学 芯片布局方法、芯片布局设备和计算机可读存储介质

Similar Documents

Publication Publication Date Title
US11423311B2 (en) Automatic tuning of artificial neural networks
US10656962B2 (en) Accelerate deep neural network in an FPGA
US20210350233A1 (en) System and Method for Automated Precision Configuration for Deep Neural Networks
CN114862656B (zh) 基于多gpu的分布式深度学习模型训练代价的获取方法
JP7287397B2 (ja) 情報処理方法、情報処理装置及び情報処理プログラム
US11651198B2 (en) Data processing method and apparatus for neural network
CN112163601A (zh) 图像分类方法、系统、计算机设备及存储介质
CN114207625A (zh) 用于性能优化的分布式深度学习的系统感知选择性量化
CN110874634A (zh) 神经网络的优化方法及装置、设备和存储介质
CN115392441A (zh) 量化神经网络模型的片内适配方法、装置、设备及介质
CN112488287A (zh) 卷积神经网络压缩方法、系统、设备及介质
WO2021244203A1 (zh) 参数优化的方法、电子设备和存储介质
CN116762080A (zh) 神经网络生成装置、神经网络运算装置、边缘设备、神经网络控制方法以及软件生成程序
CN117351299A (zh) 图像生成及模型训练方法、装置、设备和存储介质
CN116187235A (zh) 一种基于数学建模设计芯片架构的方法及系统
CN116701143A (zh) 性能分析方法、装置、系统、计算设备及存储介质
CN116306879A (zh) 数据处理方法、装置、电子设备以及存储介质
CN116227332A (zh) 一种transformer混合比特量化方法及系统
CN114065913A (zh) 模型量化方法、装置及终端设备
CN111797991A (zh) 一种深度网络模型压缩系统、方法及装置
CN114565080A (zh) 神经网络压缩方法及装置、计算机可读介质、电子设备
CN112149826B (zh) 深度神经网络推理计算中一种基于Profile图的优化方法
CN114998649A (zh) 图像分类模型的训练方法、图像分类方法及装置
Ren et al. Hardware implementation of KLMS algorithm using FPGA
CN113361677B (zh) 神经网络模型的量化方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230530

RJ01 Rejection of invention patent application after publication