JP2022552981A - ダイレベル入力データなしのダイレベル製品モデリング - Google Patents
ダイレベル入力データなしのダイレベル製品モデリング Download PDFInfo
- Publication number
- JP2022552981A JP2022552981A JP2022522763A JP2022522763A JP2022552981A JP 2022552981 A JP2022552981 A JP 2022552981A JP 2022522763 A JP2022522763 A JP 2022522763A JP 2022522763 A JP2022522763 A JP 2022522763A JP 2022552981 A JP2022552981 A JP 2022552981A
- Authority
- JP
- Japan
- Prior art keywords
- die
- wafer
- yield
- level
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 25
- 238000010801 machine learning Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005259 measurement Methods 0.000 abstract description 13
- 238000004886 process control Methods 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 76
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Medical Informatics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- General Factory Administration (AREA)
Abstract
ダイにおけるプロセス制御パラメータを帰属させるための、各ダイについての機械学習モデル。このモデルは、ウェハ全体にわたる複数のテストサイトにおけるウェハソートパラメトリック測定、ならびにウェハの歩留まり結果に基づいている。これは、改善された歩留まり結果につながる異常値空間パターンのより良好な分析を可能にする。【選択図】図6
Description
関連出願の相互参照
本出願は、その全体が参照により本明細書に組み込まれる、2019年10月16日に出願された「Die Level Semiconductor Product Modeling without Die Level Input Data」と題する米国仮出願第62/916163号の優先権を主張する。
本出願は、その全体が参照により本明細書に組み込まれる、2019年10月16日に出願された「Die Level Semiconductor Product Modeling without Die Level Input Data」と題する米国仮出願第62/916163号の優先権を主張する。
本出願は、半導体ウェハのモデリングに関し、より詳細には、ダイレベルパラメータのモデリングに関する。
半導体製品のダイレベルの歩留まりを予測することは、様々な理由で、非常に困難である。以前の世代では、製品の歩留まりは、欠陥限定であることが多く、ダイレベルの歩留まりをモデリングするには、広範な光学的欠陥データが必要であった。プロセス制御モニタ(PCM)測定を用いて歩留まりまたはウェハソートのパラメトリック測定の空間パターンをモデリングするほとんどの取り組みは、PCM測定を補間または外挿し、各ウェハでのPCM測定を試行し、予測することに焦点を当てている。これを行うために、いくつかのウェハ上のテスト構造の電気的測定は、はるかに大きいウェハ群の代表として行われ、次いで、固定パラメータマップを作成するために使用される。これらの取り組みは、不良ウェハの原因となることが多い空間パターンの変化を考慮することができなかったので、一般に成功していない。
さらに、主にコスト制限のために、各層で測定できるウェハの割合はほんのわずかであり、ほとんどのウェハではダイレベル予測は事実上不可能である。より最近の世代の歩留まりは、欠陥よりもパラメータ変動によって駆動されることが多く、各ダイ上で実行することができるパラメトリック測定から直接歩留まりをモデリングする機会を提供する。
しかしながら、ここでもコストが障害となる。しばしばPCMまたはWAT(ウェハ受入れテスト)データとして知られるスクライブライン構造の初期パラメトリック測定は、通常、各ウェハ上の限られた数のサイト、しばしばわずか5~10サイトで実行される。PCMデータを使用して各ダイ上のウェハソート歩留まりまたはウェハソートパラメータを予測することは、特に、各ウェハ上の各変数の重要性を指定することができる場合、貴重である。PCM測定は、一般に、パラメトリック歩留まり損失およびウェハソートパラメータに相関することがよく知られているので、ウェハ歩留まりと各ウェハのパラメータの平均値の両方を予測するために、それらを使用して、多くのウェハレベルモデルがうまく作成されてきた。しかしながら、上述したように、PCM測定は、通常、ウェハ上のほんの少数のサイトにのみ利用可能であるので、ダイレベルでの歩留まりを予測することは特に困難である。ダイレベルの歩留まりを予測するために、最も一般的なアプローチは、各ダイにおけるPCMパラメータの値を、補間によって、または想定されるモデル形式を利用可能なPCMデータに適合させることによって、帰属させることである。これは、利用可能なサイトが限られており、各PCMパラメータのモデル形式が不確実であるために、ほんのわずかしか成功していない。
したがって、各ダイのPCMパラメータを明示的に帰属させることに関連付けられた誤差なしに、PCMパラメータから直接ダイ歩留まりまたはダイレベルウェハソートパラメータを予測することが望ましい。
半導体ウェハのダイごとに機械学習モデルが作成される。ウェハにわたって分散された複数のテストサイトからテストデータが取得される。ウェハのダイレベルマップが取得される。テストデータおよびダイレベルマップに基づいて、各モデルは、それぞれのダイの歩留まりを予測し、ダイのプロセス制御パラメータを帰属させるように構成されている。
ウェハは、集積回路の製造に使用される半導体材料の薄片である。一般に、ウェハ上の個々のダイ上に多くの同一の回路が形成され、製造が完了すると、スクライブラインでダイがスライスされて個々の回路を分離し、パッケージングされる。スクライブラインに近い任意の構造は、このプロセスの間に破壊され、その領域は、製品回路を作成するのに役に立たなくなる。しかしながら、これらのスクライブラインスペースは、ダイをスライスする前に測定されるテスト構造を作成するのに理想的である。
ダイをスライスする前に、ウェハ上の様々なテストサイトに形成されたスクライブラインテスト構造において、ウェハ受入れテスト(WAT)またはプロセス制御モニタリング(PCM)などのテストプロトコルが実行される。一例では、9つのテストサイトがウェハ上で測定される。ウェハにわたる変動を理解するために、ウェハの縁部付近にテストサイトのいくつかを配置することが理想的である。しかしながら、通常、測定の品質を改善するために、ウェハの縁部から離れた位置にテストサイトを配置することが好ましい。
ダイレベルの歩留まり予測を改善するために、各テストサイトから取得されたテストデータをモデルへの別個の入力変数として使用して、ウェハ上のダイごとに別個のプロセッサベースのモデルを構築することができる。さらに、モデルは、サイトごと、ダイごと、ウェハごと、および/またはロットごとに構築することができる。現代の機械学習技術を使用して、性能をもたらすためのパラメータ間の関係について連続的に学習するために、最初にデータのトレーニングセットから、および新しく取得されたデータから更新された、複雑な非線形関係を学習するアルゴリズムベースのソフトウェアモデルを構成することができる。例えば、ニューラルネットワークは、機械学習モデルの実装の一例であり、XGBoostは、極めて複雑なツリーモデルに基づく別の機械学習モデルである。
プロセスパラメータと変数との間の複雑なデータ関係は、単変量または多変量、あるいはその両方とすることができる。様々なパラメータおよび変数をダイレベル性能の代表としてより良く評価するための分析フレームワークを提供することによって、全体として一貫してより良い歩留まり性能を得ることができる。複雑なデータ関係から、各ダイの関連する入力パラメータを、そのダイに固有のモデルによって暗黙的に帰属させてもよい。
プロセッサベースのモデルは、デスクトップベース、すなわちスタンドアロン、またはネットワークシステムの一部とすることができるが、処理され、何らかの対話性で表示される情報の負荷が大きいことを考えると、プロセッサ機能(CPU、RAMなど)は、効率を最大限にするために最新技術であるべきである。半導体ファウンドリ環境では、Exensio(登録商標)分析プラットフォームは、GUIテンプレートを構築するための有用な選択肢である。一実施形態では、処理ルーチンのコーディングは、主に機械語モデルのコーディングに使用されるPythonオブジェクト指向プログラミング言語と互換性のあるSpotfire(登録商標)解析ソフトウェアバージョン7.11以上を使用して行われ得る。
重要なことは、各ダイの各PCMパラメータを暗黙的に帰属させるのに必要な複雑な非線形関係を学習し理解することである。各PCM値を明示的に予測するにはPCMデータが不十分であるため、この帰属は、帰属されたPCM値が暗黙的に予測され得るように、ダイの歩留まりによって駆動される。モデルについて暗黙的な帰属形式が選択されるか明示的な帰属形式が選択されるかにかかわらず、精度は、図に示されるように、ロット、ウェハ、およびダイレベルでの予測される歩留まりと実際の歩留まりとの間の相関によって明確に実証される。
図1は、複数のロットにわたる多数のウェハの予測される歩留まり対実際の歩留まりのウェハレベル散布図100であり、予測される歩留まりと実際の歩留まりとの間の線形相関が線120として示されている。予測される歩留まりと実際の歩留まりとの線形相関は、0.561の相互検証されたr二乗値を有し、実際の歩留まりに対する予測される歩留まりの約56%のすべてのウェハの平均の相関を示す。
101~109とラベル付けされたいくつかの個々のウェハは、例示の目的のために、本明細書および図面において特に参照される。例えば、図1に示されるウェハレベルの相関によれば、ウェハ103は、予測される歩留まりと実際の歩留まりとの間の相関が比較的低く、ウェハ102および109は、予測される歩留まりと実際の歩留まりとの間の相関が比較的高い。
図2を参照すると、同じウェハのロットレベル散布図200は、ドリルダウンし、ダイレベルモデルに追加の入力を提供するのに役立ち、ロットレベルでの追加の差異を示す。
歩留まりは、故障したダイについては0の値を有し、合格したダイについては1の値を有する2進変数であり、予測は、ダイが歩留まりを生じる確率を示す0と1との間の数であるので、予測される歩留まりを、各ダイおよびそれに直接隣接するダイの平均の実際の歩留まりと比較することがより有用である。これは平滑化と呼ばれ、すべての数字における実際の歩留まりおよび予測される歩留まりは、この方法を使用して平滑化されている。
予測される平滑化歩留まり対実際の平滑化歩留まりのダイレベル相関は、9個のサンプルウェハ101~109に対応する図3の一連のプロットに示されている。例えば、ウェハ109のダイ相関は、0.757の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約76%の相関を示し、ウェハ108のダイ相関は、0.580の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約58%の相関を示し、ウェハ107のダイ相関は、0.057の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約6%の相関を示し、ウェハ106のダイ相関は、0.714の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約71%の相関を示し、ウェハ105のダイ相関は、0.293の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約29%の相関を示し、ウェハ104のダイ相関は、0.755の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約76%の相関を示し、ウェハ103のダイ相関は、0.430の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約43%の相関を示し、ウェハ102のダイ相関は、0.495の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約50%の相関を示し、最後に、ウェハ101のダイ相関は、0.331の平均r二乗値を有し、このウェハ上のダイの予測される歩留まりと実際の歩留まりとの間の約33%の相関を示す。
これらの結論は、図4の予測されるヒートマップおよび図5の実際のヒートマップにおけるウェハ101~109について示されるように、ダイモデルについての空間相関を調べることによってさらに確認することができる。歩留まりの結果がより低い場合でも、モデルは、最終的なマップをかなり良好に予測する。ウェハ103、104、105、106、108、および109のウェハマップの視覚的類似性は明らかである。ウェハ101および107は、視覚的に非常に異なっており、図3の相関プロットは、これらのウェハが空間r二乗について低い値を有することを示す。
この概念は、実際には、入力から出力へのマッピングであるが、入力から、主な場合には歩留まりである、所望の出力への複雑な関係の分析に基づいている。図6は、歩留まりのダイレベル予測を行うための簡単な方法を示すフローチャートである。ステップ202において、ウェハにわたって形成されたテストサイトの各々から入力データが取得される。ステップ204において、ウェハのダイレベルマップが取得され、特徴および位置のグラフィカルな詳細を提供する。ステップ206において、ウェハ上の各ダイについて、個々のダイのために構成された機械学習モデルが、すべてのテストサイトからのテスト入力データに基づいて、そのダイの歩留まりを予測する。特徴の暗黙の帰属は、主として歩留まり性能によって駆動され、機械学習モデルによって学習され、連続的に更新された、単一のウェハ上のテストサイト全体からの入力データと個々のダイとの間の相互関係の発見は、個々のダイ特徴についてのPCM値への対応を確立する。オプションのステップ208において、モデルは、歩留まりに対する特定のPCM変数の相対的重要性を識別するのに役立つことができる。最後に、ステップ210において、モデルは、歩留まりのために空間パターンを評価する際に使用するために展開される。モデルについての意図された応答として製品歩留まりおよびウェハソートパラメータ測定を使用することによって、個々のダイについてのPCMパラメータを、特に、異常値空間パターンをモデル化するために、暗黙的に帰属させることが可能になる。
複数のサイトでPCM値を帰属させることに加えて、この同じ技法を使用して、ツール、チャンバ、保持時間、故障インジケータなどの計測データおよびウェハレベルデータなどの他のサイトレベルデータを組み込むことができる。
したがって、機械学習モデルは、各ダイについて、ウェハ全体にわたる複数のテストサイトでのウェハソートパラメータ測定に基づいて、期待されるプロセス制御パラメータと、そのウェハの歩留まり結果とを帰属させるように構成することができる。これは、改善された歩留まり結果につながる異常値空間パターンのより良好な分析を可能にする。
Claims (1)
- それぞれの複数のテストサイトの各々から複数のテストデータを取得することであって、前記複数のテストサイトは、半導体ウェハにわたって分散されている、取得することと、
前記ウェハのダイレベルマップを取得することと、
前記複数のテストデータおよび前記ダイレベルマップに基づいて、前記ダイレベルマップ上に示された前記ウェハ上の複数のダイの各々について、前記複数のダイのそれぞれをモデル化するように構成されたそれぞれの機械学習モデルを使用して、前記複数のダイの各々について歩留まりを予測することと、
を含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962916163P | 2019-10-16 | 2019-10-16 | |
US62/916,163 | 2019-10-16 | ||
PCT/US2020/056047 WO2021076937A1 (en) | 2019-10-16 | 2020-10-16 | Die level product modeling without die level input data |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022552981A true JP2022552981A (ja) | 2022-12-21 |
Family
ID=75492193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022522763A Pending JP2022552981A (ja) | 2019-10-16 | 2020-10-16 | ダイレベル入力データなしのダイレベル製品モデリング |
Country Status (6)
Country | Link |
---|---|
US (1) | US11972987B2 (ja) |
JP (1) | JP2022552981A (ja) |
KR (1) | KR20220082003A (ja) |
CN (1) | CN114556350A (ja) |
TW (1) | TW202129530A (ja) |
WO (1) | WO2021076937A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220122864A1 (en) * | 2020-10-20 | 2022-04-21 | Inference Tech, s.r.o. | Smart skip testing method for semiconductor manufacturing |
CN116187235A (zh) * | 2023-04-25 | 2023-05-30 | 九识(苏州)智能科技有限公司 | 一种基于数学建模设计芯片架构的方法及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015090774A1 (en) | 2013-12-17 | 2015-06-25 | Asml Netherlands B.V. | Yield estimation and control |
US9470743B2 (en) * | 2014-03-04 | 2016-10-18 | Nvidia Corporation | Dynamic yield prediction |
US10657638B2 (en) * | 2017-04-28 | 2020-05-19 | Mentor Graphics Corporation | Wafer map pattern detection based on supervised machine learning |
US11022642B2 (en) * | 2017-08-25 | 2021-06-01 | Pdf Solutions, Inc. | Semiconductor yield prediction |
US11199505B2 (en) | 2018-08-23 | 2021-12-14 | International Business Machines Corporation | Machine learning enhanced optical-based screening for in-line wafer testing |
-
2020
- 2020-10-16 US US17/072,817 patent/US11972987B2/en active Active
- 2020-10-16 WO PCT/US2020/056047 patent/WO2021076937A1/en active Application Filing
- 2020-10-16 CN CN202080072498.6A patent/CN114556350A/zh active Pending
- 2020-10-16 JP JP2022522763A patent/JP2022552981A/ja active Pending
- 2020-10-16 TW TW109135906A patent/TW202129530A/zh unknown
- 2020-10-16 KR KR1020227014546A patent/KR20220082003A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
WO2021076937A1 (en) | 2021-04-22 |
US20210118754A1 (en) | 2021-04-22 |
CN114556350A (zh) | 2022-05-27 |
TW202129530A (zh) | 2021-08-01 |
KR20220082003A (ko) | 2022-06-16 |
US11972987B2 (en) | 2024-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102637430B1 (ko) | 계측을 위한 신호-도메인 적응 | |
KR102258942B1 (ko) | 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법 | |
JP2022552981A (ja) | ダイレベル入力データなしのダイレベル製品モデリング | |
CN106971953B (zh) | 制造制程中的误差检测方法 | |
TWI503763B (zh) | 半導體處理控制方法和電腦可讀取紀錄媒體 | |
JP7354421B2 (ja) | エラー要因の推定装置及び推定方法 | |
US7962234B2 (en) | Multidimensional process window optimization in semiconductor manufacturing | |
US7533313B1 (en) | Method and apparatus for identifying outlier data | |
US11275665B2 (en) | Analysis system | |
Tikkanen et al. | Multivariate outlier modeling for capturing customer returns—How simple it can be | |
JP2022549407A (ja) | レジーム・シフトの識別及び分析のための方法及びシステム | |
JP2011054804A (ja) | 半導体製造装置の管理方法およびシステム | |
US8406904B2 (en) | Two-dimensional multi-products multi-tools advanced process control | |
JP2004186374A (ja) | 製造データ解析方法及びそれをコンピュータに実行させるプログラム | |
US20210117861A1 (en) | Machine learning variable selection and root cause discovery by cumulative prediction | |
CN101118423A (zh) | 虚拟测量预估模型的适用性选择方法与系统 | |
TW202328665A (zh) | 分析缺陷的方法 | |
CN113139332A (zh) | 一种自动化模型构建方法、装置及设备 | |
Jauhri et al. | Outlier detection for large scale manufacturing processes | |
WO2022092289A1 (ja) | 情報処理方法及び情報処理装置 | |
US11640160B2 (en) | Pattern-enhanced spatial correlation of test structures to die level responses | |
US20240219899A1 (en) | Monitoring and control of a semiconductor manufacturing process | |
EP4356419A1 (en) | Monitoring and control of a semiconductor manufacturing process | |
KR20230159527A (ko) | 재료에 대한 공유 데이터 유도 품질 제어 시스템 | |
CN116997915A (zh) | 共享数据感生的生产工艺改进 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231005 |