KR20220081888A - 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법 - Google Patents

반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20220081888A
KR20220081888A KR1020210138195A KR20210138195A KR20220081888A KR 20220081888 A KR20220081888 A KR 20220081888A KR 1020210138195 A KR1020210138195 A KR 1020210138195A KR 20210138195 A KR20210138195 A KR 20210138195A KR 20220081888 A KR20220081888 A KR 20220081888A
Authority
KR
South Korea
Prior art keywords
polishing
polishing composition
composition
semiconductor
accelerator
Prior art date
Application number
KR1020210138195A
Other languages
English (en)
Inventor
박한터
한덕수
권장국
홍승철
Original Assignee
에스케이씨솔믹스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨솔믹스 주식회사 filed Critical 에스케이씨솔믹스 주식회사
Priority to US18/255,600 priority Critical patent/US20240043718A1/en
Priority to PCT/KR2021/014480 priority patent/WO2022124559A1/ko
Publication of KR20220081888A publication Critical patent/KR20220081888A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1436Composite particles, e.g. coated particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법에 관한 것으로, 비정질탄소막(Amorphous carbon layer)의 연마 공정에 적용되어, 높은 연마율을 나타내고, 연마 공정 상에서의 탄소 잔여물(Carbon residue)의 반도체 기판에 대한 재흡착의 방지을 방지하여 결함 발생을 방지하고, 보관 안정성이 우수하다.
또한, 반도체 공정용 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공할 수 있다.

Description

반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법{POLISHING COMPOSTION FOR SEMICONDUCTOR PROCESS, MANUFACTURING METHOD OF POLISHING COMPOSITION AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE BY USING THE SAME}
본 발명은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자는 더욱 미세화, 고밀도화됨에 따라 더욱 미세한 패턴 형성 기술이 사용되고 있으며, 그에 따라 반도체 소자의 표면 구조가 더욱 복잡해지고 층간 막들의 단차도 더욱 커지고 있다. 반도체 소자를 제조하는 데 있어서 기판 상에 형성된 특정한 막에서의 단차를 제거하기 위한 평탄화 기술로서 화학적 기계적 연마(Chemical Mechanical Polishing: 이하 "CMP"라 칭함) 공정이 이용된다.
CMP 공정은 연마패드에 슬러리가 제공되면서 기판이 가압, 회전하며 표면이 연마된다. 공정의 단계에 따라 평탄화하고자 하는 대상이 달라지고, 이 때에 적용되는 슬러리의 물성에도 차이가 있다.
구체적으로 CMP 공정은 실리콘산화막(SiO2), 실리콘질화막(SiN) 등 유전체의 평탄화에 적용되어 왔을 뿐만 아니라 텅스텐(W), 구리(Cu) 등의 금속 배선에 대한 평탄화 공정에도 필수적으로 사용된다.
반도체 장치가 고집적화됨에 따라, 보다 미세한 패턴의 형성과 다층 구조의 회로 등이 요구되고 있다.
이를 위하여 식각 선택비 특성이 서로 다른 다양한 물질의 막들을 필요로 한다. 이러한 다양한 물질의 막들 중에 탄소 계열의 유기막은 다른 실리콘 함유막에 대하여 식각 선택비 특성이 좋아 마스크막이나 희생막으로 사용될 수 있다.
반도체 제조 공정에서 유기막에 대하여 화학적 기계적 연마(Chemical mechanical polishing) 공정을 진행하여 제거하는 것이 요구되고 있다. 그러나 반도체 제조 공정에서 적용되는 유기막에 대해, CMP 공정을 적용하여 효율적으로 연마할 수 있는 연마 조성물이 개발되지 못하고 있다.
상기의 문제를 해결할 수 있는 반도체 공정용 연마 조성물의 개발이 필요하다.
본 발명의 목적은 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 비정질탄소막(ACL, Amorphous carbon layer)의 연마 공정에 적용되어, 높은 연마율을 나타낼 수 있고, 연마 공정 상에서의 탄소 잔여물(Carbon residue)의 반도체 기판 상의 흡착을 방지하여 결함 발생을 방지하는 반도체 공정용 연마 조성물을 제공하는 것이다.
본 발명의 다른 목적은 연마 조성물 내 가속화제의 안정화를 통해, 고온에서의 연마 성능 유지 및 보관 안정성이 높은 반도체 공정용 연마 조성물의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 공정용 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 연마 입자; 가속화제; 및 안정화제를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 공정용 연마 조성물의 제조 방법은 a) 용매에 안정화제 및 가속화제를 넣고 혼합하여 연마 용액을 제조하는 단계; b) 상기 연마 용액에 pH 조절제를 넣어 연마 용액의 pH를 2 내지 5로 조정하는 단계; 및 c) 상기 pH가 2 내지 5인 연마 용액에 계면활성제 및 연마 입자를 혼합하는 단계를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은 1) 연마층을 포함하는 연마패드를 제공하는 단계; 2) 상기 연마패드로 반도체 공정용 연마 조성물을 공급하는 단계; 및 3) 상기 연마층의 연마면에 연마 대상의 피연마면이 맞닿도록 상대 회전시키면서 상기 연마 대상을 연마시키는 단계;를 포함하며, 상기 연마면은 비정질탄소막이며, 상기 연마 조성물은 연마 입자; 가속화제; 및 안정화제를 포함할 수 있다.
본 발명은 비정질탄소막(ACL, Amorphous carbon layer) 막의 연마 공정에 적용되어, 높은 연마율을 나타낼 수 있고, 연마 공정 상에서의 탄소 잔여물(Carbon residue)의 반도체 기판의 흡착을 방지하여 결함 발생을 방지하고, 고온에서의 연마 성능 유지 및 보관 안정성이 우수하다.
또한, 반도체 공정용 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 개략적인 공정도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 명세서에서, 어떤 구성이 다른 구성을 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 그 외 다른 구성을 제외하는 것이 아니라 다른 구성들을 더 포함할 수도 있음을 의미한다.
본 명세서에서, 어떤 구성이 다른 구성과 "연결"되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우만이 아니라, '그 중간에 다른 구성을 사이에 두고 연결'되어 있는 경우도 포함한다.
본 명세서에서, A 상에 B가 위치한다는 의미는 A 상에 직접 맞닿게 B가 위치하거나 그 사이에 다른 층이 위치하면서 A 상에 B가 위치하는 것을 의미하며 A의 표면에 맞닿게 B가 위치하는 것으로 한정되어 해석되지 않는다.
본 명세서에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본 명세서에서, "A 및/또는 B"의 기재는, "A, B, 또는, A 및 B" 를 의미한다.
본 명세서에서, “제1”, “제2” 또는 “A”, “B”와 같은 용어는 특별한 설명이 없는 한 동일한 용어를 서로 구별하기 위하여 사용된다.
본 명세서에서 단수 표현은 특별한 설명이 없으면 문맥상 해석되는 단수 또는 복수를 포함하는 의미로 해석된다.
이하, 본 발명을 보다 상세하게 설명한다.
반도체 소자는 더욱 미세화되고, 고밀도화됨에 따라, 표면 구조가 더욱 복잡해지고 있다. 상기 표면 구조의 복잡화는 반도체의 선폭이 좁아짐을 의미하는 것으로, Aspect ratio(가로 대 세로 비율)도 점점 증가되고 있고, 증가되는 Aspect ratio를 맞추기 위해, 포토레지스트(Photoresist)가 점점 얇아지고 있다.
다만, 얇고 길어진 포토레지스트는 에칭(Etching) 공정에서 견디지 못하고 무너지는 현상이 나타나며, 이를 방지하기 위해, 하드 마스크(Hardmask) 공정이 도입되었다.
상기 하드 마스크 재료로, 비정질탄소(Amorphous carbon) 및 SiON이 사용되었다.
상기 비정질탄소는 하드마스크로 사용 시 우수한 에칭 내성을 갖고 있음에도 불구하고, 종래 연마 조성물을 이용하여 화학 기계적 연마 공정을 적용하면, 낮은 연마율 및 탄소 잔여물(Carbon residue)의 발생으로, 탄소 잔여물이 막질 표면에 흡착하여, 반도체 기판의 결함을 발생시키는 문제를 발생한다.
이에 본 발명의 반도체 공정용 연마 조성물은 비정질탄소막에 대한 높은 연마율을 나타낼 뿐 아니라, 탄소 잔여물에 대한 재흡착을 방지하여, 반도체 기판의 결함 발생을 방지할 수 있다.
구체적으로, 비정질탄소막(ACL, Amorphous carbon layer)의 연마 공정에 공급되는 연마 조성물로, 연마 입자, 가속화제(Accelerator) 및 안정화제(stabilizer)를 포함할 수 있다.
상기 가속화제 및 안정화제는 0.5:1 내지 3:1의 중량 비율로 포함될 수 있다.
앞서 설명한 바와 같이, 종래 비정질탄소막에 대해 연마 공정을 위해 사용되었던 연마 조성물은 연마율이 낮아, 연마 공정의 효율이 떨어지는 문제가 있다.
이러한 문제를 개선하기 위해 종래 연마 조성물 내 가속화제를 포함하여, 비정질탄소막에 대한 연마율을 향상시켰으나, 가속화제의 포함에 따라, 비정질탄소막의 연마 공정의 연마율과 별개로, 반도체 기판에 탄소 잔류물의 흡착이 발생하는 등의 결함 수가 증가하였을 뿐 아니라, 연마 패드의 오염이 발생하였다.
또한, 60℃ 이상에서 연마 공정을 진행하게 되면, 연마율이 저하되는 문제가 발생하였고, 장기간 보관 후 연마 공정에 적용 시에도 연마율이 저하되는 문제되어 연마 조성물의 안정성이 떨어지는 문제가 있다.
이에, 본 발명에서는 비정질탄소막에 대한 연마율을 높일 수 있고, 연마 패드의 오염을 방지하며, 고온에서의 연마 성능 저하 방지 및 장시간 보관 안정성이 우수한 연마 조성물을 제공할 수 있다.
구체적으로, 상기 본 발명의 연마 조성물은 연마 입자, 가속화제 및 안정화제를 포함하며, 상기 가속화제 및 안정화제를 모두 포함함에 따라, 가속화제에 의한 비정질탄소막의 연마율 상승 및 안정화제에 의해 연마 조성물의 안정성을 높일 수 있다.
구체적으로, 상기 가속화제 및 안정화제는 중량 비율이 0.5:1 내지 3:1, 0.5:1 내지 2:1, 0.55:1 내지 1.9:1로 포함될 수 있다. 상기 범위 내로 혼합하여 사용 시, 비정질탄소막에 대한 연마율이 높을 뿐 아니라, 연마 공정 상에서 탄소 잔여물이 반도체 기판에 흡착되는 것을 방지할 수 있다. 또한, 60℃ 이상에서 진행되는 연마 공정에서도 연마율의 저하 문제를 방지할 수 있고, 장기간 보관 시에도 연마율 저하를 방지할 수 있다.
상기 가속화제는 음이온계 저분자, 음이온계 고분자, 하이드록실산, 아미노산 및 세륨염으로 이루어진 군으로부터 선택될 수 있으며, 구체적으로 상기 세륨염은 3가 세륨염 또는 4가 세륨염일 수 있고, 보다 구체적으로 상기 4가 세룸염은 황산세륨(Ⅳ)(Ce(SO4)2), 암모늄세륨설페이트디하이드레이트 및 세륨암모늄나이트라이트(Cerium Ammonium Nitrate)로 이루어진 군으로부터 선택될 수 있으나 상기 예시에 국한되지 않는다.
상기 가속화제는 연마 조성물에 포함되어 비정질탄소막의 표면층을 산화물 또는 이온으로 산화시켜 비정질탄소막의 표면층의 제거를 용이하게 하게 할 수 있다. 또한, 연마 정지막층에 존재하는 유기막 물질의 잔류물(Residue)이 쉽게 제거될 수 있게 함으로써 보다 균일한 연마를 가능하게 하는 장점이 있다.
상기 세륨암모늄나이트라이트는 이온 화합물 또는 킬레이트 화합물 형태로 슬러리 조성물 내 존재할 수 있으며, 상기 형태로 사용하는 경우 비정질탄소막에 대하여 높은 연마 속도를 제공할 수 있다.
상기 안정화제는 연마 조성물의 안정성을 높이며, 연마 공정 상에서의 결함 발생을 방지하기 위한 것으로, 상기 안정화제는 아미노산이며, 보다 구체적으로 상기 아미노산은 아르기닌(Arginine), 히스티딘(Histidine), 리신(Lysine), 아스파트산(Aspartic acid), 글루타믹 산(Glutamic acid), 글루타민(Glutamine), 시스테인(Cysteine), 프로린(Proline), 아스파라긴(Asparagine), 트레오닌(threonine) 알라닌(Alanine), 글리신(Glycine), 발린(Valine), 류신(Leucine), 이소류신(Isoleucine) 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으며, 바람직하게는 알라닌이지만 상기 예시에 국한되지 않고 가속화제화 함께 혼합하여 사용하여 연마 조성물의 안정성을 높일 수 있고, 연마 공정 상에서 결함 발생을 억제할 수 있는 아미노산은 제한 없이 모두 사용 가능하다.
보다 구체적으로, 상기 반도체 공정용 연마 조성물은 하기의 식 1로 표시되는 연마 성능 감소율(PPR)이 0% 내지 60%일 수 있다:
[식 1]
Figure pat00001
여기서,
두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
상기 반도체 공정용 연마 조성물은 제조 후, 실제 연마 공정에 투입되기까지 상당 시간 동안 보관 후, 실제 연마 공정에 이용되는 경우가 많아 보관 안정성이 우수해야 한다. 즉, 연마 조성물을 제조한 후, 이를 바로 연마 공정에 이용하는 것이 아니며, 이송 과정, 실제 연마 공정에 투입되는 시기까지의 보관 과정 등에서 수일이 소모될 수 있다. 이와 같이 제조된 연마 조성물이 상당한 기간 동안 보관 시에, 연마 조성물 내, 연마 입자 간에 뭉침 현상이 발생하거나, 성분의 변화 등으로 인해 연마 성능이 감소하는 문제가 발생할 수 있다. 상기와 같은 문제는 장기간 보관에 의한 안정성이 확보되는 지 여부와 관련성이 있다고 할 것이다.
상기 안정성을 평가하기 위해서는, 장시간 보관 후, 연마 성능의 변화 정도를 확인해야 한다.
상기 안정성을 확인하기 위해, 본 발명의 경우, 연마 조성물을 60℃의 고온 상태에 놓고, 40시간 방치시켜, 연마 성능의 저하 정도를 확인하였다.
상기 60℃에서 연마 조성물을 방치하는 것은, 가혹 조건 하에서 안정성을 평가하는 것으로, 60℃에서 1시간 동안 방치하는 것은 상온 조건인 15 내지 25℃에서 1일 정도 보관하는 것과 유사하다. 이에 상기와 같이 60℃에서 40시간 방치하는 것은 40일 정도 보관 후의 연마 조성물을 의미한다.
본 발명의 연마 조성물은 가혹 조건인 60℃에서 40시간 동안 방치된 후에도, 연마 성능 감소율(PPR)이 0% 내지 60%이며, 또는 0% 내지 30%이며, 또는 0% 내지 10%이며, 또는 0% 내지 5%이며, 상기 범위 내의 연마 성능 감소율을 나타내는 것은, 장시간 보관에 따른 우수한 안정성을 나타냄을 의미한다.
상기 연마 입자는 반도체 공정용 연마 조성물에 적용될 수 있는 연마 입자로, 예를 들어, 금속 산화물, 유기 입자, 유기-무기 복합 입자 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있다.
구체적으로 상기 금속 산화물은 콜로이달 실리카, 흄드 실리카, 세리아, 알루미나, 티타니아, 지르코니아, 제올라이트 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으나, 상기 예시에 국한되지 않고 통상의 기술자에 의해 선택 가능한 연마 입자는 제한 없이 모두 사용 가능하다.
상기 유기 입자는 폴리스티렌, 스티렌계 공중합체, 폴리(메타)아크릴레이트, (메타)아크릴레이트계 공중 합체, 폴리염화비닐, 폴리아미드, 폴리카보네이트, 폴리이미드 고분자; 또는 상기 고분자가 코어, 쉘, 또는 둘 다를 구성하는 코어/쉘 구조의 입자가 있으며, 이들은 단독 또는 혼합 사용될 수 있으며, 상기 유기 입자는 유화 중합법, 현탁 중합법 등에 의해 제조될 수 있다.
상기 본 발명의 연마 입자는 구체적으로 콜로이달 실리카, 흄드 실리카, 세리아 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있다.
상기 연마 입자는 직경(D50)이 10 내지 120 nm이며, 바람직하게는 직경(D50)이 20 내지 100 nm이며, 보다 바람직하게는 직경(D50)이 20 내지 80 nm일 수 있다. 상기 금속산화물 입자가 120 nm를 초과하는 경우에는 연마대상 기판 등에 스크레치 등 결함을 발생시킬 가능성이 커지고, 상기 직경이 20 nm 미만인 경우에는 입자의 분산성이 나빠질 수 있다.
상기 연마 조성물은 계면활성제 및 pH 조절제를 추가로 포함할 수 있다.
상기 비정질탄소막에 대한 연마율을 높이기 위해, 연마 조성물에 가속화제를 포함하는 경우, 연마율은 상승하게 되지만, 연마 공정 상에서 발생되는 탄소 잔여물(Carbon residue)이 반도체 기판에 흡착하는 문제 및 연마 패드의 오염이 발생하는 문제가 있다.
상기 문제를 해결하기 위해서는, 연마 조성물에 계면활성제를 포함시켜, 연마 조성물의 표면 장력을 감소시키고, 상기 표면 장력의 감소에 따라, 탄소잔여물의 기판 표면에 대한 재흡착을 방지하고, 연마패드의 오염 문제를 방지할 수 있다.
구체적으로, 상기 계면활성제는 비이온성 불소계 고분자 화합물을 포함할 수 있다. 상기 계면활성제는 불소계 고분자 화합물을 포함하며, 비정질탄소막에 대한 연마 공정에 이용 시, 발생되는 탄소 잔여물이 반도체 기판의 표면에 재흡착되는 것을 방지할 수 있다.
또한, 상기 계면활성제는, 불소를 포함하고 있어, 세균 및 곰팡이와 같은 미생물의 번식을 억제할 수 있다. 연마 조성물은 장시간 보관 시, 세균 및 곰팡이가 발생할 수 있고, 상기 세균 및 곰팡이가 발생한 연마 조성물은 연마 공정에 이용이 불가하여 폐기해야 한다.
본 발명의 연마 조성물은 상기 계면활성제가 비이온성 불소계 고분자 화합물을 포함하는 것으로, 연마 조성물을 장시간 보관 시, 세균 및 곰팡이 발생을 방지하여, 장시간 보관 안정성을 높일 수 있다.
상기 본 발명의 계면활성제는 구체적으로, Chemourstm 사의 FS-30, FS-31, FS-34, ET-3015, ET-3150, ET-3050 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으나, 연마 공정에서 탄소 잔여물이 반도체 기판의 표면에 재흡착되는 것을 방지하는 역할을 하는 물질이면 특별히 제한되지 않는다.
상기 본 발명의 계면활성제는 비이온성 계면활성제로, 비이온성 불소계 고분자 화합물을 포함하는 계면활성제를 단독으로 사용할 수도 있으며, 다른 비이온성 계면활성제와 혼합하여 사용도 가능하다.
상기 비이온성 계면활성제는 폴리에틸렌글리콜(polyethylen glycol), 폴리프로필렌글리콜(polypropylene glycol), 폴리에틸렌-프로필렌 공중 합체(polyethylene-propylene copolymer), 폴리알킬 옥사이드(polyalkyl oxide), 폴리옥시에틸렌 옥사이드 (polyoxyethylene oxide; PEO), 폴리에틸렌 옥사이드(polyethylene oxide), 폴리프로필렌 옥사이드(polypropylene oxide), 불소계 계면활성제는 술폰산 나트륨 불소계 계면활성제(sodium sulfonate fluorosurfactant), 인산 에스테르 불소계 계면활성제(phosphate ester fluorosurfactant), 산화 아민 불소계 계면활성제(amine oxide fluorosurfactant), 베타인 불소계 계면활성제(betaine fluorosurfactant), 카르복시산 암모늄 불소계 계면활성제(ammonium carboxylate fluorosurfactant), 스테아르산 에스테르 불소계 계면활성제(stearate ester fluorosurfactant), 4급 암모늄 불소계 계면활성제(quaternary ammonium fluorosurfactant), 에틸렌옥사이드/프로필렌옥사이드 불소계 계면활성제(ethylene oxide/propylene oxide fluorosurfactant) 및 폴리옥시에틸렌 불소계 계면활성제(polyoxyethylene fluorosurfactant)로 이루어진 군에서 선택될 수 있다.
상기 pH 조절제는 염산, 인산, 황산, 불산, 질산, 브롬산, 요오드산, 포름산, 말론산, 말레인산, 옥살산, 초산, 아디프산, 구연산, 아디프산, 아세트산, 프로피온산, 푸마르산, 유산, 살리실산, 피멜린, 벤조산, 숙신산, 프탈산, 부티르산, 글루타르산, 글루타민산, 글리콜산, 락트산, 아스파라긴산, 타르타르산 및 수산화칼륨으로 이루어진 군으로부터 선택되는 적어도 어느 하나일 수 있다.
상기 pH 조절제는 반도체공정용 연마 조성물의 pH를 2 내지 5이거나, 바람직하게는 2 내지 4로 나타낼 수 있다. 이러한 범위로 산성 환경을 유지하는 경우, 금속성분이나 연마장치의 지나친 부식은 방지하면서 연마속도와 품질을 일정 수준 이상으로 유지할 수 있다.
상기 반도체 공정용 연마 조성물은 상기 반도체 공정용 연마 조성물은 연마입자 0.1 중량% 내지 0.5 중량%, 가속화제 1 중량% 내지 2 중량%, 안정화제 1 중량% 내지 2 중량%, 계면활성제 0.001 중량% 내지 0.01 중량% 및 나머지 용매로 포함될 수 있다. 상기 범위 내에서 연마 조성물에 포함되는 경우, 안정화제에 의해 가속화제가 안정화되어, 연마 조성물 내에서 가속화제에 의한 연마율이 높아질 수 있고, 안정화제 및 계면활성제에 의해 연마 공정 상에서의 결함 발생을 방지할 수 있다.
상기 용매는 초순수이지만, 상기 예시에 국한되지 않고, 연마 조성물의 용매로 사용될 수 있는 것은 제한없이 모두 사용 가능하다.
상기 계면활성제는 범위 값 미만으로 포함하는 경우, 연마 공정 상에서 반도체 기판의 표면 결함의 발생이 증가하게 되며, 상기 범위 값을 초과하여 포함하는 경우에는 연마 조성물의 제조 시 거품이 다량 발생하는 문제가 있다.
상기 연마 조성물은 비정질탄소막(ACL, Amorphous carbon layer)의 연마 공정에 공급되며, 상기 비정질탄소막의 연마율이 190
Figure pat00002
/min이상일 수 있다. 상기와 같이 비정질탄소막의 연마율이 190
Figure pat00003
/min이상인 경우, 비정질탄소막에 대한 연마 효율이 우수하다고 할 것이다.
앞서 설명한 연마 조성물에 포함되는 가속화제 및 안정화제의 중량 비율이 본 발명의 범위 내로 포함된다 하더라도, 연마 입자 대비 가속화제의 함량 미만으로 포함되는 경우에는 가속화제의 함량이 작아, 연마율이 낮은 문제가 발생할 수 있다. 따라서, 본 발명의 연마 조성물과 같이 비정질탄소막에 대한 높은 연마율을 나타내며, 연마 공정 상에서의 결함 발생을 방지하고, 연마 패드의 오염을 방지하며, 연마 조성물의 안정성을 높이기 위해서는, 가속화제 및 안정화제의 중량 비율 범위를 충족시킬 뿐 아니라, 앞서 본 발명의 연마 조성물에 대한 함량 범위를 모두 충족시켜야 한다.
본 발명의 연마 조성물에 대한 제조 방법은, a) 용매에 안정화제 및 가속화제를 넣고 혼합하여 연마 용액을 제조하는 단계; b) 상기 연마 용액에 pH 조절제를 넣어 연마 용액의 pH를 2 내지 5로 조정하는 단계; 및 d) 상기 pH가 2 내지 5인 연마 용액에 계면활성제 및 연마 입자를 혼합하는 단계를 포함할 수 있다.
상기 a) 단계는 가속화제의 안정화를 위해, 용매에 안정화제를 혼합하여 제1 용매로 제조하고, 이후 가속화제를 혼합하여 연마 용액으로 제조할 수 있다.
상기 가속화제는 용매인 초순수에 다른 안정화제, pH 조절제, 계면활성제 및 연마 입자와 혼합하여 제조하게 되면, 연마 조성물 내에서 가속화제가 안정화되지 않아 연마 조성물로 제조 시 장시간 보관이 어렵거나, 연마 조성물 내에서 가속화제에 의한 연마율 상승 효과가 나타나지 않을 수 있다.
이러한 문제를 방지하기 위해, 용매에 안정화제를 혼합하여 제1 용액을 제조한 후, 상기 제1 용액에 가속화제를 용해시켜 연마 용액으로 제조한 후, 이후 단계에 의해 연마 조성물을 제조하게 된다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은, 1) 연마층을 포함하는 연마패드를 제공하는 단계; 2) 상기 연마패드로 반도체 공정용 연마 조성물을 공급하는 단계; 및 3) 상기 연마층의 연마면에 연마 대상의 피연마면이 맞닿도록 상대 회전시키면서 상기 연마 대상을 연마시키는 단계;를 포함하며, 상기 연마면은 비정질탄소막이며, 상기 연마 조성물은 금속 산화물 입자, 가속화제(Accelerator) 및 안정화제(stabilizer)를 포함하며, 상기 가속화제 및 안정화제는 0.5:1 내지 2:1의 중량 비율로 포함할 수 있다.
도 1는 일 실시예에 따른 반도체 소자 제조 공정의 개략적인 공정도를 도시한 것이다. 도 1을 참조할 때, 상기 일 실시예에 따른 연마패드(110)를 정반(120) 상에 장착한 후, 연마 대상인 반도체 기판(130)을 상기 연마패드(110) 상에 배치한다. 연마를 위해 상기 연마패드(110) 상에 노즐(140)을 통해, 연마 슬러리(150)이 분사된다.
상기 상기 노즐(140)을 통하여 공급되는 연마 슬러리(150)의 유량은 약 10 ㎤/분 내지 약 1,000 ㎤/분 범위 내에서 목적에 따라 선택될 수 있으며, 예를 들어, 약 50 ㎤/분 내지 약 500 ㎤/분일 수 있으나, 이에 제한되는 것은 아니다.
상기 반도체 기판(130)의 피연마면은 상기 연마패드(110)의 연마면에 직접 접촉된다.
이후, 상기 반도체 기판(130)과 상기 연마패드(110)는 서로 상대 회전하여, 상기 반도체 기판(130)의 표면이 연마될 수 있다. 이때, 상기 반도체 기판(130)의 회전 방향 및 상기 연마패드(110)의 회전 방향은 동일한 방향일 수도 있고, 반대 방향일 수도 있다. 상기 반도체 기판(130)과 상기 연마패드(110)의 회전 속도는 각각 약 10 rpm 내지 약 500 rpm 범위에서 목적에 따라 선택될 수 있으며, 예를 들어, 약 30 rpm 내지 약 200 rpm 일 수 있으나, 이에 제한되는 것은 아니다.
상기 기판 연마 공정에 대한 일 예시로, 기판을 연마하는 것은 유기막으로, 탄소 계열의 유기막에 대한 연마 공정에 적용될 수 있다.
구체적으로 상기 탄소 계열의 유기막은 C-SOH(spin on hardmask)막, 비정질탄소막(amorphous carbon layer) 또는 NCP막을 예시할 수 있으며, 바람직하게는 선택적인 연마 효과가 우수하며, 높은 연마율을 나타낼 수 있는 비정질탄소막이다.
반도체공정용 연마 조성물에 대한 구체적인 설명은 위에서 한 설명과 중복되므로 그 기재를 생략한다.
일 구현예에서, 상기 반도체 소자의 제조 방법은, 상기 연마패드(110)의 연마면을 연마에 적합한 상태로 유지시키기 위하여, 상기 반도체 기판(130)의 연마와 동시에 컨디셔너(170)를 통해 상기 연마패드(110)의 연마면을 가공하는 단계를 더 포함할 수 있다.
반도체 연마용 조성물의 제조
실시예 1
초순수에 안정화제로 알라닌을 혼합하여 혼합 용액을 제조하고, 세륨암모늄나이트라이트를 혼합하여 연마 용액을 제조하였다.
상기 연마 용액에 질산을 혼합하여 pH가 2.1이 되도록 조정하고, 계면활성제인 Chemourstm 사의 FS-30 및 직경이 75nm인 콜로이달 실리카를 혼합하여 연마 조성물을 제조하였다.
상기 실시예 및 비교예의 가속화제 및 안정화제의 중량 비율은 하기 표 1과 같다.
연마입자 가속화제(ACC) 안정화제(STA) 계면활성제 ACC:STA
실시예1 0.25 1.3 1.19 0.005 1.09:1
실시예2 0.25 2 1.92 0.005 1.04:1
실시예3 0.25 1.3 2.22 0.005 0.59:1
실시예4 0.25 2.23 1.19 0.005 1.87:1
실시예5 0.25 0.6 0.46 0.005 1.3:1
비교예1 0.25 1.3 0.16 0.005 8.13:1
비교예2 0.25 0.6 1.92 0.005 0.31:1
비교예3 0.25 1.55 0.46 0.005 3.37:1
(단위 중량%, 나머지 초순수이다)
실험예
연마율 및 반도체 기판의 표면 결함 발생 여부
본 발명의 연마 조성물을 연마 공정 상에 적용하는 경우의 연마율 및 반도체 기판의 표면 결함 발생 여부를 확인하기 위하여 연마 공정을 진행하여 연마율을 측정하였으며, 표면 결함의 발생 여부를 확인하였다.
연마 공정 조건은, 구체적으로 두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min이다.
상기 연마 조건 하에서의 비정질탄소막의 연마율을 측정(A0)하고, KLA Tencor AIT-XP+ 를 사용하여 결함 발생을 확인하였다.
또한, 상기 실시예 및 비교예의 연마 조성물을 60℃로 가열된 오븐에 넣고 40시간 유지 후, 20 내지 25℃에서 식인 후, 상기 조건과 동일한 연마 공정을 진행하여 비정질탄소막에 대한 연마율을 측정(A1)하였다.
상기 측정된 연마율을 이용하여 하기 식 1로 표시되는 연마 성능 감소율(PPR)을 계산하였다:
[식 1]
Figure pat00004
여기서,
두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
A0
(Å/min)
A1
(Å/min)
PPR
(%)
Defect
(ea)
실시예 1 203 199 2 11089
실시예 2 266 261 2 12274
실시예 3 194 194 0 15122
실시예 4 258 258 0 8056
실시예 5 124 25 80 40630
비교예 1 172 41 76 15137
비교예 2 182 182 0 35614
비교예 3 172 55 68 16620
상기 표 2는 실시예 1 내지 5 및 비교예 1 내지 3의 연마율, 연마 성능 감소율(PRR) 및 결함 발생을 확인한 결과이다. 상기 실시예 1 내지 4의 연마 조성물은 연마율이 최저 194 Å/min에서 266 Å/min으로, 비정질탄소막에 대한 연마율이 모두 190 Å/min 이상으로 비정질탄소막에 대한 연마율이 우수하다.
또한, 고온인 60℃에서 가열하고 식힌 후, 연마 공정을 진행한 경우에도 연마율이 모두 190 Å/min 이상으로 확인되었으며, 연마 성능 감소가 없거나, 매우 적은 값을 나타내 연마 조성물의 안정성이 우수한 것으로 확인되었다.
다만, 실시예 5의 경우에는, 본 발명의 중량 비율 범위 내에서 가속화제 및 안정화제를 포함하고 있으나, 연마 조성물 내 가속화제 및 안정화제의 함량 범위가 본 발명의 범위 내로 포함되지 않아, 연마율이 낮고, 고온으로 가열한 후 연마율을 측정한 결과에서도 감소율이 크게 나타나, 안정성이 떨어짐을 확인하였다.
비교예 1은 가열 전 연마율이 172 Å/min이며, 가열 후에는 41 Å/min로 식 1의 값이 76%로 확인되었다. 비교예 2의 경우 가열 전 연마율이 182 Å/min이고, 가열 후에는 182 Å/min로 변화는 없었으나, 비정질탄소막에 대한 연마율이 190 Å/min 이하로 확인되었으며, 35,614개의 결함이 발생한 것으로 확인되었다. 비교예 3의 경우, 가열 전 연마율이 172 Å/min이고, 가열 후 55 Å/min으로 식 1의 값이 68%로 매우 큰 폭의 연마율 감소가 나타나는 것으로 확인되었다. 비교예들의 경우, 가열 전과 가열 후의 연마율이 크게 차이가 나타나거나, 연마율에서 차이가 없는 경우는 결함이 문제되었다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 연마패드
120: 정반
130: 반도체 기판
140: 노즐
150: 연마 슬러리
160: 연마 헤드
170: 컨디셔너

Claims (11)

  1. 연마 입자;
    가속화제(Accelerator); 및
    안정화제(stabilizer)를 포함하는
    반도체 공정용 연마 조성물.
  2. 제 1 항에 있어서,
    상기 가속화제 및 안정화제가 0.5:1 내지 3:1의 중량 비율로 포함되는
    반도체 공정용 연마 조성물.
  3. 제 1 항에 있어서,
    상기 연마 조성물은 하기의 식 1로 표시되는 연마 성능 감소율(PPR)이 0% 내지 60%인
    반도체 공정용 연마 조성물:
    [식 1]
    Figure pat00005

    여기서,
    두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
    상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
    상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
  4. 제1항에 있어서,
    상기 가속화제는 음이온계 저분자, 음이온계 고분자, 하이드록실산, 아미노산 및 세륨염으로 이루어진 군으로부터 선택되는
    반도체 공정용 연마 조성물.
  5. 제1항에 있어서,
    상기 안정화제는 아미노산인
    반도체 공정용 연마 조성물.
  6. 제1항에 있어서,
    상기 연마 입자는 금속 산화물, 유기 입자, 유기-무기 복합 입자 및 이들의 혼합으로 이루어진 군으로부터 선택되는
    반도체 공정용 연마 조성물.
  7. 제1항에 있어서,
    상기 연마 조성물은 계면활성제 및 pH 조절제를 포함하는
    반도체 공정용 연마 조성물.
  8. a) 용매에 안정화제 및 가속화제를 넣고 혼합하여 연마 용액을 제조하는 단계;
    b) 상기 연마 용액에 pH 조절제를 넣어 연마 용액의 pH를 2 내지 5로 조정하는 단계; 및
    c) 상기 pH가 2 내지 5인 연마 용액에 계면활성제 및 연마 입자를 혼합하는 단계를 포함하는
    반도체 공정용 연마 조성물의 제조 방법.
  9. 제8항에 있어서,
    상기 a) 단계는 용매에 안정화제를 혼합하여 혼합 용액으로 제조하고,
    상기 혼합 용액에 가속화제를 혼합하여 연마 용액으로 제조하는 것인
    반도체 공정용 연마 조성물의 제조 방법.
  10. 1) 연마층을 포함하는 연마패드를 제공하는 단계;
    2) 상기 연마패드로 반도체 공정용 연마 조성물을 공급하는 단계; 및
    3) 상기 연마층의 연마면에 연마 대상의 피연마면이 맞닿도록 상대 회전시키면서 상기 연마 대상을 연마시키는 단계를 포함하며,
    상기 연마 조성물은 연마 입자; 가속화제; 및 안정화제를 포함하는
    반도체 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 반도체 공정용 연마 조성물은 하기의 식 1로 표시되는 연마 성능 감소율(PPR)이 0% 내지 60%인
    반도체 소자의 제조 방법:
    [식 1]
    Figure pat00006

    여기서,
    두께가 2,000Å인 비정질탄소막(ACL, Amorphous carbon layer)을 60초 동안 2 psi, 캐리어 속도 87rpm, 플레이튼 속도 93rpm 및 연마 조성물의 유입 유속이 200ml/min인 연마 조건에서 연마 공정을 진행하였으며,
    상기 A0는 상기 연마 조건에서 연마 조성물을 연마 공정에 이용하여 측정된 연마율이고,
    상기 A1은 상기 연마 조건에서 상기 연마 조성물을 60℃의 온도에서 40시간 동안 방치하고, 20 내지 25℃에서 식인 후, 연마 공정에 이용하여 측정된 연마율이다.
KR1020210138195A 2020-12-09 2021-10-18 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법 KR20220081888A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/255,600 US20240043718A1 (en) 2020-12-09 2021-10-18 Polishing composition for semiconductor processing,method for preparing polishing composition, and method for manufacturing semiconductor element to which polishing composition is applied
PCT/KR2021/014480 WO2022124559A1 (ko) 2020-12-09 2021-10-18 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200170997 2020-12-09
KR20200170997 2020-12-09

Publications (1)

Publication Number Publication Date
KR20220081888A true KR20220081888A (ko) 2022-06-16

Family

ID=82217503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210138195A KR20220081888A (ko) 2020-12-09 2021-10-18 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
KR (1) KR20220081888A (ko)
CN (1) CN116568771A (ko)

Also Published As

Publication number Publication date
CN116568771A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
KR101202720B1 (ko) 화학적 기계적 연마용 수계 슬러리 조성물 및 화학적 기계적 연마 방법
EP2035523B1 (en) Compositions and methods for polishing silicon nitride materials
EP2384258B1 (en) Method to selectively polish silicon carbide films
KR101084676B1 (ko) 1차 화학적 기계적 연마용 슬러리 조성물 및 화학적 기계적 연마 방법
JP5625044B2 (ja) 化学的機械的研磨用スラリー
EP2128893A1 (en) Aqueous dispersion for chemical mechanical polishing and method of chemical mechanical polishing of semiconductor device
TWI796520B (zh) 阻絕物漿移除速率改良
TWI805556B (zh) 表面處理組合物
WO2011005456A2 (en) Cmp compositions and methods for suppressing polysilicon removal rates
KR102343437B1 (ko) 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
JP6279156B2 (ja) 研磨用組成物
KR20090026984A (ko) 절연막의 화학기계적 연마용 슬러리 조성물
WO2011152356A1 (ja) 研磨剤および研磨方法
KR20220081888A (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR101996663B1 (ko) 텅스텐막에 대한 산화막의 고선택비 슬러리 조성물
KR101732421B1 (ko) 연마입자 및 그를 포함하는 연마 슬러리 조성물
US20240043718A1 (en) Polishing composition for semiconductor processing,method for preparing polishing composition, and method for manufacturing semiconductor element to which polishing composition is applied
US20230332014A1 (en) Polishing compostion for semiconductor process, manufacturing method of polishing composition and method for manufacturing semiconductor device by using the same
KR101470977B1 (ko) 슬러리 조성물
KR20220029489A (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR20220097194A (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR20220097193A (ko) 반도체 공정용 연마 조성물, 연마 조성물의 제조 방법 및 연마 조성물을 적용한 반도체 소자의 제조 방법
US20240030041A1 (en) Polishing composition for semiconductor processing polishing composition preparation method, and semiconductor device manufacturing method to which polishing composition is applied
US20240043719A1 (en) Polishing composition for semiconductor processing,method for preparing polishing composition, and method for manufacturing semiconductor element to which polishing composition is applied
KR102533083B1 (ko) 다결정실리콘을 함유하는 웨이퍼의 연마 슬러리 조성물

Legal Events

Date Code Title Description
E902 Notification of reason for refusal