KR20220081020A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20220081020A
KR20220081020A KR1020200170429A KR20200170429A KR20220081020A KR 20220081020 A KR20220081020 A KR 20220081020A KR 1020200170429 A KR1020200170429 A KR 1020200170429A KR 20200170429 A KR20200170429 A KR 20200170429A KR 20220081020 A KR20220081020 A KR 20220081020A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
pad
metal
printed circuit
Prior art date
Application number
KR1020200170429A
Other languages
English (en)
Inventor
고찬훈
김상훈
오융
김해성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200170429A priority Critical patent/KR20220081020A/ko
Priority to US17/191,485 priority patent/US20220181245A1/en
Priority to CN202110598577.7A priority patent/CN114615800A/zh
Publication of KR20220081020A publication Critical patent/KR20220081020A/ko
Priority to US18/211,093 priority patent/US20230335479A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 개시는 절연층; 상기 절연층에 형성되며, 돌출부를 갖는 패드; 및 상기 절연층 상에 배치되며, 상기 패드의 적어도 일부를 노출시키는 보호층; 을 포함하며, 상기 돌출부는 상기 패드의 일면으로부터 돌출되어, 상기 절연층 및 상기 보호층 중 적어도 하나에 매립된 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
모바일 제품 등의 전자기기는 점차 경박 단소화 되는 한편, 품질의 상향이 요구되고 있다. 이와 같은 추세에 대응하기 위하여, 볼 그리드 어레이(Ball Grid Array, BGA) 패키지 제품은 도전성 포스트 등을 이용해 미세 피치(fine pitch)를 구현하고 있다. 한편, 구리 등의 금속은 솔더(Solder)에 비해 상대적으로 영률 (Young's modulus)이 높고, 종횡비(Aspect Ration)가 높은 특성을 갖는다. 이는 도전성 포스트와 연결되는 패드에 가해지는 힘의 증가를 불러올 수 있으며, 패드에 가해지는 힘의 크기를 경감시킬 필요가 있다.
본 개시의 여러 목적 중 하나는 절연 재료와의 접촉 면적이 증가된 패드를 포함하는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다수의 변곡점을 갖는 패드를 포함하는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 또 하나는 패드에 가해지는 힘을 경감시킬 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시에서 제안하는 일례에 따른 인쇄회로기판은, 절연층; 상기 절연층에 형성되며, 돌출부를 갖는 패드; 및 상기 절연층 상에 배치되며, 상기 패드의 적어도 일부를 노출시키는 보호층; 을 포함하며, 상기 돌출부는 상기 패드의 일면으로부터 돌출되어, 상기 절연층 및 상기 보호층 중 적어도 하나에 매립된 인쇄회로기판일 수 있다.
본 개시에서 제안하는 다른 일례에 따른 인쇄회로기판은, 절연층; 상기 절연층의 일면으로 노출되도록 상기 절연층에 매립되며, 제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하는 패드; 상기 절연층 상에 배치되며, 상기 패드의 적어도 일부를 노출시키는 개구부를 갖는 보호층; 및 상기 보호층의 개구부를 채우며 상기 보호층으로부터 돌출되고, 상기 패드와 연결된 도전성 포스트; 를 포함하는 인쇄회로기판일 수 있다.
본 개시의 여러 효과 중 일 효과로서 절연 재료와의 접촉 면적이 증가된 패드를 포함하는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 다수의 변곡점을 갖는 패드를 포함하는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 패드에 가해지는 힘을 경감시킬 수 있는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도 4는 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도 5는 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도 6은 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도 7a 내지 도 7b는 도 3에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도 8a 내지 도 8b는 도 4에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도 9a 내지 도 9b는 도 5에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도 10a 내지 도 10b는 도 6에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 안테나 모듈(1121)일 수 있으나, 이에 한정되는 것은 아니다. 안테나 모듈(1121)은 인쇄회로기판 상에 전자부품이 표면실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
도면을 참고하면, 일 실시예에 따른 인쇄회로기판은 절연층(110), 배선층(120), 패드(130), 보호층(140) 및 도전성 포스트(150)를 포함한다.
절연층(110)의 수는 특별히 제한되지 않으며, 단수의 절연층(110)일 수도 있고, 복수의 절연층(110)일 수 있다.
제1 절연층(110)의 형성 재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 중 적어도 하나를 사용할 수 있다.
배선층(120)은 절연층(110)에 형성된다. 배선층(120)은 절연층(120) 상에 배치될 수도 있고, 절연층(110)에 매립될 수도 있다. 배선층(120) 역시 복수의 배선층(120)일 수 있으며, 이 때 복수의 배선층(120) 각각은 복수의 절연층(110) 각각에 형성될 수 있다.
배선층(120)의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 배선층(120)의 형성 방법은 특별히 제한되지 않으나, 무전해 도금 등으로 시드층의 역할을 수행하는 제1 도금층을 형성하고, 제1 도금층 상에 전해 도금 등으로 제2 도금층을 형성함으로써 형성할 수 있다. 이러한 경우, 배선층(120)은 복수의 금속층을 포함할 수 있다.
한편, 구체적으로 도면에 도시하지는 않았으나, 일 실시예에 따른 인쇄회로기판은 절연층(110)을 관통하며, 서로 다른 층에 배치된 배선층(120)을 서로 연결하는 비아를 더 포함할 수 있다.
패드(130)는 절연층(110)에 형성되며, 돌출부(P)를 갖는다. 돌출부(P)는 패드(130)의 일면으로부터 돌출되며, 패드(130)의 일면으로부터 돌출된 영역은 돌출부(P)를 구성할 수 있다.
돌출부(P)는 서로 이격된 복수의 돌출부(P)일 수 있다. 복수의 돌출부(P)의 수는 특별히 제한되지 않으며, 도면에 도시된 것보다 많은 돌출부(P)를 가질 수 있다.
일 실시예에 따른 인쇄회로기판의 돌출부(P)는 보호층(140)에 매립된다.
한편, 패드(130)는 제1 금속층(131) 및 제1 금속층(131) 상에 배치된 제2 금속층(132)을 포함할 수 있다. 제1 금속층(131) 및 제2 금속층(132)은 서로 경계를 가지며 구별되는 층일 수 있다.
제1 금속층(131)은 절연층(110) 상에 배치되고, 제2 금속층(132)은 제1 금속층(131)의 절연층(110)과 마주하는 면의 반대 면 상에 배치될 수 있다. 도면을 기준으로 설명하면, 제1 금속층(131)은 절연층(110)의 상측에 배치되고, 제2 금속층(132)은 제1 금속층(131)의 상면 상에 배치될 수 있다.
이 때, 제2 금속층(132)은 돌출부(P)를 구성할 수 있으며, 따라서 돌출부(P)를 구성하는 제2 금속층(132)이 보호층(140)에 매립되는 것일 수 있다.
제1 금속층(131)의 폭 및 제2 금속층(132)의 폭은 서로 상이할 수 있다. 구체적으로, 돌출부(P)를 구성하는 제2 금속층(132)의 폭은 제1 금속층(131)의 폭보다 좁을 수 있다.
돌출부(P)가 형성된 패드(130)의 일면은 제1 금속층(131) 및 제2 금속층(132)의 경계와 공면을 가질 수 있다. 패드(130)의 일면은 제1 금속층(131)의 일면과 동일한 면일 수 있으며, 돌출부(P)를 구성하는 제2 금속층(132)은 제1 금속층(131)의 일면으로부터 돌출됨으로써 이러한 구조를 가질 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각은 단수의 금속층으로 한정 해석되지 않는다. 예컨대, 제조 공정에 따라 제1 금속층(131)은 시드층 및 도금층을 포함하는 다층 구조를 가질 수 있다. 또한, 제2 금속층(132) 역시 다층 구조를 가질 수 있다.
보호층(140)은 절연층(110) 상에 배치되며, 패드(130)의 적어도 일부를 노출시키는 개구부를 갖는다. 보호층(140)은 절연층(110)의 양측 각각 중 적어도 하나 상에 배치될 수 있으며, 복수의 절연층(110) 중 최상측 및/또는 최하측에 배치된 절연층(110) 상에 배치될 수 있다.
일 실시예에 따른 인쇄회로기판의 제2 금속층(132)은 보호층(140)에 매립되므로, 보호층(140)이 노출시키는 패드(130)의 일부는 제1 금속층(131)의 일부일 수 있다. 구체적으로, 보호층(140)의 개구부는 제2 금속층(132)이 배치된 영역 이외의 영역에 형성되어 제1 금속층(131)을 노출시킬 수 있다.
또한, 보호층(140)은 배선층(120) 중 일부를 노출시키는 개구부를 더 가질 수 있다. 예컨대, 보호층(140)은 배선층(120) 중 최상측 및/또는 최하측에 배치된 배선층(120) 각각의 일부를 노출시키는 개구부를 더 가질 수 있다.
보호층(140)은 솔더레지스트(Solder Resist; SR)층일 수 있다. 다만, 이에 한정되는 것은 아니며, 보호층(140)의 형성 재료로는 ABF(Ajinomoto Build-up Film)와 같은 공지의 절연물질이 사용될 수 있다.
도전성 포스트(150)는 절연층(110) 상에 배치되어, 패드(110)와 연결된다.
도전성 포스트(150)는 보호층(140)의 개구부를 채우며, 보호층(140)으로부터 돌출되도록 형성될 수 있다. 도전성 포스트(150)는 전체적으로 기둥 형상을 가질 수 있으나, 이에 제한되는 것은 아니다.
도전성 포스트(150)의 형성 재료로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
한편, 일 실시예에 따른 인쇄회로기판의 패드(130)는 돌출부(P)를 포함함으로써, 보호층(140)과의 접촉 면적이 증가될 수 있다. 또한, 일 실시예에 따른 인쇄회로기판의 패드(130)는 돌출부(P)를 포함함으로써, 다수의 변곡점을 가질 수 있다. 이를 통해 도전성 포스트(150)로 인해 패드(130)에 가해지는 힘을 경감시킬 수 있다.
도 4는 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
다른 일 실시예에 따른 인쇄회로기판은 도 3의 인쇄회로기판과 패드(130)의 구조가 상이한 바, 이하 다른 일 실시예에 따른 인쇄회로기판의 패드(130)에 대하여 상술하기로 한다.
패드(130)는 절연층(110)에 형성되며, 돌출부(P)를 갖는다. 돌출부(P)는 패드(130)의 일면으로부터 돌출되며, 패드(130)의 일면으로부터 돌출된 영역은 돌출부(P)를 구성할 수 있다.
돌출부(P)는 서로 이격된 복수의 돌출부(P)일 수 있다. 복수의 돌출부(P)의 수는 특별히 제한되지 않으며, 도면에 도시된 것보다 많은 돌출부(P)를 가질 수 있다.
다른 일 실시예에 따른 인쇄회로기판의 경우, 돌출부(P)는 절연층(110)에 매립된다.
한편, 패드(130)는 제1 금속층(131) 및 제1 금속층(131) 상에 배치된 제2 금속층(132)을 포함할 수 있다. 제1 금속층(131) 및 제2 금속층(132)은 서로 경계를 가지며 구별되는 층일 수 있다.
제1 금속층(131)은 절연층(110) 상에 배치되고, 제2 금속층(132)은 제1 금속층(131)의 절연층(110)과 마주하는 면 상에 배치될 수 있다. 도면을 기준으로 설명하면, 제1 금속층(131)은 절연층(110)의 상측에 배치되고, 제2 금속층(132)은 제1 금속층(131)의 하면 상에 배치될 수 있다. 제2 금속층(132)은 절연층(110)에 매립될 수 있으며, 이 때 제2 금속층(132)의 일면은 절연층(110)의 일면과 공면을 가질 수 있다.
이 때, 제2 금속층(132)은 돌출부(P)를 구성할 수 있으며, 따라서 제2 금속층(132)이 절연층(110)에 매립되는 것일 수 있다.
제1 금속층(131)의 폭 및 제2 금속층(132)의 폭은 서로 상이할 수 있다. 구체적으로, 돌출부(P)를 구성하는 제2 금속층(132)의 폭은 제1 금속층(131)의 폭보다 좁을 수 있다.
돌출부(P)가 형성된 패드(130)의 일면은 제1 금속층(131) 및 제2 금속층(132)의 경계와 공면을 가질 수 있다. 패드(130)의 일면은 제1 금속층(131)의 일면과 동일한 면일 수 있으며, 돌출부(P)를 구성하는 제2 금속층(132)은 제1 금속층(131)의 일면으로부터 돌출됨으로써 이러한 구조를 가질 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각은 단수의 금속층으로 한정 해석되지 않는다. 예컨대, 제조 공정에 따라 제1 금속층(131)은 시드층 및 도금층을 포함하는 다층 구조를 가질 수 있다. 또한, 제2 금속층(132) 역시 다층 구조를 가질 수 있다.
한편, 일 실시예에 따른 인쇄회로기판의 패드(130)는 돌출부(P)를 포함함으로써, 절연층(110)과의 접촉 면적이 증가될 수 있다. 또한, 일 실시예에 따른 인쇄회로기판의 패드(130)는 돌출부(P)를 포함함으로써, 다수의 변곡점을 가질 수 있다. 이를 통해 도전성 포스트(150)로 인해 패드(130)에 가해지는 힘을 경감시킬 수 있다.
그 외 다른 구성요소에 관한 설명은 도 3에서 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 5는 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
다른 일 실시예에 따른 인쇄회로기판은 도 3의 인쇄회로기판과 패드(130)의 구조가 상이한 바, 이하 다른 일 실시예에 따른 인쇄회로기판의 패드(130)에 대하여 상술하기로 한다.
패드(130)는 절연층(110)의 일면으로 노출되도록 절연층(110)에 매립되며, 제1 금속층(131) 및 제1 금속층(131) 상에 배치된 제2 금속층(132)을 포함할 수 있다. 제1 금속층(131) 및 제2 금속층(132)은 서로 경계를 가지며 구별되는 층일 수 있다.
패드(130)는 제1 금속층(131)의 일면이 절연층(110)의 일면으로 노출되도록 절연층(110)에 매립되는 것일 수 있다. 도면을 기준으로 설명하면, 제2 금속층(132)은 제1 금속층(131)의 하면 상에 배치되며, 제1 금속층(131)의 상면이 절연층(110)의 상면으로 노출되도록 절연층(110)에 매립될 수 있다.
패드(130)의 일면은 절연층(110)의 일면과 공면을 가질 수 있다. 패드(130)의 일면은 제1 금속층(131)의 일면과 동일한 면일 수 있으며, 따라서 제1 금속층(131)의 일면은 절연층(110)의 일면과 공면을 가질 수 있다.
제1 금속층(131)의 폭 및 제2 금속층(132)의 폭은 서로 상이할 수 있다. 예컨대, 도면에 도시된 바와 같이 제1 금속층(131)의 폭은 제2 금속층(132)의 폭보다 좁을 수 있다. 반면, 제2 금속층(132)의 폭이 제1 금속층(131)의 폭보다 좁을 수도 있다.
패드(130)는 단차를 갖는 영역을 포함한다. 구체적으로, 패드(130)는 제2 금속층(132) 상에 제1 금속층(131)이 형성되지 않은 영역을 포함함으로써, 제1 금속층(131) 및 제2 금속층(132)이 모두 형성된 영역과 제2 금속층(132)만이 형성된 영역 간에 단차를 가질 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각은 단수의 금속층으로 한정 해석되지 않는다. 예컨대, 제조 공정에 따라 제1 금속층(131)은 시드층 및 도금층을 포함하는 다층 구조를 가질 수 있다. 또한, 제2 금속층(132) 역시 다층 구조를 가질 수 있다.
한편, 다른 일 실시예에 따른 인쇄회로기판은 패드에 홈부를 형성하는 대신, 패드가 단차를 갖는 영역을 포함하게 함으로써 절연층(110)과의 접촉 면적이 증가될 수 있다. 또한, 일 실시예에 따른 인쇄회로기판의 패드(130)는 단차를 갖는 영역을 포함함으로써, 다수의 변곡점을 가질 수 있다. 이를 통해 도전성 포스트(150)로 인해 패드(130)에 가해지는 힘을 경감시킬 수 있다.
그 외 다른 구성요소에 관한 설명은 도 3에서 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 6은 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도다.
다른 일 실시예에 따른 인쇄회로기판은 도 3 및 도 5의 인쇄회로기판과 패드(130)의 구조가 상이한 바, 이하 다른 일 실시예에 따른 인쇄회로기판의 패드(130)에 대하여 상술하기로 한다.
패드(130)는 절연층(110)의 일면으로 노출되도록 절연층(110)에 매립되며, 제1 금속층(131) 및 제1 금속층(131) 상에 배치된 제2 금속층(132)을 포함할 수 있다. 제1 금속층(131) 및 제2 금속층(132)은 서로 경계를 가지며 구별되는 층일 수 있다.
패드(P)는 제1 금속층(131)의 일면이 절연층(110)의 일면으로 노출되도록 절연층(110)에 매립되는 것일 수 있다. 도면을 기준으로 설명하면, 제2 금속층(132)은 제1 금속층(131)의 하면 상에 배치되며, 제1 금속층(131)의 상면이 절연층(110)의 상면으로 노출되도록 절연층(110)에 매립될 수 있다.
패드(130)의 일면은 절연층(110)의 일면과 공면을 가질 수 있다. 패드(130)의 일면은 제1 금속층(131)의 일면과 동일한 면일 있으며, 따라서 제1 금속층(131)의 일면은 절연층(110)의 일면과 공면을 가질 수 있다.
제1 금속층(131)의 폭 및 제2 금속층(132)의 폭은 서로 동일할 수도 있으며, 서로 상이할 수도 있다.
패드(130)는 단차를 갖는 영역을 포함한다. 구체적으로, 패드(130)는 제1 금속층(131)에 제2 금속층(132)을 노출시키는 관통부(H)를 형성함으로써, 관통부(H)가 형성되지 않아 제1 금속층(131) 및 제2 금속층(132)이 모두 형성된 영역과 관통부(H)가 형성되어 제2 금속층(132)만이 형성된 영역 간에 단차를 가질 수 있다. 패드(130)가 단차를 갖는 영역은 관통부(H)에 의해 오목한 영역일 수 있다.
관통부(H)는 보호층(140)으로 채워질 수 있다. 또한, 관통부(H)는 서로 이격된 복수의 관통부(H)일 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
제1 금속층(131) 및 제2 금속층(132) 각각은 단수의 금속층으로 한정 해석되지 않는다. 예컨대, 제조 공정에 따라 제1 금속층(131)은 시드층 및 도금층을 포함하는 다층 구조를 가질 수 있다. 또한, 제2 금속층(132) 역시 다층 구조를 가질 수 있다.
한편, 다른 일 실시예에 따른 인쇄회로기판은 패드에 홈부를 형성하는 대신, 패드가 단차를 갖는 영역을 포함하게 함으로써 절연층(110)과의 접촉 면적이 증가될 수 있다. 또한, 일 실시예에 따른 인쇄회로기판의 패드(130)는 단차를 갖는 영역을 포함함으로써, 다수의 변곡점을 가질 수 있다. 이를 통해 도전성 포스트(150)로 인해 패드(130)에 가해지는 힘을 경감시킬 수 있다.
그 외 다른 구성요소에 관한 설명은 도 3에서 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 7a 내지 도 7b는 도 3에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도면 참고하면, 우선 절연 기재(10)의 적어도 일면에 금속박(M1)이 형성된 베이스 기재를 준비한다. 베이스 기재는 절연 기재(10)의 적어도 일면에 동박이 적층된 동박 적층판(Copper Clad Laminate;　CCL)일 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 금속박(M1) 상에 제1 레지스트층(R1)을 형성한다. 제1 레지스트층(R1)은 제1 금속층(13a)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 금속박(M1) 상에 제1 금속층(13a)을 형성한다. 이 때, 금속박(M1)은 시드층의 역할을 수행할 수 있으며, 따라서 제1 금속층(13a)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제1 레지스트층(R1) 제거하고, 금속박(M1) 및 제1 금속층(131a) 상에 제2 레지스트층(R2)을 형성한다. 제2 레지스트층(R2)은 제2 금속층(13b)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제1 금속층(13a) 상에 제2 금속층(13b)을 형성한다. 이 때, 제1 금속층(13a)은 금속박(M1)과 함께 시드층의 역할을 수행할 수 있으며, 제2 금속층(13b)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제2 레지스트층(R2)을 제거하고, 패드(13)에 대응되는 영역 이외의 영역에 배치된 금속박(M1)도 에칭 등으로 제거한다. 금속박(M1), 제1 금속층(13a) 및 제2 금속층(13b)은 패드(13)를 구성할 수 있으며, 제2 금속층(13b)은 돌출부(P)를 구성할 수 있다. 이 때, 금속박(M1) 및 제1 금속층(13a)은 도 3의 인쇄회로기판의 제1 금속층(131)에 대응되는 구성일 수 있으며, 제2 금속층(13b)은 도 3의 인쇄회로기판의 제2 금속층(132)에 대응되는 구성일 수 있다.
다음으로, 보호층(14) 및 금속 포스트(15)를 형성함으로써, 패드(13)를 금속 포스트(15)와 연결한다.
다만, 전술한 내용은 도 3에 따른 인쇄회로기판을 제조하기 위한 제조 공정의 일례를 설명하기 위한 것이며, 도 3에 따른 인쇄회로기판을 제조하기 위한 제조 공정을 본 명세서에 따른 제조 공정으로 제한하기 위한 것은 아니다.
도 8a 내지 도 8b는 도 4에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도면을 참고하면, 우선 절연 기재(10)의 적어도 일면에 제1 금속박(M1) 및 제2 금속박(M2)이 형성된 베이스 기재를 준비한다. 베이스 기재는 절연 기재(10)의 적어도 일면에 제1 동박 및 제2 동박이 적층된 캐리어 필름(Carrier Film)일 수 있으나, 이에 제한되는 것은 아니다. 제1 금속박(M1) 및 제2 금속박(M2) 사이에는 이형층(Release Film)이 추가로 배치될 수 있다.
다음으로, 다음으로, 제2 금속박(M2) 상에 제1 레지스트층(R1)을 형성한다. 제1 레지스트층(R1)은 제1 금속층(13a)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제2 금속박(M2) 상에 제1 금속층(13a)을 형성한다. 이 때, 제2 금속박(M2)은 시드층의 역할을 수행할 수 있으며, 따라서 제1 금속층(13a)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제1 레지스트층(R1) 제거하고, 제1 금속층(13a)이 형성된 베이스 기재 상에 절연층(11)을 적층하여 제1 금속층(13a)을 매립한다.
다음으로, 제1 금속박(M1) 및 제2 금속박(M2)을 분리한다. 이 때, 절연층(110)의 제2 금속박(M2)이 배치된 면의 반대 면에는 공정의 편의를 위해 추가로 캐리어 필름이 배치될 수 있다.
다음으로, 제2 금속박(M2) 상에 제2 레지스트층(R2)을 형성한다. 제2 레지스트층(R2)은 제2 금속층(13b)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제2 금속박(M2) 상에 제2 금속층(13b)을 형성한다. 이 때, 제2 금속박(M2)은 시드층의 역할을 수행할 수 있으며, 제2 금속층(13b)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제2 레지스트층(R2)을 제거하고, 패드(13)에 대응되는 영역 이외의 영역에 배치된 제2 금속박(M2)도 에칭 등으로 제거한다. 제2 금속박(M2), 제1 금속층(13a) 및 제2 금속층(13b)은 패드(13)를 구성할 수 있으며, 제1 금속층(13a)은 돌출부(P)를 구성할 수 있다. 이 때, 제2 금속층(13b)은 도 4의 인쇄회로기판의 제1 금속층(131)에 대응되는 구성일 수 있으며, 제2 금속박(M2) 및 제1 금속층(13a)은 도 4의 인쇄회로기판의 제2 금속층(132)에 대응되는 구성일 수 있다.
다음으로, 보호층(14) 및 금속 포스트(15)를 형성함으로써, 패드(13)를 금속 포스트(15)와 연결한다.
다만, 전술한 내용은 도 4에 따른 인쇄회로기판을 제조하기 위한 제조 공정의 일례를 설명하기 위한 것이며, 도 4에 따른 인쇄회로기판을 제조하기 위한 제조 공정을 본 명세서에 따른 제조 공정으로 제한하기 위한 것은 아니다.
도 9a 내지 도 9b는 도 5에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도면을 참고하면, 우선 절연 기재(10)의 적어도 일면에 제1 금속박(M1) 및 제2 금속박(M2)이 형성된 베이스 기재를 준비한다. 베이스 기재는 절연 기재(10)의 적어도 일면에 제1 동박 및 제2 동박이 적층된 캐리어 필름(Carrier Film)일 수 있으나, 이에 제한되는 것은 아니다. 제1 금속박(M1) 및 제2 금속박(M2) 사이에는 이형층(Release Film)이 추가로 배치될 수 있다.
다음으로, 다음으로, 제2 금속박(M2) 상에 제1 레지스트층(R1)을 형성한다. 제1 레지스트층(R1)은 제1 금속층(13a)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제2 금속박(M2) 상에 제1 금속층(13a)을 형성한다. 이 때, 제2 금속박(M2)은 시드층의 역할을 수행할 수 있으며, 따라서 제1 금속층(13a)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제1 레지스트층(R1) 상에 제2 레지스트층(R2)을 형성한다. 제2 레지스트층(R2)은 제2 금속층(13b)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제1 금속층(13a2) 상에 제2 금속층(13b)을 형성한다. 이 때, 제1 금속층(13a2) 은 제2 금속박(M2)과 함께 시드층의 역할을 수행할 수 있으며, 따라서 제2 금속층(13b)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제1 레지스트층(R1) 및 제2 레지스트층(R2)을 제거하고, 제1 금속층(13a) 및 제2 금속층(13b)이 형성된 베이스 기재 상에 절연층(11)을 적층하여 제1 금속층(13a) 및 제2 금속층(13b)을 매립한다.
다음으로, 제1 금속박(M1) 및 제2 금속박(M2)을 분리한다. 이 때, 절연층(110)의 제2 금속박(M2)이 배치된 면의 반대 면에는 공정의 편의를 위해 추가로 캐리어 필름이 배치될 수 있다.
다음으로, 제2 금속박(M2) 상에 보호층(14) 및 금속 포스트(15)를 형성한다. 이 때, 제2 금속박(M2)은 시드층의 역할을 수행할 수 있으며, 따라서 금속 포스트(15)는 전해 도금 등을 통해 형성될 수 있다. 한편, 금속 포스트(15)가 형성되는 이외의 영역에 형성된 제2 금속박(M2)은 에칭 등으로 제거한다. 제2 금속박(M2) 및 금속 포스트(15)는 도 5의 인쇄회로기판의 금속 포스트(150)를 구성할 수 있다.
제1 금속층(13a) 및 제2 금속층(13b)은 패드(13)를 구성할 수 있다. 이 때, 제1 금속층(13a)은 도 5의 인쇄회로기판의 제1 금속층(131)에 대응되는 구성일 수 있으며, 제2 금속층(13b)은 도 5의 인쇄회로기판의 제2 금속층(132)에 대응되는 구성일 수 있다.
다만, 전술한 내용은 도 5에 따른 인쇄회로기판을 제조하기 위한 제조 공정의 일례를 설명하기 위한 것이며, 도 5에 따른 인쇄회로기판을 제조하기 위한 제조 공정을 본 명세서에 따른 제조 공정으로 제한하기 위한 것은 아니다.
도 10a 내지 도 10b는 도 6에 따른 인쇄회로기판의 제조 공정의 일 실시예 중 일부를 개략적으로 나타낸 단면도다.
도면을 참고하면, 우선 절연 기재(10)의 적어도 일면에 제1 금속박(M1) 및 제2 금속박(M2)이 형성된 베이스 기재를 준비한다. 베이스 기재는 절연 기재(10)의 적어도 일면에 제1 동박 및 제2 동박이 적층된 캐리어 필름(Carrier Film)일 수 있으나, 이에 제한되는 것은 아니다. 제1 금속박(M1) 및 제2 금속박(M2) 사이에는 이형층(Release Film)이 추가로 배치될 수 있다.
다음으로, 다음으로, 제2 금속박(M2) 상에 제1 레지스트층(R1)을 형성한다. 제1 레지스트층(R1)은 제1 금속층(13a)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제2 금속박(M2) 상에 제1 금속층(13a)을 형성한다. 이 때, 제2 금속박(M2)은 시드층의 역할을 수행할 수 있으며, 따라서 제1 금속층(13a)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제1 레지스트층(R1) 상에 제2 레지스트층(R2)을 형성한다. 제2 레지스트층(R2)은 제2 금속층(13b)에 대응되는 영역에 개구부를 가질 수 있다.
다음으로, 제1 금속층(13a2) 상에 제2 금속층(13b)을 형성한다. 이 때, 제1 금속층(13a2) 은 제2 금속박(M2)과 함께 시드층의 역할을 수행할 수 있으며, 따라서 제2 금속층(13b)은 전해 도금 등을 통해 형성할 수 있다.
다음으로, 제1 레지스트층(R1) 및 제2 레지스트층(R2)을 제거한다. 이 때, 제1 레지스트층(R1) 중 제2 금속층(13b)으로 덮인 영역은 제거되지 않고 잔존한다. 그 후 제1 금속층(13a) 및 제2 금속층(13b)이 형성된 베이스 기재 상에 절연층(11)을 적층하여 제1 금속층(13a) 및 제2 금속층(13b)을 매립한다.
다음으로, 제1 금속박(M1) 및 제2 금속박(M2)을 분리하고, 잔존하던 제1 레지스트층(R1)을 제거하여 관통부(H)를 형성한다. 이 때, 절연층(110)의 제2 금속박(M2)이 배치된 면의 반대 면에는 공정의 편의를 위해 추가로 캐리어 필름이 배치될 수 있다.
다음으로, 보호층(14) 및 금속 포스트(15)를 형성함으로써, 패드(13)를 금속 포스트(15)와 연결한다. 이 때, 금속 포스트(15)를 형성하기 위하여, 제1 금속층(13a) 및 금속 포스트(15) 사이에는 시드층이 추가로 형성될 수 있다.
제1 금속층(13a) 및 제2 금속층(13b)은 패드(13)를 구성할 수 있다. 이 때, 제1 금속층(13a)은 도 6의 인쇄회로기판의 제1 금속층(131)에 대응되는 구성일 수 있으며, 제2 금속층(13b)은 도 6의 인쇄회로기판의 제2 금속층(132)에 대응되는 구성일 수 있다.
다만, 전술한 내용은 도 6에 따른 인쇄회로기판을 제조하기 위한 제조 공정의 일례를 설명하기 위한 것이며, 도 6에 따른 인쇄회로기판을 제조하기 위한 제조 공정을 본 명세서에 따른 제조 공정으로 제한하기 위한 것은 아니다.
본 명세서에서 어느 구성요소 상에 배치되었다는 표현은, 방향을 설정하려는 의도가 아니다. 따라서, 어느 구성요소 상에 배치되었다는 표현은 어느 구성요소의 상측 상에 배치된 것을 의미할 수도 있고, 하측 상에 배치된 것을 의미할 수도 있다.
본 명세서에서 상면, 하면, 상측, 하측, 최상측, 최하측 등의 용어는 설명의 편의를 위해 도면을 기준으로 설정한 방향이다. 따라서, 설정 방향에 따라 상면, 하면, 상측, 하측, 최상측, 최하측 등은 다른 용어로 설명될 수 있다.
본 명세서에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다.
본 명세서에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 설명에 따라서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 명세서에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 사용된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 명세서에서 사용된 용어는 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (13)

  1. 절연층;
    상기 절연층에 형성되며, 돌출부를 갖는 패드; 및
    상기 절연층 상에 배치되며, 상기 패드의 적어도 일부를 노출시키는 개구부를 갖는 보호층; 을 포함하며,
    상기 돌출부는 상기 패드의 일면으로부터 돌출되어, 상기 절연층 및 상기 보호층 중 적어도 하나에 매립된 인쇄회로기판.
  2. 제1 항에 있어서,
    상기 패드는 제1 금속층 및 상기 제1 금속층 상에 배치되어 상기 돌출부를 구성하는 제2 금속층을 포함하는 인쇄회로기판.
  3. 제2 항에 있어서,
    상기 제1 금속층은 상기 절연층 상에 배치되고,
    상기 제2 금속층은 상기 제1 금속층의 상기 절연층과 마주하는 면의 반대 면 상에 배치되어 상기 보호층에 매립된 인쇄회로기판.
  4. 제2 항에 있어서,
    상기 제1 금속층은 상기 절연층 상에 배치되고,
    상기 제2 금속층은 상기 제1 금속층의 상기 절연층과 마주하는 면 상에 배치되어 상기 절연층에 매립된 인쇄회로기판.
  5. 제4 항에 있어서,
    상기 제2 금속층의 일면은 상기 절연층의 일면과 공면을 갖는 인쇄회로기판.
  6. 제2 항에 있어서,
    상기 패드의 일면은 상기 제1 금속층 및 상기 제2 금속층의 경계와 공면을 갖는 인쇄회로기판.
  7. 제1 항에 있어서,
    상기 돌출부는 서로 이격된 복수의 돌출부인 인쇄회로기판.
  8. 제1 항에 있어서,
    상기 절연층 상에 배치되며, 상기 패드와 연결된 도전성 포스트; 를 더 포함하는 인쇄회로기판.
  9. 절연층;
    상기 절연층의 일면으로 노출되도록 상기 절연층에 매립되며, 제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하는 패드;
    상기 절연층 상에 배치되며, 상기 패드의 적어도 일부를 노출시키는 개구부를 갖는 보호층; 및
    상기 보호층의 개구부를 채우며 상기 보호층으로부터 돌출되고, 상기 패드와 연결된 도전성 포스트; 를 포함하는 인쇄회로기판.
  10. 제9 항에 있어서,
    상기 패드는 단차를 갖는 영역을 포함하는 인쇄회로기판.
  11. 제9 항에 있어서,
    상기 제1 금속층의 폭 및 상기 제2 금속층의 폭은 서로 상이한 인쇄회로기판.
  12. 제9 항에 있어서,
    상기 제1 금속층은 상기 제2 금속층을 노출시키는 관통부를 갖는 인쇄회로기판.
  13. 제12 항에 있어서,
    상기 보호층은 상기 관통부를 채우는 인쇄회로기판.
KR1020200170429A 2020-12-08 2020-12-08 인쇄회로기판 KR20220081020A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200170429A KR20220081020A (ko) 2020-12-08 2020-12-08 인쇄회로기판
US17/191,485 US20220181245A1 (en) 2020-12-08 2021-03-03 Printed circuit board
CN202110598577.7A CN114615800A (zh) 2020-12-08 2021-05-31 印刷电路板
US18/211,093 US20230335479A1 (en) 2020-12-08 2023-06-16 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200170429A KR20220081020A (ko) 2020-12-08 2020-12-08 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20220081020A true KR20220081020A (ko) 2022-06-15

Family

ID=81848212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200170429A KR20220081020A (ko) 2020-12-08 2020-12-08 인쇄회로기판

Country Status (3)

Country Link
US (2) US20220181245A1 (ko)
KR (1) KR20220081020A (ko)
CN (1) CN114615800A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283948A (en) * 1991-05-31 1994-02-08 Cray Research, Inc. Method of manufacturing interconnect bumps
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
TWI291757B (en) * 2005-11-16 2007-12-21 Ind Tech Res Inst Structure to reduce stress for vias and a fabricating method thereof
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same
KR102493465B1 (ko) * 2016-03-22 2023-01-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Also Published As

Publication number Publication date
US20220181245A1 (en) 2022-06-09
US20230335479A1 (en) 2023-10-19
CN114615800A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
US10903170B2 (en) Substrate having embedded interconnect structure
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
US11658124B2 (en) Connection structure embedded substrate
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220086320A (ko) 연결구조체 내장기판
KR20220005236A (ko) 전자부품 내장기판
KR102164793B1 (ko) 수동부품 내장기판
US11587878B2 (en) Substrate having electronic component embedded therein
US11552009B2 (en) Printed circuit board
US11315879B2 (en) Package substrate and multi-chip package including the same
KR20220081020A (ko) 인쇄회로기판
KR20220001634A (ko) 인쇄회로기판
US20230199951A1 (en) Printed circuit board
US11997801B2 (en) Printed circuit board
US20230156922A1 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
US20240172368A1 (en) Printed circuit board
US20240164019A1 (en) Printed circuit board
US20210407897A1 (en) Printed circuit board
KR20220075932A (ko) 인쇄회로기판
KR20210123817A (ko) 인쇄회로기판
KR20220080557A (ko) 인쇄회로기판
KR20230091423A (ko) 인쇄회로기판
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
KR20210078951A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
A201 Request for examination