KR20220073463A - 적층 구조체 및 그 제조 방법 - Google Patents

적층 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20220073463A
KR20220073463A KR1020200161556A KR20200161556A KR20220073463A KR 20220073463 A KR20220073463 A KR 20220073463A KR 1020200161556 A KR1020200161556 A KR 1020200161556A KR 20200161556 A KR20200161556 A KR 20200161556A KR 20220073463 A KR20220073463 A KR 20220073463A
Authority
KR
South Korea
Prior art keywords
material layer
temperature
substrate
thickness
ndnio
Prior art date
Application number
KR1020200161556A
Other languages
English (en)
Inventor
이상한
이종민
김태헌
Original Assignee
광주과학기술원
울산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원, 울산대학교 산학협력단 filed Critical 광주과학기술원
Priority to KR1020200161556A priority Critical patent/KR20220073463A/ko
Publication of KR20220073463A publication Critical patent/KR20220073463A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H01L45/1608—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H01L45/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

적층 구조체가 제공된다. 상기 적층 구조체는, 기판 상에 배치되고 페로브스카이트 구조를 갖는 제1 물질막, 및 상기 제1 물질막 상에 배치되고, 페로브스카이트 구조 갖는 제2 물질막을 포함하고, 상기 제1 물질막의 두께에 따라, 금속 또는 절연체로 변환되는 것을 포함할 수 있다.

Description

적층 구조체 및 그 제조 방법 {stacked structure and method of fabricating of the same}
본 발명은 적층 구조체 및 그 제조 방법에 관련된 것으로, 보다 상세하게는, 기판 상에 적층된 제1 물질막 및 제2 물질막을 포함하는 적층 구조체 및 그 제조 방법에 관련된 것이다.
적층 구조체는, 기판 상에 금속-절연체 전이가 가능한 물질을 박막 형태로 적층한 구조체이고, 금속-절연체 전이(metal-insulator transition, MIT) 소자 범주에 포함된다.
금속-절연체 전이 소자는, 온도 및 자기장 조건에 따라서, 금속성을 갖거나 절연성을 가질 수 있다.
이에 따라, 금속-절연체 전이 소자는, 2단자 평면 스위칭 소자, 게이트 효과를 이용한 3단자 전자소자, 광학 스위칭 소자, 발진기, 메타물질(metamaterial) 소자, 멤리스티브(memristive) 소자, 온도 센서, 화학 센서 등 다양한 산업에 활용 될 수 있다.
활용 분야가 증가함에 따라, 다양한 금속-절연체 전이(MIT) 소자가 연구되고 있다.
예를 들어, 대한민국 특허 등록공보 10-0927602에는, 금속-절연체 전이(MIT) 물질 기반의 메모리 셀의 제조 방법에 있어서, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극이 형성된 기판 전면으로 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상으로, 소정 간격 이격된 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극 사이에 전기장에 변화에 의해서 불연속 MIT를 일으키는 스위칭용 금속-절연체 전이(MIT) 박막 및 상기 드레인 전극 상에 비저항용 MIT 박막을 형성하는 단계, 및 상기 비저항용 MIT 박막 상에 상단 전극을 형성하는 단계를 포함하고, 상기 게이트 전극 형성 전에 상기 기판 상으로 실리콘 산화막을 형성하는 단계, 및 상기 상단 전극 형성 단계 이후에 상기 소스 및 드레인 전극 상으로 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MIT 물질 기반의 메모리 셀의 제조 방법이 개시되어 있다.
본 발명이 해결하고자 하는 일 기술적 과제는, 금속 또는 절연체로 변환되는 적층 구조체 및 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 전기 전도성이 제어 가능한 적층 구조체 및 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 제조 공정 비용이 절감된 적층 구조체 및 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 제조 시간이 단축된 적층 구조체 및 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 대량 생산이 용이한 적층 구조체 및 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상기 기술적 과제를 해결하기 위해, 본 발명은 적층 구조체의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 적층 구조체의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에, 페로브스카이트 구조를 갖는 제1 물질막을 증착하는 단계, 및 상기 제1 물질막 상에, 페로브스카이트 구조 갖는 제2 물질막을 증착하여, 적층 구조체를 제조하는 단계를 포함하되, 상기 제1 물질막의 두께를 조절하여, 상기 적층 구조체를 금속 또는 절연체로 변환시키는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막 및 상기 제2 물질막은, PLD(pulsed laser deposition) 방법으로 증착되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 기판 상에, 상기 제1 물질막 및 상기 제2 물질막을 순차적으로 증착 시, 상기 제1 물질막 및 상기 제2 물질막의 증착 온도는, 상기 제1 물질막 및 상기 제2 물질막의 결정화(crystallization)가 최대가 되는 온도인 것을 포함할 수 있다.
상기 기술적 과제를 해결하기 위해, 본 발명은 적층 구조체를 제공한다.
일 실시 예에 따르면, 상기 적층 구조체는, 기판 상에 배치되고 페로브스카이트 구조를 갖는 제1 물질막, 및 상기 제1 물질막 상에 배치되고, 페로브스카이트 구조 갖는 제2 물질막을 포함하되, 상기 제1 물질막의 두께에 따라, 금속 또는 절연체로 변환되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막의 두께가 5 유닛셀(unit cells) 미만인 경우, 상기 적층 구조체는 금속성을 갖고, 상기 제1 물질막의 두께가 5 유닛셀 이상인 경우, 상기 적층 구조체는 절연성을 갖는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막의 두께가 증가할수록, 상기 적층 구조체의 금속-절연체 전이 임계 온도가 높아지는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막이 NdNiO3를 포함하는 경우, 상기 제1 물질막은, 상기 임계온도 보다 높은 온도에서, 사방정계(orthorhombic system) 구조이고, 상기 제1 물질막은, 상기 임계온도 보다 낮은 온도에서, 단사정계(monoclinic system) 구조인 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막은, NdNiO3, RNiO3, PrNiO3, SmNiO3, EuNiO3, GdNiO3, DyNiO3, HoNiO3, YNiO3, ErNiO3, TmNiO3, YbNiO3, 또는 LuNiO3 중에서 적어도 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 제2 물질막은, SrRuO3, SrVO3, SrMnO3, SrCoO3, SrNiO3, SrCuO3, LaRuO3, LaVO3, LaMnO3, LaCoO3, LaNiO3, LaCuO3, 또는 La2/3SR1/3MnO3 중에서 적어도 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 기판은, 단결정 SrTiO3인 것을 포함하되, 상기 기판의 최상단층은, TiO-2층인 것을 포함할 수 있다.
본 발명의 실시 예에 따른 적층 구조체의 제조 방법은, 기판 상에 제1 물질막을 증착하는 단계, 상기 제1 물질막 상에 제2 물질막을 증착하는 단계를 포함할 수 있다. 따라서, 상기 적층 구조체의 제조 방법이 간소화 되어, 제조 시간 및 제조 비용이 절감될 수 있다. 이에 따라서, 대량 생산이 용이한 상기 적층 구조체의 제조 방법이 제공될 수 있다.
또한, 본 발명의 실시 예에 따르면, 상기 제1 물질막의 두께를 조절하여, 상기 적층 구조체를 금속 또는 절연체로 변환시킬 수 있다. 다시 말하면, 상기 적층 구조체는 금속-절연체 전이(metal-insulator transition, TMI)가 가능할 수 있다. 그리고, 상기 제1 물질막의 두께를 조절하여, 상기 적층 구조체 내의 산소 공공(vacancy)의 수를 조절하여, 상기 적층 구조체의 전기 전도성을 제어할 수 있다. 그리고, 상기 제1 물질막의 두께를 조절하여, 상기 적층 구조체가 금속 또는 절연체로 변환되는 금속-절연체 전이 임계 온도가 제어될 수 있다.
따라서, 상기 적층 구조체는, 멤커패시터(memcapacitor), 2단자 평면 스위칭 소자, 게이트 효과를 이용한 3단자 전자소자, 광학 스위칭 소자, 발진기, 메타물질(metamterial) 소자, 멤리스티브(memristive) 소자, 온도 센서, 화학 센서, 전극 등 다양한 산업에 활용 될 수 있다.
도 1은 본 발명의 실시 예에 따른 적층 구조체의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 예에 따른 적층 구조체의 제조 방법에서 기판 상에 제1 물질막 및 제2 물질막을 순차적으로 증착하는 과정을 설명하기 위한 도면이다.
도 3은 실험 예들에 따른 적층 구조체의 제조 방법에서 PLD(pulsed laser deposition) 공정을 설명하기 도면이다.
도 4는 실험 예들에 따른 적층 구조체의 구조를 설명하기 위한 도면이다.
도 5는 실험 예 2 내지 실험 예 5에 따른 제1 물질막(NdNiO3)을 AFM(atomic force microscopy)으로 분석한 이미지이다.
도 6은 실험 예 2 내지 실험 예 5에 따른 적층 구조체를 XRD(X-ray diffraction)로 분석한 도면이다.
도 7은 실험 예 1 내지 실험 예 5에 따른 적층 구조체의 온도 별 비저항 값을 측정한 도면이다
도 8은, 실험 예 1, 실험 예 3, 및 실험 예 6에 따른 적층 구조체의 온도 별 비저항 값을 측정한 도면이다.
도 9는, 실험 예 4, 실험 예 5, 실험 예 7, 및 실험 예 8에 따른 적층 구조체의 온도 별 비저항 값을 측정한 도면이다.
도 10은 실험 예 4 및 실험 예 5 따른 적층 구조체의 온도 별 비저항 값을 측정하여 금속-절연체 전이 임계 온도를 설명하기 위한 도면이다.
도 11은 도 10에서 실험 예 4 및 실험 예 5에 따른 비저항 값 및 온도에 따른 비저항 값의 기울기를 설명하기 위한 도면이다.
도 12는 실험 예 1 내지 실험 예 5에 따른 적층 구조체를 XAS(X-ray absorption spectroscopic)으로 분석한 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제1 구성요소로 언급된 것이 다른 실시 예에서는 제2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성 요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 적층 구조체의 제조 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 실시 예에 따른 적층 구조체의 제조 방법에서 기판 상에 제1 물질막 및 제2 물질막을 순차적으로 증착하는 과정을 설명하기 위한 도면이다.
도 1을 참조하면 기판(100)이 준비된다(S110).
일 실시 예에 따르면, 상기 기판(100)은 비극성 기판일 수 있다. 예를 들어, 상기 기판(100)은, 단결정의 SrTiO3 (001) 기판 또는 SrTiO3 (111) 기판일 수 있다. 또는 다른 예를 들어, 상기 기판(100)은, BaTiO3일 수 있다.
다른 실시 예에 따르면, 상기 기판(100)은 극성 기판일 수 있다. 예를 들어, 상기 기판(100)은 LaAlO3 (001) 기판 또는 LaAlO3 (111) 기판일 수 있다.
상기 기판(100)의 극성 여부에 따라서, 후술되는 적층 구조체의 산소 공공의 효과가 제어될 수 있다.
상기 기판(100)의 최상단층은, SrTiO3 내에 TiO2층을 포함할 수 있다. 따라서, 후술되는 바와 같이, 상기 기판(100) 상에 제1 물질막(200)을 증착하는 과정에서, 상기 제1 물질막(200)은 에피택시얼 성장(epitaxial growth)을 할 수 있다.
도 1 및 도 2를 참조하면 상기 기판(100) 상에 페로브스카이트 구조를 갖는 상기 제1 물질막(200)이 증착되고(S120), 상기 제1 물질막(200) 상에 페로브스카이트 구조를 갖는 제2 물질막(300)이 증착되어 적층 구조체(400)가 제조된다(S130).
상기 기판(100) 상에 상기 제1 물질막(200) 및 상기 제2 물질막(300)을 순차적으로 증착하기 전, 상기 제1 물질막(200)의 전구체로 제1 물질 타겟 및 상기 제2 물질막(300)의 전구체로 제2 물질 타겟이 준비될 수 있다. 구체적으로, 상기 제1 물질막(200) 및 상기 제2 물질막(300)이 PLD(pulsed laser deposition) 방법으로 증착되는 경우, 상기 제1 물질 타겟 및 상기 제2 물질 타겟은, 세라믹 벌크(bulk) 형태로 준비될 수 있다.
일 실시 예에 따르면, 상술된 바와 같이, 상기 제1 물질막(200)은, 상기 기판(100) 상에, PLD 방법으로 증착될 수 있다. 구체적으로, 상기 제1 물질 타겟에 레이저를 조사하여, 상기 기판(100) 상에, 상기 제1 물질막(200)이 증착될 수 있다. 상기 제1 물질막(200)은, 페로브스카이트 구조를 갖는 전이 금속 산화물이고 희토류 원소를 포함할 수 있다. 예를 들어, 상기 제1 물질막(200)은, NdNiO3, RNiO3, PrNiO3, SmNiO3, EuNiO3, GdNiO3, DyNiO3, HoNiO3, YNiO3, ErNiO3, TmNiO3, YbNiO3, 또는 LuNiO3 중에서 적어도 하나를 포함할 수 있다.
그리고, 상기 기판(100) 상에 상기 제1 물질막(200)을 증착 시, 증착 온도는, 상기 제1 물질막(200)의 결정화(crystallization)가 최대가 되는 온도일 수 있다. 예를 들어, 상기 제1 물질막(200)이 NdNiO3인 경우, 상기 증착 온도는, 550℃일 수 있다.
그리고, 상술된 바와 같이, 상기 기판(100) 상에 상기 제1 물질막(200)을 증착하는 과정에서, 상기 제1 물질막(200)은, 상기 기판(100)의 최상단층에 의해, 에피택시얼 성장할 수 있다.
또한, 일 실시 예에 따르면, 상기 기판(100) 상에 상기 제1 물질막(200)을 PLD 방법으로 증착 시, 상기 제1 물질막(200)의 두께가 조절될 수 있다. 구체적으로, 상기 제1 물질 타겟에 레이저 조사 시, 레이저의 펄스(pulse) 수를 조절하여, 상기 기판(100) 상에 증착되는 상기 제1 물질막(200)의 두께가 조절될 수 있다. 보다 구체적으로, 레이저 펄스 수가 높을수록 상기 제1 물질막(200)의 두께가 두꺼워질 수 있다. 상기 제1 물질막(200)의 두께가 조절되어, 후술되는 바와 같이, 상기 적층 구조체(400)는, 금속 또는 절연체로 변환될 수 있다.
일 실시 예에 따르면, 상술된 바와 같이, 상기 제1 물질막(200) 상에, 상기 제2 물질막(300)은 PLD 방법으로 증착될 수 있다. 구체적으로, 상기 제2 물질 타겟에 레이저를 조사하여, 상기 제1 물질막(200) 상에, 상기 제2 물질막(300)이 증착될 수 있다. 상기 제2 물질막(300)은, 페로브스카이트 구조를 갖는 전이 금속 산화물이고, 금속성을 갖는 원소를 포함할 수 있다. 예를 들어, 상기 제2 물질막(300)은, SrRuO3, SrVO3, SrMnO3, SrCoO3, SrNiO3, SrCuO3, LaRuO3, LaVO3, LaMnO3, LaCoO3, LaNiO3, LaCuO3, 또는 La2/3SR1/3MnO3 중에서 적어도 하나를 포함할 수 있다.
그리고, 상기 제1 물질막(200) 상에 상기 제2 물질막(300)을 증착 시, 증착 온도는, 상기 제2 물질막(300)의 결정화가 최대가 되는 온도일 수 있다. 예를 들어, 상기 제2 물질막(300)이 LaNiO3인 경우, 상기 증착 온도는, 570℃일 수 있다.
본 발명의 실시 예에 따른 상기 적층 구조체(400)의 제조 방법은, 상기 기판(100) 상에, 상기 제1 물질막(200)을 증착하는 단계, 상기 제1 물질막(200) 상에 상기 제2 물질막(300)을 증착하는 단계를 포함할 수 있다. 따라서, 상기 적층 구조체(400)의 제조 방법이 간소화 되어, 제조 시간 및 제조 비용이 절감될 수 있다. 이에 따라서, 대량 생산이 용이한 상기 적층 구조체(400)의 제조 방법이 제공될 수 있다.
또한, 본 발명의 실시 예에 따른 상기 적층 구조체(400)는, 상기 기판(100) 상에 배치된 상기 제1 물질막(200), 및 상기 제1 물질막(200) 상에 배치된 상기 제2 물질막(300)을 포함할 수 있다. 상술된 바와 같이, 상기 제1 물질막(200)의 두께에 따라, 상기 적층 구조체(400)는 금속 또는 절연체로 변환될 수 있다. 구체적인 예를 들어 설명하면, 상기 제1 물질막(200)이 NdNiO3를 포함하고 포함하고 상기 제2 물질막(300)이 LaNiO3를 포함하는 상기 적층 구조체(400)를 제조 시, 상기 제1 물질막(200)의 두께가 5 유닛셀(unit cells) 미만인 경우, 상기 적층 구조체(400)는, 온도가 상승함에 따라 비저항 값이 높아지는 금속성을 가질 수 있다. 이 경우, 상기 적층 구조체(400)는, 금속일 수 있다. 이와 달리, 상기 적층 구조체(400) 내에, 상기 제1 물질막(200)의 두께가 5 유닛셀 이상인 경우, 상기 적층 구조체(400)는, 온도가 상승함에 따라 비저항 값이 낮아지는 절연성을 가질 수 있다. 이 경우, 상기 적층 구조체(400)는, 절연체일 수 있다. 따라서, 상술된 바와 같이, 상기 적층 구조체(400)는, 상기 제1 물질막(200)의 두께에 따라, 상기 적층 구조체(400)는 금속 또는 절연체로 변환될 수 있다.
그리고, 상기 적층 구조체(400)는, 온도 조건에 따라, 금속-절연체 전이(metal-insulator transition, TMI)가 되는 임계 온도를 가질 수 있다. 상기 임계 온도를 기점으로, 상기 적층 구조체(400)는, 상기 임계 온도보다 낮은 온도에서 절연체이고, 상기 임계 온도보다 높은 온도에서 금속일 수 있다. 구체적으로, 상기 적층 구조체(400) 내에 상기 제1 물질막(200)의 두께가 증가할수록 상기 임계 온도가 높아질 수 있다. 구체적인 예를 들어 설명하면, 상기 적층 구조체(400) 내에 상기 제1 물질막(200)의 두께가 10 유닛셀인 경우가, 상기 제1 물질막(200)의 두께가 5 유닛셀인 경우보다, 상기 임계 온도가 더 높을 수 있다. 예를 들어, 상기 제1 물질막(200)의 두께가 10 유닛셀인 경우, 상기 임계 온도는, 약 88.5K일 수 있다. 예를 들어, 상기 제1 물질막(200)의 두께가 5 유닛셀인 경우, 상기 임계 온도는, 약 53.9K일 수 있다.
그리고, 상기 제1 물질막(200)의 두께에 의해, 상기 적층 구조체(400)의 전기 전도성이 제어될 수 있다. 상기 적층 구조체(400) 내에, 상기 제1 물질막(200)의 두께가 증가할수록, 산소 공공(vacancy)의 수가 증가하여, 상기 적층 구조체(400)의 전기 전도성이 낮아질 수 있다. 따라서, 이 경우, 상기 적층 구조체(400)는 전기 전도성이 실질적으로 없는 절연체일 수 있다. 이와 달리, 상기 적층 구조체(400) 내에, 상기 제1 물질막(200)의 두께가 감소할수록, 산소 공공의 수가 감소하여, 상기 적층 구조체(400)의 전기 전도성이 높아질 수 있다. 따라서, 이 경우, 상기 적층 구조체(400)는 금속일 수 있다.
이에 따라서, 상기 적층 구조체(400)은, 멤커패시터(memcapacitor), 2단자 평면 스위칭 소자, 게이트 효과를 이용한 3단자 전자소자, 광학 스위칭 소자, 발진기, 메타물질(metamterial) 소자, 멤리스티브(memristive) 소자, 온도 센서, 화학 센서, 전극 등 다양한 산업에 활용 될 수 있다.
또한, 상기 기판(100)의 극성 여부에 따라서 산소 공공에 의한 상기 적층 구조체(400)의 전도성 제어 효과가 변화될 수 있다. 구체적으로, 상기 기판(100)이 비극성 기판인 경우, 상기 기판(100)이 극성 기판인 경우와 비교하여, 산소 공공에 의한 전도성 제어 효과가 보다 의존적일 수 있다. 다시 말하면, 상기 기판(100)이 비극성 기판인 경우 상기 제1 물질막(200)의 두께 증가에 따른 상기 적층 구조체(400)의 산소 공공의 증가량이, 상기 기판(100)이 극성 기판인 경우 상기 물질막(200)의 두께 증가에 따른 상기 적층 구조체(400)의 산소 공공의 증가량보다 높을 수 있다. 이에 따라, 상기 기판(100)의 극성 여부에 따라서, 상기 적층 구조체(400)의 금속-절연체 변환 특성이 제어될 수 있다.
이하, 본 발명의 실시 예에 따른 적층 구조체의 구체적인 실험 예 및 특성평가가 설명된다.
도 3은 실험 예들에 따른 적층 구조체의 제조 방법에서 PLD(pulsed laser deposition) 공정을 설명하기 도면이고, 도 4는 실험 예들에 따른 적층 구조체의 구조를 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 후술되는 실험 예들에 따른 적층 구조체의 제조 방법에서, 도 3에 도시된 바와 같이, PLD 공정을 이용하여, 페로브스카이트 구조를 갖는 NdNiO3의 벌크 세라믹 타겟 및 LaNiO3의 벌크 세라믹 타겟을, 기판에 증착하였다. 도 4에 도시된 바와 같이, 기판인 SrTiO3 상에, 상기 NdNiO3의 벌크 세라믹 타겟은 제1 물질막(NdNiO3)으로 증착되고, 상기 LaNiO3의 벌크 세라믹 타겟은 제2 물질막(LaNiO3)으로 증착되었다.
도 3 및 도 4에서 알 수 있듯이, 후술되는 실험 예 1에 따른 적층 구조체는, 상기 LaNiO3의 벌크 세라믹 타겟에 레이저를 조사하여, 상기 SrTiO3 상에, 상기 제2 물질막(LaNiO3)을 증착하여, 도 4에 도시된 바와 같이, 상기 적층 구조체를 제조하였다.
후술되는 실험 예 2 내지 실험 예 5에 따른 적층 구조체는, 상기 NdNiO3의 벌크 세라믹 타겟에 레이저를 조사하여, 상기 SrTiO3 상에, 상기 제1 물질막(NdNiO3)을 증착하고, 타겟을 상기 LaNiO3의 벌크 세라믹 타겟으로 변경하고 레이저를 조사하여, 상기 제1 물질막(NdNiO3) 상에, 상기 제2 물질막(LaNiO3)을 증착하여, 도 4에 도시된 바와 같이, 상기 적층 구조체를 제조하였다.
후술되는 실험 예 6 내지 실험 예 8에 따른 적층 구조체는, 상기 NdNiO3의 벌크 세라믹 타겟에 레이저를 조사하여, 상기 SrTiO3 상에, 상기 제1 물질막(NdNiO3)을 증착하여, 도 4에 도시된 바와 같이, 상기 적층 구조체를 제조하였다.
실험 예 1에 따른 적층 구조체의 제조 방법
기판으로 SrTiO3(단결정), 도 3에 도시된 바와 같이, 페로브스카이트 구조를 갖는 제2 물질막의 전구체로 페로브스카이트 구조를 갖는 LaNiO3의 벌크 세라믹 타겟을 준비하였다.
PLD 챔버 안에, 상기 SrTiO3를 LaNiO3의 벌크 세라믹 타겟과 5cm 떨어진 거리에 배치하였다. 그리고, PLD 공정 조건(온도 570℃, 산소 분압 150 mtorr, 레이저 에너지 밀도 2J/cm2, 레이저 펄스 반복율 5Hz, 레이저 펄스 수 550)을 설정하였다. 그리고, 상기 LaNiO3의 벌크 세라믹 타겟에 레이저를 조사하여, 상기 상기 SrTiO3 상에, 상기 제2 물질막(LaNiO3)을 증착하고, 4.5℃/min의 냉각 속도로 상온까지 냉각시켜, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 2에 따른 적층 구조체의 제조 방법
기판으로 SrTiO3(단결정), 도 3에 도시된 바와 같이, 페로브스카이트 구조를 갖는 제1 물질막의 전구체로 페로브스카이트 구조를 갖는 NdNiO3의 벌크 세라믹 타겟, 페로브스카이트 구조를 갖는 제2 물질막의 전구체로 페로브스카이트 구조를 갖는 LaNiO3의 벌크 세라믹 타겟을 준비하였다.
PLD 챔버 안에, 상기 SrTiO3를 상기 NdNiO3 벌크 세라믹 타겟과 5cm 떨어진 거리에 배치하였다. 그리고, PLD의 공정 조건(공정 온도 550℃, 산소 분압 150 mtorr, 레이저 에너지 밀도 2J/cm2, 레이저 펄스 반복율 5Hz, 레이저 펄스 수 105)을 설정하였다. 그리고, 상기 NdNiO3 벌크 세라믹 타겟에 레이저를 조사하여, 상기 SrTiO3 상에, 상기 제1 물질막(NdNiO3)을 증착하였다.
이후, 상기 NdNiO3 벌크 세라믹 타겟을 상기 LaNiO3의 벌크 세라믹 타겟으로 변경하였다. 그리고 PLD 공정 조건(온도 570℃, 산소 분압 150 mtorr, 레이저 에너지 밀도 2J/cm2, 레이저 펄스 반복율 5Hz, 레이저 펄스 수 550)을 설정하였다. 그리고, 상기 LaNiO3의 벌크 세라믹 타겟에 레이저를 조사하여, 상기 제1 물질막(NdNiO3) 상에, 상기 제2 물질막(LaNiO3)을 증착하고, 4.5℃/min의 냉각 속도로 상온까지 냉각시켜, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 3에 따른 적층 구조체의 제조 방법
NdNiO3 벌크 세라믹 타겟에 레이저 조사 시, PLD 공정 조건에서, 레이저 펄스 수를 315로 설정한 것을 제외하고, 실험 예 2와 동일한 방법으로, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 4에 따른 적층 구조체의 제조 방법
NdNiO3 벌크 세라믹 타겟에 레이저 조사 시, PLD 공정 조건에서, 레이저 펄스 수를 525로 설정한 것을 제외하고, 실험 예 2와 동일한 방법으로, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 5에 따른 적층 구조체의 제조 방법
NdNiO3 벌크 세라믹 타겟에 레이저 조사 시, PLD 공정 조건에서, 레이저 펄스 수를 1050으로 설정한 것을 제외하고, 실험 예 2와 동일한 방법으로, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 6에 따른 적층 구조체의 제조 방법
기판으로 SrTiO3(단결정), 도 3에서 도시된 바와 같이, 페로브스카이트 구조를 갖는 제1 물질막의 전구체로 페로브스카이트 구조를 갖는 NdNiO3의 벌크 세라믹 타겟을 준비하였다.
PLD 챔버 안에, 상기 SrTiO3를 상기 NdNiO3 벌크 세라믹 타겟과 5cm 떨어진 거리에 배치하였다. 그리고, PLD의 공정 조건(공정 온도 550℃, 산소 분압 150 mtorr, 레이저 에너지 밀도 2J/cm2, 레이저 펄스 반복율 5Hz, 레이저 펄스 수 315)을 설정하였다. 그리고, 상기 NdNiO3 벌크 세라믹 타겟에 레이저를 조사하여, 상기 SrTiO3 상에, 상기 제1 물질막(NdNiO3)을 증착하고 4.5℃/min의 냉각 속도로 상온까지 냉각시켜, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 7에 따른 적층 구조체의 제조 방법
NdNiO3 벌크 세라믹 타겟에 레이저 조사 시, PLD 공정 조건에서, 레이저 펄스 수를 525로 설정한 것을 제외하고, 실험 예 6과 동일한 방법으로, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
실험 예 8에 따른 적층 구조체의 제조 방법
NdNiO3 벌크 세라믹 타겟에 레이저 조사 시, PLD 공정 조건에서, 레이저 펄스 수를 1050으로 설정한 것을 제외하고, 실험 예 6과 동일한 방법으로, 도 4에 도시된 바와 같이, 적층 구조체를 제조하였다.
구 분 제1 물질막(NdNiO3)의 두께(unit cell)) 제2 물질막(LaNiO3)의
두께(unit cell))
실험 예 1 - 5
실험 예 2 1 5
실험 예 3 3 5
실험 예 4 5 5
실험 예 5 10 5
실험 예 6 3 -
실험 예 7 5 -
실험 예 8 10 -
도 5는 실험 예 2 내지 실험 예 5에 따른 제1 물질막(NdNiO3)을 AFM(atomic force microscopy)으로 분석한 이미지이다.
도 5 및 [표 1]을 참조하면, 실험 예 2 내지 실험 예 5에 따른 제1 물질막(NdNiO3)의 표면 형상을 분석하였다.
도 5 및 [표 1] 에서 알 수 있듯이, 실험 예 2에 따른 상기 제1 물질막(NdNiO3)은 1 유닛셀(unit cell)의 두께를 갖고, 실험 예 3에 따른 상기 제1 물질막(NdNiO3)은 3 유닛셀의 두께를 갖고, 실험 예 4에 따른 상기 제1 물질막(NdNiO3)은 5 유닛셀의 두께를 갖고, 실험 예 5에 따른 상기 제1 물질막(NdNiO3)은 10 유닛셀의 두께를 갖는 것을 알 수 있다.
따라서, 상기 제1 물질막(NdNiO3)의 두께가 증가할수록, 상기 제1 물질막(NdNiO3)의 테두리 부분은, 전반적으로 그리고 실질적으로, 날카로운 형상을 갖는 것을 알 수 있다.
도 6은 실험 예 2 내지 실험 예 5에 따른 적층 구조체를 XRD(X-ray diffraction)로 분석한 도면이다.
도 6을 참조하면, 도 6의 (a)에서 실험 예 2 내지 실험 예 5에 따른 SrTiO3, 제1 물질막(NdNiO3), 및 제2 물질막(LaNiO3)은, 페로브스카이트 구조이고, 상기 SrTiO3 상에서, 상기 제1 제1 물질막(NdNiO3) 및 제2 물질막(LaNiO3)을 순차적으로 에피택시얼 성장(epitaxial growth)시켜 적층 구조체를 제조하였다.
도 6 및 [표 1]에서 알 수 있듯이, 상기 제1 물질막(NdNiO3)의 두께는, 도 5에서 설명한 바와 같이, 실험 예 5, 실험 예 4, 실험 예 3, 실험 예 2 순으로 두께가 두꺼운 것을 알 수 있다. 따라서, 도 6의 (b)에서 도시된 바와 같이, 상기 제1 물질막(NdNiO3)의 두께가 증가할수록, LaNiO3/NdNiO3의 peak의 세기(intensity)에 대한 그래프 형상이, 실질적으로, 더 조밀해지는 것을 알 수 있다. 그리고, 실험 예 2 내지 실험 예 5에 따른 상기 적층 구조체는, LaNiO3/NdNiO3 peak 및 SrTiO3 peak를 통해, 상기 SrTiO3, 상기 제1 물질막(NdNiO3), 및 상기 제2 물질막(LaNiO3)을 포함한 구조체인 것을 알 수 있다. 또한, SrTiO3의 001, 002, 및 003의 면 방향 모두, 상기 제1 물질막(NdNiO3), 및 상기 제2 물질막(LaNiO3)을 포함한 구조체인 것을 알 수 있다.
도 7은 실험 예 1 내지 실험 예 5에 따른 적층 구조체의 온도 별 비저항 값을 측정한 도면이다.
도 7를 참조하면, 실험 예 1 내지 실험 예 5에 따른 적층 구조체는, 반데르포우(van der pauw) 방법으로, 온도에 따른 비저항 값을 측정하였다.
도 7 및 [표 1]에서 알 수 있듯이, 도 7의 (a)에서, 실험 예 1에 따른 상기 적층 구조체의 비저항 값은, 온도가 상승함에 따라, 비저항 값이 증가하는 것을 알 수 있다. 따라서, 실험 예 1에 따른 상기 적층 구조체는, 금속성을 갖는 것을 알 수 있다.
실험 예 2에 따른 상기 적층 구조체의 비저항 값은, 온도가 상승함에 따라 비저항 값이 증가하는 것을 알 수 있다. 따라서, 실험 예 2에 따른 상기 적층 구조체는, 도 7의 (c)에 도시된 바와 같이, 금속성을 갖는 것을 알 수 있다.
실험 예 3에 따른 상기 적층 구조체의 비저항 값은, 온도가 상승함에 따라 비저항 값이 증가하는 것을 알 수 있다. 따라서, 실험 예 3에 따른 상기 적층 구조체는, 도 7의 (c)에 도시된 바와 같이, 금속성을 갖는 것을 알 수 있다.
도 7의 (b)에서, 실험 예 4에 따른 상기 적층 구조체의 비저항 값은, 5K에서 약 100K까지, 실험 예 1에 따른 상기 적층 구조체보다 비저항 값이 낮고, 온도가 상승함에 따라 비저항 값이 감소하는 것을 알 수 있다. 따라서, 도 7의 (c)에 도시된 바와 같이 절연성을 갖는 것을 알 수 있다.
실험 예 5에 따른 상기 적층 구조체의 비저항 값은, 5K에서 약 150K까지, 온도가 상승함에 따라 비저항 값이 감소하는 것을 알 수 있다. 따라서, 도 7의 (c)에 도시된 바와 같이, 절연성을 갖는 것을 알 수 있다.
결론적으로, 실험 예 1 내지 실험 예 3에 따른 상기 적층 구조체는, 금속성을 갖는 것을 알 수 있고, 실험 예 4 및 실험 예 5에 따른 상기 적층 구조체는, 온도 조건에 따라, 절연성을 갖는 것을 알 수 있다. 그리고, 실험 예들에 따른 적층 구조체 내에, 제1 물질막(NdNiO3)의 두께가 증가할수록, 상기 적층 구조체는, 절연성을 갖는 온도 범위가 증가하는 것을 알 수 있다.
도 8은, 실험 예 1, 실험 예 3, 및 실험 예 6에 따른 적층 구조체의 온도 별 비저항 값을 측정한 도면이고, 도 9는, 실험 예 4, 실험 예 5, 실험 예 7, 및 실험 예 8에 따른 적층 구조체의 온도 별 비저항 값을 측정한 도면이다.
도 8 내지 도 9을 참조하면, 실험 예 1, 실험 예 3, 실험 예 4 내지 실험 예 8에 따른 적층 구조체를, 반데르포우 방법으로, 온도에 따라 비저항 값을 측정하였고, 추가로, 실험 예 3, 실험 예 4, 실험 예 5에 따른 적층 구조체를 평행모델(parallel model)방법으로, 온도에 따라 비저항 값을 측정하였다.
도 8 및 [표 1]에서 알 수 있듯이, 도 8의 (b)에서, 실험 예 1에 따른 상기 적층 구조체를 반데르포우 방법으로 비저항 값을 측정한 경우, 상기 적층 구조체는, 온도가 상승함에 따라 비저항 값이 증가하는 것을 알 수 있다. 따라서, 실험 예 1에 따른 상기 적층 구조체는, 금속성을 갖는 것을 알 수 있다.
실험 예 3에 따른 상기 적층 구조체를 반데르포우 방법으로 비저항 값 측정한 경우, 상기 적층 구조체는, 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다. 이와 달리, 상기 적층 구조체를 평행모델 방법으로 비저항 값을 추정한 경우, 약 200K 이상의 온도에서부터, 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다.
실험 예 6에 따른 상기 적층 구조체를 반데르포우 방법으로 비저항 값을 측정한 경우, 상기 적층 구조체는, 약 200K 이상의 온도에서부터 온도가 상승함에 따라 비저항 값이 감소하는 절연성을 갖는 것을 알 수 있다.
도 9의 (a)에서, 실험 예 4에 따른 상기 적층 구조체를 반데르포우 방법으로 비저항 값을 측정한 경우, 상기 적층 구조체는, 5K에서 약 100K까지 온도가 상승에 따라 비저항 값이 감소하는 절연성을 갖는 것을 알 수 있다. 그리고, 상기 적층 구조체는, 약 100K를 초과하는 온도에서 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다. 이와 달리, 상기 적층 구조체를 평행모델 방법으로 비저항 값을 추정한 경우, 반데르포우 방법으로 비저항 값을 측정한 경우보다, 낮은 비저항 값을 갖는 것을 알 수 있다. 그리고, 상기 적층 구조체는, 약 5K에서 약 100K까지, 온도가 상승함에 따라 비저항 값이 감소하는 절연성을 갖고, 약 100K를 초과하는 온도에서 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다.
실험 예 7에 따른 상기 적층 구조체를 반데르포우 방법으로 LaNiO3의 비저항 값을 추정한 경우, 상기 적층 구조체는, 온도가 상승함에 따라 비저항 값이 감소하는 절연성을 갖는 것을 알 수 있다.
도 9의 (b)에서, 실험 예 5에 따른 상기 적층 구조체를 반데르포우 방법으로 비저항 값을 측정한 경우, 상기 적층 구조체는, 5K에서 약 150K까지 온도가 상승에 따라 비저항 값이 감소하는 절연성을 갖는 것을 알 수 있다. 그리고, 상기 적층 구조체는, 약 150K를 초과하는 온도에서, 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다. 이와 달리, 상기 적층 구조체를 평행모델 방법으로 LaNiO3의 비저항 값을 추정한 경우, 상기 적층 구조체는, 약 5K 이상 약 100K 미만에서, 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖고, 약 100K 이상 약 150K 미만에서, 온도가 상승함에 따라 비저항 값이 감소하는 절연성을 갖고, 약 150K 이상에서 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다.
실험 예 8에 따른 적층 구조체를 반데르포우 방법으로 비저항 값을 측정한 경우, 상기 적층 구조체는, 약 5K에서 약 100K까지 온도 범위에서, 온도가 상승함에 따라 비저항 값이 감소하는 절연성을 갖는 것을 알 수 있다. 그리고, 상기 구조체는, 약 100K 이상의 온도에서, 온도가 상승함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다.
결론적으로, 실험 예들에 따른 적층 구조체는, 온도에 따라서, 금속-절연체 전이가 가능한 것을 알 수 있다.
도 10은 실험 예 4 및 실험 예 5 따른 적층 구조체의 온도 별 비저항 값을 측정하여 금속-절연체 전이 임계 온도를 설명하기 도면이고, 도 11은 도 10에서 실험 예 4 및 실험 예 5에 따른 비저항 값 및 온도에 따른 비저항 값의 기울기를 설명하기 위한 도면이다.
도 10 및 도 11를 참조하면, 실험 예 4 및 실험 예 5에 따른 적층 구조체는 평행 모델 방법으로 LaNiO3층의 비저항 값을 추정하였다. 그리고 실험 예 7 및 실험 예 8에 따른 적층 구조체는, 반데르포우 방법으로 비저항 값을 측정하였다.
도 10, 도 11, 및 [표 1]에서 알 수 있듯이, 실험 예 7 및 실험 예 8에 따른 상기 적층 구조체는 온도가 상승함에 따라 비저항 값이 감소되는 절연성을 갖는 것을 알 수 있다.
실험 예 4에 따른 상기 적층 구조체는, 5K에서 약 53.9K까지, 온도가 증가함에 따라 비저항 값이 감소되는 절연성을 갖는 것을 알 수 있고, 약 53.9K를 초과하는 온도에서, 온도가 증가함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다. 따라서, 상기 적층 구조체의 금속-절연체 전이 임계 온도는 약 53.9K 인 것을 알 수 있다.
실험 예 5에 따른 상기 적층 구조체는, 0K에서 약 88.5K까지, 온도가 증가함에 따라 비저항 값이 감소되는 절연성을 갖는 것을 알 수 있고, 약 88.5K를 초과한 온도에서, 온도가 증가함에 따라 비저항 값이 증가하는 금속성을 갖는 것을 알 수 있다. 따라서, 상기 적층 구조체의 금속-절연체 전이 임계 온도는 약 88.5K인 것을 알 수 있다.
결론적으로, 실험 예들에 따른 적층 구조체 내에, 제1 물질막(NdNiO3)의 두께가 증가할수록 금속-절연체 전이 임계 온도가 증가하는 것을 알 수 있다.
도 12는 실험 예 1 내지 실험 예 5에 따른 적층 구조체를 XAS(X-ray absorption spectroscopy)으로 분석한 도면이다.
도 12를 참조하면, 실험 예 1 내지 실험 예 5에 따른 적층 구조체의 O K-edge 부근의 X-ray 흡수 분광 스펙트럼을 TEY(total electron yield) 모드로 측정하였다.
도 12에서 알 수 있듯이, 도 12의 (a)에서, Ni 3d-O 2P의 peak는, 실험 예 1 내지 실험 예 3에 따른 상기 적층 구조체 내에 제1 물질막(NdNiO3)의 두께가 증가할수록 증가하는 것을 알 수 있다. 이와 달리, Ti 3d-O 2P peak는, 상기 제1 물질막(NdNiO3)의 두께가 증가할수록 감소하는 것을 알 수 있다.
도 12의 (b)에서, Ni 3d-O 2P의 peak는, 실험 예 1, 실험 예 4 내지 실험 예 5에 따른 상기 적층 구조체 내에 상기 제1 물질막(NdNiO3)의 두께가 증가할수록 증가하는 것을 알 수 있다. 이와 달리, Ti 3d-O 2P peak는, 상기 제1 물질막(NdNiO3)의 두께가 증가할수록 감소하는 것을 알 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
200: 제1 물질막
300: 제2 물질막
400: 적층 구조체

Claims (10)

  1. 기판을 준비하는 단계;
    상기 기판 상에, 페로브스카이트 구조를 갖는 제1 물질막을 증착하는 단계; 및
    상기 제1 물질막 상에, 페로브스카이트 구조 갖는 제2 물질막을 증착하여, 적층 구조체를 제조하는 단계를 포함하되,
    상기 제1 물질막의 두께를 조절하여, 상기 적층 구조체를 금속 또는 절연체로 변환시키는 것을 포함하는 적층 구조체의 제조 방법.
  2. 제 1항에 있어서,
    상기 제1 물질막 및 상기 제2 물질막은, PLD(pulsed laser deposition) 방법으로 증착되는 것을 포함하는 적층 구조체의 제조 방법.
  3. 제 2항에 있어서,
    상기 기판 상에, 상기 제1 물질막 및 상기 제2 물질막을 순차적으로 증착 시,
    상기 제1 물질막 및 상기 제2 물질막의 증착 온도는, 상기 제1 물질막 및 상기 제2 물질막의 결정화(crystallization)가 최대가 되는 온도인 것을 포함하는 적층 구조체의 제조 방법.
  4. 기판 상에 배치되고 페로브스카이트 구조를 갖는 제1 물질막; 및
    상기 제1 물질막 상에 배치되고, 페로브스카이트 구조 갖는 제2 물질막을 포함하되,
    상기 제1 물질막의 두께에 따라, 금속 또는 절연체로 변환되는 적층 구조체.
  5. 제 4항에 있어서,
    상기 제1 물질막의 두께가 5 유닛셀(unit cells) 미만인 경우, 상기 적층 구조체는 금속성을 갖고,
    상기 제1 물질막의 두께가 5 유닛셀 이상인 경우, 상기 적층 구조체는 절연성을 갖는 것을 포함하는 적층 구조체.
  6. 제 5항에 있어서,
    상기 제1 물질막의 두께가 증가할수록, 상기 적층 구조체의 금속-절연체 전이 임계 온도가 높아지는 것을 포함하는 적층 구조체.
  7. 제 6항에 있어서,
    상기 제1 물질막이 NdNiO3를 포함하는 경우,
    상기 제1 물질막은, 상기 임계온도 보다 높은 온도에서, 사방정계(orthorhombic system) 구조이고
    상기 제1 물질막은, 상기 임계온도 보다 낮은 온도에서, 단사정계(monoclinic system) 구조인 것을 포함하는 적층 구조체.
  8. 제 4항에 있어서,
    상기 제1 물질막은, NdNiO3, RNiO3, PrNiO3, SmNiO3, EuNiO3, GdNiO3, DyNiO3, HoNiO3, YNiO3, ErNiO3, TmNiO3, YbNiO3, 또는 LuNiO3 중에서 적어도 하나를 포함하는 적층 구조체.
  9. 제 4항에 있어서,
    상기 제2 물질막은, SrRuO3, SrVO3, SrMnO3, SrCoO3, SrNiO3, SrCuO3, LaRuO3, LaVO3, LaMnO3, LaCoO3, LaNiO3, LaCuO3, 또는 La2/3SR1/3MnO3 중에서 적어도 하나를 포함하는 적층 구조체.
  10. 제 4항에 있어서,
    상기 기판은 단결정 SrTiO3인 것을 포함하되,
    상기 기판의 최상단층은, TiO2층인 것을 포함하는 적층 구조체.
KR1020200161556A 2020-11-26 2020-11-26 적층 구조체 및 그 제조 방법 KR20220073463A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200161556A KR20220073463A (ko) 2020-11-26 2020-11-26 적층 구조체 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200161556A KR20220073463A (ko) 2020-11-26 2020-11-26 적층 구조체 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220073463A true KR20220073463A (ko) 2022-06-03

Family

ID=81982873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200161556A KR20220073463A (ko) 2020-11-26 2020-11-26 적층 구조체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20220073463A (ko)

Similar Documents

Publication Publication Date Title
US8848336B2 (en) Perovskite material with anion-controlled dielectric properties, thin film capacitor device, and method for manufacturing the same
US8183594B2 (en) Laminar structure on a semiconductor substrate
US8866367B2 (en) Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
EP1056125B1 (en) Lead germanate ferroelectric structure with multi-layered electrode
JP2008227345A (ja) 半導体基板上の積層構造
US20100182730A1 (en) Ferroelectric varactor with improved tuning range
EP0656429B1 (en) Ferroelectric thin film and method of manufacturing the same
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
JP2008135642A (ja) 強誘電体キャパシタ
Laha et al. Role of La0. 5Sr0. 5CoO3 template layers on dielectric and electrical properties of pulsed-laser ablated Pb (Nb2/3Mg1/3) O3–PbTiO3 thin films
Levoska et al. Structural characterization of relaxor ferroelectric PbMg1/3Nb2/3O3-PbTiO3 thin film heterostructures deposited by pulsed laser ablation
KR20220073463A (ko) 적층 구조체 및 그 제조 방법
Duclere et al. Ferroelectric (116) SrBi 2 Nb 2 O 9 thin films epitaxially grown by pulsed laser deposition on epitaxial (110) Pt/(110) SrTiO 3 electrode
Lu et al. Effects of Tb doping on structural and electrical properties of 47 (Ba0. 7Ca0. 3) TiO3–0.53 Ba (Zr0. 2Ti0. 8) O3 thin films at various annealing temperature by pulsed laser deposition
JP5228158B2 (ja) 半導体基板上の積層構造
Lam et al. Fabrication and characterization of epitaxial Gd‐doped SBN thin films
WO2020246363A1 (ja) 誘電体膜およびそれを用いたキャパシタならびに誘電体膜の製造方法
Schumann et al. Solely calcine controlled ferroelectricity and resistivity of barium titanate thin films and their advanced memory applications
CN101582483B (zh) 具有“三明治”结构的多孔强织构热释电薄膜的制备方法
Reymond et al. Relaxor properties of sputtered Ba (Ti, Zr) O3 thin films
Marré et al. Strontium titanate resistance modulation by ferroelectric field effect
Boikov et al. Effect of interfaces on the dielectric response of a Sr Ti O 3 layer between metallic oxide electrodes
Izuha et al. Electrical properties and microstructures of all-perovskite-oxide capacitors (SrRuO3/BaxSr1− xTiO3/SrRuO3)
JP2002359287A (ja) 薄膜素子
Tyunina et al. Pulsed laser deposition of relaxor-based PbLu 0.5 Nb 0.5 O 3–PbTiO 3 thin films

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2023101000534; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20230309

Effective date: 20230823