KR20220073346A

KR20220073346A - 터치 디스플레이 장치

Info

Publication number: KR20220073346A
Application number: KR1020200161337A
Authority: KR
Inventors: 한종현; 배연경
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-11-26
Filing date: 2020-11-26
Publication date: 2022-06-03
Also published as: US20220164065A1; CN114546153A; CN114546153B; US11941212B2

Abstract

본 발명의 실시예들은, 터치 디스플레이 장치에 관한 것으로서, 복수의 라인 상에 위치하는 다수의 터치 패드를 교번하여 배치하고 패드 영역에서 터치 패드 이외의 메탈이 외부에 노출되지 않도록 함으로써, 패드 영역에 배치 가능한 터치 패드의 수를 증가시키며 터치 패드의 신뢰성을 유지할 수 있다. 또한, 터치 패드와 전기적으로 연결되고 인접하게 위치하는 패드 배선을 상이한 층에 배치함으로써, 인접한 패드 배선 간의 단락을 방지하고 터치 패드 간의 간격을 최소화하며 대면적 터치 디스플레이 장치에서 채널 수 증가에 따른 터치 패드의 배치 구조를 용이하게 구현할 수 있다.

Description

터치 디스플레이 장치{TOUCH DISPLAY DEVICE}

본 발명의 실시예들은, 터치 디스플레이 장치에 관한 것이다.

정보화 사회가 발전함에 따라, 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용된다.

디스플레이 장치는, 사용자에게 보다 다양한 기능을 제공하기 위하여, 디스플레이 패널에 접촉된 사용자의 손가락이나 펜에 의한 터치를 인식하고, 인식된 터치를 기반으로 입력 처리를 수행하는 기능을 제공한다.

디스플레이 장치는, 디스플레이 패널 상에 배치되거나, 디스플레이 패널에 내장된 다수의 터치 전극을 포함할 수 있다. 그리고, 사용자의 터치에 의해 발생하는 캐패시턴스의 변화를 검출하여 디스플레이 패널에 대한 사용자의 터치를 센싱할 수 있다.

디스플레이 장치의 크기가 증가할수록 디스플레이 패널에 배치된 터치 전극을 구동하기 위한 채널의 수가 증가할 수 있다. 채널의 수가 증가함에 따라 디스플레이 패널에 배치되는 패드의 수가 증가할 수 있다.

따라서, 디스플레이 패널의 한정된 영역에 많은 수의 패드를 배치하며, 신뢰성을 유지할 수 있는 방안이 요구된다.

본 발명의 실시예들은, 터치 인식이 가능한 디스플레이 장치에서 터치 라우팅 배선과 터치 구동 회로 사이를 연결하기 위한 터치 패드의 수를 증가시킬 수 있는 방안을 제공한다.

본 발명의 실시예들은, 디스플레이 패널에 배치되는 터치 패드의 수를 증가시키면서, 터치 패드가 배치되는 영역에서 신뢰성을 유지할 수 있는 방안을 제공한다.

일 측면에서, 본 발명의 실시예들은, 디스플레이 패널의 액티브 영역에 위치하고 액티브 영역에 배치된 봉지 층 상에 배치된 다수의 터치 전극들, 액티브 영역의 외부에 위치하고 다수의 터치 전극들 중 적어도 하나의 터치 전극과 전기적으로 연결된 다수의 터치 링크 배선들, 다수의 터치 링크 배선들 각각과 전기적으로 연결된 다수의 패드 배선들, 및 다수의 패드 배선들 각각과 전기적으로 연결된 다수의 터치 패드들을 포함하는 터치 디스플레이 장치를 제공한다.

다수의 터치 패드들은, 제1 라인 상에 위치하고 다수의 패드 배선들 중 다수의 터치 링크 배선들의 적어도 일부가 배치된 층과 동일한 층에 배치된 다수의 제1 패드 배선들 각각과 전기적으로 연결된 다수의 제1 터치 패드들, 및 다수의 터치 링크 배선들로부터 제1 라인보다 멀리 위치하는 제2 라인 상에 위치하고 다수의 패드 배선들 중 다수의 제1 패드 배선들이 배치된 층과 상이한 층에 배치된 다수의 제2 패드 배선들 각각과 전기적으로 연결된 다수의 제2 터치 패드들을 포함할 수 있다.

또는, 다수의 터치 패드들은, 제1 라인 상에 위치하고 다수의 패드 배선들 중 다수의 제1 패드 배선들 각각과 전기적으로 연결된 다수의 제1 터치 패드들, 및 다수의 터치 링크 배선들로부터 제1 라인보다 멀리 위치하는 제2 라인 상에 위치하고 다수의 패드 배선들 중 다수의 제1 패드 배선들이 배치된 층과 동일한 층에 배치된 다수의 제2 패드 배선들 각각과 전기적으로 연결된 다수의 제2 터치 패드들을 포함할 수 있다.

다수의 제1 패드 배선들 및 다수의 제2 패드 배선들은 외부에 노출되지 않을 수 있다.

또한, 경우에 따라, 다수의 터치 패드들은, 다수의 터치 링크 배선들로부터 제2 라인보다 멀리 위치하는 제3 라인 상에 위치하고, 다수의 패드 배선들 중 다수의 제1 패드 배선들 및 다수의 제2 패드 배선들 중 적어도 하나가 배치된 층과 동일한 층에 배치된 제1 부분과 다수의 제1 패드 배선들 및 다수의 제2 패드 배선들이 배치된 층과 상이한 층에 배치된 제2 부분을 포함하는 다수의 제3 패드 배선들 각각과 전기적으로 연결된 다수의 제3 터치 패드들을 더 포함할 수 있다.

본 발명의 실시예들에 의하면, 터치 라우팅 배선과 연결되는 터치 패드를 복수의 라인 상에 배치함으로써, 디스플레이 패널에 배치되는 터치 패드의 수를 증가시킬 수 있다.

본 발명의 실시예들에 의하면, 터치 패드가 배치되는 영역에서 터치 패드와 터치 라우팅 배선 사이를 연결하는 패드 배선이 외부에 노출되지 않도록 함으로써, 터치 패드가 배치되는 영역에서 신뢰성을 유지할 수 있다.

본 발명의 실시예들에 의하면, 인접한 터치 패드에 연결되는 패드 배선을 상이한 층에 배치된 메탈을 이용하여 구현함으로써, 인접한 패드 배선 간의 단락을 방지하고 터치 패드 간의 간격 증가를 최소화하며 디스플레이 패널에 배치되는 터치 패드의 수를 증가시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치의 디스플레이 패널을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 패널에 터치 패널이 내장되는 구조를 예시적으로 나타낸 도면이다.
도 4와 도 5는 본 발명의 실시예들에 따른 디스플레이 패널에 배치된 터치 전극의 타입을 예시적으로 나타낸 도면이다.
도 6은 도 5의 메쉬 타입의 터치 전극을 예시적으로 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 패널에서의 터치 센서 구조를 간략하게 나타낸 도면이다.
도 8은 도 7의 터치 센서 구조의 구현 예시 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 패널의 부분적인 단면도로서, 도 8에 도시된 X-X' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 10과 도 11은 본 발명의 실시예들에 따른 디스플레이 패널에 컬러 필터가 포함된 경우의 단면 구조를 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 패널에 터치 패드가 배치된 평면 구조의 예시를 나타낸 도면이다.
도 13은 도 12에 도시된 A-A' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 14는 도 12에 도시된 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 디스플레이 패널에 터치 패드가 배치된 평면 구조의 다른 예시를 나타낸 도면이다.
도 16은 본 발명의 실시예들에 따른 디스플레이 패널에 터치 패드가 배치된 평면 구조의 또 다른 예시를 나타낸 도면이다.
도 17은 도 16에 도시된 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 18은 본 발명의 실시예들에 따른 디스플레이 패널에 터치 패드가 배치된 평면 구조의 또 다른 예시를 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들의 시간 관계 또는 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

도 1은 본 발명의 실시예들에 따른 터치 디스플레이 장치의 시스템 구성도이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 영상 디스플레이를 위한 기능과 터치 센싱을 위한 기능을 모두 제공할 수 있다.

영상 디스플레이 기능을 제공하기 위하여, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의된 다수의 서브픽셀이 배열된 디스플레이 패널(DISP)과, 다수의 데이터 라인을 구동하는 데이터 구동 회로(DDC)와, 다수의 게이트 라인을 구동하는 게이트 구동 회로(GDC)와, 데이터 구동 회로(DDC) 및 게이트 구동 회로(GDC)의 동작을 제어하는 디스플레이 컨트롤러(DCTR) 등을 포함할 수 있다.

데이터 구동 회로(DDC), 게이트 구동 회로(GDC) 및 디스플레이 컨트롤러(DCTR) 각각은 하나 이상의 개별 부품으로 구현될 수도 있다. 경우에 따라서, 데이터 구동 회로(DDC), 게이트 구동 회로(GDC) 및 디스플레이 컨트롤러(DCTR) 중 둘 이상은 하나의 부품으로 통합되어 구현될 수도 있다. 예를 들어, 데이터 구동 회로(DDC)와 디스플레이 컨트롤러(DCTR)는 하나의 집적회로 칩(IC Chip)으로 구현될 수 있다.

터치 센싱 기능을 제공하기 위하여, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 다수의 터치 전극을 포함하는 터치 패널(TSP)과, 터치 패널(TSP)로 터치 구동 신호를 공급하고 터치 패널(TSP)로부터 터치 센싱 신호를 검출하여, 검출된 터치 센싱 신호를 토대로 터치 패널(TSP)에서의 사용자의 터치 유무 또는 터치 위치(터치 좌표)를 센싱하는 터치 센싱 회로(TSC)를 포함할 수 있다.

터치 센싱 회로(TSC)는, 일 예로, 터치 패널(TSP)로 터치 구동 신호를 공급하고 터치 패널(TSP)로부터 터치 센싱 신호를 검출하는 터치 구동 회로(TDC)와, 터치 구동 회로(TDC)에 의해 검출된 터치 센싱 신호를 토대로 터치 패널(TSP)에서의 사용자의 터치 유무 및/또는 터치 위치를 센싱하는 터치 컨트롤러(TCTR) 등을 포함할 수 있다.

터치 구동 회로(TDC)는 터치 패널(TSP)로 터치 구동 신호를 공급하는 제1 회로 파트와 터치 패널(TSP)로부터 터치 센싱 신호를 검출하는 제2 회로 파트를 포함할 수 있다.

터치 구동 회로(TDC) 및 터치 컨트롤러(TCTR)는 별도의 부품으로 구현되거나, 경우에 따라서, 하나의 부품으로 통합되어 구현될 수도 있다.

한편, 데이터 구동 회로(DDC), 게이트 구동 회로(GDC) 및 터치 구동 회로(TDC) 각각은 하나 이상의 집적회로로 구현될 수 있으며, 디스플레이 패널(DISP)과의 전기적인 연결 관점에서 COG(Chip On Glass) 타입, COF(Chip On Film) 타입, 또는 TCP(Tape Carrier Package) 타입 등으로 구현될 수 있으며, 게이트 구동 회로(GDC)는 GIP(Gate In Panel) 타입으로도 구현될 수 있다.

한편, 디스플레이 구동을 위한 회로 구성들(DDC, GDC, DCTR)과 터치 센싱을 위한 회로 구성들(TDC, TCTR) 각각은 하나 이상의 개별 부품으로 구현될 수 있다. 경우에 따라서 디스플레이 구동을 위한 회로 구성들(DDC, GDC, DCTR) 중 하나 이상과 터치 센싱을 위한 회로 구성들(TDC, TCTR) 중 하나 이상은 기능적으로 통합되어 하나 이상의 부품으로 구현될 수도 있다.

예를 들어, 데이터 구동 회로(DDC)와 터치 구동 회로(TDC)는 하나 또는 둘 이상의 집적회로 칩에 통합되어 구현될 수 있다. 데이터 구동 회로(DDC)와 터치 구동 회로(TDC)가 둘 이상의 집적회로 칩에 통합되어 구현되는 경우, 둘 이상의 집적회로 칩 각각은 데이터 구동 기능과 터치 구동 기능을 가질 수 있다.

한편, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 유기발광 디스플레이 장치, 액정 디스플레이 장치 등의 다양한 타입일 수 있다. 아래에서는, 설명의 편의를 위해, 터치 디스플레이 장치가 유기발광 디스플레이 장치인 것으로 예를 들어 설명한다. 즉, 디스플레이 패널(DISP)은 유기발광 디스플레이 패널, 액정 디스플레이 패널 등의 다양한 타입일 수 있지만, 이하에서는, 설명의 편의를 위하여 디스플레이 패널(DISP)이 유기발광 디스플레이 패널인 것으로 예를 들어 설명한다.

또 한편, 후술하겠지만, 터치 패널(TSP)은 터치 구동 신호가 인가되거나 터치 센싱 신호가 검출될 수 있는 다수의 터치 전극과, 이러한 다수의 터치 전극을 터치 구동 회로(TDC)와 연결시켜주기 위한 다수의 터치 라우팅 배선 등을 포함할 수 있다.

터치 패널(TSP)은 디스플레이 패널(DISP)의 외부에 존재할 수도 있다. 즉, 터치 패널(TSP)과 디스플레이 패널(DISP)은 별도로 제작되어 결합될 수 있다. 이러한 터치 패널(TSP)을 외장형 타입 또는 애드-온(Add-on) 타입이라고 한다.

이와 다르게, 터치 패널(TSP)은 디스플레이 패널(DISP)의 내부에 내장될 수도 있다. 즉, 디스플레이 패널(DISP)을 제작할 때, 터치 패널(TSP)을 구성하는 다수의 터치 전극과 다수의 터치 라우팅 배선 등의 터치 센서 구조는 디스플레이 구동을 위한 전극들 및 신호 라인들과 함께 형성될 수 있다. 이러한 터치 패널(TSP)을 내장형 타입이라고 한다. 아래에서는, 설명의 편의를 위하여, 터치 패널(TSP)이 내장형 타입인 경우로 예를 들어 설명한다.

도 2는 본 발명의 실시예들에 따른 터치 디스플레이 장치의 디스플레이 패널(DISP)을 개략적으로 나타낸 도면이다.

도 2를 참조하면, 디스플레이 패널(DISP)은 영상이 표시되는 액티브 영역(AA)과, 액티브 영역(AA)의 외곽 경계 라인(BL)의 외곽 영역인 논-액티브 영역(NA)을 포함할 수 있다.

디스플레이 패널(DISP)의 액티브 영역(AA)에는, 영상 디스플레이를 위한 다수의 서브픽셀이 배열되고, 디스플레이 구동을 위한 각종 전극들이나 신호 라인들이 배치된다.

또한, 디스플레이 패널(DISP)의 액티브 영역(AA)에는, 터치 센싱을 위한 다수의 터치 전극과 이들과 전기적으로 연결된 다수의 터치 라우팅 배선 등이 배치될 수 있다. 이에 따라, 액티브 영역(AA)은 터치 센싱이 가능한 터치 센싱 영역이라고도 할 수 있다.

디스플레이 패널(DISP)의 논-액티브 영역(NA)에는, 액티브 영역(AA)에 배치된 각종 신호 라인들이 연장된 링크 배선들 또는 액티브 영역(AA)에 배치된 각종 신호 라인들과 전기적으로 연결된 링크 배선들과, 이 링크 배선들에 전기적으로 연결된 패드들이 배치될 수 있다. 논-액티브 영역(NA)에 배치된 패드들은 디스플레이 구동 회로(DDC, GDC 등)가 본딩되거나 전기적으로 연결될 수 있다.

또한, 디스플레이 패널(DISP)의 논-액티브 영역(NA)에는, 액티브 영역(AA)에 배치된 다수의 터치 라우팅 배선이 연장된 링크 배선들 또는 액티브 영역(AA)에 배치된 다수의 터치 라우팅 배선과 전기적으로 연결된 링크 배선들과, 이 링크 배선들에 전기적으로 연결된 패드들이 배치될 수 있다. 논-액티브 영역(NA)에 배치된 패드들은 터치 구동 회로(TDC)가 본딩되거나 전기적으로 연결될 수 있다.

논-액티브 영역(NA)에는, 액티브 영역(AA)에 배치된 다수의 터치 전극 중 최외곽 터치 전극의 일부가 확장된 부분이 존재할 수도 있고, 액티브 영역(AA)에 배치된 다수의 터치 전극과 동일한 물질의 하나 이상의 전극(터치 전극)이 더 배치될 수도 있다.

즉, 디스플레이 패널(DISP)에 배치된 다수의 터치 전극은 액티브 영역(AA) 내에 모두 존재하거나, 디스플레이 패널(DISP)에 배치된 다수의 터치 전극 중 일부(예: 최외곽 터치 전극)는 논-액티브 영역(NA)에 존재하거나, 디스플레이 패널(DISP)에 배치된 다수의 터치 전극 중 일부(예: 최외곽 터치 전극)는 액티브 영역(AA)과 논-액티브 영역(NA)에 걸쳐 있을 수도 있다.

한편, 도 2를 참조하면, 본 발명의 실시예들에 따른 터치 디스플레이 장치의 디스플레이 패널(DISP)은 액티브 영역(AA) 내 어떠한 층(Layer, 예: 유기발광 디스플레이 패널에서의 봉지층)이 무너지는 것을 방지하기 위한 댐(DAM)이 배치되는 댐 영역(DA)을 포함할 수 있다.

댐 영역(DA)은, 액티브 영역(AA)과 논-액티브 영역(NA)의 경계 지점이나 액티브 영역(AA)의 외곽 영역인 논-액티브 영역(NA)의 어느 한 지점 등에 위치할 수 있다.

댐 영역(DA)에 배치되는 댐은, 액티브 영역(AA)의 모든 방향을 둘러싸면서 배치되거나, 액티브 영역(AA)의 하나 또는 둘 이상의 일부분(예: 무너지기 쉬운 층이 있는 부분)의 외곽에만 배치될 수도 있다.

댐 영역(DA)에 배치되는 댐은, 모두 연결되는 하나의 패턴일 수도 있고 단절된 둘 이상의 패턴으로 이루어질 수도 있다. 또한, 댐 영역(DA)은 1차 댐만이 배치될 수도 있고, 2개의 댐(1차 댐, 2차 댐)이 배치될 수도 있으며, 3개 이상의 댐이 배치될 수도 있다.

댐 영역(DA)에서, 어느 한 방향에서는 1차 댐만 있고, 어느 다른 한 방향에서는 1차 댐과 2차 댐이 모두 있을 수도 있다.

도 3은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 터치 패널(TSP)이 내장되는 구조를 예시적으로 나타낸 도면이다.

도 3을 참조하면, 디스플레이 패널(DISP)의 액티브 영역(AA)에는, 기판(SUB) 상에 다수의 서브픽셀(SP)이 배열된다.

각 서브픽셀(SP)은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 제1 트랜지스터(T1)와, 제1 트랜지스터(T1)의 제1 노드(N1)로 데이터 전압(VDATA)을 전달해주기 위한 제2 트랜지스터(T2)와, 한 프레임 동안 일정 전압을 유지해주기 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.

제1 트랜지스터(T1)는 데이터 전압(VDATA)이 인가될 수 있는 제1 노드(N1), 발광 소자(ED)와 전기적으로 연결되는 제2 노드(N2) 및 구동 전압 라인(DVL)으로부터 구동 전압(VDD)이 인가되는 제3 노드(N3)를 포함할 수 있다. 제1 노드(N1)는 게이트 노드이고, 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있고, 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있다. 이러한 제1 트랜지스터(T1)는 발광 소자(ED)를 구동하는 구동 트랜지스터라고도 한다.

발광 소자(ED)는 제1 전극(예: 애노드 전극), 발광층 및 제2 전극(예: 캐소드 전극)을 포함할 수 있다. 제1 전극은 제1 트랜지스터(T1)의 제2 노드(N2)와 전기적으로 연결되고, 제2 전극은 기저 전압(VSS)이 인가될 수 있다.

이러한 발광 소자(ED)에서 발광층은 유기물을 포함하는 유기 발광층일 수 있다. 이 경우, 발광 소자(ED)는 유기발광다이오드(OLED: Organic Light Emitting Diode)일 수 있다.

제2 트랜지스터(T2)는, 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)에 의해 온-오프가 제어되며, 제1 트랜지스터(T1)의 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결될 수 있다. 이러한 제2 트랜지스터(T2)는 스위칭 트랜지스터라고도 한다.

제2 트랜지스터(T2)는 스캔 신호(SCAN)에 의해 턴-온 되면, 데이터 라인(DL)에서 공급된 데이터 전압(VDATA)을 제1 트랜지스터(T1)의 제1 노드(N1)에 전달한다.

스토리지 캐패시터(Cst)는 제1 트랜지스터(T1)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.

각 서브픽셀(SP)은 도 3에 도시된 바와 같이 2개의 트랜지스터(T1, T2)와 1개의 캐패시터(Cst)를 포함하는 2T1C 구조를 가질 수 있으며, 경우에 따라서, 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 캐패시터를 더 포함할 수도 있다.

스토리지 캐패시터(Cst)는, 제1 트랜지스터(T1)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재할 수 있는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 제1 트랜지스터(T1)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.

제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.

한편, 전술한 바와 같이, 디스플레이 패널(DISP)에는 발광 소자(ED), 2개 이상의 트랜지스터(T1, T2) 및 1개 이상의 캐패시터(Cst) 등의 회로 소자가 배치된다. 이러한 회로 소자(특히, 발광 소자(ED))는 외부의 수분이나 산소 등에 취약하기 때문에, 외부의 수분이나 산소가 회로 소자(특히, 발광 소자(ED))로 침투되는 것을 방지하기 위한 봉지층(ENCAP)이 디스플레이 패널(DISP)에 배치될 수 있다.

이러한 봉지층(ENCAP)은 하나의 층으로 되어 있을 수도 있지만, 다수의 층으로 되어 있을 수도 있다.

한편, 본 발명의 실시예들에 따른 터치 디스플레이 장치에서는, 터치 패널(TSP)이 봉지층(ENCAP) 상에 형성될 수 있다.

즉, 터치 디스플레이 장치에서, 터치 패널(TSP)을 이루는 다수의 터치 전극(TE) 등의 터치 센서 구조는 봉지층(ENCAP) 상에 배치될 수 있다.

터치 센싱 시, 터치 전극(TE)에는 터치 구동 신호 또는 터치 센싱 신호가 인가될 수 있다. 따라서, 터치 센싱 시, 봉지층(ENCAP)을 사이에 두고 배치되는 터치 전극(TE)과 캐소드 전극 사이에는 전위차가 형성되어 불필요한 기생 캐패시턴스가 형성될 수 있다. 이러한 기생 캐패시턴스는 터치 감도를 저하시킬 수 있기 때문에, 기생 캐패시턴스를 저하시키기 위하여, 터치 전극(TE)과 캐소드 전극 간의 거리는, 패널 두께, 패널 제작 공정 및 디스플레이 성능 등을 고려하여 일정 값(예: 1㎛) 이상이 되도록 설계될 수 있다. 이를 위해, 일 예로, 봉지층(ENCAP)의 두께는 최소 1㎛ 이상으로 설계될 수 있다.

도 4 및 도 5는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 터치 전극(TE)의 타입들을 예시적으로 나타낸 도면이다.

도 4에 도시된 바와 같이, 디스플레이 패널(DISP)에 배치된 각 터치 전극(TE)은 개구부가 없는 판 형상의 전극일 수 있다. 이 경우, 각 터치 전극(TE)은 투명 전극일 수 있다. 즉, 각 터치 전극(TE)은 아래에 배치된 다수의 서브픽셀(SP)에서 발광된 빛들이 위로 투과될 수 있도록 투명 전극 물질로 되어 있을 수 있다.

이와 다르게, 도 5에 도시된 바와 같이, 디스플레이 패널(DISP)에 배치된 각 터치 전극(TE)은 메쉬(Mesh) 타입으로 패터닝되어 둘 이상의 개구부(OA)를 갖는 전극 메탈(EM)일 수 있다.

전극 메탈(EM)은 실질적인 터치 전극(TE)에 해당하는 부분으로서, 터치 구동 신호가 인가되거나, 터치 센싱 신호가 감지되는 부분이다.

도 5에 도시된 바와 같이, 각 터치 전극(TE)이 메쉬 타입으로 패터닝 된 전극 메탈(EM)인 경우, 터치 전극(TE)의 영역에는 둘 이상의 개구부(OA)가 존재할 수 있다.

각 터치 전극(TE)에 존재하는 둘 이상의 개구부(OA) 각각은, 하나 이상의 서브픽셀(SP)의 발광 영역과 대응될 수 있다. 즉, 다수의 개구부(OA)는 아래에 배치된 다수의 서브픽셀(SP)에서 발광된 빛들이 위로 지나가는 경로가 된다. 아래에서는, 설명의 편의를 위하여, 각 터치 전극(TE)이 메쉬 타입의 전극 메탈(EM)인 것을 예로 들어 설명한다.

각 터치 전극(TE)에 해당하는 전극 메탈(EM)은 둘 이상의 서브픽셀(SP)의 발광 영역이 아닌 영역에 배치되는 뱅크 상에 위치할 수 있다.

한편, 여러 개의 터치 전극(TE)을 형성하는 방법으로서, 전극 메탈(EM)을 메쉬 타입으로 넓게 형성한 이후, 전극 메탈(EM)을 정해진 패턴으로 커팅하여 전극 메탈(EM)을 전기적으로 분리시켜서, 여러 개의 터치 전극(TE)을 만들어줄 수 있다.

터치 전극(TE)의 외곽선 모양은, 도 4 및 도 5와 같이, 다이아몬드 형상, 마름모 등의 사각형일 수도 있고, 삼각형, 오각형, 또는 육각형 등의 다양한 모양일 수 있다.

도 6은 도 5의 메쉬 타입의 터치 전극(TE)을 예시적으로 나타낸 도면이다.

도 6을 참조하면, 각 터치 전극(TE)의 영역에는, 메쉬 타입의 전극 메탈(EM)과 끊어져 있는 하나 이상의 더미 메탈(DM)이 존재할 수 있다.

전극 메탈(EM)은 실질적인 터치 전극(TE)에 해당하는 부분으로서 터치 구동 신호가 인가되거나 터치 센싱 신호가 감지되는 부분이지만, 더미 메탈(DM)은 터치 전극(TE)의 영역 내에 존재하기는 하지만 터치 구동 신호가 인가되지 않고 터치 센싱 신호도 감지되지 않는 부분이다. 즉, 더미 메탈(DM)은 전기적으로 플로팅(Floating) 된 메탈일 수 있다.

따라서, 전극 메탈(EM)은 터치 구동 회로(TDC)와 전기적으로 연결될 수 있지만, 더미 메탈(DM)은 터치 구동 회로(TDC)와 전기적으로 연결되지 않는다.

모든 터치 전극(TE) 각각의 영역 안에는, 하나 이상의 더미 메탈(DM)이 전극 메탈(EM)과 끊어진 상태로 존재할 수 있다. 도 6은 터치 전극(TE)의 영역 안의 일부 영역에 더미 메탈(DM)이 배치된 구조의 예시를 나타내나, 더미 메탈(DM)은 터치 전극(TE)의 영역 안의 전체 영역에 존재할 수도 있다. 또한, 터치 전극(TE)이 배치된 위치에 따라 더미 메탈(DM)을 포함할 수도 있고, 포함하지 않을 수도 있다.

일 예로, 모든 터치 전극(TE) 중 일부의 각 터치 전극(TE)의 영역 안에만, 하나 이상의 더미 메탈(DM)이 전극 메탈(EM)과 끊어진 상태로 존재할 수도 있다. 즉, 일부의 터치 전극(TE)의 영역 내에는 더미 메탈(DM)이 존재하지 않을 수도 있다.

한편, 더미 메탈(DM)의 역할과 관련하여, 도 5에 도시된 바와 같이, 터치 전극(TE)의 영역 내에 하나 이상의 더미 메탈(DM)이 존재하지 않고 전극 메탈(EM)만 메쉬 타입으로 존재하는 경우, 화면 상에 전극 메탈(EM)의 윤곽이 보이는 시인성 이슈가 발생할 수 있다.

이에 비해, 도 6에 도시된 바와 같이, 터치 전극(TE)의 영역 내에 하나 이상의 더미 메탈(DM)이 존재하는 경우, 화면 상에 전극 메탈(EM)의 윤곽이 보이는 시인성 이슈가 방지될 수 있다.

또한, 각 터치 전극(TE) 별로, 더미 메탈(DM)의 존재 유무 또는 개수(더미 메탈 비율)을 조절함으로써, 각 터치 전극(TE) 별로 캐패시턴스의 크기를 조절하여 터치 감도를 향상시킬 수도 있다.

한편, 1개의 터치 전극(TE)의 영역 내 형성된 전극 메탈(EM)에서 일부 지점들을 커팅함으로써, 커팅된 전극 메탈(EM)이 더미 메탈(DM)로 형성될 수 있다. 즉, 전극 메탈(EM)과 더미 메탈(DM)은 동일한 층에 형성된 동일한 물질일 수 있다.

한편, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 터치 전극(TE)에 형성되는 캐패시턴스(Capacitance)에 기반하여 터치를 센싱할 수 있다.

본 발명의 실시예들에 따른 터치 디스플레이 장치는 캐패시턴스 기반의 터치 센싱 방식으로서, 뮤추얼-캐패시턴스(Mutual-capacitance) 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있고, 셀프-캐패시턴스(Self-capacitance) 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있다.

뮤추얼-캐패시턴스 기반의 터치 센싱 방식의 경우, 다수의 터치 전극들(TE)은 터치 구동 신호가 인가되는 구동 터치 전극(송신 터치 전극)과, 터치 센싱 신호가 검출되고 구동 터치 전극과 캐패시턴스를 형성하는 센싱 터치 전극(수신 터치 전극)으로 분류될 수 있다.

이러한 뮤추얼-캐패시턴스 기반의 터치 센싱 방식의 경우, 터치 센싱 회로(TSC)는 손가락, 펜 등의 포인터의 유무에 따른 구동 터치 전극과 센싱 터치 전극 간의 캐패시턴스(뮤추얼-캐패시턴스)의 변화를 토대로 터치 유무 및/또는 터치 좌표 등을 센싱한다.

셀프-캐패시턴스 기반의 터치 센싱 방식의 경우, 각 터치 전극(TE)은 구동 터치 전극과 센싱 터치 전극의 역할을 모두 갖는다. 즉, 터치 센싱 회로(TSC)는 하나 이상의 터치 전극(TE)으로 터치 구동 신호를 인가하고, 터치 구동 신호가 인가된 터치 전극(TE)을 통해 터치 센싱 신호를 검출하여, 검출된 터치 센싱 신호에 근거하여 손가락, 펜 등의 포인터와 터치 전극(TE) 간의 캐패시턴스의 변화를 파악하여 터치 유무 및/또는 터치 좌표 등을 센싱한다. 셀프-캐패시턴스 기반의 터치 센싱 방식에서는, 구동 터치 전극과 센싱 터치 전극의 구분이 없다.

이와 같이, 본 발명의 실시예들에 따른 터치 디스플레이 장치는 뮤추얼-캐패시턴스 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있고, 셀프-캐패시턴스 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있다. 다만, 아래에서는, 설명의 편의를 위해, 터치 디스플레이 장치는 뮤추얼-캐패시턴스 기반의 터치 센싱을 수행하고, 이를 위한 터치 센서 구조를 갖는 것을 예로 들어 설명한다.

도 7은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에서의 터치 센서 구조를 간략하게 나타낸 도면이고, 도 8은 도 7의 터치 센서 구조의 구현 예시 도면이다.

도 7을 참조하면, 뮤추얼-캐패시턴스 기반의 터치 센싱을 위한 터치 센서 구조는, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)을 포함할 수 있다. 여기서, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)은 봉지층(ENCAP) 상에 위치한다.

다수의 X-터치 전극 라인(X-TEL) 각각은 제1 방향으로 배치되고, 다수의 Y-터치 전극 라인(Y-TEL) 각각은 제1 방향과 다른 제2 방향으로 배치될 수 있다.

본 명세서에서, 제1 방향 및 제2 방향은 상대적으로 서로 다른 방향일 수 있으며, 일 예로, 제1 방향은 x축 방향이고 제2 방향은 y축 방향일 수 있다. 이와 반대로, 제1 방향은 y축 방향이고 제2 방향은 x축 방향일 수도 있다. 또한, 제1 방향 및 제2 방향은 서로 직교할 수도 있지만 직교하지 않을 수도 있다. 또한, 본 명세서에서, 행과 열은 상대적인 것으로서, 보는 관점에서 따라서 행과 열은 바뀔 수 있다.

다수의 X-터치 전극 라인(X-TEL) 각각은 전기적으로 연결된 여러 개의 X-터치 전극(X-TE)으로 구성될 수 있다. 다수의 Y-터치 전극 라인(Y-TEL) 각각은 전기적으로 연결된 여러 개의 Y-터치 전극(Y-TE)으로 구성될 수 있다.

여기서, 다수의 X-터치 전극(X-TE)과 다수의 Y-터치 전극(Y-TE)은 다수의 터치 전극(TE)에 포함되며 역할(기능)이 구분되는 전극들이다.

가령, 다수의 X-터치 전극 라인(X-TEL) 각각을 구성하는 다수의 X-터치 전극(X-TE)은 구동 터치 전극이고, 다수의 Y-터치 전극 라인(Y-TEL) 각각을 구성하는 다수의 Y-터치 전극(Y-TE)은 센싱 터치 전극일 수 있다. 이 경우, 다수의 X-터치 전극 라인(X-TEL) 각각은 구동 터치 전극 라인에 해당하고, 다수의 Y-터치 전극 라인(Y-TEL) 각각은 센싱 터치 전극 라인에 해당한다.

이와 반대로, 다수의 X-터치 전극 라인(X-TEL) 각각을 구성하는 다수의 X-터치 전극(X-TE)은 센싱 터치 전극이고, 다수의 Y-터치 전극 라인(Y-TEL) 각각을 구성하는 다수의 Y-터치 전극(Y-TE)은 구동 터치 전극일 수 있다. 이 경우, 다수의 X-터치 전극 라인(X-TEL) 각각은 센싱 터치 전극 라인에 해당하고, 다수의 Y-터치 전극 라인(Y-TEL) 각각은 구동 터치 전극 라인에 해당한다.

터치 센싱을 위한 터치 센서 메탈(TSM)은, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL) 이외에도, 다수의 터치 라우팅 배선(TL)을 포함할 수 있다.

다수의 터치 라우팅 배선(TL)은, 다수의 X-터치 전극 라인(X-TEL) 각각에 연결되는 하나 이상의 X-터치 라우팅 배선(X-TL)과, 다수의 Y-터치 전극 라인(Y-TEL) 각각에 연결되는 하나 이상의 Y-터치 라우팅 배선(Y-TL)을 포함할 수 있다.

도 8을 참조하면, 다수의 X-터치 전극 라인(X-TEL) 각각은, 동일한 행(또는 열)에 배치되는 복수의 X-터치 전극(X-TE)과, 이들을 전기적으로 연결해주는 하나 이상의 X-터치 전극 연결 배선(X-CL)을 포함할 수 있다. 여기서, 인접한 2개의 X-터치 전극(X-TE)을 연결해주는 X-터치 전극 연결 배선(X-CL)은, 인접한 2개의 X-터치 전극(X-TE)와 일체화된 메탈일 수도 있고(도 8의 예시), 컨택홀을 통해 인접한 2개의 X-터치 전극(X-TE)와 연결되는 메탈일 수도 있다.

다수의 Y-터치 전극 라인(Y-TEL) 각각은, 동일한 열(또는 행)에 배치되는 복수의 Y-터치 전극(Y-TE)과, 이들을 전기적으로 연결해주는 하나 이상의 Y-터치 전극 연결 배선(Y-CL)을 포함할 수 있다. 여기서, 인접한 2개의 Y-터치 전극(Y-TE)을 연결해주는 Y-터치 전극 연결 배선(Y-CL)은, 인접한 2개의 Y-터치 전극(Y-TE)와 일체화된 메탈일 수도 있고, 컨택홀을 통해 인접한 2개의 Y-터치 전극(Y-TE)와 연결되는 메탈일 수도 있다(도 8의 예시).

X-터치 전극 라인(X-TEL)과 Y-터치 전극 라인(Y-TEL)이 교차되는 영역(터치 전극 라인 교차 영역)에서는, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)이 교차될 수 있다.

이와 같이, 터치 전극 라인 교차 영역에서, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)이 교차된 경우, X-터치 전극 연결 배선(X-CL)과 Y-터치 전극 연결 배선(Y-CL)은 서로 다른 층에 위치해야만 한다.

따라서, 다수의 X-터치 전극 라인(X-TEL)과 다수의 Y-터치 전극 라인(Y-TEL)이 교차되도록 배치되기 위해서, 다수의 X-터치 전극(X-TE), 다수의 X-터치 전극 연결 배선(X-CL), 다수의 Y-터치 전극(Y-TE), 다수의 Y-터치 전극 라인(Y-TEL), 다수의 Y-터치 전극 연결 배선(Y-CL)은 둘 이상의 층에 위치할 수 있다.

도 8을 참조하면, 다수의 X-터치 전극 라인(X-TEL) 각각은 하나 이상의 X-터치 라우팅 배선(X-TL)을 통해 해당 X-터치 패드(X-TP)와 전기적으로 연결된다. 즉, 하나의 X-터치 전극 라인(X-TEL)에 포함된 복수의 X-터치 전극(X-TE) 중 최외곽에 배치된 X-터치 전극(X-TE)은 X-터치 라우팅 배선(X-TL)을 통해 해당 X-터치 패드(X-TP)와 전기적으로 연결된다.

다수의 Y-터치 전극 라인(Y-TEL) 각각은 하나 이상의 Y-터치 라우팅 배선(Y-TL)을 통해 해당 Y-터치 패드(Y-TP)와 전기적으로 연결된다. 즉, 하나의 Y-터치 전극 라인(Y-TEL)에 포함된 복수의 Y-터치 전극(Y-TE) 중 최외곽에 배치된 Y-터치 전극(Y-TE)은 Y-터치 라우팅 배선(Y-TL)을 통해 해당 Y-터치 패드(Y-TP)와 전기적으로 연결된다.

한편, 도 8에 도시된 바와 같이, 다수의 X-터치 전극 라인(X-TEL) 및 다수의 Y-터치 전극 라인(Y-TEL)은 봉지층(ENCAP) 상에 배치될 수 있다. 즉, 다수의 X-터치 전극 라인(X-TEL)을 구성하는 다수의 X-터치 전극(X-TE)과 다수의 X-터치 전극 연결 배선(X-CL)은, 봉지층(ENCAP) 상에 배치될 수 있다. 다수의 Y-터치 전극 라인(Y-TEL)을 구성하는 다수의 Y-터치 전극(Y-TE)과 다수의 Y-터치 전극 연결 배선(Y-CL)은, 봉지층(ENCAP) 상에 배치될 수 있다.

한편, 도 8에 도시된 바와 같이, 다수의 X-터치 전극 라인(X-TEL)에 전기적으로 연결된 다수의 X-터치 라우팅 배선(X-TL) 각각은 봉지층(ENCAP) 상에 배치되면서 봉지층(ENCAP)이 없는 곳까지 연장되어 다수의 X-터치 패드(X-TP)와 전기적으로 연결될 수 있다. 다수의 Y-터치 전극 라인(Y-TEL)에 전기적으로 연결된 다수의 Y-터치 라우팅 배선(Y-TL) 각각은 봉지층(ENCAP) 상에 배치되면서 봉지층(ENCAP)이 없는 곳까지 연장되어 다수의 Y-터치 패드(Y-TP)와 전기적으로 연결될 수 있다. 여기서, 봉지층(ENCAP)은 액티브 영역(AA) 내에 위치할 수 있으며, 경우에 따라서, 논-액티브 영역(NA)까지 확장될 수도 있다.

한편, 전술한 바와 같이, 액티브 영역(AA) 내 어떠한 층(Layer, 예: 유기 발광 디스플레이 패널에서의 봉지층)이 무너지는 것을 방지하기 위하여, 액티브 영역(AA)과 논-액티브 영역(NA)의 경계 영역 또는 액티브 영역(AA)의 외곽 영역인 논-액티브 영역(NA)에 댐 영역(DA)이 존재할 수 있다.

도 8에 도시된 바와 같이, 일 예로, 댐 영역(DA)에는 1차 댐(DAM1)과 2차 댐(DAM2)이 배치될 수 있다. 여기서, 2차 댐(DAM2)은 1차 댐(DAM1)보다 더 외곽에 위치할 수 있다.

도 8의 예시와 다르게, 댐 영역(DA)에 1차 댐(DAM1)만 위치할 수도 있고, 경우에 따라서, 댐 영역(DA)에 1차 댐(DAM1)과 2차 댐(DAM2)뿐만 아니라 1개 이상의 추가적인 댐이 더 배치될 수도 있다.

한편, 도 8을 참조하면, 봉지층(ENCAP)이 1차 댐(DAM1)의 측면에 위치하거나, 봉지층(ENCAP)이 1차 댐(DAM1)의 측면은 물론 상부에도 위치할 수 있다.

도 9는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 부분적인 단면도로서, 도 8의 X-X' 단면도이다. 단, 도 9에서는, 터치 전극(TE)이 판 형상으로 도시되었으며, 이는 예시일 뿐, 메쉬 타입으로 되어 있을 수도 있다. 그리고, 터치 전극(TE)이 메쉬 타입인 경우 터치 전극(TE)의 개구부(OA)는 서브픽셀(SP)의 발광 영역 상에 위치할 수 있다.

액티브 영역(AA) 내 각 서브픽셀(SP)에서의 구동 트랜지스터인 제1 트랜지스터(T1)는 기판(SUB) 상에 배치된다.

제1 트랜지스터(T1)는, 게이트 전극에 해당하는 제1 노드 전극(NE1), 소스 전극 또는 드레인 전극에 해당하는 제2 노드 전극(NE2), 드레인 전극 또는 소스 전극에 해당하는 제3 노드 전극(NE3) 및 반도체층(SEMI) 등을 포함한다.

제1 노드 전극(NE1)과 반도체층(SEMI)은 게이트 절연막(GI)을 사이에 두고 중첩될 수 있다. 제2 노드 전극(NE2)은 층간 절연막(ILD) 상에 형성되어 반도체층(SEMI)의 일 측과 접촉하고, 제3 노드 전극(NE3)은 층간 절연막(ILD) 상에 형성되어 반도체층(SEMI)의 타 측과 접촉할 수 있다.

발광 소자(ED)는 애노드 전극(또는 캐소드 전극)에 해당하는 제1 전극(E1)과, 제1 전극(E1) 상에 형성되는 발광층(EL)과, 발광층(EL) 위에 형성된 캐소드 전극(또는 애노드 전극)에 해당하는 제2 전극(E2) 등을 포함할 수 있다.

제1 전극(E1)은 평탄화막(PLN)을 관통하는 화소 컨택홀을 통해 노출된 제1 트랜지스터(T1)의 제2 노드 전극(NE2)과 전기적으로 접속된다.

발광층(EL)은 뱅크(BANK)에 의해 마련된 발광 영역의 제1 전극(E1) 상에 형성된다. 발광층(EL)은 제1 전극(E1) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 제2 전극(E2)은 발광층(EL)을 사이에 두고 제1 전극(E1)과 대향하도록 형성된다.

봉지층(ENCAP)은 외부의 수분이나 산소에 취약한 발광 소자(ED)로 외부의 수분이나 산소가 침투되는 것을 차단한다.

이러한 봉지층(ENCAP)은 하나의 층으로 되어 있을 수도 있지만, 도 9에 도시된 바와 같이 다수의 층(PAS1, PCL, PAS2)으로 되어 있을 수도 있다.

예를 들어, 봉지층(ENCAP)이 다수의 층(PAS1, PCL, PAS2)으로 이루어진 경우, 봉지층(ENCAP)은 하나 이상의 무기 봉지층(PAS1, PAS2)과 하나 이상의 유기 봉지층(PCL)을 포함할 수 있다. 구체적인 예로서, 봉지층(ENCAP)은 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2)이 순서대로 적층된 구조로 되어 있을 수 있다.

여기서, 유기 봉지층(PCL)은, 적어도 하나의 유기 봉지층 또는 적어도 하나의 무기 봉지층을 더 포함할 수도 있다.

제1 무기 봉지층(PAS1)은 발광 소자(ED)와 가장 인접하도록 캐소드 전극에 해당하는 제2 전극(E2)이 형성된 기판(SUB) 상에 형성된다. 이러한 제1 무기 봉지층(PAS1)은, 일 예로, 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al₂O₃)과 같은 저온 증착이 가능한 무기 절연 재질로 형성된다. 제1 무기 봉지층(PAS1)이 저온 분위기에서 증착되므로, 제1 무기 봉지층(PAS1)은 증착 공정 시 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.

유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)보다 작은 면적으로 형성될 수 있으며, 이 경우, 유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)의 양끝단을 노출시키도록 형성될 수 있다. 유기 봉지층(PCL)은 유기발광 디스플레이 장치인 터치 디스플레이 장치의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수 있다. 유기 봉지층(PCL)은, 일 예로, 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC)과 같은 유기 절연 재질로 형성될 수 있다.

한편, 유기 봉지층(PCL)이 잉크젯 방식을 통해 형성되는 경우, 논-액티브 영역(NA) 및 액티브 영역(AA)의 경계 영역이나 논-액티브 영역(NA) 내 일부 영역에 해당하는 댐 영역(DA)에 하나 또는 둘 이상의 댐(DAM)이 형성될 수 있다.

예를 들어, 도 9에 도시된 같이, 댐 영역(DA)은 논-액티브 영역(NA)에서 다수의 X-터치 패드(X-TP) 및 다수의 Y-터치 패드(Y-TP)가 형성된 패드 영역과 액티브 영역(AA) 사이에 위치하며, 이러한 댐 영역(DA)에는 액티브 영역(AA)과 인접한 1차 댐(DAM1)과 패드 영역에 인접한 2차 댐(DAM2)이 존재할 수 있다.

댐 영역(DA)에 배치되는 하나 이상의 댐(DAM)은 액상 형태의 유기 봉지층(PCL)가 액티브 영역(AA)에 적하될 때, 액상 형태의 유기 봉지층(PCL)이 논-액티브 영역(NA)의 방향으로 무너져 패드 영역을 침범하는 것을 방지할 수 있다.

이러한 효과는, 도 9에 도시된 같이, 1차 댐(DAM1) 및 2차 댐(DAM2)이 구비되는 경우 더욱 커질 수 있다.

1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 뱅크(BANK) 및 스페이서(도시하지 않음) 등 중 적어도 어느 하나와 동일 재질로 동시에 형성될 수 있다. 이 경우, 마스크 추가 공정 및 비용 상승 없이 댐 구조를 형성할 수 있다.

또한, 1차 댐(DAM1) 및/또는 2차 댐(DAM2)은 도 9에 도시된 바와 같이, 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)이 뱅크(BANK) 상에 적층된 구조로 되어 있을 수 있다.

또한, 유기물을 포함하는 유기 봉지층(PCL)은, 도 9에 도시된 바와 같이, 1차 댐(DAM1)의 내 측면에만 위치할 수 있다.

이와 다르게, 유기물을 포함하는 유기 봉지층(PCL)은, 1차 댐(DAM1) 및 2차 댐(DAM2) 중 적어도 일부의 상부에도 위치할 수 있다. 일 예로, 유기 봉지층(PCL)이 1차 댐(DAM1)의 상부에 위치할 수도 있다.

제2 무기 봉지층(PAS2)은 유기 봉지층(PCL)이 형성된 기판(SUB) 상에 유기 봉지층(PCL) 및 제1 무기 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제2 무기 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 유기 봉지층(PCL)으로 침투하는 것을 최소화하거나 차단한다. 이러한 제 2 무기 봉지층(PAS2)은, 일 예로, 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al₂O₃)과 같은 무기 절연 재질로 형성된다.

이러한 봉지층(ENCAP) 상에는 터치 버퍼막(T-BUF)이 배치될 수 있다. 터치 버퍼막(T-BUF)은 X, Y-터치 전극들(X-TE, Y-TE) 및 X, Y-터치 전극 연결 배선(X-CL, Y-CL)을 포함하는 터치 센서 메탈(TSM)과, 발광 소자(ED)의 제2 전극(E2) 사이에 위치할 수 있다.

터치 버퍼막(T-BUF)은 터치 센서 메탈(TSM)과, 발광 소자(ED)의 제2 전극(E2) 사이의 이격 거리가 미리 정해진 최소 이격 거리(예: 1㎛)를 유지하도록 설계될 수 있다. 이에 따라, 터치 센서 메탈(TSM)과, 발광 소자(ED)의 제2 전극(E2) 사이에 형성되는 기생 캐패시턴스를 줄여주거나 방지해줄 수 있고, 이를 통해, 기생 캐패시턴스에 의한 터치 감도 저하를 방지해줄 수 있다.

이러한 터치 버퍼막(T-BUF) 없이, 봉지층(ENCAP) 상에 X, Y-터치 전극들(X-TE, Y-TE) 및 X, Y-터치 전극 연결 배선(X-CL, Y-CL)을 포함하는 터치 센서 메탈(TSM)이 배치될 수도 있다.

또한, 터치 버퍼막(T-BUF)은 터치 버퍼막(T-BUF) 상에 배치되는 터치 센서 메탈(TSM)의 제조 공정 시 이용되는 약액(현상액 또는 식각액 등등) 또는 외부로부터의 수분 등이 유기물을 포함하는 발광층(EL)으로 침투되는 것을 차단할 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)의 손상을 방지할 수 있다.

터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해 일정 온도(예: 100도(℃이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기 절연 재질로 형성된다. 예를 들어, 터치 버퍼막(T-BUF)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 유기 발광 디스플레이 장치의 휘어짐에 따른 봉지층(ENCAP)에 포함된 각각의 층(PAS1, PCL, PAS2)의 손상 및 터치 버퍼막(T-BUF) 상에 형성되는 터치 센서 메탈(TSM)의 깨짐 현상을 방지할 수 있다.

뮤추얼-캐패시턴스 기반의 터치 센서 구조에 따르면, 터치 버퍼막(T-BUF) 상에 X-터치 전극 라인(X-TEL) 및 Y-터치 전극 라인(Y-TEL)이 배치되며, X-터치 전극 라인(X-TEL) 및 Y-터치 전극 라인(Y-TEL)은 교차되게 배치될 수 있다.

Y-터치 전극 라인(Y-TEL)은, 다수의 Y-터치 전극(Y-TE)과, 다수의 Y-터치 전극(Y-TE) 사이를 전기적으로 연결해주는 다수의 Y-터치 전극 연결 배선(Y-CL)을 포함할 수 있다.

도 9에 도시된 바와 같이, 다수의 Y-터치 전극(Y-TE)과 다수의 Y-터치 전극 연결 배선(Y-CL)은 터치 절연막(T-ILD)을 사이에 두고 서로 다른 층에 위치할 수 있다.

다수의 Y-터치 전극(Y-TE)은 y축 방향을 따라 일정한 간격으로 이격될 수 있다. 이러한 다수의 Y-터치 전극(Y-TE) 각각은 Y-터치 전극 연결 배선(Y-CL)을 통해 y축 방향으로 인접한 다른 Y-터치 전극(Y-TE)과 전기적으로 연결될 수 있다.

Y-터치 전극 연결 배선(Y-CL)은 터치 버퍼막(T-BUF) 상에 형성되며 터치 절연막(T-ILD)을 관통하는 터치 컨택홀을 통해 노출되어 y축 방향으로 인접한 2개의 Y-터치 전극(Y-TE)과 전기적으로 접속될 수 있다.

Y-터치 전극 연결 배선(Y-CL)은 뱅크(BANK)와 중첩되도록 배치될 수 있다. 이에 따라, Y-터치 전극 연결 배선(Y-CL)에 의해 개구율이 저하되는 것을 방지할 수 있다.

X-터치 전극 라인(X-TEL)은, 다수의 X-터치 전극(X-TE)과, 다수의 X-터치 전극(X-TE) 사이를 전기적으로 연결해주는 다수의 X-터치 전극 연결 배선(X-CL)을 포함할 수 있다. 다수의 X-터치 전극(X-TE)과 다수의 X-터치 전극 연결 배선(X-CL)은 터치 절연막(T-ILD)을 사이에 두고 서로 다른 층에 위치할 수 있다.

다수의 X-터치 전극(X-TE)은 터치 절연막(T-ILD) 상에서 x축 방향을 따라 일정한 간격으로 이격될 수 있다. 이러한 다수의 X-터치 전극(X-TE) 각각은 X-터치 전극 연결 배선(X-CL)을 통해 x축 방향으로 인접한 다른 X-터치 전극(X-TE)과 전기적으로 연결될 수 있다.

X-터치 전극 연결 배선(X-CL)은 X-터치 전극(X-TE)과 동일 평면 상에 배치되어 별도의 컨택홀 없이 x축 방향으로 인접한 2개의 X-터치 전극(X-TE)과 전기적으로 접속되거나, x축 방향으로 인접한 2개의 X-터치 전극(X-TE)과 일체로 되어 있을 수 있다.

X-터치 전극 연결 배선(X-CL)은 뱅크(BANK)와 중첩되도록 배치될 수 있다. 이에 따라, X-터치 전극 연결 배선(X-CL)에 의해 개구율이 저하되는 것을 방지할 수 있다.

한편, Y-터치 전극 라인(Y-TEL)은 Y-터치 라우팅 배선(Y-TL) 및 Y-터치 패드(Y-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다. 이와 마찬가지로, X-터치 전극 라인(X-TEL)은 X-터치 라우팅 배선(X-TL) 및 X-터치 패드(X-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다.

X-터치 패드(X-TP) 및 Y-터치 패드(Y-TP)를 덮는 패드 커버 전극이 더 배치될 수도 있다.

X-터치 패드(X-TP)는 X-터치 라우팅 배선(X-TL)과 별도로 형성될 수도 있고, X-터치 라우팅 배선(X-TL)이 연장되어 형성될 수도 있다. Y-터치 패드(Y-TP)는 Y-터치 라우팅 배선(Y-TL)과 별도로 형성될 수도 있고, Y-터치 라우팅 배선(Y-TL)이 연장되어 형성될 수도 있다.

X-터치 패드(X-TP)가 X-터치 라우팅 배선(X-TL)이 연장되어 형성되고, Y-터치 패드(Y-TP)가 Y-터치 라우팅 배선(Y-TL)이 연장되어 형성된 경우, X-터치 패드(X-TP), X-터치 라우팅 배선(X-TL), Y-터치 패드(Y-TP) 및 Y-터치 라우팅 배선(Y-TL)은 동일한 제1 도전 물질로 구성될 수 있다. 여기서, 제1 도전 물질은, 일 예로, Al, Ti, Cu, Mo와 같은 내식성 및 내산성이 강하고 전도성이 좋은 금속을 이용하여 단층 또는 다층 구조로 형성될 수 있다.

예를 들어, 제1 도전 물질로 된 X-터치 패드(X-TP), X-터치 라우팅 배선(X-TL), Y-터치 패드(Y-TP) 및 Y-터치 라우팅 배선(Y-TL)은 Ti/Al/Ti 또는 Mo/Al/Mo와 같이 적층된 3층 구조로 형성될 수 있다.

X-터치 패드(X-TP) 및 Y-터치 패드(Y-TP)를 덮을 수 있는 패드 커버 전극은 제1 및 Y-터치 전극(X-TE, Y-TE)과 동일 재질로 제2 도전 물질로 구성될 수 있다. 여기서, 제2 도전 물질은 내식성 및 내산성이 강한 ITO 또는 IZO와 같은 투명 도전물질로 형성될 수 있다. 이러한 패드 커버 전극은 터치 버퍼막(T-BUF)에 의해 노출되도록 형성됨으로써 터치 구동 회로(TDC)와 본딩되거나 또는 터치 구동 회로(TDC)가 실장된 회로 필름과 본딩될 수 있다.

여기서, 터치 버퍼막(T-BUF)은 터치 센서 메탈(TSM)을 덮도록 형성되어 터치 센서 메탈(TSM)이 외부의 수분 등에 의해 부식되는 것을 방지할 수 있다. 일 예로, 터치 버퍼막(T-BUF)은 유기 절연 재질로 형성되거나, 원편광판 또는 에폭시 또는 아크릴 재질의 필름 형태로 형성될 수 있다. 이러한 터치 버퍼막(T-BUF)이 봉지층(ENCAP) 상에 없을 수도 있다. 즉, 터치 버퍼막(T-BUF)은 필수적인 구성이 아닐 수도 있다.

Y-터치 라우팅 배선(Y-TL)은, 터치 라우팅 배선 컨택홀을 통해 Y-터치 전극(Y-TE)과 전기적으로 연결되거나, Y-터치 전극(Y-TE)과 일체로 되어 있을 수 있다.

이러한 Y-터치 라우팅 배선(Y-TL)은, 논-액티브 영역(NA)까지 신장되어 봉지층(ENCAP)의 상부 및 측면과 댐(DAM)의 상부 및 측면을 지나서 Y-터치 패드(Y-TP)와 전기적으로 연결될 수 있다. 이에 따라, Y-터치 라우팅 배선(Y-TL)은 Y-터치 패드(Y-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다.

Y-터치 라우팅 배선(Y-TL)은, Y-터치 전극(Y-TE)에서의 터치 센싱 신호를 터치 구동 회로(TDC)로 전달해주거나, 터치 구동 회로(TDC)로부터 터치 구동 신호를 공급받아 Y-터치 전극(Y-TE)에 전달해줄 수 있다.

X-터치 라우팅 배선(X-TL)은, 터치 라우팅 배선 컨택홀을 통해 X-터치 전극(X-TE)과 전기적으로 연결되거나, X-터치 전극(X-TE)과 일체로 되어 있을 수 있다.

이러한 X-터치 라우팅 배선(X-TL)은 논-액티브 영역(NA)까지 신장되어 봉지층(ENCAP)의 상부 및 측면과 댐(DAM)의 상부 및 측면을 지나서 X-터치 패드(Y-TP)와 전기적으로 연결될 수 있다. 이에 따라, X-터치 라우팅 배선(X-TL)은 X-터치 패드(X-TP)를 통해 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다.

X-터치 라우팅 배선(X-TL)은, 터치 구동 회로(TDC)로부터 터치 구동 신호를 공급받아 X-터치 전극(X-TE)에 전달할 수 있고, X-터치 전극(X-TE)에서의 터치 센싱 신호를 터치 구동 회로(TDC)로 전달해줄 수도 있다.

X-터치 라우팅 배선(X-TL) 및 Y-터치 라우팅 배선(Y-TL)의 배치는 패널 설계사항에 따라 다양하게 변경 가능하다.

X-터치 전극(X-TE) 및 Y-터치 전극(Y-TE) 상에 터치 보호막(PAC)이 배치될 수 있다. 이러한 터치 보호막(PAC)은 댐(DAM)의 전 또는 후까지 확장되어 X-터치 라우팅 배선(X-TL) 및 Y-터치 라우팅 배선(Y-TL) 상에도 배치될 수 있다.

한편, 도 9의 단면도는 개념적으로 구조를 도시한 것으로서, 보는 방향이나 위치 등에 따라 각 패턴들(각종 층들이나 각종 전극들)의 위치, 두께, 또는 폭이 달라질 수도 있고, 각종 패턴들의 연결 구조도 변경될 수 있으며, 도시된 여러 층들 이외에도 추가적인 층이 더 존재할 수도 있고, 도시된 여러 층들 중 일부는 생략되거나 통합되어 있을 수도 있다. 예를 들어, 뱅크(BANK)의 폭은 도면에 비해 좁을 수도 있고, 댐(DAM)의 높이도 도면보다 낮거나 높을 수 있다. 또한, 도 9의 단면도는 터치 라우팅 배선(TL)과 봉지층(ENCAP)의 경사면을 따라 터치 패드(TP)에 연결되는 구조의 예시를 나타내기 위해 터치 전극(TE), 터치 라우팅 배선(TL) 등이 서브픽셀(SP) 상에 전체적으로 배치된 구조를 나타내나, 터치 전극(TE) 등이 전술한 메쉬 타입인 경우 서브픽셀(SP)의 발광 영역 상에 터치 전극(TE)의 개구부(OA)가 위치할 수 있다. 그리고, 봉지층(ENCAP) 상에 컬러 필터(CF)가 더 배치될 수 있으며, 컬러 필터(CF)는 터치 전극(TE) 상에 위치할 수도 있고, 봉지층(ENCAP)과 터치 전극(TE) 사이에 위치할 수도 있다.

또한, 디스플레이 패널(DISP)의 논-액티브 영역(NA)이 벤딩된 구조인 경우, 터치 패드(TP)와 댐(DAM) 사이에 디스플레이 패널(DISP)이 벤딩된 영역이 존재할 수 있다. 터치 패드(TP)는, 디스플레이 패널(DISP)의 논-액티브 영역(NA)에서 디스플레이 패널(DISP)이 벤딩된 영역과 디스플레이 패널(DISP)의 외곽 사이에 위치할 수 있다.

도 10 및 도 11은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 컬러 필터(CF)가 포함된 경우의 단면 구조를 예시적으로 나타낸 도면들이다.

도 10 및 도 11을 참조하면, 터치 패널(TSP)이 디스플레이 패널(DISP)에 내장되고, 디스플레이 패널(DISP)이 유기발광 디스플레이 패널로 구현되는 경우, 터치 패널(TSP)은 디스플레이 패널(DISP) 내 봉지층(ENCAP) 상에 위치할 수 있다. 다시 말해, 다수의 터치 전극(TE), 다수의 터치 라우팅 배선(TL) 등의 터치 센서 메탈(TSM)은, 디스플레이 패널(DISP) 내 봉지층(ENCAP) 상에 위치할 수 있다.

전술한 바와 같이, 봉지층(ENCAP) 상에 터치 전극(TE)을 형성함으로써, 디스플레이 성능 및 디스플레이 관련 층 형성에 큰 영향을 주지 않고, 터치 전극(TE)을 형성할 수 있다.

한편, 도 10 및 도 11을 참조하면, 봉지층(ENCAP) 아래에 유기발광다이오드(OLED)의 캐소드 전극일 수 있는 제2 전극(E2)이 위치할 수 있다.

봉지층(ENCAP)의 두께(T)는, 일 예로, 1 마이크로 미터 이상일 수 있다.

전술한 바와 같이, 봉지층(ENCAP)의 두께를 1 마이크로 미터 이상으로 설계함으로써, 유기발광다이오드(OLED)의 제2 전극(E2)와 터치 전극들(TE) 사이에 형성되는 기생 캐패시턴스를 줄여줄 수 있다. 이에 따라, 기생 캐패시턴스에 의한 터치 감도 저하를 방지할 수 있다.

전술한 바와 같이, 다수의 터치 전극(TE) 각각은 전극 메탈(EM)이 둘 이상의 개구부(OA)가 있는 메쉬 형태로 패터닝 되어 있고, 둘 이상의 개구부(OA) 각각은, 수직 방향으로 보면, 하나 이상의 서브픽셀(SP) 또는 그 발광 영역과 대응될 수 있다.

전술한 바와 같이, 평면에서 볼 때, 터치 전극(TE)의 영역 내에 존재하는 둘 이상의 개구부(OA) 각각의 위치에 하나 이상의 서브픽셀(SP)의 발광 영역이 대응되어 존재하도록, 터치 전극(TE)의 전극 메탈(EM)이 패터닝 됨으로써, 디스플레이 패널(DISP)의 발광 효율을 높여줄 수 있다.

도 10 및 도 11에 도시된 바와 같이, 디스플레이 패널(DISP)에는 블랙 매트릭스(BM)가 배치될 수 있으며, 컬러 필터(CF)가 더 배치될 수도 있다.

블랙 매트릭스(BM)의 위치는 터치 전극(TE)의 전극 메탈(EM)의 위치와 대응될 수 있다.

다수의 컬러 필터(CF)의 위치는 다수의 터치 전극(TE) 또는 다수의 터치 전극(TE)을 이루는 전극 메탈(EM)의 위치와 대응된다.

전술한 바와 같이, 다수의 개구부(OA)의 위치에 대응되는 위치에 다수의 컬러 필터(CF)가 위치함으로써, 디스플레이 패널(DISP)의 발광 성능을 높여줄 수 있다.

다수의 컬러 필터(CF)과 다수의 터치 전극(TE) 간의 수직 위치 관계를 살펴보면, 다음과 같다.

도 10에 도시된 바와 같이, 다수의 컬러 필터(CF)와 블랙 매트릭스(BM)는 다수의 터치 전극들(TE) 상에 위치할 수 있다.

이 경우, 다수의 컬러 필터(CF)과 블랙 매트릭스(BM)은, 다수의 터치 전극(TE) 상에 배치된 오버코트 층(OC) 상에 위치할 수 있다. 여기서, 오버코트 층(OC)은 도 9의 터치 보호막(PAC)과 동일한 층일 수도 있고 다른 층일 수도 있다.

또는, 도 11에 도시된 바와 같이, 다수의 컬러 필터(CF)와 블랙 매트릭스(BM)는 다수의 터치 전극들(TE)의 하부에 위치할 수 있다.

이 경우, 다수의 터치 전극(TE)은 다수의 컬러 필터(CF)와 블랙 매트릭스(BM) 상의 오버코트 층(OC) 상에 위치할 수 있다. 여기서, 오버코트 층(OC)은 도 9의 터치 버퍼막(T-BUF) 또는 터치 절연막(T-ILD)과 동일한 층일 수도 있고 다른 층일 수도 있다. 또는, 오버코트 층(OC)과 별도로 터치 버퍼막(T-BUF)이나 터치 절연막(T-ILD)이 배치될 수도 있다.

이와 같이, 봉지층(ENCAP) 상에 배치되는 터치 전극(TE)과 컬러 필터(CF)의 수직 구조를 다양하게 하며, 터치 기능과 디스플레이 기능을 제공하는 터치 디스플레이 장치를 용이하게 구현할 수 있다.

또한, 본 발명의 실시예들은, 디스플레이 패널(DISP)에 배치되는 터치 패드(TP)의 수를 증가시킬 수 있는 구조를 통해, 터치 전극(TE)을 구동하기 위한 채널의 수를 용이하게 증가시킬 수 있는 방안을 제공한다.

도 12는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 터치 패드(TP)가 배치된 평면 구조의 예시를 나타낸 도면이다.

도 12를 참조하면, 디스플레이 패널(DISP)의 논-액티브 영역(NA)의 일부분이 벤딩된 구조에서 터치 패드(TP)가 배치된 영역의 예시를 나타낸다. 따라서, 도 12는 디스플레이 패널(DISP)의 논-액티브 영역(NA)에서 벤딩된 영역의 외측에 위치하는 영역을 예시적으로 나타낸다.

도 12를 참조하면, 디스플레이 패널(DISP)의 논-액티브 영역(NA)의 일부 영역에 다수의 터치 패드(TP)가 배치될 수 있다.

다수의 터치 패드(TP)는, X-터치 라우팅 배선(X-TL)과 전기적으로 연결되는 X-터치 패드(X-TP)일 수 있다. 또한, 다수의 터치 패드(TP)는, Y-터치 라우팅 배선(Y-TL)과 전기적으로 연결되는 Y-터치 패드(Y-TP)일 수 있다.

다수의 터치 패드(TP)는, 제1 라인(L1)에 배치된 다수의 제1 터치 패드(TP1)를 포함할 수 있다. 다수의 터치 패드(TP)는, 제2 라인(L2)에 배치된 다수의 제2 터치 패드(TP2)를 포함할 수 있다.

제1 라인(L1)은 제2 라인(L2)보다 액티브 영역(AA)에 더 인접한 영역일 수 있다. 제2 라인(L2)은 제1 라인(L1)보다 논-액티브 영역(NA)의 외곽에 더 인접한 영역일 수 있다.

다수의 제1 터치 패드(TP1) 각각과 다수의 제2 터치 패드(TP2) 각각은 교번하여 배치될 수 있다.

제1 터치 패드(TP1)와 제2 터치 패드(TP2)가 다른 라인에 배치되므로, 모든 터치 패드(TP)가 동일한 라인에 배치되는 경우에 비하여, 터치 패드(TP) 간의 간격이 감소될 수 있다. 따라서, 동일한 영역에 배치되는 터치 패드(TP)의 수를 증가시킬 수 있다.

다수의 제1 터치 패드(TP1) 및 다수의 제2 터치 패드(TP2) 각각은 패드 배선(PL)과 터치 링크 배선(LL)을 통해 터치 라우팅 배선(TL)과 전기적으로 연결될 수 있다.

제1 터치 패드(TP1)는, 제1 패드 배선(PL1)과 전기적으로 연결될 수 있다. 제1 패드 배선(PL1)은, 제1 터치 링크 배선(LL1)과 전기적으로 연결될 수 있다.

제2 터치 패드(TP2)는, 제2 패드 배선(PL2)과 전기적으로 연결될 수 있다. 제2 패드 배선(PL2)은, 제2 터치 링크 배선(LL2)과 전기적으로 연결될 수 있다.

제1 터치 링크 배선(LL1)과 제2 터치 링크 배선(LL2)은, 터치 라우팅 배선(TL)과 전기적으로 연결될 수 있다. 제1 터치 링크 배선(LL1)과 제2 터치 링크 배선(LL2)은, 터치 라우팅 배선(TL)의 구조와 동일한 구조를 가질 수 있다. 경우에 따라, 제1 터치 링크 배선(LL1)과 제2 터치 링크 배선(LL2)은, 터치 라우팅 배선(TL)의 구조와 상이한 구조를 가질 수도 있다.

패드 배선(PL)과 터치 링크 배선(LL) 상에 터치 보호막(PAC)이 배치될 수 있다.

터치 보호막(PAC)은, 터치 패드(TP)가 배치된 영역을 제외한 영역의 적어도 일부 영역에 배치될 수 있다.

터치 보호막(PAC)이 터치 패드(TP) 상에 배치되지 않으므로, 본딩 공정을 통해 터치 패드(TP)가 터치 구동 회로(TDC)와 전기적으로 연결될 수 있다. 그리고, 터치 보호막(PAC)은, 도 12에 도시된 예시(PAC Open 영역)와 같이, 터치 패드(TP)가 배치된 영역에서 전체적으로 제거됨으로써, 본딩 공정 시 단차로 인한 공정 불량이 방지될 수 있다.

터치 보호막(PAC)이 터치 패드(TP)가 배치된 영역에서 전체적으로 배치되지 않음에 따라, 제2 패드 배선(PL2)의 일부분이 터치 보호막(PAC)이 배치되지 않은 영역에 위치할 수 있다.

본 발명의 실시예들은, 패드 배선(PL)이 터치 보호막(PAC)이 배치되지 않은 영역에 위치하더라도, 외부에 노출되지 않도록 함으로써, 터치 패드(TP)가 배치된 영역에서 신뢰성을 유지할 수 있는 방안을 제공한다.

일 예로, 제1 터치 패드(TP1)와 전기적으로 연결되는 제1 패드 배선(PL1)은, 제1 터치 패드(TP1)가 배치되는 층과 동일한 층에 배치될 수 있다. 제1 패드 배선(PL1)은, 제1 터치 패드(TP1)와 동일한 물질로 이루어질 수 있다.

제1 터치 패드(TP1)는, 터치 절연막(T-ILD) 상에 배치되는 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제1 패드 배선(PL1)은, 제1 터치 패드(TP1)와 동일하게 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제1 패드 배선(PL1) 상에 터치 보호막(PAC)이 배치될 수 있다. 제1 패드 배선(PL1)은, 터치 보호막(PAC)과 중첩하는 영역 내에 위치할 수 있다. 따라서, 제1 패드 배선(PL1)은, 외부에 노출되지 않을 수 있다.

터치 보호막(PAC)의 외곽의 일부는, 제1 터치 패드(TP1)의 외곽 중 제1 패드 배선(PL1)과 연결되는 내측 외곽과 중첩할 수 있다. 터치 보호막(PAC)의 외곽의 일부가, 제1 터치 패드(TP1)의 내측 외곽과 정렬되어 배치되므로, 제1 패드 배선(PL1)이 제1 터치 패드(TP1)와 동일한 층에 배치되는 메탈로 이루어지더라도 외부에 노출되지 않을 수 있다.

제2 터치 패드(TP2)와 전기적으로 연결되는 제2 패드 배선(PL2)은, 제2 터치 패드(TP2)가 배치되는 층과 상이한 층에 배치될 수 있다.

제2 터치 패드(TP2)는, 터치 절연막(T-ILD) 상에 배치되는 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제2 패드 배선(PL2)은, 터치 절연막(T-ILD) 아래에 배치되는 제1 터치 센서 메탈(TSM1)로 이루어질 수 있다.

제2 패드 배선(PL2)이 제1 터치 센서 메탈(TSM1)로 이루어지므로, 제2 패드 배선(PL2) 상에는 터치 절연막(T-ILD)이 배치될 수 있다.

터치 보호막(PAC)이 배치되지 않은 영역에서 제2 패드 배선(PL2) 상에 터치 절연막(T-ILD)이 배치되므로, 제2 패드 배선(PL2)이 외부에 노출되지 않을 수 있다.

따라서, 제1 터치 패드(TP1)와 제2 터치 패드(TP2)가 서로 다른 라인에 배치되는 구조에서, 제1 터치 패드(TP1)와 전기적으로 연결되는 제1 패드 배선(PL1)과 제2 터치 패드(TP2)와 전기적으로 연결되는 제2 패드 배선(PL2)이 모두 외부에 노출되지 않을 수 있다.

도 13은 도 12에 도시된 A-A' 부분의 단면 구조의 예시를 나타낸 도면이다. 도 14는 도 12에 도시된 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다.

도 13을 참조하면, 버퍼막(BUF)과 게이트 절연막(GI) 상에 적어도 하나의 층간 절연막(ILD)이 배치될 수 있다. 층간 절연막(ILD) 상에 적어도 하나의 평탄화막(PLN)이 배치될 수 있다.

버퍼막(BUF), 게이트 절연막(GI), 층간 절연막(ILD) 및 평탄화막(PLN) 각각은 액티브 영역(AA)에 배치되는 층과 동일한 층을 의미할 수 있다.

평탄화막(PLN) 상에 터치 버퍼막(T-BUF)이 배치될 수 있다.

터치 버퍼막(T-BUF) 상에 제1 터치 센서 메탈(TSM1)이 배치되고, 제1 터치 센서 메탈(TSM1) 상에 터치 절연막(T-ILD)이 배치될 수 있다. 터치 절연막(T-ILD) 상에 제2 터치 센서 메탈(TSM2)이 배치되고, 제2 터치 센서 메탈(TSM2) 상의 일부 영역에 터치 보호막(PAC)이 배치될 수 있다.

터치 버퍼막(T-BUF), 제1 터치 센서 메탈(TSM1), 터치 절연막(T-ILD), 제2 터치 센서 메탈(TSM2) 및 터치 보호막(PAC)은 액티브 영역(AA)에 동일하게 배치되며 터치 센싱 기능을 구현하기 위해 이용될 수 있다.

제1 터치 링크 배선(LL1)은, 제1 터치 센서 메탈(TSM1)과 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제1 터치 링크 배선(LL1)을 구성하는 제1 터치 센서 메탈(TSM1)과 제2 터치 센서 메탈(TSM2)은, 터치 절연막(T-ILD)에 형성된 컨택홀(CH1a)을 통해 서로 전기적으로 연결될 수 있다.

제1 터치 링크 배선(LL1)은, 터치 라우팅 배선(TL)의 구조와 동일한 구조일 수 있으며, 이중 배선 구조에 의해 저항을 감소시킬 수 있다.

제1 패드 배선(PL1)은, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제1 패드 배선(PL1) 아래에 제1 터치 센서 메탈(TSM1)이 배치되지 않을 수 있다. 또한, 제1 패드 배선(PL1) 아래에 터치 절연막(T-ILD)이 배치되지 않을 수 있다.

제1 패드 배선(PL1)이 제2 터치 센서 메탈(TSM2)로 이루어지므로, 제1 패드 배선(PL1) 상에 터치 보호막(PAC)이 배치될 수 있다.

제1 터치 패드(TP1)는, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제1 터치 패드(TP1)는, 컨택홀(CH2a)을 통해 평탄화막(PLN) 아래에 위치하는 적어도 하나의 메탈과 전기적으로 연결될 수 있다. 일 예로, 제1 터치 패드(TP1)는, 게이트 메탈(GAT), 제1 소스 드레인 메탈(SD1) 및 제2 소스 드레인 메탈(SD2)과 전기적으로 연결될 수 있다.

제1 터치 패드(TP1) 아래에 위치하며, 디스플레이 구동을 위한 신호 라인 등을 구현하기 위한 메탈을 이용하여 제1 터치 패드(TP1)의 저항을 감소시킬 수 있다.

제1 터치 패드(TP1) 상에 터치 보호막(PAC)이 배치되지 않을 수 있다.

터치 보호막(PAC)은, 제1 터치 링크 배선(LL1)과 제1 패드 배선(PL1) 상에 배치될 수 있다.

터치 보호막(PAC)의 배치 구조에 의해, 제1 터치 패드(TP1)만 외부에 노출되고, 제1 터치 링크 배선(LL1)과 제1 패드 배선(PL1)은 외부에 노출되지 않을 수 있다.

제1 터치 패드(TP1)와 전기적으로 연결되는 제1 패드 배선(PL1)이 제1 터치 패드(TP1)이 배치된 층과 동일한 층에 배치되는 제2 터치 센서 메탈(TSM2)로 이루어진 경우에 제1 패드 배선(PL1)이 공기에 노출되는 것을 방지하고 신뢰성을 유지할 수 있다.

도 14를 참조하면, 제2 터치 패드(TP2)와 전기적으로 연결되는 제2 패드 배선(PL2)의 구조는 제1 터치 패드(TP1)와 전기적으로 연결되는 제1 패드 배선(PL1)의 구조와 상이할 수 있다.

터치 버퍼막(T-BUF) 상에 제1 터치 센서 메탈(TSM1), 터치 절연막(T-ILD), 제2 터치 센서 메탈(TSM2) 및 터치 보호막(PAC)이 순차적으로 배치될 수 있다.

제2 터치 링크 배선(LL2)은, 제1 터치 센서 메탈(TSM1)과 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제2 터치 링크 배선(LL2)을 구성하는 제1 터치 센서 메탈(TSM1)과 제2 터치 센서 메탈(TSM2)은, 터치 절연막(T-ILD)에 형성된 컨택홀(CH1b)을 통해 서로 전기적으로 연결될 수 있다.

따라서, 제2 터치 링크 배선(LL2)의 구조는 제1 터치 링크 배선(LL1)의 구조와 동일할 수 있다.

제2 패드 배선(PL2)은, 제1 터치 센서 메탈(TSM1)로 이루어질 수 있다.

제2 패드 배선(PL2)의 일부는 터치 보호막(PAC)이 배치된 영역에 위치할 수 있다. 제2 패드 배선(PL2)의 다른 일부는 터치 보호막(PAC)이 배치되지 않은 영역에 위치할 수 있다.

제2 패드 배선(PL2) 상에 터치 절연막(T-ILD)이 배치될 수 있다.

터치 보호막(PAC)이 배치되지 않은 영역에서 터치 절연막(T-ILD)에 의해 제2 패드 배선(PL2)이 외부에 노출되지 않을 수 있다.

제2 패드 배선(PL2)은, 터치 절연막(T-ILD)에 형성된 컨택홀(CH3)에 의해 제2 터치 센서 메탈(TSM2)로 이루어진 제2 터치 패드(TP2)와 전기적으로 연결될 수 있다.

제2 터치 패드(TP2)는, 컨택홀(CH2b)을 통해 게이트 메탈(GAT), 제1 소스 드레인 메탈(SD1) 및 제2 소스 드레인 메탈(SD2)과 전기적으로 연결될 수 있다.

이와 같이, 터치 패드(TP)를 복수의 라인에 교번하여 배치함으로써, 배치 가능한 터치 패드(TP)의 수를 증가시킬 수 있다.

또한, 터치 패드(TP)와 전기적으로 연결되는 패드 배선(PL)이 터치 패드(TP)가 배치된 층과 동일한 층에 배치되는 메탈로 이루어지는 경우에는 패드 배선(PL) 상에 터치 보호막(PAC)의 배치에 의해 패드 배선(PL)의 외부 노출을 방지할 수 있다.

패드 배선(PL)의 적어도 일부가 터치 보호막(PAC)이 배치되지 않은 영역에 위치하는 경우에는, 터치 패드(TP)가 배치된 층과 상이한 층에 배치되는 메탈을 이용하여 패드 배선(PL)을 구현함으로써, 패드 배선(PL)의 외부 노출을 방지할 수 있다.

따라서, 디스플레이 패널(DISP)에 배치되는 터치 패드(TP)의 수를 증가시키면서, 터치 패드(TP)와 전기적으로 연결되는 패드 배선(PL)이 외부에 노출되는 것을 방지함으로써, 터치 패드(TP)의 신뢰성을 유지할 수 있다.

또한, 도 12에 도시된 예시는, 터치 패드(TP)가 2개의 라인 상에 교번하여 배치된 구조의 예시를 나타내나, 경우에 따라, 터치 패드(TP)는 3개 이상의 라인 상에 교번하여 배치될 수도 있다. 터치 패드(TP)가 3개 이상의 라인 상에 교번하여 배치된 경우, 적어도 2개 이상의 라인 상에 배치된 터치 패드(TP)는 제1 터치 센서 메탈(TSM1)로 이루어진 패드 배선(PL)과 전기적으로 연결될 수 있다.

한편, 본 발명의 실시예들은, 경우에 따라, 터치 패드(TP)와 연결되는 모든 패드 배선(PL)을 터치 패드(TP)가 배치된 층과 상이한 층에 배치된 메탈을 이용하여 구현함으로써, 터치 보호막(PAC)의 배치 구조의 자유도를 높여줄 수도 있다.

도 15는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 터치 패드(TP)가 배치된 평면 구조의 다른 예시를 나타낸 도면이다.

도 15를 참조하면, 다수의 제1 터치 패드(TP1)는, 터치 링크 배선(LL)이 배치된 영역과 인접한 제1 라인(L1)에 배치될 수 있다. 다수의 제2 터치 패드(TP2)는, 터치 링크 배선(LL)이 배치된 영역으로부터 제1 라인(L1)보다 멀리 위치하는 제2 라인(L2)에 배치될 수 있다.

제1 터치 패드(TP1)와 제2 터치 패드(TP2)는, 터치 보호막(PAC)이 배치되지 않은 영역에서 서로 교번하여 배치될 수 있다.

제1 터치 패드(TP1)는, 제1 패드 배선(PL1)과 전기적으로 연결될 수 있다. 제1 패드 배선(PL1)은, 제1 터치 패드(TP1)가 배치된 층과 상이한 층에 배치될 수 있다.

일 예로, 제1 터치 패드(TP1)는, 터치 절연막(T-ILD) 상에 위치하는 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제1 패드 배선(PL1)은, 터치 절연막(T-ILD) 아래에 위치하는 제1 터치 센서 메탈(TSM1)로 이루어질 수 있다.

제1 터치 패드(TP1)와 제1 패드 배선(PL1)은, 터치 절연막(T-ILD)에 형성된 컨택홀(CH3a)을 통해 서로 전기적으로 연결될 수 있다.

제2 터치 패드(TP2)는, 제2 패드 배선(PL2)과 전기적으로 연결될 수 있다. 제2 패드 배선(PL2)은, 제2 터치 패드(TP2)가 배치된 층과 상이한 층에 배치될 수 있다.

일 예로, 제2 패드 배선(PL2)은, 제1 터치 센서 메탈(TSM1)로 이루어질 수 있다.

제2 터치 패드(TP2)와 제2 패드 배선(PL2)은, 터치 절연막(T-ILD)에 형성된 컨택홀(CH3b)을 통해 서로 전기적으로 연결될 수 있다.

제1 패드 배선(PL1)과 제2 패드 배선(PL2)이 모두 제1 터치 센서 메탈(TSM1)로 이루어지므로, 제1 패드 배선(PL1)과 제2 패드 배선(PL2) 상에 터치 절연막(T-ILD)이 배치될 수 있다.

제1 패드 배선(PL1)과 제2 패드 배선(PL2)은, 터치 절연막(T-ILD)에 의해 외부에 노출되지 않을 수 있다.

따라서, 터치 보호막(PAC)이 배치되지 않는 영역에 제1 패드 배선(PL1)과 제2 패드 배선(PL2)이 위치할 수 있다.

이러한 경우, 터치 보호막(PAC)을 제1 라인(L1)에 배치된 제1 터치 패드(TP1)와 이격시켜 배치할 수 있다. 터치 보호막(PAC)과 제1 터치 패드(TP1) 사이에 간격이 존재할 수 있다. 터치 보호막(PAC)과 제1 터치 패드(TP1) 사이의 간격은 터치 보호막(PAC)과 제2 터치 패드(TP2) 사이의 간격보다 작을 수 있다.

터치 보호막(PAC)을 제1 터치 패드(TP1) 및 제2 터치 패드(TP2)와 이격시켜 배치함으로써, 터치 패드(TP)에 터치 구동 회로(TDC)를 전기적으로 연결하는 본딩 공정을 보다 용이하게 수행할 수 있다.

도 15에 도시된 예시는, 터치 패드(TP)가 2개의 라인 상에 교번하여 배치된 구조의 예시를 나타내나, 경우에 따라, 터치 패드(TP)는 3개 이상의 라인 상에 교번하여 배치될 수도 있다. 터치 패드(TP)가 3개 이상의 라인 상에 교번하여 배치된 경우, 모든 라인 상에 배치된 터치 패드(TP)는 제1 터치 센서 메탈(TSM1)로 이루어진 패드 배선(PL)과 전기적으로 연결될 수 있다.

또한, 본 발명의 실시예들은, 인접한 패드 배선(PL)이 배치되는 층을 상이하게 함으로써, 인접한 패드 배선(PL) 간의 단락을 방지하고 터치 패드(TP) 간의 간격을 최소화할 수 있는 방안을 제공한다.

도 16은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 터치 패드(TP)가 배치된 평면 구조의 또 다른 예시를 나타낸 도면이다. 도 17은 도 16에 도시된 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.

도 16을 참조하면, 다수의 제1 터치 패드(TP1)는, 제1 라인(L1)에 배치될 수 있다. 다수의 제2 터치 패드(TP2)는, 제2 라인(L2)에 배치될 수 있다.

다수의 제1 터치 패드(TP1) 각각은, 제1 패드 배선(PL1)과 전기적으로 연결될 수 있다. 제1 패드 배선(PL1)은, 제1 터치 링크 배선(LL1)과 전기적으로 연결될 수 있다.

다수의 제2 터치 패드(TP2) 각각은, 제2 패드 배선(PL2)과 전기적으로 연결될 수 있다. 제2 패드 배선(PL2)은, 제2 터치 링크 배선(LL2)과 전기적으로 연결될 수 있다.

제1 터치 패드(TP1)와 제2 터치 패드(TP2)는, 터치 절연막(T-ILD) 상에 위치하는 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제1 패드 배선(PL1)은, 터치 절연막(T-ILD) 아래에 위치하는 제1 터치 센서 메탈(TSM1)로 이루어질 수 있다.

제1 패드 배선(PL1)은 터치 절연막(T-ILD) 아래에 위치하므로, 제1 패드 배선(PL1)의 일부가 터치 보호막(PAC)이 배치되지 않은 영역에 위치하더라도 외부에 노출되지 않을 수 있다.

제2 패드 배선(PL2)은, 제1 부분(PL2a)과 제2 부분(PL2b)을 포함할 수 있다.

제2 패드 배선(PL2)의 제1 부분(PL2a)은, 제2 터치 링크 배선(LL2)과 전기적으로 연결될 수 있다.

제2 패드 배선(PL2)의 제2 부분(PL2b)은, 제1 부분(PL2a)과 전기적으로 연결될 수 있다. 제2 패드 배선(PL2)의 제2 부분(PL2b)은, 제2 터치 패드(TP2)와 전기적으로 연결될 수 있다.

제2 패드 배선(PL2)의 제1 부분(PL2a)이 배치되는 층은, 제2 패드 배선(PL2)의 제2 부분(PL2b)이 배치되는 층과 상이할 수 있다.

또한, 제2 패드 배선(PL2)의 제1 부분(PL2a)이 배치되는 층 및 제2 패드 배선(PL2)의 제2 부분(PL2b)이 배치되는 층은, 제1 패드 배선(PL1)이 배치되는 층과 상이할 수 있다.

일 예로, 제2 패드 배선(PL2)의 제1 부분(PL2a)은, 제2 터치 패드(TP2)가 배치된 층과 동일한 층에 배치될 수 있다. 따라서, 제2 패드 배선(PL2)의 제1 부분(PL2a)은, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제2 패드 배선(PL2)의 제1 부분(PL2a)은, 터치 보호막(PAC)이 배치된 영역에 위치할 수 있다. 제2 패드 배선(PL2)의 제1 부분(PL2a)은, 터치 보호막(PAC)에 의해 외부에 노출되지 않을 수 있다.

제2 패드 배선(PL2)의 제1 부분(PL2a)의 길이는 제1 패드 배선(PL1)의 길이보다 작을 수 있다. 제2 터치 센서 메탈(TSM2)로 이루어진 제2 패드 배선(PL2)의 제1 부분(PL2a)의 길이가 제1 터치 센서 메탈(TSM1)로 이루어진 제1 패드 배선(PL1)의 길이보다 작으므로, 터치 보호막(PAC)이 제1 터치 패드(TP1)와 이격되어 배치될 수 있다.

제2 패드 배선(PL2)의 제2 부분(PL2b)은, 터치 버퍼막(T-BUF) 아래에 위치하는 디스플레이 전극 메탈(DPM) 중 적어도 하나로 이루어질 수 있다.

제2 패드 배선(PL2)의 제2 부분(PL2b)의 적어도 일부분은, 터치 보호막(PAC)이 배치되지 않은 영역에 위치할 수 있다. 제2 패드 배선(PL2)의 제2 부분(PL2b)은, 디스플레이 전극 메탈(DPM)로 이루어지므로, 터치 보호막(PAC)이 배치되지 않은 영역에 위치하더라도 외부에 노출되지 않을 수 있다.

제2 패드 배선(PL2)의 구조의 예시와 관련하여, 도 17을 참조하면, 제2 패드 배선(PL2)과 전기적으로 연결되는 제2 터치 링크 배선(LL2)은 제1 터치 센서 메탈(TSM1)과 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제2 터치 링크 배선(LL2)을 구성하는 제1 터치 센서 메탈(TSM1)과 제2 터치 센서 메탈(TSM2)은, 터치 절연막(T-ILD)에 형성된 컨택홀(CH1b)을 통해 서로 전기적으로 연결될 수 있다.

제2 패드 배선(PL2)의 제1 부분(PL2a)은, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제2 패드 배선(PL2)의 제1 부분(PL2a)은, 터치 보호막(PAC)이 배치된 영역을 벗어나지 않도록 배치될 수 있다.

제2 패드 배선(PL2)의 제1 부분(PL2a)은, 컨택홀(CH5)을 통해 제2 패드 배선(PL2)의 제2 부분(PL2b)과 전기적으로 연결될 수 있다.

제2 패드 배선(PL2)의 제2 부분(PL2b)은, 적어도 하나의 디스플레이 전극 메탈(DPM)을 이용하여 구현될 수 있다.

도 17에 도시된 예시는, 제2 패드 배선(PL2)의 제2 부분(PL2b)이 제1 게이트 메탈(GAT1), 제2 게이트 메탈(GAT2), 제1 소스 드레인 메탈(SD1) 및 제2 소스 드레인 메탈(SD2)로 이루어진 경우를 나타낸다.

제1 게이트 메탈(GAT1), 제2 게이트 메탈(GAT2), 제1 소스 드레인 메탈(SD1) 및 제2 소스 드레인 메탈(SD2)은, 액티브 영역(AA)이나 논-액티브 영역(NA)에서 신호 라인이나 회로 소자의 구현을 위해 이용되는 메탈 중 하나일 수 있다.

제2 패드 배선(PL2)의 제2 부분(PL2b)의 적어도 일부분은, 터치 보호막(PAC)이 배치되지 않은 영역에 위치할 수 있다.

제2 패드 배선(PL2)의 제2 부분(PL2b)은 제2 패드 배선(PL2)의 제1 부분(PL2a)과 전기적으로 연결되며, 제2 패드 배선(PL2)의 제1 부분(PL2a) 상에 터치 보호막(PAC)이 배치되므로, 제2 패드 배선(PL2)의 제2 부분(PL2b)의 일부분은 터치 보호막(PAC)이 배치된 영역에 위치할 수도 있다.

제2 터치 패드(TP2)는, 제2 터치 센서 메탈(TSM2)로 이루어져 외부에 노출될 수 있다.

제2 터치 패드(TP2)는, 디스플레이 전극 메탈(DPM)을 통해 제2 패드 배선(PL2)의 제2 부분(PL2b)과 전기적으로 연결될 수 있다.

터치 보호막(PAC)이 위치하지 않는 영역에 위치하는 제2 패드 배선(PL2)의 일부분을 디스플레이 전극 메탈(DPM)을 이용하여 구현함으로써, 제2 패드 배선(PL2)이 외부에 노출되는 것을 방지할 수 있다.

또한, 제1 패드 배선(PL1)과 제2 패드 배선(PL2)을 상이한 층에 배치되는 메탈을 이용하여 구현함으로써, 인접한 패드 배선(PL) 간의 단락을 방지할 수 있다.

도 16을 참조하면, 제1 패드 배선(PL1)과 제2 패드 배선(PL2)의 제1 부분(PL2a) 사이의 간격 W1보다 제1 터치 패드(TP1)와 제2 패드 배선(PL2)의 제2 부분(PL2b) 사이의 간격 W2가 작을 수 있다.

제1 터치 패드(TP1)는 컨택홀(CH3a)을 통해 제1 터치 센서 메탈(TSM1)로 이루어진 제1 패드 배선(PL1)과 전기적으로 연결되므로, 제1 터치 패드(TP1) 아래에 제1 패드 배선(PL1)이 위치할 수 있다.

인접한 제1 터치 패드(TP1) 사이에 위치하는 제2 패드 배선(PL2)의 제2 부분(PL2b)이 제1 패드 배선(PL1)이 배치된 층과 동일한 층에 배치될 경우, 제2 패드 배선(PL2)의 제2 부분(PL2b)과 제1 패드 배선(PL1) 간의 단락 방지를 위해 제1 터치 패드(TP1)와 제2 패드 배선(PL2)의 제2 부분(PL2b) 사이에 일정한 간격이 요구될 수 있다.

반면, 제2 패드 배선(PL2)의 제2 부분(PL2b)을 제1 패드 배선(PL1)이 배치된 층과 상이한 층에 배치함으로써, 인접한 패드 배선(PL) 간의 단락을 방지하며 터치 패드(TP) 간의 간격을 최소화할 수 있다.

또한, 제2 패드 배선(PL2)의 제1 부분(PL2a)도 제1 패드 배선(PL1)이 배치된 층과 상이한 층에 배치함으로써, 인접한 패드 배선(PL) 간의 단락 불량을 최소화할 수 있다.

도 16에 도시된 예시는, 터치 패드(TP)가 2개의 라인 상에 교번하여 배치된 구조의 예시를 나타내나, 경우에 따라, 터치 패드(TP)는 3개 이상의 라인 상에 교번하여 배치될 수도 있다. 터치 패드(TP)가 3개 이상의 라인 상에 교번하여 배치된 경우, 적어도 2개의 라인 상에 배치된 터치 패드(TP)와 전기적으로 연결된 패드 배선(PL)의 적어도 일부분은 디스플레이 전극 메탈(DPM)로 이루어질 수 있다.

본 발명의 실시예들은, 터치 패드(TP)가 배치된 영역에서 터치 패드(TP) 이외의 메탈이 외부에 노출되지 않도록 함으로써, 터치 패드(TP)의 신뢰성을 유지하며 배치 가능한 터치 패드(TP)의 수를 증가시킬 수 있다.

또한, 인접한 패드 배선(PL)이 배치되는 층을 상이하게 함으로써, 인접한 패드 배선(PL) 간의 단락을 방지하며 터치 패드(TP) 간의 간격을 최소화할 수 있다.

또한, 다수의 층을 이용하여 패드 배선(PL)을 구현함에 따라, 2 라인보다 많은 라인에 터치 패드(TP)를 배치할 수 있어, 배치 가능한 터치 패드(TP)의 수를 더욱 증가시켜줄 수 있다.

도 18은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 터치 패드(TP)가 배치된 평면 구조의 또 다른 예시를 나타낸 도면이다.

도 18을 참조하면, 다수의 터치 패드(TP)는, 제1 라인(L1)에 배치된 다수의 제1 터치 패드(TP1)를 포함할 수 있다.

다수의 터치 패드(TP)는, 터치 링크 배선(LL)으로부터 제1 라인(L1)보다 멀리 위치하는 제2 라인(L2)에 배치된 다수의 제2 터치 패드(TP2)를 포함할 수 있다.

또한, 다수의 터치 패드(TP)는, 터치 링크 배선(LL)으로부터 제2 라인(L2)보다 멀리 위치하는 제3 라인(L3)에 배치된 다수의 제3 터치 패드(TP3)를 포함할 수 있다.

제1 터치 패드(TP1), 제2 터치 패드(TP2) 및 제3 터치 패드(TP3)는, 동일한 층에 배치될 수 있으며, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다.

제1 터치 패드(TP1), 제2 터치 패드(TP2) 및 제3 터치 패드(TP3)가 배치된 영역에는 터치 보호막(PAC)이 배치되지 않을 수 있다. 따라서, 제1 터치 패드(TP1), 제2 터치 패드(TP2) 및 제3 터치 패드(TP3)는, 외부에 노출될 수 있다.

제1 터치 패드(TP1)와 전기적으로 연결되는 제1 패드 배선(PL1)은, 제1 터치 패드(TP1)가 배치되는 층과 동일한 층에 배치될 수 있다. 제1 패드 배선(PL1)은, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제1 패드 배선(PL1) 상에 터치 보호막(PAC)이 배치될 수 있다.

터치 보호막(PAC)의 외곽의 일부는 제1 터치 패드(TP1)의 외곽 중 제1 패드 배선(PL1)과 인접한 내측 외곽과 중첩할 수 있다.

제1 패드 배선(PL1)이 터치 보호막(PAC)과 중첩하는 영역 내에 위치하므로, 제1 패드 배선(PL1)은 외부에 노출되지 않을 수 있다.

제2 터치 패드(TP2)와 전기적으로 연결되는 제2 패드 배선(PL2)은, 제2 터치 패드(TP2)가 배치되는 층과 상이한 층에 배치될 수 있다. 제2 패드 배선(PL2)은, 제1 터치 센서 메탈(TSM1)로 이루어질 수 있다.

제2 패드 배선(PL2)의 일부분은 터치 보호막(PAC)이 배치되지 않은 영역에 위치하나, 제2 패드 배선(PL2) 상에 터치 절연막(T-ILD)이 배치되므로 제2 패드 배선(PL2)은 외부에 노출되지 않을 수 있다.

제2 패드 배선(PL2)은 제1 패드 배선(PL1)이 배치된 층과 상이한 층에 배치되므로, 인접하게 위치하는 제1 패드 배선(PL1)과 제2 패드 배선(PL2) 간의 단락을 방지할 수 있다.

제3 터치 패드(TP3)와 전기적으로 연결되는 제3 패드 배선(PL3)은, 제3 터치 패드(TP3)가 배치되는 층과 동일한 층에 배치된 제1 부분(PL3a)과 제3 터치 패드(TP3)가 배치되는 층과 상이한 층에 배치된 제2 부분(PL3b)을 포함할 수 있다.

제3 패드 배선(PL3)의 제1 부분(PL3a)은, 제2 터치 센서 메탈(TSM2)로 이루어질 수 있다. 제3 패드 배선(PL3)의 제2 부분(PL3b)은, 디스플레이 전극 메탈(DPM)로 이루어질 수 있다.

제3 패드 배선(PL3)의 제1 부분(PL3a)은, 터치 보호막(PAC)이 배치되는 영역 내에 위치할 수 있다. 그리고, 제3 패드 배선(PL3)의 제2 부분(PL3b)은, 디스플레이 전극 메탈(DPM)로 이루어지므로, 제3 패드 배선(PL3)은 외부에 노출되지 않을 수 있다.

제3 패드 배선(PL3)의 제2 부분(PL3b)은, 제1 패드 배선(PL1) 및 제2 패드 배선(PL2)이 배치되는 층과 상이한 층에 위치하므로, 인접한 패드 배선(PL)과의 단락이 방지될 수 있다.

제3 패드 배선(PL3)의 제1 부분(PL3a)은, 제1 패드 배선(PL1)이 배치되는 층에 배치되나, 터치 패드(TP)가 배치되지 않는 영역이므로, 패드 배선(PL) 간의 간격에 여유가 있을 수 있다.

따라서, 제3 패드 배선(PL)과 인접한 패드 배선(PL)이나 터치 패드(TP) 간의 단락을 방지할 수 있다.

또한, 터치 패드(TP)가 3개 이상의 라인 상에 배치되는 구조에서 2개 이상의 라인 상에 배치되는 터치 패드(TP)와 전기적으로 연결되는 패드 배선(PL)은 동일한 층에 배치될 수도 있다.

일 예로, 제1 라인(L1)에 배치되는 제1 터치 패드(TP1)는, 제2 터치 센서 메탈(TSM2)로 이루어진 제1 패드 배선(PL1)과 전기적으로 연결될 수 있다.

제2 라인(L2)에 배치되는 제2 터치 패드(TP2)는, 제1 터치 센서 메탈(TSM1)로 이루어진 제2 패드 배선(PL1)과 전기적으로 연결될 수 있다. 그리고, 제3 라인(L3)에 배치되는 제3 터치 패드(TP3)는, 제2 패드 배선(PL1)과 같이 제1 터치 센서 메탈(TSM1)로 이루어진 제3 패드 배선(PL3)과 전기적으로 연결될 수 있다.

또는, 제2 터치 패드(TP2)는, 적어도 일부분이 디스플레이 전극 메탈(DPM)로 이루어진 제2 패드 배선(PL2)과 전기적으로 연결될 수 있다. 또한, 제3 터치 패드(TP3)는, 적어도 일부분이 디스플레이 전극 메탈(DPM)로 이루어진 제3 패드 배선(PL3)과 전기적으로 연결될 수 있다.

다른 예로, 제1 라인(L1)에 배치되는 제1 터치 패드(TP1)는, 제1 터치 센서 메탈(TSM1)로 이루어진 제1 패드 배선(PL1)과 전기적으로 연결될 수 있다.

제2 라인(L2)에 배치되는 제2 터치 패드(TP2)는, 제1 터치 센서 메탈(TSM1)로 이루어진 제2 패드 배선(PL2)과 전기적으로 연결될 수 있다. 그리고, 제3 라인(L3)에 배치되는 제3 터치 패드(TP3)는, 제1 터치 센서 메탈(TSM1)로 이루어진 제3 패드 배선(PL3)과 전기적으로 연결될 수 있다.

또는, 제2 패드 배선(PL2) 및 제3 패드 배선(PL3) 중 적어도 하나는 디스플레이 전극 메탈(DPM)로 이루어진 부분을 포함할 수도 있다. 따라서, 3개의 라인 상에 배치되는 터치 패드(TP)와 전기적으로 연결된 패드 배선(PL) 중 1개 또는 2개의 패드 배선(PL)의 일부분은 디스플레이 전극 메탈(DPM)로 이루어질 수 있다.

전술한 예시들은 터치 패드(TP)가 배치된 라인이 2개와 3개인 경우를 예시로 설명하고 있으나, 터치 패드(TP)는 경우에 따라 3개 이상의 라인 상에 교번하여 배치될 수 있다. 터치 패드(TP)와 전기적으로 연결되는 패드 배선(PL)은, 외부에 노출되지 않는 구조에서, 전술한 터치 센서 메탈(TSM)이나 디스플레이 전극 메탈(DPM)의 다양한 조합으로 이루어져 배치될 수 있다.

전술한 본 발명의 실시예들에 의하면, 터치 패드(TP)를 복수의 라인에 교번하여 배치함으로써, 터치 패드(TP) 간의 간격을 감소시켜 배치 가능한 터치 패드(TP)의 수를 증가시킬 수 있다.

또한, 터치 패드(TP)가 복수의 라인에 교번하여 배치된 구조에서, 터치 패드(TP)와 전기적으로 연결되는 패드 배선(PL)이 외부에 노출되지 않는 구조에 의해 터치 패드(TP)의 신뢰성을 유지할 수 있다.

또한, 인접한 패드 배선(PL)이 배치되는 층을 상이하게 함으로써, 인접한 패드 배선(PL)이나 터치 패드(TL) 간의 단락을 감소시켜 터치 패드(TP) 간의 간격을 최소화하고, 대면적의 터치 디스플레이 장치에서 채널 수의 증가를 용이하게 구현할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

디스플레이 패널의 액티브 영역에 위치하고, 상기 액티브 영역에 배치된 봉지 층 상에 배치된 다수의 터치 전극들;
상기 액티브 영역의 외부에 위치하고, 상기 다수의 터치 전극들 중 적어도 하나의 터치 전극과 전기적으로 연결된 다수의 터치 링크 배선들;
상기 다수의 터치 링크 배선들 각각과 전기적으로 연결된 다수의 패드 배선들; 및
상기 다수의 패드 배선들 각각과 전기적으로 연결된 다수의 터치 패드들을 포함하고,
상기 다수의 터치 패드들은,
제1 라인 상에 위치하고, 상기 다수의 패드 배선들 중 상기 다수의 터치 링크 배선들의 적어도 일부가 배치된 층과 동일한 층에 배치된 다수의 제1 패드 배선들 각각과 전기적으로 연결된 다수의 제1 터치 패드들; 및
상기 다수의 터치 링크 배선들로부터 상기 제1 라인보다 멀리 위치하는 제2 라인 상에 위치하고, 상기 다수의 패드 배선들 중 상기 다수의 제1 패드 배선들이 배치된 층과 상이한 층에 배치된 다수의 제2 패드 배선들 각각과 전기적으로 연결된 다수의 제2 터치 패드들을 포함하는 터치 디스플레이 장치.
제1항에 있어서,
상기 다수의 제1 패드 배선들 및 상기 다수의 제2 패드 배선들은 외부에 노출되지 않은 터치 디스플레이 장치.
제1항에 있어서,
상기 다수의 제1 패드 배선들은 상기 다수의 제1 터치 패드들이 배치된 층과 동일한 층에 배치된 터치 디스플레이 장치.
제3항에 있어서,
상기 다수의 제1 패드 배선들 및 상기 다수의 제2 패드 배선들 상의 적어도 일부 영역에 배치된 터치 보호막을 더 포함하고,
상기 다수의 제1 패드 배선들은 상기 터치 보호막과 중첩하는 영역 내에 위치하는 터치 디스플레이 장치.
제4항에 있어서,
상기 터치 보호막은 상기 다수의 제1 터치 패드들이 배치된 영역 이외의 영역의 적어도 일부 영역에 배치되고,
상기 터치 보호막의 외곽의 일부는 상기 다수의 제1 터치 패드들 각각의 외곽 중 상기 다수의 제1 패드 배선들과 인접한 내측 외곽과 중첩하는 터치 디스플레이 장치.
제1항에 있어서,
상기 다수의 제1 패드 배선들은 상기 다수의 제1 터치 패드들이 배치된 층과 상이한 층에 배치된 터치 디스플레이 장치.
제1항에 있어서,
상기 다수의 제2 패드 배선들은 상기 다수의 제2 터치 패드들이 배치된 층과 상이한 층에 배치된 터치 디스플레이 장치.
제1항에 있어서,
상기 다수의 제2 패드 배선들 각각은,
상기 다수의 제2 터치 패드들이 배치된 층과 동일한 층에 배치된 제1 부분 및 상기 다수의 제2 터치 패드들이 배치된 층과 상이한 층에 배치된 제2 부분을 포함하는 터치 디스플레이 장치.
제8항에 있어서,
상기 다수의 제1 패드 배선들 및 상기 다수의 제2 패드 배선들 상의 적어도 일부 영역에 배치된 터치 보호막을 더 포함하고,
상기 제1 부분은 상기 터치 보호막과 중첩하는 영역 내에 위치하는 터치 디스플레이 장치.
제8항에 있어서,
상기 제1 부분의 길이는 상기 제1 패드 배선의 길이보다 작은 터치 디스플레이 장치.
제8항에 있어서,
상기 제2 부분은 상기 액티브 영역에서 상기 봉지 층 아래에 위치하는 디스플레이 전극 중 적어도 하나의 디스플레이 전극이 배치된 층과 동일한 층에 배치된 터치 디스플레이 장치.
제8항에 있어서,
상기 제2 부분의 일부분은 상기 다수의 제1 터치 패드들 중 인접한 제1 터치 패드들 사이에 위치하는 터치 디스플레이 장치.
제12항에 있어서,
상기 제2 부분과 상기 제1 터치 패드 사이의 간격은 상기 제1 부분과 상기 제1 패드 배선 사이의 간격보다 작은 터치 디스플레이 장치.
제1항에 있어서,
상기 다수의 터치 패드들은,
상기 다수의 터치 링크 배선들로부터 상기 제2 라인보다 멀리 위치하는 제3 라인 상에 위치하고, 상기 다수의 패드 배선들 중 적어도 일부분이 상기 다수의 제1 패드 배선들이 배치된 층 및 상기 다수의 제2 패드 배선들이 배치된 층과 상이한 층에 배치된 다수의 제3 패드 배선들 각각과 전기적으로 연결된 다수의 제3 터치 패드들을 더 포함하는 터치 디스플레이 장치.
디스플레이 패널의 액티브 영역에 위치하고, 상기 액티브 영역에 배치된 봉지 층 상에 배치된 다수의 터치 전극들;
상기 액티브 영역의 외부에 위치하고, 상기 다수의 터치 전극들 중 적어도 하나의 터치 전극과 전기적으로 연결된 다수의 터치 링크 배선들;
상기 다수의 터치 링크 배선들 각각과 전기적으로 연결된 다수의 패드 배선들; 및
상기 다수의 패드 배선들 각각과 전기적으로 연결된 다수의 터치 패드들을 포함하고,
상기 다수의 터치 패드들은,
제1 라인 상에 위치하고, 상기 다수의 패드 배선들 중 다수의 제1 패드 배선들 각각과 전기적으로 연결된 다수의 제1 터치 패드들; 및
상기 다수의 터치 링크 배선들로부터 상기 제1 라인보다 멀리 위치하는 제2 라인 상에 위치하고, 상기 다수의 패드 배선들 중 상기 다수의 제1 패드 배선들이 배치된 층과 동일한 층에 배치된 다수의 제2 패드 배선들 각각과 전기적으로 연결된 다수의 제2 터치 패드들을 포함하며,
상기 다수의 제1 패드 배선들 및 상기 다수의 제2 패드 배선들은 외부에 노출되지 않은 터치 디스플레이 장치.
제15항에 있어서,
상기 다수의 터치 링크 배선들 상에 위치하고, 상기 다수의 터치 패드들이 배치된 영역 이외의 영역의 적어도 일부 영역에 배치된 터치 보호막을 더 포함하고,
상기 터치 보호막의 외곽과 상기 다수의 터치 패드들 각각의 외곽 중 상기 패드 배선과 인접한 내측 외곽 사이에 간격이 존재하는 터치 디스플레이 장치.
제16항에 있어서,
상기 터치 보호막의 외곽과 상기 제1 터치 패드의 내측 외곽 사이의 간격은 상기 터치 보호막의 외곽과 상기 제2 터치 패드의 내측 외곽 사이의 간격보다 작은 터치 디스플레이 장치.
디스플레이 패널의 액티브 영역에 위치하고, 상기 액티브 영역에 배치된 봉지 층 상에 배치된 다수의 터치 전극들;
상기 액티브 영역의 외부에 위치하고, 상기 다수의 터치 전극들 중 적어도 하나의 터치 전극과 전기적으로 연결된 다수의 터치 링크 배선들;
상기 다수의 터치 링크 배선들 각각과 전기적으로 연결된 다수의 패드 배선들; 및
상기 다수의 패드 배선들 각각과 전기적으로 연결된 다수의 터치 패드들을 포함하고,
상기 다수의 터치 패드들은,
제1 라인 상에 위치하고, 상기 다수의 패드 배선들 중 상기 터치 패드가 배치된 층과 동일한 층에 배치된 다수의 제1 패드 배선들 각각과 전기적으로 연결된 다수의 제1 터치 패드들;
상기 다수의 터치 링크 배선들로부터 상기 제1 라인보다 멀리 위치하는 제2 라인 상에 위치하고, 상기 다수의 패드 배선들 중 상기 다수의 제1 패드 배선들이 배치된 층과 상이한 층에 배치된 다수의 제2 패드 배선들 각각과 전기적으로 연결된 다수의 제2 터치 패드들; 및
상기 다수의 터치 링크 배선들로부터 상기 제2 라인보다 멀리 위치하는 제3 라인 상에 위치하고, 상기 다수의 패드 배선들 중 상기 다수의 제1 패드 배선들 및 상기 다수의 제2 패드 배선들 중 적어도 하나가 배치된 층과 동일한 층에 배치된 제1 부분과 상기 다수의 제1 패드 배선들 및 상기 다수의 제2 패드 배선들이 배치된 층과 상이한 층에 배치된 제2 부분을 포함하는 다수의 제3 패드 배선들 각각과 전기적으로 연결된 다수의 제3 터치 패드들을 포함하는 터치 디스플레이 장치.
제18항에 있어서,
상기 다수의 터치 링크 배선들 상에 위치하고, 상기 다수의 터치 패드들이 배치된 영역 이외의 영역의 적어도 일부 영역에 배치된 터치 보호막을 더 포함하고,
상기 터치 보호막의 외곽의 일부는 상기 다수의 제1 터치 패드들 각각의 외곽 중 상기 다수의 제1 패드 배선들과 인접한 내측 외곽과 중첩하는 터치 디스플레이 장치.
제19항에 있어서,
상기 터치 보호막의 외곽은 상기 다수의 제2 터치 패드들 및 상기 다수의 제3 터치 패드들 각각의 외곽과 이격된 터치 디스플레이 장치.