KR20220072102A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220072102A
KR20220072102A KR1020200159037A KR20200159037A KR20220072102A KR 20220072102 A KR20220072102 A KR 20220072102A KR 1020200159037 A KR1020200159037 A KR 1020200159037A KR 20200159037 A KR20200159037 A KR 20200159037A KR 20220072102 A KR20220072102 A KR 20220072102A
Authority
KR
South Korea
Prior art keywords
layer
disposed
pixel defining
display area
pixel
Prior art date
Application number
KR1020200159037A
Other languages
English (en)
Inventor
김율국
김지윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200159037A priority Critical patent/KR20220072102A/ko
Priority to US17/469,926 priority patent/US20220165817A1/en
Publication of KR20220072102A publication Critical patent/KR20220072102A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L27/3258—
    • H01L27/3276—
    • H01L51/5225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 기판 상에 배치되는 비아층, 상기 표시 영역에서 상기 비아층 상에 배치되는 화소 전극, 및 상기 화소 전극 및 상기 화소 전극이 노출하는 비아층 상에 배치되는 화소 정의막을 포함하되, 상기 화소 정의막은, 상기 표시 영역에 배치되며, 상기 화소 전극의 일부를 노출하는 개구부를 포함하는 제1 영역, 및 상기 비표시 영역에 배치되며, 단부를 포함하는 제2 영역을 포함하고, 상기 개구부를 정의하는 상기 제1 영역의 제1 측면의 제1 테이퍼 각은 제2 영역의 단부의 제2 측면의 제2 테이퍼 각과 상이하다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of fabricating the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
잉크젯 프린팅 방식(또는 용액 기반의 프린팅 방식)은 진공, 식각 등의 복잡한 공정을 거치지 않고 바로 대면적 패터닝이 가능하며, 고해상도를 실현하는 데 유리하다는 장점이 있다. 예를 들어, 잉크젯 프린팅 방식은, 대상층으로서 표시 장치의 컬러 필터층이나 발광층 등을 형성하는데 널리 사용된다. 잉크젯 프린팅 방식은 용액인 잉크를 원하는 위치에 토출시킨 후, 토출된 잉크의 용매가 건조되어 대상층을 형성할 수 있다.
본 발명이 해결하고자 하는 과제는 화소 정의막의 영역별 테이퍼 각도를 상이하게 형성함으로써, 발광층의 두께 편차를 감소시키고, 공통 전극의 단선 불량을 감소시켜 표시 품질이 향상된 표시 장치 및 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 기판 상에 배치되는 비아층, 상기 표시 영역에서 상기 비아층 상에 배치되는 화소 전극, 및 상기 화소 전극 및 상기 화소 전극이 노출하는 비아층 상에 배치되는 화소 정의막을 포함하되, 상기 화소 정의막은, 상기 표시 영역에 배치되며, 상기 화소 전극의 일부를 노출하는 개구부를 포함하는 제1 영역, 및 상기 비표시 영역에 배치되며, 단부를 포함하는 제2 영역을 포함하고, 상기 개구부를 정의하는 상기 제1 영역의 제1 측면의 제1 테이퍼 각은 제2 영역의 단부의 제2 측면의 제2 테이퍼 각과 상이하다.
상기 제1 측면 및 제2 측면은 정테이퍼 형상을 가질 수 있다.
상기 제1 테이퍼 각은 제2 테이퍼 각보다 클 수 있다.
상기 제1 테이퍼 각은 55° 내지 85°의 범위를 가지고, 상기 제2 테이퍼 각은 50° 이하의 범위를 가지는 예각일 수 있다.
상기 제2 영역은 상기 비아층의 측면을 덮도록 배치될 수 있다.
상기 제2 영역의 단부는 상기 비아층의 측면보다 외측에 위치할 수 있다.
상기 개구부에 의해 노출되는 상기 화소 전극 상에 배치되는 발광층; 및 상기 발광층 상에 배치된 공통 전극을 더 포함하며, 상기 공통 전극은 상기 발광층 및 상기 화소 정의막을 커버할 수 있다.
상기 표시 영역에서 상기 기판 상에 배치된 단차 보조층, 및 상기 단차 보조층 상에 배치된 버퍼층을 더 포함하되, 상기 비아층은 상기 버퍼층 상에 배치될 수 있다.
상기 비아층의 두께는 2㎛ 내지 10㎛의 범위에 있을 수 있다.
상기 비아층은, 상기 기판 상에 배치되고, 제1 두께를 가지는 제1 비아층, 및 상기 제1 비아층 상에 배치되고, 제2 두께를 가지는 제2 비아층을 포함하고, 상기 제1 두께는 상기 제2 두께보다 크거나 같을 수 있다.
상기 제1 두께는 2㎛ 내지 5㎛의 범위에 있고, 상기 제2 두께는 2㎛ 내지 5㎛의 범위에 있을 수 있다.
상기 화소 정의막은 발액성이고, 물과의 접촉각은 90° 초과 및 180° 미만의 범위 내에 있을 수 있다.
상기 화소 정의막은 네거티브(Negative) 감광제를 포함할 수 있다.
상기 과제 해결을 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 반도체층, 상기 반도체층 상에 배치되는 제1 절연층, 상기 제1 절연층 상이 배치되며, 게이트 전극을 포함하는 제1 도전층, 상기 제1 도전층 상에 배치되는 제2 절연층, 상기 제2 절연층 상에 배치되며, 전원 라인을 포함하는 제2 도전층, 상기 제2 도전층 상에 배치되되, 상기 전원 라인을 노출하는 비아층, 상기 비아층 상에 배치되는 화소 전극, 및 상기 화소 전극 및 상기 화소 전극이 노출하는 비아층 상에 배치되는 화소 정의막을 포함하되, 상기 화소 정의막은, 상기 화소 전극의 일부를 노출하는 개구부, 및 상기 비아층과 상기 전원 라인 사이에 위치하는 단부를 포함하고, 상기 개구부를 정의하는 상기 화소 정의막의 제1 측면의 제1 테이퍼 각은 상기 화소 정의막의 단부의 제2 측면의 제2 테이퍼 각과 상이하다.
상기 화소 정의막의 제1 측면 및 상기 화소 정의막의 제2 측면은 정테이퍼 형상을 가질 수 있다.
상기 제1 테이퍼 각은 제2 테이퍼 각보다 클 수 있다.
상기 제1 테이퍼 각은 55° 내지 85°의 범위를 가지고, 상기 제2 테이퍼 각은 50° 이하의 범위를 가지는 예각일 수 있다.
상기 화소 정의막은 상기 화소 전극이 노출하는 상기 비아층의 상면 및 측면을 덮도록 배치될 수 있다.
상기 다른 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 표시 영역 및 비표시 영역을 포함하는 기판을 준비하는 단계, 상기 기판 상에 상기 표시 영역에 배치된 트랜지스터 및 상기 비표시 영역에 배치된 전원 라인을 형성하는 단계, 상기 트랜지스터 상에 상기 트랜지스터를 덮고 상기 전원 라인은 노출하는 비아층을 형성하는 단계, 상기 비아층 상에 상기 표시 영역에 배치된 화소 전극을 형성하는 단계, 상기 화소 전극을 덮으며, 상기 기판 상에 화소 정의막용 물질층을 적층하는 단계, 및 광 마스크를 이용하여 상기 화소 정의막용 물질층을 패터닝하여, 상기 화소 전극의 일부를 노출하는 개구부, 및 상기 비아층과 상기 전원 라인 사이에 위치하는 단부를 포함하는 화소 정의막을 형성하는 단계를 포함하되, 상기 개구부를 정의하는 상기 화소 정의막의 제1 측면의 제1 테이퍼 각은 상기 화소 정의막의 단부의 제2 측면의 제2 테이퍼 각과 상이하다.
상기 비아층과 중첩 배치된 상기 화소 정의막용 물질층의 표면은 상기 비아층과 비중첩 배치된 상기 화소 정의막용 물질층의 표면보다 상부에 위치하고,
상기 화소 정의막을 형성하는 단계는, 상기 광 마스크를 이용하여 상기 화소 정의막용 물질층을 노광하는 단계를 포함하고, 상기 화소 정의막용 물질층을 노광하는 단계에서 광의 초점은 상기 비아층과 중첩 배치된 상기 화소 정의막용 물질층의 표면을 기준으로 조절될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 표시 영역에 배치되는 화소 정의막의 테이퍼 각도와 비표시 영역에 배치되는 화소 정의막의 테이퍼 각도를 상이하게 형성함으로써 표시 영역에서는 발광층의 두께 편차를 감소시키고, 비표시 영역에서는 공통 전극의 단선 불량을 감소시켜 표시 장치의 표시 품질이 향상될 수 있다.
또한, 일 실시예에 따른 표시 장치의 제조 방법은 화소 정의막(PDL)을 형성하는 공정 중 노광 공정에서 표시 영역에서의 비아층과 비표시 영역에서의 비아층의 높이차(단차)를 이용하여 각 영역별 노광면의 단차를 유도할 수 있고, 각 영역별 노광면에 단차에 의해 디포커싱(Defocusing) 효과가 유도되어 추가 공정없이 화소 정의막(PDL)의 영역별 테이퍼 각도를 조절할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 제1 표시 기판의 단면도이다.
도 5 내지 도 11은 도 4의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 12는 다른 실시예에 따른 표시 장치의 제1 표시 기판의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 제1 표시 기판의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1의 II-II' 선을 따라 자른 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
도면에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 수직을 이룬다. 실시예들에서, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다.
실시예들에서 다른 별도의 언급이 없는 한, "상부" 또는 "상측"은 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, "하부" 또는 "하측"은 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, "하면"은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다.
표시 장치(1)는 평면상 직사각형 형상으로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 직사각형 평면 형상을 가질 수 있다. 표시 장치(1)의 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변이 만나는 모서리는 직각으로 형성되거나 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 장치(1)의 평면 형상은 예시된 것에 제한되지 않고, 원형이나 기타 다른 형상으로 적용될 수도 있다.
표시 장치(1)는 영상을 표시하는 표시 영역(DPA) 및 영상을 표시하지 않는 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)의 주변에 위치할 수 있고, 표시 영역(DPA)을 둘러쌀 수 있다.
표시 장치(1)는 제1 표시 기판(10), 및 제1 표시 기판(10)과 대향하는 제2 표시 기판(30)을 포함할 수 있다. 표시 장치(1)는 제1 표시 기판(10)과 제2 표시 기판(30)을 결합하는 실링 부재(50), 제1 표시 기판(10)과 제2 표시 기판(30) 사이에 채워진 충진층(70)을 더 포함할 수 있다.
제1 표시 기판(10)은 표시 영역(DPA)의 복수의 발광 영역으로부터 소정의 피크 파장을 갖는 광을 방출할 수 있다. 제1 표시 기판(10)은 영상을 표시하기 위한 소자 및 회로들을 포함할 수 있다. 예를 들어, 제1 표시 기판(10)은 스위칭 소자 등과 같은 화소 회로, 표시 영역(DPA)의 발광 영역(EMA, 도 3 참조)과 비발광 영역(NEM, 도 3 참조)을 정의하는 화소 정의막 및 자발광 소자(Self-Light Emitting Element)를 포함할 수 있다.
예를 들어, 자발광 소자는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광 다이오드(Quantum dot Light Emitting Diode), 무기물 기반의 마이크로 발광 다이오드(예를 들어, Micro LED), 무기물 기반의 나노 발광 다이오드(예를 들어, Nano LED) 중 적어도 하나를 포함할 수 있다. 이하에서는, 자발광 소자가 유기 발광 다이오드인 경우를 예시하여 설명하기로 한다.
제2 표시 기판(30)은 제1 표시 기판(10)의 상부에 배치되고, 제1 표시 기판(10)과 대향할 수 있다. 제2 표시 기판(30)은 제1 표시 기판(10)으로부터 방출된 광의 피크 파장을 변환시켜 투과시키거나, 제1 표시 기판(10)으로부터 방출된 광의 피크 파장을 유지하여 투과시킬 수 있다. 예를 들어, 제1 표시 기판(10)은 소정의 피크 파장을 갖는 광을 방출할 수 있고, 제2 표시 기판(30)은 서로 다른 피크 파장을 갖는 적어도 2 이상의 광을 투과시킬 수 있다.
실링 부재(50)는 비표시 영역(NDA)에서 제1 표시 기판(10)과 제2 표시 기판(30)의 가장 자리를 따라 배치되며, 제1 표시 기판(10)과 제2 표시 기판(30) 사이에 개재될 수 있다. 실링 부재(50)는 평면도 상 표시 영역(DPA)을 둘러쌀 수 있다. 제1 표시 기판(10)과 제2 표시 기판(30)은 실링 부재(50)를 통해 상호 결합될 수 있다. 예를 들어, 실링 부재(50)는 유기 물질을 포함할 수 있다. 실링 부재(50)는 에폭시계 레진으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
충진층(70)은 실링 부재(50)에 의해 둘러싸인 제1 표시 기판(10)과 제2 표시 기판(30) 사이의 공간에 배치될 수 있다. 충진층(70)은 제1 표시 기판(10)과 제2 표시 기판(30) 사이를 채울 수 있다. 충진층(70)은 광을 투과할 수 있는 재질로 이루어질 수 있다. 충진층(70)은 유기 물질을 포함할 수 있다. 예를 들어, 충진층(70)은 실리콘(Si)계 유기 물질, 에폭시계 유기 물질 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 3에서는 표시 장치(1)의 표시 영역(DPA)에 배치된 복수의 층들을 도시하였다. 또한, 도 3에서는 발광층(EML)으로부터 방출된 광이 발광층(EML)을 기준으로 제1 기판(SUB1)에 배치된 측의 방향이 아닌, 반대 방향(즉, 제2 기판(SUB2)이 배치된 측의 방향)으로 발광하는 전면 발광형 표시 장치를 예시하지만, 표시 장치(1)가 이에 제한되는 것은 아니다.
도 3을 참조하면, 표시 장치(1)는 발광층(EML), 발광층(EML)을 덮는 박막 봉지 구조물(170), 박막 봉지 구조물(170)의 상부에 배치된 컬러 제어 구조물(WCL, TPL, CFL)을 포함할 수 있다. 일 실시예에서, 표시 장치(1)는 제1 표시 기판(10)과 그에 대향하는 제2 표시 기판(30)을 포함할 수 있다. 상술한 발광층(EML), 박막 봉지 구조물(170), 컬러 제어 구조물(WCL, TPL, CFL)은 제1 표시 기판(10)과 제2 표시 기판(30) 중 어느 하나에 포함될 수 있다.
일 예로, 제1 표시 기판(10)은 제1 기판(SUB1), 제1 기판(SUB1) 상에 배치된 회로층(CCL), 회로층(CCL) 상에 배치된 복수의 발광 소자(EL) 및 복수의 발광 소자(EL)를 덮는 박막 봉지 구조물(170)을 포함할 수 있다. 제2 표시 기판(30)은 제2 기판(SUB2), 및 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)의 일면 상에 배치된 컬러 제어 구조물(CFL, WCL, TPL)을 포함할 수 있다. 컬러 제어 구조물(CFL, WCL, TPL)은 파장 변환층(WCL) 및 파장 변환층(WCL)과 동일 레벨에 배치된 광투과 패턴(TPL)을 포함할 수 있다. 컬러 제어 구조물(CFL, WCL, TPL)은 컬러 필터층(CFL)을 더 포함할 수 있다. 제1 표시 기판(10)의 박막 봉지 구조물(170)과 제2 표시 기판(30)의 컬러 제어 구조물(CFL, WCL, TPL) 사이에는 충진층(70)이 배치될 수 있다. 상술한 바와 같이, 충진층(70)은 제1 표시 기판(10)과 제2 표시 기판(30) 사이의 공간을 충진하면서 이들을 상호 결합할 수 있다.
제1 기판(SUB1)은 절연 기판일 수 있다. 제1 기판(SUB1)은 투명한 물질을 포함할 수 있다. 예를 들어, 제1 기판(SUB1)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수 있다. 제1 기판(SUB1)은 리지드(Rigid) 기판일 수 있다. 다만, 이에 제한되지 않고 제1 기판(SUB1)은 폴리이미드(PI) 등과 같은 플라스틱을 포함할 수도 있고, 휘어지거나, 벤딩(Bending)되거나, 폴딩(Folding)되거나, 롤링(Rolling)될 수 있는 플렉시블한 특성을 가질 수도 있다.
제1 기판(SUB1)의 일면 상에는 회로층(CCL)이 배치될 수 있다. 회로층(CCL)은 적어도 하나의 트랜지스터 등을 포함하여 각 화소(PX)에 배치되는 발광 소자(EL)를 구동할 수 있다. 회로층(CCL)에 대한 상세한 설명은 후술하기로 한다.
발광 소자(또는 발광 다이오드, EL)는 회로층(CCL) 상에 배치될 수 있다. 발광 소자(EL)는 화소 전극(PXE), 발광층(EML) 및 공통 전극(CME)을 포함할 수 있다. 발광층(EML)에서 발광한 광은 대체로 공통 전극(CME)을 투과하여 표시 장치(1)의 상부, 즉 제3 방향(DR3)으로 출사될 수 있다.
발광 소자(EL)의 제1 전극(즉, 애노드 전극)은 구동 트랜지스터의 소스 전극에 연결되고, 제2 전극(즉, 캐소드 전극)은 제1 전원 라인의 고전위 전압(제1 전원 전압)보다 낮은 저전위 전압(제2 전원 전압)이 공급되는 제2 전원 라인(VSS)에 연결될 수 있다.
화소 전극(PXE)은 회로층(CCL)의 일면 상에 배치될 수 있다. 화소 전극(PXE)은 화소(PX)마다 배치될 수 있다. 이웃하는 화소(PX)의 화소 전극(PXE)은 서로 분리되어 있을 수 있다. 화소 전극(PXE)은 후술하는 화소 정의막(PDL)에 의해 정의되는 발광 영역(EMA)마다 배치될 수 있다.
화소 전극(PXE)은 발광 소자(EL)의 제1 전극, 예컨대 애노드 전극일 수 있다. 화소 전극(PXE)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은 물질층이 반사성 물질층보다 위층에 배치되어 발광층(EML)에 가깝게 배치될 수 있다. 화소 전극(PXE)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
화소 정의막(PDL)은 각 화소(PX)의 경계를 따라 회로층(CCL)의 일면 상에 배치될 수 있다. 화소 정의막(PDL)은 화소 전극(PXE)의 적어도 일부를 노출하도록 화소 전극(PXE) 상에 배치될 수 있다.
화소 정의막(PDL)에는 화소 전극(PXE)의 적어도 일부를 노출하는 개구부가 정의될 수 있다. 구체적으로, 화소 정의막(PDL)에는 화소 정의막(PDL)의 측면(또는 측벽)으로 이루어진 개구부가 정의되고, 개구부는 화소 전극(PXE)의 적어도 일부를 노출할 수 있다.
화소 정의막(PDL) 및 그 개구부에 의해 표시 장치(1)의 비발광 영역(NEM)과 발광 영역(EMA)이 구분될 수 있다. 발광 영역(EMA)은 발광층(EML)으로부터 생성된 광이 표시 장치(1)의 외부로 방출되는 영역이고, 비발광 영역(NEM)은 발광층(EML)에서 생성된 광이 표시 장치(1)의 외부로 방출되지 않는 영역일 수 있다.
화소 정의막(PDL)은 복수의 발광 소자(EL) 각각의 화소 전극(PXE)을 이격 및 절연시킬 수 있다. 또한, 화소 정의막(PDL)은 표시 장치(1)의 제조 공정 중 발광층(EML)을 형성하기 위한 잉크젯 프린팅 공정에서 뱅크로 이용되어 잉크가 인접한 화소(PX)로 넘치는 것을 방지하는 역할도 할 수 있다. 즉, 화소 정의막(PDL)은 발광층(EML)을 형성하기 위한 잉크 조성물을 원하는 위치에 안정적으로 위치시키는 가이드 역할을 할 수 있다.
발광층(EML)은 화소 정의막(PDL)이 노출하는 화소 전극(PXE) 상에 배치될 수 있다. 표시 장치(1)가 유기 발광 표시 장치인 일 실시예에서, 발광층(EML)은 유기 물질을 포함하는 유기층을 포함할 수 있다. 상기 유기층은 유기 발광층(EML)을 포함하며, 경우에 따라 발광을 보조하는 보조층으로서 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다. 다른 실시예에서, 표시 장치가 마이크로 LED 표시 장치, 나노 LED 표시 장치 등인 경우, 발광층(EML)은 무기 반도체와 같은 무기 물질을 포함할 수 있다.
몇몇 실시예에서, 발광층(EML)은 두께 방향으로 중첩 배치된 복수의 유기 발광층과 그 사이에 배치된 전하 생성층을 포함하는 탠덤(tandem) 구조를 가질 수 있다. 중첩 배치된 각 유기 발광층은 동일한 파장의 광을 발광할 수도 있지만, 상이한 파장의 광을 발광할 수도 있다. 각 화소(PX)의 발광층(EML) 중 적어도 일부의 층은 이웃하는 화소(PX)의 동일한 층과 분리되어 있을 수 있다.
이에 제한되는 것은 아니지만, 상술한 바와 같이 발광층(EML)은 화소 정의막(PDL)을 뱅크로 이용하여 잉크젯 프린팅 방식으로 형성될 수 있다. 이하에서는, 발광층(EML)이 잉크젯 프린팅 방식으로 형성되는 경우를 예시하여 설명하기로 한다.
일 실시예에서, 각 발광층(EML)이 발광하는 광의 파장은 색 화소(PX)별로 동일할 수 있다. 예를 들어, 각 색 화소(PX)의 발광층(EML)이 청색광 또는 자외선을 발광하고, 제2 표시 기판(30)의 컬러 제어 구조물이 파장 변환층(WCL) 및/또는 광투과 패턴(TPL)을 포함함으로써, 각 화소(PX)별 색상을 표시할 수 있다.
다른 실시예에서, 각 발광층(EML)이 발광하는 광의 파장은 색 화소(PX)별로 발광 파장이 상이할 수도 있다. 예컨대, 제1 색 화소(PX)의 발광층(EML)은 제1 색을 발광하고, 제2 색 화소(PX)의 발광층(EML)은 제2 색을 발광하고, 제3 색 화소(PX)의 발광층(EML)은 제3 색을 발광할 수도 있다.
발광층(EML) 상에는 공통 전극(CME)이 배치될 수 있다. 공통 전극(CME)은 발광층(EML)과 접할 뿐만 아니라, 비발광 영역(NEM)에서 화소 정의막(PDL)의 상면에도 접할 수 있다.
공통 전극(CME)은 화소(PX)의 구별없이 연결되어 있을 수 있다. 공통 전극(CME)은 화소(PX)의 구별없이 전면적으로 배치된 전면 전극일 수 있다. 공통 전극(CME)은 발광 소자(EL)의 제2 전극, 예컨대 캐소드 전극일 수 있다.
공통 전극(CME)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 공통 전극(CME)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
박막 봉지 구조물(170)은 공통 전극(CME) 상에 배치될 수 있다. 박막 봉지 구조물(170)은 발광 소자(EL)에 산소 또는 수분이 침투하는 것을 방지할 수 있다.
박막 봉지 구조물(170)은 적어도 하나의 박막 봉지층을 포함할 수 있다. 예를 들어, 박막 봉지층은 제1 무기막(171), 유기막(172) 및 제2 무기막(173)을 포함할 수 있다. 제1 무기막(171) 및 제2 무기막(173)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 유기막(172)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제2 표시 기판(30)은 박막 봉지 구조물(170)의 상부에서 그와 대향하도록 배치될 수 있다.
제2 표시 기판(30)의 제2 기판(SUB2)은 투명한 물질을 포함할 수 있다. 예를 들어, 제2 기판(SUB2)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수 있다. 제2 기판(SUB2)은 리지드(Rigid) 기판일 수 있다. 그러나, 제2 기판(SUB2)이 상기 예시된 것에 제한되는 것은 아니고, 제2 기판(SUB2)은 폴리이미드(PI) 등과 같은 플라스틱을 포함할 수도 있고, 휘어지거나, 벤딩(Bending)되거나, 폴딩(Folding)되거나, 롤링(Rolling)될 수 있는 플렉시블한 특성을 가질 수도 있다.
제2 기판(SUB2)은 제1 기판(SUB1)과 동일한 기판이 사용될 수도 있지만, 물질, 두께, 투과율 등이 상이할 수도 있다. 예를 들어, 제2 기판(SUB2)은 제1 기판(SUB1)보다 높은 투과율을 가질 수 있다. 제2 기판(SUB2)이 투광성을 갖는 물질을 포함함으로써, 발광 영역(EMA)에서 방출되는 광을 투과시켜, 표시 장치(1)의 외부로 제공할 수 있다. 제2 기판(SUB2)은 제1 기판(SUB1)보다 두꺼울 수도 있고, 그보다 얇을 수도 있다.
도면에 도시하지는 않았으나, 제1 기판(SUB1)을 향하는 제2 기판(SUB2)의 일면 상에는 버퍼층이 더 배치될 수 있다. 버퍼층은 제2 기판(SUB2)의 일면에 불순물이 유입되는 것을 방지할 수 있다.
컬러 필터층(CFL)은 제1 기판(SUB1)을 향하는 제2 기판(SUB2)의 일면 상에 배치될 수 있다. 컬러 필터층(CFL)은 화소(PX)의 해당하는 색이 아닌 다른 색의 광이 방출되는 것을 차단하는 역할을 할 수 있다.
컬러 필터층(CFL)은 제1 색 화소(PX)에 배치되는 제1 컬러 필터(CF1), 제2 색 화소(PX)에 배치되는 제2 컬러 필터(CF2) 및 제3 색 화소(PX)에 배치되는 제3 컬러 필터(CF3)를 포함할 수 있다. 컬러 필터층(CFL)은 해당하는 색 파장 이외의 파장을 흡수하는 염료나 안료 같은 색료(colorant)를 포함할 수 있다.
제1 컬러 필터(CF1)는 청색 컬러 필터이고, 제2 컬러 필터(CF2)는 녹색 컬러 필터이고, 제3 컬러 필터(CF3)는 적색 컬러 필터일 수 있다. 도면에서는 제1 컬러 필터(CF1)가 제1 색 화소(PX)의 발광 영역(EMA)과 비발광 영역(NEM)에 배치되고, 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)가 각각 제2 색 화소(PX) 및 제3 색 화소(PX)의 발광 영역(EMA)에 배치되며, 비발광 영역(NEM)에 배치된 제1 컬러 필터(CF1) 상에도 부분적으로 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 이웃하는 화소(PX)에 포함되는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 서로 이격되도록 배치될 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(1)의 외부에서 제2 표시 기판(30)으로 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지하는 역할을 할 수 있다.
제1 기판(SUB1)을 향하는 제1 컬러 필터(CF1)의 일면 상에는 화소(PX)의 경계를 따라 차광 부재(VAB)가 배치될 수 있다. 차광 부재(VAB)는 비발광 영역(NEM) 내에 배치되어 광의 투과를 차단할 수 있다. 차광 부재(VAB)는 각 화소(PX)의 발광 영역(EMA)을 둘러싸도록 배치되어 평면도상 격자 형상일 수 있다.
차광 부재(VAB)는 유기 물질을 포함할 수 있다. 차광 부재(VAB)는 외광을 흡수함으로써 외광 반사로 인한 색의 왜곡을 저감시킬 수 있다. 또한, 차광 부재(VAB)는 인접하여 배치된 발광 영역(EMA) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(1)의 색 재현율을 향상시킬 수 있다.
일 실시예에서, 차광 부재(VAB)는 가시광 파장을 모두 흡수할 수 있다. 차광 부재(VAB)는 광 흡수 물질을 포함할 수 있다. 예를 들어, 차광 부재(VAB)는 표시 장치(1)의 블랙 매트릭스로 사용되는 물질로 이루어질 수 있다. 다른 실시예에서, 차광 부재(VAB)는 가시광 파장 중 특정 파장의 광은 흡수하고, 다른 특정 파장의 광은 투과시킬 수도 있다. 차광 부재(VAB)는 생략될 수도 있다.
컬러 필터층(CFL) 상에는 제1 캡핑층(320)이 배치될 수 있다. 예를 들어, 제1 캡핑층(320)은 발광 영역(EMA)에서는, 각 화소(PX)의 발광 영역(EMA)에 배치되는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)의 일면(예컨대, 도 3에서 하면)과 직접 접촉할 수 있고, 비발광 영역(NEM)에서는 비발광 영역(NEM)에 배치되는 차광 부재(VAB)와 직접 접촉할 수 있다.
제1 캡핑층(320)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 필터층(CFL)을 손상시키거나 오염시키는 것을 방지할 수 있다. 또한, 제1 캡핑층(320)은 컬러 필터층(CFL)에 포함된 색재가 후술할 파장 변환층(WCL) 및/또는 광투과 패턴(TPL)으로 확산되는 것을 방지할 수 있다.
제1 캡핑층(320)은 무기 물질로 이루어질 수 있다. 예를 들어, 제1 캡핑층(320)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
제1 캡핑층(320) 상에는 격벽(PTL)이 배치될 수 있다. 격벽(PTL)은 비발광 영역(NEM)과 중첩할 수 있다. 격벽(PTL)은 차광 부재(VAB)와 중첩하도록 배치될 수 있다. 격벽(PTL)은 발광 영역(EMA)을 둘러싸도록 배치될 수 있다. 격벽(PTL)은 컬러 필터층(CFL) 및 광투과 패턴(TPL)을 노출하는 개구를 포함할 수 있다.
격벽(PTL)의 개구가 노출하는 공간 내에는 컬러 제어층(WCL, TPL)이 배치될 수 있다. 일 실시예에서, 컬러 제어층(WCL, TPL)은 격벽(PTL)을 뱅크로 이용하여 잉크젯 공정으로 형성될 수 있다. 격벽(PTL)은 컬러 제어층(WCL, TPL)을 형성하기 위한 잉크 조성물을 원하는 위치에 안정적으로 위치시키는 가이드 역할을 할 수 있다. 격벽(PTL)은 감광성 유기 물질을 포함하여 이루어질 수 있지만, 이에 제한되는 것은 아니다. 격벽(PTL)은 차광 물질을 더 포함할 수도 있다.
컬러 제어층(WCL, TPL)은 입사된 광의 파장을 변환하는 파장 변환층(WCL) 및 입사된 광의 파장을 유지하여 통과시키는 광투과 패턴(TPL)을 포함할 수 있다. 파장 변환층(WCL) 또는 광투과 패턴(TPL)은 각 화소(PX)마다 분리되도록 배치될 수 있다. 파장 변환층(WCL) 또는 광투과 패턴(TPL)은 발광 영역(EMA)에 대해 표시 장치(1)의 두께 방향으로 중첩할 수 있다. 이웃하여 배치되는 파장 변환층(WCL) 및/또는 광투과 패턴(TPL)은 비발광 영역(NEM)에 배치된 격벽(PTL)에 의해 서로 이격될 수 있다.
발광 소자(EL)로부터 입사된 광의 파장이 해당 화소(PX)의 색과 상이하여 그 파장을 변환할 필요가 있는 화소(PX)에는 파장 변환층(WCL)이 배치될 수 있다. 발광 소자(EL)로부터 입사된 광의 파장이 해당 화소(PX)의 색과 동일한 화소(PX)에는 광투과 패턴(TPL)이 배치될 수 있다. 예시된 실시예는 각 화소(PX)의 발광층(EML)이 제1 색의 광을 발광하는 경우로서, 제1 색 화소(PX)에는 광투과 패턴(TPL)이 배치되고, 제2 색 화소(PX)와 제3 색 화소(PX)에는 파장 변환층(WCL)이 배치되는 예에 해당한다. 다른 예로, 각 화소(PX)의 발광 소자(EL)가 자외선 등 각 화소(PX)의 색상과 상이한 파장의 광을 발광하는 경우, 각 화소(PX)에는 광투과 패턴(TPL) 없이 파장 변환층(WCL)만 배치될 수도 있다.
예시적인 실시예에서, 파장 변환층(WCL)은 제2 색 화소(PX)에 배치되는 제1 파장 변환 패턴(WCL1) 및 제3 색 화소(PX)에 배치되는 제2 파장 변환 패턴(WCL2)을 포함할 수 있다.
광투과 패턴(TPL)은 제1 색 화소(PX)의 발광 영역(EMA)에서 격벽(PTL)에 의해 구획된 공간 내에 배치될 수 있다. 광투과 패턴(TPL)은 제1 컬러 필터(CF1)와 중첩할 수 있다. 광투과 패턴(TPL)은 발광층(EML)으로부터 입사되는 제1 색의 광의 파장을 유지한 채 투과시킨다. 예를 들어, 광투과 패턴(TPL)은 발광층(EML)에서 입사되는 청색 광에 대해 그 파장을 유지한 채 투과시킨다.
광투과 패턴(TPL)은 제1 베이스 수지(BRS1)를 포함할 수 있다. 광투과 패턴(TPL)은 제1 베이스 수지(BRS1) 내에 분산된 제1 산란체(SCP1)를 더 포함할 수 있다.
제1 파장 변환 패턴(WCL1)은 제2 색 화소(PX)의 발광 영역(EMA)에서 격벽(PTL)에 의해 구획된 공간 내에 배치될 수 있다. 제1 파장 변환 패턴(WCL1)은 제2 컬러 필터(CF2)와 중첩할 수 있다. 제1 파장 변환 패턴(WCL1)은 발광층(EML)으로부터 입사되는 제1 색의 파장의 광을 제1 색과 상이한 제2 색의 파장의 광으로 변환시켜 출사할 수 있다. 예를 들어, 제1 파장 변환 패턴(WCL1)은 발광층(EML)에서 입사되는 청색 광을 녹색 광으로 변환하여 출사할 수 있다.
제1 파장 변환 패턴(WCL1)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 분산된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제1 파장 변환 패턴(WCL1)은 제2 베이스 수지(BRS2) 내에 분산된 제2 산란체(SCP2)를 더 포함할 수 있다.
제2 파장 변환 패턴(WCL2)은 제3 색 화소(PX)의 발광 영역(EMA)에서 격벽(PTL)에 의해 구획된 공간 내에 배치될 수 있다. 제2 파장 변환 패턴(WCL2)은 제3 컬러 필터(CF3)와 중첩할 수 있다. 제2 파장 변환 패턴(WCL2)은 발광층(EML)으로부터 입사되는 제1 색의 파장의 광을 제1 색과 상이한 제3 색의 파장의 광으로 변환시켜 출사할 수 있다. 예를 들어, 제2 파장 변환 패턴(WCL2)은 발광층(EML)에서 입사되는 청색 광을 적색 광으로 변환하여 출사할 수 있다.
제2 파장 변환 패턴(WCL2)은 제3 베이스 수지(BRS3) 및 제3 베이스 수지(BRS3) 내에 분산된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제2 파장 변환 패턴(WCL2)은 제3 베이스 수지(BRS3) 내에 분산된 제3 산란체(SCP3)를 더 포함할 수 있다.
제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함하여 이루어질 수 있다. 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되지 않는다.
제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)와 상이한 굴절률을 가질 수 있다. 제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등이 예시될 수 있고, 상기 유기 입자 재료로는 아크릴계 수지 또는 우레탄계 수지 등이 예시될 수 있다. 제1 내지 제3 산란체(SCP1, SCP2, SCP3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되는 않는다.
제1 파장 변환 물질(WCP1)은 제1 색을 제2 색으로 변환하고, 제2 파장 변환 물질(WCP2)은 제1 색을 제3 색으로 변환하는 물질일 수 있다. 예를 들어, 제1 파장 변환 물질(WCP1)은 청색 광을 녹색 광으로 변환하고, 제2 파장 변환 물질(WCP2)은 청색 광을 적색 광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점, 양자 막대, 형광체 등일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
파장 변환층(WCL)과 광투과 패턴(TPL) 상에는 제2 캡핑층(330)이 배치된다. 제2 캡핑층(330)은 무기 물질로 이루어질 수 있다. 제2 캡핑층(330)은 제1 캡핑층(320)의 물질로 열거한 물질들 중에서 선택된 물질을 포함하여 이루어질 수 있다. 제2 캡핑층(330)과 제1 캡핑층(320)은 동일한 물질로 이루어질 수 있지만, 이에 제한되는 것은 아니다.
제2 캡핑층(330)은 각 파장 변환 패턴(WCL1, WCL2)과 광투과 패턴(TPL)을 덮을 수 있다. 제2 캡핑층(330)은 각 파장 변환 패턴(WCL1, WCL2)과 광투과 패턴(TPL)의 일면뿐만 아니라 측면까지도 덮을 수 있다. 이웃하는 컬러 제어층(WCL, TPL) 사이의 이격된 공간에서 제2 캡핑층(330)은 격벽(PTL)과 접촉할 수 있다. 제2 캡핑층(330)은 컬러 제어층(WCL, TPL)에 의해 형성된 표면 단차에 대해 컨포말한 형상을 가질 수 있다.
제1 표시 기판(10)과 제2 표시 기판(30) 사이에는 충진층(70)이 배치될 수 있다. 충진층(70)은 제1 표시 기판(10)과 제2 표시 기판(30) 사이의 공간을 충진하는 한편, 이들을 상호 결합하는 역할을 할 수 있다. 충진층(70)은 제1 표시 기판(10)의 박막 봉지 구조물(170)과 제2 표시 기판(30)의 제2 캡핑층(330) 사이에 배치될 수 있다. 충진층(70)은 Si계 유기물질, 에폭시계 유기물질 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
이하, 표시 장치(1)의 제1 표시 기판(10)의 단면 구조에 대하여 상세히 설명한다.
도 4는 일 실시예에 따른 표시 장치의 제1 표시 기판의 단면도이다. 도 4에서는 표시 영역(DPA)의 일부 및 비표시 영역(NDA)의 일부의 단면을 함께 도시하였다.
제1 기판(SUB1)은 표시 영역(DPA) 및 비표시 영역(NDA)을 포함할 수 있다.
회로층(CCL)은 제1 기판(SUB1) 상에 배치될 수 있다. 회로층(CCL)은 표시 영역(DPA)과 비표시 영역(NDA)에 배치될 수 있다.
회로층(CCL)은 버퍼층(161), 반도체층(ACT), 제1 절연층(162), 제1 도전층(120), 제2 절연층(163), 제2 도전층(130), 제1 비아층(164), 제2 비아층(165)을 포함할 수 있다.
상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
버퍼층(161)은 제1 기판(SUB1) 상에 배치될 수 있다. 버퍼층(161)은 대체로 제1 기판(SUB1)의 전면에 걸쳐 배치될 수 있다. 버퍼층(161)은 불순물 이온이 확산되는 것을 방지하고, 수분의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(161)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
반도체층(ACT)은 버퍼층(161) 상에 배치될 수 있다. 반도체층(ACT)은 화소들의 복수의 트랜지스터(TR)의 채널을 이룬다. 반도체층(ACT)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다.
반도체층(ACT)이 다결정 실리콘으로 이루어지는 경우, 반도체층(ACT)에 이온을 도핑하는 경우, 이온 도핑된 반도체층(ACT)은 도전성을 가질 수 있다. 이로 인해, 반도체층(ACT)은 복수의 트랜지스터의 채널 영역뿐만 아니라 소스 영역과 드레인 영역을 포함할 수 있다. 상기 소스 영역 및 상기 드레인 영역은 각 채널 영역의 양 옆에 연결되어 있을 수 있다.
다른 실시예에서, 반도체층(ACT)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 예를 들어, 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 일 실시예에서, 반도체층(ACT)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다.
제1 절연층(162)은 반도체층(ACT) 상에 배치될 수 있다. 제1 절연층(162)은 대체로 제1 기판(SUB1)의 전면에 걸쳐 배치될 수 있다. 제1 절연층(162)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다.
제1 절연층(162)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(162)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 제1 절연층(162)은 단일막 또는 서로 다른 물질의 적층막으로 이루어진 다층막일 수 있다.
제1 도전층(120)은 제1 절연층(162) 상에 배치될 수 있다. 제1 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(120)은 단일막 또는 다층막일 수 있다.
제1 도전층(120)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 도면에는 도시하지 않았으나, 제1 도전층(120)은 커패시터의 제1 전극을 더 포함할 수 있다.
제2 절연층(163)은 제1 도전층(120) 상에 배치될 수 있다. 제2 절연층(163)은 제1 기판(SUB1) 전면에 걸쳐 배치될 수 있다. 제2 절연층(163)은 제1 도전층(120)과 제2 도전층(130)을 절연시키는 역할을 한다. 제2 절연층(163)은 층간 절연막일 수 있다. 제2 절연층(163)은 상술한 제1 절연층(162)과 동일한 물질을 포함하거나, 제1 절연층(162)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제2 도전층(130)은 제2 절연층(163) 상에 배치될 수 있다. 제2 도전층(130)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 도전층(130)은 단일막 또는 다층막일 수 있다. 예를 들어, 제2 도전층(130)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제2 도전층(130)은 신호 배선, 제2 전원 라인(VSS), 트랜지스터(TR)의 제1 전극(SD1) 및 제2 전극(SD2)을 포함할 수 있다.
트랜지스터(TR)의 제1 전극(SD1) 및 트랜지스터(TR)의 제2 전극(SD2)은 표시 영역(DPA)에 배치될 수 있다. 트랜지스터(TR)의 제1 전극(SD1) 및 제2 전극(SD2)은 제1 절연층(162) 및 제2 절연층(163)을 관통하는 제1 컨택홀(CNT1)을 통해 반도체층(ACT)과 전기적으로 연결될 수 있다. 구체적으로, 트랜지스터(TR)의 제1 전극(SD1) 및 제2 전극(SD2)은 각각 제1 절연층(162) 및 제2 절연층(163)을 관통하는 제1 컨택홀(CNT1)을 통해 각각 반도체층(ACT)의 소스 영역 및 드레인 영역과 접속될 수 있다.
제2 전원 라인(VSS)은 비표시 영역(NDA)에 배치될 수 있다. 제2 전원 라인(VSS)은 발광 소자(EL)의 제2 전극, 즉 공통 전극(CME)에 고전위 전압(제1 전원 전압)보다 낮은 저전위 전압(제2 전원 전압)을 공급하는 전원 라인일 수 있다. 제2 전원 라인(VSS)은 비표시 영역(NDA)에서 공통 전극(CME)과 전기적으로 연결되어 공통 전극(CME)에 제2 전원 전압을 인가할 수 있다.
비아층(164, 165)은 제2 도전층(130) 상에 배치될 수 있다. 비아층(164, 165)은 표시 영역(DPA) 및 비표시 영역(NDA)에 배치될 수 있다. 비아층(164, 165)은 표시 영역(DPA)에서 트랜지스터(TR)의 제1 전극(SD1) 및 제2 전극(SD2)을 덮고, 비표시 영역(NDA)에서 제2 전원 라인(VSS)은 노출하도록 배치될 수 있다. 비아층(164, 165)의 측면은 비표시 영역(NDA)에 위치할 수 있다.
비아층(164, 165)은 표시 영역(DPA)에서 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다. 즉, 비아층(164, 165)은 하부에 배치된 패턴의 형상이나 유무에 의해 형성된 단차를 평탄화하는 기능을 할 수 있다.
또한, 비아층(164, 165)은 비아층(164, 165)이 배치된 영역과 배치되지 않은 영역 사이에 높은 단차가 형성되도록 소정의 두께(h)로 형성될 수 있다. 구체적으로, 비아층(164, 165)은 표시 영역(DPA) 및 비표시 영역(NDA)의 일부 영역에서 비아층(164, 165)이 배치된 영역과 비표시 영역(NDA)에서 비아층(164, 165)이 배치되지 않은 영역 사이에 높은 단차(또는 높이 차)가 형성되도록 소정의 두께(h)로 형성될 수 있다. 상기 소정의 두께로 형성되는 비아층(164, 165)에 의한 단차는 후술하는 화소 정의막(PDL)을 형성하는 공정 중 노광 공정에서 각 영역별 노광면의 단차를 유도할 수 있고, 각 영역별 노광면에 단차에 의해 디포커싱(Defocusing) 효과가 유도되어 화소 정의막(PDL)의 영역별 테이퍼 각도를 조절할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
비아층(164, 165)은 제1 비아층(164) 및 제2 비아층(165)을 포함할 수 있다.
제1 비아층(164)은 제2 도전층(130) 상에 배치될 수 있다. 제1 비아층(164)은 표시 영역(DPA) 및 비표시 영역(NDA)에 배치될 수 있다. 제1 비아층(164)은 표시 영역(DPA)에서 트랜지스터(TR)의 제1 전극(SD1) 및 제2 전극(SD2)을 덮도록 배치될 수 있다. 제1 비아층(164)은 비표시 영역(NDA)에서 제2 전원 라인(VSS)을 노출하도록 배치될 수 있다.
제1 비아층(164)은 비표시 영역(NDA)에서 점차 높이가 낮아지는 측면을 포함할 수 있다. 제1 비아층(164)은 표시 영역(DPA)으로부터 비표시 영역(NDA)으로 갈수록 그 두께가 작아질 수 있다. 제1 비아층(164)의 측면은 도 4에 도시된 바와 같이 비표시 영역(NDA)에 위치할 수 있다. 다만, 이에 제한되지 않고, 제1 비아층(164)의 측면은 표시 영역(DPA)과 비표시 영역(NDA)에 걸쳐 있을 수도 있다. 즉, 제1 비아층(164)의 높이는 비표시 영역(NDA) 내에서 시작하여 외측으로 갈수록 점차 낮아질 수도 있고, 표시 영역(DPA)과 비표시 영역(NDA)의 경계 부근에서 인접한 표시 영역(DPA)의 가장자리 영역에서부터 시작하여 외측으로 갈수록 점차 낮아질 수도 있다. 이 경우, 상기 제1 비아층(164)의 두께(또는 높이)의 상대적인 비교는 하부 단차 구조가 없는 동일한 평탄한 기준면(예컨대 버퍼층(161)의 상면)과 표면 사이의 높이(또는 거리)에 의해 이루어질 수 있다.
제1 비아층(164)은 표시 영역(DPA)에서 하부에 배치된 패턴의 형상이나 유무에 무관하게 대체로 평탄한 표면을 가질 수 있다. 즉, 제1 비아층(164)은 하부에 배치된 패턴의 형상이나 유무에 의해 형성된 단차를 평탄화하는 기능을 할 수 있다.
제1 비아층(164)은 하부에 배치된 복수의 층에 의해 형성된 단차를 평탄화하기 위해 충분한 두께로 형성될 필요성이 있다. 또한, 제1 비아층(164)은 상술한 바와 같이 표시 영역(DPA)에서 비아층(164, 165)이 형성된 영역과 비표시 영역(NDA)에서 비아층(164, 165)이 형성되지 않은 영역 사이에 높은 단차를 형성하기 위해서 충분한 두께로 형성될 필요성이 있다. 이에 제한되는 것은 아니나, 표시 영역(DPA)에서 제1 비아층(164)의 두께(h1)는 2㎛ 내지 5㎛의 범위를 가질 수 있다.
제1 비아층(164)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제2 비아층(165)은 제1 비아층(164) 상에 배치될 수 있다. 제2 비아층(165)은 표시 영역(DPA) 및 비표시 영역(NDA)에 배치될 수 있다. 제2 비아층(165)은 제1 비아층(164) 상에 배치되되, 제1 비아층(164)의 측면에는 배치되지 않을 수 있다. 즉, 제2 비아층(165)은 제1 비아층(164)의 상면 상에 배치되고, 제2 비아층(165)의 측면은 비표시 영역(NDA)에 위치하고 제1 비아층(164)의 측면보다 내측에 배치될 수 있다. 즉, 제2 비아층(165)은 표시 영역(DPA) 및 비표시 영역(NDA)의 제1 비아층(164)의 상면에는 배치되되, 비표시 영역(NDA)에 배치되는 제1 비아층(164)의 측면은 배치되지 않을 수 있다. 제2 비아층(165)은 제1 비아층(164)과 마찬가지로, 비표시 영역(NDA)에서 제2 전원 라인(VSS)을 노출하도록 배치될 수 있다.
제2 비아층(165)은 비표시 영역(NDA)에서 점차 높이가 낮아지는 측면을 포함할 수 있다. 제2 비아층(165)은 제1 비아층(164)과 유사하게 표시 영역(DPA)으로부터 비표시 영역(NDA)으로 갈수록 그 두께가 작아질 수 있다. 제2 비아층(165)의 측면은 도 4에 도시된 바와 같이 비표시 영역(NDA)에 위치할 수 있다. 다만, 이에 제한되지 않고, 제2 비아층(165)의 측면은 표시 영역(DPA)과 비표시 영역(NDA)에 걸쳐 있을 수도 있다. 즉, 제2 비아층(165)의 높이는 비표시 영역(NDA) 내에서 시작하여 외측으로 갈수록 점차 낮아질 수도 있고, 표시 영역(DPA)과 비표시 영역(NDA)의 경계 부근에서 인접한 표시 영역(DPA)의 가장자리 영역에서부터 시작하여 외측으로 갈수록 점차 낮아질 수도 있다.
제2 비아층(165)은 제1 비아층(164) 상에 배치되어 제1 비아층(164)의 하부에 형성된 단차를 안정적으로 평탄화하는 역할을 할 수 있다. 또한, 제2 비아층(165)은 상술한 바와 같이 비아층(164, 165)이 형성된 영역과 형성되지 않은 영역 사이에 높은 단차를 형성하기 위해서 제1 비아층(164)과 함께 높은 단차를 유도하도록 보조하는 역할을 할 수 있다. 제2 비아층(165)의 두께(h2)는 제1 비아층(164)의 두께(h1)보다 작거나 같을 수 있다. 이에 제한되는 것으 아니나, 표시 영역(DPA)에서 제2 비아층(165)의 두께(h2)는 2㎛ 내지 5㎛의 범위를 가질 수 있다. 도면에서는 제2 비아층(165)의 두께(h2)가 제1 비아층(164)의 두께(h1)보다 작게 형성된 것을 도시하였으나, 이에 제한되지 않는다. 제2 비아층(165)의 두께(h2)는 제1 비아층(164)의 두께(h1)와 동일하게 형성될 수도 있다.
제2 비아층(165)은 유기 절연 물질을 포함할 수 있다. 제2 비아층(165)은 제1 비아층(164)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다.
제3 도전층(140)은 비아층(164, 165) 상에 배치될 수 있다. 구체적으로, 제3 도전층(140)은 제2 비아층(165) 상에 배치될 수 있다. 제3 도전층(140)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은 물질층이 반사성 물질층보다 위층에 배치되어 발광층(EML)에 가깝게 배치될 수 있다. 제3 도전층(140)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제3 도전층(140)은 화소 전극(PXE) 및 도전 패턴(CP)을 포함할 수 있다.
화소 전극(PXE)은 표시 영역(DPA)에 배치되며, 비표시 영역(NDA)에는 배치되지 않을 수 있다. 화소 전극(PXE)은 상술한 바와 같이 발광 소자(EL)의 제1 전극(즉, 애노드 전극)일 수 있다. 화소 전극(PXE)은 제1 비아층(164) 및 제2 비아층(165)을 관통하는 제2 컨택홀(CNT2)을 통해 트랜지스터(TR)의 제1 전극(SD1)과 연결될 수 있다.
도전 패턴(CP)은 비표시 영역(NDA)에 배치될 수 있다. 도전 패턴(CP)은 비표시 영역(NDA)에서 제2 비아층(165)의 상면 및 측면 상에 배치되며, 외측으로 연장되어 제1 비아층(164)의 측면 상에 배치될 수 있다. 도전 패턴(CP)은 제1 비아층(164) 및 제2 비아층(165)의 측면에서 외측으로 연장되어 비표시 영역(NDA)에 배치된 제2 전원 라인(VSS)과 전기적으로 연결될 수 있다. 도전 패턴(CP)은 제2 전원 라인(VSS) 상부에서 제2 전원 라인(VSS)을 덮도록 배치될 수 있다. 도전 패턴(CP)은 제2 전원 라인(VSS)과 공통 전극(CME) 사이에 배치되어 제2 전원 라인(VSS)과 공통 전극(CME)을 전기적으로 연결하는 역할을 할 수 있다. 또한, 도전 패턴(CP)은 도전 패턴(CP)의 하부에 배치된 제2 전원 라인(VSS)을 보호하는 역할을 할 수 있다. 다만, 이에 제한되지 않고, 도전 패턴(CP)은 생략될 수 있다.
화소 정의막(PDL)은 제2 비아층(165) 상에 배치될 수 있다. 화소 정의막(PDL)은 표시 영역(DPA) 및 비표시 영역(NDA)에 배치될 수 있다. 화소 정의막(PDL)은 표시 영역(DPA)에서 제2 비아층(165)을 덮을 수 있다. 화소 정의막(PDL)은 비표시 영역(NDA)에서 제2 비아층(165)의 상면과 측면, 제1 비아층(164)의 측면을 덮고, 제2 전원 라인(VSS)은 노출하도록 배치될 수 있다.
화소 정의막(PDL)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다. 화소 정의막(PDL)은 네거티브(negative) 감광성 물질(감광제)을 더 포함할 수 있다.
화소 정의막(PDL)은 발액성을 가질 수 있다. 이에 제한되는 것은 아니지만, 화소 정의막(PDL)은 발액성을 가지는 물질(또는 발액성 물질)을 포함할 수 있다. 화소 정의막(PDL)은 발액성을 가지는 어떠한 화합물도 포함할 수 있으며, 이에 제한되는 것은 아니지만, 예를 들어, 불소계 화합물 또는 실록산계 화합물 등을 포함할 수 있다.
본 명세서에서 기재하고 있는 발액성이란 소정의 용액을 밀어내고 용액이 잘 스며들지 않는 성질을 의미하며, 발액성과 다른 성질로서 친액성이란 소정의 용액에 대한 친화력이 우수한 성질을 의미한다. 일 예로, 소정의 용액은 발액성을 가지는 일면과의 표면 결합력이 낮으며, 발액성을 가지는 일면 상에 배치된 소정의 용액은 표면 장력이 증가할 수 있다. 이에 반하여, 소정의 용액은 친액성을 가지는 일면과의 표면 결합력이 우수하며, 친액성을 가지는 일면 상에 배치된 소정의 용액은 표면 장력이 감소할 수 있다.
소정의 용액이 배치되는 일 면이 발액성을 가지는 경우, 소정의 용액은 친액성을 가지는 경우보다 큰 접촉각을 가질 수 있다. 접촉각이란 소정의 용액이 배치된 일면과 소정의 용액이 접하는 점에서, 상기 소정의 용액의 표면의 접선과 상기 일면이 이루는 각을 지칭할 수 있다. 발액성이 커질수록 또는 표면 장력이 커질수록 접촉각은 커질 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 물이 발액성을 가지는 일면 상에 배치되는 경우, 상기 일면 상에서 물의 접촉각은 90° 초과 및 180° 미만의 범위 내에 있을 수 있다. 또한, 물이 친액성을 가지는 일면 상에 배치되는 경우, 상기 일면 상에서 물의 접촉각은 0° 초과 및 90° 미만의 범위 내에 있을 수 있다.
화소 정의막(PDL)이 발액성을 가짐에 따라, 표시 장치의 제조 공정 중 발광층용 물질을 포함하는 잉크를 분사하는 잉크젯 프린팅 공정을 이용하여 발광층(EML)을 형성하는 경우, 잉크가 인접한 화소(PX)로 넘치는 것을 방지하여 잉크 조성물을 원하는 위치에 안정적으로 위치시키는 가이드 역할을 할 수 있다.
화소 정의막(PDL)은 표시 영역(DPA)에 배치되는 제1 영역(PDL1) 및 비표시 영역(NDA)에 배치되는 제2 영역(PDL2)을 포함할 수 있다. 화소 정의막(PDL)의 제1 영역(PDL1) 및 제2 영역(PDL2)은 일체화되어 형성될 수 있다.
화소 정의막(PDL)의 제1 영역(PDL1)은 표시 영역(DPA)에 배치될 수 있다. 화소 정의막(PDL)의 제1 영역(PDL1)은 표시 영역(DPA)에서 화소(PX)의 경계를 따라 형성되며, 화소 전극(PXE)에 부분적으로 중첩할 수 있다. 화소 정의막(PDL)의 제1 영역(PDL1)의 적어도 일부는 화소 전극(PXE)과 중첩하고, 다른 일부는 표시 영역(DPA) 내에서 비발광 영역(NEM, 도 3 참조)에 위치하며 화소 전극(PXE)과 비중첩할 수 있다. 화소 정의막(PDL)의 제1 영역(PDL1)은 화소 전극(PXE)이 형성되지 않은 제2 비아층(165) 상에도 배치될 수 있다.
화소 정의막(PDL)의 제1 영역(PDL1)은 화소 전극(PXE)의 일부를 노출하는 개구부(OP1)를 포함할 수 있다. 화소 정의막(PDL)의 제1 영역(PDL1)은 개구부(OP1)에 대응되는 측면(S1, 또는 측벽)을 포함할 수 있다. 즉, 상기 개구부(OP1)는 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)에 의해 정의될 수 있다.
일 실시예에서, 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)은 정테이퍼 형상을 가질 수 있다. 본 명세서에서, 정테이퍼 형상은 단면상 하면이 상면보다 돌출되어 경사진 측면을 갖는 형상으로 정의될 수 있다. 즉, 단면 형상이 정테이퍼 형상인 경우, 하면이 위치하는 평면과 측면이 이루는 각의 크기가 예각일 수 있다. 또한, 역테이퍼 형상은 단면상 상면이 하면보다 돌출되어 경사진 측면을 갖는 형상으로 정의될 수 있다. 즉, 단면 형상이 역테이퍼 형상인 경우, 하면이 위치하는 평면과 측면이 이루는 각의 크기가 둔각일 수 있다.
일 실시예에서, 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)은 정테이퍼 형상을 가질 수 있다. 따라서, 화소 정의막(PDL)의 제1 영역(PDL1)의 하면이 위치하는 평면과 제1 측면(S1)이 이루는 각도는 예각일 수 있다. 한편, 화소 정의막(PDL)의 제1 영역(PDL1)의 하면이 위치하는 평면과 제1 측면(S1)이 이루는 각은 제1 테이퍼 각(θ1)으로 정의될 수 있다.
후술할 발광층(EML)은 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)에 대응되는 개구부(OP1)에 배치될 수 있다. 이 경우, 발광층(EML)은 잉크젯 프린팅 방식을 이용하여 소정의 잉크 조성물을 개구부(OP1) 상에 분사하여 형성할 수 있다. 이 경우, 잉크 분사량 및/또는 탄착 정확 정밀도에 따라 각 화소(PX)의 개구부(OP1) 내에 배치된 발광층(EML)의 두께가 결정될 수 있다. 각 화소(PX)에 위치하는 발광층(EML)의 두께의 편차가 큰 경우, 표시 장치(1)의 표시 품질 저하될 수 있다. 따라서, 잉크 분사량에 따라 각 화소(PX)에 위치하는 발광층(EML)의 두께의 편차가 작도록 발광층(EML)이 배치되는 개구부(OP1)의 단면 구조를 설계할 필요성이 있다. 한편, 발광층(EML)이 배치되는 개구부(OP1)를 정의하는 화소 정의막(PDL)의 제1 영역(PDL1)의 테이퍼 각도에 따라 잉크 분사량의 변화량에 대한 발광층(EML)의 두께의 편차가 조절될 수 있다. 구체적으로, 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)이 이루는 제1 테이퍼 각(θ1)이 커질수록 잉크 분사량에 따라 발광층(EML)의 두께의 편차가 작아질 수 있다. 따라서, 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)의 제1 테이퍼 각(θ1)을 크게 형성함으로써, 잉크의 분사량에 따른 발광층(EML)의 두께의 편차를 감소시킬 수 있다.
예시적인 실시예에서, 각 화소(PX)의 발광층(EML)의 두께의 편차를 감소시키기 위해 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)이 이루는 제1 테이퍼 각(θ1)은 55° 내지 85°의 범위를 가질 수 있고, 바람직하게 70° 내지 80°의 범위를 가질 수 있으나, 이제 제한되지 않는다.
화소 정의막(PDL)의 제2 영역(PDL2)은 비표시 영역(NDA)에 배치될 수 있다. 화소 정의막(PDL)의 제2 영역(PDL2)은 비표시 영역(NDA)에 배치된 제1 비아층(164) 및 제2 비아층(165)의 측면(또는 평면상 단부)을 덮도록 배치될 수 있다. 화소 정의막(PDL)의 제2 영역(PDL2)은 제1 비아층(164) 및 제2 비아층(165)의 측면(또는 평면상 단부)을 덮고 외측으로 연장되되, 도전 패턴(CP)의 적어도 일부를 노출할 수 있다. 상기 화소 정의막(PDL)의 제2 영역(PDL2)에 의해 노출되는 도전 패턴(CP)의 일부 영역은 제2 전원 라인(VSS)과 중첩된 영역일 수 있다.
화소 정의막(PDL)의 제2 영역(PDL2)의 단부(또는 측면, S2)는 도전 패턴(CP) 상에 배치될 수 있다. 화소 정의막(PDL)의 제2 영역(PDL2)의 단부는 제1 및 제2 비아층(164, 165)이 노출하는 제2 절연층(163) 상에 위치할 수 있다. 화소 정의막(PDL)의 제2 영역(PDL2)의 단부는 제1 및 제2 비아층(164, 165)의 측면과 비중첩할 수 있다.
제1 및 제2 비아층(164, 165)의 측면 상에 배치되는 화소 정의막(PDL)의 제2 영역(PDL2)은 점차 높이가 낮아지는 측면을 포함할 수 있다. 화소 정의막(PDL)의 제2 영역(PDL2)은 높이가 작아지는 제1 및 제2 비아층(164, 165)의 측면 상에 배치됨에 따라, 화소 정의막(PDL)의 제2 영역(PDL2)의 높이(또는 표면의 높이)는 외측으로 갈수록 작아질 수 있다. 화소 정의막(PDL)의 제2 영역(PDL2)은 비표시 영역(NDA)에서 외측으로 갈수록(즉, 표시 영역(DPA)으로부터 비표시 영역(NDA)이 배치된 측으로 갈수록) 그 두께가 작아질 수 있다.
화소 정의막(PDL)의 제2 영역(PDL2)의 제2 측면(S2)은 정테이퍼 형상을 가질 수 있다. 일 실시예에서, 화소 정의막(PDL)의 제2 영역(PDL2)의 단부의 단면 형상은 정테이퍼 형상을 가질 수 있다. 따라서, 화소 정의막(PDL)의 제2 영역(PDL2)의 단부에서 하면이 위치하는 평면과 제2 측면(S2)이 이루는 각도는 예각일 수 있다. 한편, 화소 정의막(PDL)의 제2 영역(PDL2)의 하면이 위치하는 평면과 제2 측면(S2)이 이루는 각은 제2 테이퍼 각(θ2)으로 정의될 수 있다.
화소 정의막(PDL)의 제2 영역(PDL2)의 제2 측면(S2)의 제2 테이퍼 각(θ2)은 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)의 제1 테이퍼 각(θ1)과 상이할 수 있다. 일 실시예에서, 제2 테이퍼 각(θ2)은 제1 테이퍼 각(θ1)보다 작을 수 있다. 예시적인 실시예에서, 제2 테이퍼 각(θ2)은 50° 이하의 범위를 가지는 예각일 수 있고, 바람직하게는 20° 내지 50°의 범위를 가질 수 있으나, 이제 제한되지 않는다.
화소 정의막(PDL)(구체적으로, 화소 정의막(PDL)의 제1 영역(PDL1))이 노출하는 화소 전극(PXE) 상에는 발광층(EML)이 배치될 수 있다. 발광층(EML)은 표시 영역(DPA)에서 화소 정의막(PDL)이 포함하는 개구부(OP1)에 배치될 수 있다. 표시 장치(1)가 유기 발광 표시 장치인 일 실시예에서, 발광층(EML)은 유기 물질을 포함하는 유기층을 포함할 수 있다. 상기 유기층은 유기 발광층을 포함하며, 경우에 따라 발광을 보조하는 보조층으로서 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다. 다른 실시예에서, 표시 장치(1)가 LED 표시 장치 등인 경우, 발광층(EML)은 무기 반도체와 같은 무기 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 발광층(EML)은 잉크젯 프린팅(Inkjet printing) 방법에 의해 형성될 수 있다.
발광층(EML) 상에는 공통 전극(CME)이 배치될 수 있다. 공통 전극(CME)은 발광층(EML)과 접할 뿐만 아니라, 화소 정의막(PDL)의 상면에도 접할 수 있다.
공통 전극(CME)은 각 화소(PX)의 구별없이 연결되어 있을 수 있다. 공통 전극(CME)은 화소(PX)의 구별없이 전면적으로 배치된 전면 전극일 수 있다. 공통 전극(CME)은 표시 영역(DPA) 전체에 걸쳐 배치되며, 비표시 영역(NDA)에서 화소 정의막(PDL)이 노출하는 도전 패턴(CP)과 전기적으로 연결될 수 있다. 공통 전극(CME)은 비표시 영역(NDA)에서 도전 패턴(CP)을 통해 제2 전원 라인(VSS)과 전기적으로 연결될 수 있다. 공통 전극(CME)은 발광 다이오드의 제2 전극, 예컨대 캐소드 전극일 수 있다.
공통 전극(CME)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 공통 전극(CME)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
화소 전극(PXE), 발광층(EML) 및 공통 전극(CME)은 발광 소자(예컨대, 유기 발광 소자)를 구성할 수 있다. 발광층(EML)에서 발광한 광은 공통 전극(CME)을 통해 상측 방향으로 출사될 수 있다.
본 실시예에 따른 표시 장치(1)는 소정의 두께(h)를 가지는 비아층(164, 165) 및 상기 비아층(164, 165) 상에서 비아층(164, 165)의 상면 및 측면을 덮도록 배치되는 화소 정의막(PDL)을 포함할 수 있다. 상기 화소 정의막(PDL)은 표시 영역(DPA)에 배치되며, 화소 전극(PXE)을 노출하는 개구부(OP1)를 포함하는 제1 영역(PDL1), 및 비표시 영역(NDA)에 배치되며, 제2 전원 라인(VSS)과 전기적으로 연결되는 도전 패턴(CP)을 노출하는 제2 영역(PDL2)을 포함할 수 있다. 한편, 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)의 제1 테이퍼 각(θ1)이 큰 경우, 발광층(EML)의 두께의 편차가 감소되어 표시 장치(1)의 표시 품질이 향상될 수 있다. 반면, 화소 정의막(PDL)의 제2 영역(PDL2)의 제2 측면(S2)의 제2 테이퍼 각(θ2)이 제1 테이퍼 각(θ1)과 동일한 경우, 높은 테이퍼 각도에 의해 화소 정의막(PDL) 상에 배치된 공통 전극(CME)을 형성하는 공정에서 상기 공통 전극(CME)이 비표시 영역(NDA)에서 단선되어 표시 장치(1)의 불량을 야기할 수 있다. 따라서, 본 발명에 따른 표시 장치(1)는 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)과 제2 영역(PDL2)의 제2 측면(S2)의 테이퍼 각이 상이하게 형성된 화소 정의막(PDL)을 포함함으로써, 표시 영역(DPA)에서 발광층(EML)의 두께의 편차를 감소시켜 표시 신뢰성을 향상시키고, 비표시 영역(NDA)에서 공통 전극(CME)의 불량을 감소시켜 표시 품질이 개선된 표시 장치(1)를 제공할 수 있다.
이하, 상기한 표시 장치(1)의 제조 방법에 대해 설명한다.
도 5 내지 도 11은 도 4의 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
먼저, 도 5를 참조하면, 제1 기판(SUB1) 상에 트랜지스터(TR) 및 제2 전원 라인(VSS)을 형성한다.
구체적으로, 제1 기판(SUB1)의 전면에 버퍼층(161)을 형성한다. 이어, 버퍼층(161) 상에 반도체층(ACT)을 형성한다. 반도체층(ACT)은 마스크 공정에 의해 형성될 수 있다. 예를 들어, 버퍼층(161) 상에 산화물 반도체를 전면 증착한 후, 포토리소그래피 공정을 통해 패터닝하여 도 5에 도시된 바와 같은 반도체층(ACT)을 형성할 수 있다.
이어, 반도체층(ACT)이 형성된 버퍼층(161) 상에 제1 절연층(162)을 전면 증착하고, 제1 절연층(162) 상에 패턴화된 제1 도전층(120)을 형성한다. 패턴화된 제1 도전층(120)은 마스크 공정으로 형성될 수 있다. 예를 들어, 제1 절연층(162) 상에 제1 도전층용 물질층을 형성하고, 제1 도전층용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 제1 도전층용 물질층을 식각하여, 도 5에 도시된 바와 같이 게이트 전극(GE)을 포함하는 패턴화된 제1 도전층(120)을 형성할 수 있다. 이후, 포토레지스트 패턴을 스트립 또는 애슁 공정을 통해 제거한다.
이어, 제1 도전층(120)이 형성된 제1 절연층(162) 상에 제2 절연층(162)을 적층하고, 반도체층(ACT)의 일부(소스 영역과 드레인 영역)를 노출하는 제1 컨택홀(CNT1)을 형성한다. 제1 컨택홀(CNT1) 형성 공정은 마스크 공정으로 형성될 수 있다. 예를 들어, 제1 도전층(120)이 형성된 제1 절연층(162) 상에 제2 절연층용 물질층을 전면 증착하고, 제2 절연층용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 반도체층(ACT)의 일부(소스 영역과 드레인 영역)를 노출하는 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 제1 절연층(162) 및 제2 절연층(163)을 관통하여 반도체층(ACT)의 일부를 노출하는 제1 컨택홀(CNT1)을 형성한다. 이후, 포토레지스트 패턴을 스트립 또는 애슁 공정을 통해 제거한다.
이어, 제2 절연층(163) 상에 패턴화된 제2 도전층(130)을 형성한다. 패턴화된 제2 도전층(130)은 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제2 절연층(163) 상에 제2 도전층용 물질층을 전면 증착한다. 상기 증착 과정에서 제2 도전층용 물질층은 제1 컨택홀(CNT1) 내부까지 증착되어 하부의 반도체층(ACT)의 일부 영역에 연결될 수 있다. 이어, 제2 도전층용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 제2 도전층용 물질층을 식각한다. 이후, 포토레지스트 패턴을 스트립 또는 애슁 공정을 통해 제거하여, 도 5에 도시된 바와 같은 패턴화된 제2 도전층(130)을 형성한다.
이어, 도 6을 참조하면, 패턴화된 제2 도전층(130)이 형성된 제2 절연층(163) 상에 패턴화된 비아층(164, 165)을 형성한다. 패턴화된 비아층(164, 165)은 제1 비아층(164) 및 제2 비아층(165)을 포함할 수 있다. 패턴화된 비아층(164, 165)은 제1 비아층(164)을 형성하고, 제2 비아층(165)을 순차적으로 형성한 후, 제1 비아층(164) 및 제2 비아층(165)을 관통하는 제2 컨택홀(CNT2)을 형성하는 것에 의해 형성될 수 있다.
구체적으로, 제2 도전층(130)이 형성된 제2 절연층(163) 상에 패턴화된 제1 비아층(164)을 형성한다. 패턴화된 제1 비아층(164)은 표시 영역(DPA)에서 대체로 평탄한 표면을 갖고, 비표시 영역(NDA)에서 제2 전원 라인(VSS)을 노출하도록 패턴화되어 형성될 수 있다. 패턴화된 제1 비아층(164)은 예를 들어, 감광성 물질을 포함하는 유기 물질을 포함하여 이루어질 수 있다. 이 경우, 제1 비아층용 유기 물질층을 도포한 후, 노광 및 현상을 통해 비표시 영역(NDA)에 배치된 제2 전원 라인(VSS)을 노출하는 패턴화된 제1 비아층(164)을 형성할 수 있다. 이에 제한되는 것은 아니나, 표시 영역(DPA)에서 제1 비아층(164)의 두께(h1)는 2㎛ 내지 5㎛의 범위를 가질 수 있다.
이어, 패턴화된 제1 비아층(164) 상에 패턴화된 제2 비아층(165)을 형성한다. 패턴화된 제2 비아층(165)은 표시 영역(DPA)에서 제1 비아층(164)의 상면을 덮도록 형성되고, 비표시 영역(NDA)에서 제1 비아층(164)의 측면의 일부를 노출하도록 패턴화되어 형성될 수 있다. 패턴화된 제2 비아층(165)은 예를 들어, 감광성 물질을 포함하는 유기 물질을 포함하여 이루어질 수 있다. 이 경우, 제2 비아층용 유기 물질층을 도포한 후, 노광 및 현상을 통해 비표시 영역(NDA)에 위치하는 제1 비아층(164)의 측면을 노출하는 패턴화된 제2 비아층(165)을 형성할 수 있다. 이에 제한되는 것은 아니나, 제2 비아층(165)의 두께(h2)는 제1 비아층(164)의 두께(h1)보다 작거나 같을 수 있다. 표시 영역(DPA)에서 제2 비아층(165)의 두께(h2)는 2㎛ 내지 5㎛의 범위를 가질 수 있다. 도면에서는 제2 비아층(165)의 두께(h2)가 제1 비아층(164)의 두께(h1)보다 작게 형성된 것을 도시하였으나, 이에 제한되지 않는다. 제2 비아층(165)의 두께(h2)는 제1 비아층(164)의 두께(h1)와 동일하게 형성될 수도 있다.
비아층(164, 165)은 트랜지스터(TR)의 제1 전극(SD1)을 노출하는 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 컨택홀(CNT2)은 트랜지스터(TR)의 제1 전극(SD1)을 노출하는 제1 비아층(164)의 컨택홀과 함께 제1 비아층(164)의 컨택홀과 중첩하는 제2 비아층(165)의 컨택홀로 구성될 수 있다. 제2 컨택홀(CNT2)을 형성하는 공정은 패턴화된 제2 비아층(165)을 형성하는 공정과 동일한 마스크 공정으로 형성될 수 있다.
본 실시예에서, 비아층(164, 165)의 두께(h)는 제1 비아층(164)의 두께(h1) 및 제2 비아층(165)의 두께(h2)의 합과 동일할 수 있다. 이에 제한되는 것은 아니나, 표시 영역(DPA)에서 비아층(164, 165)의 두께(h)는 4㎛ 내지 10㎛의 범위를 가질 수 있다. 비아층(164, 165)은 표시 영역(DPA)에서는 두께(h)가 4㎛ 내지 10㎛의 범위를 가지도록 형성되고, 비표시 영역(NDA)에서는 제2 전원 라인(VSS) 및 제2 절연층(163)의 일부 영역을 노출하도록 형성될 수 있다.
비아층(164, 165)이 표시 영역(DPA)과 비표시 영역(NDA)에서 서로 다른 두께를 가지도록 형성됨에 따라, 표시 영역(DPA)에 배치된 복수의 층 중 최상위층에 배치된 층의 상면과 비표시 영역(NDA)에 배치된 복수의 층 중 최상위층에 배치된 층의 상면은 단차(또는, 표면의 높이 차)가 형성될 수 있다. 예를 들어, 표시 영역(DPA)에 배치된 복수의 층 중 최상위층에 배치된 층인 제2 비아층(165)의 상면과 비표시 영역(NDA)에 배치된 복수의 층 중 최상위층에 배치된 층인 제2 절연층(163)의 상면은 단차가 형성되어 있을 수 있다. 본 명세서에서 단차의 형성 여부는 하부 단차 구조가 없는 동일한 평탄한 기준면(예컨대 버퍼층(161)의 상면)으로부터 측정된 높이를 기준으로 그 높이의 차이가 형성된 경우 '단차가 형성되어 있다.'로 정의될 수 있다.
표시 영역(DPA)에 배치된 비아층(164, 165)의 두께(h)를 크게 형성함에 따라, 표시 영역(DPA)에 배치된 복수의 층 중 최상위층에 배치된 층의 상면과 비표시 영역(NDA)에 배치된 복수의 층 중 최상위층에 배치된 층의 상면의 단차는 커질 수 있다.
이어, 도 7을 참조하면, 제2 비아층(165) 상에 패턴화된 제3 도전층(140)을 형성한다. 패턴화된 제3 도전층(140)은 마스크 공정에 의해 형성될 수 있다. 구체적으로, 표시 영역(DPA)에 배치되는 제2 비아층(165), 비표시 영역(NDA)에서 제2 비아층(165)이 노출하는 제2 절연층(163) 및 제2 전원 라인(VSS) 상에 제3 도전층용 물질층을 전면 증착한다. 상기 증착 과정에서 제3 도전층용 물질층은 제2 컨택홀(CNT2)의 내부까지 증착되어 트랜지스터(TR)의 제1 전극(SD1)에 연결될 수 있다.
이어, 제3 도전층용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 잔류하여야 할 화소 전극(PXE) 및 도전 패턴(CP)의 패턴 형상을 갖는 포토레지스트 패턴을 형성한다. 이어, 포토레지스트 패턴을 식각 마스크로 이용하여 제3 도전층용 물질층을 식각한다. 제3 도전층용 물질층의 식각은 이에 제한되는 것은 아니지만, 습식 식각으로 진행될 수 있다. 이어, 애슁 공정 또는 스트립 공정을 통해 포토레지스트 패턴을 제거한다.
이어, 도 8 및 도 9를 참조하면, 패턴화된 제3 도전층(140) 상에 화소 정의막(PDL)을 형성한다. 화소 정의막(PDL)은 예를 들어, 감광성 물질을 포함하는 유기 물질을 포함하여 이루어질 수 있다. 이 경우, 패턴화된 화소 정의막(PDL)은 화소 정의막용 물질층(PDLa)을 도포한 후, 노광 및 현상을 통해 형성될 수 있다. 패턴화된 제3 도전층(140) 상에 화소 정의막(PDL)을 형성하는 단계는 패턴화된 제3 도전층(140) 상에 화소 정의막용 물질층(PDLa)을 도포하는 단계 및 광 마스크(LM)를 이용한 노광 및 현상을 통해 패턴화된 화소 정의막(PDL)을 형성하는 단계를 포함할 수 있다.
구체적으로, 도 8을 참조하면, 패턴화된 제3 도전층(140) 상에 화소 정의막용 물질층(PDLa)을 전면적으로 도포할 수 있다. 화소 정의막용 물질층(PDLa)은 표시 영역(DPA)에서 화소 전극(PXE) 및 화소 전극(PXE)이 배치된 제2 비아층(165)의 상면 상에 배치될 수 있고, 비표시 영역(NDA)에서 도전 패턴(CP), 도전 패턴(CP)이 배치된 제1 및 제2 비아층(164, 165)의 측면 및 도전 패턴(CP)의 배치된 제2 절연층(163) 상에 배치될 수 있다. 즉, 화소 정의막용 물질층(PDLa)은 제3 도전층(140), 및 제3 도전층(140)이 노출하는 제2 비아층(165)과 제2 절연층(163)을 덮도록 제1 기판(SUB1)의 전면에 형성될 수 있다.
제1 기판(SUB1) 상에서 전면적으로 도포된 화소 정의막용 물질층(PDLa)은 영역별로 상이한 높이를 갖는 단차가 형성될 수 있다. 화소 정의막용 물질층(PDLa)의 단차는 비아층(164, 165)이 표시 영역(DPA)에서는 단차가 형성되지 않는 평탄한 표면을 가지고, 표시 영역(DPA)과 비표시 영역(NDA)의 일부 영역에서는 외측으로 갈수록 두께가 작아지는 경사진 측면을 가지고, 비표시 영역(NDA)의 다른 일부 영역에는 배치되지 않아 형성된 것일 수 있다. 즉, 비아층(164, 165)의 소정의 두께(h)에 의해 표시 영역(DPA)에 배치된 화소 정의막용 물질층(PDLa)의 표면(또는, 상부에 배치된 화소 정의막용 물질층(PDLa)의 표면)과 비표시 영역(NDA)에서 비아층(164, 165)과 비중첩하도록 배치된 화소 정의막용 물질층(PDLa)의 표면(또는 하부에 배치된 화소 정의막용 물질층(PDLa)의 표면) 사이에는 단차(h', 또는 높이 차)가 형성될 수 있다. 상기 표시 영역(DPA)에서 상부에 배치된 화소 정의막용 물질층(PDLa)의 표면과 비표시 영역(NDA)에서 하부에 배치된 화소 정의막용 물질층(PDLa)의 표면 사이의 단차(h', 또는 높이 차)는 비아층(164, 165)의 소정의 두께(h)와 유사할 수 있다.
이어, 광 마스크(LM)를 이용하여 화소 정의막용 물질층(PDLa)을 노광 및 현상하여 패턴화된 화소 정의막(PDL)을 형성할 수 있다.
먼저, 광 마스크(LM)를 준비할 수 있다.
광 마스크(LM)는 서로 상이한 광 투과율을 갖는 복수의 영역(TL, BL)을 포함할 수 있다. 광 마스크(LM)는 광의 투과율(또는 투광율)에 따라 투광부(TL) 및 차광부(BL)를 포함할 수 있다. 차광부(BL)의 투광율은 투광부(TL)의 투광율보다 작을 수 있다. 예를 들어, 차광부(BL)는 외부로부터 제공된 광(L)을 실질적으로 전부 차단(투광율이 약 0%)할 수 있고, 투광부(TL)는 외부로부터 제공된 광(L)을 실질적으로 전부 투과(투광율이 약 100%)시킬 수 있다. 다만 이에 제한되지 않고, 차광부(BL)는 광(L)을 일부 투과시키되, 투광부(TL)의 투광율에 비해 현저히 작은 투광율을 가질 수도 있다.
이어, 화소 정의막용 물질층(PDLa)의 상부에 광 마스크(LM)를 배치하고, 노광 공정을 수행할 수 있다.
광 마스크(LM)는 차광부(BL)가 개구부(OP1)가 형성되는 영역 및 제2 전원 라인(VSS)을 덮고 있는 도전 패턴(CP)의 일부 영역과 대응되고, 투광부(TL)가 개구부(OP1)가 형성되지 않는 영역 및 제2 전원 라인(VSS)을 덮고 있는 도전 패턴(CP)의 다른 일부 영역에 대응되도록 배치될 수 있다. 즉, 화소 정의막용 물질층(PDLa)이 잔류하여야 할 필요가 있는 영역은 투광부(TL)와 대응되며, 화소 정의막용 물질층(PDLa)이 제거되어야 할 필요가 있는 영역은 차광부(BL)와 대응될 수 있다.
차광부(BL)는 외부로부터 제공된 광(L)을 차단하여, 표시 영역(DPA)에서 개구부(OP1)가 형성되어야 하는 영역 및 비표시 영역(NDA)에서 도전 패턴(CP)이 노출되어야 하는 영역과 중첩하는 화소 정의막용 물질층(PDLa)에 상기 광(L)이 도달하지 못하게 할 수 있다. 투광부(TL)는 외부로부터 제공된 광(L)의 대부분을 투과하여, 표시 영역(DPA)에서 개구부(OP1)가 형성되지 않아야 하는 영역 및 비표시 영역(NDA)에서 제1 및 제2 비아층(164, 165)의 상면을 포함하여 측면과 중첩하는 화소 정의막용 물질층(PDLa)에 상기 광(L)이 대부분 도달하게 할 수 있다.
일 실시예에서, 화소 정의막용 물질층(PDLa)은 네거티브(Negative) 감광성 물질(Sensitizer)을 포함할 수 있다. 화소 정의막용 물질층(PDLa)이 네거티브 감광성 물질을 포함하는 경우, 화소 정의막용 물질층(PDLa)의 노광된 영역은 경화되어 현상액에 잘 녹지 않는 성질을 가지게 되고, 노광되지 않은 영역은 성질이 유지되어 현상액에 잘 녹는 성질을 가질 수 있다. 화소 정의막용 물질층(PDLa) 중 광(L)에 노출된 영역과 그렇지 않은 부분의 화학적 변화 특성에 따라 소정의 현상액을 이용하여 일부 영역은 잔류시키고, 다른 일부 영역은 선택적으로 제거할 수 있다.
이에 따라, 노광 공정이 수행된 후, 차광부(BL)와 대응되는 화소 정의막용 물질층(PDLa)의 일부 영역은 노광되지 않아 성질이 유지되어 현상액에 잘 녹는 성질을 가질 수 있고, 투광부(TL)와 대응되는 화소 정의막용 물질층(PDLa)의 다른 일부 영역은 노광되어 잘 녹지 않는 성질을 가질 수 있다. 따라서, 차광부(BL)와 대응되는 화소 정의막용 물질층(PDLa)의 일부 영역은 현상액에 녹아 제거되고, 투광부(TL)와 대응되는 화소 정의막용 물질층(PDLa)의 다른 일부 영역은 현상액에 녹지 않고 잔류할 수 있다.
일 실시예에 있어서, 상기 노광 공정은 노광면인 표시 영역(DPA)에 배치된 화소 정의막용 물질층(PDLa)의 표면(LL)(즉, 상부에 배치된 화소 정의막용 물질층(PDLa)의 표면)을 기준으로 광(L)의 초점이 조절될 수 있다. 표시 영역(DPA)에 배치된 화소 정의막용 물질층(PDLa)의 표면(LL)에 광(L)의 초점이 맺히도록 조절되는 경우, 상부에 배치된 화소 정의막용 물질층(PDLa)과 하부에 배치된 화소 정의막용 물질층(PDLa)의 단차(h')에 의해 하부에 배치된 화소 정의막용 물질층(PDLa)은 노광면인 하부에 배치된 화소 정의막용 물질층(PDLa)의 표면으로부터 광의 초점이 떨어지는 디포커싱(Defocusing) 효과가 유도될 수 있다. 한편, 광의 초점이 노광면으로부터 일부 떨어지도록 맺히게 디포커싱 되는 경우, 투광부(TL)를 통해 노광되는 영역의 경계부가 흐릿해질 수 있다. 이 경우, 노광 공정에 의해 상기 경계부에서의 측면은 완만한 경사로 형성될 수 있다.
따라서, 상기 노광 공정에서 상부에 배치된 화소 정의막용 물질층(PDLa)의 표면(LL)을 기준으로 광(L)의 초점을 조절하는 경우, 상부에 배치된 화소 정의막용 물질층(PDLa)은 정포커싱되어, 도 9에 도시된 바와 같이 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)은 가파른 경사(제1 테이퍼 각(θ1))로 정테이퍼 형상으로 형성될 수 있다. 또한, 상부에 배치된 화소 정의막용 물질층(PDLa)의 표면(LL)을 기준으로 광(L)의 초점을 조절하는 경우, 하부에 배치된 화소 정의막용 물질층(PDLa)은 상부에 배치된 화소 정의막용 물질층(PDLa)과 하부에 배치된 화소 정의막용 물질층(PDLa)의 단차(h')에 대응되는 차이만큼 광(L)의 초점이 디포커싱되어, 도 9에 도시된 바와 같이 화소 정의막(PDL)의 제2 영역(PDL2)의 제2 측면(S2)은 완만한 경사(제2 테이퍼 각(θ2))로 정테이퍼 형상으로 형성될 수 있다. 이에 제한되는 것은 아니지만, 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)이 이루는 제1 테이퍼 각(θ1)은 55° 내지 85°의 범위를 가질 수 있고, 바람직하게 70° 내지 80°의 범위를 가질 수 있고, 화소 정의막(PDL)의 제2 영역(PDL2)의 제2 측면(S2)이 이루는 제2 테이퍼 각(θ2)은 20° 내지 50°의 범위를 가질 수 있다.
즉, 본 노광 공정에서는 별도의 추가 공정없이 비아층(164, 165)에 의해 형성된 화소 정의막용 물질층(PDLa)의 영역별 단차(h')를 이용하여 디포커싱 효과를 유도하여, 하나의 노광 공정을 통해 영역별로 상이한 테이퍼 각도를 가지는 화소 정의막(PDL)을 형성할 수 있다.
또한, 화소 정의막용 물질층(PDLa)은 발액성을 가지는 물질을 포함할 수 있다. 상기 발액성 물질을 포함하는 화소 정의막용 물질층(PDLa)이 광(L)에 노출되는 경우, 화소 정의막용 물질층(PDLa) 내에서 발액성을 가지는 물질의 분포는 광(L)에 노출된 화소 정의막용 물질층(PDLa)의 표면에서 증가할 수 있다. 따라서, 노광 공정을 통해 화소 정의막(PDL)의 표면의 발액성이 증가할 수 있다. 따라서, 화소 정의막용 물질층(PDLa)에 포함된 발액성을 가지는 물질의 양을 줄일 수 있어 공정 비용을 절약할 수 있으며, 화소 정의막(PDL)의 표면은 보다 원활하게 발액성을 가지는 물질로 코팅(coating)되어 발광층(EML)을 형성하기 위한 잉크젯 프린팅 공정에서 잉크를 원하는 곳에 용이하게 위치시킬 수 있다.
이어, 도 10 및 도 11을 참조하면, 잉크젯 프린팅 공정을 통해 발광층(EML)을 형성할 수 있다.
구체적으로, 도 10을 참조하면, 화소 정의막(PDL)의 제1 영역(PDL1)에 의해 노출된 화소 전극(PXE) 상에 발광층용 물질층(EMLa)을 형성한다. 이에 제한되는 것은 아니지만, 발광층용 물질층(EMLa)은 잉크젯 프린팅 장치(또는 액적 토출 장치)를 이용하여 화소 정의막(PDL)의 제1 영역(PDL1)에 정의된 개구부(OP1)가 구획하는 영역 상에 잉크(IK)를 분사하여 형성할 수 있다. 상기 잉크(IK)는 발광층용 물질층(EMLa)이 포함하는 물질과 동일한 물질을 포함할 수 있다. 발광층용 물질층(EMLa)은 화소 정의막(PDL)의 제1 영역(PDL1)에 의해 노출된 화소 전극(PXE) 상에 형성될 수 있다.
상술한 바와 같이, 화소 정의막(PDL)은 발액성을 가지는 물질(또는 발액성 물질)을 포함할 수 있다. 화소 정의막(PDL)이 발액성을 가지는 물질(또는 발액성 물질)을 포함함으로써, 발광층용 물질층(EMLa)과 동일한 물질을 포함하며, 화소 정의막(PDL)의 제1 영역(PDL1)이 구획하는 개구부(OP1) 상으로 분사된 잉크(IK)와 화소 정의막(PDL) 사이의 표면 결합력이 낮아, 잉크(IK)와 화소 정의막(PDL)의 접촉 각을 증가시킬 수 있다. 따라서, 잉크(IK)는 화소 정의막(PDL)의 상면 상으로 넘치지 않으며, 화소 정의막(PDL)에 정의된 개구부(OP1)가 구획하는 영역 내에 안정적으로 위치할 수 있다.
이어, 잉크젯 프린팅 공정을 이용하여 발광층용 물질층(EMLa)을 개구부(OP1) 내에 형성한 후, 발광층용 물질층(EMLa)을 건조하여 도 11과 같이 발광층(EML)을 형성한다. 상기 건조 공정에 의해 발광층용 물질층(EMLa)의 용매가 증발될 수 있고, 부피가 수축하여 도 11에 도시된 바와 같은 발광층(EML)이 형성될 수 있다. 잉크(IK)의 1회 분사량(또는 토출량)은 잉크(IK)의 표면 장력 및 건조 후 부피의 수축량을 고려하여 결정될 수 있다. 한편, 상술한 바와 같이 화소 정의막(PDL)의 제1 영역(PDL1)의 측면의 제1 테이퍼 각(θ1)을 크게 형성함으로써, 잉크(IK)의 분사량이 편차를 가지는 경우에도, 상기 잉크(IK)의 분사량에 따른 발광층(EML)의 두께의 편차를 감소시킬 수 있다.
이어, 도 4을 참조하면, 화소 정의막(PDL) 상에 공통 전극(CME)을 형성할 수 있다. 공통 전극(CME)은 화소 정의막(PDL), 발광층(EML) 및 화소 정의막(PDL)에 의해 노출된 도전 패턴(CP)을 완전히 덮도록 전면적으로 형성될 수 있다. 화소 정의막(PDL) 상에 공통 전극(CME)을 형성하는 경우, 상술한 바와 같이 화소 정의막(PDL)의 제2 영역(PDL2)의 제2 측면(S2)의 제2 테이퍼 각(θ2)을 작게 형성함으로써, 상기 공통 전극(CME)이 화소 정의막(PDL)의 제2 영역(PDL2)의 단부에서 단선되는 것을 방지할 수 있다.
본 실시예에 따른 표시 장치의 제조 방법에 의하면, 비아층(164, 165)의 소정의 두께(h)에 의해 영역별로 화소 정의막용 물질층(PDLa)의 표면은 단차(h', 또는 높이 차)가 형성될 수 있다. 따라서, 화소 정의막용 물질층(PDLa)에 광(L)을 조사하여 화소 정의막(PDL)을 형성하는 노광 공정에서 상부에 배치된 화소 정의막용 물질층(PDLa)의 표면(LL)에 광(L)의 초점이 맺히도록 조절되는 경우, 하부에 배치된 화소 정의막용 물질층(PDLa)은 노광면인 하부에 배치된 화소 정의막용 물질층(PDLa)의 표면으로부터 광의 초점이 떨어지는 디포커싱(Defocusing) 효과가 유도될 수 있다. 따라서, 별도의 추가 공정없이 비아층(164, 165)에 의해 형성된 화소 정의막용 물질층(PDLa)의 영역별 단차(h')를 이용하여 디포커싱 효과를 유도하여, 하나의 노광 공정을 통해 영역별로 상이한 테이퍼 각도를 가지는 화소 정의막(PDL)을 형성할 수 있다.
도 12는 다른 실시예에 따른 표시 장치의 제1 표시 기판의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치의 제1 표시 기판은 제2 비아층(165)이 생략된 점이 도 4의 실시예와 상이하다.
구체적으로, 제1 표시 기판은 제2 비아층(165)을 포함하지 않을 수 있다. 이 경우, 제3 도전층(140)은 제1 비아층(164) 상에 배치되고, 화소 정의막(PDL)은 제3 도전층(140)이 배치되지 않은 제1 비아층(164)의 상면과 직접 접촉할 수 있다. 이에 제한되는 것은 아니나, 제1 비아층(164)의 두께(h1)는 2㎛ 내지 10㎛의 범위를 가질 수 있다.
본 실시예에 따른 표시 장치는 제2 비아층(165)이 생략됨에도 불구하고, 제1 비아층(164)을 소정의 두께(h1)를 가지도록 두껍게 형성할 수 있다. 따라서, 제1 비아층(164)의 두께(h1)에 의해 형성되는 화소 정의막용 물질층(PDLa, 도 8 참조)의 단차를 이용하여 상술한 바와 같이 개구부(OP1)를 정의하는 화소 정의막(PDL)의 제1 영역(PDL1)의 제1 측면(S1)의 제1 테이퍼 각(θ1)과 화소 정의막(PDL)의 제2 영역(PDL2)의 단부의 제2 측면(S2)의 제2 테이퍼 각(θ2)을 서로 상이하게 형성할 수 있다. 따라서, 제2 비아층(165)을 형성하는 공정이 생략되어 표시 장치(1)의 제조 공정 효율이 개선될 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 제1 표시 기판의 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치의 제1 표시 기판은 단차 보조층(166)을 더 포함할 수 있다.
단차 보조층(166)은 표시 영역(DPA)에서 버퍼층(161)과 제1 기판(SUB1) 사이에 배치될 수 있다. 단차 보조층(166)은 비표시 영역(NDA)에도 일부 배치될 수 있다. 단차 보조층(166)은 폴리이미드(PI), Acryl 등의 Polymer 등을 포함할 수 있다. 단차 보조층(166)은 소정의 두께(h3)를 가질 수 있다. 이에 제한되는 것은 아니나, 단차 보조층(166)의 두께(h3)는 5㎛ 내지 13㎛의 범위를 가질 수 있다. 단차 보조층(166)은 소정의 두께(h3)를 가지고 형성되어, 상술한 바와 같이 화소 정의막(PDL)을 형성하는 공정에서 디포커싱 효과를 유도하기 위해 표시 영역(DPA)과 비표시 영역(NDA)의 단차를 극대화하는 역할을 할 수 있다.
본 실시예에 따른 표시 장치는 표시 영역(DPA)에서 제1 기판(SUB1)과 버퍼층(161) 사이에 소정의 두께(h3)를 가지는 단차 보조층(166)을 더 포함함으로써, 영역별로 화소 정의막용 물질층(PDLa)의 단차가 극대화될 수 있다. 따라서, 영역별로 화소 정의막용 물질층(PDLa)의 단차가 커져 영역별로 화소 정의막(PDL)의 테이퍼 각도의 조절이 용이할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
SUB1: 제1 기판
161: 버퍼층
162: 제1 절연층
163: 제2 절연층
GE: 게이트 전극
SD1: 트랜지스터의 제1 전극
SD2: 트랜지스터의 제2 전극
ACT: 반도체층
164: 제1 비아층
165: 제2 비아층
PDL: 화소 정의막
PXE: 화소 전극
EML: 발광층
CME: 공통 전극
EL: 발광 소자

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 기판 상에 배치되는 비아층;
    상기 표시 영역에서 상기 비아층 상에 배치되는 화소 전극; 및
    상기 화소 전극 및 상기 화소 전극이 노출하는 비아층 상에 배치되는 화소 정의막을 포함하되,
    상기 화소 정의막은,
    상기 표시 영역에 배치되며, 상기 화소 전극의 일부를 노출하는 개구부를 포함하는 제1 영역, 및
    상기 비표시 영역에 배치되며, 단부를 포함하는 제2 영역을 포함하고,
    상기 개구부를 정의하는 상기 제1 영역의 제1 측면의 제1 테이퍼 각은 제2 영역의 단부의 제2 측면의 제2 테이퍼 각과 상이한 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 측면 및 제2 측면은 정테이퍼 형상을 가지는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 테이퍼 각은 제2 테이퍼 각보다 큰 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 테이퍼 각은 55° 내지 85°의 범위를 가지고,
    상기 제2 테이퍼 각은 50° 이하의 범위를 가지는 예각인 표시 장치.
  5. 제1 항에 있어서,
    상기 제2 영역은 상기 비아층의 측면을 덮도록 배치되는 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 영역의 단부는 상기 비아층의 측면보다 외측에 위치하는 표시 장치.
  7. 제1 항에 있어서,
    상기 개구부에 의해 노출되는 상기 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치된 공통 전극을 더 포함하며,
    상기 공통 전극은 상기 발광층 및 상기 화소 정의막을 커버하는 표시 장치.
  8. 제1 항에 있어서,
    상기 표시 영역에서 상기 기판 상에 배치된 단차 보조층; 및
    상기 단차 보조층 상에 배치된 버퍼층을 더 포함하되,
    상기 비아층은 상기 버퍼층 상에 배치된 표시 장치.
  9. 제1 항에 있어서,
    상기 비아층의 두께는 2㎛ 내지 10㎛의 범위에 있는 표시 장치.
  10. 제9 항에 있어서,
    상기 비아층은,
    상기 기판 상에 배치되고, 제1 두께를 가지는 제1 비아층, 및
    상기 제1 비아층 상에 배치되고, 제2 두께를 가지는 제2 비아층을 포함하고,
    상기 제1 두께는 상기 제2 두께보다 크거나 같은 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 두께는 2㎛ 내지 5㎛의 범위에 있고,
    상기 제2 두께는 2㎛ 내지 5㎛의 범위에 있는 표시 장치.
  12. 제1 항에 있어서,
    상기 화소 정의막은 발액성이고, 물과의 접촉각은 90° 초과 및 180° 미만의 범위를 가지는 표시 장치.
  13. 제12 항에 있어서,
    상기 화소 정의막은 네거티브(Negative) 감광제를 포함하는 표시 장치.
  14. 기판;
    상기 기판 상에 배치되는 반도체층;
    상기 반도체층 상에 배치되는 제1 절연층;
    상기 제1 절연층 상이 배치되며, 게이트 전극을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치되는 제2 절연층;
    상기 제2 절연층 상에 배치되며, 전원 라인을 포함하는 제2 도전층;
    상기 제2 도전층 상에 배치되되, 상기 전원 라인을 노출하는 비아층;
    상기 비아층 상에 배치되는 화소 전극; 및
    상기 화소 전극 및 상기 화소 전극이 노출하는 비아층 상에 배치되는 화소 정의막을 포함하되,
    상기 화소 정의막은,
    상기 화소 전극의 일부를 노출하는 개구부, 및 상기 비아층과 상기 전원 라인 사이에 위치하는 단부를 포함하고,
    상기 개구부를 정의하는 상기 화소 정의막의 제1 측면의 제1 테이퍼 각은 상기 화소 정의막의 단부의 제2 측면의 제2 테이퍼 각과 상이한 표시 장치.
  15. 제14 항에 있어서,
    상기 화소 정의막의 제1 측면 및 상기 화소 정의막의 제2 측면은 정테이퍼 형상을 가지는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 테이퍼 각은 제2 테이퍼 각보다 큰 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 테이퍼 각은 55° 내지 85°의 범위를 가지고,
    상기 제2 테이퍼 각은 50° 이하의 범위를 가지는 예각인 표시 장치.
  18. 제14 항에 있어서,
    상기 화소 정의막은 상기 화소 전극이 노출하는 상기 비아층의 상면 및 측면을 덮도록 배치되는 표시 장치.
  19. 표시 영역 및 비표시 영역을 포함하는 기판을 준비하는 단계;
    상기 기판 상에 상기 표시 영역에 배치된 트랜지스터 및 상기 비표시 영역에 배치된 전원 라인을 형성하는 단계;
    상기 트랜지스터 상에 상기 트랜지스터를 덮고 상기 전원 라인은 노출하는 비아층을 형성하는 단계;
    상기 비아층 상에 상기 표시 영역에 배치된 화소 전극을 형성하는 단계;
    상기 화소 전극을 덮으며, 상기 기판 상에 화소 정의막용 물질층을 적층하는 단계; 및
    광 마스크를 이용하여 상기 화소 정의막용 물질층을 패터닝하여, 상기 화소 전극의 일부를 노출하는 개구부, 및 상기 비아층과 상기 전원 라인 사이에 위치하는 단부를 포함하는 화소 정의막을 형성하는 단계를 포함하되,
    상기 개구부를 정의하는 상기 화소 정의막의 제1 측면의 제1 테이퍼 각은 상기 화소 정의막의 단부의 제2 측면의 제2 테이퍼 각과 상이한 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 비아층과 중첩 배치된 상기 화소 정의막용 물질층의 표면은 상기 비아층과 비중첩 배치된 상기 화소 정의막용 물질층의 표면보다 상부에 위치하고,
    상기 화소 정의막을 형성하는 단계는, 상기 광 마스크를 이용하여 상기 화소 정의막용 물질층을 노광하는 단계를 포함하고,
    상기 화소 정의막용 물질층을 노광하는 단계에서 광의 초점은 상기 비아층과 중첩 배치된 상기 화소 정의막용 물질층의 표면을 기준으로 조절되는 표시 장치의 제조 방법.
KR1020200159037A 2020-11-24 2020-11-24 표시 장치 및 표시 장치의 제조 방법 KR20220072102A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200159037A KR20220072102A (ko) 2020-11-24 2020-11-24 표시 장치 및 표시 장치의 제조 방법
US17/469,926 US20220165817A1 (en) 2020-11-24 2021-09-09 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159037A KR20220072102A (ko) 2020-11-24 2020-11-24 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220072102A true KR20220072102A (ko) 2022-06-02

Family

ID=81657448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159037A KR20220072102A (ko) 2020-11-24 2020-11-24 표시 장치 및 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20220165817A1 (ko)
KR (1) KR20220072102A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060030A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10243176B2 (en) * 2014-09-24 2019-03-26 Joled Inc. Method for manufacturing organic EL display device and organic EL display device
JP6807178B2 (ja) * 2016-07-07 2021-01-06 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI634468B (zh) * 2017-08-18 2018-09-01 財團法人工業技術研究院 透明顯示裝置
JP6805099B2 (ja) * 2017-09-08 2020-12-23 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、およびその製造方法

Also Published As

Publication number Publication date
US20220165817A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
CN101800194B (zh) 显示器件的制造方法和显示器件
KR102118920B1 (ko) 유기발광 표시장치 및 그 제조방법
KR102009357B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP4819142B2 (ja) 有機発光表示装置及びその製造方法
US8287159B2 (en) Reflector, display device, and method of manufacturing the same
WO2016056364A1 (ja) 表示装置、表示装置の製造方法および電子機器
US20140077171A1 (en) Organic electroluminescence display unit, method of manufacturing organic electroluminescence display unit, and color filter substrate
US11424312B2 (en) Display device
US11943976B2 (en) Display device
CN102159972A (zh) 光学元件的制造方法，光学元件，显示装置的制造方法以及显示装置
US20210202653A1 (en) Display device and method for manufacturing the same
US8400056B2 (en) Reflector, display device, and method of manufacturing the same
KR102015847B1 (ko) 유기전계 발광소자
CN112310164A (zh) 显示装置及制作显示装置的方法
KR20220110409A (ko) 표시 장치
US20230089997A1 (en) Light emitting display device and method of fabricating the same
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
CN114497143A (zh) 显示装置
US20220165817A1 (en) Display device and method of fabricating the same
CN111668158B (zh) 一种显示基板及其制备方法、显示装置
US20230116992A1 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR20150042985A (ko) 유기전계 발광소자 및 이의 제조 방법
KR102044137B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US20220013603A1 (en) Display device and method of providing the same
US20220199948A1 (en) Display device and method of manufacturing the same