KR20220069634A - 가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법 - Google Patents

가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법 Download PDF

Info

Publication number
KR20220069634A
KR20220069634A KR1020200156961A KR20200156961A KR20220069634A KR 20220069634 A KR20220069634 A KR 20220069634A KR 1020200156961 A KR1020200156961 A KR 1020200156961A KR 20200156961 A KR20200156961 A KR 20200156961A KR 20220069634 A KR20220069634 A KR 20220069634A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
texturing
gas atmosphere
etching
gas
Prior art date
Application number
KR1020200156961A
Other languages
English (en)
Other versions
KR102565935B1 (ko
Inventor
김준희
김정환
김수민
이용환
김한중
박정민
Original Assignee
재단법인 구미전자정보기술원
주식회사 에스이에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 구미전자정보기술원, 주식회사 에스이에이 filed Critical 재단법인 구미전자정보기술원
Priority to KR1020200156961A priority Critical patent/KR102565935B1/ko
Publication of KR20220069634A publication Critical patent/KR20220069634A/ko
Application granted granted Critical
Publication of KR102565935B1 publication Critical patent/KR102565935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법이 개시된다. 본 발명의 일 실시예에 따른 반도체 기판 텍스쳐링 방법은 텍스쳐 배스(texture bath)에서 에칭을 통한 반도체 기판 텍스쳐링 방법에 있어서, 공기(air), 질소 가스와 산소 가스 중 적어도 하나의 가스를 이용하여 상기 텍스쳐 배스의 가스 분위기를 형성하는 단계; 상기 형성된 가스 분위기 상에서 반도체 기판을 텍스쳐 에칭액을 이용하여 에칭하는 단계; 및 상기 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통해 상기 반도체 기판을 텍스쳐링하는 단계를 포함한다.

Description

가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법 {SEMICONDUCTOR SUBSTRATE TEXTURING METHOD USING GAS ATMOSPHERE CONTROL}
본 발명은 반도체 기판 텍스쳐링 기술에 관한 것으로, 보다 구체적으로는 공기(air), 질소 가스(N2)와 산소 가스(O2) 중 적어도 하나를 이용한 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링을 수행할 때 반응속도를 제어할 수 있는 반도체 기판 텍스쳐링 방법에 관한 것이다.
태양 전지는 지난 몇년 동안 큰 성공을 거두었으며, 2020년에는 전 세계의 연간 그리드 연결 설비 규모가 120GW를 능가할 것이며 그들 중 대다수는 유틸리티 규모(utility scale)로 설치될 것이다. 모든 태양 전지의 기본 기능은 동일하다: 즉, 광활성 재료는 광을 흡수하여 여기된 전자-정공 쌍을 생성한다. 이러한 전자-정공 쌍은 전자 및 정공에 대해 상이한 이동성을 가진 영역(소위 p-n 접합)에 의해 태양 전지 내에서 분리된다. 다양한 종류의 광 흡수성 재료가 사용될 수 있기 때문에, 태양광 산업에는 아래와 같은 여러 가지 상이한 종류의 태양 전지 기술이 알려져 있다:
1) 결정질 실리콘 태양 전지(단결정질 [0003] c-Si 및 다결정질 mc-Si)
2) 카드뮴-텔루라이드 태양 전지(CdTe)
3) 구리-인듐-갈륨-디셀레나이드(CIGS/CIS)
4) 비정질 실리콘 태양 전지(a-Si)
5) 갈륨-비소(GaAs) 태양 전지와 같은 III/V 족 태양 전지, 또는 게르마늄/인듐-(알루미늄)-갈륨-비소 또는 인(In(Al)GaAs/P)과 같은 III 족 및 V 족 원소의 스택으로 이루어진 다중 접합 태양 전지
6) 염료 감응형 태양 전지(DSSC)
7) 유기 태양 전지(OSC)
8) 페로브스카이트 태양 전지(PSC)
9) 양자점 태양 전지(QSC)
10) 아연 셀레나이드(ZnSe) 황화철(FeS)과 같은 II 족 및 VI 족 원소로 이루어진 기타 II/VI 족 태양 전지
11) 탠덤 태양 전지
현재 글로벌 태양광 시장은 그 경쟁이 격화되고 있으며 따라서 생산성을 높여 제품의 단가를 낮추는 것이 매우 중요해지고 있는 상황이다.
실리콘 태양전지의 생산 공정은 화학약품을 이용한 습식공정, 박막을 형성하는 진공증착공정, 그리고 전극을 형성하는 인쇄 및 열 공정으로 구성되어 있다.
그리고 화학약품을 이용한 습식공정은 실리콘 잉곳(silicon ingot)의 웨이퍼링 과정에서 생성되는 결함을 제거해주는 SDE(Saw Damage Etching) 공정을 수행하고 웨이퍼에 잔존하는 유기오염물질 및 미세입자 제거를 위하여 세정을 거친 후 표면 피라미드 텍스쳐링 공정을 수행하게 된다.
본 발명의 실시예들은, 공기(air), 질소 가스(N2)와 산소 가스(O2) 중 적어도 하나를 이용한 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링을 수행할 때 반응속도를 제어할 수 있는 반도체 기판 텍스쳐링 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 기판 텍스쳐링 방법은 텍스쳐 배스(texture bath)에서 에칭을 통한 반도체 기판 텍스쳐링 방법에 있어서, 공기(air), 질소 가스와 산소 가스 중 적어도 하나의 가스를 이용하여 상기 텍스쳐 배스의 가스 분위기를 형성하는 단계; 상기 형성된 가스 분위기 상에서 반도체 기판을 텍스쳐 에칭액을 이용하여 에칭하는 단계; 및 상기 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통해 상기 반도체 기판을 텍스쳐링하는 단계를 포함한다.
상기 반도체 기판을 에칭하는 단계는 상기 형성된 가스 분위기가 질소 가스 분위기인 경우 공기 분위기보다 낮은 에칭률과 긴 공정시간으로 상기 반도체 기판을 에칭할 수 있다.
상기 반도체 기판을 에칭하는 단계는 상기 형성된 가스 분위기가 공기와 질소 가스가 1:1로 혼합된 혼합 가스 분위기인 경우 600초 이상의 에칭 공정을 수행하고, 상기 반도체 기판을 텍스쳐링하는 단계는 상기 반도체 기판의 에칭을 통해 반사도 값이 11.6~11.8%인 피라미드 구조가 형성될 수 있다.
상기 가스 분위기를 형성하는 단계는 에칭 공정의 공정 시간을 일정 시간 단위로 분할하고, 상기 분할된 일정 시간 단위로 가스 분위기를 상이하게 형성하며, 상기 반도체 기판을 에칭하는 단계는 상기 일정 시간 단위로 상이하게 형성된 가스 분위기 상에서 상기 반도체 기판을 에칭할 수 있다.
상기 반도체 기판을 텍스쳐링하는 단계는 상기 형성된 가스 분위기가 산소 가스인 경우 에칭 깊이가 가장 크고 반사도 값이 가장 작은 텍스쳐링 특성을 가지며, 상기 형성된 가스 분위기가 질소 가스인 경우 에칭 깊이가 가장 작고 반사도 값이 가장 클 수 있다.
상기 반도체 기판을 텍스쳐링하는 단계는 상기 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통한 상기 반도체 기판의 텍스쳐링에 의해 상기 반도체 기판의 평평한 영역(flat area), 에칭 깊이, 피라미드의 크기와 반사도 값을 조절할 수 있다.
본 발명의 실시예들에 따르면, 공기(air), 질소 가스(N2)와 산소 가스(O2) 중 적어도 하나를 이용한 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링을 수행할 때 반응속도를 제어할 수 있다.
본 발명의 실시예들에 따르면, 텍스쳐 에칭액 내의 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링 특성 예를 들어, 에칭 깊이, 평평한 영역(flat area), 피라미드의 크기와 반사도 값 등을 조절함으로써, 원하는 텍스쳐링 특성을 가스 분위기 조절을 통해 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 기판 텍스쳐링 방법에 대한 동작 흐름도를 나타낸 것이다.
도 2는 가스 분위기에 따른 에칭 깊이와 반사도를 비교한 일 예시도를 나타낸 것이다.
도 3은 가스 분위기에 따른 주사전자현미경 이미지에 대한 일 예시도를 나타낸 것이다.
도 4는 질소 가스와 산소 가스 각각의 가스 분위기에 따른 에칭 깊이와 반사도를 비교한 일 예시도를 나타낸 것이다.
도 5는 질소 가스와 산소 가스 각각의 가스 분위기에 따른 주사전자현미경 이미지와 스캔 이미지에 대한 일 예시도를 나타낸 것이다.
도 6은 공기와 질소 가스가 혼합된 가스 분이기에 따른 에칭 깊이와 반사도를 비교한 일 예시도를 나타낸 것이다.
도 7은 공기와 질소 가스가 혼합된 가스 분이기에 따른 주사전자현미경 이미지와 스캔 이미지에 대한 일 예시도를 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본 발명의 실시예들은, 공기(air), 질소 가스(N2)와 산소 가스(O2) 중 적어도 하나를 이용한 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링을 수행할 때 반응속도를 제어함으로써, 반도체 기판의 텍스쳐링 특성을 조절하는 것을 그 요지로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 기판 텍스쳐링 방법에 대한 동작 흐름도를 나타낸 것이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 기판 텍스쳐링 방법은 텍스쳐 배스(texture bath)에서 에칭을 수행하기 위하여 텍스쳐 에칭을 내의 가스 분위기를 공기(air), 질소 가스와 산소 가스 중 적어도 하나의 가스를 이용하여 형성한다(S110).
이 때, 단계 S110은 에칭 공정의 공정 시간을 일정 시간 단위로 분할하고, 분할된 일정 시간 단위로 가스 분위기를 상이하게 형성할 수도 있다.
단계 S110에 의해 가스 분위기가 형성되면 형성된 가스 분위기 상에서 반도체 기판을 텍스쳐 에칭액을 이용하여 에칭하고, 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통해 반도체 기판을 텍스쳐링한다(S120, S130).
여기서, 단계 S120은 형성된 가스 분위기가 질소 가스 분위기인 경우 공기 분위기보다 낮은 에칭률과 긴 공정시간으로 반도체 기판을 에칭할 수 있으며, 형성된 가스 분위기가 공기와 질소 가스가 1:1로 혼합된 혼합 가스 분위기인 경우 600초 이상의 에칭 공정을 수행할 수 있다.
여기서, 단계 S130은 반도체 기판의 에칭을 통해 반사도 값이 11.6~11.8%인 피라미드 구조가 형성될 수 있고, 단계 S110에 의해 형성된 가스 분위기가 산소 가스인 경우 에칭 깊이가 가장 크고 반사도 값이 가장 작은 텍스쳐링 특성을 가지며, 형성된 가스 분위기가 질소 가스인 경우 에칭 깊이가 가장 작고 반사도 값이 가장 클 수 있다. 즉, 단계 S130은 단계 S110에 의해 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통한 반도체 기판의 텍스쳐링에 의해 반도체 기판의 평평한 영역(flat area), 에칭 깊이, 피라미드의 크기와 반사도 값 등을 포함하는 텍스쳐링 특성을 조절할 수 있다.
이러한 본 발명에 대해 도 2 내지 도 7을 참조하여 설명하면 다음고 같다.
도 2는 가스 분위기에 따른 에칭 깊이와 반사도를 비교한 일 예시도를 나타낸 것으로, 반도체 기판을 텍스쳐 에칭액으로 에칭하기 위하여 KOH(수산화칼륨) 15.08g/L, Additive(첨가제) 3.8vol.%, 70℃, 600초의 조건에서 텍스쳐 배스(texture bath)의 가스 분위기를 공기, 질소 가스와 산소 가스로 조절 한 경우에 대한 것이다.
도 2에 도시된 바와 같이, 반도체 기판에 대하여 에칭할 때 가스 분위기에 따라 에칭 깊이와 반사도가 달라지는 것을 알 수 있으며, 에칭 깊이는 산소 가스 분위기에서 가장 크고, 질소 가스 분위기에서 가장 작으며, 반사도는 질소 가스 분위기에서 가장 크고, 공기 분위기에서 가장 작은 것을 알 수 있다. 즉, 가스 분위기에 따라 반도체 기판의 텍스쳐링에 영향을 주는 것을 알 수 있다.
도 3은 가스 분위기에 따른 주사전자현미경 이미지에 대한 일 예시도를 나타낸 것으로, 10K에서 각 가스 분위기에서 텍스쳐링된 반도체 기판에 대한 주사전자현미경 이미지를 나타낸 것이다.
도 3에 도시된 바와 같이, N2 분위기 조건에서 텍스쳐링 특성은 다수의 작은 피라미드 구조와 다수의 평평한 영역(flat area)가 분포한 것을 알 수 있고, O2 분위기 조건에서 텍스쳐링 특성은 가장 큰 피라미드 크기가 확인되었으며, 다수의 평평한 영역(flat area)가 분포한 것을 알 수 있는 반면, 공기(78% N2, 21% O2로 구성) 분위기 조건에서 텍스쳐링 특성은 균일한 크기의 피라미드가 확인되고 평평한 영역이 다른 가스 분위기에 비하여 적은 것을 알 수 있다. 이를 통해, 텍스쳐 용액(또는 텍스쳐 에칭액) 내 용존산소량에 따라 텍스쳐링 특성 변화가 있는 것을 알 수 있고, 동일한 텍스쳐링 시간에서 용존산소량이 증가함에 따라 에칭률(etching rate)이 증가하고, 용존산소량이 매우 낮거나 매우 높으면 불균일한 피라미드 형성으로 인해 반사도가 증가하며 기판 외관이 매우 안 좋은 것을 알 수 있다. 이는 텍스쳐 배스 내 용존산소량에 따라 첨가제 성분 중 다당류에 영향을 미쳐 서로 다른 텍스쳐링 특성을 보이는 것으로 추측할 수 있다.
도 4는 질소 가스와 산소 가스 각각의 가스 분위기에 따른 에칭 깊이와 반사도를 비교한 일 예시도를 나타낸 것이고, 도 5는 질소 가스와 산소 가스 각각의 가스 분위기에 따른 주사전자현미경 이미지와 스캔 이미지에 대한 일 예시도를 나타낸 것이다. 여기서, 도 5a는 N2 가스 분위기, 10K, 750초의 조건에서의 SEM 이미지와 스캔 이미지를 나타낸 것이고, 도 5b는 O2 가스 분위기, 10K, 650초의 조건에서의 SEM 이미지와 스캔 이미지를 나타낸 것이다.
도 4와 도 5에 도시된 바와 같이, N2 조건의 경우 O2 조건에 비해 상대적으로 느린 에칭률(etching rate)을 가지는 것을 알 수 있으며, 이로 인해 750초에서 12%의 반사도를 갖는 것을 알 수 있는데, 이는 600초에 비해 피라미드 균일성이 개선되고 평평한 영역이 감소하였기 때문이다. 반면, O2 조건의 경우 매우 안좋은 외관이 확인되었고, 강한 tooth mark와 flow mark가 혹인되었으며, 테두리 부분 과에칭 흔적이 확인되었다.
도 6은 공기와 질소 가스가 혼합된 가스 분이기에 따른 에칭 깊이와 반사도를 비교한 일 예시도를 나타낸 것이고, 도 7은 공기와 질소 가스가 혼합된 가스 분이기에 따른 주사전자현미경 이미지와 스캔 이미지에 대한 일 예시도를 나타낸 것이다. 여기서, 도 6과 도 7은 공기와 N2가 1:1로 혼합된 조건에 대한 것이며, 도 7a는 첨가제 농도 3.8vol.%, 10K, 750초의 조건에서의 SEM 이미지와 스캔 이미지를 나타낸 것이고, 도 7b는 첨가제 농도 3.8vol.%, 10K, 600초의 조건에서의 SEM 이미지와 스캔 이미지를 나타낸 것이며, 도 7c는 첨가제 농도 4.0vol.%, 10K, 600초의 조건에서의 SEM 이미지와 스캔 이미지를 나타낸 것이다.
도 6과 도 7에 도시된 바와 같이, 공기와 N2가 1:1로 혼합된 조건에서는 공정시간이 감소하고 첨가제 농도가 증가함에 따라 에칭 깊이가 감소하는 것을 알 수 있지만, 텍스쳐링 조건 변화에 비해 반사도 값은 11.62~11.75%으로 뚜렷한 변화를 보이지 않는 것을 알 수 있다. 또한, SEM 이미지를 통해 알 수 있듯이, 공정시간 감소 시 피라미드 특성 변화를 보이지 않았으며, 첨가제 농도 증가 시 750초 동등 수준의 피라미드를 확인할 수 있다.
따라서. 안정적인 0.5㎛ 피라미드를 구현하고자 하는 경우, 공기, N2, O2 가스 분위기 조건으로 텍스쳐링을 실시할 수 있다. 일 예로, N2 조건 시 공기 조건보다 작은 피라미드 구현이 가능하나 느린 에칭률로 인해 긴 텍스쳐링 공정시간이 필요하고, O2 조건 시 빠른 에칭률를 보이나 비교적 큰 피라미와 심각한 웨이퍼(wafer) 외관 불량이 발생할 수 있다. 다른 일 예로, 적절한 에칭률과 균일한 피라미드 형성을 위해 공기와 N2가 혼합된 혼합가스 1:1 조건으로 텍스쳐링을 실시할 수도 있다. 이 경우에는 11.6~11.8%의 반사도 값 예를 들어, 11.62~11.75%의 반사도 값을 확인하였으며, 뚜렷한 변화 없다. 예를 들어 4.0 vol.%, 600초 조건에서 다른 조건에 비해 작은 피라미드가 형성되고, 4.0 vol.%, 600sec 조건 시 웨이퍼 외관이 개선될 수 있다.
이와 같이, 본 발명의 실시예에 따른 방법은 공기(air), 질소 가스(N2)와 산소 가스(O2) 중 적어도 하나를 이용한 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링을 수행할 때 반응속도를 제어할 수 있다.
또한, 본 발명의 실시예에 따른 방법은 텍스쳐 에칭액 내의 가스 분위기 조절을 통해 반도체 기판의 텍스쳐링 특성 예를 들어, 에칭 깊이, 평평한 영역(flat area), 피라미드의 크기와 반사도 값 등을 조절함으로써, 원하는 텍스쳐링 특성을 가스 분위기 조절을 통해 구현할 수 있다.
나아가, 본 발명의 다른 일 실시예에 따른 방법은 미리 결정된 가스 분위기 상에서의 에칭으로 제한되거나 한정되지 않으며, 복수의 가스 분위기를 이용하여 반도체 기판의 텍스쳐링을 수행할 수도 있다. 예를 들어, 에칭 공정 시간을 일정 시간 단위 또는 불규칙한 시간 단위로 분할하고, 분할된 각각의 시간 구간에 질소 가스 분위기, 산소 가스 분위기, 공기 분위기, 공기와 질소 가스가 혼합된 분위기 등으로 상이하게 형성한 후 상이한 가스 분위기 상에서 에칭을 수행함으로써, 반도체 기판의 텍스쳐링을 수행할 수도 있다. 물론, 상황에 따라 각각의 가스의 주입 속도, 흐름량 등을 제어할 수도 있으며, 이 뿐만 아니라 반도체 기판의 텍스쳐링에 영향을 줄 수 있는 모든 파라미터를 제어하고 조절할 수도 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.　 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (6)

  1. 텍스쳐 배스(texture bath)에서 에칭을 통한 반도체 기판 텍스쳐링 방법에 있어서,
    공기(air), 질소 가스와 산소 가스 중 적어도 하나의 가스를 이용하여 상기 텍스쳐 배스의 가스 분위기를 형성하는 단계;
    상기 형성된 가스 분위기 상에서 반도체 기판을 텍스쳐 에칭액을 이용하여 에칭하는 단계; 및
    상기 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통해 상기 반도체 기판을 텍스쳐링하는 단계
    를 포함하는 반도체 기판 텍스쳐링 방법.
  2. 제1항에 있어서,
    상기 반도체 기판을 에칭하는 단계는
    상기 형성된 가스 분위기가 질소 가스 분위기인 경우 공기 분위기보다 낮은 에칭률과 긴 공정시간으로 상기 반도체 기판을 에칭하는 것을 특징으로 하는 반도체 기판 텍스쳐링 방법.
  3. 제1항에 있어서,
    상기 반도체 기판을 에칭하는 단계는
    상기 형성된 가스 분위기가 공기와 질소 가스가 1:1로 혼합된 혼합 가스 분위기인 경우 600초 이상의 에칭 공정을 수행하고,
    상기 반도체 기판을 텍스쳐링하는 단계는
    상기 반도체 기판의 에칭을 통해 반사도 값이 11.6~11.8%인 피라미드 구조가 형성되는 것을 특징으로 하는 반도체 기판 텍스쳐링 방법.
  4. 제1항에 있어서,
    상기 가스 분위기를 형성하는 단계는
    에칭 공정의 공정 시간을 일정 시간 단위로 분할하고, 상기 분할된 일정 시간 단위로 가스 분위기를 상이하게 형성하며,
    상기 반도체 기판을 에칭하는 단계는
    상기 일정 시간 단위로 상이하게 형성된 가스 분위기 상에서 상기 반도체 기판을 에칭하는 것을 특징으로 하는 반도체 기판 텍스쳐링 방법.
  5. 제1항에 있어서,
    상기 반도체 기판을 텍스쳐링하는 단계는
    상기 형성된 가스 분위기가 산소 가스인 경우 에칭 깊이가 가장 크고 반사도 값이 가장 작은 텍스쳐링 특성을 가지며, 상기 형성된 가스 분위기가 질소 가스인 경우 에칭 깊이가 가장 작고 반사도 값이 가장 큰 것을 특징으로 하는 반도체 기판 텍스쳐링 방법.
  6. 제1항에 있어서,
    상기 반도체 기판을 텍스쳐링하는 단계는
    상기 형성된 가스 분위기 상에서 반도체 기판의 에칭을 통한 상기 반도체 기판의 텍스쳐링에 의해 상기 반도체 기판의 평평한 영역(flat area), 에칭 깊이, 피라미드의 크기와 반사도 값을 조절하는 것을 특징으로 하는 반도체 기판 텍스쳐링 방법.
KR1020200156961A 2020-11-20 2020-11-20 가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법 KR102565935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200156961A KR102565935B1 (ko) 2020-11-20 2020-11-20 가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200156961A KR102565935B1 (ko) 2020-11-20 2020-11-20 가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법

Publications (2)

Publication Number Publication Date
KR20220069634A true KR20220069634A (ko) 2022-05-27
KR102565935B1 KR102565935B1 (ko) 2023-08-11

Family

ID=81791201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200156961A KR102565935B1 (ko) 2020-11-20 2020-11-20 가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법

Country Status (1)

Country Link
KR (1) KR102565935B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120018358A (ko) * 2009-05-25 2012-03-02 유니페어지태트 콘스탄츠 반도체 기판의 표면을 텍스처링하는 방법 및 이 방법을 행하기 위한 장치
JP2013140954A (ja) * 2011-12-09 2013-07-18 Tokuyama Corp テクスチャー構造を有するシリコン基板の製法
JP2013219164A (ja) * 2012-04-09 2013-10-24 Panasonic Corp テクスチャ形成面を有するシリコン基板およびその製造方法
KR20170075162A (ko) * 2015-12-23 2017-07-03 주식회사 케이씨텍 웨이퍼 텍스처링장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120018358A (ko) * 2009-05-25 2012-03-02 유니페어지태트 콘스탄츠 반도체 기판의 표면을 텍스처링하는 방법 및 이 방법을 행하기 위한 장치
JP2013140954A (ja) * 2011-12-09 2013-07-18 Tokuyama Corp テクスチャー構造を有するシリコン基板の製法
JP2013219164A (ja) * 2012-04-09 2013-10-24 Panasonic Corp テクスチャ形成面を有するシリコン基板およびその製造方法
KR20170075162A (ko) * 2015-12-23 2017-07-03 주식회사 케이씨텍 웨이퍼 텍스처링장치

Also Published As

Publication number Publication date
KR102565935B1 (ko) 2023-08-11

Similar Documents

Publication Publication Date Title
US7128975B2 (en) Multicrystalline silicon substrate and process for roughening surface thereof
KR100971658B1 (ko) 실리콘 태양전지의 텍스처링 방법
US8309389B1 (en) Photovoltaic semiconductor devices and associated methods
KR101991767B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
EP2165371B1 (en) Method for producing an emitter structure and emitter structures resulting therefrom
KR20120092184A (ko) 도핑된 영역을 세정하고 도핑된 영역 위에 음으로 대전된 패시베이션 층을 형성하는 방법
US7547569B2 (en) Method for patterning Mo layer in a photovoltaic device comprising CIGS material using an etch process
WO2016152228A1 (ja) 太陽電池用結晶シリコン基板の製造方法、結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法
US20100323471A1 (en) Selective Etch of Laser Scribed Solar Cell Substrate
US7282190B2 (en) Silicon layer production method and solar cell production method
WO2017110457A1 (ja) 光電変換装置の製造方法
US6281035B1 (en) Ion-beam treatment to prepare surfaces of p-CdTe films
WO2014145930A1 (en) Solar cell
Hao et al. High efficiency solar cells on direct kerfless 156 mm mono crystalline Si wafers by high throughput epitaxial growth
JP2002329878A (ja) 薄膜太陽電池および薄膜太陽電池の作製方法
JP2002076404A (ja) シリコン基板の粗面化法
KR20220069634A (ko) 가스 분위기 조절을 통한 반도체 기판 텍스쳐링 방법
KR102584087B1 (ko) 텐덤 태양전지의 제조 방법
JP2007142471A (ja) 太陽電池の製造方法
JP3602323B2 (ja) 太陽電池の製造方法
US5489555A (en) Method for forming a photoelectric conversion device
KR102049604B1 (ko) 태양전지 및 그 제조 방법
US20120319157A1 (en) Photoelectric conversion device
US11069828B2 (en) Method for manufacturing photoelectric conversion device
JP2002164555A (ja) 太陽電池およびその形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant