KR20220054817A - 표시 화면 픽셀 - Google Patents

표시 화면 픽셀 Download PDF

Info

Publication number
KR20220054817A
KR20220054817A KR1020227009246A KR20227009246A KR20220054817A KR 20220054817 A KR20220054817 A KR 20220054817A KR 1020227009246 A KR1020227009246 A KR 1020227009246A KR 20227009246 A KR20227009246 A KR 20227009246A KR 20220054817 A KR20220054817 A KR 20220054817A
Authority
KR
South Korea
Prior art keywords
layer
hole injection
organic
optoelectronic device
emitting component
Prior art date
Application number
KR1020227009246A
Other languages
English (en)
Inventor
벤자민 바우티넌
제레미 루이스
에멀린 사라코
Original Assignee
이쏘그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이쏘그 filed Critical 이쏘그
Publication of KR20220054817A publication Critical patent/KR20220054817A/ko

Links

Images

Classifications

    • H01L27/3234—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H01L27/288—
    • H01L51/5056—
    • H01L51/5088—
    • H01L51/5284—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 제1 정공 주입층(7442)를 포함하는 하나 이상의 유기 발광 부품(50)과 제2 정공 주입층(7440)을 포함하는 하나 이상의 유기 광검출기(30)를 포함하는 픽셀에 관한 것이며, 제1 및 제2 정공 주입층들은 동일한 물질로 이루어져 있다.

Description

표시 화면 픽셀
이 특허 출원은 이 설명의 포함 부분으로 참조된 프랑스 특허 출원 19/09617호의 우선권을 주장한다.
본 개시는 일반적으로는 광전자 장치, 더 상세하게는 표시 화면과 화상 센서를 구비하는 장치에 관한 것이다.
많은 현재의 전자 장치들, 예를 들어 휴대폰, 터치 패드, 랩톱 컴퓨터, 스마트 워치 등에는 표시 화면(흔히 터치 화면)과 지문 센서가 모두 장착된다. 지문 센서는 대부분 표시 화면에 의하여 차지된 영역의 외부에 배치된다. 그런 지문 센서는 일반적으로 화상 센서의 형태로 이루어져 있다.
예를 들어, 스마트폰의 경우에, 지문 센서는 일반적으로 장치의 앞 표면에 위치된 홈 버튼에 통합되어져 있다. 그런 아키텍처는 전화기의 다른 구성요소들이 사용할 수 있는 공간을 제한한다는 주요한 단점을 갖는다. 특히, 이것은, 앞 표면에서, 전화기 표시 화면에 할당되는 표면 영역을 제한시키는 결과를 낳는다. 이것은 일반적으로 장치의 외적 크기의 증가나, 또는 표시 화면에 의하여 차지하게 되는 영역의 감소를 발생시킨다.
장치의 뒷면에 지문 센서가 위치된 전화기들이 또한 알려져 있다. 그에 따라서 이것은, 예를 들어 표시 화면을 위한 앞 표면에서의 공간을 마련하게 할 수 있다. 그러나 그런 아키텍처는 전화기의 일반적 사용자-친근성에 나쁜 영향을 나타낸다. 특히 그 장치가 뒷면 상에 놓여져 있을 때, 지문 센서는 사실 사용자가 액세스하기 어려운 영역에 위치 된다.
화상 센서와 표시 화면을 통합하고 있는 전자 장치들을 개선할 필요가 있다.
일 실시형태는 공지된 화상 센서와 표시 화면을 통합하고 있는 전자 장치의 단점들의 전부 또는 일부를 극복한다.
일 실시형태는,
제1 정공 주입층을 구비하는, 하나 이상의 유기 발광 부품과,
제2 정공 주입층을 구비하는, 하나 이상의 유기 광검출기를 구비하며,
제1 및 제2 정공 주입층들은 동일한 물질로 이루어져 있는
픽셀을 제공한다.
일 실시형태에 따르면,
제1 정공 주입층은 유기 발광 부품의 제1 활성층으로 코팅되어 있으며,
제2 정공 주입층은 유기 광검출기의 제2 활성층을 코팅한다.
일 실시형태에 따르면, 제1 활성층과 제2 정공 주입층은 동일한 전극으로 코팅되어 있다.
일 실시형태에 따르면, 전극은 유기 광검출기의 애노드 전극과 유기 발광 부품의 캐소드 전극을 형성한다.
일 실시형태에 따르면, 제1 및 제2 정공 주입층들의 물질은 폴리(3,4)-에틸렌디옥시티오펜과 폴리스티렌 소듐 술포네이트의 혼합물(PEDOT:PSS)이다.
일 실시형태에 따르면, 제1 및 제2 정공 주입층들은 서로 전기적으로 절연되어 있다.
일 실시형태에 따르면, 제1 및 제2 정공 주입층들은 유기 발광 부품에 의한 광 방출의 방향에 직교하고 유기 광검출기에 의한 광 수신의 방향에 직교한다.
일 실시형태에 따르면,
유기 발광 부품은 애노드 전극을 더 구비하며,
유기 광검출기는 유기 발광 부품의 애노드 전극과 전기적으로 절연되어 있는 캐소드 전극을 더 구비한다.
일 실시형태는 픽셀을 제조하는 방법을 제공하며, 픽셀은,
제1 정공 주입층을 구비하는, 하나 이상의 유기 발광 부품과,
제2 정공 주입층을 구비하는, 하나 이상의 유기 광검출기
를 구비하며,
제1 및 제2 정공 주입층들은 동일한 물질로 이루어져 있다.
일 실시형태에 따르면, 제1 정공 주입층 및 제2 정공 주입층은 동일한 단계 동안 형성된다.
일 실시형태에 따르면, 제1 정공 주입층 및 제2 정공 주입층은 동일한 제3 층으로부터 형성된다.
일 실시형태는 설명된 바와 같은 픽셀을 제조하는 방법을 제공한다.
일 실시형태는 설명된 바와 같은 픽셀들의 어레이를 구비하는 광전자 장치를 제공한다.
일 실시형태에 따르면, 전극은 그 어레이의 동일한 행의 모든 유기 광검출기들 및 모든 유기 발광 부품들에 접속된다.
일 실시형태에 따르면, 장치는, 유기 광검출기들 위에, 사용자 손가락에 의하여 반사된 광선들의 각도 선택을 실행할 수 있는 하나 또는 복수의 구성요소들을 구비하며, 이들 구성요소들은
개구들이 제공된 블랙층의 형태,
렌즈들의 형태, 또는
렌즈가 정렬된 개구들이 제공된 블랙층
의 형태를 갖는다.
본 발명의 앞에서 서술된 그리고 그 밖의 다른 특징 및 장점은 첨부된 도면들과 연결하여 그것으로 한정되지 않는 다음의 특정 실시형태들과 구현 방식들의 설명으로 상세하게 논의될 것이다.
도 1은 광전자 장치의 일 실시형태의 단순화된 부분 분해 사시도이다.
도 2는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 일 단계의 단순화된 부분 단면도이다.
도 3은 도 1의 광전자 장치를 형서하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
도 4는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 5는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 6은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 7은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 8은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 9는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 10은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 11은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 12는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 변형의 일 단계의 단순화된 부분 단면도이다.
도 13은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 변형의 다른 단계의 단순화된 부분 단면도이다.
도 14는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 15는 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 16은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 17은 도 1의 광전자 장치를 형성하는 방법의 구현 방식의 또다른 단계의 단순화된 부분 단면도이다.
도 18은 광전자 장치의 다른 실시형태의 단순화된 부분 단면도이다.
각 도면에서 유사한 특징들은 유사한 참조번호에 의하여 지정된다. 특히, 다른 실시형태들과 구현 방식들에 공통인 구조적 및/또는 기능적 구성요소는 동일한 참조번호로 지정될 수 있으며 동일한 구조, 크기 및 물질 특성을 가질 수 있다.
명확성을 위하여, 설명된 실시형태들과 구현 방식들을 이해하기에 유용한 단계들과 구성요소들만이 도시되고 상세하게 설명될 것이다. 특히, 표시 화면의 작동 및 화상 센서의 작동은 상세하게 설명되지 않으며, 설명된 실시형태들은 일반적인 표시 화면과 호환할 수 있다. 또한, 표시 화면과 화상 센서를 통합하고 있는 전자 장치의 다른 부품들도 상세하게 설명되지 않으며, 설명된 실시형태들은 표시 화면을 구비하는 전자 장치들의 다른 일반 부품과 호환할 수 있다.
특별한 언급이 없다면, 두 구성요소들이 서로 접속되어 있다고 언급되는 경우, 이것은 도전체 이외에는 어떤 중간 구성요소들이 없는 직접 접속을 의미하며, 두 구성요소가 서로 결합되어 있다고 언급되는 경우에는, 이것은 이들 두 구성요소들이 접속될 수 있거나 또는 그들이 하나 이상의 다른 구성요소들을 경유하여 결합될 수 있음을 의미한다.
다음의 설명에서, 용어 "앞", "뒤", "상부면", "바닥면", "왼쪽", "오른쪽" 등과 같은 절대 위치, 용어 "위의", "아래의", "상부의", "하부의" 등과 같은 상대 위치를 한정하는 용어, 또는 용어 "수평", "수직" 등과 같은 방향을 한정하는 용어가 언급되는 경우, 특별한 지시가 없다면, 도면의 방향을 나타냅니다.
특별한 언급이 없다면, "약", "대략", "실질적으로" 및 "정도의"는 10% 내, 바람직하게는 5% 내를 의미한다.
다음의 설명에서, 특별한 언급이 없다면, 용어 "절연성" 및 "도전성"은 각각 "전기적 절연성" 및 "전기적 도전성"을 의미한다.
화상 픽셀은 표시 화면에 의하여 표시되는 화상의 단위 구성요소에 해당한다. 표시 화면이 컬러 화상 표시 화면인 경우에, 이것은, 각 화상 픽셀의 표시에 대하여, 적어도 3개의 방사 및/또는 광강도 조절 부품을 구비하며, 이것은 각각 실질적으로 단일 컬러(예를 들어 적색, 녹색, 또는 청색)의 광방사선을 방출한다. 이들 부품들에 의하여 방출된 방사선들의 중첩이 표시 화상의 픽셀에 대응하는 색감을 관찰자에게 제공한다. 표시 화면이 단색 화상 표시 화면인 경우에, 이것은 일반적으로 화상의 각 픽셀의 표시에 대하여 단일 광원을 구비한다.
광전자 부품, 특히 발광 부품 또는 광검출기의 활성 영역이란 표현은, 광전자 부품에 의하여 공급되는 전자기 방사선의 대부분이 방출되는 영역 또는 광전자 부품에 의하여 수신된 전자기 방사선의 대부분이 캡처되는 영역을 나타낸다. 다음의 설명에서, 광전자 부품의 활성 영역이 주로, 바람직하게는 완전히, 하나 이상의 유기 물질, 또는 유기 물질들의 혼합물로 이루어져 있는 경우에, 그 광전자 부품을 유기라고 한다.
유기 발광 다이오드들을 구비하는 표시 화면 뒤에 광학 센서 또는 초음파 센서를 통합하고 있는 장치가 공지되어 있다. 그런 장치들의 단점으로는, 그 화면 뒤에 센서를 통합하는 것이 장치의 총 두께를 증가시키거나 또는 그 장치를 장착하는 전지에 사용할 수 있는 두께의 감소를 발생시킨다는 사실에 있다. 통합될 센서의 표면 면적이 클수록, 전지에 사용할 수 있는 두께는 작아지며, 따라서 그의 커패시턴스가 작아지고, 따라서 장치의 자율성이 감소하게 된다. 이 단점을 극복하는 해결책으로는 센서와 표시 화면을 동일한 기판에, 즉 동일 장치에 통합하는 것을 구비한다.
도 1은 광전자 장치(1)의 일 실시형태의 단순화된 부분 분해 사시도이다.
이 실시형태에 따르면, 도 1에 매우 도식적으로 도시된 광전자 장치(1)는 화상 센서(3)와 표시 화면(5)을 구비한다. 화상 센서(3)는 유기 광검출기(30) 어레이를 구비한다. 유기 광검출기(30)는 유기 광다이오드(OPD) 또는 유기 포토레지스터에 해당할 수 있다. 유사하게, 표시 화면(5)은 유기 발광 부품(50) 어레이를 구비한다. 유기 발광 부품(50)은 예를 들어 유기 발광 다이오드(OLED)이다. 따라서, 장치(1)는, 화상 센서(3)가 통합되어 있는, 표시 화면(5)으로서든, 또는 표시 화면(5)이 통합되어 있는 화상 센서(3)로서든, 상관없이 어느 것으로도 간주될 수 있다.
광전자 장치(1)는 픽셀 어레이(10)로 이루어져 있으며, 각 픽셀들(10)은, 이 실시형태에 따라서, 단일 유기 광검출기(30)와 단일 유기 발광 부품(50)을 구비한다. 도 1은 실질적으로 정사각 형상을 갖는 픽셀들(10)을 도시하며, 각 픽셀(10)은 유기 광검출기(30)와 발광 부품(50)을 구비하며, 둘 다 직사각형 형상이다. 그러나, 실제로는, 픽셀들(10), 유기 광검출기(30) 및 발광 부품(50)은 도 1에 도시된 것과는 다른 형상을 가질 수 있다. 발광 부품(50)은 특히 도 1에 도시된 바와 같이, 광검출기(30)보다 더 큰 표면 영역을 차지할 수 있어서, 표시 화면(5)에 의한 광 방사를 돕는다. 광전자 장치(1)의 모든 픽셀(10)들은, 제조 산포(manufacturing dispersions) 내에서, 실질적으로 동일한 크기를 갖는다.
또한, 광전자 장치(1)의 발광 부품(50)과 광검출기(30)는, 절연 물질로 이루어진 영역들에 의하여, 적어도 그들 표면에서, 서로 분리되어 있다. 그런 영역들은 특히 발광 부품(50)과 광검출기(30)의 개별적 어드레싱을 허용하는 것을 목적으로 한다.
도 1은, 제1 화살표(32; 수신광)로, 화상 센서(3)의 유기 광검출기(30)의 광 수신의 방향을 보여준다. 유사하게, 제2 화살표(52; 방출광)는 표시 화면(5)의 유기 발광 부품(50)에 의한 광방출 방향을 보여준다.
이 실시형태에 따르면, 광 방출 및 수신은, 도 1에서, 반대 방향으로 실행되는데, 각각 상부면을 향하여 그리고 상부면으로부터 실행된다. 광 방출 및 수신은 광검출기(30)와 발광 부품(50)이 위치된 표면 측(광전자 장치(1)의 상부 표면이라고 함)에서 일어난다. 광검출기(30)와 발광 부품(50)은 동일면에 있다. 광검출기(30)와 발광 부품(50)은, 도 1에서, 광 방출 및 광 수신 방향에 직교하는 동일 평면에서 나란히 배열되어 있다.
광전자 장치(1)가 휴대폰을 장착하는 경우에, 광 방출 및 수신은 각각 전화기의 외부를 향하여 그리고 전화기의 외부로부터 실행된다. 특히, 광전자 장치(1)가 전화기의 앞 표면에 위치된 주요 표시 화면을 형성한다면, 광전자 장치(1)는, 광 방출은 전화기의 외부를 향하여 발생시키고 광 수신은 전화기의 외부로부터 실행된다.
도시되지 않은, 다른 실시형태에 따르면, 광 방출 및 수신은, 광검출기(30)와 발광 부품(50)과는 반대측에서 실행되는데, 즉 광전자 장치(1)의 하부 표면을 향하여 그리고 하부 표면으로부터(도 1에서, 바닥면을 향하여 그리고 바닥면으로부터) 실행된다.
명확성을 위하여, 도 1에서는 광전자 장치(1)의 4개의 픽셀(10)만이 도시되어 있다. 그러나, 광전자 장치(1)는 실제적으로 더 많은 픽셀들(10), 예를 들어 수 백만, 또는 수 천만의 픽셀(10)까지도 구비할 수 있다. 광전자 장치(1)는 바람직하게는 500 ppi(pixels per inch) 이상의 해상도를 갖는다. 광검출기(30) 및 발광 부품(50)은 10㎛ 내지 50㎛ 정도의 측면 치수를 가질 수 있다.
이후에 도 2 내지 도 17은 도 1의 광전자 장치(1)의 일 실시형태의 구현 방식의 연속 단계들을 나타낸다. 단순화를 위하여, 이후에 도 2 내지 도 17과 관련하여 논의되는 것은 광전자 장치(1)의 단일 픽셀(10)의 형성을 나타낸다. 그러나, 다음의 지시에 기초하여, 이 방법을, 장치(1)와 유사하며 임의의 수의 픽셀(10)을 구비하는 광전자 장치의 형성으로 확장하는 것은 당업자의 능력 내에 있을 것이다.
도 2는 도 1의 광전자 장치(1)의 실시형태의 구현 방식의 일 단계의 단순화된 부분 단면도이다.
이 구현 방식에 따르면, 지지체(7)를 준비함으로써 시작되며, 이 지지체는, 도 2의 바닥면에서 상부면으로,
기판(70)과,
서로 동일 평면에 있으며, 박막 트랜지스터(TFT)(도 2에 미도시)를 각각 그 안에 형성하고 있는 제1 영역(710) 및 제2 영역(712)을 구비하는 적층(71)과,
적층(71)의 제1 영역(710)을 따라서 수직하게 위치된, 제1 전극(720)및 적층(71)의 제2 영역(712)을 따라서 수직하게 위치된 제2 전극(722)과,
적층(71)의 제1 영역(710)을 따라서 수직하게 위치된 제1 접속 패드(730) 및 적층(71)의 제2 영역(712)을 따라서 수직하게 위치된 제2 접속 패드(732)
를 구비한다.
적층(71)의 제1 영역(710)과 제2 영역(712)의 박막 트랜지스터는 사실 동일한 또는 상이한 기술에 따라서 형성될 수 있다.
일 실시형태에 따르면,
화상 센서(3)의 픽셀에 어드레스하기 위한, 제1 영역(710)의 박막트랜지스터는, 인듐, 갈륨, 및 아연산화물(IGZO) 또는 비정질 실리콘(aSi)으로 이루어져 있으며,
표시 화면(5)의 픽셀에 어드레스하기 위한, 제2 영역(712)의 박막 트랜지스터는 저온 다결정 실리콘(LTPS)으로 이루어져 있다.
제1 패드(730) 및 제2 패드(732)는 화상 센서(3)와 표시 화면(5)의 모든 픽셀들에 공통인 상부 전극(도 2에 미도시)을 바이어스하기 위한 것이다. 일 실시형태에 따르면, 도시되어 있지는 않지만, 제1 패드(730) 및 제2 패드(732)는 단일 위치에 놓이며, 이 위치는 픽셀 어레이의 외부에 위치될 수도 있다.
제1 및 제2 전극들(720, 722)은 지지체(7)의 상부 표면(700)(도 2에서 상부면)을 부분적으로 덮는다. 광전자 장치(1)가 휴대폰을 장착하고자 하는 경우에는, 상부 표면(700)은 그 전화기의 외부를 향하여 배향되고, 이 때 광 방출 및 수신은 상부 표면(700)을 통하여 각각 실행된다.
제1 전극(720)은 적층(71)의 제1 영역(710)에 위치된 제1 박막 트랜지스터(미도시)에 결합, 바람직하게는 접속된다. 유사하게, 제2 전극(722)은 적층(71)의 제2 층(712)에 위치된 제2 박막 트랜지스터(미도시)에 결합, 바람직하게는 접속된다. 각 전극(720, 722)은 또한 용어 "접촉하는 구성요소"로 지정된다. 제1 전극(720)은 광검출기(30)의 캐소드 전극(720)을 형성하기 위한 것이며 동시에 제2 전극(722)은 발광 부품(50)의 애노드 전극(722)을 형성하기 위한 것이다.
이 동일 단계에서, 지지체(7)는, 상부 표면(700), 전극(720, 722) 및 패드(730, 732)에 존재하는 가능한 불순물을 제거하기 위하여 세정된다. 이 세정은 예를 들어 플라즈마 처리에 의하여 실행된다. 이 세정은 따라서, 다음의 도면과 관련하여 상세하게 설명되는, 일련의 연속 증착이 실행되기 전에, 지지체(7), 전극(720, 722) 및 패드(730, 732)의 만족할만한 청결함을 제공한다.
지지체(7)의 기판(70)은 단단한 또는 유연한 기판일 수 있다. 기판(70)은 또한 단층 또는 다층 구조물, 즉 적어도 2층의 수직 적층으로 형성된 구조물로 형성될 수 있다. 기판(70)이 단단한 경우에는, 기판(70)은 예를 들어 실리콘(도핑 또는 미도핑), 게르마늄(도핑 또는 미도핑) 또는 유리로 이루어진다.
바람직한 구현 방식에 따르면, 기판(70)은 유연한 막이다. 이 때 기판(70)은 PEN(폴리에틸렌 나프탈레이트), PET(폴리에틸렌 테레프탈레이트), PI(폴리이미드), TAC(셀루로즈 트리아세테이드), COP(사이클로올레핀 코폴리머), 또는 PEEK(폴리에테르에테르케톤)의 막이다. 기판(70)의 두께는 20㎛ 내지 2,000㎛의 범위에 있을 수 있다.
다른 실시형태에 따르면, 기판(70)은 10㎛ 내지 300㎛의 두께, 바람직하게는 75㎛ 내지 250㎛, 특히 150㎛ 정도의 두께를 가질 수 있으며, 유연한 움직임을 가질 수 있는데, 즉 기판(70)은, 외부 힘의 작용하에서, 부러지거나 또는 찢어지지 않으면서, 변형, 특히 굽을 수 있다. 기판(70)은, 복수의 막으로 형성된 다층 구조물을 구비할 수 있는데, 예를 들어, 접착제에 의하여, 대략 20㎛의 두께를 갖는 폴리이미드 상에 적층된 대략 100㎛의 두께를 갖는 PET 막을 구비할 수 있다.
기판(70)은, 장치(1)의 유기층들을 보호하기 위하여, 하나 이상의 실질적인 산소 및 습기-밀폐층을 구비한다. 이것은, 원자층 증착(ALD)법에 의하여 증착된 하나 또는 복수의 층일 수 있으며, 예를 들어 Al2O3층이다. 장치(1)의 유기층들의 보호 증착은, 특히 실리콘 질화물(SiN) 또는 실리콘 산화물(SiO2) 증착의 경우에, 물리적 증기 증착(PVD) 또는 플라즈마-강화 화학 증기 증착(PECVD)에 의하여 또한 실행될 수 있다.
변형으로서, 장치(1)의 유기층을 보호하기 위한 증착은, 하나 또는 복수의 무기층과 하나 또는 복수의 유기층을 교대로 구비하는 다층 구조물로 형성된다. 이 변형에 따르면,
무기층은 SiN 및/또는 SiO2를 기반으로 하며, 무기층은 바람직하게는 PECVD에 의하여 증착되고,
유기층은 유전체 물질을 기반으로 하며, 유기층은 바람직하게는 잉크젯에 의하여 증착된다.
일 실시형태에 따르면, 전극(720, 722)과 접속 패드(730, 732)를 형성하는 물질은,
금속 또는 금속성 합금, 예를 들어 은(Ag), 알루미늄(Al), 납(Pb), 팔라듐(Pd), 금(Au), 구리(Cu), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 티타늄 질화물(TiN), 또는 망간 및 은의 합금(MgAg),
투명 도전성 산화물(TCO), 특히 인듐주석산화물(ITO), 알루미늄아연산화물(AZO), 갈륨아연산화물(GZO), ITO/Ag/ITO 다층 구조, ITO/Mo/ITO 다층 구조, AZO/Ag/AZO 다층 구조, 또는 ZnO/Ag/ZnO 다층 구조,
탄소, 은 및/또는 구리 나노와이어,
그래핀, 및
이들 물질의 2 이상의 혼합물
을 구비하는 그룹으로부터 선택된다.
이 명세서의 나머지에서는, 도 3 내지 도 17과 관련하여 설명된 방법의 구현 방식은 지지체(7)의 상부 표면(700) 상에서 작업을 실행하는 것만을 구비한다. 도 3 내지 도 17의 지지체(7)는 따라서 모든 공정에 있어서 도 2와 관련하여 논의된 지지체(7)와 유사한 것이 바람직하다. 간소화를 위하여, 지지체(7)는 다음의 도면들에서 다시 설명하지는 않을 것이다.
도 3은 도 2와 관련하여 설명된 바와 같은 구조물을 기초로하여, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 지지체(7)의 상부 표면측(700) 상에, 제1 층(740)의 증착이 실행된다. 제1 층(740)은 바람직하게는 전극(720, 722)과 접속 패드(730, 732)의 표면에 선택적으로(또는 우선적으로) 접착하는 물질의 증착에 의하여 얻어지며, 따라서 자가-조립 단층(self-assembled monolayer : SAM)을 형성한다. 따라서 이 증착은 전극(720, 722)과 패드(730, 732)의 자유 상부 표면만을 덮는다. 따라서, 이것은, 도 6에서 설명된 바와 같이, 좀 더 상세하게는,
제1 전극(720)을 덮고 있는 제1 층(740)의 제1 부분(7400),
제2 전극(722)을 덮고 있는 제1 층(740)의 제2 부분(7402),
제1 접속 패드(730)를 덮고 있는 제1 층(740)의 제3 부분(7404),
제2 접속 패드(732)를 덮고 있는 제1 층(740)의 제4 부분(7406)
을 형성한다.
변형으로서, 전극(720, 722)과 패드(730, 732) 사이에서 가능한 단락-회로가 발생하는 것을 방지하기 위하여 충분히 낮은 측면 전도율을 갖는 물질로 이루어진 연속층(740)이 "풀-플레이트(full-plate)" 증착에 의하여 형성된다.
전극(720, 722)과 패드(730, 732)를 형성하는 물질에 따르면, 제1 층(740)의 부분들(7400, 7402, 7404 및 7406)을 형성하는 방법은, 예를 들어, 제1 층(740)의 부분들(7400, 7402, 7404 및 7406)을 형성하는 물질을 구비하는 액체 또는 점성 성분을, 예를 들어 잉크젯 인쇄, 헬리오그래피, 실크-스크리닝, 플레소그래피, 또는 나노임프린트에 의하여, 소정 위치에 직접 인쇄하는, 소위 애디티브법(additive process)에 해당할 수 있다.
전극(720, 722)과 패드(730, 732)를 형성하는 물질에 따르면, 제1 층(740)의 부분들(7400, 7402, 7404 및 7406)을 형성하는 방법은 대안적으로 제1 층(74)의 부분들(7400, 7402, 7404 및 7406)을 형성하는 물질을 전체 구조물 상에 증착시키고("풀-플레이트" 증착), 그런 후 사용되지 않는 부분들을, 예를 들어 포토리소그래피, 레이저 애블래이션, 또는 리프트-오프 방법에 의하여 제거하는, 소위 서브트랙티브 법(subtractive process)에 대응한다.
전체 구조물 상의 증착의 경우에, 사용된 물질에 따라서, 제1 층(740)은 액체 증착에 의하여 증착될 수 있다. 특히, 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅과 같은 방법일 수 있다. 변형으로서, 제1 층(740)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수도 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조하는 단계가 제공될 수도 있다.
제1 층(740)은 추후의 광검출기(30)의 전자 주입층(EIL)을 형성하기 위한 것이다. 제1 층(740)은 바람직하게는,
폴리에틸렌이민(PEI) 폴리머, 폴리에틸렌이민 에톡실레이티드(PEIE), 프로폭실레이티드 및/또는 부톡실레이티드 폴리머, 또는 폴리일렉트로리트로서, 예를 들어 폴리[9,9-비스(3'-(N,N-디메틸아미노)프로필)-2,7-플로오렌-알트-2.7-(9,9-디옥티플루오렌)](PEN)이며, 이 때 제1 층(740)은 1nm 내지 20nm의 범위의 두께를 가지며,
금속 산화물로서, 특히 아연산화물(ZnO), 티타늄 산화물(TiOx), 또는 지르코늄산화물(ZrOx)이며, 이 때 제1 층(740)은 10nm 내지 100nm 의 범위의 두께를 가지며,
카보네이트로서, 예를 들어, 세슘 카보네이트(CsCO3), 또는 리튬 퀴놀레이트, 예를 들어 8-히드록시퀴놀리롤라토-리튬(Liq)이며, 이 때 제1 층(740)은 10nm 내지 100nm의 범위의 두께를 가지며,
칼슘으로서, 이 때 제1 층(740)은 10nm 내지 100nm 범위의 두께를 가지며,
리튬 플루오라이드(LiF)로서, 이 때 제1 층(740)은 0.2 nm 내지 2 nm 의 범위의 두께를 가지며,
바륨(Ba)으로서, 이 때 제1 층(740)은 1 nm 내지 30 nm의 범위의 두께를 갖는,
이들을 구비하는 그룹으로부터 선택된 물질로 이루어진다.
제1 층(740), 및 그의 부분(7400, 7402, 7404 및 7406)은 단층 또는 다층 구조물을 가질 수 있다.
도 4는, 도 3과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제2 층(742)의 비-선택적 증착(풀-플레이트 증착)이 지지체(7)의 상부 표면(700)측 상에 실행된다. 따라서 제2 층(742)은, 제1 층(740)의 제1 부분(7400), 제2 부분(7402), 제3 부분(7404) 및 제4 부분(7406) 뿐만 아니라 지지체(7)의 상부 표면(700)의 자유 영역을 덮는다.
사용된 물질에 따라서, 제2 층(742)은 액체 증착에 의하여 증착될 수 있다. 이것은, 특히 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅과 같은 방법일 수 있다. 변형으로서, 제2 층(742)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수도 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조하는 단계가 제공될 수 있다.
제2 층(742)은 추후의 유기 광검출기(30)의 활성층을 형성하기 위한 것이다. 제2 층(742)은 바람직하게는 유기 반도체(OSC)로 이루어져 있다.
제2 층(742)은 작은 분자들, 올리고머, 또는 폴리머를 구비할 수 있다. 이것은 유기 또는 무기 물질, 특히 양자점(quantum dot)을 구비하는 물질일 수 있다. 제2 층(742)은 2극성(비-도핑) 반도체 물질, 또는 예를 들어 적층된 층의 형태의 또는 벌크 헤테로접합을 형성하기 위한 나노미터 크기의 친밀한 혼합물의 형태의, N-형 반도체 물질과 P-형 반도체 물질의 혼합물을 구비할 수 있다. 제2 층(742)의 두께는 50nm 내지 2 ㎛의 범위, 바람직하게는 200nm 내지 700nm의 범위, 예를 들어 300nm 정도일 수 있다.
제2 층(742)을 형성할 수 있는 P-형 반도체 폴리머의 예로는, 폴리(3-헥실티오펜)(P3HT), 폴리[N-9'-헵타데카닐-2,7-카르바졸-알트-5,5-(4,7-디-2-티에닐-2',1',3'-벤조티아디아졸)](PCDTBT), 폴리[(4,8-비스-(2-에틸헥실록시)-벤조[1,2-b;4,5-b']디티오펜)-2,6-디일-알트-(4-(2-에틸헥사노일)-티에노[3,4-b]티오펜))-2,6-디일](PBDTTT-C), 폴리[2-메톡시-5-(2-에틸-헥실록시)-1,4-페닐렌-비닐렌](MEH-PPV), 또는 폴리[2,6-(4,4-비스-(2-에틸헥실)-4H-사이클로펜타[2,1-b;3,4-b']디티오펜)-알트-4,7(2,1,3-벤조티아디아졸)](PCPDTBT)가 있다.
제2 층(742)을 형성할 수 있는 N-형 반도체 물질의 예로는 플레렌스, 특히 C60, [6,6]-페닐-C61-메틸 부타노에이트([60]PCBM), [6,6]-페닐-C71-메틸 부타노에이트([70]PCBM), 페릴렌 디이미드, 아연산화물(ZnO), 또는 양자점을 형성할 수 있게 하는 나노결정들이다.
바람직한 실시형태에 따르면, 제2 층(742)은 P3HT와 PCBM의 혼합물로 이루어져 있다.
도 5는, 도 4와 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제2 층(742)의 부분들이 제거되어서, 도 5에 도시된 바와 같이, 제2 층(742)의 부분(7420)만이 있다. 도 5에서, 제2 층(742)의 부분(7420)은 특히 제1 층(740)의 제1 부분(7400)을 덮는다. 제2 층(742)의 부분(7420)은 추후의 유기 광검출기(30)의 활성층(7420)에 해당한다. 즉, 활성층(7420)은, 유기 광검출기(30)에 의하여 수신된 전자기 방사선의 대부분을 캡처하는 영역에 대응한다.
일 실시형태에 따르면, 제2 층(742)의 부분(7420)은, 전체 층(742) 상에 증착된 포지티브 또는 네가티브 레지스트층 상에서의 포토리소그래피 단계에 의하여 형성될 수 있는, 또는 제2 층(742) 상의 소정 위치에, 잉크젯 인쇄, 헬리오그래피, 실크-스크리닝, 플렉소그래피, 또는 나노임프린트에 의하여, 수지 블록을 직접 증착함으로써 형성될 수 있는, 에칭 마스크를 사용하여, 에칭함으로써 얻어진다. 이 에칭은 반응성 이온 에칭(RIE) 또는 화학적 에칭일 수 있다.
제2 층(742)의 부분(7400)은, 대안으로서, 포토리소그래피 단계를 사용하지 않고, 선택적 증착, 예를 들어 잉크젯 인쇄 또는 나노임프린트에 의하여, 얻어질 수 있다.
에치 마스크의 제거는 임의의 스트립핑(stripping)법, 예를 들어 에치 마스크를 구비하는 구조물을 화학적 욕조에 담그거나 또는 반응성 이온 에칭에 의하여 얻어질 수 있다.
도 6은 도 5와 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제3 층(744)의 비-선택적 증착(풀 플레이트 증착)이 지지체(7)의 상부 표면(700)의 측에 실행된다. 제3 층(744)은 따라서 제1 접속 패드(730), 제2 접속 패드(732), 제2 층(742)의 부분(7420) 및 제2 전극(722) 뿐만 아니라 지지체(7)의 상부 표면(700)의 자유 영역을 덮는다.
사용된 물질에 따라서, 제3 층(744)은 액체 증착에 의하여 증착될 수도 있다. 이것은 특히 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅일 수 있다. 변형으로서, 제3 층(744)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조하는 단계가 제공될 수 있다.
제3 층(744)은 추후의 광검출기(30)와 추후의 유기 발광 부품(50)의 전자 주입층(EIL)을 형성하기 위한 것이다. 제3 층(744)은, 바람직하게는,
비스[(1-나프틸)-N-페닐]벤지딘(NPB)로서, 이 때 제3 층(744)은 10nm 내지 100nm의 범위의 두께를 가지며,
폴리(3,4)-에틸렌디옥시티오펜 및 소듐 폴리스티렌 술포네이트의 혼합물(PEDOT:PSS)로서, 이 때, 제3 층(744)은 20nm 내지 200nm의 범위의 두께를 가지며,
금속산화물로서, 예를 들어 몰리브덴 산화물(MoO3), 니켈 산화물(NiO), 텅스텐 산화물(WO3), 또는 바나디움 산화물(V2O5)이며, 여기서 금속 산화물들은 단일층 또는 금속 산화물 및 은(Ag) 또는 다른 금속으로 이루어진 층들의 이중층 또는 삼중층 구조물을 형성할 수 있으며, 이 때 제3 층(744)은 5nm 내지 50nm의 범위의 총 두께를 갖는,
이들을 구비하는 그룹으로부터 선택된 물질로 이루어져 있다.
도 7은, 도 6과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제3 층(744)의 부분들(도 6)이 제거되어서, 도 7에 도시된 바와 같이, 제3 층(744)의 제1 부분(7440) 및 제2 부분(7442)만이 남아있다. 이 경우에, 제3 층(744)의 제1 부분(7440) 및 제3 층(744)의 제2 부분(7442)는 동일한 물질로 이루어져 있다. 제3 층(744)의 제1 부분(7440)은 제2 층(742)의 부분(7420) 및 제1 접속 패드(730)를 덮는다. 제3 층(744)의 제2 부분(7442)은 제2 전극(722)을 덮지만 제2 패드(732)는 덮지 않는다. 제3 층(744)의 제2 부분(7442)은 바람직하게는 제2 패드(732)와 접촉하지 않는다.
제3 층(744)의 제1 부분(7440)은 추후의 유기 광검출기(30)의 정공 주입층(7440)에 해당한다. 유사하게, 제3 층(744)의 제2 부분(7442)은 추후의 유기 발과 부품(50)의 정공 주입층(7442)에 해당한다. 도시된 예에서, 이 층(744)의 제1 부분(7440)과 제3 층(744)의 제2 부분(7442)은 서로 전기적으로 절연된다.
정공 주입층(7440 및 7442)은 유기 발광 부품(50)에 의한 광 방출(52)의 방향(도 1) 및 유기 광검출기(30)에 의한 광 수신(32)의 방향(도 1)에 직교한다.
일 실시형태에 따르면, 제3 층(744)의 부분(7440 및 7442)은, 전체 제3 층(744) 상에 증착된 포지티브 또는 네가티브 레지스트층에서의 포토리소그래피 단계들에 의하여 형성될 수 있거나 또는 제3 층(744) 상의 소정 위치에 직접 수지 블럭을, 예를 들어 잉크 인쇄, 헬리오그래피, 실크-스크리닝, 플렉소그래피, 또는 나노임프린트에 의하여 증착함으로써 형성될 수 있는 에칭 마스크를 사용하여, 에칭에 의하여 얻어진다. 그 에칭은 반응성 이온 에칭 또는 화학적 에칭일 수 있다.
에치 마스크의 제거는 임의의 스트립핑 법, 예를 들어 에치 마스크를 구비하는 구조물을 화학적 욕조에 담그거나 또는 반응성 이온 에칭에 의하여 얻어질 수 있다.
도 7의 구조물은 대안으로서 포토리소그래피 단계를 사용하지 않고, 정공 주입층, 즉 제3 층(744)의 선택적 증착에 의하여 얻어질 수도 있다.
도 8은 도 7과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 추후의 유기 광검출기(30)는 이어지는 작업을 위하여 보호된다. 여기서 이 보호는 포지티브 또는 네가티브 레지스트로 이루어진 제4 층(746)의 부분(7460)에 의하여 실행된다. 부분(7460)은 특히 제3 층(744)의 제1 부분(7440)을 덮는다.
일 실시형태에 따르면, 제4 층(746)의 부분(7460)은 제4 층(746) 상에서의 포토리소그래피의 단계에 의하여 얻어지는데, 이 때 층(746)은 지지체(7)의 표면(700)측 상의 전체 구조 상에 증착되며, 또는 제3 층(744)의 제1 부분(7440) 상에 직접 수지 블록을, 예를 들어 잉크 인쇄, 헬리오그래피, 실크-스크리닝, 플렉소그래피, 또는 나노임프린트에 의하여 증착함으로써 얻어진다.
도 9는 도 8과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제5 층(748)의 부분(7482)이 형성된다. 제5층(748)의 부분(7482)은 제3 층(744)의 제2 부분(7442)의 상부 표면을 덮는다(도 6). 즉, 제5 층(748)의 부분(7482)은 제3 층(744)의 제2 부분(7442)를 덮는다.
제5 층(748)의 부분(7482)을 형성하는 방법은 소위 애디티브 법에 해당될 수 있는데, 예를 들어 소정 위치에 제5 층(748)의 부분(7483)을 형성하는 물질을 구비하는 액체 또는 점성 조성물을, 예를 들어 잉크젯 인쇄, 헬리오그래피, 실크-스크리닝, 플렉소그래피, 스프레이 코팅, 또는 드롭-캐스팅, 또는 나노임프린트에 의하여 직접 인쇄하는 것이다.
제5 층(748)의 부분(7482)을 형성하는 방법은 대안적으로 소위 서브트랙티브 법에 해당할 수 있는데, 여기서 제5 층(748)의 부분(7482)을 형성하는 물질이 구조물 전체 상에 증착("풀 플레이트" 증착)되고 사용되지 않는 부분들은, 예를 들어 포토리소그래피에 의하여 제거된다.
전체 구조물 상의 증착의 경우에, 사용된 물질에 따라서, 제5 층(748)은 액체 증착에 의하여 증착될 수 있다. 특히 이것은 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅과 같은 방법일 수 있다. 변형으로서, 제5 층(748)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조시키는 단계가 제공될 수도 있다.
제5 층(748)의 부분(7482)은 추후의 유기 발광 부품(50)의 활성층(7482)을 형성한다. 활성층(7482)는 유기 발광 부품에 의하여 제공된 전자기 방사선의 대부분이 방출되는 영역에 대응한다.
제5 층(748), 및 제5 층(748)의 부분(7482)은, 바람직하게는,
녹색 광을 방출하는, 즉 510 nm 내지 570 nm의 범위의 파장을 갖는 유기 발광 부품(50)에 대하여는, 알루미늄 트리스(8-하이드록시퀴놀레인)(III)(Alq3)과, 폴리(9,9-디헥실 프루오레닐-2,7-디일)(PFO) 및 폴리(2-메톡시-5-(2-에틸헥실록시)-1,4-페닐렌비닐렌)(MEH-PPV)로 이루어진 혼합물로서, 이 때 제5 층(748)의 부분(7482)는 20nm 내지 120nm의 범위의 두께를 가지며,
청색광을 방출하는, 즉 440 nm 내지 490nm의 범위의 파장을 갖는 유기 발광 부품(50)에 대하여는, 1,4-비스[2-(3-N-에틸카르바조릴)-비닐]벤젠(BCzVB)으로서, 이 때 제5층(748)의 부분(7482)은 10nm 내지 100nm의 범위의 두께를 가지며,
적색광을 방출하는, 즉 600nm 내지 720nm 범위의 파장을 갖는, 유기 발광 부품(50)에 대하여는, 4-(디시아노메틸렌)-2-테르트-부틸-6-(1,1,7,7-테트라메틸줄로리딘-4-일-비닐)-4H-피라네(DCJTB)로서, 이 때 제5 층(748)의 부분(7482)은 10nm 내지 100nm의 범위의 두께를 가지며,
백색광을 방출하는 유기 발광 부품(50)에 대하여는, 비스(2-메틸-8-퀴놀리나토)(트리페닐실록시)알루미늄(III)(SAlq)로 도핑된 DCJTB로서, 이 때 제5층(748)의 부분(7482)은 30nm 내지 150nm의 범위의 두께를 가지며,
황색광을 방출하는, 즉 510nm 내지 720nm 범위의 파장을 갖는 유기 발광 부품(50)에 대하여는, Merck에 의하여 판매된 상표명 "PDY-132" 또는 "SuperYellow"로 알려진 방사 물질로서, 이 때 제5 층(748)의 부분(7482)은 20nm 내지 150nm의 범위의 두께를 갖는
이들을 구비하는 그룹으로부터 선택된 물질로 이루어진다.
도 10은 도 9와 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제4 층(746)의 부분(7460)은 제3 층(744)의 제1 부분(7440)(도 6)을 노출하도록 제거된다(따라서 도 10에는 도시되지 않는다). 제4 층(746)의 부분(7460)의 제거는 임의의 스트립핑 법, 예를 들어 제4 층(746)의 부분(7460)을 구비하는 구조물을 화학적 욕조로 담그는 것에 의하여 실행될 수 있다.
도 11은, 도 10과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제6 층(750)의 비-선택적 증착(풀-플레이트 증착)이 지지체(7)의 상부 표면(700)의 측 상에 실행된다. 따라서 제6 층(750)은,
지지체(7)의 상부 표면(700)의 자유 영역과,
제3 층(744)의 제1 부분(7440)(그리고 이에 따라서 제1 접속 패드(730))과,
제5 층(748)의 부분(7482)(그리고 이에 따라서 제3층(744)의 제2 부분(7442))과,
제1 접속 패드(732)
를 덮는다.
사용된 물질에 따라서, 제6 층(750)은 액체 증착에 의하여 증착될 수 있다. 특히 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅과 같은 방법일 수 있다. 변형으로서, 제6 층(750)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조하는 단계가 제공될 수 있다.
제6 층(750)은 광검출기(30)와 발광 부품(50)에 공통인 전극(750)을 형성하기 위한 것이다. 공통 전극(750)은 유기 발광 부품(50)의 캐소드 전극 및 유기 광검출기(30)의 애노드 전극을 형성한다. 공통 전극(750)은 발광 부품(50)에 의한 광 방사 방향(52, 도 1) 및/또는 광검출기(30)에 의한 광 수신 방향(32, 도 1)에 직교하는 평면에 위치된다.
제1 전극(720)은 유기 광검출기(30)의 캐소드 전극(720)을 형성한다. 제2 전극(722)은, 광검출기(30)의 캐소드 전극(720)과는 다른, 유기 발광 부품(50)의 애노드 전극(722)을 형성한다. 도시된 예에서, 유기 발광 부품(50)의 애노드 전극(722)은 유기 광검출기(30)의 캐소드 전극(720)과 전기적으로 절연되어 있다.
도시된 예에서, 발광 부품(50)은 순방향 구조물을 가지는 반면, 유기 광검출기(30)는 역방향 구조물을 갖는다.
작동에서, 공통 전극(750)은 광검출기(30)와 발광 부품(50)의 바이어스 전위가 취득된다. 이 바이어스 전위는 예를 들어 제1 및 제2 접속 단자(730, 732)로 인가된다. 제1 접속 단자(730)는 제2 접속 단자(732)에 연결, 바람직하게는 접속되며, 이 때 단자(730, 732)는 유기 광검출기(30)의 애노드 단자와 유기 발광 부품(50)의 캐소드 단자를 형성한다.
구현 방식에 따르면, 제6 층(750)에 의하여 형성된 공통 전극은, 도 1의 광전자 장치(1)의 픽셀 어레이(10)의 동일한 행 또는 동일한 열의 부분을 형성하는 모든 광검출기(30)와 모든 발광 부품(50)에 접속된다.
제6 층(750)은 이것이 수신하는 광 방사선에 적어도 부분적으로 투명하다. 제6 층(750)은 투명 도전성 물질, 예를 들어 투명 도전성 산화물(TCO), 카본 나노튜브, 그래핀, 도전성 폴리머, 금속, 또는 이들 화합물의 2 이상의 합금 또는 혼합물로 이루어질 수 있다. 제6층(750)은 단층 또는 다층 구조물을 가질 수 있다.
제6 층(750)을 형성할 수 있는 TCO의 예로는 인듐 주석 산화물(ITO), 알루미늄 아연 산화물(AZO) 및 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 플루오린 주석 산화물(FTO), 티타늄 질화물(TiN), 몰리브덴 산화물(MoO3), 바나듐 오산화물(V2O5) 및 텅스텐 산화물(WO3)이다.
제6 층(750)을 형성할 수 있는 도전성 폴리머의 예로는, 폴리(3,4)-에틸렌디옥시티오펜과 소듐 폴리(스티렌 술포네이트)의 혼합물인, PEDOT:PSS로 알려진 폴리머, 및 PAni라고도 불리는 폴리아닐린이 있다.
제6 층(750)을 형성할 수 있는 금속들의 예로는, 은, 알루미늄, 금, 구리, 니켈, 티타늄 및 크롬이 있다. 제6 층(750)은 마그네슘과 은의 합금(MgAg)으로 이루어질 수 있다. 제6 층(750)을 형성할 수 있는 다층 구조의 예로는 AZO/Ag/AZO의 다층 AZO와 은 구조물이다.
제6 층(750)의 두께는 10nm 내지 5㎛의 범위 내에, 예를 들어 60nm 정도일 수 있다. 제6 층(750)이 금속성인 경우에, 제6 층(750)의 두께는 20nm 이하이며, 바람직하게는 10nm 이하이다.
도 12는, 도 9와 관련하여 설명된 바와 같은 구조물에 기반하여, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 변형의 단계의 단순화된 부분 단면도이다.
이 단계에서, 제6 층(750)의 부분(7502)만이 형성된다. 제 6층(750)의 부분(7502)는 제 5층(748)의 부분(7482)(따라서 제3 층(744)의 제2 부분(7442)) 및 제2 접속 패드(732)를 덮는다.
제6 층(750)의 부분(7502)을 형성하는 방법은, 소위 애디티브 법에 해당될 수 있는데, 예를 들어 소정의 위치에 제6 층(750)의 부분(7502)을 형성하는 물질을 구비하는 액체 또는 점성 조성물을, 예를 들어 잉크젯 인쇄, 헬리오그래피, 실크-스크리닝, 플렉소그래피, 스프레이 코팅, 드롭-캐스팅, 또는 나노임프린트에 의하여 집적 인쇄하는 것에 의한다.
제6 층(750)의 부분(7502)을 형성하는 방법은 대안적으로 소위 서브트랙티브 법에 해당할 수 있는데, 제6층(750)은 도 11과 관련하여 논의된 단계와 유사하게 전체 구조물 상에 증착되며(풀-플레이트 증착), 그런 후 사용되지 않는 부분은, 예를 들어 포토리소그래피에 의하여 제거된다. 포토리소그래피 기술이 구현되는 경우에, 제4 층(756)의 부분(7460)을 형성하는 것과 유사한 수지가 사용되는 것이 바람직하다(도 7).
전체 구조물 상에 증착하는 경우에, 사용된 물질에 따라서, 제 6 층(750)은 액체 증착에 의하여 증착될 수 있다. 특히 이것은 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅과 같은 방법일 수 있다. 변형으로서, 제 6층(750)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조하는 단계가 제공될 수 있다.
실제로, 제1 및 제2 접속 패드(730, 732)는 상호접속된다. 제6 층(750)의 부분(7502) 및 제3 층(744)의 제1 부분(7440)은 따라서 광검출기(30)와 유기 발광 부품(50)에 공통인 전극을 형성한다.
제6 층(750)의 부분(7502)은 바람직하게는 제6 층(750)에 대한 도 11과 관련하여 논의된 것과 유사한 물질로 이루어져 있다.
도 13은, 도 12와 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 다른 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제4 층(746)의 부분(7460)은 층(744)의 제1 부분(7440)을 노출하기 위하여 제거된다(따라서 부분(7460)은 도 13에는 도시되지 않음). 제4 층(746)의 부분(7460)의 제거는 임의의 스트립핑 법, 예를 들어 제4 층(746)의 부분(7460)을 구비하는 구조물을 화학적 욕조에 담그는 것에 의하여 실행될 수 있다. 포토리소그래피 작업이 제6 층(750)의 부분(7502)을 형성하기 위하여 도 12와 관련하여 이미 논의된 단계에서 수행되는 경우에, 이 포토리소그래피 작업에 사용된 수지는 제4 층(746)의 부분(7460)과 동일한 시간에 제거되는 것이 바람직하다.
이후에서는 도 12 및 도 13과 관련하여 논의된 변형이 설명된 방법의 구현 방식에서 유지되지 않는 것으로 가정한다. 그러나, 도 13과 관련하여 논의된 구조물에 기반하여 다음의 단계의 구현들을 바꾸는 것은 이후에 제공된 지시에 기초하여 당업자의 능력 내에 있다.
도 14는, 도 11과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순환된 부분 단면도이다.
이 단계에서, 제7 층(752)의 비-선택적 증착(풀-플레이트 증착)이 지지체(7)의 상부 표면(700) 측 상에 실행된다. 제7 층(752)은 따라서 제6 층, 즉, 도 11과 관련하여 논의된 단계에서 이미 증착된, 광검출기(30)와 발광 부품(50)에 공통인 전극을 완전히 덮는다.
사용된 물질에 따라서, 제7 층(752)은 액체 증착에 의하여 증착될 수 있다. 이것은 특히 스핀 코팅, 스프레이 코팅, 헬리오그래피, 슬롯-다이 코팅, 블래이드 코팅, 플렉소그래피, 실크-스크리닝, 또는 딥 코팅과 같은 방법일 수 있다. 변형으로서, 제7 층(752)은 캐소드 스퍼터링 또는 증기화에 의하여 증착될 수 있다. 구현된 증착 방법에 따라서, 증착된 물질을 건조하는 단계가 제공될 수 있다.
제7 층(752)은 버퍼층(또는 중간층)을 형성하기 위한 것이다. 제7 층(752)은 가시광에 투명 또는 부분적으로 투명하다. 제7 층(752)은 바람직하게는 실질적으로 공기- 또는 수분-밀폐되어 있다.
이 구현 방식에 따르면, 제7 층(752)은,
소위 "평탄화" 층, 즉 평평한 상부 표면을 갖는 구조물을 얻을 수 있게 하는 층으로서 작동하고,
배리어층, 즉 예를 들어 주변 공기에 포함된 수분 또는 습기에 대한 노출로 인한, 광검출기(30)와 발광 부품(50)을 형성하는 유기 물질의 저하를 피할 수 있게 하는 층으로서 작동한다.
제7 층(752)은 하나 또는 복수의 폴리머에 기초된 유전체 물질로 이루어질 수 있다. 제7 층(752)은 특히 MERCK에 의하여 판매되는 상호명 "lisicon D320"으로 알려진 폴리머 또는 MERCK에 의하여 판매되는 상호명 "lisicon D350"으로 알려진 폴리머로 이루어질 수 있다. 이 때 제7 층(752)의 두께는 0.2 ㎛ 내지 5㎛의 범위에 있다.
제7 층(752)은 플루오르화 폴리머, 특히 Bellex에 의한 상표면 "Cytop"로 상용화된 플루오르화 폴리머와, 폴리비닐피롤리돈(PVP), 폴리메틸 메타크릴레이트(PMMA), 폴리스티렌(PS), 파릴렌, 폴리이미드(PI), 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리디메틸실록산(PDMS), 포토리소그래피 수지, 에폭시 수지, 아크릴레이트 수지, 또는 이들 화합물의 2 이상의 혼합물로 이루어질 수 있다.
제7 층(752)을 형성하는 물질은 특히 폴리에폭시드 또는 폴리아크릴레이트를 구비하는 그룹으로부터 선택될 수 있다. 폴리에폭시드 중에서, 제7 층(752)을 형성하는 물질은, 비스페놀 A 에폭시 수지, 특히 비스페놀 A의 디글리시딜에테르(DGEBA) 및 비스페놀 A 및 테트라브로모비스페놀 A의 디글리시딜에테르, 비스페놀 F 에폭시 수지, 노보락 에폭시 수지, 특히 에폭시-페놀-노보락(EPN) 및 에폭시-크레졸-노보락(ECN), 알리파틱 에폭시 수지, 특히 글리시딜 그룹과 사이클로알리파틱 에폭시드를 갖는 에폭시 수지, 글리시딜 아민 에폭시 수지, 특히 메틸렌 디아닐린의 글리시딜 에테르(TGMDA), 및 이들 화합물의 2 이상의 혼합물을 구비하는 그룹으로부터 선택될 수 있다. 폴리아크릴레이트 중에서, 제7 층(752)을 형성하는 물질은 아크릭산, 메틸메타크릴레이트, 아크릴로니트릴, 메타크릴레이트, 메틸아크릴레이트, 에틸 아크릴레이트, 2-클로로에틸 비닐 에테르, 2-에틸헥실 아크릴레이트, 히드록시에틸 메타크릴레이트, 부틸아크릴레이트, 부틸 메타크릴레이트, 트리메틸롤프로판 트리아크릴레이트(TMPTA), 또는 이들 생성물의 유도체를 구비하는 단일체로부터 이루어질 수 있다.
제7층(752)은 실리콘 질화물 다층 구조물(SiN) 및 실리콘 산화물(SiO2)로 형성될 수 있다. 제7 층은 PECVD 또는 PVD에 의하여 증착된 실리콘 질화물 또는 실리콘 산화물 단층일 수 있다.
도 15는, 도 14와 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 단면도이다.
이 단계에서, 제8 층(754)의 비-선택적 증착(풀-플레이트 증착)이 지지체(7)의 상부 표면(700) 측 상에 실행된다. 제8 층(754)은 따라서 이미-증착된 제7층(752)을 완전하게 덮는다. 제8 층(754)은 이전 단계에서 얻어진 구조물을 패시베이션하기 위한 것이다. 이 명세서의 나머지에서, 제8 층(754)은 또한 패시베이션층(754)이라고 한다.
제8층(754)은 알루미나(Al2O3), 실리콘 질화물(Si3N4), 또는 실리콘 산화물(SiO2)로 이루어질 수 있다. 이 때, 패시베이션층(754)의 두께는 1 nm 내지 300nm의 범위에 있다.
제8 층(754)은 대안으로서 2mm에 도달할 수 있는 두께의 배리어 기판으로 형성될 수 있다. 구현 방식에 따르면, 배리어 기판은, 그 구조물에서의 나머지 가스를 흡수하거나 또는 트랩할 수 있게 하는 디게싱(degassing) 물질(게터(getter) 물질이라고도 함)에 결합된다.
사용된 물질에 따라서, 제8 층(754)은 원자층 증착(ALD), 물질적 기상 증착(PVD), 또는 플라즈마-강화 화학적 기상 증착(PECVD)에 의하여 증착될 수 있다.
일 구현 방식에 따르면, 제8 층(754)은 반-반사성 코팅 또는 처리(도 15에는 미도시)를 받는다. 반-반사성 코팅은 특히 유기 광검출기(30)가 더 많은 광을 캡처할 수 있게 한다. 반-반사성 코팅은 또한 캡처된 광의 바이어싱의 효과를 감소시킨다.
도 16은, 도 15와 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 구조물은 이어지는 작업을 위하여 보호된다. 여기서 이 보호는 제9 포지티브 또는 네가티브 레지스트층(756)의 제1 부분(7560) 및 제2 부분(7562)에 의하여 실행된다. 제1 및 제2 부분(7560, 7562)은 제8 층(754)을 부분적으로 덮는다. 더 상사하게는, 도 16에서, 제9층(756)의 제1 및 제2 부분(7560, 7562)은 제1 개구(760)에 의하여 분리된다. 제9 층(756)을 가로지르는 제1 개구(760)는 지지체(7)에 형성된 제3 접속 패드(734)를 따라서 수직하게 위치된다. 제3 접속 패드(734)는 예를 들어 유기 광검출기(30) 또는 유기 발광 부품(50)을 제어하는 회로와 관련된 판독 회로로의 접속 패드이다.
일 실시형태에 따르면 제9 층(756)의 부분(7560 및 7562)은 제9 층(756) 상의 포토리소그래피의 단계로 얻어지거나, 이 때 층(756)은 지지체(7)의 표면(700) 측의 전체 구조물 상에 증착되며, 또는 제8 부분(754) 상에, 예를 들어 잉크 인쇄, 헬리오그래피, 실크-스크리닝, 플렉소그래피, 또는 나노임프린트에 의하여 분리 수지 블록을 증착함으로써 얻어진다.
도 17은, 도 16과 관련하여 설명된 바와 같은 구조물로부터, 도 1의 광전자 장치(1)를 형성하는 방법의 구현 방식의 다른 단계의 단순화된 부분 단면도이다.
이 단계에서, 제8 층(754)은, 제3 접속 패드(734)를 따라서 수직하게, 제2 개구(762)를 그 안에 형성하기 위하여 에칭된다. 제2 개구(762)는 제1 개구(760)(도 17에는 미도시)를 따라서 형성된다. 제8 층(754)의 에칭은 화학적 에칭에 의하여 실행되는 것이 바람직하다.
이것은, 제3 접속 패드(734)를 따라서 수직하게, 제7층(752) 및 제6층(750)을 에칭한다. 도 17에 도시된 바와 같이, 이 때 제3 개구(764)가 형성된다. 개구(764)는 제2 개구(762)를 따라서 형성된다. 따라서 제3 접속 패드(734)는, 그의 상부 표면, 즉 지지체(7)의 상부 표면측(700) 상에 위치된 접속 패드(734)의 표면이, 이어지는 접속 작업(상세 설명되지 않음)을 위하여 노출되도록 벗겨진다. 제7 층(752) 및 제6 층(750)의 에칭은 바람직하게는 플라즈마 에칭에 의하여 실행된다.
도 2 내지 도 17과 관련하여 이전에 설명된 방법은, 유기 발광 부품(50)의 어레이로 형성된 표시 화면(5)과, 유기 광검출기(30)의 어레이로 형성된 화상 센서(3)를 구비하는 광전자 장치(1)(도 1)를 유리하게 형성할 수 있게 한다. 화상 센서(3)가 지문을 얻고자 하는 경우에, 더 상세하게는, 이 방법은 지문 센서를 통합하는 표시 화면을 구비하는 광전자 장치를 형성할 수 있게 한다. 따라서 이것은, 동일한 화면에서, 복수의 기능, 여기서는, 화상 표시 및 생체측정 데이터의 획득을 결합할 수 있게 한다. 그런 화면이 장착된 전자 장치, 예를 들어, 전화기는 따라서 사용자-친근성이 개선되며, 종래의 터치 화면 및 분리된 지문 판독기가 장착된 비교가능한 전화기보다 작은 크기를 갖는다.
그 보유된 구현 방식에 따라서, 제6 층(750), 또는 제6 층(750)의 부분(7502) 및 이 층(744)의 제1 부분(7440)에 의하여 형성된 공통 전극의 존재는, 특히, 광전자 장치(1)를 통합하는 휴대 가능 전자 장치의 두께를 감소할 수 있게 한다.
도 18은 광전자 장치(2)의 다른 실시형태의 단순화된 부분 단면도이다.
장치(2)는, 도 18의 바닥에서 상부면으로,
예를 들어 폴리에틸렌 테레프탈레이트(PET)로 이루어진 하부 캡슐화층(200)과,
예를 들어 폴리이미드로 이루어진 유연한 기판(202)과,
버퍼층(204)과,
박막 트랜지스터(T1 및 T2)가 그 안에 형성된 스택(206)과,
전극(208, 210)으로서, 각 전극(208)은 트랜지스터(T1) 중 하나에 결합되고 각 전극(210)은 트랜지스터들(T2) 중 하나에 결합되어 있는 전극들과,
발광 부품(212), 예를 들어, OLED라고도 불리는, 유기 발광 다이오드(212)와, 광검출기(214), 예를 들어, OPD라고도 불리는, 유기 광검출기(214)로서, 각 발광 부품(212)은 전극들(208) 중 하나와 접촉하고 있으며, 각 광검출기(213)는 전극들(210) 중 하나와 접속하고 있으며, 유기 발광 다이오드(212)와 유기 광검출기(214)는 전기적-절연층(216)에 의하여 옆으로 분리되어 있으며,
모든 유기 발광 광다이오드(212)와 모든 유기 광검출기(214)를 상호접속하는 공통 상부 전극(218)과,
상부 캡슐화층(220)과,
터치 인터페이스층(222)과,
바이어스층(224)과,
접착층(226)과,
유리층(228)
을 구비한다.
바람직하게는, 발광 부품(212)을 위한 광전자 장치의 해상도는 500 ppi정도이며 광검출기(214)를 위한 광전자 장치의 해상도는 500 ppi정도이다. 바람직하게는 광전자 장치(2)의 총 두께는 2mm보다 작다.
이 실시형태에 따르면, 각 유기 발광 다이오드(212)는 활성 영역(230)을 구비하며, 전극(208 및 218)은 활성 영역(230)과 접촉한다.
이 실시형태에 따르면, 각 유기 광다이오드(214)는, 도 18에서 바닥부에서 상부면으로,
전극들(210) 중 하나와 접속하는 제1 인터페이스층(232)과,
제1 인터페이스층(232)과 접촉하는 활성 영역(234)과,
활성 영역(234)과 접촉하는 제2 인터페이스층(236)으로서, 전극(218)과 접촉하는 제2 인터페이스층(236)
을 구비한다.
이 실시형태에 따르면, 스택(206)은,
배리어층(204) 상에 놓여 있으며 트랜지스터(T1 및 T2)의 게이트 도전체를 형성하는 전기적-도전성 트랙(2060)과,
게이트 도전체(2060)와 게이트 도전체들(2060) 사이의 배리어층(204)을 덮고 있으며 트랜지스터(T1 및 T2)의 게이트 절연체를 형성하는 유전체 물질의 층(2062)과,
유전체층(2062)의, 게이트 도전체(2060) 반대측에 놓인 활성 영역(2064)과,
활성 영역(2064)과 접촉하며 트랜지스터(T1 및 T2)의 드래인 및 소스 콘택을 형성하는 전기적-도전성 트랙(2066)과,
유전체 물질의 층(2068), 또는 절연층(2068)으로서, 활성 영역(2064)과 전기적-도전성 트랙(2066)을 덮고 있으며, 전극들(208)은 층(2068) 상에 놓여 있고 절연층(2068)을 가로지르는 도전성 비아(240)에 의하여 도전성 트랙(2066)의 일부에 접속되어 있으며 전극들(210)은 층(2068)에 놓여 있고 절연층(2068)을 가로지르는 도전성 비아(242)에 의하여 도전성 트랙(2066)의 일부에 접속되어 있는 유전체 물질의 층(2068)
을 구비한다.
변형으로서, 트랜지스터(T1 및 T2)는 하이 게이트 형태일 수 있다.
인터페이스층(232 또는 236)은 전자 주입층 또는 정공 주입층에 대응할 수 있다. 인터페이스층(232 또는 236)의 일함수는, 인터페이스층이 캐소드 또는 애노드의 역할을 하는지에 따라서 정공 및/또는 전자를 차단, 수집 또는 주입하도록 조정된다. 특히, 인터페이스층(232 또는 236)이 애노드의 역할을 하는 경우에는, 이것은 정공 주입 및 전자 차단층에 대응한다. 이 때 인터페이스층(232 또는 236)의 일함수는 4.5 eV 이상이며, 바람직하게는 5eV 이상이다. 인터페이스층(232 또는 236)이 캐소드의 역할을 하는 경우에, 이것은 전자 주입 및 정공 차단층에 대응한다. 이 때 인터페이스층(232 또는 236)의 일함수는 4.5eV 이하이며, 바람직하게는 4.2eV 이하이다.
일 실시형태에 따르면, 전극(208 또는 218)은 발광 다이오드(212)의 전자 주입층 또는 정공 주입층의 역할을 유익하게 직접적으로 수행하며, 발광 다이오드(212)에 대하여, 활성 영역(230)을 사이에 끼우고 전자 주입층 또는 정공 주입층의 역할을 하는 인터페이스층을 제공할 필요가 없다. 다른 실시형태에 따르면, 전자 주입층 또는 정공 주입층의 역할을 하는 인터페이스층은 활성 영역(230)과 전극들(208 및 218) 사이에 제공될 수 있다.
도 18의 광전자 장치(2)는 도 2 내지 도 17과 관련하여 논의된 방법을 적용함으로써 유익하게 형성될 수 있다. 그런 적용은 이상에서 제공된 기능적 지시에 기초하여 당업자의 능력 내에 있다.
일 실시형태에 따르면, 광전자 장치(2)는, 유기 광다이오드(214) 상에 유익하게 배치되어 사용자의 손가락에 의하여 반사된 광선의 각도 선택을 실행할 수 있게 하는, 하나 또는 복수의 구성요소(미도시)를 구비한다. 이들 구성요소는 예를 들어,
개구가 제공된 블랙층의 형태,
렌즈의 형태, 또는
서로 정렬된 렌즈들을 갖는 개구가 제공된 블랙층
의 형태를 얻을 수 있다.
다양한 실시형태, 구현 방식, 및 변형들이 설명되었다. 당업자는, 이들 다양한 실시형태들, 구현 방식들 및 변형들의 특정 특징들이 결합될 수 있으며, 다른 변형들이 당업자에 의하여 발생될 것임을 이해할 것이다.
마지막으로, 설명된 실시형태들, 구현 방식들 및 변형들의 실제적 구현은 이전에 제공된 기능적 지시들에 기초하여 당업자의 능력 내에 있다. 특히 다른 증착 및/또는 에칭 기술들은 광전자 장치(1 또는 2)의 형성시에, 특히 사용된 물질에 따라서 구현될 수 있다.

Claims (15)

  1. 픽셀(10)로서,
    제1 정공 주입층(7442; 230)을 구비하는, 하나 이상의 유기 발광 부품(50; 212)과,
    제2 정공 주입층(7440; 236)을 구비하는, 하나 이상의 유기 광검출기(30; 214)를 구비하며,
    상기 제1 및 제2 정공 주입층들은 동일한 물질로 이루어져 있는 픽셀.
  2. 제1항에 있어서,
    상기 제1 정공 주입층(7442; 230)은 상기 유기 발광 부품(50; 212)의 제1 활성층(7482)으로 코팅되어 있으며,
    상기 제2 정공 주입층(7440; 236)은 상기 유기 광검출기(30; 214)의 제2 활성층(7420; 234)을 코팅하는 픽셀.
  3. 제2항에 있어서,
    상기 제1 활성층(7482)과 상기 제2 정공 주입층(7440; 236)은 동일한 전극(750)으로 코팅되어 있는 픽셀.
  4. 제3항에 있어서,
    상기 전극(750)은 상기 유기 광검출기(30; 214)의 애노드 전극과 상기 유기 발광 부품(50; 212)의 캐소드 전극을 형성하는 픽셀.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2 정공 주입층들(7442, 7440; 230, 236)의 물질은 폴리(3,4)-에틸렌디옥시티오펜과 폴리스티렌 소듐 술포네이트의 혼합물(PEDOT:PSS)인 픽셀.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 및 제2 정공 주입층들(7442, 7440; 230, 236)은 서로 전기적으로 절연되어 있는 픽셀.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 및 제2 정공 주입층들(7440, 7442; 230, 236)은 상기 유기 발광 부품(50; 212)에 의한 광 방출의 방향(52)에 직교하고 상기 유기 광검출기(30; 214)에 의한 광 수신의 방향(32)에 직교하는 픽셀.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 유기 발광 부품(50; 212)은 애노드 전극(722; 208)을 더 구비하며,
    상기 유기 광검출기(30; 214)는 상기 유기 발광 부품의 상기 애노드 전극과 전기적으로 절연되어 있는 캐소드 전극(720; 210)을 더 구비하는 픽셀.
  9. 픽셀(10)을 제조하는 방법으로서, 상기 픽셀은,
    제1 정공 주입층(7442; 230)을 구비하는, 하나 이상의 유기 발광 부품(50; 212)과,
    제2 정공 주입층(7440; 236)을 구비하는, 하나 이상의 유기 광검출기(30; 214)
    를 구비하며,
    상기 제1 및 제2 정공 주입층들은 동일한 물질로 이루어져 있는 픽셀 제조 방법.
  10. 제9항에 있어서,
    상기 제1 정공 주입층(7442) 및 상기 제2 정공 주입층(7440)은 동일한 단계 동안 형성되는 픽셀 제조 방법.
  11. 제10항에 있어서,
    상기 제1 정공 주입층(7442) 및 상기 제2 정공 주입층(7440)은 동일한 제3 층(744)으로부터 형성되는 픽셀 제조 방법.
  12. 제1항에 따르는 픽셀을 제조하는 제9항, 제10항 또는 제11항에 따르는 방법.
  13. 제1항 내지 제8항 중 어느 한 항에 따르는 픽셀들(10)의 어레이를 구비하는 광전자 장치(1; 2).
  14. 제13항에 있어서,
    제3항 또는 제4항에 따르는, 상기 전극(750)은 상기 어레이의 동일한 행의 모든 상기 유기 광검출기들(30; 214) 및 모든 상기 유기 발광 부품들(50; 212)에 접속되는 광전자 장치.
  15. 제13항 또는 제14항에 있어서,
    상기 유기 광검출기들(30; 214) 위에, 사용자 손가락에 의하여 반사된 광선들의 각도 선택을 실행할 수 있는 하나 또는 복수의 구성요소들을 구비하며, 이들 구성요소들은
    개구들이 제공된 블랙층의 형태,
    렌즈들의 형태, 또는
    렌즈가 정렬된 개구들이 제공된 블랙층의 형태
    를 갖는 광전자 장치.
KR1020227009246A 2019-09-02 2020-08-31 표시 화면 픽셀 KR20220054817A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1909617A FR3100383A1 (fr) 2019-09-02 2019-09-02 Pixel d’écran d’affichage
FR1909617 2019-09-02
PCT/EP2020/074192 WO2021043707A1 (fr) 2019-09-02 2020-08-31 Pixel d'ecran d'affichage

Publications (1)

Publication Number Publication Date
KR20220054817A true KR20220054817A (ko) 2022-05-03

Family

ID=68654764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227009246A KR20220054817A (ko) 2019-09-02 2020-08-31 표시 화면 픽셀

Country Status (8)

Country Link
US (1) US20220336769A1 (ko)
EP (1) EP4026172A1 (ko)
JP (1) JP2022547852A (ko)
KR (1) KR20220054817A (ko)
CN (1) CN218337053U (ko)
FR (1) FR3100383A1 (ko)
TW (1) TW202114197A (ko)
WO (1) WO2021043707A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11681395B2 (en) * 2019-10-23 2023-06-20 Boe Technology Group Co., Ltd. Display substrate, display device and detection method by using display device
CN113451529B (zh) * 2021-06-29 2024-07-19 京东方科技集团股份有限公司 一种显示面板、制备方法板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079345A1 (en) * 2007-09-26 2009-03-26 Fujifilm Corporation Light emitting/receiving element
JP5365221B2 (ja) * 2009-01-29 2013-12-11 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
CN105161637A (zh) * 2015-08-17 2015-12-16 Tcl集团股份有限公司 含有掺杂型空穴注入层的量子点发光二极管及其制备方法
CN107045628B (zh) * 2017-04-17 2019-06-04 京东方科技集团股份有限公司 一种触控面板、显示面板、显示装置及指纹识别方法
FR3070094B1 (fr) * 2017-08-11 2019-09-06 Isorg Systeme d'affichage comprenant un capteur d'images
CN109509767B (zh) * 2017-09-15 2024-07-12 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN218337053U (zh) 2023-01-17
EP4026172A1 (fr) 2022-07-13
US20220336769A1 (en) 2022-10-20
JP2022547852A (ja) 2022-11-16
FR3100383A1 (fr) 2021-03-05
TW202114197A (zh) 2021-04-01
WO2021043707A1 (fr) 2021-03-11

Similar Documents

Publication Publication Date Title
CN215814101U (zh) 包括图像传感器和显示屏的装置
KR101474580B1 (ko) 액티브 매트릭스 광학 장치 및 그 제조 방법
US11527565B2 (en) Color and infrared image sensor
US10163374B2 (en) Display unit and electronic apparatus
KR100958642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN218337053U (zh) 显示屏像素和光电器件
US20220141400A1 (en) Color and infrared image sensor
KR100932935B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20220031926A (ko) 이미지 센서
US20220190268A1 (en) Optoelectronic device comprising an active organic layer with improved performance and method for producing said device
US20220262863A1 (en) Image sensor pixel
US9761653B2 (en) Electronic device including an organic optoelectronic component and an organic transistor
US20210167324A1 (en) Optoelectronic device and process for manufacturing same
CN110785864A (zh) 具有改善的抗老化性的电子设备
CN218274602U (zh) 用于校正传感器的电子噪声的图像传感器
US11776984B2 (en) Image sensor comprising an angular filter
JP4930303B2 (ja) 表示装置の製造方法
US20240206216A1 (en) Display Apparatus and Method For Manufacturing Display Apparatus

Legal Events

Date Code Title Description
A201 Request for examination