KR20220053756A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220053756A
KR20220053756A KR1020200137710A KR20200137710A KR20220053756A KR 20220053756 A KR20220053756 A KR 20220053756A KR 1020200137710 A KR1020200137710 A KR 1020200137710A KR 20200137710 A KR20200137710 A KR 20200137710A KR 20220053756 A KR20220053756 A KR 20220053756A
Authority
KR
South Korea
Prior art keywords
layer
area
blocking layer
pixel
insulating layer
Prior art date
Application number
KR1020200137710A
Other languages
English (en)
Inventor
손세완
최낙초
고무순
손동현
오상훈
정진구
최경현
이해연
조성민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200137710A priority Critical patent/KR20220053756A/ko
Priority to US17/445,718 priority patent/US11956997B2/en
Priority to CN202111217223.XA priority patent/CN114388592A/zh
Publication of KR20220053756A publication Critical patent/KR20220053756A/ko
Priority to US18/596,639 priority patent/US20240215309A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 표시 장치는 표시 영역과 투과 영역을 포함하는 기판, 상기 기판의 상기 표시 영역에 위치하는 금속 차단층, 상기 금속 차단층 위에 위치하는 무기 절연층, 상기 무기 절연층 위에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 발광층, 그리고 상기 표시 영역의 상기 발광층 위에 위치하는 차광층과 색필터를 포함하고, 상기 차광층의 가장자리는 상기 금속 차단층의 가장자리보다 상기 투과 영역을 향해 돌출될 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 센서, 카메라 같은 광학 장치를 포함할 수 있다. 광학 장치는 화면과의 간섭을 피하기 위해, 표시 장치의 베젤 영역(화면을 둘러싸는 영역)에 배치될 수 있다.
표시 장치의 베젤을 줄이면, 표시 장치의 화면 대 몸체 비율(screen-to-body ratio), 즉 표시 장치를 정면에서 볼 때 화면이 차지하는 비율을 증가시킬 수 있다. 화면 대 몸체 비율은 표시 장치의 기술 수준을 반영함과 동시에, 소비자가 제품을 선택하는데 있어서 중요하게 작용한다.
표시 장치의 베젤을 줄임에 따라 광학 장치를 베젤 영역에 배치하기 어려워지고, 이에 따라 광학 장치를 화면 내에 배치하는 기술이 개발되고 있다. 이처럼, 광학 장치를 화면 내에 배치할 때, 광학 장치 주변에서 유입되는 빛에 의해 광학 장치의 시인성이 낮아지는 것을 방지할 필요가 있다.
한편, 유기 발광 표시 장치로 입사되는 외부 광이 장치 표면에서 반사되어 콘트라스트가 크게 감소할 수 있다. 따라서, 유기 발광 표시 장치에 반사 방지부를 구비하여 외부 광에 의한 콘트라스트의 저하를 방지함으로써 시인성을 향상시킬 필요가 있다. 반사 방지부에 따른 투과율 저하를 방지하기 위하여, 비발광부에 광차단층을 형성하고 발광부와 중첩하는 발광부의 발광층에서 발광되는 빛과 유사한 파장대의 빛을 투과하는 색필터를 형성할 수 있다.
실시예들은 콘트라스트 저하를 방지하면서 투과율 저하를 방지할 수 있고, 광학 장치를 화면 내에 배치하고, 광학 장치 주변에 유입되는 빛에 의해 광학 장치의 성능 저하를 방지하기 위한 것이다.
본 발명의 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
실시예에 따른 표시 장치는 표시 영역과 투과 영역을 포함하는 기판, 상기 기판의 상기 표시 영역에 위치하는 금속 차단층, 상기 금속 차단층 위에 위치하는 무기 절연층, 상기 무기 절연층 위에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 발광층, 그리고 상기 표시 영역의 상기 발광층 위에 위치하는 차광층과 색필터를 포함하고, 상기 차광층의 가장자리는 상기 금속 차단층의 가장자리보다 상기 투과 영역을 향해 돌출될 수 있다.
상기 금속 차단층의 상기 가장자리는 상기 무기 절연층으로 덮일 수 있고, 상기 차광층의 가장자리는 상기 무기 절연층의 가장자리보다 상기 투과 영역을 향해 돌출될 수 있다.
상기 표시 장치는 상기 발광층 아래에 위치하는 유기 절연층을 더 포함할 수 있고, 상기 유기 절연층은 상기 표시 영역과 상기 투과 영역에 위치할 수 있다.
상기 무기 절연층은 상기 투과 영역에서 적어도 일부분 제거될 수 있다.
상기 금속 차단층은 상기 투과 영역과 중첩하는 제1 개구부를 가질 수 있고, 상기 차광층은 상기 투과 영역과 중첩하는 제2 개구부를 가질 수 있고, 상기 제2 개구부의 평면적은 상기 제1 개구부의 평면적보다 작을 수 있다.
상기 제1 개구부는 십자 형태의 평면 형태를 가질 수 있고, 상기 금속 차단층의 가장자리는 올록부와 볼록부가 반복되는 평면 형상을 가질 수 있다.
상기 금속 차단층의 상기 제1 개구부는 원형 또는 타원형의 평면 형태를 가질 수 있다.
상기 표시 장치는 상기 트랜지스터 위에 위치하고 상기 발광층의 영역을 정의하는 화소 정의막, 그리고 상기 화소 정의막 위에 위치하는 스페이서를 더 포함할 수 있다. 상기 스페이서는 상기 표시 영역과 상기 투과 영역 사이에 위치하고, 상기 금속 차단층의 가장자리에 인접하여 배치될 수 있다.
상기 스페이서는 삼각형 또는 사각형을 포함하는 다각형 형태의 평면 형태를 가질 수 있다.
상기 스페이서는 타원형, 원형을 포함하는 곡면형의 평면 형태를 가질 수 있다.
실시예에 따른 표시 장치는 제1 화소 영역을 포함하는 제1 표시 영역, 서로 이웃하는 제2 화소 영역 및 투과 영역을 포함하는 제2 표시 영역, 상기 제2 표시 영역과 중첩하는 광학 장치, 상기 제1 화소 영역과 상기 제2 화소 영역에 위치하는 차광층과 색필터, 그리고 상기 제2 화소 영역에 위치하는 금속 차단층을 포함하고, 상기 차광층의 가장자리는 상기 금속 차단층의 가장자리보다 상기 투과 영역을 향해 돌출될 수 있다.
실시예에 따른 표시 장치는 표시 영역과 투과 영역을 포함하는 기판, 상기 기판의 상기 표시 영역에 위치하는 금속 차단층, 상기 금속 차단층 위에 위치하는 무기 절연층, 상기 무기 절연층 위에 위치하는 트랜지스터, 상기 트랜지스터 위에 위치하는 화소 정의막, 상기 화소 정의막으로 정의된 영역에 위치하는 발광층, 그리고 상기 화소 정의막 위에 위치하는 스페이서를 포함하고, 상기 스페이서는 상기 표시 영역과 상기 투과 영역 사이에 위치하고, 상기 스페이서는 상기 금속 차단층의 가장자리에 인접하여 위치할 수 있다.
실시예들에 따른 표시 장치에 따르면, 콘트라스트 저하를 방지하면서 투과율 저하를 방지할 수 있고, 광학 장치를 화면 내에 배치하고, 광학 장치 주변에 유입되는 빛에 의해 광학 장치의 성능 저하를 방지할 수 있다.
본 발명의 효과는 상술한 효과에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 한 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 한 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역의 개략적인 배치도이다.
도 4는 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다.
도 5는 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다.
도 6은 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다.
도 7은 한 실시예에 따른 표시 장치의 한 화소의 회로도이다.
도 8은 한 실시예에 따른 표시 장치의 제1 표시 영역의 단면도이다.
도 9는 한 실시예에 따른 표시 장치의 제2 표시 영역의 단면도이다.
도 10은 다른 한 실시예에 따른 표시 장치의 제2 표시 영역의 단면도이다.
도 11 내지 도 13은 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다.
도 14는 종래 기술에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다.
도 15는 다른 실시예에 따른 표시 장치의 제2 표시 영역의 단면도이다.
도 16은 한 실험예의 결과를 나타내는 이미지이다.
도 17은 한 실험예의 결과를 나타내는 그래프이다.
도 18은 다른 한 실험예의 결과를 나타내는 그래프이다.
도 19는 다른 한 실험예의 결과를 나타내는 이미지이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 것만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 것, 물리적으로 연결되는 것뿐만 아니라 전기적으로 연결되는 것, 또는 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 일체인 것을 의미할 수 있다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
도 1 및 도 2를 참고하여, 한 실시예에 따른 표시 장치에 대하여 개략적으로 설명한다. 도 1은 한 실시예에 따른 표시 장치(1)의 개략적인 평면도이고, 도 2는 한 실시예에 따른 표시 장치(1)의 개략적인 단면도이다.
도 1 및 도 2를 참고하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10)에 접속되어 있는 연성 인쇄 회로막(20), 집적회로 칩(30) 등을 포함하는 구동 장치, 그리고 광학 장치(40)를 포함할 수 있다.
표시 패널(10)은 영상이 표시되는 표시 영역(display area)(DA)과 표시 영역(DA)을 둘러싸도록 배치되어 있으며, 영상이 표시되지 않는 비표시 영역(non-display area)(NA)을 포함할 수 있다. 표시 영역(DA)은 화면(screen)에 대응할 수 있다. 표시 패널(10)은 영상을 표시하고 터치를 감지한다.
표시 영역(DA)에는 복수의 화소들(PX)이 위치한다. 여기서, 화소(PX)는 영상을 표시하는 최소 단위로서, 각각의 화소(PX)는 입력 영상 신호에 따라 특정 색상, 예컨대 적색, 녹색, 청색 중 어느 한 색을 다양한 휘도로 표시할 수 있다.
비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있다. 각각의 화소(PX)에는 게이트선, 데이터선, 구동 전압선 등의 신호선들이 연결되어, 화소(PX)는 이들 신호선으로부터 게이트 신호, 데이터 전압, 구동 전압 등을 인가 받을 수 있다.
표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA)을 포함한다. 제2 표시 영역(DA2)은 영상을 표시하는 고유의 기능 외에 다른 기능을 할 수 있도록 제1 표시 영역(DA1)보다 높은 투과율을 가진다. 여기서 투과율은 표시 패널(10)을 제3 방향(z)으로 투과하는 광의 투과율을 의미한다. 광은 가시광 및/또는 가시광 외의 파장의 광(예컨대, 적외광)일 수 있다. 제2 표시 영역(DA2)은 제1 표시 영역(DA1)보다 화소(PX)의 밀도, 즉 단위 면적당 화소(PX)의 개수가 작다.
표시 영역(DA)에서 제2 표시 영역(DA2)은 다양하게 배치될 수 있다. 도시된 실시예에서, 제2 표시 영역(DA2)은 제1 표시 영역(DA1) 내에 위치하고 제1 표시 영역(DA1)에 의해 둘러싸여 있다.
제2 표시 영역(DA2)은 비표시 영역(NA)에 접하여 위치할 수 있고, 예를 들어, 표시 영역(DA)의 상단에서 좌측, 우측 및/또는 중앙에 2개 이상의 영역으로 분리되어 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 상단을 완전히 가로질러 제1 방향(x)을 따라 위치할 수 있거나, 표시 영역(DA)의 좌측단 및/또는 우측단을 가로질러 제2 방향(y)을 따라 위치할 수 있다. 제2 표시 영역(DA2)은 사각형, 삼각형 등의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선들에 데이터 전압을 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver), 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller) 등을 포함할 수 있다.
구동부는 표시 패널(10)에 집적될 수 있고, 표시 영역(DA)의 좌우 양측 또는 일측에 위치할 수 있다. 데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 연성 인쇄 회로막(20)에 실장되어 표시 패널(10)에 전기적으로 연결될 수 있다. 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수도 있다.
표시 패널(10)은 기판(SB)을 포함할 수 있고, 기판(SB) 위에 복수의 화소들(PX)이 형성될 수 있다. 기판(SB)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 걸쳐 연속적으로 위치할 수 있다.
표시 패널(10)은 화소들(PX)을 전체적으로 덮는 봉지층(EN)을 포함할 수 있다. 봉지층(EN)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 밀봉하여 표시 패널(10) 내부로 수분이나 산소가 침투하는 것을 막을 수 있다.
봉지층(EN) 위에는 터치 센서층(TS)이 위치할 수 있다. 터치를 감지할 수 있는 터치 센서층(TS)의 영역은 표시 영역(DA)과 대략 일치할 수 있다.
터치 센서층(TS)에는 터치 전극들(도시하지 않음)이 위치할 수 있다. 하나의 터치 전극은 다수의 화소(PX)에 걸쳐 있을 수 있다. 터치 전극은 메탈 메시(metal mesh)로 구성될 수 있다. 터치 전극은 티타늄, 알루미늄, 구리, 몰리브덴과 같은 금속 물질 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질로 형성될 수도 있다. 터치 전극은 단층 또는 복층으로 형성될 수 있다.
터치 전극들은 사용자의 접촉 또는 비접촉 터치를 감지할 수 있다. 각각의 터치 전극이 자기 축전기(self-capacitor) 방식으로 터치를 감지하거나, 인접하는 터치 전극들이 상호 축전기(mutual capacitor) 방식으로 터치를 감지할 수 있다. 표시 패널(10)은 터치 스크린 패널로 불릴 수 있다. 표시 장치(1)는 터치 전극들을 구동하기 위한 신호들을 생성하고 터치 전극들로부터 수신된 신호들을 처리하는 터치 구동부를 포함할 수 있고, 터치 구동부는 집적회로 칩으로 제공될 수 있다.
터치 센서층(TS) 위에는 외광 반사를 줄이기 위한 반사 방지층(AR)이 위치할 수 있다. 반사 방지층(AR)은 차광 부재와 색필터를 포함할 수 있다. 반사 방지층(AR)에 대하여 뒤에서 보다 구체적으로 설명한다.
광학 장치(40)는 표시 패널(10)의 배면에 표시 패널(10)과 중첩하게 위치할 수 있고, 제2 표시 영역(DA2) 전체에 대응하여 배치될 수 있거나, 제2 표시 영역(DA2)의 일부에만 대응하여 배치될 수도 있다. 또한, 제2 표시 영역(DA2)에는 복수의 광학 장치(40)가 배치될 수도 있다.
광학 장치(40)는 카메라, 센서, 플래시 등일 수 있고, 광학 장치(40)가 센서인 경우, 광학 장치(40)는 근접 센서 또는 조도 센서일 수 있다. 광학 장치(40)가 이용하는 파장의 광은 제2 표시 영역(DA2)을 통해 보다 높은 투과율로 표시 패널(10)을 통과할 수 있다.
광학 장치(40)는 표시 패널(10)의 전면에 위치하는 물체(OB) 쪽으로 일정 파장 범위의 광(L)을 출사하거나 물체(OB)에서 반사되는 광(L)을 입사 받을 수 있다. 이러한 일정 파장 범위의 광(L)은 광학 장치(40)에서 처리 가능한 파장의 광이고, 가시광 및/또는 적외광일 수 있고, 일정 파장의 광은 제2 표시 영역(DA2)에 위치하는 투과 영역을 주로 통과할 수 있다. 예를 들어, 광학 장치(40)가 적외광을 사용하는 경우, 일정 파장의 광은 약 900 nm 내지 1000 nm의 파장 영역을 가질 수 있다. 광학 장치(40)는 표시 패널(10)의 전면에 조사되는 일정 파장의 광을 입사받을 수도 있다.
표시 패널(10)의 배면에는 광학 장치(40) 외에도 다양한 전자 장치가 위치할 수 있다.
도 1 및 도 2와 함께, 도 3을 참고하여, 한 실시예에 따른 표시 장치(1)의 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 대해 설명한다. 도 3은 한 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역의 개략적인 배치도이다.
도 3을 참고하면, 제1 표시 영역(DA1)은 복수의 제1 화소 영역들(PA1)을 포함하고, 제2 표시 영역(DA2)은 복수의 제2 화소 영역들(PA2)과 복수의 투과 영역들(TA)을 포함한다.
하나의 제1 화소 영역(PA1)의 크기와 하나의 제2 화소 영역(PA2)의 크기는 서로 다를 수도 있으나, 이에 한정되지 않으며, 하나의 제1 화소 영역(PA1)의 크기와 하나의 제2 화소 영역(PA2)의 크기는 서로 같을 수도 있다.
각각의 화소 영역(PA1, PA2)은 적어도 하나의 화소(PX)를 포함할 수 있다. 화소(PX)는 화소 회로 및 발광부를 포함할 수 있다. 화소 회로는 발광 다이오드(LED) 같은 발광 소자(light emitting element)를 구동하기 위한 회로로서 트랜지스터(transistor), 커패시터(capacitor) 등을 포함할 수 있다. 발광부는 발광 소자에서 발광되는 광이 방출되는 영역이다. 또한, 제2 표시 영역(DA2)에서, 화소 회로는 비표시 영역에 위치할 수 있고, 화소 회로는 제1 표시 영역(DA1)에 위치하는 별도의 공간에 위치할 수도 있다. 화소 회로와 제2 화소 영역들(PA2)은 투명한 금속으로 이루어진 연결 배선을 통해 서로 연결되어, 광학 장치의 효율을 높일 수 있다.
도 3에 도시한 화소(PX)는 발광부에 대응할 수 있다. 발광부는 마름모형, 직사각형, 원형 등 다양한 형상을 가질 수 있다. 화소(PX)는 한 방향, 즉 제3 방향(z)으로 광을 방출할 수 있다.
투과 영역(TA)은 회소 회로와 발광부를 포함하지 않는다. 투과 영역(TA)에는 광의 투과를 방해하는 화소 회로, 발광부, 터치 전극 등이 위치하지 않거나, 거의 위치하지 않으므로, 제1 화소 영역들(PA1) 및 제2 화소 영역들(PA2)보다 투과율이 높다.
제2 화소 영역(PA2)들 주변에는 배선 영역들(WA)이 위치하고, 화소(PX)에 신호를 전달하기 위한 복수의 신호선들은 제1 화소 영역(PA1) 및 제2 화소 영역(PA2)과 배선 영역들(WA)에 위치할 수 있다.
도 3에 도시한 실시예에 따르면, 각각의 제1 화소 영역(PA1)은 1개의 적색 화소(R), 2개의 녹색 화소(G) 및 1개의 청색 화소(B)를 포함한다. 각각의 제2 화소 영역(PA2)은 1개의 적색 화소(R), 2개의 녹색 화소(G) 및 1개의 청색 화소(B)를 포함한다.
제1 화소 영역(PA1)의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)의 배치와 제2 화소 영역(PA2)의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)의 배치는 서로 다를 수 있고, 제1 화소 영역(PA1)의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)의 크기와 제2 화소 영역(PA2)의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)의 크기는 서로 다를 수 있다. 도시된 것과 달리, 제1 화소 영역(PA1)의 화소 배치와 제2 화소 영역(PA2)의 화소 배치는 서로 같을 수 있다.
각각의 화소 영역(PA1, PA2)이 포함하는 화소들(R, G, B)의 집합을 단위 화소라고 할 경우, 제1 화소 영역(PA1)의 단위 화소의 구성과 제2 화소 영역(PA2)의 단위 화소의 구성은 동일할 수 있고, 다를 수도 있다. 단위 화소는 1개의 적색 화소(R), 1개의 녹색 화소(G) 및 1개의 청색 화소(B)를 포함할 수 있다. 단위 화소는 적색 화소(R), 녹색 화소(G) 및 청색 화소(B) 중 적어도 하나를 포함할 수 있고, 백색 화소를 포함할 수도 있다.
제1 표시 영역(DA1)이 포함하는 화소들(R, G, B)은 제1 방향(x)으로 화소행(pixel row)을 이룬다. 제1 표시 영역(DA1)에서 각각의 화소행에는 화소들(R, G, B)이 제1 방향(x)으로 대략 일렬로 배열되어 있다. 각각의 화소행에서 화소들(R, G, B)은 제1 방향(x)으로 적색 화소(R), 녹색 화소(G), 청색 화소(B) 및 녹색 화소(G) 순서로 반복적으로 배열될 수 있다. 하나의 화소행이 포함하는 화소들(R, G, B)의 배치는 다양하게 변경될 수 있다. 예컨대, 화소들(R, G, B)은 제1 방향(x)으로 청색 화소(B), 녹색 화소(G), 적색 화소(R) 및 녹색 화소(G) 순서로 반복적으로 배열되거나, 적색 화소(R), 청색 화소(B), 녹색 화소(G) 및 청색 화소(B) 순서로 반복적으로 배열될 수 있다.
제2 표시 영역(DA2)에서 각각의 화소행에는 화소들(R, G, B)이 제1 방향(x)으로 대략 일렬로 배열되어 있다. 각각의 화소행에서 화소들(R, G, B)은 제1 방향(x)으로 하나의 적색 화소(R), 두 개의 녹색 화소(G), 하나의 청색 화소(B)가 반복적으로 배열될 수 있다. 하나의 화소행이 포함하는 화소들(R, G, B)의 배치는 다양하게 변경될 수 있다. 제2 표시 영역(DA2)에서, 각 화소(PX)는 직사각형의 평면 형태를 가질 수 있다.
녹색 화소(G)의 평면 크기는 청색 화소(B)의 평면 크기는 적색 화소(R)의 평면 크기보다 작을 수 있다.
제1 및 제2 화소 영역(PA1, PA2)의 화소들(R, G, B)은 또한 제2 방향(y)으로 화소열(pixel column)을 이룬다. 각각의 화소열에는 화소들(R, G, B)이 제2 방향(y)으로 대략 일렬로 배열되어 있다. 각각의 화소열에는 동일 색상의 화소들(PX)이 배치될 수 있고, 2색 이상의 화소들(PX)이 제2 방향(y)으로 번갈아 가며 배치될 수도 있다. 하나의 화소열이 포함하는 화소들(R, G, B)의 배치는 다양하게 변경될 수 있다.
제2 화소 영역(PA2)의 화소들(R, G, B)은 단면 발광형, 예컨대 제3 방향(z)으로 발광하는 전면 발광형일 수 있다. 제2 화소 영역(PA2)의 화소들(R, G, B)은 배면 발광형이거나, 양면 발광형일 수도 있다.
그러면, 도 3과 함께 도 4를 참고하여, 제2 표시 영역(DA2)에서 제2 화소 영역(PA2)과 투과 영역(TA)에 대하여 설명한다. 도 4는 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도로, 도 3의 영역(A)을 확대한 도면이다.
도 3과 함께 도 4를 참고하면, 제2 표시 영역(DA2)에서 제2 화소 영역(PA2)과 투과 영역(TA)은 인접하고, 제2 화소 영역(PA2)은 화소들(R, G, B)을 포함한다. 제2 표시 영역(DA2)은 복수의 제2 화소 영역들(PA2)과 복수의 투과 영역들(TA) 사이에 위치하는 복수의 배선 영역들(WA)을 더 포함한다. 복수의 배선 영역들(WA)은 각기 복수의 투과 영역들(TA)을 둘러싸도록 위치한다. 도시하지는 않았지만, 제2 화소 영역(PA2)의 화소들(R, G, B)에 신호를 전달하기 위한 게이트선 및 데이터선 등의 신호선은 투과 영역(TA)의 투과율이 저하되지 않도록, 투과 영역들(TA)의 경계에 위치하는 배선 영역(WA)에 위치할 수 있다.
제2 화소 영역(PA2)에는 금속 차단층(BL)과 차광층(BM)이 위치하고, 금속 차단층(BL)과 차광층(BM)은 투과 영역(TA)에 위치하는 개구부(OPN)를 가진다. 금속 차단층(BL)과 차광층(BM)은 배선 영역(WA)에도 배치될 수 있다. 금속 차단층(BL)과 차광층(BM)은 투과 영역(TA)의 주변을 둘러싸도록 위치하는 배선 영역(WA)에도 위치하여, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지함으로써, 주변의 빛에 의해 광학 장치(40)의 품질이 저하되는 것을 방지할 수 있다.
도 4의 실시예에 따르면, 금속 차단층(BL)과 차광층(BM)의 개구부(OPN)는 대략 십자 형태의 평면 형태를 가지고, 십자 형태의 개구부(OPN)의 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같을 수 있다.
차단층(BL)은 금속을 포함할 수 있고, 외부로부터 유입되는 빛이 제2 화소 영역(PA2)에 유입되는 것을 방지하고, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지할 수 있다. 금속 차단층(BL)은 금속 산화물을 포함할 수도 있다.
평면상, 차광층(BM)의 가장자리는 금속 차단층(BL)의 가장자리보다 제1 간격(d1)만큼 돌출되어, 금속 차단층(BL)의 가장자리 주변에 위치하는 절연막들에 의해 빛이 회절 산란되어 금속 차단층(BL)의 주변에서 시인되는 것을 방지할 수 있다.
투과 영역(TA)은 금속 차단층(BL)으로 둘러싸여 이루어지는 제1 투과 영역(TA1)과 차광층(BM)으로 둘러싸여 이루어지는 제2 투과 영역(TA2)을 가질 수 있고, 제2 투과 영역(TA2)의 면적은 제1 투과 영역(TA1)의 면적보다 좁을 수 있다.
차단층(BL)과 차광층(BM)의 개구부(OPN)는 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같은 대략 십자 형태로 형성함으로써, 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
차단층(BL)과 차광층(BM)은 제2 화소 영역(PA2)에 신호를 전달하는 신호선들이 위치하는 배선 영역(WA)과 중첩하도록 배치되어, 배선 영역(WA)에 배치되는 신호선들로 빛이 유입되는 것을 방지하고, 신호선들 표면에서 빛이 반사되어 투과 영역(TA) 쪽에서 시인되는 것을 방지할 수 있다.
그러면, 도 3과 함께 도 5를 참고하여, 다른 한 실시예에 따른 표시 장치의 제2 화소 영역(PA2)에 대하여 설명한다. 도 5는 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도로, 도 3의 영역(A)을 확대한 도면이다.
도 3과 함께 도 5를 참고하면, 다른 한 실시예에 따른 표시 장치의 제2 화소 영역(PA2)의 금속 차단층(BL)과 차광층(BM)의 개구부(OPN)는 대략 십자 형태의 평면 형태를 가지고, 십자 형태의 개구부(OPN)의 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같을 수 있다.
차단층(BL)과 차광층(BM)의 개구부(OPN)는 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같은 대략 십자 형태로 형성함으로써, 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
평면상, 차광층(BM)의 가장자리는 금속 차단층(BL)의 가장자리보다 돌출되어, 금속 차단층(BL)의 가장자리 주변에 위치하는 절연막들에 의해 빛이 회절 산란되어 금속 차단층(BL)의 주변에서 시인되는 것을 방지할 수 있다.
금속 차단층(BL)과 차광층(BM)은 제2 화소 영역(PA2)에 신호를 전달하는 신호선들이 위치하는 배선 영역(WA)과 중첩하도록 배치되어, 배선 영역(WA)에 배치되는 신호선들로 빛이 유입되는 것을 방지하고, 신호선들 표면에서 빛이 반사되어 투과 영역(TA) 쪽에서 시인되는 것을 방지할 수 있다.
또한, 개구부(OPN)의 가장자리는 직선 형태가 아니라 오목부와 볼록부가 반복되는 엠보 형태일 수 있다. 개구부(OPN)의 가장자리를 직선 형태가 아니라 오목부와 볼록부가 반복되는 엠보 형태로 형성함으로써, 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
그러면, 도 6을 참고하여, 다른 한 실시예에 따른 표시 장치의 제2 화소 영역(PA2)에 대하여 설명한다. 도 6은 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다.
도 6을 참고하면, 금속 차단층(BL)과 차광층(BM)의 개구부(OPN)는 대략 원형의 평면 형태를 가진다. 금속 차단층(BL)과 차광층(BM)의 개구부(OPN)는 대략 타원형의 평면 형태를 가질 수도 있다.
차단층(BL)은 금속을 포함할 수 있고, 외부로부터 유입되는 빛이 제2 화소 영역(PA2)에 유입되는 것을 방지하고, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지할 수 있다.
차단층(BL)과 차광층(BM)의 개구부(OPN)를 대략 원형 또는 타원형의 평면 형태를 가지도록 형성함으로써, 금속 차단층(BL)의 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
평면상, 차광층(BM)의 가장자리는 금속 차단층(BL)의 가장자리보다 돌출되어, 금속 차단층(BL)의 가장자리 주변에 위치하는 절연막들에 의해 빛이 회절 산란되어 금속 차단층(BL)의 주변에서 시인되는 것을 방지할 수 있다.
금속 차단층(BL)과 차광층(BM)은 제2 화소 영역(PA2)에 신호를 전달하는 신호선들이 위치하는 배선 영역(WA)과 중첩하도록 배치되어, 배선 영역(WA)에 배치되는 신호선들로 빛이 유입되는 것을 방지하고, 신호선들 표면에서 빛이 반사되어 투과 영역(TA) 쪽에서 시인되는 것을 방지할 수 있다.
도 7을 참고하여, 한 실시예에 따른 표시 장치의 표시 영역(DA1, DA2)의 한 화소의 화소 회로에 대하여 설명한다. 도 7은 한 실시예에 따른 표시 장치의 한 화소의 회로도이다.
도 7에 도시한 바와 같이, 일 실시예에 따른 표시 장치의 하나의 화소(PX)는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔선(151), 제2 스캔선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔선(151)은 게이트 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔선(152)은 제1 스캔선(151)의 신호와 동일한 타이밍에 제1 스캔선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔선(151)에 부극성의 전압이 인가될 때, 제2 스캔선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 산화물 반도체를 포함하는 산화물 트랜지스터 및 다결정 반도체를 포함하는 다결정 트랜지스터를 포함할 수 있다. 예를 들면, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 트랜지스터로 이루어질 수 있고, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 다결정 트랜지스터로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 트랜지스터가 모두 다결정 트랜지스터로 이루어질 수도 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
그러면, 도 8 및 도 9를 참고하여, 한 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역에 대하여 보다 구체적으로 설명한다. 도 8은 한 실시예에 따른 표시 장치의 제1 표시 영역의 단면도이고, 도 9는 한 실시예에 따른 표시 장치의 제2 표시 영역의 단면도이다.
도 8 및 도 9에 도시한 실시예에 따르면, 설명의 편의를 위하여 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2), 제2 트랜지스터(TR2)에 연결된 발광 다이오드(LED)를 위주로 도시하였으나, 이에 한정되지 않으며 앞서 도 7을 참고로 설명한 바와 같이, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2) 외에 다른 트랜지스터들을 포함할 수 있다. 제1 트랜지스터(TR1)는 스위칭 트랜지스터일 수 있고, 제2 트랜지스터(TR2)는 구동 트랜지스터일 수 있으나, 이에 한정되지 않는다.
먼저 도 8을 참고하면, 한 실시예에 따른 표시 장치의 제1 표시 영역(DA1)의 제1 화소 영역(PA1)은 표시부(1000), 터치부(2000), 반사 방지부(3000)를 포함한다. 표시부(1000)와 반사 방지부(3000) 사이에 터치부(2000)가 위치할 수 있다.
기판(SB)은 폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머 또는 유리 등의 절연 물질을 포함할 수 있고 광학적으로 투명할 수 있다.
기판(SB)은 서로 중첩하는 제1 투명층(도시하지 않음)과 제2 투명층(도시하지 않음), 그리고 제1 투명층과 제2 투명층 사이에 위치하는 제1 배리어층(도시하지 않음)을 포함할 수 있다.
제1 투명층과 제2 투명층은 폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머를 포함할 수 있다. 제1 투명층과 제2 투명층은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다.
제1 배리어층은 수분 등의 침투를 방지할 수 있고, 예를 들어 실리콘산화물(SiOx), 실리콘질화물(SiNx), 그리고 실리콘질산화물(SiOxNy)과 같은 무기 절연 물질을 포함할 수 있다. 제1 배리어층은 비정질 실리콘(Si)을 포함할 수 있다.
기판(SB) 위에는 제2 배리어층(barrier layer)(1101)이 위치할 수 있다.
제2 배리어층(1101)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 제2 배리어층(1101)은 실리콘산화물, 실리콘질화물, 실리콘질산화물, 비정질 실리콘 중 적어도 하나를 포함할 수 있다.
제2 배리어층(1101) 위에는 버퍼층(111)이 위치한다.
버퍼층(111)은 기판(SB)과 반도체층(130) 사이에 위치하여 다결정 규소를 형성하기 위한 결정화 공정 시 기판(SB)으로부터 불순물을 차단하여 다결정 규소의 특성을 향상시킬 수 있다.
버퍼층(111)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 그리고 실리콘질산화물(SiOxNy)과 같은 무기 절연 물질을 포함할 수 있다. 버퍼층(111)은 비정질 실리콘(Si)을 포함할 수 있다.
버퍼층(111) 위에는 제2 반도체(130)가 위치할 수 있다. 제2 반도체(130)는 다결정 실리콘 물질을 포함할 수 있다. 즉, 제2 반도체(130)는 다결정 반도체로 이루어질 수 있다. 제2 반도체(130)는 소스 영역(131), 채널 영역(132) 및 드레인 영역(133)을 포함할 수 있다.
제2 반도체(130)의 소스 영역(131)은 제2 소스 전극(SE2)과 연결될 수 있고, 제2 반도체(130)의 드레인 영역(133)은 제2 드레인 전극(DE2)과 연결될 수 있다.
제2 반도체(130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함 하는 단일층 또는 다층 구조일 수 있다.
제1 게이트 절연막(141) 위에는 제2 게이트 하부 전극(GE2_L)이 위치할 수 있다. 제2 게이트 하부 전극(GE2_L)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 하부 전극(GE2_L) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘산화물, 실리콘질산화물을 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 절연막(142) 위에는 제2 게이트 상부 전극(GE2_U)이 위치할 수 있다. 제2 게이트 하부 전극(GE2_L)과 제2 게이트 상부 전극(GE2_U)은 제2 게이트 절연막(142)을 사이에 두고 중첩할 수 있다. 제2 게이트 상부 전극(GE2_U)과 제2 게이트 하부 전극(GE2_L)은 제2 게이트 전극(GE2)을 구성한다. 제2 게이트 전극(GE2)은 제2 반도체(130)의 채널 영역(132)과 기판(SB)에 수직한 방향으로 중첩할 수 있다.
제2 게이트 상부 전극(GE2_U)과 게이트선(GL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 절연막(142) 위에는 제2 게이트 상부 전극(GE2_U) 및 게이트선(GL)과 같은 층으로 이루어진 금속층(BML)이 위치할 수 있고, 금속층(BML)은 뒤에서 설명할 제1 트랜지스터(TR1)와 중첩할 수 있다. 금속층(BML)은 구동 전압선, 또는 제1 트랜지스터(TR1)의 게이트 전극이나 소스 전극과 연결되어, 하부 게이트 전극의 역할을 할 수도 있다.
제2 반도체(130), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 트랜지스터(TR2)를 구성한다. 제2 트랜지스터(TR2)는 발광 다이오드(LED)와 연결된 구동 트랜지스터일 수 있고, 다결정 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제2 게이트 전극(GE2) 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제1 층간 절연막(161)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다. 이때, 제1 층간 절연막(161)에서 실리콘질화물을 포함하는 층이 실리콘산화물을 포함하는 층보다 기판(SB)에 가까이 위치할 수 있다.
제1 층간 절연막(161) 위에는 제1 반도체(135)가 위치할 수 있다. 제1 반도체(135)는 금속층(BML)과 중첩할 수 있다.
제1 반도체(135)는 산화물 반도체를 포함할 수 있다. 산화물 반도체는 산화 인듐(In), 산화 주석(Sn), 산화 아연(Zn), 산화 하프늄(Hf), 산화 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 예를 들면, 제1 반도체(135)는 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
제1 반도체(135)는 채널 영역(137)과 채널 영역(137)의 양 옆에 위치하는 소스 영역(136) 및 드레인 영역(138)을 포함할 수 있다. 제1 반도체(135)의 소스 영역(136)은 제1 소스 전극(SE1)과 연결될 수 있고, 제1 반도체(135)의 드레인 영역(138)은 제1 드레인 전극(DE1)과 연결될 수 있다.
제1 반도체(135) 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다.
도시한 실시예에서, 제3 게이트 절연막(143)은 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 따라서, 제3 게이트 절연막(143)은 제1 반도체(135)의 소스 영역(136), 채널 영역(137) 및 드레인 영역(138)의 상부면 및 측면을 덮고 있다.
제3 게이트 절연막(143)이 소스 영역(136) 및 드레인 영역(138)의 상부면을 덮고 있지 않다면, 제1 반도체(135)의 일부 물질이 제3 게이트 절연막(143)의 측면으로 이동할 수도 있다. 본 실시예에서는 제3 게이트 절연막(143)이 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치함으로써, 금속 입자의 확산에 따른 제1 반도체(135)와 제1 게이트 전극(GE1)의 단락을 방지할 수 있다.
그러나 실시예들은 이에 한정되지 아니하고, 제3 게이트 절연막(143)은 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치하지 않을 수도 있다. 예를 들면, 제3 게이트 절연막(143)은 제1 게이트 전극(GE1)과 제1 반도체(135) 사이에만 위치할 수도 있다. 즉, 제3 게이트 절연막(143)은 제1 반도체(135)의 채널 영역(137)과 중첩하고, 소스 영역(136) 및 드레인 영역(138)과는 중첩하지 않을 수 있다. 이를 통해, 고해상도를 구현하는 과정에서 반도체의 채널의 길이가 줄어들 수 있다.
제3 게이트 절연막(143) 위에는 제1 게이트 전극(GE1)이 위치할 수 있다.
제1 게이트 전극(GE1)은 제1 반도체(135)의 채널 영역(137)과 기판(SB)에 수직한 방향으로 중첩할 수 있다. 제1 게이트 전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제1 게이트 전극(GE1)은 티타늄을 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함할 수 있고, 티타늄을 포함하는 하부층은 상부층의 건식 식각 시 식각 기체인 플르오린(F)이 확산되는 것을 방지할 수 있다.
제1 반도체(135), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 트랜지스터(TR1)를 구성한다. 제1 트랜지스터(TR1)는 제2 트랜지스터(TR2)의 스위칭을 위한 스위칭 트랜지스터일 수 있고, 산화물 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제1 게이트 전극(GE1) 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 층간 절연막(162)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다.
제2 층간 절연막(162) 위에는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 그리고 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 위치할 수 있다. 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 알루미늄(Al), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 티타늄, 몰리브덴, 크롬, 및 탄탈륨 등 내화성 금속(refractory metal) 또는 이들의 합금을 포함하는 하부막, 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속을 포함하는 중간막, 티타늄, 몰리브덴, 크롬, 및 탄탈륨 등 내화성 금속을 포함하는 상부막의 삼중막 구조일 수 있다.
제1 소스 전극(SE1)은 제1 반도체(135)의 소스 영역(136)과 연결될 수 있고, 제1 드레인 전극(DE1)은 제1 반도체(135)의 드레인 영역(138)과 연결될 수 있다.
제2 소스 전극(SE2)은 제2 반도체(130)의 소스 영역(131)과 연결될 수 있고, 제2 드레인 전극(DE2)은 제2 반도체(130)의 드레인 영역(133)과 연결될 수 있다.
제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 위에는 제1 절연층(170)이 위치할 수 있다. 제1 절연층(170)은 유기막 또는 무기막일 수 있다. 예를 들어, 제1 절연층(170)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 절연층(170) 위에는 연결 전극(CE)과 데이터선(171), 구동 전압선(172)이 위치할 수 있다. 연결 전극(CE)과 데이터선(DL)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
연결 전극(CE)은 제2 드레인 전극(DE2)과 연결된다.
제1 절연층(170), 연결 전극(CE)과 데이터선(DL) 위에는 제2 절연층(180)이 위치할 수 있다. 제2 절연층(180)은 그 위에 형성될 발광층의 발광 효율을 높이기 위해 단차를 없애고 평탄화하는 역할을 할 수 있다. 제2 절연층(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제2 절연층(180) 위에는 화소 전극(191)이 위치할 수 있다. 화소 전극(191)은 제2 절연층(180)의 접촉구를 통해 제2 드레인 전극(DE2)과 연결될 수 있다.
화소 전극(191)은 화소(PX)마다 개별적으로 제공될 수 있다. 화소 전극(191)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 화소 전극(191)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 화소 전극(191)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
화소 전극(191) 위에는 화소 정의막(350)이 위치할 수 있다. 화소 정의막(350)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 화소 정의막(350)은 블랙 염료를 포함하여 빛을 투과하지 않을 수 있다.
화소 정의막(350)에는 화소 개구부(365A, 365B, 365C)가 형성되어 있으며, 화소 정의막(350)의 화소 개구부(365A, 365B, 365C)는 화소 전극(191)과 중첩할 수 있다. 화소 정의막(350)의 화소 개구부(365A, 365B, 365C) 내에는 발광층(370A, 370B, 370C)이 위치할 수 있다.
발광층(370A, 370B, 370C)은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 물질층을 포함할 수 있다. 발광층(370A, 370B, 370C)은 서로 다른 색의 광을 내는 복수의 물질층이 적층된 구조를 가질 수도 있다.
예를 들어, 발광층(370A, 370B, 370C)은 유기 발광층일 수 있고, 유기 발광층은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층일 수 있다. 유기 발광층이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(191) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
발광층(370A, 370B, 370C) 및 화소 정의막(350) 위에는 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 모든 화소(PX)에 공통으로 제공될 수 있고, 비표시 영역(PA)의 공통 전압 전달부(27)를 통해 공통 전압(ELVSS)을 인가받을 수 있다.
공통 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
화소 전극(191), 발광층(370A, 370B, 370C) 및 공통 전극(270)은 발광 다이오드(LED)를 이룰 수 있다. 여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다.
화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
실시예에 따른 표시 장치의 스위칭 트랜지스터의 일부인 제1 트랜지스터(TR1)가 산화물 반도체를 포함할 수 있고, 구동 트랜지스터인 제2 트랜지스터(TR2)가 다결정 반도체를 포함할 수 있다. 고속 구동을 위해 기존의 약 60Hz의 주파수를 약 120Hz로 높임으로써 동영상의 움직임을 더 자연스럽게 표현할 수 있으나, 이로 인해 소비 전력이 증가하게 된다. 높아진 소비 전력을 보상하기 위해 정지 영상을 구동할 때의 주파수를 낮출 수 있다. 예를 들면, 정지 영상 구동시 약 1Hz로 구동할 수 있다. 이처럼 주파수가 낮아지는 경우 누설 전류가 발생할 수 있다. 일 실시예에 의한 표시 장치에서는 스위칭 트랜지스터인 제1 트랜지스터(TR1)가 산화물 반도체를 포함하도록 함으로써, 누설 전류를 최소화할 수 있다. 또한, 구동 트랜지스터인 제2 트랜지스터(TR2)가 다결정 반도체를 포함하도록 함으로써, 높은 전자이동도를 가질 수 있다. 즉, 스위칭 트랜지스터와 구동 트랜지스터가 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있으며 높은 신뢰성을 가질 수 있다.
공통 전극(270) 위에 봉지층(600)이 위치한다. 봉지층(600)은 표시부(1000)의 상부면 뿐만 아니라 측면까지 덮어 표시부(1000)을 밀봉할 수 있다. 봉지층(600)은 표시 영역(DA)의 전면에 위치하고, 표시 영역(DA)에서 연장되어 비표시 영역(PA)에 봉지층(600)의 끝단이 위치할 수 있다.
유기 발광 소자와 같은 발광층은 수분과 산소에 매우 취약하므로, 봉지층(600)이 표시부(1000)을 밀봉하여 외부의 수분 및 산소의 유입을 차단한다. 봉지층(600)은 복수의 층을 포함할 수 있고, 그 중 무기막과 유기막을 모두 포함하는 복합막으로 형성될 수 있다. 예를 들면, 봉지층(600)은 제1 봉지 무기막, 봉지 유기막, 제2 봉지 무기막이 순차적으로 형성된 3중층으로 이루어질 수 있고, 제1 봉지 무기막과 제2 봉지 무기막은 무기 물질을 포함할 수 있고, 봉지 유기막은 유기 물질을 포함할 수 있다.
봉지층(600) 위에 터치부(2000)가 위치한다.
터치부(2000)에 대하여 간략하게 설명한다. 봉지층(600) 위에 제3 절연층(710)이 위치한다. 제3 절연층(710)은 금속 산화물, 금속 산질화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물 등의 무기층이나 유기층으로 이루어질 수 있다. 제3 절연층(710)은 봉지층(600)을 덮어 봉지층(600)을 보호하고, 투습을 방지할 수 있다. 또한, 제3 절연층(710)은 공통 전극(270)과 터치 전극 사이의 기생 커패시턴스를 줄이는 역할을 할 수 있다.
제3 절연층(710) 위에 제1 터치 셀 연결부(452)가 위치하고, 제1 터치 셀 연결부(452) 위에 제4 절연층(720)이 위치한다. 제4 절연층(720)은 금속 산화물, 금속 산질화물, 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물 등의 무기층이나 유기층으로 이루어질 수 있다.
제4 절연층(720) 위에 제1 터치 셀(TE)이 위치한다. 또한, 도시하지는 않았지만, 제4 절연층(720) 위에 제2 터치 셀 및 제2 터치 셀 연결부도 위치할 수 있다. 이 때, 제1 터치 셀(TE)과 제2 터치 셀 중 어느 하나는 감지 입력 전극이고, 다른 하나는 감지 출력 전극일 수 있다. 제1 터치 셀(TE)과 제2 터치 셀은 전기적으로 서로 분리될 수 있으며, 서로 중첩하지 않도록 분산되어 메쉬 형태로 배치될 수 있다. 제1 터치 셀(TE)은 제1 터치 셀 연결부(452)에 의해 서로 연결될 수 있고, 제2 터치 셀은 제2 터치 셀 연결부에 의해 서로 연결될 수 있다.
제1 터치 셀(TE)과 제2 터치 셀(도시하지 않음) 위에 터치 셀 보호막(430)이 위치할 수 있다. 터치 셀 보호막(430)은 제1 터치 셀(TE) 및 제2 터치 셀(도시하지 않음)이 외부로 노출되지 않도록 덮어 제1 터치 셀(TE) 및 제2 터치 셀(도시하지 않음)을 보호할 수 있다. 터치 셀 보호막(430)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiO2) 등의 무기물 또는 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계 수지(polyimides resin), 아크릴계 유기물을 포함할 수 있다.
터치부(2000) 위에 반사 방지부(3000)가 위치한다.
반사 방지부(3000)는 차광층(520)과 색필터(530A, 530B, 530C)를 포함한다.
차광층(520)은 표시부(1000)의 화소 정의막(350)과 중첩하고, 화소 정의막(350)보다 폭이 좁을 수 있다. 차광층(520)은 비표시 영역(PA)의 전반에 위치할 수 있다.
차광층(520)은 화소 정의막(350)의 화소 개구부(365)와 중첩하는 복수의 개구부(521)를 가지고, 각 개구부(521)는 화소 개구부(365)와 중첩한다. 차광층(520)의 개구부(521)의 폭은 각기 중첩하는 화소 개구부(365)의 폭보다 넓을 수 있다.
색필터(530A, 530B, 530C)는 차광층(520) 위에 위치한다. 각 색필터(530A, 530B, 530C)의 대부분은 차광층(520)의 개구부(521)에 위치한다. 복수의 색필터(530A, 530B, 530C) 위에는 제5 절연층(540)이 위치할 수 있다.
반사 방지부(3000)는 외부로부터 입사되는 외광이 배선 등에 의해 반사되어 시인되는 것을 방지한다. 반사 방지부(3000)의 차광층(520)은 비표시 영역(PA)과 표시 영역(DA)의 발광 영역 가장자리에 중첩하도록 위치하여, 입사되는 외광을 흡수하여 발광 영역으로 입사되는 것을 줄인다. 이에 의해 외광이 반사되어 시인되는 정도를 줄일 수 있다.
반사 방지부(3000)의 색필터(530A, 530B, 530C)는 외부로부터 입사되는 외광이 화소 정의막(350) 등으로 입사된 후 반사되어 시인되는 것을 감소시킨다. 색필터(530A, 530B, 530C)는 빛을 완전히 차단하지 않기 때문에, 발광층(370)에서 발광된 빛의 효율을 줄이지 않으면서, 외광의 반사광이 시인되는 것을 방지할 수 있다.
일반적으로 외광의 반사광의 시인을 방지하기 위하여, 편광층을 이용할 수 있으나, 이는 발광층에서 발광된 빛의 효율을 낮추게 된다. 그러나, 실시예에 따르면, 반사 방지부(3000)를 통해 발광층(370)에서 발광된 빛의 효율을 줄이지 않으면서, 외광의 반사광이 시인되는 것을 방지할 수 있다.
다음으로, 도 9를 참고하면, 한 실시예에 따른 표시 장치의 제2 표시 영역(DA2)은 영상을 표시할 수 있는 제2 화소 영역(PA2)과 투과 영역(TA), 제2 화소 영역(PA2) 주변에 위치하는 배선 영역(WA)을 포함한다.
영상을 표시할 수 있는 제2 화소 영역(PA2)의 층간 구조는 앞서 도 8을 참고로 설명한 실시예에 따른 표시 장치의 제1 화소 영역(PA1)의 층간 구조와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 9에 도시한 바와 같이, 제2 배리어층(1101) 위에는 금속 차단층(BL)이 위치한다. 금속 차단층(BL)은 기판(110) 하부로부터 빛이 유입되어 시인되는 것을 방지할 수 있다. 특히 금속 차단층(BL)층은 투과 영역(TA)을 제외한 제2 화소 영역(PA2)과 배선 영역(WA)에 위치하여, 투과 영역(TA) 주변의 빛샘을 방지하여, 투과 영역(TA) 아래에 위치하는 전자 기기의 불필요한 외부 빛에 의한 성능 저하를 방지할 수 있다.
차단층(BL)은 검은색을 가지는 물질을 포함하는 유기물질, 금속 산화물, 또는 금속을 포함할 수 있다.
제2 배리어층(1101)과 금속 차단층(BL) 위에는 버퍼층(111)이 위치할 수 있다.
버퍼층(111)부터 제5 절연층(540)까지의 구성들은 도 8에 도시한 실시예에 따른 구성들과 동일하다.
차광층(520)은 발광층(370)과 중첩하는 개구부를 가질 수 있고, 차광층(520)의 개구부에 색필터(530)가 위치할 수 있다. 제2 화소 영역(PA2)의 가장자리 부분에 위치하는 차광층(520)은 배선 영역(WA) 쪽으로 확장되어 금속 차단층(BL)의 가장자리보다 확장된 차광층(BM)을 이룬다.
제2 화소 영역(PA2)에 위치하는 금속 차단층(BL)은 배선 영역(WA)에도 위치한다. 배선 영역(WA)에는 게이트선(GL)과 데이터선(DL)이 위치할 수 있다.
투과 영역(TA)은 제2 화소 영역(PA2)에 위치하는 금속 차단층(BL)의 가장자리 부분이 이루는 제1 투과 영역(TA1)과 제2 화소 영역(PA2)에 위치하는 차광층(BM)의 가장자리 부분이 이루는 제2 투과 영역(TA2)을 가질 수 있다.
평면상, 차광층(BM)은 금속 차단층(BL)의 가장자리보다 확장되어, 제2 투과 영역(TA2)의 면적은 제1 투과 영역(TA1)의 면적보다 좁을 수 있고, 투과 영역(TA)의 개구부(OPN)의 면적은 제2 투과 영역(TA2)의 면적과 거의 같을 수 있다.
제1 투과 영역(TA1)에서는 제2 화소 영역(PA2)에 위치하는 위치하는 복수의 절연층들(141, 142, 143, 161, 162)가 제거될 수 있으나, 금속 차단층(BL)의 측면에는 복수의 절연층들(141, 142, 143, 161, 162)의 일부분이 위치할 수 있다.
차단층(BL)의 측면을 복수의 절연층들(141, 142, 143, 161, 162)의 일부분으로 덮어 보호함으로써, 금속 차단층(BL)이 제조 공정 중 부식되는 것을 방지할 수 있다.
제2 화소 영역(PA2)에 위치하는 금속 차단층(BL)과 차광층(BM)이 제거된 개구부(OPN)를 가지는 투과 영역(TA1, TA2)이 위치하고, 기판(SB)의 배면에 위치할 수 있는 광학 장치(도시하지 않음)를 통해 빛이 투과될 수 있다. 광학 장치는 센서, 카메라, 플래시 등일 수 있다.
이 때, 제1 투과 영역(TA1)의 가장자리 부분에 위치하는 복수의 절연층들(141, 142, 143, 161, 162)의 막 두께 및 막 특성 차이에 의해, 빛이 회절 또는 산란되어, 외부에서 인식될 수 있고, 이에 의해 광학 장치의 성능이 저하될 수 있다.
그러나, 실시예에 따른 표시 장치에서, 평면상, 차광층(BM)의 가장자리는 금속 차단층(BL)의 가장자리보다 돌출되어, 금속 차단층(BL)의 가장자리 주변에 위치하는 절연층들(141, 142, 143, 161, 162)의 가장자리를 가릴 수 있고, 이에 의해 금속 차단층(BL)의 가장자리 주변에서 빛이 회절 산란되어 시인되는 것을 방지할 수 있다.
앞서 설명한 실시예들에 따른 금속 차단층(BL) 및 차광층(BM)과 투과 영역(TA)의 개구부(OPN)의 형상에 관한 특징은 본 실시예에 모두 적용 가능하다.
앞서 설명한 봉지층(600)은 표시 영역(DA1, DA2)의 발광 다이오드(LED)와 화소 정의막(350), 투과 영역(TA)을 포함하는 전체 영역에 위치하여 기판(SB) 전면을 덮는다.
제1 절연층(170)과 제2 절연층(180)은 투과 영역(TA)에도 잔존하여, 봉지층(600) 아래에 위치하는 층들의 평탄화에 도움을 줄 수 있다.
이처럼, 제1 절연층(170)과 제2 절연층(180)이 투과 영역(TA1, TA2)에 잔존하여, 투과 영역(TA1, TA2)의 평탄화도가 높아지고, 이에 의해 광학 장치의 광학 특성이 향상될 수 있다.
앞서 설명한 바와 같이, 투과 영역(TA1, TA2)의 차광층(BM)의 가장자리는 금속 차단층(BL)의 가장자리보다 돌출된다.
평면상, 금속 차단층(BL)의 가장자리와 차광층(BM)의 가장자리 사이의 제1 간격(d1)은 배선 영역(WA)의 게이트선(GL)의 가장자리와 금속 차단층(BL)의 가장자리 사이의 최소 간격인 제2 간격(d2), 배선 영역(WA)의 데이터선(DL)의 가장자리와 금속 차단층(BL)의 가장자리 사이의 최소 간격인 제3 간격(d3)보다 길 수 있다. 또한, 평면상, 금속 차단층(BL)의 가장자리와 차광층(BM)의 가장자리 사이의 제1 간격(d1)은 화소 정의막(350)의 가장자리와 금속 차단층(BL)의 가장자리 사이의 최소 간격인 제4 간격(d4)보다 좁을 수 있다.
투과 영역(TA1, TA2)의 차광층(BM)의 가장자리는 금속 차단층(BL)의 가장자리보다 돌출되어, 금속 차단층(BL)의 가장자리 주변에 위치하는 절연층들(141, 142, 143, 161, 162)의 가장자리를 가릴 수 있는 바, 평면상, 금속 차단층(BL)의 가장자리와 차광층(BM)의 가장자리 사이의 제1 간격(d1)은 금속 차단층(BL)과 절연층들(141, 142, 143, 161, 162)의 가장자리 사이의 최소 간격인 제5 간격(d5)보다 넓을 수 있다.
이처럼, 본 실시예에 따른 표시 장치는 차광층(520)과 색필터(530)를 포함하는 반사 방지부를 통해 외광의 반사광의 시인을 방지함으로써, 발광층(370)에서 발광된 빛의 효율을 줄이지 않으면서, 외광의 반사광이 시인되는 것을 방지할 수 있다.
차광층(520)과 색필터(530)를 포함하는 반사 방지부는 제2 표시 영역(DA2)의 투과 영역(TA)에서 제거되어, 광학 장치의 효율을 높일 수 있다.
또한, 금속 차단층(BL)은 기판(SB)의 아래, 즉 기판(SB)의 배면 쪽에서 입사되는 빛을 차단하여, 투과 영역(TA)의 기판(SB)의 배면에 위치하는 광학 장치가 사용자에게 잘 인식될 수 있도록 하여, 광학 장치의 광학 특성을 높일 수 있고, 반사 방지부의 차광층(520) 중 금속 차단층(BL)의 가장자리보다 확장된 차광층(BM)은 금속 차단층(BL)의 가장자리 주변에 위치하는 절연층들(141, 142, 143, 161, 162)의 가장자리를 가릴 수 있고, 이에 의해 금속 차단층(BL)의 가장자리 주변에서 빛이 회절 산란되어 시인되는 것을 방지할 수 있다.
또한, 제1 절연층(170)과 제2 절연층(180)은 투과 영역(TA)에도 잔존하여, 투과 영역(TA1, TA2)의 평탄화도가 높아지고, 이에 의해 광학 장치의 광학 특성이 향상될 수 있다.
그러면, 도 10을 참고하여, 다른 한 실시예에 따른 표시 장치의 제2 표시 영역에 대하여 설명한다. 도 10은 다른 한 실시예에 따른 표시 장치의 제2 표시 영역의 단면도이다. 본 실시예에 따른 표시 장치의 제2 표시 영역은 앞서 도 8 및 도 9를 참고로 설명한 실시예에 따른 표시 장치의 제2 표시 영역과 유사하다. 동일한 구성 요소에 관한 구체적인 설명은 생략한다.
도 10을 참고하면, 본 실시예에 따른 표시 장치의 제2 표시 영역은, 도 9에 도시한 실시예에 따른 표시 장치의 제2 표시 영역과 다르게, 화소 정의막(350) 위에 위치하는 스페이서(SP)를 더 포함할 수 있다.
스페이서(SP)는 화소 정의막(350) 위에 위치하고, 평면상, 제2 화소 영역(PA2)과 투과 영역(TA) 사이에 위치할 수 있다.
스페이서(SP)는 유기물을 포함할 수 있다.
스페이서(SP)는 후속 공정에서 사용되는 마스크를 지지하여, 마스크의 처짐에 의해 발광층(370)에 불량이 발생하는 것을 방지할 수 있다.
앞서 설명한 바와 같이, 스페이서(SP)는 화소 정의막(350) 위에 위치하고, 평면상, 제2 화소 영역(PA2)과 투과 영역(TA) 사이에 위치하고, 평면상, 스페이서(SP)와 발광층(370) 사이의 최소 간격인 제6 간격(d6)은 약 7㎛이상일 수 있다.
만일 스페이서(SP)와 발광층(370) 사이의 제6 간격(d6)이 가까울 경우, 유기물을 포함하는 스페이서(SP)에서 발생할 수 있는 아웃 개싱(outgassing)에 의하여 발광층(370)의 수명이 저하될 수 있다.
일반적으로, 스페이서(SP)는 서로 인접한 발광층(370) 사이에 형성되는데, 이 경우, 스페이서(SP)와 발광층(370) 사이에 소정 간격을 이루기 어려워 스페이서(SP)에서 발생할 수 있는 아웃 개시에 의해 발광층(370)의 수명이 저하될 수 있다. 또한, 서로 인접한 발광층(370) 사이의 간격이 좁아, 스페이서(SP)가 형성될 수 있는 영역 확보가 어렵고, 일정한 두께를 가지는 스페이서(SP)를 형성하기 어려울 수 있다.
그러나, 실시예에 따른 표시 장치에 따르면, 스페이서(SP)는 제2 화소 영역(PA2)의 인접한 발광층(370)들 사이에 위치하지 않고, 제2 화소 영역(PA2)과 투과 영역(TA) 사이에 위치하기 때문에, 평면상, 스페이서(SP)와 발광층(370) 사이의 최소 간격인 제6 간격(d6)은 약 7㎛이상 유지할 수 있고, 스페이서(SP)가 형성될 수 있는 영역이 상대적으로 넓어, 원하는 두께의 스페이서(SP)를 형성할 수 있다.
앞서 설명한 실시예에 따른 표시 장치의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 11 내지 도 13과 함께 도 14를 참고하여, 실시예에 따른 표시 장치의 스페이서(SP)의 위치 및 형태에 대하여 보다 구체적으로 설명한다. 도 11 내지 도 13은 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이고, 도 14는 종래 기술에 따른 표시 장치의 제2 화소 영역의 개략적인 확대도이다. 도 11 내지 도 13은 도 5의 B 영역을 확대한 도면이다.
도 11을 참고하면, 스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치한다. 스페이서(SP)는 금속 차단층(BL)의 가장자리에 인접하여 배치된다.
스페이서(SP)는 대략 삼각형 형태의 평면 형태를 가질 수 있다.
스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치함으로써, 도 14의 종래 기술과 같이, 스페이서(SP1)가 제2 표시 영역(DA2)의 제2 화소 영역(PA2) 들의 화소(PX)들 사이에 위치하는 경우와 비교하여, 스페이서(SP)와 화소(PX) 사이에 충분한 간격을 유지할 수 있고, 스페이서가 형성되는 부분의 면적이 넓어서 소정 두께를 가지는 스페이서(SP) 형태를 형성하기 쉽다.
또한, 스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치함으로써, 스페이서(SP)와 화소(PX) 사이에 충분한 간격을 유지할 수 있어 스페이서(SP)에서 발생 가능한 아웃 게싱에 따른 발광층의 품질 저하를 방지할 수 있다.
다음으로, 도 12를 참고하면, 스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치한다. 스페이서(SP)는 금속 차단층(BL)의 가장자리에 인접하여 배치된다.
스페이서(SP)는 대략 사각형 형태의 평면 형태를 가질 수 있다.
스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치함으로써, 스페이서(SP)와 화소(PX) 사이에 충분한 간격을 유지할 수 있어 스페이서(SP)에서 발생 가능한 아웃 게싱에 따른 발광층의 품질 저하를 방지할 수 있고, 스페이서가 형성되는 부분의 면적이 넓어서 소정 두께를 가지는 스페이서(SP) 형태를 형성하기 쉽다.
도 11 및 도 12에서 도시한 스페이서(SP)의 형태는 그 예로서, 실시예에 따른 표시 장치의 스페이서의 형태는 이에 한정되지 않으며, 소정의 다각형 형태의 평면 형태를 가지도록 변형될 수 있다.
다음으로, 도 13을 참고하면, 스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치한다. 스페이서(SP)는 금속 차단층(BL)의 가장자리에 인접하여 배치된다.
스페이서(SP)는 대략 타원 형태의 평면 형태를 가질 수 있다.
스페이서(SP)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2)과 개구부(OPN)를 가지는 투과 영역(TA) 사이에 위치함으로써, 스페이서(SP)와 화소(PX) 사이에 충분한 간격을 유지할 수 있어 스페이서(SP)에서 발생 가능한 아웃 게싱에 따른 발광층의 품질 저하를 방지할 수 있고, 스페이서가 형성되는 부분의 면적이 넓어서 소정 두께를 가지는 스페이서(SP) 형태를 형성하기 쉽다.
도 13에서 도시한 스페이서(SP)의 형태는 그 예로서, 실시예에 따른 표시 장치의 스페이서의 형태는 이에 한정되지 않으며, 원형 등과 같은 다양한 곡면 형태의 평면 형태를 가지도록 변형될 수 있다.
앞서 설명한 바와 같이, 도 14에 도시한 종래 기술에 따른 표시 장치에서, 스페이서(SP1)는 제2 표시 영역(DA2)의 제2 화소 영역(PA2) 들의 화소(PX)들 사이에 위치한다. 이처럼, 스페이서(SP1)가 제2 표시 영역(DA2)의 제2 화소 영역(PA2) 들의 화소(PX)들 사이에 위치할 경우, 스페이서(SP)와 화소(PX) 사이에 충분한 간격을 유지하기 어려워 스페이서(SP)에서 발생 가능한 아웃 게싱에 따른 발광층의 품질 저하를 방지하기 어렵고, 스페이서가 형성되는 부분의 면적이 좁아짐에 따라, 소정 두께를 가지는 스페이서(SP1)를 형성하기 어렵다.
그러면, 도 15를 참고하여, 다른 한 실시예에 따른 표시 장치의 제2 표시 영역에 대하여 설명한다. 도 15는 다른 실시예에 따른 표시 장치의 제2 표시 영역의 단면도이다. 본 실시예에 따른 표시 장치의 제2 표시 영역은 앞서 도 10을 참고로 설명한 실시예에 따른 표시 장치의 제2 표시 영역과 유사하다. 동일한 구성 요소에 관한 구체적인 설명은 생략한다.
도 15를 참고하면, 본 실시예에 따른 표시 장치의 제2 표시 영역은 화소 정의막(350) 위에 위치하는 스페이서(SP)를 포함할 수 있다.
스페이서(SP)는 화소 정의막(350) 위에 위치하고, 평면상, 제2 화소 영역(PA2)과 투과 영역(TA) 사이에 위치할 수 있다. 앞서 도 10을 참고로 설명한 실시예에 따른 표시 장치의 스페이서(SP)의 많은 특징들은 본 실시예에 따른 표시 장치의 스페이서(SP)에 모두 적용 가능한 바, 스페이서(SP)에 대한 구체적인 설명은 생략한다.
앞서 도 10을 참고로 설명한 실시예에 따른 표시 장치와 다르게, 본 실시예에 따른 표시 장치에 따르면, 차광층(520)과 색필터(530)를 포함하는 반사 방지부를 포함하지 않을 수 있다.
앞서 설명한 실시예에 따른 표시 장치의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 16 및 도 17을 참고하여, 한 실험예에 대하여 설명한다. 도 16은 한 실험예의 결과를 나타내는 이미지이고, 도 17은 한 실험예의 결과를 나타내는 그래프이다.
본 실험예에서는 실시예에 따른 표시 장치와 같이 제2 표시 영역(DA2)의 투과 영역(TA)에서 제1 절연층(170)과 제2 절연층(180)을 제거하지 않고, 투과 영역(TA)에도 제1 절연층(170)과 제2 절연층(180)을 형성한 후, 제2 표시 영역(DA2)의 투과 영역(TA)에서 표면이 평탄화 되었는 지 여부를 전자 현미경 사진으로 측정하여 그 결과를 도 16에 도시하였다. 또한, 제2 표시 영역(DA2)의 투과 영역(TA)에서 제1 절연층(170)과 제2 절연층(180)을 제거한 제1 경우(a)와, 실시예에 따른 표시 장치와 같이 제2 표시 영역(DA2)의 투과 영역(TA)에서 제1 절연층(170)과 제2 절연층(180)을 제거하지 않는 제2 경우들(b, c, d)에 대하여 광학 장치의 MTF(Modulation Transfer Function)을 측정하였고 그 결과를 도 17에 도시하였다.
도 16을 참고하면, 실시예에 따른 표시 장치와 같이 제2 표시 영역(DA2)의 투과 영역(TA)에서 제1 절연층(170)과 제2 절연층(180)을 제거하지 않고, 투과 영역(TA)에도 제1 절연층(170)과 제2 절연층(180)을 형성한 경우, 평탄화가 잘 이루어짐을 알 수 있었다.
도 17을 참고하면, 제2 표시 영역(DA2)의 투과 영역(TA)에서 제1 절연층 (170)과 제2 절연층(180)을 제거한 제1 경우(a)와 비교하여, 실시예에 따른 표시 장치와 같이 제2 표시 영역(DA2)의 투과 영역(TA)에서 제1 절연층(170)과 제2 절연층(180)을 제거하지 않는 제2 경우들(b, c, d)의 경우, 광학 장치의 MTF가 상대적으로 우수함을 알 수 있었다.
다음으로 도 18을 참고하여, 다른 한 실험예에 대하여 설명한다. 도 18은 다른 한 실험예의 결과를 나타내는 그래프이다.
본 실험예에서는 실시예에 따른 표시 장치와 같이, 제2 표시 영역(DA2)의 투과 영역(TA)에 위치하는 차광층(BM)이 금속 차단층(BL) 보다 확장되도록 형성하되, 금속 차단층(BL)의 측면에 위치하는 절연층들의 가장자리보다 더 돌출되도록 형성한 경우(x1), 제2 표시 영역(DA2)의 투과 영역(TA)에 위치하는 차광층(BM)이 금속 차단층(BL) 보다 확장되도록 형성하되, 금속 차단층(BL)의 측면에 위치하는 절연층들의 가장자리와 차광층(BM)의 가장자리가 상하 중첩하도록 형성한 경우(x2), 제2 표시 영역(DA2)의 투과 영역(TA)에 위치하는 차광층(BM)의 가장자리와 금속 차단층(BL)의 가장자리가 상하 중첩하도록 형성한 경우(x3)에 대하여 광학 장치의 MTF를 측정하였고 그 결과를 도 18에 도시하였다.
도 18을 참고하면, 실시예에 따른 표시 장치와 같이, 제2 표시 영역(DA2)의 투과 영역(TA)에 위치하는 차광층(BM)이 금속 차단층(BL) 보다 확장되도록 형성하되, 금속 차단층(BL)의 측면에 위치하는 절연층들의 가장자리보다 더 돌출되도록 형성한 경우(x1)의 광학 장치의 MTF가 더 우수했음을 알 수 있었다.
그러면, 도 19를 참고하여, 다른 한 실험예에 대하여 설명한다. 도 19는 다른 한 실험예의 결과를 나타내는 이미지이다.
본 실험예에서는 실시예에 따른 표시 장치와 같이, 평면상, 제2 화소 영역(PA2)과 투과 영역(TA) 사이에 위치하는 스페이서(SP)를 형성하고, 그 결과를 전자 현미경 사진, 3차원 프로파일 사진, 3차원 그래프로 측정하였으며, 그 결과를 도 19에 도시하였다. 도 19의 (a)는 전자 현미경 사진이고, (b)는 3차원 프로파일 사진이고, (c)는 3차원 그래프이다.
도 19를 참고하면, 도 11에 도시한 바와 유사하게, 스페이서(SP)가 원하는 평면 형태를 가지고, 소정의 두께로 잘 형성됨을 알 수 있었다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
DA1, DA2: 표시 영역 PA1, PA2: 화소 영역
TA, TA1, TA2: 투과 영역 WA: 배선 영역
BL: 금속 차단층 BM: 차광층
SB: 기판 SP: 스페이서
130, 135: 반도체층 141, 142, 143: 게이트 절연막
161, 162: 층간 절연막 170, 180: 평탄화막
191: 화소 전극 270: 공통 전극
350: 화소 정의막 370: 발광층
600, EN: 봉지층 TE: 터치셀
520: 차광층 530: 색필터

Claims (20)

  1. 표시 영역과 투과 영역을 포함하는 기판,
    상기 기판의 상기 표시 영역에 위치하는 금속 차단층,
    상기 금속 차단층 위에 위치하는 무기 절연층,
    상기 무기 절연층 위에 위치하는 트랜지스터,
    상기 트랜지스터에 연결되어 있는 발광층, 그리고
    상기 표시 영역의 상기 발광층 위에 위치하는 차광층과 색필터를 포함하고,
    상기 차광층의 가장자리는 상기 금속 차단층의 가장자리보다 상기 투과 영역을 향해 돌출된 표시 장치.
  2. 제1항에서,
    상기 금속 차단층의 상기 가장자리는 상기 무기 절연층으로 덮여 있고,
    상기 차광층의 상기 가장자리는 상기 무기 절연층의 가장자리보다 상기 투과 영역을 향해 돌출된 표시 장치.
  3. 제2항에서,
    상기 발광층 아래에 위치하는 유기 절연층을 더 포함하고,
    상기 유기 절연층은 상기 표시 영역과 상기 투과 영역에 위치하는 표시 장치.
  4. 제3항에서,
    상기 무기 절연층은 상기 투과 영역에서 적어도 일부분 제거된 표시 장치.
  5. 제4항에서,
    상기 금속 차단층은 상기 투과 영역과 중첩하는 제1 개구부를 가지고,
    상기 차광층은 상기 투과 영역과 중첩하는 제2 개구부를 가지고,
    상기 제2 개구부의 평면적은 상기 제1 개구부의 평면적보다 작은 표시 장치.
  6. 제5항에서,
    상기 제1 개구부의 평면 형태와 상기 제2 개구부의 평면 형태는 거의 같은 표시 장치.
  7. 제6항에서,
    상기 제1 개구부는 십자 형태의 평면 형태를 가지고,
    상기 금속 차단층의 가장자리는 올록부와 볼록부가 반복되는 평면 형상을 가지는 표시 장치.
  8. 제5항에서,
    상기 금속 차단층의 상기 제1 개구부는 원형 또는 타원의 평면 형태를 가지는 표시 장치.
  9. 제1항에서,
    상기 발광층 아래에 위치하는 유기 절연층을 더 포함하고,
    상기 유기 절연층은 상기 표시 영역과 상기 투과 영역에 위치하는 표시 장치.
  10. 제1항에서,
    상기 트랜지스터 위에 위치하고 상기 발광층의 영역을 정의하는 화소 정의막, 그리고
    상기 화소 정의막 위에 위치하는 스페이서를 더 포함하고,
    상기 스페이서는 상기 표시 영역과 상기 투과 영역 사이에 위치하고, 상기 상기 금속 차단층의 가장자리에 인접하여 배치되는 표시 장치.
  11. 제10항에서,
    상기 스페이서는 삼각형 또는 사각형을 포함하는 다각형 형태의 평면 형태를 가지는 표시 장치.
  12. 제10항에서,
    상기 스페이서는 타원형, 원형을 포함하는 곡면형의 평면 형태를 가지는 표시 장치.
  13. 제1 화소 영역을 포함하는 제1 표시 영역,
    서로 이웃하는 제2 화소 영역 및 투과 영역을 포함하는 제2 표시 영역,
    상기 제2 표시 영역과 중첩하는 광학 장치,
    상기 제1 화소 영역과 상기 제2 화소 영역에 위치하는 차광층과 색필터, 그리고
    상기 제2 화소 영역에 위치하는 금속 차단층을 포함하고,
    상기 차광층의 가장자리는 상기 금속 차단층의 가장자리보다 상기 투과 영역을 향해 돌출된 표시 장치.
  14. 제13항에서,
    상기 차광층과 상기 색필터는 상기 투과 영역에서 제거된 표시 장치.
  15. 제14항에서,
    상기 제1 화소 영역과 상기 제2 화소 영역에 위치하는 무기 절연층, 그리고
    상기 무기 절연층 위에 위치하는 유기 절연층을 더 포함하고,
    상기 무기 절연층은 상기 투과 영역에서 제거되고, 상기 유기 절연층은 상기 투과 영역에서 제거되지 않은 표시 장치.
  16. 제15항에서,
    상기 금속 차단층의 상기 가장자리는 상기 무기 절연층으로 덮여 있고,
    상기 차광층의 가장자리는 상기 무기 절연층의 가장자리보다 상기 투과 영역을 향해 돌출된 표시 장치.
  17. 표시 영역과 투과 영역을 포함하는 기판,
    상기 기판의 상기 표시 영역에 위치하는 금속 차단층,
    상기 금속 차단층 위에 위치하는 무기 절연층,
    상기 무기 절연층 위에 위치하는 트랜지스터,
    상기 트랜지스터 위에 위치하는 화소 정의막,
    상기 화소 정의막으로 정의된 영역에 위치하는 발광층, 그리고
    상기 화소 정의막 위에 위치하는 스페이서를 포함하고,
    상기 스페이서는 상기 표시 영역과 상기 투과 영역 사이에 위치하고,
    상기 스페이서는 상기 금속 차단층의 가장자리에 인접하여 위치하는 표시 장치.
  18. 제17항에서,
    상기 스페이서는 삼각형 또는 사각형을 포함하는 다각형 형태의 평면 형태를 가지는 표시 장치.
  19. 제17항에서,
    상기 스페이서는 타원형, 원형을 포함하는 곡면형의 평면 형태를 가지는 표시 장치.
  20. 제17항에서,
    상기 표시 영역의 상기 발광층 위에 위치하는 차광층과 색필터를 더 포함하고,
    상기 스페이서는 상기 차광층과 중첩하는 표시 장치.
KR1020200137710A 2020-10-22 2020-10-22 표시 장치 KR20220053756A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200137710A KR20220053756A (ko) 2020-10-22 2020-10-22 표시 장치
US17/445,718 US11956997B2 (en) 2020-10-22 2021-08-23 Display device
CN202111217223.XA CN114388592A (zh) 2020-10-22 2021-10-19 显示装置
US18/596,639 US20240215309A1 (en) 2020-10-22 2024-03-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200137710A KR20220053756A (ko) 2020-10-22 2020-10-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20220053756A true KR20220053756A (ko) 2022-05-02

Family

ID=81194892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200137710A KR20220053756A (ko) 2020-10-22 2020-10-22 표시 장치

Country Status (3)

Country Link
US (2) US11956997B2 (ko)
KR (1) KR20220053756A (ko)
CN (1) CN114388592A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193020B (zh) * 2021-04-25 2022-10-04 武汉华星光电半导体显示技术有限公司 显示装置
KR20230072991A (ko) * 2021-11-18 2023-05-25 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20230158138A (ko) * 2022-05-09 2023-11-20 삼성디스플레이 주식회사 발광 표시 장치 및 이를 포함하는 전자 기기
KR20230172637A (ko) * 2022-06-15 2023-12-26 삼성디스플레이 주식회사 표시 장치
CN117479574A (zh) * 2022-07-15 2024-01-30 台州观宇科技有限公司 发光元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776655B1 (ko) 2010-07-01 2017-09-11 삼성디스플레이 주식회사 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
KR102648412B1 (ko) 2016-06-17 2024-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102344877B1 (ko) 2017-03-30 2021-12-30 삼성디스플레이 주식회사 유기발광 표시장치
CN107230698B (zh) 2017-05-27 2019-09-03 上海天马微电子有限公司 一种显示面板及显示装置
KR20210101379A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시 장치 및 전자 기기
KR20210142808A (ko) 2020-05-18 2021-11-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN111599846B (zh) * 2020-05-29 2023-02-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR20210157640A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 투명 표시 장치

Also Published As

Publication number Publication date
US20220130915A1 (en) 2022-04-28
CN114388592A (zh) 2022-04-22
US20240215309A1 (en) 2024-06-27
US11956997B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
US11985854B2 (en) Display panel and display apparatus including the same
US11956997B2 (en) Display device
US9263704B2 (en) Organic light emitting diode display device
US20220359641A1 (en) Display device having light transmissive regions
US20210066642A1 (en) Display device
US12089455B2 (en) Display device
US20220384547A1 (en) Display apparatus
JP7111793B2 (ja) 画素アレイ基板およびこれを備えるディスプレイ装置
US11864416B2 (en) Display device that can prevent deterioration of transmittance while preventing contrast deterioration
US20230131822A1 (en) Display apparatus
US20220165984A1 (en) Display device
KR20220033612A (ko) 표시 장치 및 그 제조 방법
US12089438B2 (en) Display apparatus
US20220302420A1 (en) Display device
US20220077269A1 (en) Display device
KR20220111817A (ko) 표시 장치 및 그 제조 방법
CN221553807U (zh) 显示装置
US20240224661A1 (en) Dual-side organic light emitting display device
US20240258464A1 (en) Display apparatus having a light-emitting device
KR20220140073A (ko) 표시 장치
KR20220016400A (ko) 표시 장치
KR20230167210A (ko) 표시 장치 및 이를 포함하는 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination