KR20220039986A - 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치 - Google Patents

잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치 Download PDF

Info

Publication number
KR20220039986A
KR20220039986A KR1020200122596A KR20200122596A KR20220039986A KR 20220039986 A KR20220039986 A KR 20220039986A KR 1020200122596 A KR1020200122596 A KR 1020200122596A KR 20200122596 A KR20200122596 A KR 20200122596A KR 20220039986 A KR20220039986 A KR 20220039986A
Authority
KR
South Korea
Prior art keywords
light emitting
ink
electrode
emitting device
solvent
Prior art date
Application number
KR1020200122596A
Other languages
English (en)
Inventor
심준보
김덕기
고효진
이창희
하재국
홍나미
강종혁
이원호
임현덕
조은아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200122596A priority Critical patent/KR20220039986A/ko
Priority to US17/360,596 priority patent/US20220093818A1/en
Priority to CN202111032012.9A priority patent/CN114256388A/zh
Publication of KR20220039986A publication Critical patent/KR20220039986A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/50—Sympathetic, colour changing or similar inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C09D11/033—Printing inks characterised by features other than the chemical nature of the binder characterised by the solvent
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C09D11/037—Printing inks characterised by features other than the chemical nature of the binder characterised by the pigment
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/30—Inkjet printing inks
    • C09D11/32—Inkjet printing inks characterised by colouring agents
    • C09D11/322—Pigment inks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/30—Inkjet printing inks
    • C09D11/36—Inkjet printing inks based on non-aqueous solvents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 의하면, 표시 장치 제조용 잉크로서, 제1 용매; 및 상기 제1 용매에 분산된 발광 소자를 포함하고, 상기 발광 소자는 제1 타입의 반도체를 포함하는 제1 반도체층 및 상기 제1 타입과는 상이한 제2 타입의 반도체를 포함하는 제2 반도체층을 포함하고, 상기 잉크의 전기 전도도는 1.5
Figure pat00016
이하인, 잉크가 제공될 수 있다.

Description

잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치{INK, METHOD FOR MANUFACTURING DISPLAY DEVICE USING THE SAME, AND DISPLAY DEVICE}
본 발명은 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 제조 공정이 간소화되고, 발광 효율이 개선될 수 있는 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 표시 장치 제조용 잉크로서, 제1 용매; 및 상기 제1 용매에 분산된 발광 소자를 포함하고, 상기 발광 소자는 제1 타입의 반도체를 포함하는 제1 반도체층 및 상기 제1 타입과는 상이한 제2 타입의 반도체를 포함하는 제2 반도체층을 포함하고, 상기 잉크의 전기 전도도는 1.5
Figure pat00001
이하인, 잉크가 제공될 수 있다.
상기 제1 용매는, 아세틸트리부틸시트레이트(Acetyltributylcitrate), 트리부틸 시트레이트(tributyl citrate), 트리스 아세테이트 포스페이트(tris acetate phosphate), 에틸프탈릴에틸 글리콜레이트(Ethyl Phthalyl Ethyl Glycolate), 프로필렌 글리콜 페닐 에테르(propylene glycol phenyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 부틸 카르비톨 아세테이트(butyl carbitol acetate), 및 데카놀(decanol) 중 적어도 어느 하나를 포함하는, 잉크가 제공될 수 있다.
상기 제1 용매와는 상이한 제2 용매를 더 포함하는, 잉크가 제공될 수 있다.
상기 제1 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 작고, 상기 제2 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 큰 잉크가 제공될 수 있다.
상기 잉크의 유전율은 8.0 이하인, 잉크가 제공될 수 있다.
상기 잉크의 전기 전도도는 1.0
Figure pat00002
이하인, 잉크가 제공될 수 있다.
상기 잉크의 전기 전도도는 0.8
Figure pat00003
이하인, 잉크가 제공될 수 있다.
상기 발광 소자에 전계가 인가되는 경우, 상기 발광 소자의 상기 제1 반도체층에는 제1 방향을 향하는 외력이 제공되고, 상기 발광 소자의 상기 제2 반도체층에는 상기 제1 방향의 반대인 제2 방향을 향하는 외력이 제공되는, 잉크가 제공될 수 있다.
전기적 신호가 제공되는 경우 광을 발산할 수 있는 발광 소자를 포함하는 잉크를 이용한 표시 장치의 제조 방법으로서, 기판을 준비하는 단계; 상기 기판 상에 제1 전극 및 제2 전극을 형성하는 단계; 상기 잉크가 상기 제1 전극과 상기 제2 전극 사이에 제공되도록 상기 잉크를 분사하는 단계-상기 잉크는 제1 용매를 포함하고, 상기 발광 소자는 상기 제1 용매 내에 제공됨-; 및 상기 제1 전극과 상기 제2 전극 사이에 전계를 형성하는 단계; 를 포함하고, 상기 잉크의 전기 전도도는 1.5
Figure pat00004
이하인, 표시 장치의 제조 방법이 제공될 수 있다.
상기 전계를 형성하는 단계에서, 상기 잉크에 포함된 상기 발광 소자는 상기 제1 전극과 상기 제2 전극 사이에 배열되는, 표시 장치의 제조 방법이 제공될 수 있다.
상기 발광 소자는 제1 단부에 배치된 제1 반도체층 및 제2 단부에 배치된 제2 반도체층을 포함하고, 상기 제1 단부에서 상기 발광 소자의 극성은 상기 제2 단부에서 상기 발광 소자의 극성과 상이한, 표시 장치의 제조 방법이 제공될 수 있다.
상기 전계를 형성하는 단계에서, 상기 제1 단부에는 상기 제1 전극을 향하는 외력이 제공되고, 상기 제2 단부에는 상기 제2 전극을 향하는 외력이 제공되는, 표시 장치의 제조 방법이 제공될 수 있다.
상기 전계를 형성하는 단계에서는, 평면 상에서 볼 때, 상기 제1 단부가 상기 제1 전극으로 향하고, 상기 제2 단부가 상기 제2 전극으로 향하도록 상기 발광 소자가 회전 운동하는, 표시 장치의 제조 방법이 제공될 수 있다.
상기 발광 소자는 제1 발광 소자 및 제2 발광 소자를 포함하고, 상기 전계를 형성하는 단계에서, 상기 제1 발광 소자의 상기 제1 단부는 상기 제1 전극에 대응되고, 상기 제1 발광 소자의 상기 제2 단부는 상기 제2 전극에 대응되고, 상기 제2 발광 소자의 상기 제1 단부는 상기 제2 전극에 대응되고, 상기 제2 발광 소자의 상기 제2 단부는 상기 제1 전극에 대응되고, 상기 제1 발광 소자의 개수는 상기 제2 발광 소자의 개수보다 큰, 표시 장치의 제조 방법이 제공될 수 있다.
상기 발광 소자에 대한 상기 제1 발광 소자의 비율은 0.6 이상인, 표시 장치의 제조 방법이 제공될 수 있다.
상기 제1 용매는, 아세틸트리부틸시트레이트(acetyltributylcitrate), 트리부틸 시트레이트(tributyl citrate), 트리스 아세테이트 포스페이트(tris acetate phosphate), 에틸프탈릴에틸 글리콜레이트(ethyl phthalyl ethyl glycolate), 프로필렌 글리콜 페닐 에테르(propylene glycol phenyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 부틸 카르비톨 아세테이트(butyl carbitol acetate), 및 데카놀(decanol) 중 적어도 어느 하나를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
상기 잉크는 상기 제1 용매와는 상이한 제2 용매를 더 포함하고, 상기 제1 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 작고, 상기 제2 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 큰, 표시 장치의 제조 방법이 제공될 수 있다.
상기 잉크의 전기 전도도는 1.0
Figure pat00005
이하인, 표시 장치의 제조 방법이 제공될 수 있다.
상기 전계를 형성하는 단계 이후에 상기 제1 용매를 제거하는 단계; 를 더 포함하는 표시 장치의 제조 방법이 제공될 수 있다.
상기 표시 장치의 제조 방법에 따라 제조된 표시 장치가 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 제조 공정이 간소화되고, 발광 효율이 개선된 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 일 실시예 따른 표시 장치의 각 화소를 개략적으로 도시한 평면도이다.
도 5는 도 4의 Ⅰ~Ⅰ’에 따른 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 7 및 도 10은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계 중 특정 시점을 나타낸 평면도이다.
도 8 및 도 11은 도 4의 Ⅱ~Ⅱ'에 따른 단면도이다.
도 9는 도 7의 EA1에 대한 확대도이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치에 관한 것이다.
이하에서는, 도 1 내지 도 11을 참조하여, 일 실시예에 따른 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치에 관하여 서술한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11) 및 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 길이(L) 방향을 따라 순차적으로 적층된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 In-AlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(Single-Quantum Well) 또는 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
발광 소자(LD)는 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
실시예에 따라, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2)에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단을 노출할 수 있다. 다른 실시예에서, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2)와 인접한 제1 및 제2 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층(예를 들어, 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층)으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(INF)은 생략될 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 외주면을 커버하도록 절연막(INF)이 제공되는 경우, 활성층(12)이 후술할 제1 화소 전극 또는 제2 화소 전극 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연막(INF)이 제공되면, 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 아울러, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 이들을 감싸는 절연막(INF) 외에도 추가적인 구성요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다. 일 예로, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에는 각각 컨택 전극층이 배치될 수 있다. 한편, 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 예시하였으나, 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 예를 들어, 발광 소자(LD)는 다각 뿔 형상을 가지는 코어-쉘 구조로 형성될 수도 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 복수의 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 3은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3에서는 도 1 및 도 2의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 편의상, 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소 유닛(PXU)을 포함할 수 있다. 화소 유닛(PXU)은 제1 화소(PXL1), 제2 화소(PXL2) 및/또는 제3 화소(PXL3)를 포함할 수 있다. 이하에서는, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, “화소(PXL)” 또는 “화소들(PXL)”이라 하기로 한다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
일 실시예에서, 기판(SUB)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 기판(SUB)은 반투명 또는 불투명할 수 있다. 또한, 기판(SUB)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 화소들(PXL)은 스트라이프(stripe) 또는 펜타일(pentile) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 빛을 방출하는 제1 화소들(PXL1), 제2 색의 빛을 방출하는 제2 화소들(PXL2), 및 제3 색의 빛을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 빛을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 서로 동일한 색의 빛을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 빛을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 및 도 2의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 4는 일 실시예 따른 표시 장치의 각 화소를 개략적으로 도시한 평면도이다. 도 4에서는, 설명의 편의를 위해 발광 소자(LD)에 전기적으로 연결된 트랜지스터(도 5의 'T' 참조) 및 트랜지스터(T)에 연결된 신호 라인들의 도시를 생략한다.
도 4를 참조하면, 화소(PXL)는 복수의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는, 발광 소자(LD)의 길이 방향이 제1 방향(DR1)과 평행하도록 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 정렬될 수 있다. 발광 소자(LD)는 용매(도 7의 'SLV' 참조) 내에 분산된 형태로 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열될 수 있다.
화소(PXL)는 복수의 전극을 포함할 수 있다. 상기 복수의 전극은 발광 소자(LD)가 광을 발산할 수 있도록 발광 소자(LD)에 전기적 신호를 인가할 수 있다. 상기 복수의 전극 중 적어도 일부는 발광 소자(LD)를 정렬하기 위해 전계를 형성할 수 있는 정렬 전극으로 기능할 수 있다.
상기 복수의 전극은 제1 전극(ELT1) 및 제2 전극(ELT2)을 포함할 수 있다. 각 화소(PXL)에 제공된 제1 전극(ELT1)은 인접한 화소(PXL)에 제공된 제1 전극(ELT1)과 분리될 수 있다. 제2 전극(ELT2)은 일 발향을 따라 배열된 화소(PXL)에 대하여 공통 전극으로 기능할 수 있으나, 이에 한정되지 않는다.
제1 전극(ELT1)은 제1 컨택홀(CH1)을 통해 화소(PXL)의 트랜지스터(T)에 전기적으로 연결될 수 있고, 제2 전극(ELT2)은 제2 컨택홀(CH2)을 통해 전원 라인(PL)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 제1 방향(DR1)을 따라서 연장된 제1 연결 배선(CNL1)으로부터 분기될 수 있다. 제1 연결 배선(CNL1)은 제1 전극(ELT1)과 일체로 제공될 수 있다. 이 경우, 제1 연결 배선(CNL1)은 제1 전극(ELT1)의 적어도 일부 영역일 수 있다.
제1 연결 배선(CNL1)은, 발광 소자(LD)가 정렬된 이후 각 화소(PXL)가 개별적으로 혹은 독립적으로 구동되도록, 일 방향으로 인접한 화소(PXL)의 제1 연결 배선(CNL1)과 물리적으로 이격될 수 있다.
제2 전극(ELT2)은 제1 방향(DR1)을 따라 연장된 제2 연결 배선(CNL2)으로부터 분기될 수 있다. 제2 연결 배선(CNL2)은 제2 전극(ELT2)의 적어도 일부 영역일 수 있다. 이 경우, 제2 연결 배선(CNL2)은 제2 전극(ELT2)의 적어도 일부 영역일 수 있다.
일 실시예에 따르면, 제1 전극(ELT1)은 애노드 전극일 수 있고, 제2 전극(ELT2)은 캐소드 전극일 수 있다.
제1 전극(ELT1)과 제2 전극(ELT2) 사이에는 발광 소자(LD)가 배치될 수 있다. 발광 소자(LD)의 일 단은 제1 전극(ELT1)과 전기적으로 연결될 수 있고, 발광 소자(LD)의 타 단은 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
발광 소자(LD)는 제2 방향(DR2)으로 이격되고, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에서 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(LD)의 일부가 인접하게 배치되어 무리를 이룰 수 있고, 발광 소자(LD)의 또 다른 일부가 일정 간격 이격된 상태로 무리를 이룰 수 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수 있다.
화소(PXL)는 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 포함할 수 있다. 제1 컨택 전극(CNE1)의 적어도 일부는 제1 전극(ELT1) 상에 위치하고, 제1 컨택 전극(CNE1)의 또 다른 적어도 일부는 발광 소자(LD)의 일 단부 상에 위치할 수 있다. 제2 컨택 전극(CNE2)의 적어도 일부는 제2 전극(ELT2) 상에 위치하고, 제2 컨택 전극(CNE2)의 또 다른 적어도 일부는 발광 소자(LD)의 타 단부 상에 위치할 수 있다.
이하에서는, 도 5를 참조하여, 각 화소(PXL)의 적층 구조를 중심으로 설명한다. 도 5는 도 4의 Ⅰ~Ⅰ'에 따른 단면도이다.
도 5를 참조하면, 화소(PXL)는 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 경성 또는 연성의 기판일 수 있다. 일 예에 따르면, 기판(SUB)은 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있다. 일 예에 따르면, 가요성 소재는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리아세테이트(cellulose triacetate), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 실시예에 적용되는 기판(SUB)의 소재는 특정 예시에 한정되지 않는다.
화소 회로부(PCL)는 버퍼막(BFL), 트랜지스터(T), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 전원 라인(PL), 제1 컨택홀(CH1), 제2 컨택홀(CH2), 및 보호막(PSV)을 포함할 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 위치할 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
트랜지스터(T)는 박막 트랜지스터일 수 있다. 일 예에 따르면, 트랜지스터(T)는 박막 트랜지스터 중 구동 트랜지스터일 수 있다. 트랜지스터(T)는 반도체 층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
반도체 층(SCL)은 버퍼막(BFL) 상에 위치할 수 있다. 반도체 층(SCL)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon) 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
반도체 층(SCL)은 소스 전극(SE)과 접촉하는 제1 접촉 영역 및 드레인 전극(DE)과 접촉하는 제2 접촉 영역을 포함할 수 있다.
상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 절연막(GI)은 반도체 층(SCL) 상에 제공될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연막(GI)은 유기 재료를 포함할 수도 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 위치할 수 있다. 게이트 전극(GE)의 위치는 반도체 층(SCL)의 채널 영역의 위치와 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 반도체 층(SCL)의 채널 영역 상에 배치될 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
소스 전극(SE)과 드레인 전극(DE)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 소스 전극(SE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 반도체 층(SCL)의 제1 접촉 영역과 접촉하고, 드레인 전극(DE)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 반도체 층(SCL)의 제2 접촉 영역과 접촉할 수 있다.
제2 층간 절연막(ILD2)은 소스 전극(SE)과 드레인 전극(DE) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 층간 절연막(ILD2)은 유기 재료를 포함할 수도 있다.
전원 라인(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원 라인(PL)에는 전원이 공급될 수 있고, 공급된 전원은 전원 라인(PL)과 전기적으로 연결된 제2 컨택홀(CH2)을 통해 제2 연결 배선(CNL2)에 제공될 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 전원 라인(PL)을 커버할 수 있다. 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다.
보호막(PSV)에는, 드레인 전극(DE)과 전기적으로 연결된 제1 컨택홀(CH1) 및 전원 라인(PL)과 전기적으로 연결된 제2 컨택홀(CH2)이 형성될 수 있다.
표시 소자부(DPL)는 제1 뱅크(BNK1), 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 발광 소자(LD), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제2 절연막(INS2), 제2 뱅크(BNK2), 및 제3 절연막(INS3)을 포함할 수 있다.
제1 뱅크(BNK1)는 상부 방향으로 돌출된 형상을 가질 수 있고, 제1 뱅크(BNK1) 상에는 제1 전극(ELT1) 및 제2 전극(ELT2)이 배열되어, 반사 격벽이 형성될 수 있다. 반사 격벽이 형성되어 발광 소자(LD)의 광 효율이 개선될 수 있다.
제1 전극(ELT1)의 일부는 보호막(PSV) 상에 배열될 수 있고, 제1 전극(ELT1)의 또 다른 일부는 제1 뱅크(BNK1) 상에 배열될 수 있다. 제1 전극(ELT1)은 제1 연결 배선(CNL1)을 통해 인가된 발광 소자(LD)에 대한 전기적 정보가 제공될 수 있는 경로일 수 있다. 제2 전극(ELT2)의 일부는 보호막(PSV) 상에 배열될 수 있고, 제2 전극(ELT2)의 또 다른 일부는 제1 뱅크(BNK1) 상에 배열될 수 있다. 제2 전극(ELT2)은 제2 연결 배선(CNL2)을 통해 인가된 발광 소자(LD)에 대한 전기적 정보가 제공될 수 있는 경로일 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 위치할 수 있다. 제1 절연막(INS1)은 제2 층간 절연막(ILD2)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON) 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 절연막(INS1)의 적어도 일부는 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 전극(ELT1), 및/또는 제2 전극(ELT2) 상에 배치되어, 전기적 연결을 안정시키고, 외부 영향을 감쇄시킬 수 있다.
제1 절연막(INS1) 상에는 발광 소자(LD)가 위치할 수 있다. 일 예에 따르면, 제1 절연막(INS1)은 소정의 홈을 가질 수 있고, 발광 소자(LD)의 적어도 일부가 상기 홈으로부터 형성된 단부에 접하고, 발광 소자(LD)의 또 다른 일부가 상기 홈로 인해 형성된 또 다른 단부에 접할 수 있다.
발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이의 제1 절연막(INS1) 상에 위치할 수 있다. 발광 소자(LD)는 도 1 및 도 2를 참조하여 상술된 발광 소자(LD)일 수 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 위치할 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 활성층(12)에 대응되는 영역을 커버하도록 형성될 수 있다. 제2 절연막(INS2)은 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다.
실시 형태에 따라 제2 절연막(INS2)의 적어도 일부는 발광 소자(LD)의 배면 상에 위치할 수 있다. 발광 소자(LD)의 배면 상에 형성된 제2 절연막(INS2)은 제2 절연막(INS2)이 발광 소자(LD) 상에 형성되는 과정에서 제1 절연막(INS1)과 발광 소자(LD) 사이의 빈 틈을 채울 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 위치할 수 있다. 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 각각 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 전극(ELT1) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide)를 포함한 도전성 물질 중 적어도 어느 하나를 포함할 수 있다.
제1 전극(ELT1)을 통해 제공된 전기적 신호는 제1 컨택 전극(CNE1)을 통해 발광 소자(LD)에 제공될 수 있고, 이 때 제공된 전기적 신호를 기초로 발광 소자(LD)는 광을 발산할 수 있다. 제2 전극(ELT2)을 통해 제공된 전기적 신호는 제2 컨택 전극(CNE2)을 통해 발광 소자(LD)에 제공될 수 있다.
제2 뱅크(BNK2)는 화소(PXL)의 발광 영역을 정의하는 구조물일 수 있다. 발광 영역은 발광 소자(LD)로부터 광이 방출되는 영역을 의미할 수 있다. 예를 들어, 제2 뱅크(BNK2)는 화소(PXL)의 발광 소자(LD)를 둘러싸도록 인접한 발광 소자(LD) 사이의 경계 영역에 배치될 수 있다.
제3 절연막(INS3)은 제2 뱅크(BNK2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제2 절연막(INS2) 상에 배열될 수 있다. 제3 절연막(INS3)은 유기 재료 혹은 무기 재료 중 어느 하나를 포함할 수 있다. 제3 절연막(INS3)은 외부 영향으로부터 표시 소자부(DPL)를 보호할 수 있다.
발광 소자(LD), 및 전극 구성 등에 관한 배치 관계는 도 4를 참조하여 상술한 예시에 한정되지 않으며, 변형 가능한 다양한 실시 형태에 따른 배치 관계가 구현될 수 있다.
이하에서는, 도 6 내지 도 11을 참조하여, 일 실시예에 따른 표시 장치의 제조 방법에 관하여 서술한다.
도 6은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다. 도 7 및 도 10은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계 중 특정 시점을 나타낸 평면도이다. 도 8 및 도 11은 도 4의 Ⅱ~Ⅱ'에 따른 단면도이다. 도 9는 도 7의 EA1에 대한 확대도이다.
도 6을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 기판을 준비하는 단계(S12), 제1 전극 및 제2 전극을 제공하는 단계(S14), 잉크를 분사하는 단계(S16), 제1 전극 및 제2 전극에 전압을 인가하여 전계를 형성하는 단계(S18), 및 용매를 제거하는 단계(S19)를 포함할 수 있다.
상기 준비하는 단계(S12)에서는, 기판(SUB)이 준비될 수 있고, 기판 (SUB) 상에는 화소 회로부(PCL)가 배치될 수 있다. 기판(SUB)은 도 5를 참조하여 상술한 기판(SUB)일 수 있다. 기판(SUB) 상에 배치되는 화소 회로부(PCL)의 개별 구성들은 통상적으로 마스크를 이용한 공정을 수행하여, 도전층(또는 금속), 무기물, 또는 유기물 등을 패터닝하여 형성될 수 있다.
상기 제공하는 단계(S14)에서는, 제1 전극(ELT1) 및 제2 전극(ELT2)이 기판(SUB) 상에 제공될 수 있다. 제1 전극(ELT1) 및 제2 전극(ELT2)은 화소 회로부(PCL) 상에 배치될 수 있다. 일 예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2)은 화소 회로부(PCL)의 보호막(PSV) 상에 위치할 수 있다. 실시 형태에 따라 본 단계가 수행되기 이전, 화소 회로부(PCL) 상에는 제1 뱅크(BNK1)가 제공될 수 있고, 제1 전극(ELT1) 및 제2 전극(ELT2)이 제1 뱅크(BNK1) 상에 위치할 수 있다.
도 7 및 도 8을 참조하면, 상기 분사하는 단계(S16)에서는, 잉크(INK)가 분사될 수 있다. 잉크(INK)는 액상 유체를 분사할수 있는 프린팅 장치(100)에 의해 제공될 수 있다. 프린팅 장치(100)는 액상 유체를 외부로 방출시킬 수 있는 노즐부를 포함할 수 있다. 본 명세서에서 정의되는 잉크(INK)는 프린팅 장치(100)에 의해 출력될 수 있는 액상 혼합물을 의미할 수 있다.
본 단계에서 프린팅 장치(100)는 발광 소자(LD)가 배열되고자 하는 영역에 대해 제2 방향(DR2)을 따라서 이동하며 잉크(INK)를 분사할 수 있다. 분사된 잉크(INK)의 적어도 일부는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 위치될 수 있다.
도 7 및 도 8을 참조하면, 잉크(INK)는 용매(SLV) 및 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 복수 개 구비되어 유동성 성질을 가진 용매(SLV) 내에 분산될 수 있다. 용매(SLV)는 발광 소자(LD)가 분산되어 마련될 수 있도록 하는 고상(solid phase)이 아닌 물질일 수 있다.
일 실시예에 의하면, 잉크(INK)는 미리 정해진 수치 이하의 전기 전도도를 가질 수 있다. 잉크(INK)의 물리적 특성에 관한 내용은 이하에서 후술되므로 중복되는 내용을 생략한다.
상기 형성하는 단계(S18)에서는, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 전계가 형성될 수 있다. 본 단계에서, 제1 전극(ELT1) 및 제2 전극(ELT2) 각각에 정렬 신호를 인가하여, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 전기장이 형성될 수 있고, 형성된 전계로 인하여 잉크(INK)에 포함된 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 정렬될 수 있다. 본 단계에서는, 발광 소자(LD)가 제1 전극(ELT1) 및 제2 전극(ELT2) 사이에서 편향 정렬되도록, 제1 전극(ELT1) 및 제2 전극(ELT2)에 대하여 교류 신호를 인가할 수 있다. 일 예에 따르면, 상기 교류 신호는 사인파, 삼각파, 계단파, 사각파, 사다리꼴 파, 및 펄스파 중 어느 하나일 수 있으나 이에 한정되지 않고 공지된 다양한 교류 신호 형태를 가질 수 있다.
도 10 및 도 11을 참조하면, 상기 형성하는 단계(S18)에서는, 발광 소자(LD)들은 그 길이 방향이 제1 방향(DR1)과 평행하도록 배열될 수 있다. 발광 소자(LD)들은 서로 평행하게 제2 방향(DR2)을 따라서 배열될 수 있다.
한 편, 발광 소자(LD)는 소정의 조건을 충족하도록 배열될 필요성이 있다. 먼저 발광 소자(LD)들은 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 중앙 정렬될 필요성이 있다. 상술한 바와 같이, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열되어, 전기적 신호가 인가되는 경우 광을 제공할 수 있다. 발광 소자(LD)의 발광 효율이 더욱 개선되고, 공정 비용이 절감되기 위해서는, 잉크(INK) 내의 발광 소자(LD) 중 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열되는 비율이 높을수록 바람직할 수 있다. 그리고 발광 소자(LD)들은 편향 정렬될 필요성이 있다. 발광 소자(LD)의 편향 정렬은, 발광 소자(LD)의 일 단부가 전극 구성에 접촉하여 배열되는 비율이, 발광 소자(LD)의 타 단부가 상기 전극 구성에 배열되는 비율보다 우세한 정렬 상태를 의미할 수 있다.
발광 소자(LD)들이 편향 정렬되지 않는 경우, 표시 장치의 발광 효율은 낮아질 수 있다. 발광 소자(LD)는 제1 전극(ELT1)으로부터 인가되어 제1 컨택 전극(CNE1)을 통해 제공된 제1 전기적 신호 및 제2 전극(ELT2)으로부터 인가되어 제2 컨택 전극(CNE2)을 통해 제공된 제2 전기적 신호를 기초로 광을 발산할 수 있다. 이 때, 상기 제1 전기적 신호와 상기 제2 전기적 신호 사이에는 소정의 방향으로 전기 흐름이 발생되고 이로 인해, 상기 소정의 방향으로 흐르는 상기 전기 흐름과 발광 소자(LD)의 방향이 대응되지 않는 경우, 대응되지 않는 발광 소자(LD)는 광을 발산하지 않을 수 있다. 예를 들어, 제1 전극(ELT1)으로부터 제2 전극(ELT2)으로 전류 흐름이 발생되는 경우, 발광 소자(LD)의 양극이 제1 전극(ELT1)에 접하고, 발광 소자(LD)의 음극이 제2 전극(ELT2)에 접할 때, 발광 소자(LD)는 광을 출력할 수 있다. 이 때, 발광 소자(LD)의 음극이 제1 전극(ELT1)에 접하고, 발광 소자의 양극이 제2 전극(ELT2)에 접할 때, 발광 소자(LD)는 광을 출력하지 못할 수 있다. 따라서, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에서 높은 비율로 편향되어 정렬되어야 할 수 있다.
도 1 및 도 2를 참조하여 상술한 바와 같이, 발광 소자(LD)는 제1 반도체층(11) 및 제1 반도체층(11)과는 상이한 제2 반도체층(13)을 포함할 수 있다. 따라서, 발광 소자(LD)는 그 길이 방향을 기준으로 할 때, 전기적으로 비대칭성을 가질 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)가 양전하 성질을 가지는 경우, 발광 소자(LD)의 제2 단부(EP2)는 음전하 성질을 가질 수 있다. 혹은 발광 소자(LD)의 제1 단부(EP1)가 음전하 성질을 가지는 경우, 발광 소자(LD)의 제2 단부(EP2)는 양전하 성질을 가질 수 있다.
일 실시예에 따른 잉크(INK)가 적용된 표시 장치의 제조 방법에 의하면, 발광 소자(LD)에 대한 높은 편향 정렬 비율이 획득될 수 있다. 이하에서는, 도 9를 참조하여, 일 실시예에 따른 잉크(INK)에 의할 때 높은 편향 정렬 비율이 획득되는 이유에 관하여 설명한다. 그리고 이하에서는, 발광 소자(LD)가 광을 발산하기 위해서는 발광 소자(LD)의 제1 단부(EP1)가 제1 전극(ELT1)에 연결되고, 발광 소자(LD)의 제2 단부(EP2)가 제2 전극(ELT2)에 연결되는 실시 형태를 기준으로 서술한다.
다만 이에 한정되지 않으며, 실시 형태에 따라 제1 전극(ELT1)에 발광 소자(LD)의 제2 단부(EP2)가 연결되고, 제2 전극(ELT2)에 발광 소자(LD)의 제1 단부(EP1)가 연결될 수 있다.
도 9를 참조하면, 발광 소자(LD)의 제1 단부(EP1)는 양전하를 띄고, 발광 소자(LD)의 제2 단부(EP2)는 음전하를 띌 수 있다. 이는 제1 반도체층(11)이 N형 반도체로 구현되고, 제2 반도체층(13)이 P형 반도체로 구현되어, 제1 반도체층(11)이 제2 반도체층(13)에 비해 전기적으로 음의 성질을 가지기 때문일 수 있다.
상기 형성하는 단계(S18)에서는, 제2 전극(ELT2)으로부터 제1 전극(ELT1)을 향하는 전기장이 형성될 수 있다. 상술한 바와 같이 발광 소자(LD)의 적어도 일부는 전기적 성질을 가질 수 있고, 발광 소자(LD)의 적어도 일부에는 외력이 가해질 수 있다. 이 때, 발광 소자(LD)에 가해지는 외력은 로렌츠 힘(Lorentz force)일 수 있다. 이하에서, 제2 전극(ELT2)으로부터 제1 전극(ELT1)을 향하는 방향을 제1 정렬 방향으로, 제1 전극(ELT1)으로부터 제2 전극(ELT2)을 향하는 방향을 제2 정렬 방향으로 정의한다.
예를 들어, 발광 소자(LD)의 제1 단부(EP1)는 양전하를 띌 수 있고, 상기 제1 정렬 방향으로 형성된 전기장으로 인해, 발광 소자(LD)의 제1 단부(EP1)는 상기 제1 정렬 방향으로 향하는 외력이 인가될 수 있다. 발광 소자(LD)의 제2 단부(EP2)는 음전하를 띌 수 있고, 상기 제1 정렬 방향으로 형성된 전기장으로 인해, 발광 소자(LD)의 제2 단부(EP2)는 상기 제2 정렬 방향으로 향하는 외력이 인가될 수 있다.
이 때, 발광 소자(LD)의 일 단 및 타 단에 각각 인가되는 상이한 방향의 외력으로 인하여, 발광 소자(LD)의 제1 단부(EP1)가 제1 전극(ELT1)을 향하도록 인가되는 회전 토크가 발생될 수 있다. 마찬가지로, 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(ELT2)을 향하도록 인가되는 회전 토크가 발생될 수 있다. 결국, 발광 소자(LD)의 길이 방향을 기준으로 할 때 위치별 상이한 전하값으로 인하여, 발광 소자(LD)가 "특정 방향"으로 배열되도록 하는 외력(예를 들어, 회전 토크)가 발생되고, 결국 잉크(INK)에 포함된 발광 소자(LD)가 "상기 특정 방향"으로 편향 정렬될 수 있다.
즉 발광 소자(LD)의 길이 방향을 기준으로 할 때, 위치별 전하량의 편차가 큰 경우, 특히 발광 소자(LD)의 제1 단부(EP1)와 발광 소자(LD)의 제2 단부(EP2) 간의 전하량 차이가 클수록 상기 특정 방향으로 배열되도록 하는 회전 토크의 값이 커질 수 있고, 이로 인해 발광 소자(LD)에 대한 편향 정렬이 더욱 우세하게 발생될 수 있다.
한편, 일 실시예에 의하면, 잉크(INK)의 전기 전도도는 미리 정해진 수치 범위 이하일 수 있다. 일 실시예에 따른 잉크(INK)의 전기 전도도는 1.5
Figure pat00006
이하일 수 있다. 혹은 잉크(INK)의 전기 전도도는 1.0
Figure pat00007
이하일 수 있다. 혹은 잉크(INK)의 전기 전도도는 0.8
Figure pat00008
이하일 수 있다.
잉크(INK)의 전기 전도도가 상기 미리 정해진 수치 이하일 경우, 전계가 형성될 때, 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2) 간 전하량 차이가 더욱 증가될 수 있다.
잉크(INK)의 전기 전도도가 높을 경우, 잉크(INK) 내의 유체 상에서 전기적 신호는 활발하게 이동될 수 있으며, 특히 발광 소자(LD)의 일 단부에 위치한 전기적 정보(일 예로, 자유 전자)가 발광 소자(LD)의 타 단부로 쉽게 이동될 수 있다. 즉, 발광 소자(LD)의 양 단부 간 전하량 차이가 크게 발생되는 경우에도, 잉크(INK)의 높은 전기 전도도로 인하여 발광 소자(LD)의 양 단부 간 전하량 차이는 감소될 수 있다.
이에 비해, 잉크(INK)의 전기 전도도가 상기 미리 정해진 수치 이하인 경우, 잉크(INK) 내의 유체 상에서 전기적 신호는 활발히 이동되지 않을 수 있다. 따라서, 발광 소자(LD)의 양 단부 간 전하량 차이는 크게 발생되고, 상술한 바와 같이 전계가 인가되는 경우, 발광 소자(LD)에는 큰 회전 토크가 발생될 수 있다. 결국 발광 소자(LD)는 더욱 우세적으로 편향 정렬될 수 있고, 결국 표시 장치(1)의 발광 효율이 증가될 수 있으며, 더 나아가 동일한 발광 효율의 목표를 달성하기 위해 소요되는 비용이 절감될 수 있다.
결국 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열된 발광 소자(LD)는 편향 정렬될 수 있다. 예를 들어, 상기 형성하는 단계(S18)에서 발광 소자(LD)는 제1 단부(EP1)가 제1 전극(ELT1)에 대응되고, 제2 단부(EP2)가 제2 전극(ELT2)에 대응되는 제1 발광 소자 및 제1 단부(EP1)가 제2 전극(ELT2)에 대응되고, 제2 단부(EP2)가 제1 전극(ELT1)에 대응되는, 제2 발광 소자를 포함할 수 있고, 상기 제1 발광 소자의 개수는 상기 제2 발광 소자의 개수보다 더 클 수 있다. 실시 형태에 따라, 발광 소자(LD)의 개수 대비 상기 제1 발광 소자 혹은 상기 제2 발광 소자의 비율은 0.6 이상일 수 있다.
다시 도 6을 참조하면, 상기 제거하는 단계(S19)에서는, 잉크(INK)에 포함된 용매(SLV)가 제거될 수 있다. 다만 실시 형태에 따라, 용매(SLV)에 대한 별도의 제거 공정이 수행되지 않고, 휘발되어 제거될 수 있다. 본 단계가 수행되면, 제1 절연막(INS1) 상에 발광 소자(LD)의 위치가 안정적으로 배열되어 고정될 수 있다.
도면 상에 도시되지 않았으나, 연속적으로 추가적인 공정을 수행하여, 도 4 및 도 5를 참조하여 상술한 제2 절연막(INS2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제3 절연막(INS3)을 형성하여, 일 실시예에 따른 표시 장치가 제조될 수 있다.
이하에서는, 일 실시예에 따른 표시 장치의 제조 방법에 제공된 잉크(INK)의 제조 방법과 관련한 실시예에 관하여 서술한다.
먼저 잉크(INK)에 포함된 용매(SLV)를 준비하고, 용매(SLV)와 발광 소자(LD)를 혼합한다. 용매(SLV)는 아세틸트리부틸시트레이트(acetyltributylcitrate), 트리부틸 시트레이트(tributyl citrate), 트리스 아세테이트 포스페이트(tris acetate phosphate), 에틸프탈릴에틸 글리콜레이트(ethyl phthalyl ethyl glycolate), 프로필렌 글리콜 페닐 에테르(propylene glycol phenyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 부틸 카르비톨 아세테이트(butyl carbitol acetate), 및 데카놀(decanol) 중 적어도 어느 하나일 수 있다. 용매(SLV)의 전기 전도도는 잉크(INK)의 전기 전도도가 소정의 수치 범위를 만족하도록, 특정 수치 범위에 포함될 수 있다. 용매(SLV)의 전기 전도도는 잉크(INK)의 전기 전도도와 실질적으로 동일할 수 있다. 일 예에 따르면, 용매(SLV)의 전기 전도도는 1.5
Figure pat00009
이하일 수 있다. 혹은 용매(SLV)의 전기 전도도는 1.0
Figure pat00010
이하일 수 있다. 혹은 용매(SLV)의 전기 전도도는 0.8
Figure pat00011
이하일 수 있다.
용매(SLV)에 제공되는 발광 소자(LD)는, 잉크(INK) 전체에 대하여 0.01 내지 1 중량 %의 농도를 가질 수 있다. 실시 형태에 따라, 잉크(INK)에는 분산제가 제공될 수 있다. 상기 분산제는, 잉크(INK) 전체에 대하여 10 내지 50 중량 %의 농도를 가질 수 있다. 상기 분산제는 발광 소자(LD)가 잉크(INK) 내에서 뭉치지 않도록 분산시킬 수 있다. 상기 분산제가 잉크(INK)에 제공되면 발광 소자(LD)가 더욱 분산될 수 있도록, 잉크(INK)에 대하여 물리적 동작이 수행할 수 있다. 상기 물리적 동작은 초음파 처리(sonication), 스티어링(stirring), 및 밀링(milling) 중 적어도 어느 하나일 수 있으나, 이에 한정되지 않는다.
잉크(INK)에 포함된 발광 소자(LD)가 서로 분산되면, 첨가제가 잉크(INK)에 제공될 수 있다. 상기 첨가제는 일 실시예에 따른 표시 장치의 제조 방법에 관한 공정이 원활히 수행될 수 있도록 잉크(INK)의 점도, 표면 장력 등을 조절할기 위한 것일 수 있다. 일 예에 따르면 상기 첨가제는 잉크(INK) 전체에 대하여 0.01 내지 1 중량 %의 농도를 가질 수 있다. 상기 첨가제가 제공되면, 초음파 처리 혹은 스티어링이 수행될 수 있다. 실시 형태에 따라 상기 첨가제가 제공된 이후 초음파 처리 혹은 스티어링 공정은 섭씨 40도 이상의 온도에서 수행될 수 있으나 이에 한정되지 않는다.
잉크(INK)는 상기 제조 방법을 포함한 공정이 진행되어 제공될 수 있다. 실시 형태에 따라 상기 공정이 각각 수행되어, 제1 잉크 및 제2 잉크가 마련되고, 상기 제1 잉크와 상기 제2 잉크가 혼합되어 잉크(INK)가 제공될 수 있다. 다만 이에 한정되지 않고, 적어도 복수의 잉크가 혼합되어 잉크(INK)로 제공될 수 있다.
잉크(INK)는 상술한 바와 같이 용매(SLV)를 포함할 수 있다. 다만 실시 형태에 따라 용매(SLV)는 적어도 둘 이상의 용매를 포함할 수 있다. 예를 들어, 용매(SLV)는 제1 용매 및 제2 용매를 포함할 수 있다.
잉크(INK)가 적용된 표시 장치의 제조 방법에 관한 공정을 진행하는 경우, 잉크(INK)가 전기 전도도 외 점도 등을 포함한 추가적인 물리적 특성(일 예로, 점도(viscosity) 등)이 확보되어야 할 수 있다. 예를 들어, 잉크(INK)의 전기 전도도가 소정의 수치 범위를 만족하기 위해, 상기 제1 용매가 잉크(INK)에 포함될 수 있고, 이와 동시에 잉크(INK)의 점도가 특정 수치 범위 내에 포함될 필요성이 있을 수 있다. 이 때, 상기 제1 용매의 점도가 지나치게 낮을 수 있고, 이로 인해 잉크(INK)의 점도 특성이 상기 특정 수치 범위를 만족하지 못할 수 있다. 일 실시예에 따르면, 상기 특정 수치 범위를 초과하는 점도를 가지는 제2 용매가 잉크(INK)에 더 포함될 수 있다. 이 경우, 상기 제1 용매와 상기 제2 용매가 혼합되어, 잉크(INK)의 점도는 상기 특정 수치 범위에 대응되는 수치를 가질 수 있다. 다만 상기 제2 용매와 상기 제1 용매가 모두 잉크(INK)에 포함되는 경우에도, 잉크(INK)의 전기 전도도는 상기 소정의 수치 범위에 포함되어야할 수 있다. 즉, 실시 형태에 따라 상기 제2 용매의 전기 전도도는 매우 큰 값을 가짐으로써, 상기 소정의 수치 범위에 포함되지 않을 수 있다. 하지만 상기 제2 용매를 적절히 선택하거나, 상기 제1 용매와 상기 제2 용매 간의 양을 적절히 조절하여, 상기 제1 용매 및 상기 제2 용매를 포함하는 잉크(INK)의 전기 전도도가 적어도 상기 소정의 수치 범위에 포함되도록 혼합될 수 있다.
이하에서는, 일 실시예에 따른 잉크(INK)와 비교예에 따른 잉크 각각이 적용될 때, 발광 소자(LD)의 편향 정렬 여부에 관한 실험예를 서술한다. 본 실험에 있어서, 잉크에 포함된 발광 소자(LD)가 60% 이상이 특정 방향으로 편향되어 정렬된 경우, 편향 정렬이 기재되었으며, 잉크에 포함된 발광 소자(LD)가 60% 미만이 특정 방향으로 편향되어 정렬된 경우, 미 편향 정렬이 기재되었다.
전기 전도도(
Figure pat00012
)		 유전율 잉크 편향 정렬 여부
0.004 5.42 실시예 편향 정렬
0.19 7.0 실시예 편향 정렬
0.33 7.17 실시예 편향 정렬
0.84 7.04 실시예 편향 정렬
2.06 9.55 비교예 미 편향 정렬
2.84 9.63 비교예 미 편향 정렬
6.69 8.58 비교예 미 편향 정렬
9.92 9.27 비교예 미 편향 정렬
표 1을 참조하면, 전기 전도도가 1.5
Figure pat00013
이하인, 특히 전기 전도도가 1.0
Figure pat00014
이하인, 잉크(INK)에 의하면, 발광 소자(LD)에 대한 편향 정렬이 달성되었음을 확인할 수 있다. 그리고 유전율이 8.0 이하인 잉크(INK)에 의하면, 발광 소자(LD)에 대한 편향 정렬이 달성되었음을 확인할 수 있다. 이에 반해, 전기 전도도가 1.5
Figure pat00015
를 초과하는 용매가 적용된 잉크에 의하면, 발광 소자(LD)는 편향 정렬이 소정의 수치 범위 이상 달성되지 않음을 확인할 수 있다.
결국, 소정의 수치 범위의 전기 전도도를 가지는 잉크(INK)에 의하면, 별도의 공정이 수행되지 않는 경우에도, 발광 소자(LD)가 편향 정렬될 수 있다.
종래 공정에 의하면, 발광 소자(LD)에 대한 편향 정렬을 달성하기 위하여, UV 광 조사 등 발광 소자(LD)에 소정의 에너지를 가하는 공정 혹은 발광 소자(LD)에 대하여 미세한 전기 신호를 인가하여 편향적으로 정렬하고자 하는 공정이 수행되어야 했다. 이 때, 발광 소자(LD)에 추가적인 에너지가 가해지는 경우, 발광 소자(LD)에 에너지가 가해지는 과정에서 정상적으로 배열된 발광 소자(LD)의 위치가 왜곡될 수 있고, 미세한 전기 신호를 가하여 편향 정렬을 달성하고자 하는 경우, 공정 난이도가 높고 과도한 비용이 소요되는 실정이었다.
하지만, 일 실시예에 의하면, 표시 장치의 발광 효율이 개선될 수 있으며, 편향 정렬을 위한 별도의 공정이 요구되지 않아 공정 단계가 간소화되어 공정 비용이 절감될 수 있고, 종래 발광 소자(LD)의 편향 정렬을 위해 수행됨으로 인해 발생되었던 문제들이 방지될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
LD: 발광 소자
PXL: 화소
CNE1, CNE2: 제1 및 제2 컨택 전극
BNK1, BNK2: 제1 및 제2 뱅크
CNL1, CNL2: 제1 및 제2 연결 배선
100: 프린팅 장치
INK: 잉크
SLV: 용매

Claims (20)

  1. 표시 장치 제조용 잉크로서,
    제1 용매; 및
    상기 제1 용매에 분산된 발광 소자를 포함하고,
    상기 발광 소자는 제1 타입의 반도체를 포함하는 제1 반도체층 및 상기 제1 타입과는 상이한 제2 타입의 반도체를 포함하는 제2 반도체층을 포함하고,
    상기 잉크의 전기 전도도는 1.5μS/m 이하인, 잉크.
  2. 제1 항에 있어서,
    상기 제1 용매는, 아세틸트리부틸시트레이트(Acetyltributylcitrate), 트리부틸 시트레이트(tributyl citrate), 트리스 아세테이트 포스페이트(tris acetate phosphate), 에틸프탈릴에틸 글리콜레이트(Ethyl Phthalyl Ethyl Glycolate), 프로필렌 글리콜 페닐 에테르(propylene glycol phenyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 부틸 카르비톨 아세테이트(butyl carbitol acetate), 및 데카놀(decanol) 중 적어도 어느 하나를 포함하는, 잉크.
  3. 제1 항에 있어서,
    상기 제1 용매와는 상이한 제2 용매를 더 포함하는, 잉크.
  4. 제3 항에 있어서,
    상기 제1 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 작고, 상기 제2 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 큰, 잉크.
  5. 제1 항에 있어서,
    상기 잉크의 유전율은 8.0 이하인, 잉크.
  6. 제1 항에 있어서,
    상기 잉크의 전기 전도도는 1.0μS/m 이하인, 잉크.
  7. 제6 항에 있어서,
    상기 잉크의 전기 전도도는 0.8μS/m 이하인, 잉크.
  8. 제1 항에 있어서,
    상기 발광 소자에 전계가 인가되는 경우, 상기 발광 소자의 상기 제1 반도체층에는 제1 방향을 향하는 외력이 제공되고, 상기 발광 소자의 상기 제2 반도체층에는 상기 제1 방향의 반대인 제2 방향을 향하는 외력이 제공되는, 잉크.
  9. 전기적 신호가 제공되는 경우 광을 발산할 수 있는 발광 소자를 포함하는 잉크를 이용한 표시 장치의 제조 방법으로서,
    기판을 준비하는 단계;
    상기 기판 상에 제1 전극 및 제2 전극을 형성하는 단계;
    상기 잉크가 상기 제1 전극과 상기 제2 전극 사이에 제공되도록 상기 잉크를 분사하는 단계-상기 잉크는 제1 용매를 포함하고, 상기 발광 소자는 상기 제1 용매 내에 제공됨-; 및
    상기 제1 전극과 상기 제2 전극 사이에 전계를 형성하는 단계; 를 포함하고,
    상기 잉크의 전기 전도도는 1.5μS/m 이하인, 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 전계를 형성하는 단계에서, 상기 잉크에 포함된 상기 발광 소자는 상기 제1 전극과 상기 제2 전극 사이에 배열되는, 표시 장치의 제조 방법.
  11. 제9 항에 있어서,
    상기 발광 소자는 제1 단부에 배치된 제1 반도체층 및 제2 단부에 배치된 제2 반도체층을 포함하고,
    상기 제1 단부에서 상기 발광 소자의 극성은 상기 제2 단부에서 상기 발광 소자의 극성과 상이한, 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 전계를 형성하는 단계에서, 상기 제1 단부에는 상기 제1 전극을 향하는 외력이 제공되고, 상기 제2 단부에는 상기 제2 전극을 향하는 외력이 제공되는, 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 전계를 형성하는 단계에서는, 평면 상에서 볼 때, 상기 제1 단부가 상기 제1 전극으로 향하고, 상기 제2 단부가 상기 제2 전극으로 향하도록 상기 발광 소자가 회전 운동하는, 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 발광 소자는 제1 발광 소자 및 제2 발광 소자를 포함하고,
    상기 전계를 형성하는 단계에서, 상기 제1 발광 소자의 상기 제1 단부는 상기 제1 전극에 대응되고, 상기 제1 발광 소자의 상기 제2 단부는 상기 제2 전극에 대응되고, 상기 제2 발광 소자의 상기 제1 단부는 상기 제2 전극에 대응되고, 상기 제2 발광 소자의 상기 제2 단부는 상기 제1 전극에 대응되고,
    상기 제1 발광 소자의 개수는 상기 제2 발광 소자의 개수보다 큰, 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 발광 소자에 대한 상기 제1 발광 소자의 비율은 0.6 이상인, 표시 장치의 제조 방법.
  16. 제9 항에 있어서,
    상기 제1 용매는, 아세틸트리부틸시트레이트(acetyltributylcitrate), 트리부틸 시트레이트(tributyl citrate), 트리스 아세테이트 포스페이트(tris acetate phosphate), 에틸프탈릴에틸 글리콜레이트(ethyl phthalyl ethyl glycolate), 프로필렌 글리콜 페닐 에테르(propylene glycol phenyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 부틸 카르비톨 아세테이트(butyl carbitol acetate), 및 데카놀(decanol) 중 적어도 어느 하나를 포함하는, 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 잉크는 상기 제1 용매와는 상이한 제2 용매를 더 포함하고, 상기 제1 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 작고, 상기 제2 용매의 전기 전도도는 상기 잉크의 전기 전도도보다 큰, 표시 장치의 제조 방법.
  18. 제9 항에 있어서,
    상기 잉크의 전기 전도도는 1.0μS/m 이하인, 표시 장치의 제조 방법.
  19. 제9 항에 있어서,
    상기 전계를 형성하는 단계 이후에 상기 제1 용매를 제거하는 단계; 를 더 포함하는, 표시 장치의 제조 방법.
  20. 제9 항 내지 제19 항 중 어느 하나에 따른 표시 장치의 제조 방법에 따라 제조된, 표시 장치.
KR1020200122596A 2020-09-22 2020-09-22 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치 KR20220039986A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200122596A KR20220039986A (ko) 2020-09-22 2020-09-22 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치
US17/360,596 US20220093818A1 (en) 2020-09-22 2021-06-28 Ink, manufacturing method of display device using the same, and display device
CN202111032012.9A CN114256388A (zh) 2020-09-22 2021-09-03 墨、使用该墨的显示装置的制造方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200122596A KR20220039986A (ko) 2020-09-22 2020-09-22 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20220039986A true KR20220039986A (ko) 2022-03-30

Family

ID=80741756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200122596A KR20220039986A (ko) 2020-09-22 2020-09-22 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치

Country Status (3)

Country Link
US (1) US20220093818A1 (ko)
KR (1) KR20220039986A (ko)
CN (1) CN114256388A (ko)

Also Published As

Publication number Publication date
US20220093818A1 (en) 2022-03-24
CN114256388A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
US20220157917A1 (en) Display device
KR20220051084A (ko) 표시 장치 및 그의 제조 방법
KR20220039986A (ko) 잉크, 이를 이용한 표시 장치의 제조 방법, 및 표시 장치
KR20220153162A (ko) 표시 장치 및 그의 제조 방법
KR20220115713A (ko) 표시 장치
US20230128904A1 (en) Display device and method of manufacturing the display device
KR20220051891A (ko) 표시 장치의 제조 장치, 이를 이용한 표시 장치의 제조 방법, 이에 의해 제조된 표시 장치
US20230290790A1 (en) Display device and manufacturing method for display device
US20230178691A1 (en) Display device and method of manufacturing the display device
US20240079526A1 (en) Display device
US20230085647A1 (en) Display device
US20230187427A1 (en) Display device and method of manufacturing the same
US20230253413A1 (en) Display device and method of fabricating the same
US20230395018A1 (en) Display device
US20240078968A1 (en) Display device and manufacturing method for the same
US20240203315A1 (en) Display device
US20230223497A1 (en) Display device
US20230282681A1 (en) Display device and method of fabricating the same
KR20220139508A (ko) 표시 장치의 제조 방법 및 표시 장치
KR20230157157A (ko) 적층형 마이크로 led 소자를 포함하는 led 디스플레이 장치 및 그 제조 방법
KR20220038230A (ko) 표시 장치
KR20220165872A (ko) 표시 장치 및 그 제조 방법
KR20230043296A (ko) 표시 장치 및 발광 소자의 제조 방법
KR20230013669A (ko) 표시 장치 및 그 제조 방법