KR20220038906A - Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법 - Google Patents

Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR20220038906A
KR20220038906A KR1020200121278A KR20200121278A KR20220038906A KR 20220038906 A KR20220038906 A KR 20220038906A KR 1020200121278 A KR1020200121278 A KR 1020200121278A KR 20200121278 A KR20200121278 A KR 20200121278A KR 20220038906 A KR20220038906 A KR 20220038906A
Authority
KR
South Korea
Prior art keywords
substrate
flash memory
gsl
word lines
silicon
Prior art date
Application number
KR1020200121278A
Other languages
English (en)
Other versions
KR102509657B1 (ko
Inventor
송윤흡
김봉석
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200121278A priority Critical patent/KR102509657B1/ko
Priority to US18/008,306 priority patent/US20230284448A1/en
Priority to PCT/KR2021/005621 priority patent/WO2021246664A1/ko
Publication of KR20220038906A publication Critical patent/KR20220038906A/ko
Application granted granted Critical
Publication of KR102509657B1 publication Critical patent/KR102509657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H01L27/11568—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

COP 구조가 적용된 3차원 플래시 메모리에서 GSL의 누설 전류를 개선하기 위한 기술이 제안된다. 일 실시예에 따르면, COP 구조가 적용된 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및 상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함함-을 포함하고, 상기 채널층 중 상기 GSL에 대응하는 일부 영역은, 상기 기판의 상부 표면의 결정화된 실리콘을 이용하여 실리콘으로 형성되는 것을 특징으로 한다.

Description

GSL의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법{THREE DIMENSIONAL FLASH MEMORY IMPROVING LEAKAGE CURRENT OF GSL AND MANUFACTURING METHOD THEREOF}
아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, COP(Cell On Peri) 구조가 적용된 3차원 플래시 메모리에서 GSL(Ground Selection Line)의 누설 전류(Leakage current)를 개선하는 기술이다.
플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다.
이러한 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어하는 소자로서, 최근 수직 방향의 고단으로 집적되는 3차원 구조가 제안됨에 따라 3차원 플래시 메모리로 명명되고 있다.
그 구조와 관련하여, 기존의 3차원 플래시 메모리를 나타낸 X-Z 단면도인 도 1을 참조하면, 3차원 플래시 메모리(100)는 기판(105) 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(110), 복수의 워드 라인들(110)의 하단에 위치하는 GSL(120), 복수의 워드 라인들(110) 및 GSL(120)을 관통하여 기판(105) 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링(130)(적어도 하나의 스트링(130)은 수직 방향으로 연장 형성되는 채널층(131) 및 채널층을 감싸는 전하 저장층(132)으로 구성됨)을 포함한다.
이와 같은 구조의 3차원 플래시 메모리(100)에서는 GSL(120)에서의 누설 전류가 발생되는 문제점이 발생될 수 있는 바, 기존의 3차원 플래시 메모리는 GSL(120)에 대응하는 위치에 전하 저장층(132)을 배치하지 않는 구조(보다 정확하게는 GSL(120)에 대응하는 위치에 전하 저장층(132)인 ONO층 중 Nitride층이 배치되지 않는 구조)와 기판(105) 전체 및 채널층(131) 중 GSL(120)에 대응하는 영역(131-1) 모두를 실리콘으로 구성하는 구조(채널층(131)의 그 외 영역은 폴리 실리콘으로 구성됨)를 적용하는 것으로 상기 문제점을 해결할 수 있었다.
그러나 기존의 3차원 플래시 메모리는, 집적도 향상을 위해 COP(Cell On Peri.) 구조가 적용될 경우, 기판(105) 전체가 실리콘으로 구성될 수 없어 채널층(131) 중 GSL(120)에 대응하는 영역(131-1) 역시 실리콘으로 구성될 수 없는 한계를 갖는 바, COP 구조가 적용된 3차원 플래시 메모리에서 GSL의 누설 전류를 개선 및 방지하는 기술이 제안될 필요가 있다.
일 실시예들은 COP 구조에서 GSL의 누설 전류를 개선하는 3차원 플래시 메모리를 제안한다.
보다 상세하게, 일 실시예들은 채널층 중 GSL에 대응하는 영역을 실리콘으로 구성함으로써, GSL TR(Transistor)의 누설 전류 특성을 개선하는 3차원 플래시 메모리를 제안한다.
일 실시예에 따르면, COP 구조가 적용된 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및 상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함함-을 포함하고, 상기 채널층 중 상기 GSL에 대응하는 일부 영역은, 상기 기판의 상부 표면의 결정화된 실리콘을 이용하여 실리콘으로 형성되는 것을 특징으로 한다.
일 측면에 따르면, 상기 채널층 중 상기 GSL에 대응하는 일부 영역은, 상기 기판의 상부 표면의 결정화된 실리콘을 기초로 하는 에피택셜(Epitaxial) 성장을 통해 상기 실리콘으로 형성되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 기판의 상부 표면은, 상기 기판을 형성하는 폴리 실리콘에 레이저 어닐링(Laser annealing) 기법이 적용됨에 따라 상기 실리콘으로 결정화되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 채널층 중 상기 복수의 워드 라인들에 대응하는 나머지 영역은, 폴리 실리콘으로 형성되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 기판 중 상부 표면을 제외한 나머지 영역은, 폴리 실리콘으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
또 다른 일 측면에 따르면, 상기 전하 저장층은, 상기 복수의 워드 라인들에 대응하는 위치에 연장 형성되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, COP 구조가 적용된 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line) 및 상기 복수의 워드 라인들과 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 홀(Hole)을 포함하는 반도체 구조체를 준비하는 단계; 상기 반도체 구조체에서 상기 적어도 하나의 홀 내부에 상기 수직 방향으로 연장 형성되는 내부 공간을 포함하는 전하 저장층을 연장 형성하는 단계; 및 상기 전하 저장층의 내부 공간을 통해, 상기 기판의 상부 표면의 결정화된 실리콘을 이용하여 상기 GSL에 대응하는 위치에 채널층 중 일부 영역을 실리콘으로 형성하는 단계를 포함한다.
일 측면에 따르면, 상기 채널층 중 일부 영역을 실리콘으로 형성하는 단계는, 상기 기판의 상부 표면의 결정화된 실리콘을 기초로 하는 에피택셜(Epitaxial) 성장을 통해 상기 채널층 중 일부 영역을 상기 실리콘으로 형성하는 단계인 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 기판을 형성하는 폴리 실리콘에 레이저 어닐링(Laser annealing) 기법을 적용하여 상기 기판의 상부 표면을 상기 실리콘으로 결정화하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 채널층 중 상기 복수의 워드 라인들에 대응하는 나머지 영역을 폴리 실리콘으로 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 기판 중 상부 표면을 제외한 나머지 영역은, 폴리 실리콘으로 형성되는 것을 특징으로 할 수 있다.
일 실시예들은 COP 구조에서 GSL의 누설 전류를 개선하는 3차원 플래시 메모리를 제안할 수 있다.
보다 상세하게, 일 실시예들은 채널층 중 GSL에 대응하는 영역을 실리콘으로 구성함으로써, GSL TR(Transistor)의 누설 전류 특성을 개선하는 3차원 플래시 메모리를 제안 할 수 있다.
따라서, 일 실시예들은 집적도를 향상시키는 가운데, GSL에서의 누설 전류를 방지 및 개선하는 기술 효과를 달성할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리는 나타낸 X-Z 단면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 4 내지 7는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Z 단면도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 3차원 플래시 메모리를 나타낸 X-Z 단면도에서는 3차원 플래시 메모리가 설명의 편의를 위해 적어도 하나의 스트링의 상부에 위치하는 비트 라인, 적어도 하나의 스트링의 하부에 위치하는 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 후술되는 3차원 플래시 메모리는 이에 제한되거나 한정되지 않고 통상의 플래시 메모리에 요구되는 구성요소들을 포함하도록 구성될 수 있다.
도 2는 일 실시예에 따른 3차원 플래시 메모리는 나타낸 X-Z 단면도이다.
도 2를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는 복수의 워드 라인들(210), 복수의 워드 라인들(210)의 하단에 위치하는 GSL(220) 및 적어도 하나의 스트링(230)을 포함한다.
복수의 워드 라인들(210), 복수의 워드 라인들(210)의 하단에 위치하는 GSL(220) 및 적어도 하나의 스트링(230)이 형성되는 기판(205)은, COP 구조가 적용되기 위하여 폴리 실리콘(Poly-silicon)으로 형성되나, 상부 표면은 후술되는 GSL의 누설 전류 방지 구조를 위해 결정화된 실리콘(이하, "실리콘"으로 표기되는 것은 단결정질의 실리콘(Single crystal silicon)을 의미함)으로 형성되어 있을 수 있다(기판(205) 중 상부 표면(205-1)을 제외한 나머지 영역(205-2)이 폴리 실리콘으로 형성됨). 도면에는 도시되지 않았으나, 이하 기판(205)은 COP 구조가 적용됨에 따라 적어도 하나의 주변 회로를 포함할 수 있다.
복수의 워드 라인들(210)은 기판(205) 상 수평 방향(예컨대, X 방향)으로 연장 형성된 채 순차적으로 적층되며, 각각이 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리), Mo(몰리브덴), Ru(루테늄) 또는 Au(금)과 같은 도전성 물질(설명된 금속 물질 이외에도 ALD 형성 가능한 모든 금속 물질이 포함됨)로 형성되어 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)이 수행되도록 할 수 있다. 이러한 복수의 워드 라인들(210)의 사이에는 절연 물질로 형성되는 복수의 절연층들(211)이 개재될 수 있다.
이러한 복수의 워드 라인들(210)의 상단에는 SSL(String Selection Line)(미도시)이 배치될 수 있으며, 하단에는 GSL(Ground Selection Line)(220)(GSL은 공통 소스 라인인 Common Source Line; CSL(미도시)과 연결됨)이 배치될 수 있다.
적어도 하나의 스트링(230)은 복수의 워드 라인들(210) 및 GSL(220)을 관통하여 기판(205) 상 수직 방향(예컨대, Z 방향)으로 연장 형성되는 가운데, 각각이 채널층(231) 및 전하 저장층(232)을 포함할 수 있다.
전하 저장층(232)은 채널층(231)을 감싸도록 수직 방향으로 연장 형성된 채 복수의 워드 라인들(210)을 통해 유입되는 전류로부터 전하를 저장하는 구성요소로서, 복수의 워드 라인들(210)에 대응하는 위치에 연장 형성될 수 있다(보다 정확하게는, ONO(Oxide-Nitride-Oxide)의 구조의 전하 저장층(232) 중 Nitride층이 복수의 워드 라인들(210)에 대응하는 위치에 연장 형성되고, 나머지 Oxide층들은 GSL(220)에 대응하는 위치까지 연장 형성될 수 있음).
여기서, 전하 저장층(232)이 ONO의 구조로 형성되는 것으로 설명되나, 이에 제한되거나 한정되지 않고, 복수의 워드 라인들(210)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하여 전하들의 상태를 유지하는 다양한 전하 저장 구성요소가 사용될 수 있다.
또한, 이하 전하 저장층(232)은 기판(205)에 대해 직교하는 수직 방향(예컨대, Z 방향)으로 연장 형성되는 수직 요소만을 포함하는 것으로 설명되나, 이에 제한되거나 한정되지 않고 기판(205)과 평행하며 복수의 워드 라인(210)들과 접촉되는 수평 요소도 더 포함할 수 있다.
채널층(231)은 전하 저장층(232)에 의해 감싸지며 수직 방향으로 연장 형성된 채 복수의 워드 라인들(210)을 통해 유입되는 전류로부터 전하를 저장하는 구성요소로서, 복수의 워드 라인들(210)에 대응하는 위치로부터 GSL(220)에 대응하는 위치까지 연장 형성될 수 있다.
특히, 일 실시예에 따른 3차원 플래시 메모리(200)에서, 채널층(231)의 일부 영역(231-1)(채널층(231) 중 GSL(220)에 대응하는 일부 영역)은 실리콘(이하, "실리콘"으로 표기되는 것은 단결정질의 실리콘(Single crystal silicon)을 의미함)으로 형성되고, 나머지 영역(231-2)(채널층(231) 중 복수의 워드 라인들(210)에 대응하는 나머지 영역)은 폴리 실리콘(Poly-silicon)으로 형성될 수 있다.
이 때, 채널층(231) 중 GSL(220)에 대응하는 일부 영역(231-1)은, 기판(205)의 상부 표면(205-1)의 결정화된 실리콘을 이용하여 실리콘으로 형성될 수 있다. 예를 들어, 기판(205)을 형성하는 폴리 실리콘에 레이저 어닐링(Laser annealing) 기법이 적용됨에 따라 기판(205)의 상부 표면(205-1)은 실리콘으로 결정화될 수 있다. 이에, 채널층(231) 중 GSL(220)에 대응하는 일부 영역(231-1)은, 기판(205)의 상부 표면(205-1)의 결정화된 실리콘을 기초로 하는 에피택셜(Epitaxial) 성장을 통해 실리콘으로 형성될 수 있다.
기판(205)의 상부 표면(205-1)이 실리콘으로 결정화됨에 있어 적용되는 기법 및 공정은 설명된 레이저 어닐링 기법으로 제한되거나 한정되지 않고, 폴리 실리콘을 결정화하여 실리콘을 형성하는 다양한 기법 또는 공정이 활용될 수 있다.
이처럼 채널층(231) 중 GSL(220)에 대응하는 일부 영역(231-1)이 실리콘으로 형성되고, 채널층(231) 중 복수의 워드 라인들(210)에 대응하는 나머지 영역(231-2)이 폴리 실리콘으로 형성되며, 기판(205) 역시 상부 표면(205-1)을 제외한 나머지 영역(205-2)이 폴리 실리콘으로 형성됨에 따라, 일 실시예에 따른 3차원 플래시 메모리(200)는 COP 구조를 적용하여 집적도를 향상시키고 복수의 워드 라인들(210)에 대응하는 채널층(231)의 나머지 영역(231-2)에서의 메모리 동작 관련 채널 특성을 보장하는 가운데, GSL TR(GSL TR은 GSL(220)에 맞닿는 전하 저장층(232)의 영역을 의미함)의 누설 전류 특성을 개선하여 GSL에서의 누설 전류를 방지할 수 있다.
이와 같은 3차원 플래시 메모리(200)의 제조 방법에 대해서는 아래에서 설명하기로 한다.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 4 내지 7은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 X-Z 단면도이다. 이하, 설명되는 제조 방법은 도 2를 참조하여 전술된 3차원 플래시 메모리는 제조하기 위한 것으로, 자동화 및 기계화된 시스템에 의해 수행될 수 있다.
도 3 내지 7울 참조하면, 제조 시스템은 단계(S310)에서, 도 4와 같이 반도체 구조체(400)를 준비할 수 있다.
여기서, 반도체 구조체(400)는 기판(405) 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(410), 복수의 워드 라인들(410)의 하단에 위치하는 GSL(Ground Selection Line)(420) 및 복수의 워드 라인들(410)과 GSL(420)을 관통하여 기판(405) 상 수직 방향으로 연장 형성되는 적어도 하나의 홀(Hole)(430)을 포함할 수 있다.
이어서, 제조 시스템은 단계(S320)에서, 도 5와 같이 반도체 구조체(400)에서 적어도 하나의 홀(430) 내부에 수직 방향으로 연장 형성되는 내부 공간(431-1)을 포함하는 전하 저장층(431)을 연장 형성할 수 있다.
그 다음, 제조 시스템은 단계(S330)에서, 도 6과 같이 전하 저장층(431)의 내부 공간(431-1)을 통해, 기판(405)의 상부 표면(405-1)의 결정화된 실리콘을 이용하여 GSL(420)에 대응하는 위치에 채널층(432) 중 일부 영역(432-1)을 실리콘으로 형성할 수 있다.
보다 상세하게, 단계(S330)에서 제조 시스템은, 기판(405)의 상부 표면(405-1)의 결정화된 실리콘을 기초로 하는 에피택셜(Epitaxial) 성장을 통해 채널층(432) 중 일부 영역(432-1)을 실리콘으로 형성할 수 있다.
이 때, 기판(405)의 상부 표면(405-1)은, 기판(405)을 형성하는 폴리 실리콘에 레이저 어닐링(Laser annealing) 기법이 적용되어 실리콘으로 결정화되어 있을 수 있다. 이와 같이 기판(405)의 상부 표면(405-1)이 실리콘으로 결정화되는 것은, 단계(S310) 이전 반도체 구조체(400)를 제조하는 과정에서 수행될 수 있으나, 이에 제한되거나 한정되지 않고 단계(S310)와 단계(S320) 사이에 수행될 수도 있다. 즉, 제조 시스템은 도면에는 도시되지 않았으나, 단계(S310) 이전에 반도체 구조체(400)를 제조하는 과정에서 기판(405)을 형성하는 폴리 실리콘에 레이저 어닐링 기법을 적용하여 기판(405)의 상부 표면(405-1)을 실리콘으로 결정화하거나, 단계(S310) 이후 단계(S320) 이전에 기판(405)을 형성하는 폴리 실리콘에 레이저 어닐링 기법을 적용하여 기판(405)의 상부 표면(405-1)을 실리콘으로 결정화할 수 있다.
단계(S310)와 단계(S320) 사이에 기판(405)의 상부 표면(405-1)이 실리콘으로 결정화되는 경우, 레이저 어닐링 기법은 단계(S310)에서 이미 형성되어 있는 적어도 하나의 홀(430)을 통해 수행될 수 있다.
그 후, 제조 시스템은 단계(S340)에서, 도 7과 같이 채널층(432) 중 복수의 워드 라인들(410)에 대응하는 나머지 영역(432-2)을 폴리 실리콘으로 형성할 수 있다. 이에, 단계(S340)를 끝으로 채널층(432) 전체 영역이 형성될 수 있다.
이처럼 단계들(S310 내지 S340)를 통해 채널층(432) 중 GSL(420)에 대응하는 일부 영역(432-1)을 실리콘으로 형성하고, 채널층(432) 중 복수의 워드 라인들(410)에 대응하는 나머지 영역(432-2)을 폴리 실리콘으로 형성하며, 기판(405) 역시 상부 표면(405-1)을 제외한 나머지 영역(405-2)을 폴리 실리콘으로 형성함에 따라, 제조된 3차원 플래시 메모리는 COP 구조를 적용하여 집적도를 향상시키고 복수의 워드 라인들(410)에 대응하는 채널층(432)의 나머지 영역(432-2)에서의 메모리 동작 관련 채널 특성을 보장하는 가운데, GSL TR(GSL TR은 GSL(420)에 맞닿는 전하 저장층(431)의 영역을 의미함)의 누설 전류 특성을 개선하여 GSL에서의 누설 전류를 방지할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (11)

  1. COP 구조가 적용된 3차원 플래시 메모리에서,
    기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들;
    상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및
    상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함함-
    을 포함하고,
    상기 채널층 중 상기 GSL에 대응하는 일부 영역은,
    상기 기판의 상부 표면의 결정화된 실리콘을 이용하여 실리콘으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  2. 제1항에 있어서,
    상기 채널층 중 상기 GSL에 대응하는 일부 영역은,
    상기 기판의 상부 표면의 결정화된 실리콘을 기초로 하는 에피택셜(Epitaxial) 성장을 통해 상기 실리콘으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  3. 제1항에 있어서,
    상기 기판의 상부 표면은,
    상기 기판을 형성하는 폴리 실리콘에 레이저 어닐링(Laser annealing) 기법이 적용됨에 따라 상기 실리콘으로 결정화되는 것을 특징으로 하는 3차원 플래시 메모리.
  4. 제1항에 있어서,
    상기 채널층 중 상기 복수의 워드 라인들에 대응하는 나머지 영역은,
    폴리 실리콘으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  5. 제1항에 있어서,
    상기 기판 중 상부 표면을 제외한 나머지 영역은,
    폴리 실리콘으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  6. 제1항에 있어서,
    상기 전하 저장층은,
    상기 복수의 워드 라인들에 대응하는 위치에 연장 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  7. COP 구조가 적용된 3차원 플래시 메모리의 제조 방법에 있어서,
    기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line) 및 상기 복수의 워드 라인들과 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 홀(Hole)을 포함하는 반도체 구조체를 준비하는 단계;
    상기 반도체 구조체에서 상기 적어도 하나의 홀 내부에 상기 수직 방향으로 연장 형성되는 내부 공간을 포함하는 전하 저장층을 연장 형성하는 단계; 및
    상기 전하 저장층의 내부 공간을 통해, 상기 기판의 상부 표면의 결정화된 실리콘을 이용하여 상기 GSL에 대응하는 위치에 채널층 중 일부 영역을 실리콘으로 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  8. 제7항에 있어서,
    상기 채널층 중 일부 영역을 실리콘으로 형성하는 단계는,
    상기 기판의 상부 표면의 결정화된 실리콘을 기초로 하는 에피택셜(Epitaxial) 성장을 통해 상기 채널층 중 일부 영역을 상기 실리콘으로 형성하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  9. 제7항에 있어서,
    상기 기판을 형성하는 폴리 실리콘에 레이저 어닐링(Laser annealing) 기법을 적용하여 상기 기판의 상부 표면을 상기 실리콘으로 결정화하는 단계
    를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  10. 제7항에 있어서,
    상기 채널층 중 상기 복수의 워드 라인들에 대응하는 나머지 영역을 폴리 실리콘으로 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  11. 제7항에 있어서,
    상기 기판 중 상부 표면을 제외한 나머지 영역은,
    폴리 실리콘으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
KR1020200121278A 2020-06-05 2020-09-21 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법 KR102509657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200121278A KR102509657B1 (ko) 2020-09-21 2020-09-21 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법
US18/008,306 US20230284448A1 (en) 2020-06-05 2021-05-04 Three dimensional flash memory for improving leakage current
PCT/KR2021/005621 WO2021246664A1 (ko) 2020-06-05 2021-05-04 누설 전류를 개선하는 3차원 플래시 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200121278A KR102509657B1 (ko) 2020-09-21 2020-09-21 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220038906A true KR20220038906A (ko) 2022-03-29
KR102509657B1 KR102509657B1 (ko) 2023-03-14

Family

ID=80997260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121278A KR102509657B1 (ko) 2020-06-05 2020-09-21 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102509657B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000512A (ko) * 2014-06-24 2016-01-05 삼성전자주식회사 메모리 장치
KR20170006207A (ko) * 2015-07-07 2017-01-17 삼성전자주식회사 메모리 장치 및 메모리 시스템
JP2018537842A (ja) * 2015-10-30 2018-12-20 サンディスク テクノロジーズ エルエルシー ３次元メモリ用の単結晶シリコンを有する選択ゲートトランジスタ
KR20190139528A (ko) * 2018-06-08 2019-12-18 삼성전자주식회사 수직형 메모리 장치
KR20200015219A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20200092574A (ko) * 2019-01-25 2020-08-04 삼성전자주식회사 Dram 셀렉터 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000512A (ko) * 2014-06-24 2016-01-05 삼성전자주식회사 메모리 장치
KR20170006207A (ko) * 2015-07-07 2017-01-17 삼성전자주식회사 메모리 장치 및 메모리 시스템
JP2018537842A (ja) * 2015-10-30 2018-12-20 サンディスク テクノロジーズ エルエルシー ３次元メモリ用の単結晶シリコンを有する選択ゲートトランジスタ
KR20190139528A (ko) * 2018-06-08 2019-12-18 삼성전자주식회사 수직형 메모리 장치
KR20200015219A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20200092574A (ko) * 2019-01-25 2020-08-04 삼성전자주식회사 Dram 셀렉터 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR102509657B1 (ko) 2023-03-14

Similar Documents

Publication Publication Date Title
US9818757B2 (en) Semiconductor device
TWI584411B (zh) 改進三維反或閘快閃記憶體之閘極電容的結構與操作方法
JP4758625B2 (ja) 半導体装置
US6768166B2 (en) Vertical transistor, memory arrangement and method for fabricating a vertical transistor
US9515082B2 (en) Semiconductor device and method of manufacturing the same
US20190006382A1 (en) Semiconductor device
US6498377B1 (en) SONOS component having high dielectric property
US10546871B2 (en) Semiconductor memory device and method of manufacturing the same
US20210296340A1 (en) Semiconductor memory device including an asymmetrical memory core region
JP2008546205A (ja) 高移動性波形チャネルを有するｔｆｔ電荷記憶メモリセル
US20200286914A1 (en) Three-dimensional flash memory and manufacturing method therefor
US11672121B2 (en) Semiconductor memory device including separated epitaxial layers
US20160276353A1 (en) Nonvolatile semiconductor memory device
JP2009130136A (ja) 不揮発性半導体記憶装置およびその製造方法
KR102578436B1 (ko) Igzo 채널층의 컨택트 저항을 개선하는 3차원 플래시 메모리
KR102509657B1 (ko) Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법
JP2013042068A (ja) 不揮発性半導体記憶装置とその製造方法
JP4758951B2 (ja) 半導体装置
US11955177B2 (en) Three-dimensional flash memory including middle metallization layer and manufacturing method thereof
US20230284448A1 (en) Three dimensional flash memory for improving leakage current
KR102365325B1 (ko) 공통 소스 라인을 포함하는 cop 구조가 적용된 3차원 플래시 메모리
US20230255035A1 (en) Three-dimensional flash memory with high degree of integration
KR102466225B1 (ko) Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법
JP2020057735A (ja) 半導体装置およびその製造方法
US20240096414A1 (en) Three-dimensional flash memory including floating devices, and manufacturing method therefor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant