KR20220032958A - 반도체 기판 세정용 조성물 - Google Patents

반도체 기판 세정용 조성물 Download PDF

Info

Publication number
KR20220032958A
KR20220032958A KR1020200114937A KR20200114937A KR20220032958A KR 20220032958 A KR20220032958 A KR 20220032958A KR 1020200114937 A KR1020200114937 A KR 1020200114937A KR 20200114937 A KR20200114937 A KR 20200114937A KR 20220032958 A KR20220032958 A KR 20220032958A
Authority
KR
South Korea
Prior art keywords
poly
cleaning
semiconductor substrate
composition
coating film
Prior art date
Application number
KR1020200114937A
Other languages
English (en)
Inventor
안규상
전지민
조용환
권기진
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020200114937A priority Critical patent/KR20220032958A/ko
Publication of KR20220032958A publication Critical patent/KR20220032958A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/16—Organic compounds
    • C11D3/37—Polymers
    • C11D11/0047—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Detergent Compositions (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자, 및 용제를 포함하는 반도체 기판 세정용 조성물을 제공한다. 본 발명에 따른 반도체 기판 세정용 조성물은 물 세정시 세정용 도막에 크랙 형성이 용이하고 이후 유기용제 세정시 잔류물 없이 세정될 수 있어 초미립자에 대한 세정능력이 우수하다. 특히, 하부 기판의 표면 특성에 따라 소수성 고분자와 친수성 고분자의 혼합비를 적절히 조절하여 초미립자 제거력이나 자체 세정력을 보다 증가시킬 수 있다.

Description

반도체 기판 세정용 조성물 {Composition for Cleaning of Semiconductor Substrate}
본 발명은 반도체 기판 세정용 조성물에 관한 것으로, 보다 상세하게는 물 세정시 세정용 도막에 크랙 형성이 용이하고 이후 유기용제 세정시 잔류물 없이 세정될 수 있어 초미립자에 대한 세정능력이 우수한 반도체 기판 세정용 조성물에 관한 것이다.
반도체 기판의 제조 공정에서는, 패턴을 형성한 기판의 표면에 부착되는 파티클 등의 오염 물질을 제거하기 위한 세정 과정이 있다. 특히, 근래 들어 형성되는 패턴이 미세화, 고애스팩트비화가 진행되면서 파티클의 사이즈는 점점 더 작아지고 있는 추세이다. 이와 같이 파티클의 사이즈가 작을 경우, 그 질량이 매우 작아 하부막과의 상호작용이 현저하게 증가하는 사이즈 이팩트(Size effect) 현상으로 인해 이를 제거하기 위한 방법을 개발해야 하는 실정이다.
종래에는 이와 같은 파티클을 제거하기 위해 액체나 기체를 사용하는 방법이 주로 사용되어 왔지만, 기판 표면의 근방이나 패턴 사이는 액체나 기체가 흐르기 어렵기 때문에, 파티클의 제거가 제대로 이루어지지 않는 문제가 있다.
또한, 이를 극복하기 위한 방법으로 초음파 세정이나 고압의 세정액 분사로 파티클을 제거하는 방법도 시도되고 있으나, 이는 하부 기판의 표면에 미리 제작된 미세 패턴이나 구조물에 손상을 주는 문제가 있어, 그 사용이 제한적이며, 초미립자의 경우 사이즈 이팩트의 영향이 매우 크기 때문에 이와 같은 방법들로는 그 제거가 쉽지 않다는 문제가 있다.
따라서, 열이나 압력 또는 강산/강염기 등 하부 기재에 악영향을 주는 방법이 아닌 새로운 방법의 개발이 필요한 실정이며, 그 중 한 방법으로 기판의 표면에 폴리머 도막을 형성하여 초미립자를 상기 도막으로 포획한 후 도막과 함께 이를 제거하는 방법이다.
이와 관련하여, 대한민국 공개특허 제10-2018-0059442호에는 극성기, 특정 화학식으로 표시되는 기 또는 이들의 조합을 갖는 분자량 300 이상의 화합물과 용매를 함유함으로써, 기판 표면에 막을 형성하여 기판 표면의 이물을 제거하는 프로세스에 있어서, 기판 표면의 파티클을 효율적으로 제거할 수 있는 반도체 기판 세정용 막 형성 조성물에 대하여 기재되어 있으나, 이는 여전히 초미립자에 대해서는 그 제거가 이루어지지 못하는 문제가 있다.
대한민국 공개특허 제10-2018-0059442호
본 발명의 한 목적은 물 세정시 세정용 도막에 크랙 형성이 용이하고 이후 유기용제 세정시 잔류물 없이 세정될 수 있어 초미립자에 대한 세정능력이 우수한 반도체 기판 세정용 조성물을 제공하는 것이다.
한편으로, 본 발명은 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자, 및 용제를 포함하는 반도체 기판 세정용 조성물을 제공한다.
본 발명의 일 실시형태에서, 상기 소수성 고분자는 1,2-폴리알렌(polyallene) (δp=0.7), 폴리(비닐리덴 플루오라이드)(poly(vinylidene fluoride)) (δp=0.8), 시스-1,4-폴리이소프렌(cis-1,4-polyisoprene) (δp=0.9), 폴리(옥시-1,1-디메틸에틸렌)(poly(oxy-1,1-dimethylethylene)) (δp=2.6), 폴리(p-페닐렌)(poly(p-phenylene)) (δp=2.1), 폴리(2,5-티오펜)(poly(2,5-thiophene)) (δp=1.7), 폴리[옥시(메틸히드로실릴렌)](poly[oxy(methylhydrosilylene)]) (δp=0.9), 폴리(메틸 p-자일릴렌)(poly(methyl p-xylylene)) (δp=1.9), 폴리(스티렌-co-4-비닐벤질알코올)(poly(styrene-co-4-vinylbenzylalcohol)) (δp=2.4) 및 히드록시기가 에틸 비닐 에테르로 부분 보호화된 폴리(히드록시스티렌)(poly(hydroxystyrene)) (δp=4.0)으로 이루어진 군으로부터 선택되는 하나 이상일 수 있다.
본 발명의 일 실시형태에서, 상기 친수성 고분자는 폴리(2-메틸-2-옥사졸린)(poly(2-methyl-2-oxazoline)) (δp=16.0), 폴리(2-에틸-2-옥사졸린)(poly(2-ethyl-2-oxazoline)) (δp=12.3), 폴리(1-부텐 설폰)(poly(1-butene sulfone)) (δp=17.9), 폴리(p-아미노벤조산)(poly(p-aminobenzoic acid)) (δp=15.5), 폴리(비닐설폰산)(poly(vinyl sulfonic acid)) (δp=16.2), 폴리(N-메틸 아크릴아마이드)(poly(N-methyl acrylamide)) (δp=16.5), 폴리푸마로니트릴(polyfumaronitrile) (δp=25.4), 폴리(베타-알라닌)(poly(beta-alanine)) (δp=22.4) 및 폴리(비닐 알코올)(poly(vinyl alcohol)) (δp=10.4)으로 이루어진 군으로부터 선택되는 하나 이상일 수 있다.
본 발명의 일 실시형태에서, 반도체 기판이 수접촉각 40° 미만인 친수성 기판인 경우, 상기 소수성 고분자와 친수성 고분자의 혼합비는 중량 기준으로 90 : 10 내지 60 : 40일 수 있다.
본 발명의 일 실시형태에서, 반도체 기판이 수접촉각 40° 이상인 소수성 기판인 경우, 상기 소수성 고분자와 친수성 고분자의 혼합비는 중량 기준으로 60 : 40 내지 20 : 80일 수 있다.
본 발명의 일 실시형태에서, 상기 소수성 고분자 및 친수성 고분자는 조성물 전체 100 중량%에 대하여 0.1 내지 20 중량%의 양으로 포함될 수 있다.
본 발명에 따른 반도체 기판 세정용 조성물은 물 세정시 세정용 도막에 크랙 형성이 용이하고 이후 유기용제 세정시 잔류물 없이 세정될 수 있어 초미립자에 대한 세정능력이 우수하다. 특히, 하부 기판의 표면 특성에 따라 소수성 고분자와 친수성 고분자의 혼합비를 적절히 조절하여 초미립자 제거력이나 자체 세정력을 보다 증가시킬 수 있다.
이하, 본 발명을 보다 상세히 설명한다.
본 발명의 일 실시형태는 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자(A), 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자(B), 및 용제(C)를 포함하는 반도체 기판 세정용 조성물에 관한 것이다.
본 발명에 따른 반도체 기판 세정용 조성물은 초미립자와의 결합력이 우수하고, 도막 형성시 미세 패턴 사이의 좁은 공간에도 쉽게 침투할 수 있으며, 반도체 기판 상에 도포하여 도막을 형성한 후 이를 수세하는 비교적 간단한 공정을 통해, 기판 상에 형성된 미세 패턴 및 구조물 등의 손상 없이 초미립자 등의 오염물질을 손 쉽게 제거할 수 있는 것을 특징으로 한다. 특히, 본 발명에 따른 반도체 기판 세정용 조성물은 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자와 함께, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자를 포함함에 따라 초미립자 등의 오염물질 제거효율 및 형성된 도막의 세정효율이 우수한 효과를 갖는다. 특히, 하부 기판의 표면 특성에 따라 소수성 고분자와 친수성 고분자의 혼합비를 적절히 조절하여 초미립자 제거력이나 자체 세정력을 보다 증가시킬 수 있다.
본 발명에 따른 반도체 기판 세정용 조성물은 기존의 일반적인 액상 세정제 조성물과 상이하다. 종래의 액상 세정제 조성물은 액상으로 기판의 세정에 직접적으로 사용된다. 반면, 본 발명에 따른 반도체 기판 세정용 조성물은 기판의 표면 상에 도포되어 도막을 형성하여 제거대상인 초미립자 등을 흡착, 즉 포획한 후, 상기 형성된 도막이 완전히 제거되는 과정을 거치게 된다. 이러한 도막의 제거 과정을 통해 기판의 세정이 완료된다. 즉, 본 발명에 따른 반도체 기판 세정용 조성물은 반도체 기판 세정용 막 형성 조성물인 점을 특징으로 한다.
본 발명에 따른 반도체 기판 세정용 조성물에 의해 형성된 도막은 초순수 등의 수용액에 의해 팽윤됨으로써 균열 또는 박리(Lift-Off)된다. 이와 같이 균열 또는 박리된 도막을 물리적으로 회전시켜 1차적으로 제거하고, 그 후 2차적으로 유기용제를 이용하여 상기 도막을 완전히 제거하는 과정을 거치게 된다.
본 발명에서 반도체 기판은 특별히 한정되지 않으며, 예를 들어 실리콘 웨이퍼일 수 있다.
본 발명에서 “초미립자”라 함은 그 직경이 100nm 이하인 입자를 의미하며, 반도체 기판의 제조과정에서 발생 또는 유입된 오염물질의 일종으로 세정을 통해 제거되어야 할 대상이다.
본 발명에서 한센 용해도 파라미터(δT)란, 용해도 파라미터의 1종으로서, 기존에 사용되던 힐데브란드(Hildebrand) 용해도 파라메터보다 개선된 용해도 파라미터이다. 한센 용해도 파라미터(δT)는 δd, δp 및 δh의 3성분으로 분할하여, 물질의 용해 가능한 범위를 3차원 공간좌표로 표현한 것이다. δd는 분산력(dispersion force)에 의한 용해도 파라미터를 나타내고, δp는 쌍극자간력에 의한 용해도 파라미터를 나타내며, δh는 수소결합력에 의한 용해도 파라미터를 나타낸다. 예를 들어, 한센 용해도 파라미터(δT)는 「INDUSTRIAL SOLVENTS HANDBOOK」(pp.35-68, Marcel Dekker, Inc., 1996년 발행) 이나, 「DIRECTORY OF SOLVENTS」(pp.22-29, Blackie Academic & Professional, 1996년 발행) 등에 기재되고, 정의되어 있다(단위 : (J/㎤)0.5). 본 발명에서 한센 용해도 파라미터(δT 및 δd, δp, δh)는 HSPiP 프로그램을 통해 계산한 값을 사용한다.
이하에서는 본 발명의 일 실시형태에 따른 반도체 기판 세정용 조성물의 구성성분들에 대해 보다 상세히 설명한다.
소수성 고분자(A)
본 발명의 일 실시형태에서, 상기 소수성 고분자는 기판 상의 초미립자를 포획하여 이탈시키는 역할을 한다.
초미립자를 이탈시키기 위해선 초순수 세정에 의해 고분자 도막이 기판 상의 초미립자를 포획한 채 Lift-off 되어 박리되어야 한다. 동시에 박리된 도막 조각이 기판 밖으로 이탈할 때까지 초미립자를 운반해야 하기 때문에 초순수에 용해되지는 않는 성질을 가져야 한다. 또한 이어지는 유기용제 세정공정에 의해 도막이 완전히 용해되어 잔류물을 남기지 않아야 한다.
상술한 특성을 확보하기 위해서, 상기 소수성 고분자는 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하, 바람직하게는 2.5 이하이다.
상기 소수성 고분자로는 예를 들어 1,2-폴리알렌(polyallene) (δp=0.7), 폴리(비닐리덴 플루오라이드)(poly(vinylidene fluoride)) (δp=0.8), 시스-1,4-폴리이소프렌(cis-1,4-polyisoprene) (δp=0.9), 폴리(옥시-1,1-디메틸에틸렌)(poly(oxy-1,1-dimethylethylene)) (δp=2.6), 폴리(p-페닐렌)(poly(p-phenylene)) (δp=2.1), 폴리(2,5-티오펜)(poly(2,5-thiophene)) (δp=1.7), 폴리[옥시(메틸히드로실릴렌)](poly[oxy(methylhydrosilylene)]) (δp=0.9), 폴리(메틸 p-자일릴렌)(poly(methyl p-xylylene)) (δp=1.9), 폴리(스티렌-co-4-비닐벤질알코올)(poly(styrene-co-4-vinylbenzylalcohol)) (δp=2.4) 및 히드록시기가 에틸 비닐 에테르로 부분 보호화된 폴리(히드록시스티렌)(poly(hydroxystyrene)) (δp=4.0) 등을 들 수 있고, 이들은 단독으로 또는 2종 이상 조합하여 사용될 수 있다.
상기 소수성 고분자의 중량평균분자량(Mw)은 1,000 내지 20,000, 바람직하게는 1,000 내지 15,000일 수 있고, 더욱 바람직하게는 2,000 내지 8,000일 수 있으며, 분자량 분포(Mw/Mn)는 1.05 내지 3.0, 바람직하게는 1.1 내지 2.0일 수 있다. 상기 소수성 고분자의 중량평균분자량 및 분자량 분포가 상기 범위를 만족하는 경우, 형성된 도막을 수세하는 공정에서 상기 도막이 알맞은 속도로 Lift-off 될 수 있으며, IPA(isopropyl alcohol) 등의 유기용제를 이용한 세정 공정에서 적절한 용해도를 가지므로 바람직하다.
본 발명에서 “분자량 분포”란 중량평균분자량(Mw)을 수평균분자량(Mn)으로 나눈 값을 의미한다.
친수성 고분자(B)
본 발명의 일 실시형태에서, 친수성 고분자는 물 세정시 도막이 팽윤되고 용이하게 크랙 형성이 가능하게 해주는 역할을 한다. 즉, 상기 수용성 고분자는 물 세정시 도막에 물이 들어갈 수 있는 물길을 내주어 도막이 용이하게 팽윤되면서 크랙이 형성되게 하여 Lift-off가 잘 진행될 수 있게 함으로써 초미립자에 대한 세정능력을 향상시킬 수 있다.
상술한 특성을 확보하기 위해서, 상기 친수성 고분자는 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상, 바람직하게는 12 이상이다.
상기 친수성 고분자로는 예를 들어 폴리(2-메틸-2-옥사졸린)(poly(2-methyl-2-oxazoline)) (δp=16.0), 폴리(2-에틸-2-옥사졸린)(poly(2-ethyl-2-oxazoline)) (δp=12.3), 폴리(1-부텐 설폰)(poly(1-butene sulfone)) (δp=17.9), 폴리(p-아미노벤조산)(poly(p-aminobenzoic acid)) (δp=15.5), 폴리(비닐설폰산)(poly(vinyl sulfonic acid)) (δp=16.2), 폴리(N-메틸 아크릴아마이드)(poly(N-methyl acrylamide)) (δp=16.5), 폴리푸마로니트릴(polyfumaronitrile) (δp=25.4), 폴리(베타-알라닌)(poly(beta-alanine)) (δp=22.4), 폴리(비닐 알코올)(poly(vinyl alcohol)) (δp=10.4) 등을 들 수 있고, 이들은 단독으로 또는 2종 이상 조합하여 사용될 수 있다.
상기 친수성 고분자의 중량평균분자량(Mw)은 5,000 내지 500,000, 바람직하게는 10,000 내지 200,000일 수 있고, 분자량 분포(Mw/Mn)는 1.05 내지 3.0, 바람직하게는 1.1 내지 2.0일 수 있다. 상기 친수성 고분자의 중량평균분자량 및 분자량 분포가 상기 범위를 만족하는 경우, 형성된 도막을 수세하는 공정에서 도막의 박리가 원활하게 이루어진다.
반도체 기판 세정용 조성물은 도포하는 하부 기판에 따라 세정효과가 달라질 수 있다. 반도체의 하부 기판은 통상 웨이퍼이지만 웨이퍼의 상태에 따라 표면의 물 분자와의 친화력 정도가 달라질 수 있다. 기판의 물 분자와의 친화력 정도는 기판 상에서 물로 접촉각을 측정하여 결정할 수 있다. 기판이 물 분자와 친화력이 부족한 경우 소수성 기판이라 하며, 물 분자와의 친화력이 강한 경우 친수성 기판이라 한다. 예를 들어 불산으로 웨이퍼를 처리할 경우 표면이 전부 실리콘 층으로 배열되어 있어 접촉각이 높은 소수성 기판이 되지만, 반대로 공기 중에 방치한 경우, 자연산화막층이 생겨 접촉각이 낮은 친수성 기판이 될 수 있다. 이 외에도 실리콘 층 위로 옥사이드나 나이트라이드 층을 형성하거나 다른 금속을 도핑한 경우에도 하부 기판의 물 분자와의 친화력 정도가 달라질 수 있다.
하부 기판 표면의 물 분자와의 친화력 정도는 세정용 조성물과의 상호작용에 영향을 주며, 이는 표면 특성에 따라 도막이 박리되는 능력이 달라질 수 있음을 의미한다. 이에 따라 세정용 조성물의 세정능력 또한 달라질 수 있다. 따라서 최적의 세정 효과를 보이기 위해선 기판 특성에 따라 소수성 고분자와 친수성 고분자의 혼합비를 조절하여 이로부터 형성되는 고분자 도막의 물 분자와의 친화력 정도를 적절하게 맞추는 것이 중요하다.
본 발명의 일 실시형태에서, 반도체 기판이 수접촉각 40° 미만인 친수성 기판인 경우, 상기 소수성 고분자와 친수성 고분자의 혼합비는 중량 기준으로 90 : 10 내지 60 : 40, 바람직하게는 80 : 20 내지 70 : 30일 수 있다. 상기한 혼합비에서 초미립자의 세정 효과가 우수하며, 상기 범위를 벗어나는 경우 초미립자 제거력 및/또는 자체 세정력이 떨어지거나 세정단계에서 도막에 크랙 형성이 용이하지 않을 수 있다.
본 발명의 일 실시형태에서, 반도체 기판이 수접촉각 40° 이상인 소수성 기판인 경우, 상기 소수성 고분자와 친수성 고분자의 혼합비는 중량 기준으로 60 : 40 내지 20 : 80, 바람직하게는 50 : 50 내지 40 : 60일 수 있다. 상기한 혼합비에서 초미립자의 세정 효과가 우수하며, 상기 범위를 벗어나는 경우 초미립자 제거력 및/또는 자체 세정력이 떨어지거나 세정단계에서 도막에 크랙 형성이 용이하지 않을 수 있다.
본 발명의 일 실시형태에서, 상기 소수성 고분자 및 친수성 고분자는 조성물 전체 100 중량%에 대하여 0.1 내지 20 중량%, 바람직하게는 1 내지 12 중량%의 양으로 포함될 수 있다. 상기 소수성 고분자 및 친수성 고분자의 함량이 상기 범위를 만족하면 적절한 용해성과 코팅성을 발휘하여 도막을 용이하게 형성할 수 있으며, 상기 범위 미만으로 포함되는 경우 초미립자 제거율이 떨어지거나 알맞은 두께의 도막을 형성하는데 어려움이 있을 수 있고, 상기 범위를 초과하는 경우 코팅성이 떨어지거나 도막의 두께가 너무 두꺼워져서 세정 단계에서 원활한 제거가 어려워질 수 있다.
용제(C)
본 발명의 일 실시형태에서, 상기 용제(C)는 본 발명의 반도체 기판 세정용 조성물에 포함되는 다른 성분들을 혼합하는데 효과적인 것이면 제한 없이 사용할 수 있다.
반도체 기판 세정용 조성물이 도막을 형성하였을 때, 도막의 물과 알코올에 대한 용해도가 중요하고, 도막 내 잔존 용매와 표면특성에 따라 물과 알코올에 대한 용해도에 영향을 미친다. 따라서, 물과 알코올에 대한 용해도가 우수한 용제를 사용하는 것이 바람직하다.
예를 들어, 상기 용제로는 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether, PGME), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate, PGMEA), 메틸-2-하이드록시이소부티레이트 (methyl-2-hydroxyisobutyrate, HBM), 에틸 락테이트 (ethyl lactate, EL), 디에틸렌 글리콜 메틸 에틸 에테르 (diethylene glycol methyl ethyl ether, MEDG), 이소프로필알코올(isopropyl alcohol, IPA), 3-메톡시 부탄올(3-methoxy butanol), 부틸셀로솔브(butyl cellosolve) 등을 사용할 수 있으며, 이들은 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
상기 용제는 잔량으로 포함될 수 있으며, 상기 잔량은, 본 발명의 필수 성분 및 그 외 다른 성분들을 더 포함한 총 조성물의 중량이 100 중량%가 되도록 하는 잔량을 의미한다.
구체적으로, 상기 용제는 조성물 전체 100 중량%에 대하여 80 내지 98 중량%, 바람직하게는 90 내지 96 중량%로 포함될 수 있다. 상기 용제의 함량이 상기 범위를 만족하는 경우 고분자와 첨가성분을 적절히 용해시켜 코팅성을 발휘하여 목표로 하는 도막을 형성하는데 용이한 이점이 있다. 상기 용제가 상기 범위 미만으로 포함되는 경우 도막의 두께가 너무 두꺼워져서 세정 단계에서 도막의 원활한 제거가 어려워질 수 있고, 상기 범위를 초과하는 경우 일반적인 스핀 코팅(spin coating) 공정에서 사용하는 회전구간에서 초미립자 즉, 오염물질의 포획이 용이하고 세정시 도막의 제거가 용이한 알맞은 두께의 도막을 형성하는데 어려움이 발생할 수 있다.
첨가제(D)
본 발명의 일 실시형태에 따른 반도체 기판 세정용 조성물은 첨가제(D)를 더 포함할 수 있다.
상기 첨가제로는 친수성 화합물 등이 있을 수 있다. 상기 친수성 화합물은 본 발명의 반도체 기판 세정용 조성물로부터 형성된 도막을 제거하기 위해 수용액과 접촉 시 수용액이 도막으로 침투하는 것이 보다 용이해질 수 있게 하며, 이로 인해 도막의 팽윤이 보다 유리해질 수 있는 이점이 있다.
상기 친수성 화합물은 상기 소수성 고분자 및 친수성 고분자보다 분자량이 낮은 단분자를 사용하는 것이 바람직하다.
예를 들어, 상기 친수성 화합물로는 트리에탄올아민(triethanolamine), 모노에탄올아민(monoethanolamine), 메틸디에탄올아민(methyldiethanolamine), (2-아미노에톡시)에탄올((2-aminoethoxy)ethanol), DL-1-아미노-2-프로판올(DL-1-amino-2-propanol), 테트라에틸렌펜타아민(tetraethylenepentaamine), 2-디메틸에탄올아민(2-dimethyletanolamine), 디에탄올아민(diethanolamine)과 같은 아민계 화합물, 옥살산(oxalic acid), 말론산(malonic Acid), 말레산 (maleic acid), 글루타르산(glutaric acid), 시트르산(citric acid)과 같은 유기산계 화합물, 글리세롤, 에틸렌글리콜, 프로필렌글리콜과 같은 알코올계 화합물 등이 있으며, 이들 중에서 아민계 화합물이 하부 기판의 표면 전하를 마이너스로 만들어 리프트 오프(lift-off) 효과를 개선할 수 있으므로 특히 바람직하다. 상기 예시된 친수성 화합물들은 단독으로 또는 2종 이상 조합하여 사용될 수 있다.
상기 첨가제는 조성물 전체 100 중량%에 대하여 0.01 내지 5 중량%, 바람직하게는 0.05 내지 2.5 중량%의 양으로 포함될 수 있다. 상기 첨가제가 상술한 범위 내로 포함될 경우, 우수한 세정 효과를 나타낼 수 있다는 이점이 있다.
본 발명의 일 실시형태는 상술한 반도체 기판 세정용 조성물을 이용하여 수행되는 세정 공정을 포함하는 반도체 기판의 세정 방법에 관한 것이다.
본 발명의 반도체 기판 세정용 조성물을 이용한 반도체 기판의 세정 방법은, 상기 반도체 기판 세정용 조성물을 기판의 표면 상에 도포하여 도막을 형성하는 단계; 상기 형성된 도막을 초순수로 팽윤시켜 상기 기판에서 분리시키는 단계; 및 상기 도막이 분리된 기판 상의 잔류물을 유기용제를 이용하여 제거하는 단계를 포함한다.
보다 구체적으로, 상기 도막을 형성하는 단계는, 기판 상에 상기 반도체 기판 세정용 조성물을 이용하여 도막을 형성함으로써 기판 표면 상에 존재하는 초미립자 등의 오염물질을 포획하는 단계이다.
상기 도막을 형성하는 단계는, 예를 들어, 상기 본 발명의 조성물을 스핀코팅(spin coating)하여 도포 후, 상온에서 90초 동안 건조하는 단계일 수 있다.
또한, 상기 도막의 분리 단계는, 예를 들어, 상기 형성된 도막을 초순수를 통해 기판으로부터 도막을 분리시키는 동시에 상기 도막에 포집된 초미립자 등의 오염물질을 포집하여 제거하는 단계일 수 있다.
구체적으로, 본 발명의 도막의 분리 단계는, 형성된 도막을 초순수를 이용하여 팽윤시킴으로써, 도막의 균열 또는 박리(Lift-Off)를 일으키고, 이를 물리적으로 회전시켜 1차적으로 도막을 기판으로부터 분리시키는 과정이다.
또한, 상기 기판으로부터 도막 분리 후 2차적으로 유기용제를 이용하여 상기 도막의 잔류물을 완전히 제거하는 과정을 거칠 수 있다.
상기 유기용제는 특별히 한정되는 것은 아니나, 테트라암모늄 히드록시드(TMAH); 이소프로판올(IPA) 등과 같은 알코올류; 프로필렌 글라이콜모노에틸에테르(propylene glycol momoethyl ether)와 같은 에테르류; 에톡시에틸프로피오네이트(ethoxyethylpropionate); n-부틸 아세테이트(n-butyl acetate); 또는 이들의 혼합물일 수 있다.
이하, 실시예, 비교예 및 실험예에 의해 본 발명을 보다 구체적으로 설명하고자 한다. 이들 실시예, 비교예 및 실험예는 오직 본 발명을 설명하기 위한 것으로, 본 발명의 범위가 이들에 국한되지 않는다는 것은 당업자에게 있어서 자명하다.
합성예 1: 소수성 고분자 A-1의 합성
환류 냉각기, 적하 깔대기 및 교반기를 구비한 1L의 플라스크 내부를 질소 분위기로 하고, 프로필렌글리콜모노메틸에테르 200g을 도입하여, 100℃로 승온하고 4-비닐벤질알코올 67.0g(0.5몰)과 스티렌 52.1g(0.5몰)을 프로필렌글리콜모노메틸에테르 300g에 용해시킨 뒤 65℃ 환류조건에서 교반하면서 2,2'- 아조비스 (2,4 메틸발레로니트릴) 0.1g을 테트라히드로퓨란 20g에 용해시킨 용액을 적하 깔대기를 이용하여 30분에 걸쳐 적하한 후에 65℃에서 추가로 8시간을 교반하였다. 반응 종료 후에 n-헵탄을 첨가하여 중합된 고분자 화합물을 침전시킨 뒤 여과한 후에 얻어진 고체를 진공에서 건조하여 중량평균분자량은 7,800이고 분자량 분포(Mw/Mn)는 1.41인 소수성 고분자 A-1를 얻었다.
합성예 2: 소수성 고분자 A-2의 합성
환류 냉각기, 적하 깔대기 및 교반기를 구비한 1L의 플라스크 내부를 질소 분위기로 하고, 프로필렌 글리콜 모노메틸에테르 아세테이트 200g을 도입하여, 100℃로 승온 후 아세톡시스티렌 162.1g(1.00몰)을 첨가한 후에 이어서 2,2'-아조비스(2,4-디메틸발레로니트릴) 1.8g을 프로필렌 글리콜 모노메틸에테르 아세테이트 150g에 용해시킨 용액을 적하 깔대기로부터 1시간에 걸쳐 플라스크에 적하하여 100℃에서 3시간 더 교반을 계속하였다.
중합반응 종료 후 산성 조건에서 아세틸기를 탈보호한 후 한차례 재침전을 통하여 히드록시스티렌의 중합체를 얻은 다음, 이를 다시 프로필렌 글리콜 모노메틸에테르 아세테이트에 용해시킨 후 상온에서 에틸 비닐 에테르 19.8g (0.27mmol)을 반응시켜 일부 히드록시기의 말단이 에틸 비닐 에테르 유래의 아세탈로 보호된 소수성 고분자 A-2를 얻었다. 얻어진 고분자의 정제를 위하여 재침전 후에 프로필렌 글리콜 모노메틸에테르에 재용해하여 고형분이 25wt%가 되도록 조절하였으며, 이때 얻어진 고분자의 중량평균분자량은 10,100이고, 분자량 분포(Mw/Mn)는 1.75이었다.
실시예 1 내지 37 및 비교예 1 내지 19: 반도체 기판 세정용 조성물의 제조
하기 표 1 내지 표 4에 나타낸 바와 같이 각 성분들을 혼합하여 반도체 기판 세정용 조성물을 제조하였다(단위: 중량%).
실시예
1 2 3 4 5 6 7 8 9 10 11 12 13 14
A-1 3.0 3.0 3.0 4.8 4.8 4.8 1.2 1.8
A-2 3.0 3.0 3.0 4.8 4.8 4.8
B-1 3.0 3.0 1.2 1.2 4.8 4.2
B-2 3.0 3.0 1.2 1.2
B-3 3.0 3.0 1.2 1.2
D-1 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2
D-2 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8
실시예
15 16 17 18 19 20 21 22 23 24 25 26 27 28
A-1 2.4 3.6 4.2 5.4 1.8 2.4 3.6 4.2 5.4 1.5 1.5 0.2 0.5 1.5
B-1 3.6 2.4 1.8 0.6 1.5 1.5 0.1 0.3 1
B-2 4.2 3.6 2.4 1.8 0.6
C-1 3.0 5.0 5.0 3.5
C-2 3.0
D-1 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.8 75.3 75.2
D-2 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.9 18.9 18.8
실시예 비교예
29 30 31 32 33 34 35 36 37 1 2 3 4 5
A-1 6.0 10.0 12.0 0.5 1.2 3.5 2.6 4.3 5.1 3.0
A-2 3.0
A-3 3.0 3.0
A-4 3.0
B-1 1.5 2.5 3.0 0.2 0.5 1.5 6.0 10.0 12.0 3.0 3.0
B-2 3.0
B-4 3.0 3.0
C-1 2.5 2.5 2.5 5.0 4.0 1.5 1.5 1.0 0.5
D-1 72.0 68.0 66.0 75.4 75.4 74.8 71.9 67.8 65.9 75.2 75.2 75.2 75.2 75.2
D-2 18.0 17.0 16.5 18.9 18.9 18.7 18.0 16.9 16.5 18.8 18.8 18.8 18.8 18.8
비교예
6 7 8 9 10 11 12 13 14 15 16 17 18 19
A-1 4.8 - 0.3 0.6 6.0 - 0.6 5.7
A-2 4.8
A-3 4.8 4.8
A-4 3.0 4.8 4.8
B-1 1.2 1.2 6.0 5.7 5.4 - 0.3
B-2 3.0 1.2 1.2 6.0 5.4
B-3
B-4 1.2 1.2
D-1 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2 75.2
D-2 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8 18.8
A-1: 합성예 1에서 얻은 소수성 고분자, δP=2.4
A-2: 합성예 2에서 얻은 소수성 고분자, δP=4.0
A-3: 폴리(2-히드록시에틸 메타크릴레이트), Sigma Aldrich, δP=5.0
A-4: 폴리(아크릴산), Sigma Aldrich, δP=8.9
B-1: 폴리(2-메틸-2-옥사졸린), Sigma Aldrich, δP=16.0
B-2: 폴리(2-에틸-2-옥사졸린), Polymer chemistry innovation, δP=12.3
B-3: 폴리(비닐 알코올), Sigma Aldrich, δP=10.4
B-4: 폴리(피롤리돈), Sigma Aldrich, δP=8.8
C-1: 트리에탄올아민, 삼전화학
C-2: 1,4-부탄다이올, Sigma Aldrich
D-1: 프로필렌 글리콜 모노메틸 에테르
D-2: 에틸 락테이트
실험예 1:
친수성 웨이퍼와 소수성 웨이퍼를 하기와 같은 방법으로 준비한 다음, 각각의 웨이퍼를 대상으로 상기 제조된 실시예 및 비교예의 반도체 기판 세정용 조성물에 대한 코팅성, 초미립자 제거율 및 자체 세정력을 하기와 같은 방법으로 측정하고, 그 결과를 하기 표 5 내지 표 8에 나타내었다.
<웨이퍼 준비>
친수성 표면의 친수성 웨이퍼를 얻기 위해 다음과 같이 처리하였다.
8" Si 웨이퍼(wafer)에 SC1 처리 후 초순수로 세정하여 건조하였다. SC1 처리는 암모니아수와 과산화수소수 혼합용액(1대 4로 혼합한 뒤 10%로 초순수에 희석하여 제조)을 60℃로 승온 후 5분 간 침지하는 처리방법을 일컫는다. 얻어진 8" 웨이퍼는 물을 이용하여 접촉각을 측정하였고, 측정된 접촉각은 5°(접촉각 기기의 측정 최소치) 내지 17°이다.
소수성 표면의 소수성 웨이퍼를 얻기 위해 다음과 같이 처리하였다.
8" Si 웨이퍼를 불산 희석액(0.1% 초순수에 희석하여 제조)에 침지한 후 상온에서 1분간 세정한 후 초순수로 세정 후 건조하였다. 얻어진 8" Si 웨이퍼의 표면에 물방울을 떨어뜨려 접촉각을 측정하였고, 측정된 접촉각은 40 내지 60 °이다.
(1) 코팅성
상기에서 준비된 각각의 8" Si 웨이퍼 표면에 세정용 조성물을 도포한 후 스핀코팅하여 2000Å의 도막을 형성하여 클린룸 내에 방치하여 건조하였다. 코팅 후 도막의 표면을 육안으로 확인하여 결함 유무를 확인하고, 이 후 건조된 도막의 표면을 육안으로 확인하여 도막의 결함 유무를 확인하였다. 정상적인 도막의 경우는 검사를 통하여 아무런 결함을 확인할 수 없으나, 비정상인 경우에는 도막 표면에 얼룩 혹은 백탁, 엣지 부분의 미코팅(uncoating), 형성된 도막의 크랙(crack) 등의 결함이 나타난다. 코팅성을 하기 평가 기준에 따라 평가하였다.
<평가 기준>
○: 건조된 도막에 결함이 없음
△: 코팅 직후에는 결함이 없으나 건조 후 결함이 발생함
×: 코팅 과정에서 결함이 발생함
(2) 초미립자 제거율
상기에서 준비된 각각의 8" Si 웨이퍼 표면에 20nm 크기의 실리카 입자 0.1wt%를 초순수에 분산시켜 Si 웨이퍼 표면에 도포한 후에 회전(spin)을 주어 건조시켰다. 이후 Surfscan SP1 (KLA Tencor제조)로 웨이퍼 전체 표면의 초미립자 개수를 카운트한 뒤에 세정용 조성물을 도포한 후 스핀코팅하여 2000Å의 도막을 형성하여 90초간 클린룸 내에 방치하여 건조하였다. 이렇게 얻어진 도막을 500rpm으로 회전시키면서 2분 동안 초순수를 분당 2L의 유량으로 분사하여 도막을 벗겨낸 뒤, 표면에 남아 있는 고분자 잔류물은 기판을 500rpm으로 회전시키며 유기용제(propylene glycol monomethylether + ethoxyethylpropionate + n-butyl acetate = 70wt% + 20wt% + 10wt%)를 분당 0.5L의 유량으로 분사하여 린스해주었다. 세정이 완료된 기판은 다시 Surfscan SP1을 이용하여 표면의 초미립자 개수를 카운트하여 세정 전/후의 변화량(제거율)을 하기 수학식 1을 이용하여 계산하였다. (초미립자 크기 160 내지 200nm 대상으로 모니터링함)
[수학식 1]
제거율(PRE, %) = [(세정 전 초미립자 개수 - 세정 후 초미립자 개수)/세정 전 초미립자 개수] × 100
초미립자 제거율을 하기 평가 기준에 따라 평가하였다.
<평가 기준>
◎: 초미립자 제거율이 90% 이상
○: 초미립자 제거율이 90% 미만 80% 이상
△: 초미립자 제거율이 80% 미만 60% 이상
×: 초미립자 제거율이 60% 미만이거나 오히려 초미립자가 더 생성됨
(3) 자체 세정력
본 실험은 상기 실시예 및 비교예에서 제조된 각각의 세정용 조성물 그 자체가 기판 상에 남아서 오염을 발생시키는지 여부를 확인하기 위해 진행하였다.
상기에서 준비된 각각의 8" Si 웨이퍼 표면을 Surfscan SP1 (KLA Tencor제조)로 웨이퍼 전체 표면의 초미립자 개수를 카운트한 뒤에 상기 세정용 조성물을 도포한 후 스핀코팅하여 2000Å의 도막을 형성하였다. 이렇게 얻어진 도막을 500rpm으로 회전시키면서 2분 동안 초순수를 분당 2L의 유량으로 분사하여 도막을 벗겨낸 뒤, 표면에 남아 있는 잔류물은 기판을 500rpm으로 회전시키며 이소프로필알코올을 분당 0.5L의 유량으로 분사하여 린스해주었다. 세정이 완료된 기판은 다시 Surfscan SP1을 이용하여 표면의 초미립자 개수를 카운트하여 세정 전/후의 변화량을 이용하여 자체 세정력을 확인하였다.
이 때, 세정 전/후의 초미립자수가 200개 이하로 증가한 경우는 공정 진행에 따른 자연증가분으로 보고 문제없는 것으로 판단하여 'ⓞ'로 표기하고, 200개 초과 1000개 이하로 증가한 경우는 '○'로 표기하였다. 그리고, 1000개 초과 3000개 이하는 '△'로 표기하였으며, 3000개를 초과하거나 측정 장치가 카운트할 수 있는 범위를 초과하여 증가한 경우는 자체 세정력이 좋지 못한 것으로 판단하여 '×'로 표기하였다.
접촉각 실시예
1 2 3 4 5 6 7 8 9 10 11 12 13 14
코팅성 C/A < 40° ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
C/A ≥ 40° ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
자체 세정력 C/A < 40° △ △ △ △ △ △ ⓞ ⓞ ○ ⓞ ⓞ ○ △ △
C/A ≥ 40° ⓞ ⓞ ○ ⓞ ⓞ ○ △ △ △ △ △ △ ○ ○
초미립자 제거율 C/A < 40° △ △ △ △ △ △ ⓞ ⓞ ○ ⓞ ○ △ △ △
C/A ≥ 40° ⓞ ⓞ ○ ⓞ ○ △ △ △ △ △ △ △ ○ ○
접촉각 실시예
15 16 17 18 19 20 21 22 23 24 25 26 27 28
코팅성 C/A < 40° ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
C/A ≥ 40° ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
자체 세정력 C/A < 40° △ ○ ⓞ △ △ △ ○ ⓞ △ △ △ ○ ○ ○
C/A ≥ 40° ⓞ ○ △ △ ○ ⓞ ○ △ △ ⓞ ⓞ ○ ○ ○
초미립자 제거율 C/A < 40° △ ○ ⓞ ○ △ △ ○ ⓞ ○ ○ ○ △ △ ○
C/A ≥ 40° ⓞ ○ △ △ ○ ⓞ ○ △ △ ⓞ ⓞ △ △ ○
접촉각 실시예 비교예
29 30 31 32 33 34 35 36 37 1 2 3 4 5
코팅성 C/A < 40° ○ △ △ ○ ○ ○ ○ △ △ ○ ○ ○ ○ ○
C/A ≥ 40° ○ △ △ ○ ○ ○ ○ △ △ ○ ○ ○ ○ ○
자체 세정력 C/A < 40° ⓞ ○ △ ○ ⓞ ⓞ △ △ △ × × × × ×
C/A ≥ 40° △ △ △ △ △ △ ○ ○ △ △ △ △ △ ×
초미립자 제거율 C/A < 40° ⓞ ○ ○ △ ○ ○ △ △ △ × × × × ×
C/A ≥ 40° △ △ △ △ △ ○ ○ ○ ○ △ × △ × ×
접촉각 비교예
6 7 8 9 10 11 12 13 14 15 16 17 18 19
코팅성 C/A < 40° ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
C/A ≥ 40° ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○
자체 세정력 C/A < 40° × △ × × × × × × × △ △ × △ △
C/A ≥ 40° × × × △ × × × ○ ○ ○ × ○ ○ ×
초미립자 제거율 C/A < 40° × △ × × × × × × × × △ × × △
C/A ≥ 40° × × △ △ △ × × × × △ × × △ ×
상기 표 5 내지 표 8에서 볼 수 있는 바와 같이, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자와, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자를 포함하는 실시예 1 내지 37의 반도체 기판 세정용 조성물은 코팅성이 우수하고, 초미립자 제거력이나 자체 세정력도 우수한 것을 확인할 수 있었다. 특히, 하부 기판의 표면 특성에 따라 혼합비를 적절히 조절하여 초미립자 제거력이나 자체 세정력을 보다 증가시킬 수 있음을 확인할 수 있었다.
반면, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자와, 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자 중 어느 하나라도 포함하지 않는 비교예 1 내지 13, 16 및 17의 반도체 기판 세정용 조성물은 코팅성, 초미립자 제거력 및 자체 세정력을 동시에 확보하기 어려운 것을 확인할 수 있었다. 특히, 혼합비가 특정 범위를 벗어나는 비교예 14, 15, 18 및 19의 반도체 기판 세정용 조성물은 초미립자 제거력이나 자체 세정력이 저하되는 것을 확인할 수 있었다.
이상으로 본 발명의 특정한 부분을 상세히 기술하였는 바, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어서 이러한 구체적인 기술은 단지 바람직한 구현예일 뿐이며, 이에 본 발명의 범위가 제한되는 것이 아님은 명백하다. 본 발명이 속한 기술분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주 내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.
따라서, 본 발명의 실질적인 범위는 첨부된 특허청구범위와 그의 등가물에 의하여 정의된다고 할 것이다.

Claims (6)

  1. 한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 4 이하인 소수성 고분자,
    한센 용해도 파라미터 중 쌍극자간력에 의한 용해도 파라미터(δp)가 10 이상인 친수성 고분자, 및
    용제를 포함하는 반도체 기판 세정용 조성물.
  2. 제1항에 있어서, 상기 소수성 고분자는 1,2-폴리알렌(polyallene) (δp=0.7), 폴리(비닐리덴 플루오라이드)(poly(vinylidene fluoride)) (δp=0.8), 시스-1,4-폴리이소프렌(cis-1,4-polyisoprene) (δp=0.9), 폴리(옥시-1,1-디메틸에틸렌)(poly(oxy-1,1-dimethylethylene)) (δp=2.6), 폴리(p-페닐렌)(poly(p-phenylene)) (δp=2.1), 폴리(2,5-티오펜)(poly(2,5-thiophene)) (δp=1.7), 폴리[옥시(메틸히드로실릴렌)](poly[oxy(methylhydrosilylene)]) (δp=0.9), 폴리(메틸 p-자일릴렌)(poly(methyl p-xylylene)) (δp=1.9), 폴리(스티렌-co-4-비닐벤질알코올)(poly(styrene-co-4-vinylbenzylalcohol)) (δp=2.4) 및 히드록시기가 에틸 비닐 에테르로 부분 보호화된 폴리(히드록시스티렌)(poly(hydroxystyrene)) (δp=4.0)으로 이루어진 군으로부터 선택되는 하나 이상인 반도체 기판 세정용 조성물.
  3. 제1항에 있어서, 상기 친수성 고분자는 폴리(2-메틸-2-옥사졸린)(poly(2-methyl-2-oxazoline)) (δp=16.0), 폴리(2-에틸-2-옥사졸린)(poly(2-ethyl-2-oxazoline)) (δp=12.3), 폴리(1-부텐 설폰)(poly(1-butene sulfone)) (δp=17.9), 폴리(p-아미노벤조산)(poly(p-aminobenzoic acid)) (δp=15.5), 폴리(비닐설폰산)(poly(vinyl sulfonic acid)) (δp=16.2), 폴리(N-메틸 아크릴아마이드)(poly(N-methyl acrylamide)) (δp=16.5), 폴리푸마로니트릴(polyfumaronitrile) (δp=25.4), 폴리(베타-알라닌)(poly(beta-alanine)) (δp=22.4) 및 폴리(비닐 알코올)(poly(vinyl alcohol)) (δp=10.4)으로 이루어진 군으로부터 선택되는 하나 이상인 반도체 기판 세정용 조성물.
  4. 제1항에 있어서, 반도체 기판이 수접촉각 40° 미만인 친수성 기판인 경우, 상기 소수성 고분자와 친수성 고분자의 혼합비는 중량 기준으로 90 : 10 내지 60 : 40인 반도체 기판 세정용 조성물.
  5. 제1항에 있어서, 반도체 기판이 수접촉각 40° 이상인 소수성 기판인 경우, 상기 소수성 고분자와 친수성 고분자의 혼합비는 중량 기준으로 60 : 40 내지 20 : 80인 반도체 기판 세정용 조성물.
  6. 제1항에 있어서, 상기 소수성 고분자 및 친수성 고분자는 조성물 전체 100 중량%에 대하여 0.1 내지 20 중량%의 양으로 포함되는 반도체 기판 세정용 조성물.
KR1020200114937A 2020-09-08 2020-09-08 반도체 기판 세정용 조성물 KR20220032958A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200114937A KR20220032958A (ko) 2020-09-08 2020-09-08 반도체 기판 세정용 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200114937A KR20220032958A (ko) 2020-09-08 2020-09-08 반도체 기판 세정용 조성물

Publications (1)

Publication Number Publication Date
KR20220032958A true KR20220032958A (ko) 2022-03-15

Family

ID=80817051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200114937A KR20220032958A (ko) 2020-09-08 2020-09-08 반도체 기판 세정용 조성물

Country Status (1)

Country Link
KR (1) KR20220032958A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059442A (ko) 2015-09-30 2018-06-04 제이에스알 가부시끼가이샤 반도체 기판 세정용 막 형성 조성물 및 반도체 기판의 세정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059442A (ko) 2015-09-30 2018-06-04 제이에스알 가부시끼가이샤 반도체 기판 세정용 막 형성 조성물 및 반도체 기판의 세정 방법

Similar Documents

Publication Publication Date Title
US7365045B2 (en) Aqueous cleaner with low metal etch rate comprising alkanolamine and tetraalkylammonium hydroxide
US8772214B2 (en) Aqueous cleaning composition for removing residues and method using same
JP4814356B2 (ja) はく離及び洗浄用の組成物並びにそれらの使用
JP2006009006A (ja) 基材から残留物を除去するための組成物及びその組成物を用いた方法
TW201039386A (en) Compositions and methods for removing organic substances
JP2001517728A (ja) 水性リンス組成物及びそれを用いた方法
US7935665B2 (en) Non-corrosive cleaning compositions for removing etch residues
US11091727B2 (en) Post etch residue cleaning compositions and methods of using the same
CN1924710A (zh) 用于去除半导体器件的改性光刻胶的光刻胶去除剂组合物
US7682458B2 (en) Aqueous based residue removers comprising fluoride
CN113195696A (zh) 基板清洗液以及器件的制造方法
KR20220075230A (ko) 에칭 잔류물을 제거하기 위한 조성물, 사용 방법 및 이의 용도
KR20220032958A (ko) 반도체 기판 세정용 조성물
EP1544324A1 (en) Remover solution
KR20220032959A (ko) 반도체 기판 세정용 조성물
KR20210119165A (ko) 반도체 기판 세정용 조성물
US20220251480A1 (en) Compositions for removing etch residues, methods of using and use thereof
KR20220032957A (ko) 반도체 기판 세정용 조성물
KR20220032960A (ko) 반도체 기판 세정용 조성물
KR20210119731A (ko) 반도체 기판 세정용 조성물
KR20210117774A (ko) 반도체 기판 세정용 조성물
KR20210120211A (ko) 반도체 기판 세정용 조성물
CN116262889B (zh) 等离子刻蚀清洗后中和清洗剂在清洗半导体器件中的应用
KR20210035623A (ko) 반도체 기판 세정용 조성물
TWI850424B (zh) 用於移除蝕刻殘留物之組合物、使用其之方法及其用途