KR20220030362A - Integrated 3-axis hall sensor and manufacturing method thereof - Google Patents

Integrated 3-axis hall sensor and manufacturing method thereof Download PDF

Info

Publication number
KR20220030362A
KR20220030362A KR1020200109174A KR20200109174A KR20220030362A KR 20220030362 A KR20220030362 A KR 20220030362A KR 1020200109174 A KR1020200109174 A KR 1020200109174A KR 20200109174 A KR20200109174 A KR 20200109174A KR 20220030362 A KR20220030362 A KR 20220030362A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
layer
sensing electrode
hall sensor
Prior art date
Application number
KR1020200109174A
Other languages
Korean (ko)
Other versions
KR102419004B1 (en
Inventor
정해용
박경호
정상현
박형호
조주영
황재석
손병희
최미정
김경완
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020200109174A priority Critical patent/KR102419004B1/en
Publication of KR20220030362A publication Critical patent/KR20220030362A/en
Application granted granted Critical
Publication of KR102419004B1 publication Critical patent/KR102419004B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C17/00—Compasses; Devices for ascertaining true or magnetic north for navigation or surveying purposes
    • G01C17/02—Magnetic compasses
    • G01C17/28—Electromagnetic compasses
    • G01C17/30—Earth-inductor compasses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • H01L43/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

The present invention relates to an integrated triaxial hall sensor and a manufacturing method thereof. In accordance with the present invention, the integrated triaxial hall sensor includes: a first semiconductor layer formed on a substrate; an insulation layer formed on the first semiconductor layer; a second semiconductor layer formed on the insulation layer; and an electrode part formed on the first and second semiconductor layers. The electrode part includes: a source electrode and a drain electrode connected to the first semiconductor layer and the second semiconductor layer; a first sensing electrode connected to the first semiconductor layer; and second and third sensing electrodes connected to the second semiconductor layer. The first, second and third sensing electrodes are formed into electrode pairs for measuring a hall effect in a triaxial direction, and the electrode pairs constituting the first, second and third electrodes have the same center portion. In accordance with the present invention, the triaxial hall sensor is capable of minimizing azimuthal errors of X, Y, and Z axes in comparison to an existing triaxial hall sensor using a plurality of hall sensors.

Description

일체화된 3축 홀 센서 및 그 제조방법{INTEGRATED 3-AXIS HALL SENSOR AND MANUFACTURING METHOD THEREOF}Integrated 3-axis Hall sensor and manufacturing method thereof

본 발명은 일체화된 3축 홀 센서 및 그 제조방법에 관한 것이다. 보다 구체적으로, 본 발명은 기존의 복수의 홀 센서를 이용한 3축 홀 센서에 비하여 X, Y, Z 축의 방위오차를 최소화시킬 수 있는 일체화된 3축 홀 센서 및 그 제조방법에 관한 것이다.The present invention relates to an integrated three-axis Hall sensor and a method for manufacturing the same. More specifically, the present invention relates to an integrated three-axis Hall sensor capable of minimizing azimuth errors in the X, Y, and Z axes compared to a conventional three-axis Hall sensor using a plurality of Hall sensors, and a manufacturing method thereof.

일반적으로, 센서는 어떤 물리, 화학적량을 다른 물리, 화학적량으로 변환시키는 기능을 수행하는 소자를 통칭하는 용어로서, 정밀측정, 생산자동화 및 자동제어 등에 다양하게 사용된다.In general, a sensor is a generic term for a device that performs a function of converting one physical or chemical quantity into another physical or chemical quantity, and is used variously for precision measurement, production automation, and automatic control.

최근에는 GPS(Global Positioning System) 수신기를 설치한 차량 네비게이션 장치 및 네비게이션 기능을 갖는 휴대 단말기에 방위 센서가 장착되어 있다.Recently, a direction sensor is mounted in a vehicle navigation device having a global positioning system (GPS) receiver installed and a portable terminal having a navigation function.

방위 센서는 미세자계 중 하나인 지구 자계를 측정하여 방위를 표시한다. 미세자계 중 하나인 지구 자계를 측정 하여 방위를 측정하는 방법은 지표면과 수평한 위치에서 지구 자계의 3축 성분을 측정하여 방위를 표시하는 것을 기본으로 하고 있다. 미세 자계 검출센서에 사용되는 자계 검출 방법은 통상적으로 플럭스 게이트(Flux gate) 방법, 직류자기저항(MR) 효과 방법, 자기 임피던스(Magneto-impedance) 효과 방법, 및 홀 효과 방법 등으로 크게 4가지로 분류된다.The orientation sensor measures the Earth's magnetic field, which is one of the micromagnetic fields, and displays the orientation. The method of measuring the orientation by measuring the Earth's magnetic field, which is one of the micromagnetic fields, is based on measuring the three-axis components of the Earth's magnetic field at a position horizontal to the earth's surface to indicate the orientation. The magnetic field detection method used in the fine magnetic field detection sensor is generally divided into four types: the flux gate method, the direct current magnetoresistance (MR) effect method, the magneto-impedance effect method, and the Hall effect method. are classified

하지만, 플럭스 게이트 방법을 이용한 센서는 일본국 특개평 9-43322호 및 11-118892호에 제안되어 있는 바와 같이 7장의 제한된 크기의 기판에 대한 자성체 및 동박 패터닝과 스루홀의 형성/도금 및 적층 등의 제조가 복잡 하고, 소비전력이 크며 극소형화에 문제가 있어 휴대폰 등의 소형 포터블 기기에는 적용이 어렵다는 단점을 가지고 있다.However, the sensor using the flux gate method, as suggested in Japanese Patent Application Laid-Open Nos. 9-43322 and 11-118892, involves patterning of magnetic materials and copper foil for 7 limited-sized substrates, and formation/plating and lamination of through-holes, etc. It has disadvantages in that it is difficult to apply to small portable devices such as mobile phones because manufacturing is complicated, power consumption is large, and there are problems in miniaturization.

그리고, 직류자기저항 효과 방법을 이용한 센서는 극소형화는 가능하지만 출력신호가 작아 많은 증폭이 필요하고 이로 인한 노이즈 등의 문제점을 안고 있다.In addition, the sensor using the DC magnetoresistance effect method can be miniaturized, but the output signal is small, so a lot of amplification is required, and it has problems such as noise.

그리고, 자기 임피던스 효과 방법을 이용한 센서는 출력신호가 직류자기저항 효과 센서에 비해 약 50배에서 크게는 100배 정도 크지만 고주파의 교류전류를 사용하기 때문에 심한 노이즈와 회로 구성에 어려움이 있다.In addition, the sensor using the magnetic impedance effect method has an output signal that is about 50 to 100 times greater than that of the DC magnetoresistance effect sensor, but since it uses a high-frequency alternating current, there is severe noise and difficulty in circuit configuration.

그리고, 홀 효과 방법을 이용한 홀 센서는 직류전류를 사용하여 노이즈가 작고 제조 공정 또한 반도체 공정을 이용하므로 생산이 용이하고 크기가 작아 칩 사이즈의 제조가 가능하다. 이러한 홀 센서는 감도가 낮아 지구 자계 측정에 적용하는 것이 어려웠으나 최근 고감도의 홀 센서 개발이 이루어져서 지구 자계 측정에 적용되고 있다.In addition, the Hall sensor using the Hall effect method uses a direct current to have low noise, and since a manufacturing process also uses a semiconductor process, it is easy to produce and has a small size, so that a chip size can be manufactured. Although it was difficult to apply the Hall sensor to the Earth's magnetic field measurement due to its low sensitivity, recently a high-sensitivity Hall sensor has been developed and is being applied to the Earth's magnetic field measurement.

일반적인 홀 센서와 관련한 종래 기술인 대한민국 공개특허공보 제10-2008-0020265호를 참조하면, 홀 센서는 특정 방향의 자계를 감지하는 감지의 지향성(감지 방향)을 갖고, 감지 방향의 자계에 따른 크기의 미약 전압을 출력하는 특성을 갖는다. 따라서, 홀 센서를 이용하여 지구 자계의 X축의 검지를 위해서는 홀 센서(10)를 90도로 세워야 하는 공정이 필요하다. 이때 홀 센서가 90도에서 벗어나게 세워지면 센서의 오차를 발생시키게 되고 방위의 오류를 발생시키게 된다. 아울러 제조 공정상 정확하게 90도를 유지하는 것은 불가능하다. 그리고 홀 센서는 다시 X축과 Y축으로 나뉘어져 서로 90도가 되도록 위치되어야 하며 이때 X축과 Y축 간에 각도가 90도에서 벗어나게 되면 이 또한 방위 오차를 초래하게 된다. 이 또한 제조공정상 정확한 90도의 유지는 불가능하다. 따라서, 이 두 오차가 겹쳐지게 되면 상당히 큰 방위 오차를 발생시키게 되고, 보정 또한 거의 불가능한 상태가 되어 방위 센서로서 정밀한 방위측정이 어려워지는 치명적인 결함을 가지게 된다.Referring to Korean Patent Application Laid-Open No. 10-2008-0020265, which is a prior art related to a general Hall sensor, the Hall sensor has a sensing directivity (sensing direction) for detecting a magnetic field in a specific direction, and has a size according to the magnetic field in the sensing direction. It has a characteristic of outputting a weak voltage. Therefore, in order to detect the X-axis of the Earth's magnetic field using the Hall sensor, a process of erecting the Hall sensor 10 at 90 degrees is required. At this time, if the Hall sensor is erected out of 90 degrees, an error of the sensor is generated and an error of orientation occurs. In addition, it is impossible to accurately maintain 90 degrees in the manufacturing process. And the Hall sensor is again divided into X-axis and Y-axis and positioned so that they are at 90 degrees to each other. It is also impossible to maintain an accurate 90 degree angle during the manufacturing process. Therefore, when these two errors are overlapped, a fairly large azimuth error is generated, and correction is also almost impossible, which makes it difficult to accurately measure azimuth as a azimuth sensor.

대한민국 공개특허공보 제10-2008-0020265호(공개일자: 2008년 03월 05일, 명칭: 3축 홀 센서 및 그의 제조방법)Republic of Korea Patent Publication No. 10-2008-0020265 (published date: March 05, 2008, title: 3-axis Hall sensor and manufacturing method thereof)

본 발명의 기술적 과제는 기존의 복수의 홀 센서를 이용한 3축 홀 센서에 비하여 X, Y, Z 축의 방위오차를 최소화시킬 수 있는 일체화된 3축 홀 센서 및 그 제조방법을 제공하는 것이다.It is an object of the present invention to provide an integrated three-axis Hall sensor capable of minimizing azimuth errors in the X, Y, and Z axes compared to the conventional three-axis Hall sensor using a plurality of Hall sensors, and a method for manufacturing the same.

이러한 기술적 과제를 해결하기 위한 본 발명에 따른 일체화된 3축 홀 센서는 기판 상에 형성된 제1 반도체층, 상기 제1 반도체층 상에 형성된 절연층, 상기 절연층 상에 형성된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 상에 형성된 전극부를 포함하고, 상기 전극부는 상기 제1 반도체층과 상기 제2 반도체층에 연결된 소스 전극과 드레인 전극, 상기 제1 반도체층에 연결된 제1 센싱 전극, 상기 제2 반도체층에 연결된 제2 센싱 전극 및 제3 센싱 전극을 포함하고, 상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극은 3축 방향의 홀 효과를 측정하기 위한 전극 쌍으로 구성되고, 상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극을 구성하는 전극 쌍의 중심이 일치한다.An integrated three-axis Hall sensor according to the present invention for solving these technical problems includes a first semiconductor layer formed on a substrate, an insulating layer formed on the first semiconductor layer, a second semiconductor layer formed on the insulating layer, and the a first semiconductor layer and an electrode portion formed on the second semiconductor layer, wherein the electrode portion includes a source electrode and a drain electrode connected to the first semiconductor layer and the second semiconductor layer, and a first sensing connected to the first semiconductor layer an electrode, a second sensing electrode and a third sensing electrode connected to the second semiconductor layer, wherein the first sensing electrode, the second sensing electrode, and the third sensing electrode are configured to measure a Hall effect in a three-axis direction. It is composed of an electrode pair, and centers of the electrode pairs constituting the first sensing electrode, the second sensing electrode, and the third sensing electrode coincide with each other.

본 발명에 따른 일체화된 3축 홀 센서에 있어서, 상기 제2 반도체층에 연결된 제2 센싱 전극과 상기 제2 반도체층에 연결된 소스 전극의 이격거리(d1), 상기 제2 반도체층에 연결된 제3 센싱 전극과 상기 제2 반도체층에 연결된 소스 전극의 이격거리(d2), 상기 제2 반도체층에 연결된 제2 센싱 전극과 상기 제2 반도체층에 연결된 드레인 전극의 이격거리(d3), 상기 제2 반도체층에 연결된 제3 센싱 전극과 상기 제2 반도체층에 연결된 드레인 전극의 이격거리(d4)는 동일한 것을 특징으로 한다.In the integrated three-axis Hall sensor according to the present invention, the separation distance d1 between the second sensing electrode connected to the second semiconductor layer and the source electrode connected to the second semiconductor layer, the third connected to the second semiconductor layer The separation distance d2 between the sensing electrode and the source electrode connected to the second semiconductor layer, the separation distance d3 between the second sensing electrode connected to the second semiconductor layer and the drain electrode connected to the second semiconductor layer, the second A separation distance d4 between the third sensing electrode connected to the semiconductor layer and the drain electrode connected to the second semiconductor layer is the same.

본 발명에 따른 일체화된 3축 홀 센서에 있어서, 상기 전극부는 오믹 컨택층, 상기 오믹 컨택층 상에 형성된 오믹 금속층, 상기 오믹 금속층 상에 형성된 전극 금속층을 포함하는 것을 특징으로 한다.In the integrated three-axis Hall sensor according to the present invention, the electrode part is characterized in that it includes an ohmic contact layer, an ohmic metal layer formed on the ohmic contact layer, and an electrode metal layer formed on the ohmic metal layer.

본 발명에 따른 일체화된 3축 홀 센서에 있어서, 상기 전극부를 구성하는 소스 전극, 드레인 전극, 제1 센싱 전극, 제2 센싱 전극, 제3 센싱 전극은 서로 절연된 상태로 외부와 전기적으로 연결되는 것을 특징으로 한다.In the integrated three-axis Hall sensor according to the present invention, the source electrode, the drain electrode, the first sensing electrode, the second sensing electrode, and the third sensing electrode constituting the electrode part are electrically connected to the outside while insulated from each other. characterized in that

본 발명에 따른 일체화된 3축 홀 센서에 있어서, 상기 기판 상에 형성된 제1 반도체층은 십자 형상을 갖고, 상기 제1 반도체층 상에 형성된 절연층과 상기 절연층 상에 형성된 제2 반도체층은 상기 제1 반도체층보다 작은 십자 형상을 가짐으로써, 상기 십자 형상을 갖는 제1 반도체층의 4개의 외곽이 노출되는 것을 특징으로 한다.In the integrated three-axis Hall sensor according to the present invention, the first semiconductor layer formed on the substrate has a cross shape, and the insulating layer formed on the first semiconductor layer and the second semiconductor layer formed on the insulating layer are By having a smaller cross shape than the first semiconductor layer, four outer edges of the first semiconductor layer having the cross shape are exposed.

본 발명에 따른 일체화된 3축 홀 센서에 있어서, 상기 소스 전극과 상기 드레인 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 2개의 영역과 상기 제2 반도체층에 전기적으로 연결되고, 상기 제1 센싱 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 다른 2개의 영역에 전기적으로 연결되고, 상기 제2 센싱 전극 및 상기 제3 센싱 전극은 상기 제2 반도체층에 전기적으로 연결되는 것을 특징으로 한다.In the integrated three-axis Hall sensor according to the present invention, the source electrode and the drain electrode are electrically connected to two regions facing each other among the four outer exposed regions of the first semiconductor layer and the second semiconductor layer, , the first sensing electrode is electrically connected to two other regions facing each other among the four outer exposed regions of the first semiconductor layer, and the second sensing electrode and the third sensing electrode are connected to the second semiconductor layer. It is characterized in that it is electrically connected.

본 발명에 따른 일체화된 3축 홀 센서 제조방법은 기판 상에 제1 반도체층, 절연층, 제2 반도체층으로 이루어진 적층구조체를 형성하는 적층구조체 형성단계, 상기 적층구조체를 구성하는 제1 반도체층, 절연층, 제2 반도체층을 십자 형상으로 식각하는 제1 식각단계, 상기 십자 형상으로 식각된 제1 반도체층, 절연층, 제2 반도체층 중에서 상기 제1 반도체층의 외곽이 노출되도록 상기 절연층과 상기 제2 반도체층을 식각하는 제2 식각단계 및 상기 제1 반도체층의 외곽 노출 영역 및 상기 제2 반도체층 상에 전극부를 형성하는 전극 형성단계를 포함한다.The method for manufacturing an integrated three-axis Hall sensor according to the present invention includes a stacked structure forming step of forming a stacked structure including a first semiconductor layer, an insulating layer, and a second semiconductor layer on a substrate, and a first semiconductor layer constituting the stacked structure. , a first etching step of etching the insulating layer and the second semiconductor layer in a cross shape, the insulating layer so that the outer periphery of the first semiconductor layer is exposed among the first semiconductor layer, the insulating layer, and the second semiconductor layer etched in the cross shape and a second etching step of etching the layer and the second semiconductor layer, and an electrode forming step of forming an electrode part on an outer exposed region of the first semiconductor layer and the second semiconductor layer.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 적층구조체 형성단계에서, 고저항성의 기판 상에 에피택셜 성장을 통하여 상기 제1 반도체층, 상기 절연층, 상기 제2 반도체층을 형성하는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, in the step of forming the stacked structure, the first semiconductor layer, the insulating layer, and the second semiconductor layer are formed on a high-resistance substrate through epitaxial growth. characterized in that

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 제1 반도체층, 상기 절연층, 상기 제2 반도체층은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하고, 상기 절연층은 상기 제1 반도체층과 상기 제2 반도체층보다 밴드갭(bandgap)이 크거나, 불순물로 도핑되어 고저항 특성을 갖는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, the first semiconductor layer, the insulating layer, and the second semiconductor layer are two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P. Including, wherein the insulating layer has a larger bandgap than the first semiconductor layer and the second semiconductor layer, or is doped with an impurity to have a high resistance characteristic.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 적층구조체 형성단계는 고저항성의 기판 상에 에피택셜 성장을 통하여 상기 제1 반도체층을 형성하는 단계, 상기 제1 반도체층 상에 제1 절연층을 증착하는 단계, 고저항성의 캐리어 기판 상에 에피택셜 성장을 통하여 상기 제2 반도체층을 형성하는 단계, 상기 제2 반도체층 상에 제2 절연층을 증착하는 단계, 상기 제1 절연층과 상기 제2 절연층을 본딩하는 단계 및 상기 캐리어 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, the step of forming the stacked structure comprises: forming the first semiconductor layer on a high-resistance substrate through epitaxial growth; Depositing a first insulating layer, forming the second semiconductor layer through epitaxial growth on a high-resistance carrier substrate, depositing a second insulating layer on the second semiconductor layer, the first insulating layer bonding the layer to the second insulating layer and removing the carrier substrate.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 제1 반도체층과 상기 제2 반도체층은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하고, 상기 제1 절연층과 상기 제2 절연층은 Al2O3, SiO, SiN 중에서 하나 이상을 포함하는 복수의 층으로 형성되고, 상기 제1 절연층과 상기 제2 절연층이 본딩 과정에서 접촉하는 접촉층은 동일 물질로 구성되는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, the first semiconductor layer and the second semiconductor layer include two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P; The first insulating layer and the second insulating layer are formed of a plurality of layers including at least one of Al 2 O 3 , SiO, and SiN, and the first insulating layer and the second insulating layer are in contact during a bonding process. The contact layer is characterized in that it is composed of the same material.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 전극 형성단계는 상기 제1 반도체층의 노출 영역 및 상기 제2 반도체층 상에 성장 방지 패턴을 형성하는 단계, 상기 성장 방지 패턴에 의해 노출되어 있는 제1 반도체층 및 제2 반도체층 상에 에피택셜 재성장을 통하여 오믹 컨택층을 형성하는 단계, 상기 오믹 컨택층 상에 오믹 금속층을 형상하는 단계 및 상기 오믹 금속층 상에 전극 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, the electrode forming step includes forming a growth prevention pattern on the exposed region of the first semiconductor layer and the second semiconductor layer, by the growth prevention pattern. Forming an ohmic contact layer through epitaxial regrowth on the exposed first and second semiconductor layers, forming an ohmic metal layer on the ohmic contact layer, and forming an electrode metal layer on the ohmic metal layer It is characterized in that it comprises a step.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 기판 상에 형성되는 제1 반도체층은 십자 형상을 갖고, 상기 제1 반도체층 상에 형성되는 절연층과 상기 절연층 상에 형성되는 제2 반도체층은 상기 제1 반도체층보다 작은 십자 형상을 가짐으로써, 상기 십자 형상을 갖는 제1 반도체층의 4개의 외곽이 노출되는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, the first semiconductor layer formed on the substrate has a cross shape, and the insulating layer formed on the first semiconductor layer and the insulating layer are formed on the insulating layer. Since the second semiconductor layer has a smaller cross shape than the first semiconductor layer, four outer edges of the first semiconductor layer having the cross shape are exposed.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 전극부를 구성하는 소스 전극과 드레인 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 2개의 영역과 상기 제2 반도체층에 전기적으로 연결되고, 상기 전극부를 구성하는 제1 센싱 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 다른 2개의 영역에 전기적으로 연결되고, 상기 전극부를 구성하는 제2 센싱 전극 및 제3 센싱 전극은 상기 제2 반도체층에 전기적으로 연결되는 것을 특징으로 한다.In the method for manufacturing an integrated three-axis Hall sensor according to the present invention, the source electrode and the drain electrode constituting the electrode part include two opposing regions among the four outer exposed regions of the first semiconductor layer and the second semiconductor layer. is electrically connected to, and the first sensing electrode constituting the electrode unit is electrically connected to the other two regions facing each other among the four outer exposed regions of the first semiconductor layer, and the second sensing electrode constituting the electrode unit and the third sensing electrode is electrically connected to the second semiconductor layer.

본 발명에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극은 3축 방향의 홀 효과를 측정하기 위한 전극 쌍으로 구성되고, 상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극을 구성하는 전극 쌍의 중심이 일치하는 것을 특징으로 한다.In the method for manufacturing an integrated triaxial Hall sensor according to the present invention, the first sensing electrode, the second sensing electrode, and the third sensing electrode are composed of an electrode pair for measuring the Hall effect in the triaxial direction, The centers of the electrode pairs constituting the first sensing electrode, the second sensing electrode, and the third sensing electrode coincide with each other.

본 발명에 따르면, 기존의 복수의 홀 센서를 이용한 3축 홀 센서에 비하여 X, Y, Z 축의 방위오차를 최소화시킬 수 있는 3축 홀 센서 및 그 제조방법이 제공되는 효과가 있다.According to the present invention, there is an effect of providing a three-axis Hall sensor capable of minimizing the azimuth error of the X, Y, and Z axes as compared to a conventional three-axis Hall sensor using a plurality of Hall sensors and a method of manufacturing the same.

도 1은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서의 평면도이고,
도 2는 도 1의 A-A' 방향의 단면도이고,
도 3은 도 1의 B-B' 방향의 단면도이고,
도 4는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법의 공정 순서도이고,
도 5는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 적층구조체 형성단계의 하나의 예시적인 구성을 나타낸 도면이고,
도 6은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 적층구조체 형성단계의 다른 예시적인 구성을 나타낸 도면이고,
도 7은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제1 식각단계를 통해 형성된 적층구조체의 예시적인 평면도이고,
도 8은 도 7의 A-A' 방향의 단면도이고,
도 9는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제2 식각단계를 통해 제1 반도체층의 외곽이 노출된 구조를 나타낸 예시적인 평면도이고,
도 10은 도 9의 A-A' 방향의 단면도이고,
도 11은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 성장 방지 패턴이 형성된 상태를 나타낸 예시적인 평면도이고,
도 12는 도 11의 A-A' 방향의 단면도이고,
도 13은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 오믹 컨택층(ohmic contact layer)이 형성된 상태를 나타낸 예시적인 평면도이고,
도 14는 도 13의 A-A' 방향의 단면도이고,
도 15는 도 13의 B-B' 방향의 단면도이고,
도 16은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 오믹 금속층(ohmic metal layer)이 형성된 상태를 나타낸 예시적인 평면도이고,
도 17은 도 16의 A-A' 방향의 단면도이고,
도 18은 도 16의 B-B' 방향의 단면도이고,
도 19는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제3 절연층이 형성된 상태를 나타낸 예시적인 평면도이고,
도 20은 도 19의 A-A' 방향의 단면도이고,
도 21은 도 19의 B-B' 방향의 단면도이고,
도 22는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제3 절연층에 대한 식각을 통해 소스 전극과 드레인 전극을 형성하기 위한 영역이 노출된 상태를 나타낸 예시적인 평면도이고,
도 23은 도 22의 A-A' 방향의 단면도이고,
도 24는 도 22의 B-B' 방향의 단면도이고,
도 25는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제3 절연층의 식각 영역에 소스 전극과 드레인 전극을 형성하기 위한 전극 금속층이 형성된 상태를 나타낸 예시적인 평면도이고,
도 26은 도 25의 A-A' 방향의 단면도이고,
도 27은 도 25의 B-B' 방향의 단면도이고,
도 28은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제4 절연층이 형성된 상태를 나타낸 예시적인 평면도이고,
도 29는 도 28의 A-A' 방향의 단면도이고,
도 30은 도 28의 B-B' 방향의 단면도이고,
도 31은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제4 절연층에 대한 식각을 통해 제1 센싱 전극, 제2 센싱 전극, 제3 센싱 전극을 형성하기 위한 영역이 노출된 상태를 나타낸 예시적인 평면도이고,
도 32는 도 31의 A-A' 방향의 단면도이고,
도 33은 도 32의 B-B' 방향의 단면도이고,
도 34는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제4 절연층의 식각 영역에 제1 센싱 전극, 제2 센싱 전극, 제3 센싱 전극을 형성하기 위한 전극 금속층이 형성된 상태를 나타낸 예시적인 평면도이고,
도 35는 도 34의 A-A' 방향의 단면도이고,
도 36은 도 34의 B-B' 방향의 단면도이고,
도 37은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제5 절연층이 형성된 상태를 나타낸 예시적인 평면도이고,
도 38은 도 37의 A-A' 방향의 단면도이고,
도 39는 도 37의 B-B' 방향의 단면도이고,
도 40은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법에 있어서, 제5 절연층에 대한 식각을 통해 소스 전극, 드레인 전극, 제1 센싱 전극, 제2 센싱 전극, 제3 센싱 전극을 외부와 전기적으로 연결하기 위한 영역이 노출된 상태를 나타낸 예시적인 평면도이다.1 is a plan view of an integrated 3-axis Hall sensor according to an embodiment of the present invention;
Figure 2 is a cross-sectional view taken in the direction AA' of Figure 1,
3 is a cross-sectional view taken in the BB' direction of FIG. 1,
4 is a process flowchart of a method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
5 is a view showing an exemplary configuration of the step of forming a laminated structure in the method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention;
6 is a view showing another exemplary configuration of the step of forming a laminated structure in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
7 is an exemplary plan view of a laminated structure formed through a first etching step in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
8 is a cross-sectional view taken in the AA' direction of FIG.
9 is an exemplary plan view illustrating a structure in which an outer periphery of a first semiconductor layer is exposed through a second etching step in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
10 is a cross-sectional view taken in the AA' direction of FIG.
11 is an exemplary plan view showing a state in which a growth prevention pattern is formed in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
12 is a cross-sectional view taken in the AA' direction of FIG. 11;
13 is an exemplary plan view showing a state in which an ohmic contact layer is formed in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
14 is a cross-sectional view taken in the AA' direction of FIG. 13;
15 is a cross-sectional view taken in the BB' direction of FIG. 13;
16 is an exemplary plan view illustrating a state in which an ohmic metal layer is formed in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
17 is a cross-sectional view taken in the AA' direction of FIG. 16;
18 is a cross-sectional view taken in the BB' direction of FIG. 16;
19 is an exemplary plan view showing a state in which a third insulating layer is formed in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
20 is a cross-sectional view taken in the AA' direction of FIG. 19;
21 is a cross-sectional view taken in the BB' direction of FIG. 19;
22 is an exemplary plan view illustrating a state in which regions for forming a source electrode and a drain electrode are exposed through etching of a third insulating layer in the method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention; ego,
23 is a cross-sectional view taken in the AA' direction of FIG. 22;
24 is a cross-sectional view taken in the BB' direction of FIG. 22;
25 is an exemplary plan view illustrating a state in which an electrode metal layer for forming a source electrode and a drain electrode is formed in an etched region of a third insulating layer in the method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention; ,
26 is a cross-sectional view taken in the AA' direction of FIG.
27 is a cross-sectional view taken in the BB' direction of FIG. 25;
28 is an exemplary plan view showing a state in which a fourth insulating layer is formed in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
29 is a cross-sectional view taken in the AA' direction of FIG. 28;
30 is a cross-sectional view taken in the BB' direction of FIG. 28;
31 is a region for forming a first sensing electrode, a second sensing electrode, and a third sensing electrode by etching the fourth insulating layer in the method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention; It is an exemplary plan view showing this exposed state,
32 is a cross-sectional view taken in the AA' direction of FIG. 31;
33 is a cross-sectional view taken in the BB' direction of FIG. 32;
34 is an electrode metal layer for forming a first sensing electrode, a second sensing electrode, and a third sensing electrode in an etched region of a fourth insulating layer in the method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention; It is an exemplary plan view showing this formed state,
35 is a cross-sectional view taken in the AA' direction of FIG. 34;
36 is a cross-sectional view taken in the BB' direction of FIG.
37 is an exemplary plan view illustrating a state in which a fifth insulating layer is formed in the method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention;
38 is a cross-sectional view taken in the AA' direction of FIG. 37;
39 is a cross-sectional view taken in the BB' direction of FIG. 37;
40 is a method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention, a source electrode, a drain electrode, a first sensing electrode, a second sensing electrode, and a third sensing by etching the fifth insulating layer. It is an exemplary plan view showing a state in which a region for electrically connecting an electrode to the outside is exposed.

본 명세서에 개시된 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed in this specification are only exemplified for the purpose of explaining the embodiments according to the concept of the present invention, and the embodiments according to the concept of the present invention may take various forms. It can be implemented with the above and is not limited to the embodiments described herein.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention may have various changes and may have various forms, the embodiments will be illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes all modifications, equivalents, or substitutes included in the spirit and scope of the present invention.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고 유사하게 제2 구성 요소는 제1 구성 요소로도 명명될 수 있다.Terms such as first or second may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another, for example without departing from the scope of the inventive concept, a first component may be termed a second component and similarly a second component A component may also be referred to as a first component.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접 연결되어 있거나 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it should be understood that other components may exist in between. will be. On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle. Other expressions describing the relationship between elements, such as "between" and "immediately between" or "neighboring to" and "directly adjacent to", should be interpreted similarly.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are used only to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In this specification, terms such as "comprise" or "have" are intended to designate that a feature, number, step, operation, component, part, or combination thereof described herein exists, but one or more other features It should be understood that it does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as commonly used dictionary definitions should be interpreted as having meanings consistent with the meanings in the context of the related art, and unless explicitly defined in the present specification, they are not to be interpreted in an ideal or excessively formal meaning. .

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서의 평면도이고, 도 2는 도 1의 A-A' 방향의 단면도이고, 도 3은 도 1의 B-B' 방향의 단면도이다.1 is a plan view of an integrated three-axis Hall sensor according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken in a direction AA′ of FIG. 1 , and FIG. 3 is a cross-sectional view taken along a direction B-B′ of FIG. 1 .

도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서는 기판(1) 상에 형성된 제1 반도체층(2), 제1 반도체층(2) 상에 형성된 절연층(3), 절연층(3) 상에 형성된 제2 반도체층(4) 및 제1 반도체층(2)과 제2 반도체층(4) 상에 형성된 전극부(5)를 포함하고, 전극부(5)는 제1 반도체층(2)과 제2 반도체층(4)에 연결된 소스 전극(6)과 드레인 전극(7), 제1 반도체층(2)에 연결된 제1 센싱 전극(10-1, 10-2), 제2 반도체층(4)에 연결된 제2 센싱 전극(20-1, 20-2) 및 제3 센싱 전극(30-1, 30-2)을 포함하고, 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)은 3축 방향의 홀 효과(hall effect)를 측정하기 위한 전극 쌍으로 구성되고, 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 구성하는 전극 쌍의 중심이 모두 일치한다.1 to 3 , the integrated 3-axis Hall sensor according to an embodiment of the present invention includes a first semiconductor layer 2 formed on a substrate 1 and an insulation formed on the first semiconductor layer 2 . layer (3), a second semiconductor layer (4) formed on the insulating layer (3), and an electrode part (5) formed on the first semiconductor layer (2) and the second semiconductor layer (4), the electrode part Reference numeral 5 denotes a source electrode 6 and a drain electrode 7 connected to the first semiconductor layer 2 and the second semiconductor layer 4 , and a first sensing electrode 10 - 1 connected to the first semiconductor layer 2 . , 10-2), including second sensing electrodes 20-1 and 20-2 and third sensing electrodes 30-1 and 30-2 connected to the second semiconductor layer 4, and a first sensing electrode (10-1, 10-2), the second sensing electrodes 20-1 and 20-2, and the third sensing electrodes 30-1 and 30-2 measure the hall effect in the three-axis direction. It consists of an electrode pair for The centers of the constituting electrode pairs all coincide.

예를 들어, 제2 반도체층(4)에 연결된 제2 센싱 전극(20-1, 20-2) 및 제3 센싱 전극(30-1, 30-2)은 제2 반도체층(4)에 형성된 소스 전극(6), 드레인 전극(7)과 모두 같은 이격 거리를 갖도록 배치될 수 있다.For example, the second sensing electrodes 20 - 1 and 20 - 2 and the third sensing electrodes 30 - 1 and 30 - 2 connected to the second semiconductor layer 4 are formed on the second semiconductor layer 4 . Both the source electrode 6 and the drain electrode 7 may be disposed to have the same separation distance.

보다 구체적으로, 제2 반도체층(4)에 연결된 제2 센싱 전극(20-1, 20-2)과 제2 반도체층(4)에 연결된 소스 전극(6)의 이격거리(d1), 제2 반도체층(4)에 연결된 제3 센싱 전극(30-1, 30-2)과 제2 반도체층(4)에 연결된 소스 전극(6)의 이격거리(d2), 제2 반도체층(4)에 연결된 제2 센싱 전극(20-1, 20-2)과 제2 반도체층(4)에 연결된 드레인 전극(7)의 이격거리(d3), 제2 반도체층(4)에 연결된 제3 센싱 전극(30-1, 30-2)과 제2 반도체층(4)에 연결된 드레인 전극(7)의 이격거리(d4)는 동일하도록 구성될 수 있다. 이러한 구성에 따르면, 기존의 복수의 홀 센서를 이용한 3축 홀 센서에 비하여 X, Y, Z 축의 방위오차를 최소화시킬 수 있다.More specifically, the separation distance d1 between the second sensing electrodes 20-1 and 20-2 connected to the second semiconductor layer 4 and the source electrode 6 connected to the second semiconductor layer 4, the second The separation distance d2 between the third sensing electrodes 30-1 and 30-2 connected to the semiconductor layer 4 and the source electrode 6 connected to the second semiconductor layer 4, the second semiconductor layer 4 A separation distance d3 between the connected second sensing electrodes 20-1 and 20-2 and the drain electrode 7 connected to the second semiconductor layer 4, the third sensing electrode connected to the second semiconductor layer 4 ( 30-1 and 30-2) and the drain electrode 7 connected to the second semiconductor layer 4 may have the same separation distance d4. According to this configuration, it is possible to minimize the azimuth error of the X, Y, and Z axes compared to the conventional three-axis Hall sensor using a plurality of Hall sensors.

예를 들어, 전극부(5)를 구성하는 소스 전극(6), 드레인 전극(7), 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)은 모두 오믹 컨택층(120), 오믹 컨택층(120) 상에 형성된 오믹 금속층(130), 오믹 금속층(130) 상에 형성된 전극 금속층(140)을 포함하도록 구성될 수 있으며, 각각 외부와 연결될 영역과 절연막으로 분리된 구조를 갖도록 구성될 수 있다. 즉, 전극부(5)를 구성하는 소스 전극(6), 드레인 전극(7), 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)은 서로 절연된 상태로 외부와 전기적으로 연결될 수 있다.For example, the source electrode 6 , the drain electrode 7 , the first sensing electrodes 10 - 1 and 10 - 2 , and the second sensing electrodes 20 - 1 and 20 - 2 constituting the electrode part 5 . ), the third sensing electrodes 30-1 and 30-2 are all formed on the ohmic contact layer 120, the ohmic metal layer 130 formed on the ohmic contact layer 120, and the electrode metal layer formed on the ohmic metal layer 130 ( 140), and may be configured to have a structure separated by a region to be connected to the outside and an insulating film, respectively. That is, the source electrode 6, the drain electrode 7, the first sensing electrodes 10-1 and 10-2, the second sensing electrodes 20-1 and 20-2 constituting the electrode part 5, The third sensing electrodes 30 - 1 and 30 - 2 may be electrically connected to the outside while insulated from each other.

예를 들어, 제1 반도체층(2)과 제2 반도체층(4)은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소로 구성된 화합물 반도체로 이루어질 수 있다.For example, the first semiconductor layer 2 and the second semiconductor layer 4 may be formed of a compound semiconductor composed of two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P.

또한, 예를 들어, 제1 반도체층(2)과 제2 반도체층(4)의 두께는 0.01㎛ ~ 10㎛, 보다 바람직하게는 0.1㎛ ~ 2㎛일 수 있으며, 제1 반도체층(2)과 제2 반도체층(4)은 도핑농도가 5.0×1016 이하의 n형 반도체일 수 있다.In addition, for example, the thickness of the first semiconductor layer 2 and the second semiconductor layer 4 may be 0.01㎛ ~ 10㎛, more preferably 0.1㎛ ~ 2㎛, the first semiconductor layer (2) and the second semiconductor layer 4 may be an n-type semiconductor having a doping concentration of 5.0×10 16 or less.

예를 들어, 절연층(3)은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하여 제1 반도체층(2)과 제2 반도체층(4)보다 밴드갭(bandgap)이 크거나, 불순물로 도핑되어 고저항 특성을 갖도록 구성될 수 있다.For example, the insulating layer 3 contains two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P, and has a bandgap than that of the first semiconductor layer 2 and the second semiconductor layer 4 . The bandgap may be large, or it may be doped with an impurity to have a high resistance characteristic.

예를 들어, 도 9를 추가로 참조하면, 기판(1) 상에 형성된 제1 반도체층(2)은 십자 형상을 갖고, 제1 반도체층(2) 상에 형성된 절연층(3)과 이 절연층(3) 상에 형성된 제2 반도체층(4)은 제1 반도체층(2)보다 작은 십자 형상을 가짐으로써, 십자 형상을 갖는 제1 반도체층(2)의 4개의 외곽이 노출되고, 소스 전극(6)과 상기 드레인 전극(7)은 제1 반도체층(2)의 4개의 외곽 노출 영역 중에서 서로 마주보는 2개의 영역과 제2 반도체층(4)에 전기적으로 연결되고, 제1 센싱 전극(10-1, 10-2)은 제1 반도체층(2)의 4개의 외곽 노출 영역 중에서 서로 마주보는 다른 2개의 영역에 전기적으로 연결되고, 제2 센싱 전극(20-1, 20-2) 및 제3 센싱 전극(30-1, 30-2)은 제2 반도체층(4)에 전기적으로 연결되도록 구성될 수 있다.For example, with further reference to FIG. 9 , the first semiconductor layer 2 formed on the substrate 1 has a cross shape, and the insulating layer 3 formed on the first semiconductor layer 2 and the insulation The second semiconductor layer 4 formed on the layer 3 has a smaller cross shape than the first semiconductor layer 2, so that four outer edges of the first semiconductor layer 2 having the cross shape are exposed, and the source The electrode 6 and the drain electrode 7 are electrically connected to two opposing regions among the four outer exposed regions of the first semiconductor layer 2 and the second semiconductor layer 4 , and a first sensing electrode Reference numerals 10-1 and 10-2 are electrically connected to the other two regions facing each other among the four outer exposed regions of the first semiconductor layer 2, and the second sensing electrodes 20-1 and 20-2 and the third sensing electrodes 30 - 1 and 30 - 2 may be configured to be electrically connected to the second semiconductor layer 4 .

도 4 내지 도 40은 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법을 나타낸 도면이다.4 to 40 are views illustrating a method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention.

도 4는 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법의 공정 순서도이다.4 is a process flowchart of a method for manufacturing an integrated 3-axis Hall sensor according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 일체화된 3축 홀 센서 제조방법은 적층구조체 형성단계(S10), 제1 식각단계(S20), 제2 식각단계(S30) 및 전극 형성단계(S40)를 포함한다.Referring to FIG. 4 , the method for manufacturing an integrated three-axis Hall sensor according to an embodiment of the present invention includes a stacked structure forming step (S10), a first etching step (S20), a second etching step (S30), and an electrode forming step. (S40).

적층구조체 형성단계(S10)에서는, 기판(1) 상에 제1 반도체층(2), 절연층(3), 제2 반도체층(4)으로 이루어진 적층구조체를 형성하는 과정이 수행된다.In the stacked structure forming step S10 , a process of forming a stacked structure including the first semiconductor layer 2 , the insulating layer 3 , and the second semiconductor layer 4 on the substrate 1 is performed.

하나의 예로, 적층구조체 형성단계(S10)의 하나의 예시적인 구성을 나타낸 도 5를 추가로 참조하면, 적층구조체 형성단계(S10)에서는, 고저항성의 기판(1) 상에 에피택셜 성장을 통하여 제1 반도체층(2), 절연층(3), 제2 반도체층(4)을 형성하도록 구성될 수 있다. 예를 들어, 이 경우, 제1 반도체층(2), 절연층(3), 제2 반도체층(4)은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하고, 절연층(3)은 제1 반도체층(2)과 제2 반도체층(4)보다 밴드갭(bandgap)이 크거나, 불순물로 도핑되어 고저항 특성을 갖도록 구성될 수 있다.As an example, referring further to FIG. 5 showing one exemplary configuration of the stacked structure forming step ( S10 ), in the stacked structure forming step ( S10 ), through epitaxial growth on the high-resistance substrate 1 . It may be configured to form a first semiconductor layer 2 , an insulating layer 3 , and a second semiconductor layer 4 . For example, in this case, the first semiconductor layer 2 , the insulating layer 3 , and the second semiconductor layer 4 include two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P. In addition, the insulating layer 3 may have a larger bandgap than the first semiconductor layer 2 and the second semiconductor layer 4 or may be doped with an impurity to have a high resistance characteristic.

다른 예로, 적층구조체 형성단계(S10)의 다른 예시적인 구성을 나타낸 도 6을 추가로 참조하면, 적층구조체 형성단계(S10)는 고저항성의 기판(1) 상에 에피택셜 성장을 통하여 제1 반도체층(2)을 형성하는 단계, 제1 반도체층(2) 상에 제1 절연층(210)을 증착하는 단계, 고저항성의 캐리어 기판(200) 상에 에피택셜 성장을 통하여 제2 반도체층(4)을 형성하는 단계, 제2 반도체층(4) 상에 제2 절연층(220)을 증착하는 단계 및 제1 절연층(210)과 제2 절연층(220)을 본딩하는 단계 및 캐리어 기판(200)을 제2 반도체층(4)으로부터 분리하여 제거하는 단계를 포함하도록 구성될 수 있다. 예를 들어, 이 경우, 제1 반도체층(2)과 제2 반도체층(4)은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하고, 제1 절연층(210)과 제2 절연층(220)은 Al2O3, SiO, SiN 중에서 하나 이상을 포함하는 복수의 층으로 형성되고, 제1 절연층(210)과 제2 절연층(220)이 본딩 과정에서 접촉하는 접촉층은 동일 물질로 구성되도록 구성될 수 있다.As another example, referring further to FIG. 6 showing another exemplary configuration of the stacked structure forming step ( S10 ), the stacked structure forming step ( S10 ) is a first semiconductor through epitaxial growth on the high-resistance substrate 1 . The second semiconductor layer ( Forming 4), depositing a second insulating layer 220 on the second semiconductor layer 4, and bonding the first insulating layer 210 and the second insulating layer 220, and a carrier substrate and separating and removing 200 from the second semiconductor layer 4 . For example, in this case, the first semiconductor layer 2 and the second semiconductor layer 4 include two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P, and the first insulating layer 210 and the second insulating layer 220 are formed of a plurality of layers including at least one of Al 2 O 3 , SiO, and SiN, and the first insulating layer 210 and the second insulating layer 220 are bonded The contact layer in contact in the process may be configured to be made of the same material.

도 7은 제1 식각단계(S20)를 통해 형성된 적층구조체의 예시적인 평면도이고, 도 8은 도 7의 A-A' 방향의 단면도이다.7 is an exemplary plan view of the stacked structure formed through the first etching step ( S20 ), and FIG. 8 is a cross-sectional view taken along the line AA′ of FIG. 7 .

도 7 및 도 8을 추가로 참조하면, 제1 식각단계(S20)에서는, 적층구조체를 구성하는 제1 반도체층(2), 절연층(3), 제2 반도체층(4)을 기판(1)이 드러나도록 십자 형상으로 식각하는 과정이 수행된다. 예를 들어, 십자 형상의 중심에서 각 모서리까지의 거리는 동일하도록 구성될 수 있다.7 and 8 , in the first etching step ( S20 ), the first semiconductor layer 2 , the insulating layer 3 , and the second semiconductor layer 4 constituting the stacked structure are applied to the substrate 1 . ) is etched in a cross shape to reveal it. For example, the distance from the center of the cross shape to each corner may be configured to be the same.

도 9는 제2 식각단계(S30)를 통해 제1 반도체층(2)의 외곽이 노출된 구조를 나타낸 예시적인 평면도이고, 도 10은 도 9의 A-A' 방향의 단면도이다.9 is an exemplary plan view illustrating a structure in which the outer portion of the first semiconductor layer 2 is exposed through the second etching step S30, and FIG. 10 is a cross-sectional view taken along the line A-A' of FIG. 9 .

도 9 및 도 10을 추가로 참조하면, 제2 식각단계(S30)에서는, 십자 형상으로 식각된 제1 반도체층(2), 절연층(3), 제2 반도체층(4) 중에서 제1 반도체층(2)의 외곽이 노출되도록 절연층(3)과 제2 반도체층(4)을 식각하는 과정이 수행된다. 예를 들어, 제1 반도체층(2)의 중심과 제2 반도체층(4)의 중심이 일치하도록 서로 마주보는 양측을 동일하게 대칭적으로 식각하도록 구성될 수 있다.9 and 10 , in the second etching step S30 , a first semiconductor among the first semiconductor layer 2 , the insulating layer 3 , and the second semiconductor layer 4 etched in a cross shape A process of etching the insulating layer 3 and the second semiconductor layer 4 is performed so that the outer layer of the layer 2 is exposed. For example, it may be configured to symmetrically etch both sides facing each other so that the center of the first semiconductor layer 2 and the center of the second semiconductor layer 4 coincide.

전극 형성단계(S40)에서는, 제1 반도체층(2)의 노출 영역 및 제2 반도체층(4) 상에 전극부(5)를 형성하는 과정이 수행된다.In the electrode forming step ( S40 ), a process of forming the electrode part 5 on the exposed region of the first semiconductor layer 2 and the second semiconductor layer 4 is performed.

이하에서는, 도 11 내지 도 40을 추가로 참조하여, 전극 형성단계(S40)의 구성을 구체적이고 예시적으로 설명한다.Hereinafter, the configuration of the electrode forming step ( S40 ) will be described in detail and exemplarily with additional reference to FIGS. 11 to 40 .

도 11은 성장 방지 패턴(110)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 12는 도 11의 A-A' 방향의 단면도이다.11 is an exemplary plan view illustrating a state in which the growth prevention pattern 110 is formed, and FIG. 12 is a cross-sectional view taken along line AA′ of FIG. 11 .

도 11 및 도 12를 추가로 참조하면, 기판(1), 제1 반도체층(2), 제2 반도체층(4)의 노출면 중에서 전극부(5)를 형성하기 위한 영역을 제외한 영역에 성장 방지 패턴(110)을 형성하는 과정이 수행된다. 예를 들어, 이 과정은 기판(1), 제1 반도체층(2), 제2 반도체층(4)의 노출면 전체에 성장 방지층을 형성한 후, 전극부(5)를 형성하기 위한 영역을 식각하는 방식으로 수행될 수 있다.Referring further to FIGS. 11 and 12 , growth is performed in a region excluding the region for forming the electrode part 5 among the exposed surfaces of the substrate 1 , the first semiconductor layer 2 , and the second semiconductor layer 4 . A process of forming the prevention pattern 110 is performed. For example, in this process, a growth prevention layer is formed on the entire exposed surfaces of the substrate 1 , the first semiconductor layer 2 , and the second semiconductor layer 4 , and then a region for forming the electrode part 5 is formed. It may be performed by etching.

도 13은 오믹 컨택층(ohmic contact layer, 120)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 14는 도 13의 A-A' 방향의 단면도이고, 도 15는 도 13의 B-B' 방향의 단면도이다.13 is an exemplary plan view illustrating a state in which an ohmic contact layer 120 is formed, FIG. 14 is a cross-sectional view taken along line A-A' of FIG. 13, and FIG. 15 is a cross-sectional view taken along line B-B' of FIG. 13 .

도 13 내지 도 15를 추가로 참조하면, 소스 전극(6), 드레인 전극(7), 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 형성하기 위하여 성장 방지 패턴(110)이 형성되지 않은 제1 반도체층(2), 제2 반도체층(4)의 노출면에 선택적인 에피택셜 재성장을 통하여 오믹 컨택층(120)을 형성하는 과정이 수행된다.13 to 15 , the source electrode 6 , the drain electrode 7 , the first sensing electrodes 10-1 and 10-2, and the second sensing electrodes 20-1 and 20-2 , selective epitaxially on the exposed surfaces of the first semiconductor layer 2 and the second semiconductor layer 4 on which the growth prevention pattern 110 is not formed to form the third sensing electrodes 30-1 and 30-2 A process of forming the ohmic contact layer 120 through taxial regrowth is performed.

예를 들어, 오믹 컨택층(120)은 제1 반도체층(2), 제2 반도체층(4)과 동일한 물질로 구성되고, 도핑농도가 8.0×1017 이상의 n형 반도체로 구성되는 것이 바람직하다.For example, the ohmic contact layer 120 is preferably made of the same material as the first semiconductor layer 2 and the second semiconductor layer 4, and is made of an n-type semiconductor having a doping concentration of 8.0×10 17 or more. .

예를 들어, 제1 반도체층(2)과 제2 반도체층(4)의 물질을 동일한 원소로 구성하였다면, 한번에 제1 반도체층(2)의 오믹 컨택층(120)의 중심과 제2 반도체층(4)의 오믹 컨택층(120)의 중심이 동일하게 형성되며, 제2 반도체층(4)에 형성될 제2 센싱 전극(20-1, 20-2)과 제3 센싱 전극(30-1, 30-2)이 제2 반도체층(4)에 형성될 소스 전극(6), 드레인 전극(7)과 모두 같은 거리를 갖도록 형성되어, X, Y, Z 축 방위오차를 최소화할 수 있다.For example, if the materials of the first semiconductor layer 2 and the second semiconductor layer 4 are made of the same element, the center of the ohmic contact layer 120 of the first semiconductor layer 2 and the second semiconductor layer are simultaneously formed. The centers of the ohmic contact layer 120 of (4) are identically formed, and the second sensing electrodes 20 - 1 and 20 - 2 and the third sensing electrode 30 - 1 to be formed on the second semiconductor layer 4 . , 30 - 2 ) are formed to have the same distance as the source electrode 6 and the drain electrode 7 to be formed on the second semiconductor layer 4 , thereby minimizing azimuth errors in the X, Y, and Z axes.

도 16은 오믹 금속층(ohmic metal layer, 130)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 17은 도 16의 A-A' 방향의 단면도이고, 도 18은 도 16의 B-B' 방향의 단면도이다.16 is an exemplary plan view illustrating a state in which an ohmic metal layer 130 is formed, FIG. 17 is a cross-sectional view taken along line A-A' of FIG. 16 , and FIG. 18 is a cross-sectional view taken along line B-B' of FIG. 16 .

도 16 내지 도 18을 추가로 참조하면, 오믹 컨택층(120) 상에 오믹 금속층(130)을 형성하는 과정이 수행된다. 예를 들어, 오믹 금속층(130)의 재질은 AuGe/Ni/Au인 것이 바람직하다.16 to 18 , a process of forming the ohmic metal layer 130 on the ohmic contact layer 120 is performed. For example, the material of the ohmic metal layer 130 is preferably AuGe/Ni/Au.

도 19는 제3 절연층(230)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 20은 도 19의 A-A' 방향의 단면도이고, 도 21은 도 19의 B-B' 방향의 단면도이다.19 is an exemplary plan view illustrating a state in which the third insulating layer 230 is formed, FIG. 20 is a cross-sectional view taken along line AA′ of FIG. 19 , and FIG. 21 is a cross-sectional view taken along line B-B′ of FIG. 19 .

도 19 내지 도 21을 추가로 참조하면, 전면에 제3 절연층(230)을 형성하는 과정이 수행된다.19 to 21 , a process of forming the third insulating layer 230 on the entire surface is performed.

도 22는 제3 절연층(230)에 대한 식각을 통해 소스 전극(6)과 드레인 전극(7)을 형성하기 위한 영역이 노출된 상태를 나타낸 예시적인 평면도이고, 도 23은 도 22의 A-A' 방향의 단면도이고, 도 24는 도 22의 B-B' 방향의 단면도이다.22 is an exemplary plan view illustrating a state in which regions for forming the source electrode 6 and the drain electrode 7 are exposed through etching of the third insulating layer 230, and FIG. 23 is AA′ of FIG. direction, and FIG. 24 is a cross-sectional view taken in the BB' direction of FIG. 22 .

도 22 내지 도 24를 추가로 참조하면, 제3 절연층(230) 중에서 전극부(5)를 구성하는 소스 전극(6)과 드레인 전극(7)을 형성하기 위한 영역을 선택적으로 식각하여 소스 전극(6)과 드레인 전극(7)을 형성하기 위한 영역을 노출시키는 과정이 수행된다.22 to 24 , a region for forming the source electrode 6 and the drain electrode 7 constituting the electrode part 5 in the third insulating layer 230 is selectively etched to form the source electrode (6) and a process of exposing a region for forming the drain electrode 7 are performed.

도 25는 제3 절연층(230)의 식각 영역에 소스 전극(6)과 드레인 전극(7)을 형성하기 위한 전극 금속층(140)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 26은 도 25의 A-A' 방향의 단면도이고, 도 27은 도 25의 B-B' 방향의 단면도이다.25 is an exemplary plan view illustrating a state in which the electrode metal layer 140 for forming the source electrode 6 and the drain electrode 7 is formed in the etched region of the third insulating layer 230, and FIG. It is a cross-sectional view in the AA' direction, and FIG. 27 is a cross-sectional view in the BB' direction of FIG.

도 25 내지 도 27을 추가로 참조하면, 소스 전극(6)과 드레인 전극(7)을 형성하기 위한 영역에 노출되어 있는 오믹 금속층(130) 상에 전극 금속층(140)을 형성하는 과정이 수행된다.25 to 27 , the process of forming the electrode metal layer 140 on the ohmic metal layer 130 exposed in the region for forming the source electrode 6 and the drain electrode 7 is performed. .

도 28은 제4 절연층(240)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 29는 도 28의 A-A' 방향의 단면도이고, 도 30은 도 28의 B-B' 방향의 단면도이다.28 is an exemplary plan view illustrating a state in which the fourth insulating layer 240 is formed, FIG. 29 is a cross-sectional view taken along AA′ of FIG. 28 , and FIG. 30 is a cross-sectional view taken along line B-B′ of FIG. 28 .

도 28 내지 도 30을 추가로 참조하면, 전면에 제4 절연층(240)을 형성하는 과정이 수행된다.28 to 30 , a process of forming the fourth insulating layer 240 on the entire surface is performed.

도 31은 제4 절연층(240)에 대한 식각을 통해 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 형성하기 위한 영역이 노출된 상태를 나타낸 예시적인 평면도이고, 도 32는 도 31의 A-A' 방향의 단면도이고, 도 33은 도 32의 B-B' 방향의 단면도이다.31 shows the first sensing electrodes 10-1 and 10-2, the second sensing electrodes 20-1 and 20-2, and the third sensing electrode 30- through etching of the fourth insulating layer 240; 1, 30-2) is an exemplary plan view showing an exposed state, FIG. 32 is a cross-sectional view taken along AA′ of FIG. 31 , and FIG. 33 is a cross-sectional view taken along BB′ of FIG. 32 .

도 31 내지 도 33을 추가로 참조하면, 제4 절연층(240) 중에서 전극부(5)를 구성하는 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 형성하기 위한 영역을 선택적으로 식각하여 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 형성하기 위한 영역을 노출시키는 과정이 수행된다.31 to 33 , the first sensing electrodes 10-1 and 10-2, the second sensing electrodes 20-1, which constitute the electrode part 5 in the fourth insulating layer 240, 20-2) and regions for forming the third sensing electrodes 30-1 and 30-2 are selectively etched to form the first sensing electrodes 10-1 and 10-2 and the second sensing electrodes 20-1 , 20-2), a process of exposing regions for forming the third sensing electrodes 30-1 and 30-2 is performed.

도 34는 제4 절연층(240)의 식각 영역에 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 형성하기 위한 전극 금속층(140)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 35는 도 34의 A-A' 방향의 단면도이고, 도 36은 도 34의 B-B' 방향의 단면도이다.34 shows the first sensing electrodes 10-1 and 10-2, the second sensing electrodes 20-1 and 20-2, and the third sensing electrode 30-1 in the etched region of the fourth insulating layer 240. , 30-2) is an exemplary plan view showing a state in which the electrode metal layer 140 is formed, FIG. 35 is a cross-sectional view taken in the AA' direction of FIG. 34, and FIG. 36 is a cross-sectional view taken along the BB' direction of FIG.

도 34 내지 도 36을 추가로 참조하면, 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 형성하기 위한 영역에 노출되어 있는 오믹 금속층(130) 상에 전극 금속층(140)을 형성하는 과정이 수행된다.34 to 36 , the first sensing electrodes 10-1 and 10-2, the second sensing electrodes 20-1 and 20-2, and the third sensing electrodes 30-1 and 30- 2) A process of forming the electrode metal layer 140 on the ohmic metal layer 130 exposed in the region to be formed is performed.

도 37은 제5 절연층(250)이 형성된 상태를 나타낸 예시적인 평면도이고, 도 38은 도 37의 A-A' 방향의 단면도이고, 도 39는 도 37의 B-B' 방향의 단면도이다.FIG. 37 is an exemplary plan view illustrating a state in which the fifth insulating layer 250 is formed, FIG. 38 is a cross-sectional view taken along line A-A' of FIG. 37 , and FIG. 39 is a cross-sectional view taken along line B-B' of FIG. 37 .

도 37 내지 도 39를 추가로 참조하면, 전극부(5)를 구성하는 스스 전극, 드레인 전극(7), 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)이 형성되어 있는 구조체의 전면에 제4 절연층(240)을 형성하는 과정이 수행된다.37 to 39 , the self electrode constituting the electrode part 5, the drain electrode 7, the first sensing electrodes 10-1 and 10-2, and the second sensing electrode 20-1 , 20-2) and the process of forming the fourth insulating layer 240 on the entire surface of the structure on which the third sensing electrodes 30-1 and 30-2 are formed is performed.

마지막으로, 도 40을 추가로 참조하면, 제5 절연층(250)에 대한 선택적인 식각을 통해 소스 전극(6), 드레인 전극(7), 제1 센싱 전극(10-1, 10-2), 제2 센싱 전극(20-1, 20-2), 제3 센싱 전극(30-1, 30-2)을 외부와 전기적으로 연결하기 위한 영역을 노출시키는 과정이 수행된다.Finally, with additional reference to FIG. 40 , the source electrode 6 , the drain electrode 7 , and the first sensing electrodes 10 - 1 and 10 - 2 are selectively etched on the fifth insulating layer 250 . , a process of exposing regions for electrically connecting the second sensing electrodes 20-1 and 20-2 and the third sensing electrodes 30-1 and 30-2 to the outside is performed.

이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 기존의 복수의 홀 센서를 이용한 3축 홀 센서에 비하여 X, Y, Z 축의 방위오차를 최소화시킬 수 있는 3축 홀 센서 및 그 제조방법이 제공되는 효과가 있다.As described in detail above, according to the present invention, a 3-axis Hall sensor capable of minimizing azimuth errors in the X, Y, and Z axes compared to a conventional 3-axis Hall sensor using a plurality of Hall sensors and a manufacturing method thereof are provided. there is

1: 기판
2: 제1 반도체층
3: 절연층
4: 제2 반도체층
5: 전극부
6: 소스 전극
7: 드레인 전극
10-1, 10-2: 제1 센싱 전극
20-1, 20-2: 제2 센싱 전극
30-1, 30-2: 제3 센싱 전극
110: 성장 방지 패턴
120: 오믹 컨택층
130: 오믹 금속층
140: 전극 금속층
200: 캐리어 기판
210: 제1 절연층
220: 제2 절연층
230: 제3 절연층
240: 제4 절연층
250: 제5 절연층
S10: 적층구조체 형성단계
S20: 제1 식각단계
S30: 제2 식각단계
S40: 전극 형성단계1: Substrate
2: first semiconductor layer
3: Insulation layer
4: second semiconductor layer
5: electrode part
6: source electrode
7: drain electrode
10-1, 10-2: first sensing electrode
20-1, 20-2: second sensing electrode
30-1, 30-2: third sensing electrode
110: anti-growth pattern
120: ohmic contact layer
130: ohmic metal layer
140: electrode metal layer
200: carrier substrate
210: first insulating layer
220: second insulating layer
230: third insulating layer
240: fourth insulating layer
250: fifth insulating layer
S10: Laminate structure forming step
S20: first etching step
S30: second etching step
S40: electrode formation step

Claims (15)

일체화된 3축 홀 센서로서,
기판 상에 형성된 제1 반도체층, 상기 제1 반도체층 상에 형성된 절연층, 상기 절연층 상에 형성된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 상에 형성된 전극부를 포함하고,
상기 전극부는 상기 제1 반도체층과 상기 제2 반도체층에 연결된 소스 전극과 드레인 전극, 상기 제1 반도체층에 연결된 제1 센싱 전극, 상기 제2 반도체층에 연결된 제2 센싱 전극 및 제3 센싱 전극을 포함하고,
상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극은 3축 방향의 홀 효과를 측정하기 위한 전극 쌍으로 구성되고,
상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극을 구성하는 전극 쌍의 중심이 일치하는, 일체화된 3축 홀 센서.
As an integrated 3-axis Hall sensor,
A first semiconductor layer formed on a substrate, an insulating layer formed on the first semiconductor layer, a second semiconductor layer formed on the insulating layer, and an electrode portion formed on the first semiconductor layer and the second semiconductor layer,
The electrode part includes a source electrode and a drain electrode connected to the first semiconductor layer and the second semiconductor layer, a first sensing electrode connected to the first semiconductor layer, a second sensing electrode and a third sensing electrode connected to the second semiconductor layer. including,
The first sensing electrode, the second sensing electrode, and the third sensing electrode are composed of an electrode pair for measuring the Hall effect in the triaxial direction,
An integrated three-axis Hall sensor in which centers of electrode pairs constituting the first sensing electrode, the second sensing electrode, and the third sensing electrode coincide.
 제1항에 있어서,
상기 제2 반도체층에 연결된 제2 센싱 전극과 상기 제2 반도체층에 연결된 소스 전극의 이격거리(d1), 상기 제2 반도체층에 연결된 제3 센싱 전극과 상기 제2 반도체층에 연결된 소스 전극의 이격거리(d2), 상기 제2 반도체층에 연결된 제2 센싱 전극과 상기 제2 반도체층에 연결된 드레인 전극의 이격거리(d3), 상기 제2 반도체층에 연결된 제3 센싱 전극과 상기 제2 반도체층에 연결된 드레인 전극의 이격거리(d4)는 동일한 것을 특징으로 하는, 일체화된 3축 홀 센서.
According to claim 1,
The separation distance d1 between the second sensing electrode connected to the second semiconductor layer and the source electrode connected to the second semiconductor layer, the third sensing electrode connected to the second semiconductor layer and the source electrode connected to the second semiconductor layer The separation distance d2, the separation distance d3 between the second sensing electrode connected to the second semiconductor layer and the drain electrode connected to the second semiconductor layer, the third sensing electrode connected to the second semiconductor layer and the second semiconductor The integrated 3-axis Hall sensor, characterized in that the separation distance (d4) of the drain electrode connected to the layer is the same.
 제1항에 있어서
상기 전극부는 오믹 컨택층, 상기 오믹 컨택층 상에 형성된 오믹 금속층, 상기 오믹 금속층 상에 형성된 전극 금속층을 포함하는 것을 특징으로 하는, 일체화된 3축 홀 센서.
2. The method of claim 1
wherein the electrode part includes an ohmic contact layer, an ohmic metal layer formed on the ohmic contact layer, and an electrode metal layer formed on the ohmic metal layer.
 제1항에 있어서,
상기 전극부를 구성하는 소스 전극, 드레인 전극, 제1 센싱 전극, 제2 센싱 전극, 제3 센싱 전극은 서로 절연된 상태로 외부와 전기적으로 연결되는 것을 특징으로 하는, 일체화된 3축 홀 센서.
According to claim 1,
The integrated three-axis Hall sensor, characterized in that the source electrode, the drain electrode, the first sensing electrode, the second sensing electrode, and the third sensing electrode constituting the electrode part are electrically connected to the outside while insulated from each other.
 제1항에 있어서,
상기 기판 상에 형성된 제1 반도체층은 십자 형상을 갖고, 상기 제1 반도체층 상에 형성된 절연층과 상기 절연층 상에 형성된 제2 반도체층은 상기 제1 반도체층보다 작은 십자 형상을 가짐으로써, 상기 십자 형상을 갖는 제1 반도체층의 4개의 외곽이 노출되는 것을 특징으로 하는, 일체화된 3축 홀 센서.
The method of claim 1,
The first semiconductor layer formed on the substrate has a cross shape, and the insulating layer formed on the first semiconductor layer and the second semiconductor layer formed on the insulating layer have a smaller cross shape than the first semiconductor layer, The integrated triaxial Hall sensor, characterized in that the four outer edges of the first semiconductor layer having the cross shape are exposed.
 제5항에 있어서,
상기 소스 전극과 상기 드레인 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 2개의 영역과 상기 제2 반도체층에 전기적으로 연결되고,
상기 제1 센싱 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 다른 2개의 영역에 전기적으로 연결되고,
상기 제2 센싱 전극 및 상기 제3 센싱 전극은 상기 제2 반도체층에 전기적으로 연결되는 것을 특징으로 하는, 일체화된 3축 홀 센서.
6. The method of claim 5,
the source electrode and the drain electrode are electrically connected to two regions facing each other among the four outer exposed regions of the first semiconductor layer and the second semiconductor layer;
the first sensing electrode is electrically connected to the other two regions facing each other among the four outer exposed regions of the first semiconductor layer;
Wherein the second sensing electrode and the third sensing electrode are electrically connected to the second semiconductor layer, the integrated three-axis Hall sensor.
 일체화된 3축 홀 센서 제조방법으로서,
기판 상에 제1 반도체층, 절연층, 제2 반도체층으로 이루어진 적층구조체를 형성하는 적층구조체 형성단계;
상기 적층구조체를 구성하는 제1 반도체층, 절연층, 제2 반도체층을 십자 형상으로 식각하는 제1 식각단계;
상기 십자 형상으로 식각된 제1 반도체층, 절연층, 제2 반도체층 중에서 상기 제1 반도체층의 외곽이 노출되도록 상기 절연층과 상기 제2 반도체층을 식각하는 제2 식각단계; 및
상기 제1 반도체층의 외곽 노출 영역 및 상기 제2 반도체층 상에 전극부를 형성하는 전극 형성단계를 포함하는, 일체화된 3축 홀 센서 제조방법.
A method for manufacturing an integrated 3-axis Hall sensor, comprising:
A stacked structure forming step of forming a stacked structure including a first semiconductor layer, an insulating layer, and a second semiconductor layer on a substrate;
a first etching step of etching the first semiconductor layer, the insulating layer, and the second semiconductor layer constituting the stacked structure in a cross shape;
a second etching step of etching the insulating layer and the second semiconductor layer such that an outer portion of the first semiconductor layer is exposed among the first semiconductor layer, the insulating layer, and the second semiconductor layer etched in the cross shape; and
and an electrode forming step of forming an electrode part on the outer exposed region of the first semiconductor layer and the second semiconductor layer.
 제7항에 있어서,
상기 적층구조체 형성단계에서, 고저항성의 기판 상에 에피택셜 성장을 통하여 상기 제1 반도체층, 상기 절연층, 상기 제2 반도체층을 형성하는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
8. The method of claim 7,
In the forming of the stacked structure, the first semiconductor layer, the insulating layer, and the second semiconductor layer are formed on a high-resistance substrate through epitaxial growth.
 제8항에 있어서,
상기 제1 반도체층, 상기 절연층, 상기 제2 반도체층은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하고,
상기 절연층은 상기 제1 반도체층과 상기 제2 반도체층보다 밴드갭(bandgap)이 크거나, 불순물로 도핑되어 고저항 특성을 갖는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
9. The method of claim 8,
The first semiconductor layer, the insulating layer, and the second semiconductor layer contain two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P;
The insulating layer has a larger bandgap than the first semiconductor layer and the second semiconductor layer, or is doped with an impurity to have a high resistance characteristic.
 제7항에 있어서,
상기 적층구조체 형성단계는,
고저항성의 기판 상에 에피택셜 성장을 통하여 상기 제1 반도체층을 형성하는 단계;
상기 제1 반도체층 상에 제1 절연층을 증착하는 단계;
고저항성의 캐리어 기판 상에 에피택셜 성장을 통하여 상기 제2 반도체층을 형성하는 단계;
상기 제2 반도체층 상에 제2 절연층을 증착하는 단계;
상기 제1 절연층과 상기 제2 절연층을 본딩하는 단계; 및
상기 캐리어 기판을 제거하는 단계를 포함하는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
8. The method of claim 7,
The step of forming the laminated structure,
forming the first semiconductor layer on a high-resistance substrate through epitaxial growth;
depositing a first insulating layer on the first semiconductor layer;
forming the second semiconductor layer through epitaxial growth on a high-resistance carrier substrate;
depositing a second insulating layer on the second semiconductor layer;
bonding the first insulating layer and the second insulating layer; and
A method of manufacturing an integrated three-axis Hall sensor, characterized in that it comprises the step of removing the carrier substrate.
 제10항에 있어서,
상기 제1 반도체층과 상기 제2 반도체층은 Ga, Al, In, As, Sb, P로 이루어진 군에서 2종 이상의 원소를 포함하고,
상기 제1 절연층과 상기 제2 절연층은 Al2O3, SiO, SiN 중에서 하나 이상을 포함하는 복수의 층으로 형성되고, 상기 제1 절연층과 상기 제2 절연층이 본딩 과정에서 접촉하는 접촉층은 동일 물질로 구성되는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
11. The method of claim 10,
The first semiconductor layer and the second semiconductor layer contain two or more kinds of elements from the group consisting of Ga, Al, In, As, Sb, and P;
The first insulating layer and the second insulating layer are formed of a plurality of layers including at least one of Al 2 O 3 , SiO, and SiN, and the first insulating layer and the second insulating layer are in contact during a bonding process. A method for manufacturing an integrated three-axis Hall sensor, characterized in that the contact layer is made of the same material.
 제7항에 있어서,
상기 전극 형성단계는
상기 제1 반도체층의 노출 영역 및 상기 제2 반도체층 상에 성장 방지 패턴을 형성하는 단계;
상기 성장 방지 패턴에 의해 노출되어 있는 제1 반도체층 및 제2 반도체층 상에 에피택셜 재성장을 통하여 오믹 컨택층을 형성하는 단계;
상기 오믹 컨택층 상에 오믹 금속층을 형상하는 단계; 및
상기 오믹 금속층 상에 전극 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
8. The method of claim 7,
The electrode forming step is
forming a growth prevention pattern on the exposed region of the first semiconductor layer and the second semiconductor layer;
forming an ohmic contact layer on the first semiconductor layer and the second semiconductor layer exposed by the growth prevention pattern through epitaxial regrowth;
forming an ohmic metal layer on the ohmic contact layer; and
An integrated three-axis Hall sensor manufacturing method comprising the step of forming an electrode metal layer on the ohmic metal layer.
 제7항에 있어서,
상기 기판 상에 형성되는 제1 반도체층은 십자 형상을 갖고, 상기 제1 반도체층 상에 형성되는 절연층과 상기 절연층 상에 형성되는 제2 반도체층은 상기 제1 반도체층보다 작은 십자 형상을 가짐으로써, 상기 십자 형상을 갖는 제1 반도체층의 4개의 외곽이 노출되는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
8. The method of claim 7,
The first semiconductor layer formed on the substrate has a cross shape, and the insulating layer formed on the first semiconductor layer and the second semiconductor layer formed on the insulating layer have a smaller cross shape than the first semiconductor layer. By having, the method for manufacturing an integrated three-axis Hall sensor, characterized in that the four outer edges of the first semiconductor layer having the cross shape are exposed.
 제13항에 있어서,
상기 전극부를 구성하는 소스 전극과 드레인 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 2개의 영역과 상기 제2 반도체층에 전기적으로 연결되고,
상기 전극부를 구성하는 제1 센싱 전극은 상기 제1 반도체층의 4개의 외곽 노출 영역 중에서 서로 마주보는 다른 2개의 영역에 전기적으로 연결되고,
상기 전극부를 구성하는 제2 센싱 전극 및 제3 센싱 전극은 상기 제2 반도체층에 전기적으로 연결되는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
14. The method of claim 13,
The source electrode and the drain electrode constituting the electrode part are electrically connected to two regions facing each other among the four outer exposed regions of the first semiconductor layer and the second semiconductor layer,
The first sensing electrode constituting the electrode part is electrically connected to the other two regions facing each other among the four outer exposed regions of the first semiconductor layer,
A method of manufacturing an integrated three-axis Hall sensor, characterized in that the second sensing electrode and the third sensing electrode constituting the electrode part are electrically connected to the second semiconductor layer.
 제14항에 있어서,
상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극은 3축 방향의 홀 효과를 측정하기 위한 전극 쌍으로 구성되고,
상기 제1 센싱 전극, 상기 제2 센싱 전극, 상기 제3 센싱 전극을 구성하는 전극 쌍의 중심이 일치하는 것을 특징으로 하는, 일체화된 3축 홀 센서 제조방법.
15. The method of claim 14,
The first sensing electrode, the second sensing electrode, and the third sensing electrode are composed of an electrode pair for measuring the Hall effect in the triaxial direction,
The method of manufacturing an integrated three-axis Hall sensor, characterized in that the centers of the electrode pairs constituting the first sensing electrode, the second sensing electrode, and the third sensing electrode coincide.
KR1020200109174A 2020-08-28 2020-08-28 Integrated 3-axis hall sensor and manufacturing method thereof KR102419004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200109174A KR102419004B1 (en) 2020-08-28 2020-08-28 Integrated 3-axis hall sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200109174A KR102419004B1 (en) 2020-08-28 2020-08-28 Integrated 3-axis hall sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20220030362A true KR20220030362A (en) 2022-03-11
KR102419004B1 KR102419004B1 (en) 2022-07-11

Family

ID=80814445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109174A KR102419004B1 (en) 2020-08-28 2020-08-28 Integrated 3-axis hall sensor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102419004B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080020265A (en) 2006-08-31 2008-03-05 (주) 아모센스 3 axes hall sensor and manufacturing method of the 3 axes hall sensor
JP2016025158A (en) * 2014-07-17 2016-02-08 学校法人 龍谷大学 Magnetic field sensor
KR101689362B1 (en) * 2015-07-03 2016-12-26 나노스 주식회사 GaAs Hall Sensor Chip and Method for Manufacturing the Hall Sensor Chip
KR20170052788A (en) * 2015-11-04 2017-05-15 나노스 주식회사 Hall sensor comprising active layer with enlarged contact area and method of fabricating the hall sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080020265A (en) 2006-08-31 2008-03-05 (주) 아모센스 3 axes hall sensor and manufacturing method of the 3 axes hall sensor
JP2016025158A (en) * 2014-07-17 2016-02-08 学校法人 龍谷大学 Magnetic field sensor
KR101689362B1 (en) * 2015-07-03 2016-12-26 나노스 주식회사 GaAs Hall Sensor Chip and Method for Manufacturing the Hall Sensor Chip
KR20170052788A (en) * 2015-11-04 2017-05-15 나노스 주식회사 Hall sensor comprising active layer with enlarged contact area and method of fabricating the hall sensor

Also Published As

Publication number Publication date
KR102419004B1 (en) 2022-07-11

Similar Documents

Publication Publication Date Title
EP2003462B1 (en) Magnetic sensor and production method thereof
US8339132B2 (en) Magnetic detection device
JP5157611B2 (en) Magnetic sensor and manufacturing method thereof
US9733316B2 (en) Triaxial magnetic field sensor
US7960970B2 (en) Magnetic sensor and manufacturing method of the same
US7208947B2 (en) Fluxgate sensor integrated in a semiconductor substrate and method for manufacturing the same
US8289021B2 (en) Magnetoresistive sensor and manufacturing method thereof
US20120206137A1 (en) Monolithic tri-axis amr sensor and manufacturing method thereof
KR100787228B1 (en) 2-axis geomagnetic sensor and method for manufacturing the same
US20110089941A1 (en) Magnetic sensor and magnetic sensor module
US10062836B2 (en) Magnetic sensor and method of manufacturing the same
WO2021131606A1 (en) Magnetic sensor
EP3974846A1 (en) Current sensor device
US20110147867A1 (en) Method of vertically mounting an integrated circuit
KR102419004B1 (en) Integrated 3-axis hall sensor and manufacturing method thereof
JP4180321B2 (en) Magnetic sensor and method of manufacturing magnetic sensor
JP5186533B2 (en) Magnetic detection device, geomagnetic sensor
KR100562874B1 (en) Method for assembling z-axis thin-film fluxgate device in a electronic compass
JP2005159273A (en) Magnetic-electric conversion element, magnetism detecting device, and earth magnetism sensor
JP2011154007A (en) Magnetic material detector
CN104221141B (en) For manufacturing the method in device contacts face and sensor for receiving durection component
WO2006134520A1 (en) Magnetic field sensor device
JP4552554B2 (en) Magnetic detection device, geomagnetic sensor, and method of manufacturing magnetic detection device
JP2023046272A (en) magnetic sensor
JPH08261706A (en) Galvanomagnetic equipment and position detection device using the equipment

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant