KR20220017752A - Electroluminescence Display Device - Google Patents

Electroluminescence Display Device Download PDF

Info

Publication number
KR20220017752A
KR20220017752A KR1020200098140A KR20200098140A KR20220017752A KR 20220017752 A KR20220017752 A KR 20220017752A KR 1020200098140 A KR1020200098140 A KR 1020200098140A KR 20200098140 A KR20200098140 A KR 20200098140A KR 20220017752 A KR20220017752 A KR 20220017752A
Authority
KR
South Korea
Prior art keywords
line
pixel
level
light emitting
gate
Prior art date
Application number
KR1020200098140A
Other languages
Korean (ko)
Inventor
이진우
이성원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200098140A priority Critical patent/KR20220017752A/en
Publication of KR20220017752A publication Critical patent/KR20220017752A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

According to an embodiment of the present invention, an electroluminescent display device comprises: a first pixel connected to a first data line, a gate line, and a reference voltage line; a first digital-to-analog converter for supplying a first data voltage to the first data line; a sensing circuit connected to the reference voltage line; and a gate driving circuit for supplying a scan signal to the gate line. The first pixel includes: a first light emitting element; a first driving transistor having a gate connected to a first gate node and a source connected to a first source node, and driving the first light emitting element; a first switch transistor for connecting the first data line and the first gate node in accordance with the scan signal; a second switch transistor for connecting the reference voltage line and the first source node in accordance with the scan signal; and a third switch transistor for connecting the first source node and the first light emitting element in accordance with the first data voltage. Therefore, a change in a pixel current can be minimized.

Description

전계 발광 표시장치{Electroluminescence Display Device}Electroluminescence Display Device

이 명세서는 전계 발광 표시장치에 관한 것이다.This specification relates to an electroluminescent display device.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 전계 발광 표시장치의 각 픽셀들은 스스로 발광하는 발광 소자를 포함하며, 영상 데이터의 계조에 따른 데이터전압으로 발광 소자의 발광량을 제어하여 휘도를 조절한다.The electroluminescent display is divided into an inorganic light emitting display and an organic light emitting display according to the material of the light emitting layer. Each pixel of the electroluminescent display device includes a light emitting element that emits light by itself, and the luminance is adjusted by controlling the amount of light emitted by the light emitting element with a data voltage according to the gray level of image data.

공정 편차 및/또는 구동 시간 경과에 따라 발광 소자의 문턱전압(또는 동작점 전압)이 픽셀들에서 달라질 수 있다. 픽셀들 간 구동 특성 편차가 생기면, 동일한 데이터전압이 인가되더라도 픽셀들에서 발광에 기여하는 픽셀 전류가 달라질 수 밖에 없다. 이러한 픽셀 전류의 편차는 휘도 불균일을 초래하여 화상 품위를 떨어뜨린다.The threshold voltage (or operating point voltage) of the light emitting device may vary in pixels according to process deviation and/or the lapse of driving time. If there is a deviation in driving characteristics between pixels, the pixel current contributing to light emission in the pixels is inevitably different even when the same data voltage is applied. This deviation of the pixel current causes luminance non-uniformity and deteriorates image quality.

전계 발광 표시장치에서, 픽셀들 간 구동 특성 편차 편차를 보상하기 위한 다양한 시도가 이뤄지고 있으나, 픽셀 어레이 구성이 복잡하고 보상 정도가 충분치 못하여 휘도 균일성을 확보하는 데 한계가 있다.In the electroluminescent display device, various attempts have been made to compensate for the deviation in driving characteristics between pixels, but there is a limitation in securing luminance uniformity because the pixel array configuration is complicated and the compensation degree is not sufficient.

따라서, 본 명세서에 개시된 실시예는 전술한 문제점을 해결하기 위한 것으로서, 간소한 픽셀 어레이 구성으로도 발광 소자의 특성 편차에 따른 픽셀 전류의 변화를 최소화할 수 있도록 한 전계 발광 표시장치를 제공한다.Accordingly, the embodiment disclosed herein is intended to solve the above-described problems, and provides an electroluminescent display device capable of minimizing a change in pixel current according to a characteristic deviation of a light emitting device even with a simple pixel array configuration.

본 발명의 실시예에 따른 전계 발광 표시장치는 제1 데이터라인, 게이트라인 및 기준전압 라인에 연결된 제1 픽셀; 상기 제1 데이터라인에 제1 데이터전압을 공급하는 제1 디지털-아날로그 컨버터; 상기 기준전압 라인에 연결된 센싱 회로; 및 상기 게이트라인에 스캔 신호를 공급하는 게이트 구동회로를 포함한다. 그리고, 상기 제1 픽셀은, 제1 발광 소자; 제1 게이트노드에 연결된 게이트와 제1 소스노드에 연결된 소스를 가지며 상기 제1 발광 소자를 구동하는 제1 구동 트랜지스터; 상기 스캔 신호에 따라 상기 제1 데이터라인과 상기 제1 게이트노드를 연결하는 제1 스위치 트랜지스터; 상기 스캔 신호에 따라 상기 기준전압 라인과 상기 제1 소스노드를 연결하는 제2 스위치 트랜지스터; 및 상기 제1 데이터전압에 따라 상기 제1 소스노드와 상기 제1 발광 소자를 연결하는 제3 스위치 트랜지스터를 포함한다.An electroluminescent display device according to an embodiment of the present invention includes: a first pixel connected to a first data line, a gate line, and a reference voltage line; a first digital-to-analog converter for supplying a first data voltage to the first data line; a sensing circuit connected to the reference voltage line; and a gate driving circuit for supplying a scan signal to the gate line. In addition, the first pixel may include a first light emitting device; a first driving transistor having a gate connected to a first gate node and a source connected to the first source node and configured to drive the first light emitting device; a first switch transistor connecting the first data line and the first gate node according to the scan signal; a second switch transistor connecting the reference voltage line and the first source node according to the scan signal; and a third switch transistor connecting the first source node and the first light emitting device according to the first data voltage.

본 실시예는 다음과 같은 효과가 있다.This embodiment has the following effects.

본 명세서의 실시예에 따른 전계 발광 표시장치는 유닛 픽셀 단위로 기준전압 라인을 공유하고 1 스캔 구조를 채용하기 때문에 픽셀 어레이 구성을 간소화하여 개구율을 높이고 공정 마진을 충분히 확보할 수 있는 효과가 있다.Since the electroluminescent display device according to the embodiment of the present specification shares a reference voltage line in unit pixel units and adopts a one-scan structure, it is possible to increase the aperture ratio by simplifying the pixel array configuration and sufficiently secure a process margin.

또한, 본 명세서의 실시예에 따른 전계 발광 표시장치는 센싱용 데이터전압에 따라 온/오프 되는 제3 스위치 트랜지스터를 각 픽셀에 더 포함시킴으로써, 1 스캔 구조 하에서 센싱의 분별력 및 정확도가 높아지는 장점을 갖는다. 그 결과, 이 전계 발광 표시장치는 발광 소자의 특성 편차에 따른 픽셀 전류의 변화를 최소화하여 화상 품위를 높일 수 있는 효과가 있다.In addition, the electroluminescent display device according to the embodiment of the present specification further includes a third switch transistor, which is turned on/off according to the data voltage for sensing, in each pixel, thereby increasing the discrimination and accuracy of sensing under a one-scan structure. . As a result, this electroluminescent display device has the effect of improving image quality by minimizing the change in pixel current caused by the characteristic deviation of the light emitting element.

본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the present specification are not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1은 본 명세서의 일 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다.
도 2는 기준전압 라인을 공유하는 1 단위 픽셀의 접속 예를 보여주는 도면이다.
도 3은 픽셀 어레이와 소스 드라이버 IC의 구성 예를 보여주는 도면이다.
도 4는 본 명세서의 일 실시예에 따른 픽셀과 센싱 회로의 일 구성 예를 보여주는 도면이다.
도 5는 발광 소자의 특성 변화에 따른 픽셀 전류의 변화를 보여주는 도면이다.
도 6은 본 명세서의 일 비교예로서 1 단위 픽셀 내의 제1 픽셀과 제2 픽셀이 1 스캔 구조로 구현될 때의 문제점을 설명하기 위한 도면이다.
도 7은 본 명세서의 일 실시예로서 1 단위 픽셀 내의 제1 픽셀과 제2 픽셀이 1 스캔 구조로 구현될 때 도 5의 문제점이 해결되는 원리를 설명하기 위한 도면이다.
도 8은 1 단위 픽셀 내에서 선택적으로 센싱이 이뤄지는 제1 픽셀과 센싱이 이뤄지지 않는 제2 픽셀을 예시적으로 보여주는 도면이다.
도 9는 도 8의 제1 픽셀과 제2 픽셀의 구동 파형을 보여주는 도면이다.
도 10a는 도 9의 초기화 기간에서 제1 픽셀과 제2 픽셀의 동작 상태를 보여주는 도면이다.
도 10b는 도 9의 센싱 기간에서 제1 픽셀과 제2 픽셀의 동작 상태를 보여주는 도면이다.
도 10c는 도 9의 샘플링 기간에서 제1 픽셀과 제2 픽셀의 동작 상태를 보여주는 도면이다.
도 11은 구동 소자의 전자 이동도 변동에 의한 발광 소자의 열화 센싱값 변동이 최소화되는 것을 보여주는 시뮬레이션 결과 도면이다.1 is a block diagram illustrating an electroluminescent display device according to an exemplary embodiment of the present specification.
2 is a diagram illustrating an example of connection of one unit pixel sharing a reference voltage line.
3 is a diagram showing an example of a configuration of a pixel array and a source driver IC.
4 is a diagram illustrating an example configuration of a pixel and a sensing circuit according to an embodiment of the present specification.
5 is a diagram illustrating a change in pixel current according to a change in characteristics of a light emitting device.
6 is a diagram for explaining a problem when a first pixel and a second pixel within one unit pixel are implemented in a one-scan structure as a comparative example of the present specification.
7 is a diagram for explaining a principle of solving the problem of FIG. 5 when a first pixel and a second pixel within one unit pixel are implemented in a one-scan structure as an embodiment of the present specification.
8 is a diagram exemplarily illustrating a first pixel that is selectively sensed and a second pixel that is not sensed within one unit pixel.
9 is a diagram illustrating driving waveforms of the first pixel and the second pixel of FIG. 8 .
FIG. 10A is a diagram illustrating operating states of a first pixel and a second pixel in the initialization period of FIG. 9 .
FIG. 10B is a diagram illustrating operating states of a first pixel and a second pixel in the sensing period of FIG. 9 .
FIG. 10C is a diagram illustrating operating states of a first pixel and a second pixel in the sampling period of FIG. 9 .
11 is a simulation result diagram showing that a change in a sensing value of deterioration of a light emitting element due to a change in electron mobility of a driving element is minimized.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present specification, and a method for achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only these embodiments allow the disclosure of the present specification to be complete, and common knowledge in the technical field to which this specification belongs It is provided to fully inform those who have the scope of the invention, and the present specification is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present specification are exemplary, and thus the present specification is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'next to', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. may be used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present specification.

본 명세서에서 표시패널의 기판 상에 형성되는 픽셀 회로는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현되거나 또는 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.In the present specification, the pixel circuit formed on the substrate of the display panel may be implemented as a TFT having an n-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) structure or as a TFT having a p-type MOSFET structure. A TFT is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. In the TFT, carriers start flowing from the source. The drain is an electrode through which carriers exit the TFT. That is, the flow of carriers in the MOSFET flows from the source to the drain. In the case of an n-type TFT (NMOS), the source voltage is lower than the drain voltage so that electrons can flow from the source to the drain because carriers are electrons. In an n-type TFT, since electrons flow from the source to the drain, the direction of the current flows from the drain to the source. In contrast, in the case of a p-type TFT (PMOS), since carriers are holes, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-type TFT, since holes flow from the source to the drain, the current flows from the source to the drain. It should be noted that the source and drain of the MOSFET are not fixed. For example, the source and drain of the MOSFET may be changed according to the applied voltage.

한편, 본 명세서에서 TFT의 반도체층은 옥사이드 소자, 아몰포스 실리콘 소자, 폴리 실리콘 소자 중 적어도 어느 하나로 구현될 수 있다.Meanwhile, in the present specification, the semiconductor layer of the TFT may be implemented with at least one of an oxide device, an amorphous silicon device, and a polysilicon device.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present specification will be described in detail with reference to the accompanying drawings. In the following description, when it is determined that a detailed description of a known function or configuration related to the present specification may unnecessarily obscure the subject matter of the present specification, the detailed description thereof will be omitted.

도 1은 본 명세서의 일 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다. 도 2는 기준전압 라인을 공유하는 1 단위 픽셀의 접속 예를 보여주는 도면이다. 그리고, 도 3 은 픽셀 어레이와 소스 드라이버 IC의 구성 예를 보여주는 도면이다.1 is a block diagram illustrating an electroluminescent display device according to an exemplary embodiment of the present specification. 2 is a diagram illustrating an example of connection of one unit pixel sharing a reference voltage line. And, FIG. 3 is a diagram showing a configuration example of a pixel array and a source driver IC.

도 1 내지 도 3을 참조하면, 본 명세서의 일 실시예에 따른 전계 발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 드라이버(12), 게이트 드라이버(13), 메모리(16), 보상 회로(20), 및 전원 생성회로(30)를 구비한다.1 to 3 , an electroluminescent display device according to an exemplary embodiment of the present specification includes a display panel 10 , a timing controller 11 , a data driver 12 , a gate driver 13 , and a memory 16 . , a compensation circuit 20 , and a power generation circuit 30 .

표시패널(10)에는 다수의 데이터라인들(14A)과, 다수의 기준전압 라인들(14B)과, 다수의 게이트라인들(15)이 교차되고, 이 교차영역마다 픽셀들(P)이 매트릭스 형태로 배치되어 픽셀 어레이를 구성한다.In the display panel 10, a plurality of data lines 14A, a plurality of reference voltage lines 14B, and a plurality of gate lines 15 cross each other, and pixels P are formed in a matrix in each crossed area. are arranged in a shape to constitute a pixel array.

서로 다른 데이터라인들(14A)에 연결된 2 이상의 픽셀들(P)이 동일한 기준전압 라인(14B)과 동일한 게이트라인(15)을 공유할 수 있다. 예를 들어, 도 2와 같이, 서로 수평으로 이웃하여 동일한 게이트라인(15)에 접속된 적색 표시용 R 픽셀, 백색 표시용 W 픽셀, 녹색 표시용 G 픽셀, 청색 표시용 B 픽셀이 하나의 기준전압 라인(14B)에 공통으로 접속될 수 있다. 이러한 기준전압 라인 공유 구조는 픽셀 어레이의 구조가 단순화되기 때문에 표시패널의 개구율을 확보하기가 용이하고, 공정 마진을 확보하기가 용이하다. 기준전압 라인 구조 하에서, 이웃한 기준전압 라인들(14B) 사이마다 복수의 데이터라인들(14A)이 배치될 수 있다. 도 2 등에서, 기준전압 라인(14B)은 데이터라인(14A)과 평행하게 도시되어 있으나, 데이터라인(14A)과 교차되게 배치될 수도 있다. 후술하겠지만, 기준전압 라인(14B)은 기준 전압을 픽셀들(P)에 공급하는 역할을 한다. 아울러, 기준전압 라인(14B)은 라인 커패시터를 포함하여 센싱 픽셀의 발광 소자 특성이 반영된 특정 노드 전압을 저장하는 역할을 한다.Two or more pixels P connected to different data lines 14A may share the same reference voltage line 14B and the same gate line 15 . For example, as shown in FIG. 2 , an R pixel for a red display, a W pixel for a white display, a G pixel for a green display, and a B pixel for a blue display, which are horizontally adjacent to each other and connected to the same gate line 15 are one reference. It may be commonly connected to the voltage line 14B. In this reference voltage line sharing structure, since the structure of the pixel array is simplified, it is easy to secure an aperture ratio of the display panel and it is easy to secure a process margin. Under the reference voltage line structure, a plurality of data lines 14A may be disposed between adjacent reference voltage lines 14B. In FIG. 2 and the like, the reference voltage line 14B is shown parallel to the data line 14A, but may be disposed to cross the data line 14A. As will be described later, the reference voltage line 14B serves to supply the reference voltage to the pixels P. In addition, the reference voltage line 14B serves to store a specific node voltage in which the characteristics of the light emitting device of the sensing pixel are reflected, including the line capacitor.

R 픽셀, W 픽셀, G 픽셀, 및 B 픽셀은 도 2와 같이 하나의 단위 픽셀을 구성할 수 있다. 단위 픽셀 내에서 적색, 백색, 녹색 및 청색 영상들은 서로 조합되어 계조 비율(또는 발광 비율)에 따라 다양한 컬러를 구현할 수 있다. 단위 픽셀은 R 픽셀, G 픽셀, B 픽셀로 구성될 수도 있다.The R pixel, the W pixel, the G pixel, and the B pixel may constitute one unit pixel as shown in FIG. 2 . In a unit pixel, red, white, green, and blue images may be combined with each other to implement various colors according to a grayscale ratio (or a light emission ratio). The unit pixel may include an R pixel, a G pixel, and a B pixel.

픽셀(P) 각각은 전원 생성회로(30)로부터 고전위 픽셀전압(EVDD)과 저전위 픽셀전압(EVSS)을 공급받는다. 본 명세서의 픽셀(P)은 구동 시간 경과 및/또는 패널 온도 등의 환경 조건에 따른 발광 소자의 열화를 정확히 센싱하는 데 적합한 회로 구조를 가질 수 있다.Each of the pixels P receives a high-potential pixel voltage EVDD and a low-potential pixel voltage EVSS from the power generation circuit 30 . The pixel P of the present specification may have a circuit structure suitable for accurately sensing deterioration of the light emitting device according to the lapse of driving time and/or environmental conditions such as panel temperature.

타이밍 콘트롤러(11)는 센싱 구동과 디스플레이 구동을 정해진 제어 시퀀스에 따라 구현할 수 있다. 여기서, 센싱 구동은 발광 소자의 동작점 전압(또는 문턱전압)을 센싱하고 그에 따른 보상값을 업데이트하기 위한 구동이고, 디스플레이 구동은 보상값이 반영된 보정 영상 데이터(CDATA)를 표시패널(10)에 기입하여 영상을 재현하는 구동이다. 타이밍 콘트롤러(11)의 제어에 의해, 센싱 구동은 디스플레이 구동이 시작되기 전의 부팅 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 기간에서 수행될 수 있다. 부팅 기간은 시스템 전원이 인가된 후부터 화면이 켜지기 전까지의 기간을 의미한다. 파워 오프 기간은 화면이 꺼진 후 시스템 전원이 해제될 때까지의 기간을 의미한다.The timing controller 11 may implement sensing driving and display driving according to a predetermined control sequence. Here, the sensing driving is driving for sensing the operating point voltage (or threshold voltage) of the light emitting device and updating the compensation value accordingly, and the display driving is the display panel 10 by providing the corrected image data CDATA reflecting the compensation value. It is a drive that reproduces an image by writing. Under the control of the timing controller 11 , sensing driving may be performed in a booting period before display driving starts, or in a power-off period after display driving is finished. The booting period refers to the period from when the system power is applied until the screen is turned on. The power-off period refers to the period from when the screen is turned off until the system power is turned off.

한편, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 타이밍 콘트롤러(11)는 미리 정해진 감지 프로세스에 따라 대기모드, 슬립모드, 저전력모드 등을 감지하고, 센싱 구동을 위한 제반 동작을 제어할 수 있다.Meanwhile, the sensing driving may be performed in a state in which only the screen of the display device is turned off while the system power is being applied, for example, in a standby mode, a sleep mode, a low power mode, and the like. The timing controller 11 may detect a standby mode, a sleep mode, a low power mode, etc. according to a predetermined detection process, and may control general operations for sensing driving.

타이밍 콘트롤러(11)는 호스트 시스템으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 생성할 수 있다. 타이밍 콘트롤러(11)는 디스플레이 구동을 위한 타이밍 제어신호들(DDC,GDC)과 센싱 구동을 위한 타이밍 제어신호들(DDC,GDC)을 서로 다르게 생성할 수 있다.The timing controller 11 is a data driver based on timing signals such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a dot clock signal DCLK, and a data enable signal DE input from the host system. The data timing control signal DDC for controlling the operation timing of 12 ) and the gate timing control signal GDC for controlling the operation timing of the gate driver 13 may be generated. The timing controller 11 may generate the timing control signals DDC and GDC for driving the display and the timing control signals DDC and GDC for driving the sensing differently.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함한다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 게이트 스테이지에 인가되어 그 게이트 스테이지를 제어한다. 게이트 쉬프트 클럭은 게이트 스테이지들에 입력되는 클럭신호로써 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.The gate timing control signal GDC includes a gate start pulse, a gate shift clock, and the like. A gate start pulse is applied to the gate stage that produces the first output to control that gate stage. The gate shift clock is a clock signal input to the gate stages and is a clock signal for shifting the gate start pulse.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 데이터 드라이버(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터 드라이버(12)의 출력 타이밍을 제어한다.The data timing control signal DDC includes a source start pulse, a source sampling clock, and a source output enable signal. The source start pulse controls the data sampling start timing of the data driver 12 . The source sampling clock is a clock signal that controls the sampling timing of data based on a rising or falling edge. The source output enable signal controls the output timing of the data driver 12 .

타이밍 콘트롤러(11)는 보상 회로(20)를 내장할 수 있다.The timing controller 11 may include a compensation circuit 20 .

보상 회로(20)는 센싱 구동시 발광 소자의 동작점 전압에 대한 센싱 결과 데이터(SDATA)를 센싱 회로(SU)로부터 입력 받는다. 보상 회로(20)는 센싱 결과 데이터(SDATA)를 기반으로 발광 소자의 공정 편차 또는 열화(즉, 동작점 전압의 쉬프트) 편차에 따른 휘도 편차를 보상할 수 있는 보상값을 계산하고, 이 보상값을 메모리(16)에 저장한다. 메모리(16)에 저장되는 보상값은 센싱 동작이 수행될 때마다 업데이트 될 수 있다.The compensation circuit 20 receives the sensing result data SDATA for the operating point voltage of the light emitting device from the sensing circuit SU during sensing driving. The compensation circuit 20 calculates a compensation value capable of compensating for a luminance deviation according to a process deviation or deterioration (ie, shift of the operating point voltage) of the light emitting device based on the sensing result data SDATA, and the compensation value is stored in the memory 16 . The compensation value stored in the memory 16 may be updated whenever a sensing operation is performed.

한편, 센싱 구동은 픽셀 라인(L1~Ln) 단위로, 그리고 컬러(RWGB) 단위로 시분할 방식으로 수행될 수 있다. 예를 들어, 센싱 구동은 픽셀 어레이에 포함된 제1 컬러의 모든 픽셀들만을 대상으로 하여 1 픽셀 라인씩 순차 또는 비순차 방식으로 수행된 후에, 제2 컬러의 모든 픽셀들만을 대상으로 하여 1 픽셀 라인씩 순차 또는 비순차 방식으로 수행된다. 그리고, 마찬가지 방법으로 제3 및 제4 컬러들의 픽셀들에 대해서도 센싱 구동이 수행될 수 있다. 상기 보상값 계산 동작은 픽셀 어레이의 모든 컬러 픽셀들(P)에 대한 센싱이 완료된 후에 수행될 수 있다. 여기서, 픽셀 라인들(L1~Ln) 각각은 물리적인 신호라인을 의미하는 것이 아니라, 수평 방향으로 이웃한 픽셀들(P)의 집합체를 의미한다.Meanwhile, the sensing driving may be performed in a time division manner in units of pixel lines L1 to Ln and in units of colors RWGB. For example, the sensing driving is performed sequentially or out-of-sequentially by one pixel line by one pixel line by targeting only all pixels of the first color included in the pixel array, and then performing one pixel by targeting only all pixels of the second color It is done line by line in a sequential or non-sequential manner. Also, the sensing driving may be performed on the pixels of the third and fourth colors in the same manner. The compensation value calculation operation may be performed after sensing of all color pixels P of the pixel array is completed. Here, each of the pixel lines L1 to Ln does not mean a physical signal line, but an aggregate of pixels P adjacent to each other in the horizontal direction.

보상 회로(20)는 디스플레이 구동시 메모리(16)로부터 읽어들인 보상값을 기초로 입력 영상의 데이터(DATA)를 보정하고, 보정된 영상 데이터(CDATA)를 데이터 드라이버(12)에 공급할 수 있다. 보정된 영상 데이터(CDATA)에 의해 발광 소자의 특성 차이로 인한 휘도 편차가 보상될 수 있다.The compensation circuit 20 may correct the data DATA of the input image based on the compensation value read from the memory 16 when driving the display, and supply the corrected image data CDATA to the data driver 12 . A luminance deviation due to a difference in characteristics of the light emitting device may be compensated for by the corrected image data CDATA.

데이터 드라이버(12)는 적어도 하나 이상의 소스 드라이버 집적회로(Source Driver Intergrated Circuit)(SDIC)를 포함한다. 소스 드라이버 IC(SDIC)에는 각 데이터라인(14A)에 연결된 디지털-아날로그 컨버터(이하, DAC)가 내장된다.The data driver 12 includes at least one source driver integrated circuit (SDIC). A digital-to-analog converter (hereinafter, DAC) connected to each data line 14A is built in the source driver IC (SDIC).

DAC는 디스플레이 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터 타이밍 제어신호(DDC)에 따라 보정 영상 데이터(CDATA)를 디스플레이용 데이터전압으로 변환하여 데이터라인들(14A)에 공급한다. 한편, 데이터 드라이버 IC(SDIC)의 DAC는 센싱 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터 타이밍 제어신호(DDC)에 따라 센싱용 데이터전압을 생성하여 데이터라인들(14A)에 공급할 수 있다.The DAC converts the corrected image data CDATA into a data voltage for display according to the data timing control signal DDC applied from the timing controller 11 when the display is driven, and supplies the converted image data CDATA to the data lines 14A. Meanwhile, the DAC of the data driver IC SDIC may generate a data voltage for sensing according to the data timing control signal DDC applied from the timing controller 11 during sensing driving and supply it to the data lines 14A.

센싱용 데이터전압은 구동 소자를 온 구동시킬 수 있는 온 레벨 데이터전압과 구동 소자를 오프 구동시킬 수 있는 오프 레벨 데이터전압을 포함할 수 있다. 온 레벨 데이터전압은 센싱 구동시 구동 소자의 게이트전극에 인가되어 구동 소자를 턴 온 시키는 전압(즉, 픽셀 전류를 발생시키는 전압)이고, 오프 레벨 데이터전압은 센싱 구동시 구동 소자의 게이트전극에 인가되어 구동 소자를 턴 오프 시키는 전압(즉, 픽셀 전류를 차단하는 전압)이다. 온 레벨 데이터전압은 컬러 별로 구동 소자/발광 소자의 구동 특성이 다름을 고려하여 R(적색),G(녹색),B(청색),W(백색) 픽셀들 단위로 다른 크기로 설정될 수 있으나, 그에 한정되지 않는다.The data voltage for sensing may include an on-level data voltage capable of turning on the driving device and an off-level data voltage capable of driving the driving device off. The on-level data voltage is applied to the gate electrode of the driving device during sensing driving to turn on the driving device (ie, a voltage that generates pixel current), and the off-level data voltage is applied to the gate electrode of the driving device during sensing driving. This is the voltage that turns off the driving element (ie, the voltage that blocks the pixel current). The on-level data voltage may be set to different sizes in units of R (red), G (green), B (blue), and W (white) pixels in consideration of the different driving characteristics of the driving element/light emitting element for each color. , but not limited thereto.

온 레벨 데이터전압은 1 단위 픽셀 내에서 센싱 픽셀에 인가되고, 오프 레벨 데이터전압은 상기 1 단위 픽셀 내에서 상기 센싱 픽셀과 함께 기준전압 라인(14B)을 공유하는 비 센싱 픽셀들에 인가된다. 예를 들어, 도 2에서, R 픽셀이 센싱되고, W,G,B 픽셀들이 비 센싱되는 경우, 온 레벨 데이터전압은 R 픽셀의 구동 소자에 인가되고, 오프 레벨 데이터전압은 W,G,B 픽셀들 각각의 구동 소자에 인가될 수 있다.The on-level data voltage is applied to the sensing pixel within one unit pixel, and the off-level data voltage is applied to the non-sensing pixels sharing the reference voltage line 14B with the sensing pixel within the one unit pixel. For example, in FIG. 2 , when the R pixel is sensed and the W, G, and B pixels are not sensed, the on-level data voltage is applied to the driving element of the R pixel, and the off-level data voltage is the W, G, and B pixels. It may be applied to a driving element of each of the pixels.

소스 드라이버 IC(SDIC)에는 다수의 센싱 회로(SU)가 실장될 수 있다.A plurality of sensing circuits SU may be mounted on the source driver IC SDIC.

각 센싱 회로(SU)는 기준전압 라인(14B)에 연결됨과 아울러, 먹스 스위치들(SS1~SSk)을 통해 아날로그-디지털 컨버터(이하, ADC)에 선택적으로 연결될 수 있다. 각 센싱 회로(SU)는 샘플링 회로를 포함하여 전압 센싱형으로 구현될 수 있다. 전압 센싱형 센싱 회로(SU)는 전류 적분기, 또는 전류 비교기와 같은 전류 센싱형에 비해 제조 비용 및 회로 사이즈가 적은 장점을 갖는다. 또한, 전압 센싱형 센싱 회로(SU)는 패널 노이즈 및 전원 노이즈 등에 상대적으로 덜 영향을 받기 때문에, 센싱의 정확도가 높은 장점이 있다. ADC는 각 센싱 회로(SU)에서 출력된 센싱 출력 전압을 센싱 결과 데이터(SDATA)로 변환하여 보상 회로(20)에 출력할 수 있다.Each sensing circuit SU may be connected to the reference voltage line 14B and selectively connected to an analog-to-digital converter (hereinafter, ADC) through the mux switches SS1 to SSk. Each sensing circuit SU may be implemented as a voltage sensing type including a sampling circuit. The voltage sensing type sensing circuit SU has an advantage in that the manufacturing cost and circuit size are small compared to the current sensing type such as a current integrator or a current comparator. In addition, since the voltage sensing type sensing circuit SU is relatively less affected by panel noise and power noise, it has an advantage of high sensing accuracy. The ADC may convert the sensing output voltage output from each sensing circuit SU into sensing result data SDATA and output it to the compensation circuit 20 .

게이트 드라이버(13)는 센싱 구동시 게이트 제어신호(GDC)를 기반으로 센싱용 게이트신호(또는 스캔 신호)를 생성한 후, 게이트라인들(15)에 순차적 또는 비순차적으로 공급할 수 있다. 센싱용 게이트신호는 센싱용 데이터전압에 동기되는 센싱용 스캔 신호이다. 센싱용 게이트신호와 센싱용 데이터전압에 의해 픽셀 라인들(L1~Ln)은 순차적 또는 비순차적으로 센싱 구동될 수 있다. 여기서, 각 픽셀 라인(L1~Ln)은 수평 방향을 따라 이웃하게 배치된 R,W,G,B 픽셀들의 집합체를 의미한다.The gate driver 13 may generate a sensing gate signal (or scan signal) based on the gate control signal GDC during sensing driving and then sequentially or non-sequentially supply the sensing gate signal (or scan signal) to the gate lines 15 . The sensing gate signal is a sensing scan signal synchronized with the sensing data voltage. The pixel lines L1 to Ln may be sensed and driven sequentially or non-sequentially by the sensing gate signal and the sensing data voltage. Here, each pixel line L1 to Ln denotes an aggregate of R, W, G, and B pixels arranged adjacently in the horizontal direction.

게이트 드라이버(13)는 디스플레이 구동시 게이트 제어신호(GDC)를 기반으로 디스플레이용 게이트신호(또는 스캔 신호)를 생성한 후, 게이트라인들(15)에 순차적으로 공급할 수 있다. 디스플레이용 게이트신호는 디스플레이용 데이터전압에 동기되는 디스플레이용 스캔 신호이다. 디스플레이용 게이트신호와 디스플레이용 데이터전압에 의해 픽셀 라인들(L1~Ln)은 순차적으로 디스플레이 구동될 수 있다.The gate driver 13 may generate a display gate signal (or scan signal) based on the gate control signal GDC when driving the display, and then sequentially supply the generated gate signal (or scan signal) to the gate lines 15 . The display gate signal is a display scan signal synchronized with the display data voltage. The pixel lines L1 to Ln may be sequentially display driven by the display gate signal and the display data voltage.

본 명세서에서, 발광 소자의 동작점 전압에 따라 달라지는 픽셀 전류를 검출하는 센싱 구동 시퀀스는 R,W,G,B 픽셀 별로 독립적으로 수행될 수 있다. 예컨대, 본 발명의 센싱 구동 시퀀스는 표시패널(10)의 모든 픽셀 라인들을 대상으로 R 픽셀들을 라인 순차/비순차 방식으로 센싱한 후, W 픽셀들을 라인 순차/비순차 방식으로 센싱하고, 이어서 G 픽셀들을 라인 순차/비순차 방식으로 센싱한 후, B 픽셀들을 라인 순차/비순차 방식으로 센싱할 수 있다. 이러한 컬러에 따른 센싱 순서는 얼마든지 다르게 설정될 수 있다.In the present specification, the sensing driving sequence for detecting the pixel current that varies according to the operating point voltage of the light emitting device may be independently performed for each R, W, G, and B pixel. For example, in the sensing driving sequence of the present invention, R pixels are sensed in a line-sequential/non-sequential manner for all pixel lines of the display panel 10 , and then W pixels are sensed in a line-sequential/out-of-sequential manner, followed by G After the pixels are sensed in a line-sequential/out-of-order method, the B pixels may be sensed in a line-sequential/out-of-order method. The sensing order according to these colors may be set differently.

전원 생성회로(30)는 각 픽셀(P)에 공급될 고전위 픽셀전압(EVDD)과 저전위 픽셀전압(EVSS)을 생성한다. 전원 생성회로(30)는 게이트 드라이버(13)의 동작에 필요한 게이트 온 전압과 게이트 오프 전압을 생성하여, 게이트 드라이버(13)에 공급할 수 있다. 센싱용 또는 디스플레이용 게이트신호는 게이트 온 전압(즉, 온 레벨)과 게이트오프 전압(즉, 오프 레벨) 사이에서 스윙한다.The power generation circuit 30 generates a high potential pixel voltage EVDD and a low potential pixel voltage EVSS to be supplied to each pixel P. The power generation circuit 30 may generate a gate-on voltage and a gate-off voltage necessary for the operation of the gate driver 13 , and supply the generated gate-on voltage and gate-off voltage to the gate driver 13 . A gate signal for sensing or display swings between a gate-on voltage (ie, an on level) and a gate-off voltage (ie, an off level).

도 4는 본 명세서의 일 실시예에 따른 픽셀과 센싱 회로의 일 구성 예를 보여주는 도면이다. 도 5는 발광 소자의 특성 변화에 따른 픽셀 전류의 변화를 보여주는 도면이다.4 is a diagram illustrating an example configuration of a pixel and a sensing circuit according to an embodiment of the present specification. 5 is a diagram illustrating a change in pixel current according to a change in characteristics of a light emitting device.

도 4를 참조하면, 본 명세서의 일 실시예에 따른 픽셀(P)은 발광 소자의 열화를 정확히 센싱하는 데 적합한 회로 구조를 가질 수 있다. 본 실시예에 따른 픽셀(P)은 센싱용 데이터전압(Vdata)에 따라 온/오프 되는 제3 스위치 트랜지스터(ST3)를 더 포함함으로써, 1 스캔 구조 하에서 센싱의 분별력 및 정확도가 높아지는 장점을 갖는다. 1 스캔 구조는 1 픽셀 라인에 배치된 픽셀들(P)이 하나의 게이트라인(15)에만 연결되어, 상기 게이트라인(15)으로부터의 센싱용 게이트신호(SCAN)에 의해 상기 1 픽셀라인의 픽셀들(P)에 포함된 제1 및 제2 스위치 트랜지스터들(ST1,ST2)이 동시에 온/오프 되는 연결 구조로 정의될 수 있다.Referring to FIG. 4 , a pixel P according to an exemplary embodiment of the present specification may have a circuit structure suitable for accurately sensing deterioration of a light emitting device. The pixel P according to the present embodiment further includes a third switch transistor ST3 that is turned on/off according to the data voltage Vdata for sensing, so that discrimination and accuracy of sensing are increased under a one-scan structure. In the one scan structure, pixels P disposed on one pixel line are connected to only one gate line 15 , and the pixels of one pixel line are connected by a sensing gate signal SCAN from the gate line 15 . It may be defined as a connection structure in which the first and second switch transistors ST1 and ST2 included in the P are simultaneously turned on/off.

도 4를 참조하면, 각 픽셀(P)은 발광 소자(EL), 구동 소자(DT), 스토리지 커패시터(Cst), 제1 스위치 트랜지스터(ST1), 제2 스위치 트랜지스터(ST2), 및 제3 스위치 트랜지스터(ST3)를 구비할 수 있다. 구동 소자(DT)는 구동 트랜지스터로 구현될 수 있다. 본 실시예에서, 구동 트랜지스터(DT)와 스위치 트랜지스터들(ST1~ST3)은 n 타입 박막 트랜지스터(Thin Film Transistor, 이하 TFT)로 구현될 수 있으나, 이에 한정되지 않고 p 타입 TFT로 구현될 수도 있다. 또한, 픽셀(P)을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.Referring to FIG. 4 , each pixel P includes a light emitting device EL, a driving device DT, a storage capacitor Cst, a first switch transistor ST1, a second switch transistor ST2, and a third switch. A transistor ST3 may be provided. The driving element DT may be implemented as a driving transistor. In the present embodiment, the driving transistor DT and the switch transistors ST1 to ST3 may be implemented as n-type thin film transistors (hereinafter, referred to as TFTs), but is not limited thereto and may be implemented as p-type TFTs. . In addition, the semiconductor layer of the TFTs constituting the pixel P may include amorphous silicon, polysilicon, or oxide.

발광 소자(EL)는 픽셀 전류에 따라 발광한다. 발광 소자(EL)는 소스노드(N2)에 접속된 애노드전극과, 저전위 픽셀전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기 또는 무기 화합물층을 포함한다. 유기 또는 무기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극에 인가되는 애노드 전압(Vs)이 캐소드전극에 인가되는 저전위 픽셀전압(EVSS)에 비해 동작점 전압(Vx) 이상으로 높아지면 발광 소자(EL)는 턴 온 된다. 발광 소자(EL)가 턴 온 되면, 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.The light emitting element EL emits light according to the pixel current. The light emitting element EL includes an anode electrode connected to the source node N2, a cathode electrode connected to the input terminal of the low-potential pixel voltage EVSS, and an organic or inorganic compound layer positioned between the anode electrode and the cathode electrode. . The organic or inorganic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) and an electron injection layer (Electron Injection). layer, EIL). When the anode voltage Vs applied to the anode electrode becomes higher than the operating point voltage Vx compared to the low-potential pixel voltage EVSS applied to the cathode electrode, the light emitting element EL is turned on. When the light emitting element EL is turned on, holes passing through the hole transport layer HTL and electrons passing through the electron transport layer ETL are moved to the light emitting layer EML to form excitons, and as a result, the light emitting layer EML is exposed to visible light. will occur

발광 소자(EL)의 동작점 전압(Vx)은 공정 편차 또는 열화 편차에 따른 발광 소자(EL)의 등가 저항 차이로 인해 픽셀들(P)에서 달라질 수 있다. 따라서, 픽셀(P)의 애노드 전압(Vs)을 센싱하면 그 픽셀(P)의 동작점 전압(Vx)을 알아낼 수 있다.The operating point voltage Vx of the light emitting device EL may vary in the pixels P due to a difference in the equivalent resistance of the light emitting device EL due to a process variation or deterioration variation. Accordingly, by sensing the anode voltage Vs of the pixel P, the operating point voltage Vx of the pixel P can be found.

구동 트랜지스터(DT)는 게이트노드(N1)에 연결된 게이트와, 소스노드(N2)에 연결된 소스와, 고전위 픽셀전압(EVDD)의 입력단에 연결된 드레인을 포함한다. 구동 트랜지스터(DT)는 게이트-소스 간 전압에 따른 픽셀 전류를 생성한다. 픽셀 전류는 게이트-소스 간 전압의 제곱에 비례하는 크기로 생성될 수 있다.The driving transistor DT includes a gate connected to the gate node N1 , a source connected to the source node N2 , and a drain connected to the input terminal of the high potential pixel voltage EVDD. The driving transistor DT generates a pixel current according to a gate-source voltage. The pixel current may be generated with a magnitude proportional to the square of the gate-source voltage.

스토리지 커패시터(Cst)는 게이트노드(N1)와 소스노드(N2) 사이에 접속되어, 구동 트랜지스터(DT)의 게이트-소스 간 전압을 유지한다.The storage capacitor Cst is connected between the gate node N1 and the source node N2 to maintain the gate-source voltage of the driving transistor DT.

제1 스위치 트랜지스터(ST1)는 센싱용 스캔신호(SCAN)에 따라 데이터라인(14A)과 게이트노드(N1)를 연결하여, 데이터라인(14A)에 충전된 센싱용 데이터전압(Vdata)을 게이트노드(N1)에 인가한다. 센싱용 데이터전압(Vdata)은 온 레벨 데이터전압 또는 오프 레벨 데이터전압일 수 있다. 제1 스위치 트랜지스터(ST1)는 게이트라인(15)에 접속된 게이트, 데이터라인(14A)에 접속된 제1 전극(소스/드레인 중 어느 하나), 및 게이트노드(N1)에 접속된 제2 전극(소스/드레인 중 나머지 하나)을 구비한다.The first switch transistor ST1 connects the data line 14A and the gate node N1 according to the sensing scan signal SCAN, and applies the sensing data voltage Vdata charged in the data line 14A to the gate node. Apply to (N1). The sensing data voltage Vdata may be an on-level data voltage or an off-level data voltage. The first switch transistor ST1 has a gate connected to the gate line 15 , a first electrode (either source/drain) connected to the data line 14A, and a second electrode connected to the gate node N1 . (the other one of source/drain).

제2 스위치 트랜지스터(ST2)는 센싱용 스캔신호(SCAN)에 따라 소스노드(N2)와 기준전압 라인(14B) 간의 전류 흐름(즉, 전기적 연결)을 온/오프 한다. 제2 스위치 트랜지스터(ST2)는 게이트라인(15)에 접속된 게이트, 기준전압 라인(14B)에 접속된 제1 전극, 및 소스노드(N2)에 접속된 제2 전극을 구비한다.The second switch transistor ST2 turns on/off the current flow (ie, electrical connection) between the source node N2 and the reference voltage line 14B according to the sensing scan signal SCAN. The second switch transistor ST2 includes a gate connected to the gate line 15 , a first electrode connected to the reference voltage line 14B, and a second electrode connected to the source node N2 .

제3 스위치 트랜지스터(ST3)는 센싱용 데이터전압(Vdata)에 따라 소스노드(N2)와 발광 소자(EL) 간의 전류 흐름(즉, 전기적 연결)을 온/오프 한다. 제3 스위치 트랜지스터(ST3)는 게이트노드(N1)에 접속된 게이트, 소스노드(N2)에 접속된 제1 전극, 및 발광 소자(EL)의 애노드전극에 접속된 제2 전극을 구비한다. 제3 스위치 트랜지스터(ST3)는 센싱용 데이터전압(Vdata)이 온 레벨로 입력될 때 턴 온 되어 소스노드(N2)와 발광 소자(EL)를 연결하고, 센싱용 데이터전압(Vdata)이 오프 레벨로 입력될 때 턴 오프 되어 소스노드(N2)와 발광 소자(EL) 간의 연결을 차단한다.The third switch transistor ST3 turns on/off the current flow (ie, electrical connection) between the source node N2 and the light emitting device EL according to the sensing data voltage Vdata. The third switch transistor ST3 includes a gate connected to the gate node N1 , a first electrode connected to the source node N2 , and a second electrode connected to the anode electrode of the light emitting element EL. The third switch transistor ST3 is turned on when the sensing data voltage Vdata is input to the on level to connect the source node N2 and the light emitting element EL, and the sensing data voltage Vdata is turned off. It is turned off when inputted to to cut off the connection between the source node N2 and the light emitting element EL.

센싱 회로(SU)는 기준전압 라인(14B)을 통해 픽셀(P)에 접속된다. 센싱 회로(SU)는 기준 전압(Vref)을 공급하는 기준 전압원, 제1 및 제2 스위치들(SW1,SW2), 및 샘플링 회로(SH)를 포함할 수 있다.The sensing circuit SU is connected to the pixel P through the reference voltage line 14B. The sensing circuit SU may include a reference voltage source supplying the reference voltage Vref, first and second switches SW1 and SW2 , and a sampling circuit SH.

제1 스위치(SW1)는 기준전압 라인(14B)을 기준 전압원에 연결한다. 제2 스위치(SW2)는 기준전압 라인(14B)을 샘플링 회로(SH)에 연결한다.The first switch SW1 connects the reference voltage line 14B to the reference voltage source. The second switch SW2 connects the reference voltage line 14B to the sampling circuit SH.

샘플링 회로(SH)는 온 레벨의 센싱용 데이터전압(Vdata)에 의해 발광 소자(EL)에 픽셀 전류가 흐르는 동안에 기준전압 라인(14B)의 라인 커패시터(LC)에 충전된 애노드 전압(Vs)을 샘플링한다. 샘플링 회로(SH)는 샘플링 신호(SAM)에 따라 온/오프되는 샘플링 스위치와, 샘플링 스위치를 통해 전달되는 샘플링 전압을 저장하는 샘플링 커패시터를 포함할 수 있다.The sampling circuit SH receives the anode voltage Vs charged in the line capacitor LC of the reference voltage line 14B while the pixel current flows in the light emitting element EL by the on-level sensing data voltage Vdata. sample The sampling circuit SH may include a sampling switch that is turned on/off according to the sampling signal SAM, and a sampling capacitor that stores a sampling voltage transmitted through the sampling switch.

애노드 전압(Vs)은 발광 소자(EL)의 동작점 전압(Vx)을 나타낸다. 도 5와 같이 발광 소자(EL)의 열화에 의해 동작점 전압(Vx)이 Vs1에서 Vs2로 쉬프트(상승 방향으로 쉬프트)되면, 구동 트랜지스터(DT)의 게이트-소스 간 전압이 줄어들어 픽셀 전류가 Ipix1에서 Ipix2로 낮아질 수 있다. 이러한 전류 편차는 휘도 편차를 야기하기 때문에, 애노드 전압(Vs)의 변화량을 기반으로 입력 영상의 데이터(DATA)가 보정될 필요가 있는 것이다. 위의 경우, 줄어든 게이트-소스 간 전압만큼 데이터전압(Vdata)이 증가될 수 있도록 입력 영상의 데이터(DATA)가 보정될 수 있다.The anode voltage Vs represents the operating point voltage Vx of the light emitting element EL. As shown in FIG. 5 , when the operating point voltage Vx is shifted (shifted upward) from Vs1 to Vs2 due to deterioration of the light emitting element EL, the gate-source voltage of the driving transistor DT decreases, so that the pixel current becomes Ipix1 can be lowered to Ipix2. Since this current deviation causes a luminance deviation, it is necessary to correct the data DATA of the input image based on the amount of change of the anode voltage Vs. In the above case, the data DATA of the input image may be corrected so that the data voltage Vdata may be increased by the reduced gate-source voltage.

도 6은 본 명세서의 일 비교예로서 1 단위 픽셀 내의 제1 픽셀과 제2 픽셀이 1 스캔 구조로 구현될 때 센싱 구동시의 문제점을 설명하기 위한 도면이다. 그리고, 도 7은 본 명세서의 일 실시예로서 1 단위 픽셀 내의 제1 픽셀과 제2 픽셀이 1 스캔 구조로 구현될 때 도 5의 문제점이 해결되는 원리를 설명하기 위한 도면이다.6 is a diagram for explaining a problem in sensing driving when a first pixel and a second pixel within one unit pixel are implemented in a one-scan structure as a comparative example of the present specification. And, FIG. 7 is a diagram for explaining a principle of solving the problem of FIG. 5 when the first pixel and the second pixel within one unit pixel are implemented in a one scan structure as an embodiment of the present specification.

도 6의 센싱 픽셀(P1)에서, 센싱 구동시 구동 트랜지스터 DT는 온 레벨의 센싱용 데이터전압(Vdata-H)에 의해 턴 온 되어 픽셀 전류를 생성한다.In the sensing pixel P1 of FIG. 6 , when sensing is driven, the driving transistor DT is turned on by the on-level sensing data voltage Vdata-H to generate a pixel current.

이러한 센싱 픽셀(P1)의 픽셀 전류는 발광 소자 EL 뿐만 아니라 비 센싱 픽셀(P2)의 발광 소자 EL'로도 흐른다. 왜냐하면, 센싱 픽셀(P1)과 비 센싱 픽셀(P2)의 스위치 트랜지스터들(ST1,ST2,ST1',ST2')이 동일한 스캔 신호(SCAN)에 동시에 턴 온 되어, 센싱 픽셀(P1)의 구동 트랜지스터 DT가 센싱 픽셀(P1)의 발광 소자 EL 뿐만 아니라 비 센싱 픽셀(P2)의 발광 소자 EL'에도 전기적으로 연결되기 때문이다.The pixel current of the sensing pixel P1 flows not only to the light emitting element EL but also to the light emitting element EL' of the non-sensing pixel P2. Because the switch transistors ST1, ST2, ST1', and ST2' of the sensing pixel P1 and the non-sensing pixel P2 are simultaneously turned on to the same scan signal SCAN, the driving transistor of the sensing pixel P1 This is because DT is electrically connected not only to the light emitting element EL of the sensing pixel P1 but also to the light emitting element EL' of the non-sensing pixel P2.

이 경우, 센싱 구동시에 기준전압 라인(14B)의 라인 커패시터(LC)에 저장되는 전압(Vy)은 발광 소자들 EL,EL'에 흐르는 전류가 동일해질 때의 애노드 전압(Vs=Vs')이 된다. 센싱 픽셀(P1)의 애노드 전압(Vs) 뿐만 아니라 비 센싱 픽셀(P2)의 애노드 전압(Vs')도 샘플링되기 때문에, 센싱 분별력 및 정확도가 낮을 수 밖에 없다.In this case, the voltage Vy stored in the line capacitor LC of the reference voltage line 14B during sensing driving is the anode voltage (Vs=Vs') when the currents flowing through the light emitting elements EL and EL' are equal. do. Since the anode voltage Vs of the sensing pixel P1 as well as the anode voltage Vs' of the non-sensing pixel P2 is sampled, sensing discrimination and accuracy are inevitably low.

도 7의 일 실시예에 따른 센싱 픽셀(P1)은 도 6의 센싱 픽셀(P1)에 비해 스위치 트랜지스터 ST3를 더 구비한다. 또한, 도 7의 일 실시예에 따른 비 센싱 픽셀(P2)은 도 6의 비 센싱 픽셀(P2)에 비해 스위치 트랜지스터 ST3'를 더 구비한다. 본 실시예는 스위치 트랜지스터들 ST3,ST3'을 더 구비함으로써, 도 6의 문제점을 해결한다. 이를 구체적으로 설명하면 다음과 같다.The sensing pixel P1 according to the exemplary embodiment of FIG. 7 further includes a switch transistor ST3 compared to the sensing pixel P1 of FIG. 6 . In addition, the non-sensing pixel P2 according to the exemplary embodiment of FIG. 7 further includes a switch transistor ST3' compared to the non-sensing pixel P2 of FIG. 6 . This embodiment solves the problem of FIG. 6 by further including the switch transistors ST3 and ST3'. This will be described in detail as follows.

도 7의 센싱 픽셀(P1)에서, 스위치 트랜지스터 ST3는 온 레벨의 센싱용 데이터전압(Vdata-H)에 의해 턴 온 되어 구동 트랜지스터 DT와 발광 소자 EL을 연결한다. 구동 트랜지스터 DT도 온 레벨의 센싱용 데이터전압(Vdata-H)에 의해 턴 온 되고, 픽셀 전류가 구동 트랜지스터 DT와 발광 소자 EL을 통해 흐른다.In the sensing pixel P1 of FIG. 7 , the switch transistor ST3 is turned on by the on-level sensing data voltage Vdata-H to connect the driving transistor DT and the light emitting device EL. The driving transistor DT is also turned on by the on-level sensing data voltage Vdata-H, and a pixel current flows through the driving transistor DT and the light emitting element EL.

이러한 센싱 픽셀(P1)의 픽셀 전류는 비 센싱 픽셀(P2)로는 흐르지 않는다. 왜냐하면, 도 7의 비 센싱 픽셀(P2)에서, 스위치 트랜지스터 ST3'가 오프 레벨의 센싱용 데이터전압(Vdata-L)에 의해 턴 오프 되어 구동 트랜지스터 DT'와 발광 소자 EL'간의 연결을 차단하기 때문이다.The pixel current of the sensing pixel P1 does not flow to the non-sensing pixel P2. This is because, in the non-sensing pixel P2 of FIG. 7 , the switch transistor ST3' is turned off by the off-level sensing data voltage Vdata-L to cut off the connection between the driving transistor DT' and the light emitting element EL'. to be.

그 결과, 센싱 구동시에 기준전압 라인(14B)의 라인 커패시터(LC)에 저장되는 전압(Vy)은 비 센싱 픽셀(P2)의 애노드 전압(Vs')과 무관하게 센싱 픽셀(P1)의 애노드 전압(Vs)과 동일해진다. 따라서, 센싱 픽셀(P1)의 애노드 전압(Vs)만이 샘플링되기 때문에, 센싱 분별력 및 정확도가 향상될 수 있다.As a result, the voltage Vy stored in the line capacitor LC of the reference voltage line 14B during sensing driving is the anode voltage of the sensing pixel P1 regardless of the anode voltage Vs' of the non-sensing pixel P2. becomes equal to (Vs). Accordingly, since only the anode voltage Vs of the sensing pixel P1 is sampled, sensing discrimination and accuracy may be improved.

도 8은 1 단위 픽셀 내에서 선택적으로 센싱이 이뤄지는 제1 픽셀(P1)과 센싱이 이뤄지지 않는 제2 픽셀(P2)을 예시적으로 보여주는 도면이다.8 is a diagram exemplarily illustrating a first pixel P1 that is selectively sensed and a second pixel P2 that is not sensed within one unit pixel.

도 8을 참조하면, 센싱 픽셀인 제1 픽셀(P1)과 비 센싱 픽셀인 제2 픽셀(P2)은 게이트라인(15)과 기준전압 라인(14B)을 공유한다. 제1 픽셀(P1)은 제1 데이터라인(14A)을 통해 제1 DAC(미 도시)에 연결되고, 제2 픽셀(P2)은 제2 데이터라인(14A')을 통해 제2 DAC(미 도시)에 연결된다. 제1 픽셀(P1)과 제2 픽셀(P2)은 기준전압 라인(14B)을 통해 센싱 회로(SU)에 연결된다. 그리고, 제1 픽셀(P1)과 제2 픽셀(P2)은 게이트라인(15)을 통해 게이트 드라이버(미도시)에 연결된다.Referring to FIG. 8 , a first pixel P1 as a sensing pixel and a second pixel P2 as a non-sensing pixel share a gate line 15 and a reference voltage line 14B. The first pixel P1 is connected to a first DAC (not shown) through a first data line 14A, and the second pixel P2 is connected to a second DAC (not shown) through a second data line 14A′. ) is connected to The first pixel P1 and the second pixel P2 are connected to the sensing circuit SU through the reference voltage line 14B. In addition, the first pixel P1 and the second pixel P2 are connected to a gate driver (not shown) through a gate line 15 .

제1 픽셀(P1)은 제1 발광 소자(EL)와, 제1 구동 트랜지스터(DT)와, 제1 스위치 트랜지스터(ST1)와, 제2 스위치 트랜지스터(ST2)와, 제3 스위치 트랜지스터(ST3)를 포함한다. 제1 구동 트랜지스터(DT)는 제1 게이트노드(N1)에 연결된 게이트와 제1 소스노드(N2)에 연결된 소스를 가지며 제1 발광 소자(EL)를 구동한다. 제1 스위치 트랜지스터(ST1)는 스캔 신호(SCAN)에 따라 제1 데이터라인(14A)과 제1 게이트노드(N1)를 연결한다. 제2 스위치 트랜지스터(ST2)는 스캔 신호(SCAN)에 따라 기준전압 라인(14B)과 제1 소스노드(N2)를 연결한다. 제3 스위치 트랜지스터(ST3)는 제1 데이터전압에 따라 제1 소스노드(N2)와 제1 발광 소자(EL)를 연결한다. 여기서, 제3 스위치 트랜지스터(ST3)의 게이트는 제1 게이트노드(N1)에 연결되는 특징을 갖는다. 즉, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 구동 트랜지스터(DT)가 턴 온 될 때, 제3 스위치 트랜지스터(ST3)도 턴 온 되는 특징을 갖는다.The first pixel P1 includes a first light emitting element EL, a first driving transistor DT, a first switch transistor ST1, a second switch transistor ST2, and a third switch transistor ST3 includes The first driving transistor DT has a gate connected to the first gate node N1 and a source connected to the first source node N2 and drives the first light emitting device EL. The first switch transistor ST1 connects the first data line 14A and the first gate node N1 according to the scan signal SCAN. The second switch transistor ST2 connects the reference voltage line 14B and the first source node N2 according to the scan signal SCAN. The third switch transistor ST3 connects the first source node N2 and the first light emitting device EL according to the first data voltage. Here, the gate of the third switch transistor ST3 is connected to the first gate node N1 . That is, when the first driving transistor DT is turned on by the on-level first data voltage Vdata-H within the one-line sensing driving time in which the scan signal SCAN maintains the on level, the third The switch transistor ST3 is also turned on.

제2 픽셀(P2)은 제2 발광 소자(EL')와, 제2 구동 트랜지스터(DT')와, 제4 스위치 트랜지스터(ST1')와, 제5 스위치 트랜지스터(ST2')와, 제6 스위치 트랜지스터(ST3')를 포함한다. 제2 구동 트랜지스터(DT')는 제2 게이트노드(N1')에 연결된 게이트와 제2 소스노드(N2')에 연결된 소스를 가지며 제2 발광 소자(EL')를 구동한다. 제4 스위치 트랜지스터(ST1')는 스캔 신호(SCAN)에 따라 제2 데이터라인(14A')과 제2 게이트노드(N1')를 연결한다. 제5 스위치 트랜지스터(ST2')는 스캔 신호(SCAN)에 따라 기준전압 라인(14B)과 제2 소스노드(N2')를 연결한다. 제6 스위치 트랜지스터(ST3')는 제2 데이터전압에 따라 제2 소스노드(N2')와 제2 발광 소자(EL')를 연결한다. 여기서, 제6 스위치 트랜지스터(ST3')의 게이트는 제2 게이트노드(N1')에 연결되는 특징을 갖는다. 즉, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 오프 레벨의 제2 데이터전압(Vdata-L)에 의해 제2 구동 트랜지스터(DT')가 턴 오프 될 때, 제6 스위치 트랜지스터(ST3')도 턴 오프 되는 특징을 갖는다.The second pixel P2 includes a second light emitting element EL', a second driving transistor DT', a fourth switch transistor ST1', a fifth switch transistor ST2', and a sixth switch. and a transistor ST3'. The second driving transistor DT' has a gate connected to the second gate node N1' and a source connected to the second source node N2', and drives the second light emitting device EL'. The fourth switch transistor ST1' connects the second data line 14A' and the second gate node N1' according to the scan signal SCAN. The fifth switch transistor ST2' connects the reference voltage line 14B and the second source node N2' according to the scan signal SCAN. The sixth switch transistor ST3' connects the second source node N2' and the second light emitting device EL' according to the second data voltage. Here, the gate of the sixth switch transistor ST3' is connected to the second gate node N1'. That is, when the second driving transistor DT′ is turned off by the second data voltage Vdata-L of the off level within the one-line sensing driving time in which the scan signal SCAN maintains the on level, the second driving transistor DT′ is turned off. The 6-switch transistor ST3' is also turned off.

제1 픽셀(P1)은 센싱 픽셀이고, 제2 픽셀(P2)은 비 센싱 픽셀이다.The first pixel P1 is a sensing pixel, and the second pixel P2 is a non-sensing pixel.

따라서, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 제1 픽셀(P1)에 입력될 제1 데이터전압은 온 레벨(Vdata-H)을 가지며, 제2 픽셀(P2)에 입력될 제2 데이터전압은 오프 레벨(Vdata-L)을 갖는다. 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 구동 트랜지스터(DT)와 제3 스위치 트랜지스터(ST3)가 턴 온 되고, 오프 레벨의 제2 데이터전압(Vdata-L)에 의해 제2 구동 트랜지스터(DT')와 제6 스위치 트랜지스터(ST3')가 턴 오프 된다.Accordingly, within a one-line sensing driving time in which the scan signal SCAN maintains an on level, the first data voltage to be input to the first pixel P1 has an on level Vdata-H, and the second pixel P2 ), the second data voltage to be input has an off level (Vdata-L). The first driving transistor DT and the third switching transistor ST3 are turned on by the on-level first data voltage Vdata-H within a one-line sensing driving time in which the scan signal SCAN maintains the on level. is turned on, and the second driving transistor DT' and the sixth switch transistor ST3' are turned off by the second data voltage Vdata-L of the off level.

스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 발광 소자(EL)에 픽셀 전류가 흐를 때, 제2 스위치 트랜지스터(ST2)는 계속해서 온 상태를 유지하고, 제5 스위치 트랜지스터(ST2')는 플로팅(floating) 상태를 유지한다. 다시 말해, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 발광 소자(EL)에 픽셀 전류가 흐를 때, 제1 소스노드(N2)와 기준전압 라인(14B)은 연결 상태를 유지하고, 제2 소스노드(N2')는 플로팅 상태를 유지한다. 다시 말해, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 발광 소자(EL)에 픽셀 전류가 흐를 때, 오프 레벨의 제2 데이터전압(Vdata-L)에 의해 제2 발광 소자(EL')에 픽셀 전류가 흐르지 않고, 기준전압 라인(14B)의 전위는 제1 소스노드(N2) 전위와 동일하게 변한다. 기준전압 라인(14B)의 전위는 제2 소스노드(N2')의 전위와는 무관하게 결정된다.When the pixel current flows in the first light emitting element EL by the first data voltage Vdata-H of the on level within the one-line sensing driving time in which the scan signal SCAN maintains the on level, the second switch The transistor ST2 continuously maintains an on state, and the fifth switch transistor ST2' maintains a floating state. In other words, when the pixel current flows through the first light emitting element EL by the on-level first data voltage Vdata-H within the one-line sensing driving time in which the scan signal SCAN maintains the on level, The first source node N2 and the reference voltage line 14B maintain a connected state, and the second source node N2' maintains a floating state. In other words, when the pixel current flows through the first light emitting element EL by the on-level first data voltage Vdata-H within the one-line sensing driving time in which the scan signal SCAN maintains the on level, Due to the off-level second data voltage Vdata-L, no pixel current flows in the second light emitting device EL′, and the potential of the reference voltage line 14B changes to be the same as the potential of the first source node N2 . The potential of the reference voltage line 14B is determined regardless of the potential of the second source node N2'.

한편, 도 6에서의 문제점을 해결하기 위하여, 또 다른 비교예로서 2 스캔 구조가 고려될 수 있다. 2 스캔 구조는 도 6에서 스위치 트랜지스터들 ST1,ST1'의 온 타이밍과 스위치 트랜지스터들 ST2,ST2'의 온 타이밍을 시간적으로 분리하는 것이다. 즉, 2 스캔 구조는 센싱 픽셀(P1)의 애노드 전압(Vs)의 셋팅되는 제1 타이밍과 상기 애노드 전압(Vs)을 기준전압 라인(14B)에 충전하는 제2 타이밍을 시간적으로 분리하는 것이다. 하지만, 기준전압 라인(14B)의 라인 커패시터(LC) 용량이 매우 크기 때문에, 상기 제2 타이밍에서 상기 센싱 픽셀(P1)의 소스노드와 기준전압 라인(14B)이 연결될 때, 상기 애노드 전압(Vs)이 소실되어 버리는 문제가 있을 수 있다.Meanwhile, in order to solve the problem in FIG. 6 , a two-scan structure may be considered as another comparative example. The two-scan structure temporally separates the on timings of the switch transistors ST1 and ST1' from the on timings of the switch transistors ST2 and ST2' in FIG. 6 . That is, in the two-scan structure, the first timing at which the anode voltage Vs of the sensing pixel P1 is set and the second timing at which the anode voltage Vs is charged to the reference voltage line 14B are temporally separated. However, since the capacitance of the line capacitor LC of the reference voltage line 14B is very large, when the source node of the sensing pixel P1 and the reference voltage line 14B are connected at the second timing, the anode voltage Vs ) may be lost.

이러한 애노드 전압(Vs)의 소실 현상을 방지하기 위하여, 상기 제2 타이밍에 앞서 기준전압 라인(14B)을 기준전압으로 고정한 후에, 상기 제2 타이밍에서 기준전압 라인(14B)의 라인 커패시터(LC)에 전압이 충전되는 기울기를 센싱하는 방안(이하, Fmode라 함)이 더 고려될 수 있다. 하지만, 센싱 픽셀(P1)을 대상으로 한 라인 커패시터(LC)의 전압 충전 기울기는, 센싱 픽셀(P1)에서 발광 소자의 구동 특성(동작점 전압)뿐만 아니라 구동 트랜지스터의 구동 특성(전자 이동도)에도 영향을 많이 받기 때문에, Fmode에서는 발광 소자만의 구동 특성(동작점 전압)만이 정확히 센싱되기가 불가능하다.In order to prevent the loss of the anode voltage Vs, the reference voltage line 14B is fixed to the reference voltage prior to the second timing, and then the line capacitor LC of the reference voltage line 14B at the second timing. A method of sensing the slope at which the voltage is charged (hereinafter referred to as Fmode) may be further considered. However, the voltage charging gradient of the line capacitor LC for the sensing pixel P1 is not only the driving characteristic (operating point voltage) of the light emitting device in the sensing pixel P1 but also the driving characteristic (electron mobility) of the driving transistor. In Fmode, it is impossible to accurately sense only the driving characteristic (operating point voltage) of the light emitting element only.

이에 반해, 본 실시예는 각 픽셀마다 데이터전압에 따라 스위칭되는 스위치 트랜지스터를 더 포함하여 1 스캔 구조를 채용하기 때문에 상기 2 스캔 구조에서의 문제점도 해결 가능하다.On the other hand, since the present embodiment employs a one-scan structure by further including a switch transistor that is switched according to a data voltage for each pixel, the problem in the two-scan structure can also be solved.

도 8의 본 실시예에서, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 발광 소자(EL)에 픽셀 전류가 흐를 때, 제1 소스노드(N2)와 기준전압 라인(14B)은 등전위를 이룬다. 따라서, 2 스캔 구조에서의 문제점인 애노드 전압(Vs)의 소실 현상이 미연에 방지될 수 있다.In the present embodiment of FIG. 8 , the pixel is applied to the first light emitting element EL by the first data voltage Vdata-H of the on level within the one-line sensing driving time in which the scan signal SCAN maintains the on level. When current flows, the first source node N2 and the reference voltage line 14B form an equipotential. Accordingly, the loss of the anode voltage Vs, which is a problem in the two-scan structure, may be prevented in advance.

이와 더불어, 상기 1 라인 센싱 구동 시간 내에서 제1 소스노드(N2)의 전위와 기준전압 라인(14B)의 전위가 제1 발광 소자(EL)의 동작점 전압으로 동일하게 셋팅되기 때문에, 센싱 회로(SU)를 통해 바로 전압 센싱이 가능하며, 상기 Fmode와 같은 부정확한 충전 기울기 센싱 방식을 채용할 필요가 없다. 다시 말해, 도 8의 본 실시예에서, 스캔 신호(SCAN)가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서, 제1 소스노드(N2)의 전위와 기준전압 라인(14B)의 전위는 상기 제1 발광 소자(EL)의 동작점 전압으로 수렴되기 때문에, 심플한 방식으로 센싱의 정확도가 높아지는 장점이 있다.In addition, since the potential of the first source node N2 and the potential of the reference voltage line 14B are set to be the same as the operating point voltage of the first light emitting device EL within the one-line sensing driving time, the sensing circuit Voltage sensing is possible directly through (SU), and there is no need to employ an inaccurate charging slope sensing method such as Fmode. In other words, in the present embodiment of FIG. 8 , the potential of the first source node N2 and the potential of the reference voltage line 14B are equal to the potential of the first source node N2 within the one-line sensing driving time in which the scan signal SCAN maintains the on level. Since it converges to the operating point voltage of the first light emitting element EL, there is an advantage in that the sensing accuracy is increased in a simple manner.

도 9는 도 8의 제1 픽셀과 제2 픽셀의 구동 파형을 보여주는 도면이다. 도 10a는 도 9의 초기화 기간에서 제1 픽셀과 제2 픽셀의 동작 상태를 보여주는 도면이다. 도 10b는 도 9의 센싱 기간에서 제1 픽셀과 제2 픽셀의 동작 상태를 보여주는 도면이다. 그리고, 도 10c는 도 9의 샘플링 기간에서 제1 픽셀과 제2 픽셀의 동작 상태를 보여주는 도면이다.9 is a diagram illustrating driving waveforms of the first pixel and the second pixel of FIG. 8 . FIG. 10A is a diagram illustrating operation states of a first pixel and a second pixel in the initialization period of FIG. 9 . FIG. 10B is a diagram illustrating operating states of a first pixel and a second pixel in the sensing period of FIG. 9 . And, FIG. 10C is a diagram illustrating operation states of the first pixel and the second pixel in the sampling period of FIG. 9 .

도 9를 참조하면, 도 8의 제1 픽셀(P1)과 제2 픽셀(P2) 중에서 제1 픽셀(P1)만을 선택적으로 센싱하기 위한 1 라인 센싱 구동 시간은 초기화 기간(T1), 센싱 기간(T2), 및 샘플링 기간(T3)을 포함할 수 있다.Referring to FIG. 9 , the one-line sensing driving time for selectively sensing only the first pixel P1 among the first pixel P1 and the second pixel P2 of FIG. 8 is an initialization period T1, a sensing period ( T2), and a sampling period T3.

도 9 및 도 10a를 참조하면, 초기화 기간(T1)에서 온 레벨의 스캔 신호(ON)에 의해 제1, 제2, 제4, 및 제5 스위치 트랜지스터들(ST1,ST2,ST1',ST2')이 턴 온 되고, 센싱 회로(SU)의 제1 스위치(SW1)가 턴 온 된다. 그 결과, 제1 게이트노드(N1)에 인가된 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제1 구동 트랜지스터(DT)가 턴 온 되고, 제2 게이트노드(N1')에 인가된 오프 레벨의 제2 데이터전압(Vdata-L)에 의해 제2 구동 트랜지스터(DT')가 턴 오프 된다. 또한, 제1 게이트노드(N1)에 인가된 온 레벨의 제1 데이터전압(Vdata-H)에 의해 제3 스위치 트랜지스터(ST3)가 턴 온 되고, 제2 게이트노드(N1')에 인가된 오프 레벨의 제2 데이터전압(Vdata-L)에 의해 제6 스위치 트랜지스터(ST3')가 턴 오프 된다. 제1 스위치(SW1)의 턴 온에 의해 기준전압 라인(14B)에는 기준전압(Vref)이 인가된다. 제1 구동 트랜지스터(DT)에는 픽셀 전류(Ipix)가 흐르고, 제1 소스노드(N2)와 기준전압 라인(14B)은 기준전압(Vref)으로 등전위를 이룬다.Referring to FIGS. 9 and 10A , the first, second, fourth, and fifth switch transistors ST1, ST2, ST1', and ST2' by the on-level scan signal ON in the initialization period T1. ) is turned on, and the first switch SW1 of the sensing circuit SU is turned on. As a result, the first driving transistor DT is turned on by the on-level first data voltage Vdata-H applied to the first gate node N1, and the first driving transistor DT is turned on to the second gate node N1'. The second driving transistor DT' is turned off by the off-level second data voltage Vdata-L. In addition, the third switch transistor ST3 is turned on by the on-level first data voltage Vdata-H applied to the first gate node N1 , and the off-level applied to the second gate node N1 ′ is turned on. The sixth switch transistor ST3' is turned off by the level of the second data voltage Vdata-L. When the first switch SW1 is turned on, the reference voltage Vref is applied to the reference voltage line 14B. A pixel current Ipix flows through the first driving transistor DT, and the first source node N2 and the reference voltage line 14B achieve an equipotential with the reference voltage Vref.

도 9 및 도 10b를 참조하면, 센싱 기간(T2)에서 센싱 회로(SU)의 제1 스위치(SW1)가 턴 오프 되어 기준 전압(Vref)의 공급이 차단된다. 센싱 기간(T2)에서 온 레벨의 스캔 신호(ON)에 의해 제1 내지 제5 스위치 트랜지스터들(ST1,ST2,ST3, ST1',ST2')과 제1 구동 트랜지스터(DT)의 온 상태가 지속되고, 제6 스위치 트랜지스터(ST3')와 제2 구동 트랜지스터(DT')의 오프 상태가 지속된다. 그 결과, 제1 구동 트랜지스터(DT)에서 생성된 픽셀 전류(Ipix)가 제1 발광 소자(EL)에도 흐른다. 이때, 제1 소스노드(N2)와 기준전압 라인(14B)은 제1 발광 소자(EL)의 동작점 전압(Vel)으로 등전위를 이룬다.9 and 10B , in the sensing period T2 , the first switch SW1 of the sensing circuit SU is turned off to cut off the supply of the reference voltage Vref. In the sensing period T2, the on-states of the first to fifth switch transistors ST1, ST2, ST3, ST1', ST2' and the first driving transistor DT are maintained by the on-level scan signal ON. and the off state of the sixth switch transistor ST3' and the second driving transistor DT' is maintained. As a result, the pixel current Ipix generated in the first driving transistor DT also flows to the first light emitting element EL. At this time, the first source node N2 and the reference voltage line 14B form an equipotential with the operating point voltage Vel of the first light emitting element EL.

도 9 및 도 10c를 참조하면, 샘플링 기간(T2)에서 센싱 회로(SU)의 제2 스위치(SW2)가 턴 온 되어 기준전압 라인(14B)이 샘플링 회로(SH)에 연결된다. 그리고, 샘플링 회로(SH)는 온 레벨의 샘플링 신호(SAM)에 따라 기준전압 라인(14B)의 라인 커패시터(LC)에 저장된 제1 발광 소자(EL)의 동작점 전압(Vel)을 샘플링한다.9 and 10C , in the sampling period T2 , the second switch SW2 of the sensing circuit SU is turned on to connect the reference voltage line 14B to the sampling circuit SH. In addition, the sampling circuit SH samples the operating point voltage Vel of the first light emitting element EL stored in the line capacitor LC of the reference voltage line 14B according to the on-level sampling signal SAM.

도 11은 구동 소자의 전자 이동도 변동에 의한 발광 소자의 열화 센싱값 변동이 최소화되는 것을 보여주는 시뮬레이션 결과 도면이다.FIG. 11 is a simulation result diagram showing that variation in a sensing value of deterioration of a light emitting device due to variation in electron mobility of a driving device is minimized.

도 11을 참조하면, 전술한 바와 같이 본 실시예는 각 픽셀마다 데이터전압에 따라 스위칭되는 스위치 트랜지스터를 더 포함하여 1 스캔 구조를 채용하기 때문에, 상기 2 스캔 구조에서 Fmode에 따른 문제점, 즉 구동 트랜지스터(DT)의 전자 이동도 변동에 의한 발광 소자(EL)의 열화 센싱값이 변동되는 것이 최소화될 수 있다.Referring to FIG. 11 , as described above, since the present embodiment employs a one-scan structure by further including a switch transistor that is switched according to a data voltage for each pixel, a problem according to Fmode in the two-scan structure, that is, a driving transistor The variation in the sensing value of deterioration of the light emitting element EL due to the change in the electron mobility of DT may be minimized.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 드라이버 13 : 게이트 드라이버
14A : 데이터라인 14B : 기준전압 라인
15 : 게이트라인 20 : 보상 회로
SU : 센싱 회로 30 : 전원 생성 회로10: display panel 11: timing controller
12: data driver 13: gate driver
14A: data line 14B: reference voltage line
15: gate line 20: compensation circuit
SU: sensing circuit 30: power generating circuit

Claims (17)

제1 데이터라인, 게이트라인 및 기준전압 라인에 연결된 제1 픽셀;
상기 제1 데이터라인에 제1 데이터전압을 공급하는 제1 디지털-아날로그 컨버터;
상기 기준전압 라인에 연결된 센싱 회로; 및
상기 게이트라인에 스캔 신호를 공급하는 게이트 구동회로를 포함하고,
상기 제1 픽셀은,
제1 발광 소자;
제1 게이트노드에 연결된 게이트와 제1 소스노드에 연결된 소스를 가지며 상기 제1 발광 소자를 구동하는 제1 구동 트랜지스터;
상기 스캔 신호에 따라 상기 제1 데이터라인과 상기 제1 게이트노드를 연결하는 제1 스위치 트랜지스터;
상기 스캔 신호에 따라 상기 기준전압 라인과 상기 제1 소스노드를 연결하는 제2 스위치 트랜지스터; 및
상기 제1 데이터전압에 따라 상기 제1 소스노드와 상기 제1 발광 소자를 연결하는 제3 스위치 트랜지스터를 포함한 전계 발광 표시장치.a first pixel connected to a first data line, a gate line, and a reference voltage line;
a first digital-to-analog converter for supplying a first data voltage to the first data line;
a sensing circuit connected to the reference voltage line; and
a gate driving circuit for supplying a scan signal to the gate line;
The first pixel is
a first light emitting element;
a first driving transistor having a gate connected to a first gate node and a source connected to the first source node and configured to drive the first light emitting device;
a first switch transistor connecting the first data line and the first gate node according to the scan signal;
a second switch transistor connecting the reference voltage line and the first source node according to the scan signal; and
and a third switch transistor connecting the first source node and the first light emitting device according to the first data voltage. 제 1 항에 있어서,
상기 제3 스위치 트랜지스터의 게이트는 상기 제1 게이트노드에 연결된 전계 발광 표시장치.The method of claim 1,
and a gate of the third switch transistor is connected to the first gate node. 제 1 항에 있어서,
상기 제3 스위치 트랜지스터의 소스 및 드레인 중 어느 하나는 상기 제1 소스노드에 연결되고,
상기 제3 스위치 트랜지스터의 소스 및 드레인 중 나머지 하나는 상기 제1 발광 소자의 애노드에 연결된 전계 발광 표시장치.The method of claim 1,
Any one of a source and a drain of the third switch transistor is connected to the first source node,
The other one of the source and the drain of the third switch transistor is connected to the anode of the first light emitting device. 제 1 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 구동 트랜지스터와 상기 제3 스위치 트랜지스터가 온 되는 전계 발광 표시장치.The method of claim 1,
Within one line sensing driving time in which the scan signal maintains an on level,
An electroluminescent display device in which the first driving transistor and the third switch transistor are turned on by the first data voltage of an on level. 제 1 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 상기 제2 스위치 트랜지스터는 계속해서 온 상태를 유지하는 전계 발광 표시장치.The method of claim 1,
Within one line sensing driving time in which the scan signal maintains an on level,
When a pixel current flows through the first light emitting device by the first data voltage of an on level, the second switch transistor continuously maintains an on state. 제 1 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 상기 제1 소스노드와 상기 기준전압 라인은 연결 상태를 유지하는 전계 발광 표시장치.The method of claim 1,
Within one line sensing driving time in which the scan signal maintains an on level,
When a pixel current flows through the first light emitting device by the first data voltage of an on level, the first source node and the reference voltage line are maintained in a connected state. 제 1 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 상기 제1 소스노드와 상기 기준전압 라인은 등전위를 이루는 전계 발광 표시장치.The method of claim 1,
Within one line sensing driving time in which the scan signal maintains an on level,
When a pixel current flows through the first light emitting element by the first data voltage of an on level, the first source node and the reference voltage line form an equipotential. 제 1 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 상기 제1 소스노드의 전위와 상기 기준전압 라인의 전위는 상기 제1 발광 소자의 동작점 전압으로 동일하게 셋팅되는 전계 발광 표시장치.The method of claim 1,
Within one line driving time during which the scan signal maintains an on level,
When a pixel current flows through the first light emitting device by the first data voltage of the on level, the potential of the first source node and the potential of the reference voltage line are set to be the same as the operating point voltage of the first light emitting device An electroluminescent display device. 제 1 항에 있어서,
상기 제1 픽셀과 함께 상기 게이트라인 및 상기 기준전압 라인을 공유하며, 상기 제1 데이터라인과 다른 제2 데이터라인에 연결된 제2 픽셀; 및
상기 제2 데이터라인에 제2 데이터전압을 공급하는 제2 디지털-아날로그 컨버터를 더 포함하고,
상기 제2 픽셀은,
제2 발광 소자;
제2 게이트노드에 연결된 게이트와 제2 소스노드에 연결된 소스를 가지며 상기 제2 발광 소자를 구동하는 제2 구동 트랜지스터;
상기 스캔 신호에 따라 상기 제2 데이터라인과 상기 제2 게이트노드를 연결하는 제4 스위치 트랜지스터;
상기 스캔 신호에 따라 상기 기준전압 라인과 상기 제2 소스노드를 연결하는 제5 스위치 트랜지스터; 및
상기 제2 데이터전압에 따라 상기 제2 소스노드와 상기 제2 발광 소자를 연결하는 제6 스위치 트랜지스터를 포함하고,
상기 제6 스위치 트랜지스터의 게이트는 상기 제2 게이트노드에 연결된 전계 발광 표시장치.The method of claim 1,
a second pixel that shares the gate line and the reference voltage line with the first pixel and is connected to a second data line different from the first data line; and
a second digital-to-analog converter for supplying a second data voltage to the second data line;
The second pixel is
a second light emitting element;
a second driving transistor having a gate connected to the second gate node and a source connected to the second source node, and configured to drive the second light emitting device;
a fourth switch transistor connecting the second data line and the second gate node according to the scan signal;
a fifth switch transistor connecting the reference voltage line and the second source node according to the scan signal; and
a sixth switch transistor connecting the second source node and the second light emitting device according to the second data voltage;
and a gate of the sixth switch transistor is connected to the second gate node. 제 9 항에 있어서,
상기 제6 스위치 트랜지스터의 소스 및 드레인 중 어느 하나는 상기 제2 소스노드에 연결되고,
상기 제6 스위치 트랜지스터의 소스 및 드레인 중 나머지 하나는 상기 제2 발광 소자의 애노드에 연결된 전계 발광 표시장치.10. The method of claim 9,
Any one of a source and a drain of the sixth switch transistor is connected to the second source node,
The other one of the source and the drain of the sixth switch transistor is connected to the anode of the second light emitting device. 제 9 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
상기 제1 픽셀에 입력될 상기 제1 데이터전압은 온 레벨을 가지며, 상기 제2 픽셀에 입력될 상기 제2 데이터전압은 오프 레벨을 갖는 전계 발광 표시장치.10. The method of claim 9,
Within one line sensing driving time in which the scan signal maintains an on level,
The first data voltage to be input to the first pixel has an on level, and the second data voltage to be input to the second pixel has an off level. 제 11 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 구동 트랜지스터와 상기 제3 스위치 트랜지스터가 턴 온 되고,
오프 레벨의 상기 제2 데이터전압에 의해 상기 제2 구동 트랜지스터와 상기 제6 스위치 트랜지스터가 턴 오프 되는 전계 발광 표시장치.12. The method of claim 11,
Within one line sensing driving time in which the scan signal maintains an on level,
the first driving transistor and the third switch transistor are turned on by the first data voltage of an on level;
An electroluminescent display device in which the second driving transistor and the sixth switch transistor are turned off by the second data voltage of an off level. 제 11 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 상기 제2 스위치 트랜지스터는 계속해서 온 상태를 유지하고, 상기 제5 스위치 트랜지스터의 일측 전극은 플로팅 상태를 유지하는 전계 발광 표시장치.12. The method of claim 11,
Within one line sensing driving time in which the scan signal maintains an on level,
When a pixel current flows to the first light emitting device by the first data voltage of the on level, the second switch transistor continuously maintains an on state, and one electrode of the fifth switch transistor maintains a floating state Electroluminescent display. 제 11 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 상기 제1 소스노드와 상기 기준전압 라인은 연결 상태를 유지하고, 상기 제2 소스노드는 플로팅 상태를 유지하는 전계 발광 표시장치.12. The method of claim 11,
Within one line sensing driving time in which the scan signal maintains an on level,
When a pixel current flows to the first light emitting device by the first data voltage of an on level, the first source node and the reference voltage line maintain a connected state, and the second source node maintains a floating state Electroluminescent display. 제 11 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐를 때, 오프 레벨의 상기 제2 데이터전압에 의해 상기 제2 발광 소자에 픽셀 전류가 흐르지 않고,
상기 기준전압 라인의 전위는 상기 제1 소스노드 전위와 동일하게 변하는 전계 발광 표시장치.12. The method of claim 11,
Within one line sensing driving time in which the scan signal maintains an on level,
When the pixel current flows to the first light emitting device by the first data voltage of the on level, the pixel current does not flow through the second light emitting device due to the second data voltage of the off level;
The potential of the reference voltage line is changed to be the same as the potential of the first source node. 제 11 항에 있어서,
상기 스캔 신호가 온 레벨을 유지하는 1 라인 센싱 구동 시간 내에서,
상기 기준전압 라인의 전위와 상기 제1 소스노드 전위는 상기 제1 발광 소자의 동작점 전압으로 수렴되는 전계 발광 표시장치.12. The method of claim 11,
Within one line sensing driving time in which the scan signal maintains an on level,
The potential of the reference voltage line and the potential of the first source node converge to an operating point voltage of the first light emitting device. 제 11 항에 있어서,
상기 센싱 회로는,
기준전압을 생성하는 기준 전압원;
상기 기준전압 라인을 상기 기준전압원에 연결하는 제1 스위치;
온 레벨의 상기 제1 데이터전압에 의해 상기 제1 발광 소자에 픽셀 전류가 흐르는 동안에 상기 기준전압 라인에 충전된 전압을 샘플링하는 샘플링회로;및
상기 기준전압 라인을 상기 샘플링회로에 연결하는 제2 스위치를 포함한 전계 발광 표시장치.12. The method of claim 11,
The sensing circuit is
a reference voltage source for generating a reference voltage;
a first switch connecting the reference voltage line to the reference voltage source;
a sampling circuit for sampling a voltage charged in the reference voltage line while a pixel current flows through the first light emitting device by the on-level first data voltage; And
and a second switch connecting the reference voltage line to the sampling circuit.
KR1020200098140A 2020-08-05 2020-08-05 Electroluminescence Display Device KR20220017752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200098140A KR20220017752A (en) 2020-08-05 2020-08-05 Electroluminescence Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200098140A KR20220017752A (en) 2020-08-05 2020-08-05 Electroluminescence Display Device

Publications (1)

Publication Number Publication Date
KR20220017752A true KR20220017752A (en) 2022-02-14

Family

ID=80253952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098140A KR20220017752A (en) 2020-08-05 2020-08-05 Electroluminescence Display Device

Country Status (1)

Country Link
KR (1) KR20220017752A (en)

Similar Documents

Publication Publication Date Title
JP6817182B2 (en) Electroluminescent display device and its driving method
KR102603596B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR102350396B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR101577909B1 (en) Degradation Sensing Method of Organic Light Emitting Display
CN110235193B (en) Pixel circuit and driving method thereof, display device and driving method thereof
US11322060B2 (en) Display device
US11195472B2 (en) Display device
KR20220068537A (en) Display device and driving method thereof
KR20210084097A (en) Display device
CN111326106B (en) Gate driver, organic light emitting diode display device and driving method thereof
US10971082B2 (en) Data driver and organic light emitting display device including the same
KR101581593B1 (en) Degradation Sensing Method of Organic Light Emitting Display
US20220036813A1 (en) Electroluminescence display apparatus
KR102614069B1 (en) Sensing Circuit And Organic Light Emitting Display Including The Same, And Sensing Method Of Organic Light Emitting Display
KR20210058232A (en) Display device
JP7264980B2 (en) electroluminescence display
KR20220093862A (en) Display device and pixel characteristic sensing method of the same
KR20220017752A (en) Electroluminescence Display Device
US20230197003A1 (en) Electroluminescent Display Apparatus
JP7098027B2 (en) Electroluminescence display device
KR102618603B1 (en) Organic Light Emitting Display Device
KR20220050512A (en) Electroluminescence Display Device
CN116386543A (en) Panel driving device, panel driving method and electroluminescent display device