KR20220017680A - Semiconductor test device - Google Patents

Semiconductor test device Download PDF

Info

Publication number
KR20220017680A
KR20220017680A KR1020200097948A KR20200097948A KR20220017680A KR 20220017680 A KR20220017680 A KR 20220017680A KR 1020200097948 A KR1020200097948 A KR 1020200097948A KR 20200097948 A KR20200097948 A KR 20200097948A KR 20220017680 A KR20220017680 A KR 20220017680A
Authority
KR
South Korea
Prior art keywords
test
semiconductor device
tray
chamber
semiconductor
Prior art date
Application number
KR1020200097948A
Other languages
Korean (ko)
Inventor
신은지
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020200097948A priority Critical patent/KR20220017680A/en
Publication of KR20220017680A publication Critical patent/KR20220017680A/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Abstract

According to the present invention, a semiconductor element can be easily attached to and detached from a test socket without mechanical coupling by using a clamping module using air pressure. In addition, the present invention can stably connect terminals and connection terminals as deformation by physical force on the semiconductor element is small and prevent poor engagement of connection terminals.

Description

반도체 소자 테스트 장치{SEMICONDUCTOR TEST DEVICE}Semiconductor device test device {SEMICONDUCTOR TEST DEVICE}

본 발명은 반도체 소자 테스트 장치에 관한 것이다. The present invention relates to a semiconductor device testing apparatus.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 이렇게 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 완제품으로 제조될 수 있다.In general, semiconductor devices may be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices thus formed may be manufactured into finished products through a dicing process, a bonding process, and a packaging process. .

이러한 반도체 소자들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 전기적 특성 검사에는 반도체 소자들을 핸들링하는 테스트 핸들러와 반도체 소자들을 검사하기 위한 테스터를 포함하는 반도체 소자 테스트 장치가 사용될 수 있다.These semiconductor devices may be determined to be good or defective through electrical characteristic inspection. A semiconductor device testing apparatus including a test handler for handling semiconductor devices and a tester for testing semiconductor devices may be used for electrical characteristic testing.

테스트 핸들러는 복수의 인서트를 구비하는 테스트 트레이와, 반도체 소자들과 테스터를 전기적으로 연결해주는 인터페이스 모듈과, 반도체 소자들과 인터페이스 모듈을 서로 접속시키기 위한 매치 플레이트를 구비할 수 있다.The test handler may include a test tray having a plurality of inserts, an interface module electrically connecting the semiconductor devices and the tester, and a match plate connecting the semiconductor devices and the interface module to each other.

인서트는 반도체 소자가 수납되는 포켓과, 반도체 소자의 이탈을 방지하기 위한 래치들을 구비할 수 있다. 일례로, 반도체 소자가 삽입되는 개구를 갖는 인서트 본체와, 인서트 본체의 하부에 부착되며 반도체 소자를 지지하는 필름 형태의 지지부재를 포함하는 인서트 조립체가 개시되어 있다. 특히, 지지부재는 반도체 소자의 접속 단자들이 삽입되는 복수의 가이드홀들을 가질 수 있다.The insert may include a pocket in which the semiconductor device is accommodated, and latches for preventing the semiconductor device from being separated. For example, there is disclosed an insert assembly including an insert body having an opening into which a semiconductor device is inserted, and a film-type support member attached to a lower portion of the insert body and supporting the semiconductor device. In particular, the support member may have a plurality of guide holes into which connection terminals of the semiconductor device are inserted.

인터페이스 모듈은 반도체 소자들과 전기적으로 연결되는 복수의 테스트 소켓을 포함할 수 있다. 테스트 소켓은 반도체 소자의 외부 접속용 단자들, 예컨대, 솔더볼들과의 접촉을 위한 포고핀 또는 프로브 핀 등과 같은 연결 단자들 구비한다.The interface module may include a plurality of test sockets electrically connected to the semiconductor devices. The test socket includes terminals for external connection of the semiconductor device, for example, connection terminals such as a pogo pin or a probe pin for contacting solder balls.

전기적 특성 검사의 과정을 살펴보면, 먼저 인서트에 반도체 소자를 수납한 후 인서트에 수납된 반도체 소자에 테스트 소켓을 접속시켜 반도체 소자와 테스터를 전기적으로 연결한다. 이어, 테스터로부터 반도체 소자에 검사 신호가 인가되며, 반도체 소자는 검사 신호에 대응하여 신호를 출력한다. 테스터는 반도체 소자의 출력 신호가 정상 신호인지 오류 신호인지를 판단하여 반도체 소자를 양품 또는 불량품으로 판정한다.Looking at the process of electrical property inspection, first, a semiconductor element is accommodated in an insert, and then a test socket is connected to the semiconductor element accommodated in the insert to electrically connect the semiconductor element and the tester. Then, a test signal is applied to the semiconductor device from the tester, and the semiconductor device outputs a signal in response to the test signal. The tester determines whether the output signal of the semiconductor device is a normal signal or an error signal to determine the semiconductor device as good or defective.

특히, 반도체 소자들의 전기적 특성 검사는 반도체 소자의 솔더볼들과 테스트 소켓의 연결 단자들 간의 정렬이 정상적으로 이루어지지 않을 경우 반도체 소자와 테스터 간의 전기적 연결이 안정적으로 이루어지지 않기 때문에, 반도체 소자에 대한 전기적인 특성 검사가 제대로 이루어지지 않는다.In particular, in the electrical characteristic test of semiconductor devices, when the solder balls of the semiconductor device and the connection terminals of the test socket are not normally aligned, the electrical connection between the semiconductor device and the tester is not stably made. Characteristic check is not done properly.

이러한 불량을 방지하기 위해 반도체 소자 테스트 장치는 솔더볼들과 연결 단자들을 정렬하기 위한 서포트 필름을 구비한다. 서포트 필름은 솔더볼들이 끼워지는 복수의 가이드홀을 구비하며 인서트와 테스트 소켓 사이에 배치된다.In order to prevent such defects, the semiconductor device testing apparatus includes a support film for aligning solder balls and connection terminals. The support film has a plurality of guide holes into which the solder balls are inserted, and is disposed between the insert and the test socket.

한편, 반도체 소자의 솔더볼들의 크기가 점차 감소되고 또한 솔더볼들 사이의 간격이 점차 감소됨에 따라 반도체 소자의 솔더볼들과 테스트 소켓의 연결 단자들 간의 정렬이 매우 어려워지고 있다. 이로 인해 서포트 필름의 가이드홀들에 반도체 소자의 솔더볼들이 끼이는 불량이 발생할 수 있으며, 일정 범위 이상의 정렬 오차를 보정하기 어려우며, 물리적인 힘에 의해 서포트 필름이 변형될 수 있다.On the other hand, as the size of the solder balls of the semiconductor device is gradually reduced and the spacing between the solder balls is gradually decreased, it is very difficult to align the solder balls of the semiconductor device and the connection terminals of the test socket. Due to this, a defect in which the solder balls of the semiconductor device are caught in the guide holes of the support film may occur, it may be difficult to correct an alignment error over a certain range, and the support film may be deformed by a physical force.

또한, 테스트 장치는 반도체 소자와 인서트 및 소켓 가이드 간의 결합이 여러 지점에서 이루어지기 때문에, 누적 공차가 발생한다. 이러한 누적 공차는 미세 피치의 솔더볼들과 콘택(contact) 단자들 간의 정렬 불량을 발생시키며, 이로 인해 반도체 소자에 대한 전기적인 검사가 정확하게 이루어지지 못하는 문제점이 있다.In addition, in the test device, since the coupling between the semiconductor element and the insert and the socket guide is made at several points, cumulative tolerances occur. Such a cumulative tolerance causes misalignment between the fine pitched solder balls and contact terminals, and thus there is a problem in that the electrical inspection of the semiconductor device cannot be accurately performed.

또한, 정밀한 정렬을 요구함에 따라 반도체 소자와 테스트 소켓 사이에 강한 결합력을 부여함에 따라, 이를 분리할 때에 강한 물리적인 힘을 요구하게 됨에 따라, 반도체 소자에 변형될 수 있는 문제가 있다. In addition, as a strong bonding force is provided between the semiconductor device and the test socket as precise alignment is required, and a strong physical force is required to separate the semiconductor device, there is a problem in that the semiconductor device may be deformed.

한국 등록특허공보 제10-1535245호Korean Patent Publication No. 10-1535245

본 발명의 목적은 반도체 소자와 테스트 소켓의 정렬 정확도는 물론이고, 이들 사이의 부착 및 이탈을 용이하게 할 수 있는 반도체 소자 테스트 장치를 제공하고자 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device testing apparatus capable of facilitating attachment and detachment between a semiconductor device and a test socket as well as an alignment accuracy therebetween.

본 발명의 일 측면에 따른 반도체 소자 테스트 장치는 적어도 하나의 반도체 소자의 테스트를 위한 테스트 트레이로 로딩하는 로딩 유닛; 상기 로딩 유닛으로부터 이송된 테스트 트레이에 로딩된 반도체 소자를 테스트 장치 측으로 가압하는 반도체 소자 가압 장치를 포함하는 테스트 챔버; 및 상기 테스트 챔버로부터 이송된 트레이의 반도체 소자를 언로딩하는 언로딩 유닛;을 포함하며, 상기 테스트 챔버에는 복수개의 테스트 소켓이 일정 간격으로 배치된 테스트 헤드; 상기 반도체 소자(SD)를 수용하는 테스트 트레이; 상기 테스트 소켓에 대하여 이동 가능하게 설치된 캐리어 모듈; 상기 반도체 소자(SD)를 가압하는 매치 플레이트; 및 상기 매치 플레이트에 유체에 의해 가압하는 유체 공급 유닛;을 포함하고, 상기 테스트 헤드와 상기 테스트 트레이는 클램핑 모듈에 의해 접촉되는 것을 특징으로 한다. A semiconductor device testing apparatus according to an aspect of the present invention includes: a loading unit for loading at least one test tray into a test tray for testing a semiconductor device; a test chamber including a semiconductor device pressing device for pressing the semiconductor device loaded onto the test tray transferred from the loading unit toward the test device; and an unloading unit for unloading the semiconductor device from the tray transferred from the test chamber, wherein the test chamber includes: a test head having a plurality of test sockets disposed at regular intervals; a test tray accommodating the semiconductor device SD; a carrier module installed movably with respect to the test socket; a match plate for pressing the semiconductor device SD; and a fluid supply unit that pressurizes the match plate with a fluid, wherein the test head and the test tray are brought into contact with each other by a clamping module.

또한, 상기 유체 공급 유닛은 소정 압력의 압축 공기를 공급하는 것을 특징으로 한다.In addition, the fluid supply unit is characterized in that it supplies compressed air of a predetermined pressure.

또한, 상기 클램핑 모듈은 흡착홀를 통해 접촉하는 것을 특징으로 하며, 상기 흡착홀은 진공에 의해 흡착하는 것을 특징으로 한다.In addition, the clamping module is characterized in that the contact through the suction hole, the suction hole is characterized in that the suction by vacuum.

또한, 상기 테스트 소켓은 상기 반도체 패키지와의 연결을 위한 복수의 접속 단자들을 갖는 것을 특징으로 한다. In addition, the test socket is characterized in that it has a plurality of connection terminals for connection with the semiconductor package.

본 발명에 따르면, 공압을 이용한 클램핑 모듈을 이용함으로써, 기구적인 결합 없이도 반도체 소자와 테스트 소켓의 부착 및 이탈을 용이하게 할 수 있다.According to the present invention, by using the pneumatic clamping module, attachment and detachment of the semiconductor device and the test socket can be facilitated without mechanical coupling.

또한, 반도체 소자에 물리적인 힘에 의한 변형이 작음으로 접속 단자들과 연결 단자들 간에 안정적으로 접속시킬 수 있으며, 접속 단자들의 끼임 불량을 방지할 수 있다. In addition, since deformation due to physical force on the semiconductor device is small, it is possible to stably connect the connection terminals to the connection terminals, and it is possible to prevent pinching of the connection terminals.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치의 개략적인 구조의 예를 도시한다.
도 2는 본 명세서의 일 실시예에 따른 테스트 챔버의 개략적인 구조의 예를 도시한다.
도 3은 본 명세서의 다른 실시예에 따른 테스트 챔버의 개략적인 구조의 다른 예를 도시한다.
도 4는 본 명세서의 실시예에 따른 반도체 소자의 검사를 위한 개략적인 구조의 예를 도시한다.
1 shows an example of a schematic structure of a semiconductor device testing apparatus according to an embodiment of the present invention.
2 shows an example of a schematic structure of a test chamber according to an embodiment of the present specification.
3 shows another example of a schematic structure of a test chamber according to another embodiment of the present specification.
4 shows an example of a schematic structure for inspection of a semiconductor device according to an embodiment of the present specification.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them. The present invention may be embodied in several different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly explain the present invention, parts irrelevant to the description are omitted, and the same reference numerals are assigned to the same or similar components throughout the specification.

또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적인 실시예에서만 설명하고, 그 외의 다른 실시예에서는 대표적인 실시예와 다른 구성에 대해서만 설명하기로 한다.In addition, in various embodiments, components having the same configuration will be described using the same reference numerals only in the representative embodiment, and only configurations different from the representative embodiment will be described in other embodiments.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐만 아니라, 다른 부재를 사이에 두고 "간접적으로 연결"된 것도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is said to be “connected” to another part, it includes not only a case in which it is “directly connected” but also a case in which it is “indirectly connected” with another member interposed therebetween. In addition, when a part "includes" a certain component, this means that other components may be further included rather than excluding other components unless otherwise stated.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

도 1은 본 명세서의 실시예에 따른 테스트 핸들러(100)의 개략적인 구조의 예를 도시한다. 도 1은 천정측 방향에서 바라본 테스트 핸들러(100)의 개략적인 구조도이다. 본 명세서에서, 테스트 핸들러(100)는 반도체 공정 및 패키징이 수행된 반도체 소자의 기능 및/또는 성능을 검사하기 위하여, 반도체 소자를 테스트 인터페이스와 전기적으로 연결시키는 장치를 지칭한다. 또한, 반도체 소자의 검사를 위하여, 테스트 핸들러(100)는 전달된 반도체 소자를 트레이로 이송하고, 검사를 위한 환경(예: 온도)을 조성하고, 검사가 완료된 반도체 소자를 등급에 따라 분류하고, 반도체 소자를 반출할 수 있다. 본 명세서에서, 테스트 핸들러(100)는 테스트 인터페이스를 통해 테스트 장치와 연결되는 경우가 설명되나, 본 명세서의 실시예는 이에 한정되는 것이 아니며, 테스트 핸들러(100)와 테스트 장치는 일체로 구성될 수 있다. 즉, 테스트 핸들러(100)는 테스트 장치로도 지칭될 수 있다.1 shows an example of a schematic structure of a test handler 100 according to an embodiment of the present specification. 1 is a schematic structural diagram of a test handler 100 viewed from the ceiling side. In this specification, the test handler 100 refers to a device that electrically connects a semiconductor device to a test interface in order to test a function and/or performance of a semiconductor device on which semiconductor processing and packaging have been performed. In addition, for the inspection of the semiconductor device, the test handler 100 transfers the delivered semiconductor device to a tray, creates an environment (eg, temperature) for the test, classifies the semiconductor device on which the test is completed according to a grade, A semiconductor element can be carried out. In this specification, a case in which the test handler 100 is connected to the test device through the test interface is described, but the embodiment of the present specification is not limited thereto, and the test handler 100 and the test device may be integrally configured. have. That is, the test handler 100 may also be referred to as a test device.

도 1을 참고하면, 테스트 핸들러(100)는 로딩 유닛(110), 제1 챔버(120), 테스트 챔버(130), 제2 챔버(140), 및 언로딩 유닛(150)을 포함할 수 있다. 먼저, 검사될 반도체 소자(SD)를 수용하는 커스터머 트레이(또는 C-Tray)(30)가 테스트 핸들러(100)로 투입된다. 로딩 유닛(110)은 커스터머 트레이(30)에 보관된 반도체 소자(SD)를 테스트 트레이(또는 T-Tray이)(20)로 로딩한다. 여기서, 테스트 트레이(20)와 커스터머 트레이(30)는 서로 크기, 반도체 소자(SD)를 수용할 수 있는 슬롯의 개수, 또는 슬롯 간의 거리 중 하나가 서로 상이할 수 있다. 도시되지는 않았으나, 로딩 유닛(110)은 반도체 소자(SD)를 흡착하기 위한 픽업 장치, 픽업 장치의 이동을 위한 구동부, 이동 레일을 포함할 수 있다. 반도체 소자(SD)가 안착된 테스트 트레이(20)는 이송 장치(미도시)에 의하여 제1 챔버(120)로 전달될 수 있다.Referring to FIG. 1 , the test handler 100 may include a loading unit 110 , a first chamber 120 , a test chamber 130 , a second chamber 140 , and an unloading unit 150 . . First, a customer tray (or C-Tray) 30 accommodating a semiconductor device SD to be inspected is input to the test handler 100 . The loading unit 110 loads the semiconductor device SD stored in the customer tray 30 into the test tray (or T-Tray) 20 . Here, the test tray 20 and the customer tray 30 may have different sizes, the number of slots capable of accommodating the semiconductor device SD, or a distance between the slots. Although not shown, the loading unit 110 may include a pickup device for adsorbing the semiconductor device SD, a driving unit for moving the pickup device, and a moving rail. The test tray 20 on which the semiconductor device SD is mounted may be transferred to the first chamber 120 by a transfer device (not shown).

제1 챔버(120)는 테스트 트레이(20)를 보관하는 공간으로서, 테스트를 위한 온도 환경(제1 온도)으로 유지될 수 있다. 즉, 제1 챔버(120)는 제1 온도에서 로딩 유닛(110)으로부터 이송된 테스트 트레이(20)를 보관할 수 있다. 제1 온도는 테스트 챔버(130)에서 반도체 소자(SD)를 테스트를 위한 테스트 온도로 미리 설정하기 위한 온도이다. 즉, 제1 온도는 테스트 온도와 동일하거나 테스트 온도와 비슷한 온도일 수 있다. 제1 챔버(120)는 속 챔버(soak chamber)로 지칭될 수 있다. 제1 챔버(120)에서 보관된 테스트 트레이(20)는 이송 장치(미도시)에 의하여 테스트 챔버(130)로 전달될 수 있다.The first chamber 120 is a space for storing the test tray 20 and may be maintained as a temperature environment (first temperature) for testing. That is, the first chamber 120 may store the test tray 20 transferred from the loading unit 110 at the first temperature. The first temperature is a temperature for presetting the semiconductor device SD as a test temperature for testing in the test chamber 130 . That is, the first temperature may be the same as the test temperature or a temperature similar to the test temperature. The first chamber 120 may be referred to as a soak chamber. The test tray 20 stored in the first chamber 120 may be transferred to the test chamber 130 by a transfer device (not shown).

테스트 챔버(130)는 테스트 인터페이스(170)와 결합되어 반도체 소자(SD)에 대한 검사가 수행되는 공간으로서, 반도체 소자(SD)의 테스트를 위한 환경을 제공한다. 테스트 인터페이스(170)는 반도체 소자(SD)에 접촉되어 전기적 신호를 인가하고, 반도체 소자(SD)에 의해 출력된 신호를 테스트 장치(미도시)로 전송할 수 있다. 테스트 챔버(130)에서 반도체 소자(SD)를 테스트 인터페이스(170)와 접촉시키기 위하여 반도체 소자(SD)를 가압하는 반도체 소자 가압 장치(220)가 구비될 수 있다. 테스트 챔버(130)에서 반도체 소자(SD)를 검사하기 위한 구성들은 이하의 도 2 내지 도 4를 참고하여 보다 상세히 설명한다. 테스트 챔버(130)에서 검사가 완료된 반도체 소자(SD)는 제2 챔버(140)로 이송될 수 있다.The test chamber 130 is coupled to the test interface 170 to perform a test on the semiconductor device SD, and provides an environment for testing the semiconductor device SD. The test interface 170 may be in contact with the semiconductor device SD to apply an electrical signal, and may transmit a signal output by the semiconductor device SD to a test device (not shown). In the test chamber 130 , a semiconductor device pressurizing device 220 for pressing the semiconductor device SD to bring the semiconductor device SD into contact with the test interface 170 may be provided. Configurations for testing the semiconductor device SD in the test chamber 130 will be described in more detail with reference to FIGS. 2 to 4 below. The semiconductor device SD that has been tested in the test chamber 130 may be transferred to the second chamber 140 .

제2 챔버(140)는 검사가 완료된 반도체 소자(SD)가 수용된 테스트 트레이(20)를 보관하는 공간으로서, 상온(제2 온도)으로 유지될 수 있다. 즉, 제2 챔버(140)는 제2 온도에서 테스트 챔버(130)로부터 이송된 테스트 트레이(20)를 보관할 수 있다. 제2 챔버(140)에 보관된 테스트 트레이(20)는 이송 장치(미도시)에 의해 언로딩 유닛(150)으로 전달될 수 있다. 언로딩 유닛(150)은 제2 챔버(140)로부터 이송된 테스트 트레이(20)의 반도체 소자(SD)를 등급에 따라 분류하여 언로딩할 수 있다.The second chamber 140 is a space for storing the test tray 20 in which the semiconductor device SD, which has been tested, is accommodated, and may be maintained at room temperature (second temperature). That is, the second chamber 140 may store the test tray 20 transferred from the test chamber 130 at the second temperature. The test tray 20 stored in the second chamber 140 may be transferred to the unloading unit 150 by a transfer device (not shown). The unloading unit 150 may unload the semiconductor devices SD of the test tray 20 transferred from the second chamber 140 by classifying them according to grades.

도 2는 본 명세서의 실시예에 따른 테스트 챔버(130)의 개략적인 구조의 예를 도시한다. 도 2는 도 1의 테스트 챔버(130)의 일 예를 나타낸다. 도 2를 참고하면, 테스트 챔버(130)에 반도체 소자 가압 장치(200)가 위치할 수 있으며, 반도체 소자 가압 장치(200)에 의해 가압되는 반도체 소자(SD)를 수용하는 테스트 트레이(20)가 위치할 수 있다. 여기서, 유체 공급 유닛(210)은 반도체 소자 가압 장치(200)에 포함될 수도 있고, 반도체 소자 가압 장치(200)와 별도로 구성될 수 있다. 또한, 테스트 챔버(130)의 상부와 하부에 각각 상부 FFU(240) 및 하부 FFU(250)가 설치된다. 테스트 챔버(130)의 일 측벽에 대하여 반도체 소자(SD)와 테스트 장치를 연결하는 테스트 인터페이스(170)가 도킹될 수 있다. 도 2와 같이 테스트 트레이(20)가 수직 방향으로 세워진 상태로 도킹하는 방식은 수직 도킹 시스템으로 지칭될 수 있다.2 shows an example of a schematic structure of a test chamber 130 according to an embodiment of the present specification. FIG. 2 shows an example of the test chamber 130 of FIG. 1 . Referring to FIG. 2 , the semiconductor device pressurizing device 200 may be positioned in the test chamber 130 , and a test tray 20 accommodating the semiconductor device SD pressed by the semiconductor device pressurizing device 200 is provided. can be located Here, the fluid supply unit 210 may be included in the semiconductor element pressurizing apparatus 200 or may be configured separately from the semiconductor element pressurizing apparatus 200 . In addition, an upper FFU 240 and a lower FFU 250 are installed in the upper and lower portions of the test chamber 130 , respectively. A test interface 170 connecting the semiconductor device SD and the test device may be docked with respect to one sidewall of the test chamber 130 . A method in which the test tray 20 is docked in a vertically erected state as shown in FIG. 2 may be referred to as a vertical docking system.

도 3은 본 명세서의 실시예에 따른 테스트 챔버의 개략적인 구조의 다른 예를 도시한다. 도 3은 도 1의 테스트 챔버(130)의 일 예를 나타낸다. 도 3을 참고하면, 테스트 챔버(130)에 반도체 소자 가압 장치(200)가 위치할 수 있으며, 반도체 소자 가압 장치(200)에 의해 가압되는 반도체 소자(SD)를 수용하는 테스트 트레이(20)가 위치할 수 있다. 여기서, 유체 공급 유닛(210)은 반도체 소자 가압 장치(200)에 포함될 수도 있고, 반도체 소자 가압 장치(200)와 별도로 구성될 수 있다. 테스트 챔버(130)의 하부 영역에 대하여 반도체 소자(SD)와 테스트 장치를 연결하는 테스트 인터페이스(170)가 도킹될 수 있다. 도 3과 같이 테스트 트레이(20)가 수평 방향으로 누워진 상태로 도킹하는 방식은 수평 도킹 시스템으로 지칭될 수 있다.3 shows another example of a schematic structure of a test chamber according to an embodiment of the present specification. 3 shows an example of the test chamber 130 of FIG. 1 . Referring to FIG. 3 , the semiconductor device pressurizing device 200 may be positioned in the test chamber 130 , and a test tray 20 accommodating the semiconductor device SD pressed by the semiconductor device pressurizing device 200 is provided. can be located Here, the fluid supply unit 210 may be included in the semiconductor element pressurizing apparatus 200 or may be configured separately from the semiconductor element pressurizing apparatus 200 . A test interface 170 connecting the semiconductor device SD and the test device may be docked with respect to the lower region of the test chamber 130 . A method of docking the test tray 20 in a state in which it is laid in a horizontal direction as shown in FIG. 3 may be referred to as a horizontal docking system.

도 4는 본 명세서의 실시예에 따른 반도체 소자의 검사를 위한 개략적인 구조의 예를 도시한다. 도 4에서, 테스트 인터페이스(170)는 복수개의 테스트 소켓(12)이 일정 간격으로 배치된 테스트 헤드(10)를 포함한다. 또한, 테스트 챔버(130)에는 반도체 소자(SD)를 수용하는 테스트 트레이(20)와, 테스트 소켓(12)에 대하여 이동 가능하게 설치된 캐리어 모듈(21)과, 반도체 소자(SD)를 가압하는 매치 플레이트(230)와, 유체 공급 유닛(210)으로부터 공급되는 유체에 의해 매치 플레이트(230)의 푸셔(234)를 가압하는 반도체 소자 가압 장치(220)와, 반도체 소자 가압 장치(220)에 소정 압력의 압축공기를 공급하는 유체 공급 유닛(210)이 위치한다.4 shows an example of a schematic structure for inspection of a semiconductor device according to an embodiment of the present specification. In FIG. 4 , the test interface 170 includes a test head 10 in which a plurality of test sockets 12 are arranged at regular intervals. In addition, in the test chamber 130 , a test tray 20 accommodating the semiconductor device SD, the carrier module 21 movably installed with respect to the test socket 12 , and a match for pressing the semiconductor device SD are provided. The plate 230, the semiconductor element pressurizing device 220 that presses the pusher 234 of the match plate 230 with the fluid supplied from the fluid supply unit 210, and a predetermined pressure applied to the semiconductor element pressurizing apparatus 220 The fluid supply unit 210 for supplying compressed air of the is located.

테스트 헤드(10)에는 테스트 트레이(20)의 양단부가 접촉하여 지지되는 클램핑 모듈(14)이 돌출되어 구비된다. The test head 10 is provided with a protruding clamping module 14 supported by both ends of the test tray 20 in contact with each other.

테스트 헤드(10)의 양측면부에는 테스트 트레이(20)의 양단부가 접촉하여 지지되는 트레이 스토퍼(11)가 일정 거리만큼 돌출되어 구비된다. 또한, 각 테스트 소켓(12)은 중앙부에 반도체 소자(SD)의 볼(ball)과 같은 단자와 전기적으로 접속하는 복수개의 접속핀(13)이 설치되고, 양측부에 캐리어 모듈(21)이 접촉하여 지지되는 캐리어 스토퍼(14)가 소정 두께로 돌출되게 형성된다. 접속핀(13)은 예를 들어 포고핀(pogo pin)으로 구성될 수 있다.Tray stoppers 11 supported by both ends of the test tray 20 in contact with both sides of the test head 10 protrude by a predetermined distance are provided. In addition, each test socket 12 is provided with a plurality of connection pins 13 electrically connected to a terminal such as a ball of the semiconductor element SD in the central portion, and the carrier module 21 is in contact with both sides. The supported carrier stopper 14 is formed to protrude to a predetermined thickness. The connection pin 13 may be configured as, for example, a pogo pin.

종래에는 테스트 소켓(12)의 양측부에 캐리어 모듈(21)의 가이드홈 내측으로 삽입되는 한 쌍의 가이드핀이 돌출되게 형성되었다. 이와 같이 가이드핀을 이용하는 경우에는 복수개의 가이드핀의 체결이 정상 장착되지 아니하거나, 가이드핀의 강한 체결력으로 이를 분리하고자 할 때, 물리적인 손상이 발생될 여지가 있다. In the related art, a pair of guide pins inserted into the guide grooves of the carrier module 21 protrude from both sides of the test socket 12 . In the case of using the guide pins as described above, there is a possibility that the coupling of the plurality of guide pins is not normally mounted, or physical damage may occur when trying to separate the guide pins by the strong coupling force of the guide pins.

이에 본 발명은 도 4에 나타난 바와 같이 클램핑 모듈(14)을 이용하여 테스트 헤드(10)과 테스트 트레이(20)을 연결한다. Accordingly, in the present invention, as shown in FIG. 4 , the test head 10 and the test tray 20 are connected by using the clamping module 14 .

클램핑 모듈(14)은 테스트 헤드(10)와 테스트 트레이(20)을 안정적으로 파지 및 분리를 안정적으로 할 수 있는 것이면 족하다. 일례로, 도 4 나타난 바와 같이 흡착홀일 수 있다. 흡착홀에 대응되는 부분으로 테스트 트레이에 가이드 홈(26)을 형성할 수 있다. 가이드 홈(26)은 흡착홀의 흡착을 보다 용이하게 할 수 있도록 도와준다. 흡착홀에 의해 테스트 트레이(20)를 진공 흡착함으로써, 테스트 트레이(20)의 반도체 소자(SD)를 테스트하는 과정에서 가이드 핀의 결합이 제대로 되지 않아, 테스트 헤드(10)와 테스트 트레이(20)의 간섭 발생으로 인하여 인서트의 파손이 발생되지 않는다. 또한, 테스트 트레이(20)을 분리할 때, 과도한 물리적인 힘을 가하지 않고 분리 가능하다. The clamping module 14 suffices as long as it can stably hold and separate the test head 10 and the test tray 20 . As an example, as shown in FIG. 4 , it may be an adsorption hole. A guide groove 26 may be formed in the test tray as a portion corresponding to the suction hole. The guide groove 26 helps to more easily adsorb the suction hole. Since the test tray 20 is vacuum-adsorbed by the suction hole, the guide pin is not properly coupled in the process of testing the semiconductor device SD of the test tray 20, so the test head 10 and the test tray 20 Interference of the insert does not cause damage to the insert. In addition, when the test tray 20 is separated, it can be separated without applying excessive physical force.

테스트 트레이(20)는 테스트 핸들러에서 반도체 소자(SD)를 고정한 상태로 반송하기 위한 것으로 사각틀 형태의 금속 프레임에 반도체 소자(SD)를 고정 및 해제하는 복수개의 캐리어 모듈(21)들이 일정 간격으로 구비된다.The test tray 20 is for transporting the semiconductor device SD in a fixed state in the test handler, and a plurality of carrier modules 21 for fixing and releasing the semiconductor device SD to the metal frame in the shape of a square frame are provided at regular intervals. do.

캐리어 모듈(21)은 몸체(22), 안착부(24), 돌출부(25)를 포함한다. 몸체(22)는 테스트 트레이(20)에 일정 정도 유동이 가능하게 구비되며 중앙부에 캐비티(23)를 갖는다. 몸체(22)는 대략 사각틀 형태를 가지며, 캐비티(23)에 반도체 소자(SD)를 수용한다.The carrier module 21 includes a body 22 , a seating portion 24 , and a protrusion 25 . The body 22 is provided in the test tray 20 to be able to flow to a certain extent and has a cavity 23 in the center. The body 22 has a substantially rectangular frame shape, and accommodates the semiconductor device SD in the cavity 23 .

안착부(24)는 몸체(22)의 하부면에 구비되며 반도체 소자(SD)가 안착된다. 안착부(24)는 반도체 소자(SD)의 단자들을 노출하는 개구들을 갖는다. 개구들을 통해 접속핀(13)이 반도체 소자(SD)의 단자들과 접속할 수 있다. 돌출부(25)들은 캐비티(23)를 갖는 몸체(22)의 내측면으로부터 돌출되어 안착부(24)에 안착된 반도체 소자(SD)의 측면을 지지한다.The seating part 24 is provided on the lower surface of the body 22 and the semiconductor device SD is mounted thereon. The seating part 24 has openings exposing terminals of the semiconductor device SD. The connection pin 13 may be connected to terminals of the semiconductor device SD through the openings. The protrusions 25 protrude from the inner surface of the body 22 having the cavity 23 to support the side surface of the semiconductor device SD seated on the seating portion 24 .

매치 플레이트(230)는 반도체 소자 가압 장치(220)에 의해 가해지는 힘을 사용하여 반도체 소자(SD)와 접속핀(13)이 접촉되도록 가압한다. 매치 플레이트(230)는 가동판(231) 과, 가동판(231)을 이동시키는 공압 실린더(233)와, 가동판(231)에 일정 간격으로 배열되어 가동판(231)의 이동에 따라 상기 캐리어 모듈(21)을 가압하는 캐리어 가압블록(232)과, 각 캐리어 가압블록(232)의 중앙부에 이동 가능하게 설치되어 소정의 압력으로 상기 반도체 소자(SD)를 가압하는 복수개의 푸셔들(234)을 포함한다.The match plate 230 presses the semiconductor element SD and the connection pin 13 to contact each other by using the force applied by the semiconductor element pressing device 220 . The match plate 230 includes a movable plate 231 , a pneumatic cylinder 233 that moves the movable plate 231 , and is arranged at regular intervals on the movable plate 231 , and according to the movement of the movable plate 231 , the carrier A carrier pressing block 232 for pressing the module 21, and a plurality of pushers 234 movably installed in the central portion of each carrier pressing block 232 to press the semiconductor element SD with a predetermined pressure. includes

여기서, 각 푸셔들(234)은 피스톤(222)에 의해 이동하는 가동축(235)과, 가동축(235)의 전단부에 이동 가능하게 설치되어 반도체 소자(SD)와 탄력적으로 접촉하는 접촉부(237)와, 가동축(235)과 접촉부(237) 사이에 설치되는 압축스프링(236)을 포함한다. Here, each of the pushers 234 includes a movable shaft 235 moving by the piston 222 and a contact portion movably installed at the front end of the movable shaft 235 to elastically contact the semiconductor device SD. 237) and a compression spring 236 installed between the movable shaft 235 and the contact portion 237.

반도체 소자 가압 장치(220)는, 유체가 유입되는 관통홀 및 관통홀의 반대측에 개구부를 갖는 원통형의 공간을 형성하는 실린더 바디와, 실린더 바디의 원통형 공간의 측면 영역에 고정되도록 결합되는 실린더 라이너와, 실린더 바디에 형성된 원통형의 공간에 삽입되고, 유체의 압력에 의해 이동 가능하도록 원통형의 공간에 삽입되는 피스톤을 포함할 수 있다. 실린더 바디와 실린더 라이너는 일체형으로 구성될 수도 있고 별도의 모듈로 구성될 수도 있다.The semiconductor element pressurizing device 220 includes a through-hole through which a fluid flows and a cylinder body forming a cylindrical space having an opening on the opposite side of the through-hole, and a cylinder liner coupled to be fixed to a side area of the cylindrical space of the cylinder body; It may include a piston inserted into the cylindrical space formed in the cylinder body, and inserted into the cylindrical space to be movable by the pressure of the fluid. The cylinder body and the cylinder liner may be integrally configured or may be configured as separate modules.

이상에서 본 발명의 여러 실시예에 대하여 설명하였으나, 지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although various embodiments of the present invention have been described above, the drawings and the detailed description of the described invention referenced so far are merely exemplary of the present invention, which are only used for the purpose of explaining the present invention and are not intended to limit meaning or claim claims. It is not intended to limit the scope of the invention described in the scope. Therefore, it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the true technical protection scope of the present invention should be defined by the technical spirit of the appended claims.

10: 테스트 헤드
11: 스토퍼
12: 테스트 소켓
13: 접속핀
14: 클램핑 모듈
15: 유로
20: 테스트 트레이
21: 캐리어 모듈
22: 몸체
23: 캐비티
24: 안착부
25: 돌출부
26: 가이드 홈
30: 커스터머 트레이
100: 테스트 핸들러
110: 로딩 유닛
120: 제1 챔버
130: 테스트 챔버
140: 제2 챔버
150: 언로딩 유닛
170: 테스트 인터페이스
200: 반도체 소자 가압 장치
210: 유체 공급 유닛
230: 매치 플레이트
231: 가동판
232: 가압블록
234: 푸셔
235: 가동축
236: 압축 스프링
237: 접촉부
10: test head
11: stopper
12: test socket
13: connection pin
14: clamping module
15: Euro
20: test tray
21: carrier module
22: body
23: cavity
24: seating part
25: protrusion
26: guide groove
30: customer tray
100: test handler
110: loading unit
120: first chamber
130: test chamber
140: second chamber
150: unloading unit
170: test interface
200: semiconductor element pressurizing device
210: fluid supply unit
230: match plate
231: movable plate
232: pressure block
234: pusher
235: movable shaft
236: compression spring
237: contact

Claims (5)

적어도 하나의 반도체 소자의 테스트를 위한 테스트 트레이로 로딩하는 로딩 유닛;
상기 로딩 유닛으로부터 이송된 테스트 트레이에 로딩된 반도체 소자를 테스트 장치 측으로 가압하는 반도체 소자 가압 장치를 포함하는 테스트 챔버; 및
상기 테스트 챔버로부터 이송된 트레이의 반도체 소자를 언로딩하는 언로딩 유닛;을 포함하며,
상기 테스트 챔버에는 복수개의 테스트 소켓이 일정 간격으로 배치된 테스트 헤드;
상기 반도체 소자(SD)를 수용하는 테스트 트레이;
상기 테스트 소켓에 대하여 이동 가능하게 설치된 캐리어 모듈;
상기 반도체 소자(SD)를 가압하는 매치 플레이트; 및
상기 매치 플레이트에 유체에 의해 가압하는 유체 공급 유닛;
을 포함하고,
상기 테스트 헤드와 상기 테스트 트레이는 클램핑 모듈에 의해 접촉되는 것을 특징으로 하는 반도체 소자 테스트 장치.
a loading unit for loading the at least one semiconductor device into a test tray for testing;
a test chamber including a semiconductor device pressing device for pressing the semiconductor device loaded onto the test tray transferred from the loading unit toward the test device; and
An unloading unit for unloading the semiconductor device of the tray transferred from the test chamber;
a test head having a plurality of test sockets disposed at regular intervals in the test chamber;
a test tray accommodating the semiconductor device SD;
a carrier module installed movably with respect to the test socket;
a match plate for pressing the semiconductor device SD; and
a fluid supply unit that pressurizes the match plate with a fluid;
including,
The test head and the test tray are in contact with each other by a clamping module.
제1 항에 있어서, 상기 유체 공급 유닛은 소정 압력의 압축 공기를 공급하는 것을 특징으로 하는 반도체 소자 테스트 장치.
The semiconductor device testing apparatus according to claim 1, wherein the fluid supply unit supplies compressed air of a predetermined pressure.
제1 항에 있어서,
상기 클램핑 모듈은 흡착홀를 통해 접촉하는 것을 특징으로 하는 반도체 소자 테스트 장치.
According to claim 1,
The clamping module is a semiconductor device testing apparatus, characterized in that the contact through the suction hole.
제3 항에 있어서,
상기 흡착홀은 진공에 의해 흡착하는 것을 특징으로 하는 반도체 소자 테스트 장치.
4. The method of claim 3,
The device for testing a semiconductor device, characterized in that the suction hole is sucked by vacuum.
제1 항에 있어서,
상기 테스트 소켓은 상기 반도체 패키지와의 연결을 위한 복수의 접속 단자들을 갖는 것을 특징으로 하는 반도체 패키지 테스트 장치.
According to claim 1,
The test socket is a semiconductor package test apparatus, characterized in that it has a plurality of connection terminals for connection with the semiconductor package.
KR1020200097948A 2020-08-05 2020-08-05 Semiconductor test device KR20220017680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200097948A KR20220017680A (en) 2020-08-05 2020-08-05 Semiconductor test device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200097948A KR20220017680A (en) 2020-08-05 2020-08-05 Semiconductor test device

Publications (1)

Publication Number Publication Date
KR20220017680A true KR20220017680A (en) 2022-02-14

Family

ID=80254264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200097948A KR20220017680A (en) 2020-08-05 2020-08-05 Semiconductor test device

Country Status (1)

Country Link
KR (1) KR20220017680A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535245B1 (en) 2013-09-27 2015-07-09 세메스 주식회사 Insert assembly of test tray

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535245B1 (en) 2013-09-27 2015-07-09 세메스 주식회사 Insert assembly of test tray

Similar Documents

Publication Publication Date Title
US6166553A (en) Prober-tester electrical interface for semiconductor test
US6265888B1 (en) Wafer probe card
KR20100084607A (en) Wafer probe test and inspection system
KR20220126247A (en) Carrier based high volume system level testing of devices with pop structures
JP2000009798A (en) Ic testing device
US7017428B2 (en) Test kit for semiconductor package and method for testing semiconductor package using the same
KR20180055452A (en) Apparatus for opening latches of insert assemblies
JP3282800B2 (en) Aligner
US11169206B2 (en) Inspection apparatus, inspection system, and aligning method
KR20170142610A (en) Insert assembly of receiving semiconductor device and test tray having the same
KR20170142608A (en) Apparatus for testing semiconductor devices
JP2000055983A (en) Carrier board for test of ic-device
US6307390B1 (en) Aligner and method for inspecting semiconductor wafer using shell
KR20220017680A (en) Semiconductor test device
KR20180115564A (en) Semiconductor device pick-up module and apparatus testing semiconductor devices having the same
JPWO2009069190A1 (en) Insert, tray and electronic component testing equipment
KR20150019262A (en) Method for testing semiconductor package
KR102371540B1 (en) Apparatus for testing semiconductor devices
KR101864939B1 (en) Apparatus for testing semiconductor devices
KR102638649B1 (en) Semiconductor device pressing apparatus and test handler comprising the same
US20020043984A1 (en) Support carrier for temporarily attaching integrated circuit chips to a chip carrier and method
KR101838805B1 (en) Apparatus and method for testing semiconductor devices
KR102287239B1 (en) Apparatus for testing semiconductor devices
KR102252739B1 (en) Test handler
KR102198300B1 (en) Apparatus for testing semiconductor devices