KR20220016030A - 반도체 검사 방법 및 반도체 검사 장치 - Google Patents

반도체 검사 방법 및 반도체 검사 장치 Download PDF

Info

Publication number
KR20220016030A
KR20220016030A KR1020217030941A KR20217030941A KR20220016030A KR 20220016030 A KR20220016030 A KR 20220016030A KR 1020217030941 A KR1020217030941 A KR 1020217030941A KR 20217030941 A KR20217030941 A KR 20217030941A KR 20220016030 A KR20220016030 A KR 20220016030A
Authority
KR
South Korea
Prior art keywords
image
pattern image
pattern
semiconductor device
reconstructed
Prior art date
Application number
KR1020217030941A
Other languages
English (en)
Inventor
도모치카 다케시마
다카후미 히구치
가즈히로 홋타
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20220016030A publication Critical patent/KR20220016030A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4053—Super resolution, i.e. output image resolution higher than sensor resolution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20084—Artificial neural networks [ANN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

관찰 시스템(1)에 의한 반도체 검사 방법은, 반도체 디바이스(S)의 패턴을 나타내는 제1 패턴 화상을 취득하는 스텝과, 반도체 디바이스(S)의 패턴을 나타내는, 제1 패턴 화상과는 분해능이 상이한 제2 패턴 화상을 취득하는 스텝과, 제1 패턴 화상을 교사 데이터로서 이용하여 제2 패턴 화상의 재구성 처리를 기계 학습에 의해서 학습하고, 해당 학습의 결과에 기초한 재구성 처리에 의해, 제2 패턴 화상을 제2 패턴 화상과는 분해능이 상이한 재구성 화상으로 재구성하는 스텝과, 재구성 화상에 있어서의 재구성 처리에 의해서 확실도가 높다고 계산된 영역과, 제1 패턴 화상에 기초하여, 위치 맞춤을 행하는 스텝을 구비한다.

Description

반도체 검사 방법 및 반도체 검사 장치
본 개시는 반도체 디바이스를 검사하는 반도체 검사 방법 및 반도체 검사 장치에 관한 것이다.
종래부터, 반도체 디바이스를 검사 대상 디바이스(DUT：device under test)로 하여 화상을 취득하고, 그 화상을 기초로 고장 지점의 특정 등의 각종 분석이 행해지고 있다(하기 특허 문헌 1 및 하기 특허 문헌 2 참조). 예를 들면, 하기 특허 문헌 1에는, LSM 화상 등의 광학 화상을 고해상도화하여 재구성 화상을 생성하고, 재구성 화상을 CAD 화상에 대해서 얼라이먼트하는 것이 개시되어 있다. 이러한 방법에 의하면, 광학 화상의 정확한 얼라이먼트가 가능해진다.
특허문헌 1: 미국 특허 2018/0293346호 공보 특허문헌 2: 국제 공개 2015/098342호 공보
상술한 종래의 얼라이먼트의 방법에 있어서는, 광학 화상에 나타나는 패턴의 경향이 CAD 화상의 패턴의 경향과 반드시 일치한다고는 할 수 없다. 그 때문에, 반도체 디바이스의 패턴을 나타내는 패턴 화상을 이용한 위치 맞춤의 정밀도를 충분히 높일 수 없는 경우가 있었다.
실시 형태는 이러한 과제를 감안하여 이루어진 것으로, 반도체 디바이스를 대상으로 취득된 패턴 화상을 기초로 정밀도 좋게 위치 맞춤하는 것이 가능한 반도체 검사 방법을 제공하는 것을 과제로 한다.
본 개시의 일 형태의 반도체 검사 방법은, 반도체 디바이스의 패턴을 나타내는 제1 패턴 화상을 취득하는 스텝과, 반도체 디바이스의 패턴을 나타내는, 제1 패턴 화상과는 분해능이 상이한 제2 패턴 화상을 취득하는 스텝과, 제1 패턴 화상을 교사 데이터로서 이용하여 제2 패턴 화상의 재구성 처리를 기계 학습에 의해서 학습하고, 해당 학습의 결과에 기초한 재구성 처리에 의해, 제2 패턴 화상을 제2 패턴 화상과는 분해능이 상이한 재구성 화상으로 재구성하는 스텝과, 재구성 화상에 있어서의 재구성 처리에 의해서 확실도가 높다고 계산된 영역과, 제1 패턴 화상에 기초하여, 위치 맞춤을 행하는 스텝을 구비한다.
혹은, 본 개시의 다른 형태의 반도체 검사 장치는, 반도체 디바이스의 패턴을 나타내는 제1 패턴 화상과, 반도체 디바이스의 패턴을 나타내는, 제1 패턴 화상과는 분해능이 상이한 제2 패턴 화상을 취득하는 취득부와, 제1 패턴 화상을 교사 데이터로서 이용하여 제2 패턴 화상의 재구성 처리를 기계 학습에 의해서 학습하고, 해당 학습의 결과에 기초한 재구성 처리에 의해, 제2 패턴 화상을 제2 패턴 화상과는 분해능이 상이한 재구성 화상으로 재구성하는 화상 변환부와, 재구성 화상에 있어서의 재구성 처리에 의해서 확실도가 높다고 계산된 영역과, 제1 패턴 화상에 기초하여, 위치 맞춤을 행하는 위치 맞춤부를 구비한다.
상기 일 형태 혹은 상기 다른 형태에 의하면, 반도체 디바이스의 패턴을 나타내는 서로 분해능이 상이한 제1 패턴 화상 및 제2 패턴 화상이 취득되고, 제2 패턴 화상이 기계 학습에 의한 학습의 결과에 기초한 재구성 처리에 의해, 제1 패턴 화상의 분해능을 본뜬 재구성 화상으로 변환되고, 그 재구성 화상 중 확실도가 높은 영역과 제1 패턴 화상에 기초하여, 위치 맞춤이 행해진다. 이것에 의해, 패턴의 경향이 상이한 2개의 패턴 화상을 대상으로 위치 맞춤을 행하는 경우에, 위치 맞춤의 정밀도를 높일 수 있다.
실시 형태에 의하면, 반도체 디바이스를 대상으로 취득된 패턴 화상을 기초로 정밀도 좋게 위치 맞춤할 수 있다.
도 1은 실시 형태에 따른 관찰 시스템(1)의 개략 구성도이다.
도 2는 도 1의 컴퓨터(19)에 의한 재구성 처리의 학습 모델의 구성을 나타내는 도면이다.
도 3은 (a)는 재구성 처리의 대상인 제2 패턴 화상의 일례를 나타내는 도면, (b)는 (a)의 제2 패턴 화상을 대상으로 한 재구성 처리에 의해 생성된 재구성 화상의 일례를 나타내는 도면, (c)는 (a)의 제1 패턴 화상인 CAD 화상의 일례를 나타내는 도면이다.
도 4는 관찰 시스템(1)에 의한 재구성 처리의 학습 모델을 생성하는 사전 학습의 처리의 흐름을 나타내는 순서도이다.
도 5는 관찰 시스템(1)에 의한 반도체 디바이스(S)의 해석 처리의 흐름을 나타내는 순서도이다.
이하, 첨부 도면을 참조하여, 본 개시의 실시 형태에 대해 상세하게 설명한다. 덧붙여, 설명에 있어서, 동일 요소 또는 동일 기능을 가지는 요소에는, 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
도 1은 본 실시 형태에 따른 반도체 검사 장치인 관찰 시스템(1)의 개략 구성도이다. 도 1에 나타내는 관찰 시스템(1)은, 로직 LSI, 메모리 등의 IC(집적회로), 파워 디바이스 등의 반도체 디바이스를 검사하기 위해서, 반도체 디바이스의 발열상(發熱像) 등의 화상을 취득 및 처리하는 광학 시스템이다. 이 관찰 시스템(1)은 복수의 검출기(3), 2차원 카메라(5), 조명 장치(7), 다이클로익 미러(9)와 하프미러 등의 빔 스플리터(11)를 내장하는 광학 장치(광학계)(13), 대물렌즈(15), 스테이지(17), 컴퓨터(Personal Computer)(19), 테스터(21), 입력 장치(23), 및 표시 장치(25)를 포함하여 구성되어 있다.
복수의 검출기(3)는, 각각, 스테이지(17)에 재치되는 반도체 디바이스(S)로부터의 광을 검출(측정)하는 광 검출기이다. 예를 들면, 검출기(3)는 적외 파장에 감도를 가지는 InGaAs(인듐갈륨아세나이드) 카메라 혹은 InSb(인듐안티몬) 카메라 등의 촬상 장치여도 된다. 또, 검출기(3)는 레이저광을 반도체 디바이스(S) 상에서 2차원적으로 주사하면서 반사광을 검출함으로써, LSM(Laser Scanning Microscope) 화상 또는 EOFM(ElectroOptical Frequency Mapping) 화상을 취득하기 위한 검출 신호를 출력하는 검출 시스템이어도 된다. 복수의 검출기(3)는, 각각, 광학 장치(13)에 대해서 전환하여 광학적으로 접속 가능하게 되어, 반도체 디바이스(S)로부터의 광을, 대물렌즈(15) 및 광학 장치(13) 내의 다이클로익 미러(9)를 통해서 검출한다.
2차원 카메라(5)는 CCD(Charge Coupled Device) 이미지 센서, CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서 등을 내장하는 카메라이며, 스테이지(17)에 재치되는 반도체 디바이스(S)로부터의 반사광을 검출(측정)하여 반도체 디바이스의 2차원 패턴상의 검출 신호를 출력하는 광 검출기이다. 이 2차원 카메라(5)는 대물렌즈(15)와, 광학 장치(13) 내의 다이클로익 미러(9) 및 빔 스플리터(11)를 통해서 반도체 디바이스(S)의 2차원 패턴상을 검출한다.
대물렌즈(15)는 반도체 디바이스(S)에 대향해서 마련되고, 복수의 검출기(3) 및 2차원 카메라(5)에 결상되는 상의 배율을 설정한다. 이 대물렌즈(15)에는 복수의 배율이 상이한 내장 렌즈가 포함되고, 검출기(3) 혹은 2차원 카메라(5)에 상을 맺는 내장 렌즈를, 고배율 렌즈와 저배율 렌즈의 사이에 전환하는 기능을 가진다.
다이클로익 미러(9)는 반도체 디바이스(S)의 발광상, 발열상, 반사상 등의 상을 검출기(3)로 도광하기 위해서 소정 파장 범위의 광을 투과시키고, 반도체 디바이스(S)의 2차원 패턴상을 2차원 카메라(5)로 도광하기 위해서 소정 파장 범위 이외의 파장의 광을 반사시킨다. 빔 스플리터(11)는 다이클로익 미러(9)에 의해서 반사된 패턴상을 2차원 카메라(5)를 향해서 투과시킴과 아울러, 조명 장치(7)로부터 출사된 2차원 패턴상 생성용의 조명광을 다이클로익 미러(9)를 향해서 반사시킴으로써, 그 조명광을 다이클로익 미러(9) 및 대물렌즈(15)를 경유하여 반도체 디바이스(S)에 조사한다.
테스터(21)는 반도체 디바이스(S)에 소정의 전기 신호의 테스트 패턴, 소정의 전압, 또는 소정의 전류를 인가한다. 이 테스트 패턴의 인가에 의해서, 반도체 디바이스(S)의 고장에 기인하는 발광 혹은 발열이 발생한다.
컴퓨터(19)는 검출기(3) 및 2차원 카메라(5)로 취득된 검출 신호를 처리하는 화상 처리 장치이다. 상세하게는, 컴퓨터(19)는 기능적 구성요소로서, 기억부(27), 화상 처리부(취득부)(29), 화상 해석부(화상 변환부, 위치 맞춤부)(31), 및 제어부(33)에 의해 구성되어 있다. 또, 컴퓨터(19)에는 컴퓨터(19)에 대해서 데이터를 입력하기 위한 마우스, 키보드 등의 입력 장치(23), 컴퓨터(19)에 의한 화상 처리 결과를 표시하기 위한 디스플레이 장치 등의 표시 장치(25)가 부속되어 있다.
도 1에 나타내는 컴퓨터(19)의 각 기능부는, 컴퓨터(19)의 CPU 등의 연산 처리 장치(프로세서)가 컴퓨터(19)의 내장 메모리나 하드 디스크 드라이브 등의 기억 매체에 격납된 컴퓨터 프로그램(화상 처리 프로그램)을 실행함으로써 실현되는 기능이다. 컴퓨터(19)의 연산 처리 장치는, 이 컴퓨터 프로그램을 실행함으로써 컴퓨터(19)를 도 1의 각 기능부로서 기능시켜, 후술하는 반도체 검사 처리를 차례로 실행한다. 이 컴퓨터 프로그램의 실행에 필요한 각종 데이터, 및 이 컴퓨터 프로그램의 실행에 의해서 생성된 각종 데이터는, 모두, 컴퓨터(19)의 ROM나 RAM 등의 내장 메모리나 하드 디스크 드라이브 등의 기억 매체에 격납된다.
여기서, 컴퓨터(19)의 각 기능부의 기능에 대해 설명한다.
기억부(27)는 검출기(3)에 의해서 취득된 발광상, 발열상 등이 검출된 측정 화상, 검출기(3) 혹은 2차원 카메라(5)에 의해서 취득된 반도체 디바이스(S)의 패턴을 나타내는 패턴상인 광학 화상, 및 외부로부터 취득된 CAD 데이터를 기초로 작성된 반도체 디바이스(S)의 고분해능의 패턴을 나타내는 패턴 화상인 CAD 화상을 기억한다. 광학 화상은 반도체 디바이스(S)의 이차원적인 패턴의 광학적인 측정 결과를 나타내는 화상이며, 2차원 카메라(5) 혹은 검출기(3)에 의해서 검출된 2차원 패턴의 화상이어도 되고, 검출기(3)에 의해서 검출된 검출 신호에 기초하는 LSM 화상이어도 된다. 화상 처리부(29)는 검출기(3) 혹은 2차원 카메라(5)로부터 수신한 검출 신호를 기초로, 측정 화상 및 광학 화상을 차례로 생성하고, 그러한 측정 화상 및 광학 화상을 차례로 기억부(27)에 기억시킨다. 또, 화상 처리부(29)는 외부의 PC 혹은 서버 장치 등에 구축된 외부 기억부(35)로부터 네트워크(NW)를 통해서 CAD 데이터의 입력을 접수하고, CAD 데이터로부터 CAD 화상을 생성하여 기억부(27)에 기억시킨다. 이 CAD 데이터는 반도체 디바이스(S)의 확산층, 메탈층, 게이트층, 소자 분리층 등의 각층의 레이아웃에 관한 설계 정보에 기초하여, 외부의 PC 혹은 서버 장치 등에 격납된 레이아웃 뷰어라고 불리는 소프트웨어 등에 의해서 생성된다. 이 CAD 데이터를 반도체 디바이스(S)의 패턴상을 나타낸 제1 CAD 화상으로서 사용한다.
제어부(33)는 컴퓨터(19)에 있어서의 데이터 처리, 및 컴퓨터(19)에 접속된 디바이스의 처리를 제어한다. 상세하게는, 제어부(33)는 조명 장치(7)에 의한 조명광의 출사, 복수의 검출기(3) 및 2차원 카메라(5)에 의한 촬상, 복수의 검출기(3)의 광학 장치(13)로의 접속의 전환, 대물렌즈(15)의 배율의 전환, 테스터(21)에 의한 테스트 패턴의 인가, 표시 장치(25)에 의한 관찰 결과의 표시 등을 제어한다.
화상 해석부(31)는 기억부(27)에 차례로 기억되는 각종 화상을 대상으로, 재구성 처리, 및 위치 맞춤 처리를 실행한다. 화상 해석부(31)의 각 처리의 기능의 상세에 대하여 이하에 기술한다.
화상 해석부(31)는 기억부(27)에 기재된 일방의 패턴 화상(제2 패턴 화상이라고 함)을 기초로 다른 일방의 패턴 화상(제1 패턴 화상이라고 함)의 분해능을 본뜬 재구성 화상을 생성한다(재구성 처리). 즉, 화상 해석부(31)는 제2 패턴 화상을 분해능이 상이한 재구성 화상으로 재구성한다. 이들 제1 패턴 화상 및 제2 패턴 화상은, 동일한 반도체 디바이스(S)의 면 상의 동일한 범위에 있어서의 패턴을 나타내는, 서로 분해능이 상이한 화상이다. 제1 패턴 화상의 분해능은 제2 패턴 화상의 분해능과 상이하면 제2 패턴 화상의 분해능보다도 높아도 낮아도 되지만, 후술하는 위치 맞춤 처리의 정밀도를 높이는 점에서는, 제1 패턴 화상의 분해능은 제2 패턴 화상의 분해능보다도 높은 것이 바람직하다. 예를 들면, 제1 패턴 화상이 CAD 화상이고, 제2 패턴 화상이 CAD 화상보다도 저분해능의 화상이고, LSM 화상, InGaAs 카메라로 촬상된 화상, InSb 카메라로 촬상된 화상, 혹은 2차원 카메라(5)에 의해서 취득된 화상이다. 또, 제1 패턴 화상이 LSM 화상이고, 제2 패턴 화상이 LSM 화상보다도 저분해능의 화상이고, InGaAs 카메라로 촬상된 화상, InSb 카메라로 촬상된 화상, 혹은 2차원 카메라(5)에 의해서 취득된 화상이다.
화상 해석부(31)에 의한 재구성 처리는, 사전에 취득된 복수의 제2 패턴 화상을 훈련 데이터로 하고, 그러한 제2 패턴 화상에 대응하는 제1 패턴 화상을 교사 데이터로 하여, 기계 학습의 일종인 딥 러닝에 의해서 사전에 학습한 결과 얻어진 학습 모델을 이용하여 실행된다. 사전의 학습에 의해서 얻어지는 학습 모델의 데이터는 기억부(27)에 기억되어, 그 후의 재구성 처리시에 참조된다. 예를 들면, 딥 러닝의 학습 모델로서는, CNN(Convolutional Neural Network), FCN(Fully Convolutional Networks), U－Net, ResNet(Residual Network) 등이 사용되지만, 특정의 것으로는 한정되지 않고, 학습 모델의 노드의 수, 층의 수는 임의로 설정될 수 있다.
도 2에는 재구성 처리를 사전의 학습에 의해서 모델화하기 위한 뉴럴 네트워크의 학습 모델의 구성을 나타내고 있다. 이와 같이, 재구성 처리의 학습 모델 M은, 입력층, 중간층, 및 출력층으로 이루어지고, 입력층의 복수의 노드 N1로부터 중간층의 복수의 노드 N2를 경유하여 출력층의 복수의 노드 N3까지 값을 전파할 수 있다. 입력층의 각 노드 N1에는, 입력 화상의 각 화소의 화소값이 입력되어, 출력층의 복수의 노드 N3으로부터 출력 화상의 각 화소에 값이 할당된다. 사전의 학습에서는, 각 노드 N1, N2, N3 간을 값이 전파할 때의 각 노드의 출력값의 계산에 이용되는 활성화 함수, 가중 파라미터, 바이어스 파라미터 등이, 최적화 문제를 풂으로써 학습된다. 또, 학습 모델 M에 있어서는, 출력층의 각 노드 N3가 라벨 부여(예를 들면, 각 화소가 게이트인지, 확산층인지, 메탈인지, 소자 분리층인지를 나타내도록)되어 있고, 각 노드 N3에 전파되는 값이, 그 라벨 부여된 노드 N3의 확실도로서 산출된다. 예를 들면, 출력층의 활성화 함수로서 sigmoid, softmax 등의 출력값 0~1의 함수 또는 출력값이 0~1의 범위로 규격화된 함수가 이용되어, 그 출력값 자체가 확실도로서 취득된다.
화상 해석부(31)는 제2 패턴 화상을 입력 화상으로 한 상술한 학습 모델을 이용한 재구성 처리에 있어서, 출력 화상으로서의 재구성 화상의 각 화소에, 출력층의 노드 N3으로부터 출력된 화소값을 할당함과 아울러 그 화소값에 관한 재구성 처리의 신뢰성을 나타내는 확실도를 취득한다. 이 때, 최종적으로 재구성 화상의 각 화소에 할당하는 값은, 확실도가 가장 높은 라벨에 상당하는 값으로 해도 되고, 그 화소의 확실도 그 자체의 값으로 해도 된다. 예를 들면, 도 2의 출력층의 노드 N31, N32, N33이 재구성 화상의 특정의 화소에 할당되어 있고, 각각의 노드가 "게이트", "확산층", "소자 분리층", 및 "메탈" 중 어느 것으로 라벨 부여된 학습 모델 M을 이용하는 경우를 상정한다. 화상 해석부(31)는 이러한 학습 모델 M을 이용하여 어느 제2 패턴 화상을 대상으로 재구성 처리를 실행한 결과, 노드 N31, N32, N33의 확실도로서 "0.7", "0.2", "0.1"을 취득했을 경우, 재구성 화상의 특정의 화소의 화소값을, 가장 높은 확실도 "0.7"로서 취득해도 되고, 가장 높은 확실도를 가지는 노드 N31의 라벨 "게이트"에 대응하는 값으로서 취득해도 된다. 또, 선단(先端) 디바이스에 있어서 광학적인 콘트라스트를 형성한다고 생각할 수 있는 확산층, 혹은 반대로 소자 분리층에 확실도가 높은 노드 N31을 할당해도 된다.
도 3에는 화상 해석부(31)에 의해서 처리된 화상의 일례를 나타내고 있으며, (a)는 재구성 처리의 대상의 제2 패턴 화상인 LSM 화상 GA1, (b)는 (a)의 LSM 화상 GA1을 대상으로 한 재구성 처리에 의해 생성된 재구성 화상 GB1, (c)는 (a)의 제2 패턴 화상에 대응하는 제1 패턴 화상인 CAD 화상 GC1를, 각각 나타낸다. 이와 같이, LSM 화상 GA1의 저분해능으로 불선명한 부분이 재구성 처리에 의해서 CAD 화상 GC1에 근접하도록 변환되고, 전체적으로 CAD 화상 GC1의 분해능을 본뜬 재구성 화상 GB1이 생성된다. 또한, 화상 해석부(31)에 의해서 생성된 재구성 화상 GB1은 화소마다 취득된 확실도를 이용하여 각 화소가 레벨 분류된다. 예를 들면, 재구성 화상 GB1은 화상 해석부(31)에 의해서, 임계값을 이용하여 확실도가 높은 순으로 3개의 확실도의 레벨의 영역 R1, R2, R3으로 분류된다.
또한, 화상 해석부(31)는 상술한 재구성 처리에 의해서 생성된 재구성 화상 GB1과, 재구성 화상의 기초가 된 제2 패턴 화상의 반도체 디바이스(S) 상의 범위에 대응하는 제1 패턴 화상에 기초하여, 서로의 화상 위치에 관한 위치 맞춤을 패턴 매칭을 적용하여 실행한다. 이 때, 화상 해석부(31)는 재구성 화상 GB1 중 확실도가 높으면 레벨 분류된 영역을 우선적으로 이용하여 위치 맞춤을 실행한다. 예를 들면, 재구성 화상 GB1 중 가장 높은 확실도로 분류된 영역 R1을 이용하여 위치 맞춤해도 되고, 재구성 화상 GB1을 영역 R1, R2, R3 마다 확실도의 레벨에 따라서 가중 부여를 하여 이용하여 위치 맞춤해도 된다. 그리고, 화상 해석부(31)는 위치 맞춤의 결과를 이용하여, 제2 패턴 화상인 LSM 화상 GA1와 동일한 범위를 측정함으로써 발열상 등이 검출된 측정 화상과, 제1 패턴 화상인 CAD 화상 GC1를 중첩하여 표시 장치(25)에 표시시킨다.
다음에, 관찰 시스템(1)에 의해서 실행되는 그리고 반도체 검사 방법의 처리의 절차에 대해서, 도 4 및 도 5를 참조하면서 설명한다. 도 4는 재구성 처리의 학습 모델을 생성하는 사전 학습의 처리의 흐름을 나타내는 순서도, 도 5는 반도체 디바이스(S)의 해석 처리의 흐름을 나타내는 순서도이다.
우선, 도 4를 참조하여, 컴퓨터(19)에 의해서, 유저의 조작 등의 임의의 타이밍에서 재구성 처리의 학습이 개시되면, 컴퓨터(19)에 의해서, CAD 데이터가 외부로부터 복수 취득되고, 그러한 CAD 데이터를 기초로 교사 데이터가 되는 CAD 화상이 제1 패턴 화상으로서 취득되어 기억부(27)에 저장된다(스텝 S01). 혹은, 스텝 S01에서는, 검출기(3), 2차원 카메라(5), 조명 장치(7) 등이 제어됨으로써, 제1 패턴 화상으로서 반도체 디바이스(S)의 광학 화상(예를 들면, LSM 화상)이 복수 취득되어도 된다. 다음에, 컴퓨터(19)에 의해서, 검출기(3), 2차원 카메라(5), 조명 장치(7) 등이 제어됨으로써, 훈련 데이터인 제2 패턴 화상이 복수 취득되어 기억부(27)에 저장된다(스텝 S02).
그 후, 기억부(27)에 저장된 제1 패턴 화상과 제2 패턴 화상의 복수의 조합에 대해서, 컴퓨터(19)의 화상 해석부(31)에 의해, 딥 러닝에 의해 재구성 처리의 학습 모델이 구축된다(스텝 S03). 그 결과, 화상 해석부(31)에 의해, 취득된 학습 모델의 데이터는 기억부(27)에 기억된다(스텝 S04).
도 5를 참조하여, 재구성 처리의 학습 모델의 구축 후의 반도체 디바이스(S)의 해석 처리의 절차를 설명한다. 처음에, 컴퓨터(19)에 의해서, 검출기(3), 2차원 카메라(5), 조명 장치(7) 등이 제어됨으로써, 반도체 디바이스(S)를 대상으로 한 제2 패턴 화상 및 측정 화상이 취득되어 기억부(27)에 저장된다(스텝 S101, 스텝 S102).
다음에, 컴퓨터(19)의 화상 해석부(31)에 의해, 제2 패턴 화상을 대상으로, 기억부(27)에 기억된 학습 모델의 데이터가 참조되어 재구성 처리가 실시됨으로써, 재구성 화상과, 그 재구성 화상의 각 화소에 대응하는 확실도가 취득된다(스텝 S103). 그 후, 화상 처리부(29)에 의해, 제2 패턴 화상과 동일한 반도체 디바이스(S) 상의 범위의 패턴을 나타내는 제1 패턴 화상이 취득되어 기억부(27)에 기억된다(스텝 S104). 그리고, 화상 해석부(31)에 의해, 재구성 화상이 확실도에 의해서 가중 부여됨으로써, 재구성 화상과 제1 패턴 화상의 위치 맞춤이 행해진다. 마지막으로, 화상 해석부(31)에 의해서, 그 위치 맞춤의 결과를 이용하여, 측정 화상이 제1 패턴 화상과 중첩되어 표시 장치(25) 상에 표시된다(스텝 S105).
이상 설명한 본 실시 형태에 따른 관찰 시스템(1)에 의하면, 반도체 디바이스(S)의 패턴을 나타내는 서로 분해능이 상이한 제1 패턴 화상 및 제2 패턴 화상이 취득되고, 제2 패턴 화상이 기계 학습에 의한 학습의 결과에 기초한 재구성 처리에 의해, 제1 패턴 화상의 분해능을 본뜬 재구성 화상으로 변환되고, 그 재구성 화상 중 재구성 처리의 확실도가 높은 영역을 우선적으로 이용하여, 제1 패턴 화상과의 위치 맞춤이 행해진다. 이것에 의해, 패턴의 해상도 등의 경향이 상이한 2개의 패턴 화상을 대상으로 위치 맞춤을 행하는 경우에, 위치 맞춤의 정밀도를 높일 수 있다. 특히, 딥 러닝에 의한 사전의 학습의 결과 구축된 재구성 처리를 실행함으로써, 제2 패턴 화상을 제1 패턴 화상의 분해능에 가까워지도록 효과적으로 변환할 수 있다. 또, 그 재구성 처리에 의해서 취득되는 재구성 화상 중 확실도가 높은 영역을 우선적으로 이용하여 위치 맞춤을 행하고 있다. 그 결과, 제1 패턴 화상과 제2 패턴 화상의 위치 맞춤의 정밀도를 효과적으로 높일 수 있다.
또, 본 실시 형태에서는, 제1 패턴 화상과 재구성 화상의 위치 맞춤시에는, 재구성 처리의 학습 모델에 있어서의 출력층의 노드의 출력값에 기초하는 확실도를 이용하고 있다. 이와 같이 함으로써, 재구성 화상 중에서 제1 패턴 화상에 가깝다고 예측되는 영역을 기초로 위치 맞춤이 되므로, 위치 맞춤의 정밀도를 보다 효과적으로 높일 수 있다.
이상, 본 개시의 다양한 실시 형태에 대해 설명했지만, 본 개시는 상기 실시 형태로 한정되는 것이 아니고, 각 청구항에 기재한 요지를 변경하지 않는 범위에서 변형하거나, 또는 다른 것에 적용한 것이어도 된다.
예를 들면, 상기 실시 형태의 화상 해석부(31)는, 측정 화상과 제1 패턴 화상을 위치 맞춤의 결과를 이용하여 중첩하여 표시시키고 있었지만, 제1 패턴 화상, 혹은 제1 패턴 화상의 기초가 된 데이터만을 표시시켜도 된다. 이 경우, 컴퓨터(19)는 표시된 제1 패턴 화상 혹은 그 기초가 된 데이터 상에서, 위치 맞춤의 결과에 기초하여 광을 조사하는 해석 위치를 설정시키는 기능을 가지고 있어도 된다. 또, 컴퓨터(19)는 반도체 디바이스(S)로부터 검출된 발광 신호 등의 신호를, 위치 맞춤의 결과를 기초로 제1 패턴 화상 혹은 그 기초가 된 데이터에 중첩하여 표시시키는 기능을 가지고 있어도 된다. 이와 같이 분해능이 높은 화상을 표시시킴으로써, 유저에게 있어서 위치의 인식이 용이해진다.
덧붙여, 상기 실시 형태에서 가중 부여에 이용하고 있는 일치도는 딥 러닝에 의해서 재구성된 화상이나 파형의 표시에도 이용할 수 있다. 예를 들면, 도 1에 나타내는 관찰 시스템에서는, DUT에 광을 조사하고, 반사되어 온 광에 포함되는 정보로부터, DUT 내부의 파형을 관찰하는 것도 가능하다. 이 파형은 적산 횟수가 많으면 SN비가 높은 양호한 파형으로서 관찰할 수 있지만, 적산 횟수에 따라 해석 시간이 길어진다. 이 때문에, 적은 적산 횟수로 시인성의 좋은 파형을 표시하기 위해서, 딥 러닝에 의한 파형의 재구성을 적용한다. 그 결과, 적은 적산 횟수의 파형을 고SN비의 파형으로 변환할 수 있다. 그 때, 파형의 시간대마다 확실도을 계산할 수 있기 때문에, 그 결과도 파형에 맞춰 출력된다. 이 확실도를 파형에 겹쳐서 표시한다. 표시는 시간대마다 파형을 나타내는 선의 색을 바꾸거나, 혹은 시간대 자체를 색 구분하여 표시하는 등, 각종의 표시 방법이 가능하다. 이것에 의해서 파형을 해석할 때, 어느 시간대의 펴형인지가 명확하게 된다. 만약, 파형 해석에서 주목해야 할 시간대의 파형의 확실도가 높으면, 그 파형을 해석 결과로서 채용한다. 반대로 확실도가 그 시간대에 별로 높지 않으면, 적산 횟수를 늘려 재차 파형을 취득하는 등, 해석자에게 해석을 진행시키는데 있어서의 판단 기준을 제시할 수 있다.
상기 실시 형태에 있어서는, 기계 학습은 딥 러닝이어도 된다. 이 경우, 패턴의 경향이 상이한 패턴 화상을 대상으로 했을 경우에도, 일방의 패턴 화상을 타방의 패턴 화상의 분해능에 가까워지도록 효과적으로 변환할 수 있다. 그 결과, 위치 맞춤의 정밀도를 보다 높일 수 있다.
또, 확실도는 재구성 처리의 학습 모델에 있어서의 출력층의 노드의 출력값에 기초하는 것이어도 된다. 이 경우, 그 재구성 화상 중에서 제1 패턴 화상에 가깝다고 예측되는 영역을 기초로 위치 맞춤이 되어, 위치 맞춤의 정밀도를 확실하게 높일 수 있다.
또한, 재구성 화상에 대해서 확실도에 따라서 가중 부여를 행한 다음, 재구성 화상과 제1 패턴 화상의 위치 맞춤을 행해도 된다. 이렇게 하면, 그 재구성 화상 중에서 제1 패턴 화상에 가깝다고 예측되는 영역에 가중 부여를 한 다음 위치 맞춤이 되어, 위치 맞춤의 정밀도를 확실하게 높일 수 있다.
여기서, 제1 패턴 화상 혹은 제2 패턴 화상을, 반도체 디바이스를 측정함으로써 취득해도 되고, 제1 패턴 화상 혹은 제2 패턴 화상을, 반도체 디바이스에 관한 CAD 데이터를 기초로 취득해도 된다.
[산업상의 이용 가능성]
실시 형태는 반도체 디바이스를 검사하는 반도체 검사 방법 및 반도체 검사 장치를 사용 용도로 하여, 반도체 디바이스를 대상으로 취득된 패턴 화상을 기초로 정밀도 좋게 위치 맞춤할 수 있는 것이다.
1… 관찰 시스템 3… 검출기
5… 2차원 카메라 19… 컴퓨터
29… 화상 처리부(취득부)
31… 화상 해석부(화상 변환부, 위치 맞춤부)
S… 반도체 디바이스

Claims (12)

  1. 반도체 디바이스의 패턴을 나타내는 제1 패턴 화상을 취득하는 스텝과,
    상기 반도체 디바이스의 패턴을 나타내는, 상기 제1 패턴 화상과는 분해능이 상이한 제2 패턴 화상을 취득하는 스텝과,
    상기 제1 패턴 화상을 교사 데이터로서 이용하여 상기 제2 패턴 화상의 재구성 처리를 기계 학습에 의해서 학습하고, 해당 학습의 결과에 기초한 상기 재구성 처리에 의해, 상기 제2 패턴 화상을 상기 제2 패턴 화상과는 분해능이 상이한 재구성 화상으로 재구성하는 스텝과,
    상기 재구성 화상에 있어서의 상기 재구성 처리에 의해서 확실도가 높다고 계산된 영역과, 제1 패턴 화상에 기초하여, 위치 맞춤을 행하는 스텝을 구비하는 반도체 검사 방법.
  2. 청구항 1에 있어서,
    상기 기계 학습은 딥 러닝인, 반도체 검사 방법.
  3. 청구항 2에 있어서,
    상기 확실도는 재구성 처리의 학습 모델에 있어서의 출력층의 노드의 출력값에 기초하는, 반도체 검사 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 재구성 화상에 대해서 상기 확실도에 따라서 가중 부여를 행한 다음, 상기 재구성 화상과 상기 제1 패턴 화상의 위치 맞춤을 행하는, 반도체 검사 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    제1 패턴 화상 혹은 제2 패턴 화상을, 상기 반도체 디바이스를 측정함으로써 취득하는, 반도체 검사 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    제1 패턴 화상 혹은 제2 패턴 화상을, 상기 반도체 디바이스에 관한 CAD 데이터를 기초로 취득하는, 반도체 검사 방법.
  7. 반도체 디바이스의 패턴을 나타내는 제1 패턴 화상과, 상기 반도체 디바이스의 패턴을 나타내는, 상기 제1 패턴 화상과는 분해능이 상이한 제2 패턴 화상을 취득하는 취득부와,
    상기 제1 패턴 화상을 교사 데이터로서 이용하여 상기 제2 패턴 화상의 재구성 처리를 기계 학습에 의해서 학습하고, 해당 학습의 결과에 기초한 상기 재구성 처리에 의해, 상기 제2 패턴 화상을 상기 제2 패턴 화상과는 분해능이 상이한 재구성 화상으로 재구성하는 화상 변환부와,
    상기 재구성 화상에 있어서의 상기 재구성 처리에 의해서 확실도가 높다고 계산된 영역과, 제1 패턴 화상에 기초하여, 위치 맞춤을 행하는 위치 맞춤부를 구비하는 반도체 검사 장치.
  8. 청구항 7에 있어서,
    상기 기계 학습은 딥 러닝인, 반도체 검사 장치.
  9. 청구항 8에 있어서,
    상기 확실도는 재구성 처리의 학습 모델에 있어서의 출력층의 노드의 출력값에 기초하는, 반도체 검사 장치.
  10. 청구항 7 내지 청구항 9 중 어느 한 항에 있어서,
    상기 위치 맞춤부는 상기 재구성 화상에 대해서 상기 확실도에 따라서 가중 부여를 행한 다음, 상기 재구성 화상과 상기 제1 패턴 화상의 위치 맞춤을 행하는, 반도체 검사 장치.
  11. 청구항 7 내지 청구항 10 중 어느 한 항에 있어서,
    상기 취득부는 제1 패턴 화상 혹은 제2 패턴 화상을, 상기 반도체 디바이스를 측정함으로써 취득하는, 반도체 검사 장치.
  12. 청구항 7 내지 청구항 11 중 어느 한 항에 있어서,
    상기 취득부는 제1 패턴 화상 혹은 제2 패턴 화상을, 상기 반도체 디바이스에 관한 CAD 데이터를 기초로 취득하는, 반도체 검사 장치.
KR1020217030941A 2019-06-03 2020-04-16 반도체 검사 방법 및 반도체 검사 장치 KR20220016030A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-103831 2019-06-03
JP2019103831 2019-06-03
PCT/JP2020/016753 WO2020246150A1 (ja) 2019-06-03 2020-04-16 半導体検査方法及び半導体検査装置

Publications (1)

Publication Number Publication Date
KR20220016030A true KR20220016030A (ko) 2022-02-08

Family

ID=73652093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217030941A KR20220016030A (ko) 2019-06-03 2020-04-16 반도체 검사 방법 및 반도체 검사 장치

Country Status (8)

Country Link
US (1) US20220301135A1 (ko)
EP (1) EP3958210A4 (ko)
JP (1) JP7413376B2 (ko)
KR (1) KR20220016030A (ko)
CN (1) CN113966524A (ko)
SG (1) SG11202111977XA (ko)
TW (1) TW202101292A (ko)
WO (1) WO2020246150A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220067525A1 (en) * 2020-08-25 2022-03-03 Nvidia Corporation Techniques for pruning neural networks
JP2022135215A (ja) * 2021-03-05 2022-09-15 株式会社日立ハイテク 学習器の学習方法、及び画像生成システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015098342A (ja) 2013-11-19 2015-05-28 株式会社エンプラス 密閉容器および密閉容器セット
US20180293346A1 (en) 2017-04-07 2018-10-11 Fei Company Alignment of cad data to images in high resolution optical fault analysis

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1390814A2 (en) 2001-05-30 2004-02-25 Nptest, Inc. Sub-resolution alignment of images
JP2009162718A (ja) 2008-01-10 2009-07-23 Olympus Corp 基板検査装置および検査領域設定方法
WO2015098342A1 (ja) 2013-12-26 2015-07-02 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
US9965901B2 (en) 2015-11-19 2018-05-08 KLA—Tencor Corp. Generating simulated images from design information
US11205119B2 (en) * 2015-12-22 2021-12-21 Applied Materials Israel Ltd. Method of deep learning-based examination of a semiconductor specimen and system thereof
US10648924B2 (en) 2016-01-04 2020-05-12 Kla-Tencor Corp. Generating high resolution images from low resolution images for semiconductor applications
US10395356B2 (en) * 2016-05-25 2019-08-27 Kla-Tencor Corp. Generating simulated images from input images for semiconductor applications
US10733744B2 (en) * 2017-05-11 2020-08-04 Kla-Tencor Corp. Learning based approach for aligning images acquired with different modalities
JP6957197B2 (ja) * 2017-05-17 2021-11-02 キヤノン株式会社 画像処理装置および画像処理方法
JP7002949B2 (ja) 2018-01-22 2022-01-20 株式会社日立ハイテク 画像評価方法及び画像評価装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015098342A (ja) 2013-11-19 2015-05-28 株式会社エンプラス 密閉容器および密閉容器セット
US20180293346A1 (en) 2017-04-07 2018-10-11 Fei Company Alignment of cad data to images in high resolution optical fault analysis

Also Published As

Publication number Publication date
EP3958210A4 (en) 2023-05-03
US20220301135A1 (en) 2022-09-22
WO2020246150A1 (ja) 2020-12-10
TW202101292A (zh) 2021-01-01
EP3958210A1 (en) 2022-02-23
JPWO2020246150A1 (ko) 2020-12-10
SG11202111977XA (en) 2021-11-29
CN113966524A (zh) 2022-01-21
JP7413376B2 (ja) 2024-01-15

Similar Documents

Publication Publication Date Title
JP6718534B2 (ja) 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
US10928448B2 (en) Automated scan chain diagnostics using emission
KR20220016030A (ko) 반도체 검사 방법 및 반도체 검사 장치
US10983162B2 (en) Semiconductor device inspection method and semiconductor device inspection device
US20220206063A1 (en) Semiconductor device examination method and semiconductor device examination device
US20190212252A1 (en) Semiconductor device inspection method and semiconductor device inspection apparatus
US9958502B2 (en) Defect isolation methods and systems
TWI794300B (zh) 解析方法、解析裝置、解析程式以及記錄解析程式之記錄媒體
US20200333134A1 (en) Optical measurement method, optical measurement device, optical measurement program, and recording medium for recording optical measurement program
WO2020246149A1 (ja) 半導体検査装置及び半導体検査方法
JP6961846B1 (ja) Ｅｕｖマスク検査装置、ｅｕｖマスク検査方法、ｅｕｖマスク検査プログラム及びｅｕｖマスク検査システム
US20230206422A1 (en) Semiconductor inspecting method and semiconductor inspecting device