KR20220014212A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220014212A
KR20220014212A KR1020200094020A KR20200094020A KR20220014212A KR 20220014212 A KR20220014212 A KR 20220014212A KR 1020200094020 A KR1020200094020 A KR 1020200094020A KR 20200094020 A KR20200094020 A KR 20200094020A KR 20220014212 A KR20220014212 A KR 20220014212A
Authority
KR
South Korea
Prior art keywords
data
write data
size
data area
write
Prior art date
Application number
KR1020200094020A
Other languages
English (en)
Inventor
하찬호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200094020A priority Critical patent/KR20220014212A/ko
Priority to US17/156,450 priority patent/US11537316B2/en
Priority to CN202110369786.4A priority patent/CN114003166A/zh
Publication of KR20220014212A publication Critical patent/KR20220014212A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 보다 구체적으로 저장 장치 및 그 동작 방법에 관한 것이다. 일 실시 예에 따른 저장 장치는, 복수의 시퀀셜 데이터 영역들 및 임시 데이터 영역을 포함하는 메모리 장치, 및 호스트로부터 쓰기 데이터에 대응되는 제1 쓰기 요청 및 연속하는 논리 어드레스들을 수신하고, 쓰기 데이터를 메모리 장치에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 쓰기 데이터의 크기가 미리 설정된 기준 크기보다 작은지 여부에 따라 쓰기 데이터를 복수의 시퀀셜 데이터 영역들 중 제1 쓰기 요청에 포함된 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역 또는 임시 데이터 영역 중 어느 하나에 저장하도록 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 호스트의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치(Volatile Memory)와 비휘발성 메모리 장치(Non Volatile Memory)로 구분될 수 있다.
휘발성 메모리 장치는 전원으로부터 전력을 공급받는 동안에만 데이터를 저장할 수 있다. 만약, 전력 공급이 차단되면 휘발성 메모리 장치에 저장된 데이터는 소멸될 수 있다. 휘발성 메모리 장치에는 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 포함될 수 있다.
비휘발성 메모리 장치는, 전원의 전력이 차단되더라도 데이터가 소멸되지 않는 메모리 장치일 수 있다. 비휘발성 메모리 장치에는 롬(Read Only Memory; ROM), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 포함될 수 있다.
본 발명의 실시 예는 더미 데이터와 쓰기 데이터를 구분하는 로직 없이 리드 동작을 수행함으로써 리드 동작의 속도를 개선할 수 있는 저장 장치를 제공한다.
본 발명의 일 실시 예에 따른 저장 장치는, 복수의 시퀀셜 데이터 영역들 및 임시 데이터 영역을 포함하는 메모리 장치, 호스트로부터 수신된 쓰기 데이터를 임시 저장하는 버퍼 메모리, 및 호스트로부터 쓰기 데이터에 대응되는 제1 쓰기 요청 및 연속하는 논리 어드레스들을 수신하고, 쓰기 데이터를 메모리 장치에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 쓰기 데이터의 크기가 미리 설정된 기준 크기보다 작은지 여부에 따라 쓰기 데이터를 복수의 시퀀셜 데이터 영역들 중 제1 쓰기 요청에 포함된 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역 또는 임시 데이터 영역 중 어느 하나에 저장하도록 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 저장 장치는, 시퀀셜 데이터 영역 및 임시 데이터 영역을 포함하는 메모리 장치, 호스트로부터 수신된 쓰기 데이터를 임시 저장하는 버퍼 메모리, 및 호스트로부터 쓰기 데이터에 대응되는 쓰기 요청 및 연속하는 논리 어드레스들을 수신하고, 쓰기 데이터를 메모리 장치에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 쓰기 데이터를 임시 데이터 영역에 저장하도록 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고, 쓰기 데이터의 크기는, 메모리 장치가 수행하는 한 번의 프로그램 동작에 따라 메모리 장치에 저장되는 데이터의 크기에 대응되는 프로그램 단위 크기보다 작을 수 있다.
본 발명의 또 다른 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 복수의 시퀀셜 데이터 영역들 및 임시 데이터 영역을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서 호스트로부터 복수의 시퀀셜 데이터 영역들 중 어느 하나의 시퀀셜 데이터 영역에 대응되는 데이터, 연속하는 논리 어드레스들을 포함하는 논리 어드레스 그룹 및 쓰기 요청을 수신하는 단계 및 데이터의 크기가 미리 설정된 기준 크기보다 작은지 여부에 따라 쓰기 데이터를 시퀀셜 데이터 영역 및 임시 데이터 영역 중 어느 하나에 저장하도록 메모리 장치를 제어하는 단계를 포함할 수 있다.
본 기술에 따르면, 더미 데이터와 쓰기 데이터를 구분하는 로직 없이 리드 동작을 수행함으로써 리드 동작의 속도를 개선하는 저장 장치가 제공된다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 영역을 설명하기 위한 도면이다.
도 4 내지 도 6은 본 발명의 일 실시 예에 따른 맵핑 테이블들을 설명하기 위한 도면이다.
도 7은 기준 크기보다 작은 크기의 쓰기 데이터를 버퍼 메모리에 저장하는 실시 예를 설명하기 위한 도면이다.
도 8은 기준 크기보다 작은 크기의 쓰기 데이터를 시퀀셜 데이터 영역에 저장하는 실시 예를 설명하기 위한 도면이다.
도 9는 기준 크기보다 작은 크기의 쓰기 데이터를 임시 데이터 영역에 저장하는 실시 예를 설명하기 위한 도면이다.
도 10은 임시 데이터 영역에 저장된 쓰기 데이터를 버퍼 메모리에 로드하는 실시 예를 설명하기 위한 도면이다.
도 11은 기준 크기에 대응되는 쓰기 데이터를 시퀀셜 데이터 영역에 저장하는 실시 예를 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 시스템은 PC(personal computer), 데이터 센터(data center), 기업형 데이터 저장 시스템, DAS(direct attached storage)를 포함하는 데이터 처리 시스템, SAN(storage area network)을 포함하는 데이터 처리 시스템, NAS(network attached storage)를 포함하는 데이터 처리 시스템 등으로 구현될 수 있다.
스토리지 시스템은 저장 장치(1000)와 호스트(400)를 포함할 수 있다.
저장 장치(1000)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(400)의 요청에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(1000)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(1000)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털 카드(secure digital card), USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnect) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(1000)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(1000)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
저장 장치(1000)는 메모리 장치(100), 메모리 컨트롤러(200), 및 버퍼 메모리(300)를 포함할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀들(미도시) 중 어드레스에 의해 선택된 메모리 셀을 액세스할 수 있다. 메모리 장치(100)는 어드레스에 의해 선택된 메모리 셀에 대해 커맨드가 지시하는 동작을 수행할 수 있다.
커맨드는, 예를 들어 프로그램 커맨드, 리드 커맨드, 또는 이레이즈 커맨드일 수 있고, 커맨드가 지시하는 동작은 예를 들어, 프로그램 동작(또는 쓰기 동작), 리드 동작, 또는 소거 동작일 수 있다.
예를 들면, 메모리 장치(100)는 프로그램 커맨드, 어드레스 및 데이터를 수신하고, 어드레스에 의해 선택된 메모리 셀에 데이터를 프로그램할 수 있다. 여기서, 선택된 메모리 셀에 프로그램될 데이터는 쓰기 데이터로 정의될 수 있다.
예를 들면, 메모리 장치(100)는 리드 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이(미도시) 중 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 수 있다. 메모리 장치(100)에 저장된 데이터들 중 선택된 영역으로부터 리드될 데이터는 리드 데이터로 정의될 수 있다.
예를 들면, 메모리 장치(100)는 이레이즈 커맨드 및 어드레스를 수신하고, 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 수 있다.
예시적으로, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노어 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory), 스핀주입 자화반전 메모리(spin transfer torque random access memory) 등으로 구현될 수 있다.
본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)는 낸드 플래시 메모리인 것으로 가정한다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라 쓰기 데이터를 저장하거나, 저장된 리드 데이터를 읽고 리드 데이터를 메모리 컨트롤러(200)에 제공할 수 있다.
메모리 장치(100)는 적어도 하나의 플레인(plane)을 포함할 수 있다. 하나의 플레인은 쓰기 데이터를 저장하는 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀 어레이는 복수의 시퀀셜 데이터 영역(111)들, 임시 데이터 영역(112), 및 메타 데이터 영역(113)을 포함할 수 있다.
시퀀셜 데이터 영역(111)은 호스트(400)가 제공하는 논리 어드레스 그룹에 대응되는 쓰기 데이터를 관리하기 위해 정의된 논리적 영역일 수 있다. 시퀀셜 데이터 영역(111)에는 미리 설정된 기준 크기에 대응되는 크기를 갖는 쓰기 데이터가 저장될 수 있다.
하나의 시퀀셜 데이터 영역(111)은 적어도 하나의 논리 어드레스 그룹에 대응될 수 있다. 시퀀셜 데이터 영역(111)의 개수는 복수일 수 있으며, 복수의 시퀀셜 데이터 영역(111)들은 복수의 논리 어드레스 그룹들에 각각 대응되는 영역들일 수 있다. 논리 어드레스 그룹은 호스트(400)가 제공할 논리 어드레스들 중 연속하는 논리 어드레스들을 포함하는 그룹일 수 있다. 여기서, 연속하는 논리 어드레스들은 논리 어드레스의 번호가 연속적인 것을 의미할 수 있다. 예를 들면, 논리 어드레스 1, 2는 연속하는 논리 어드레스들일 수 있고, 논리 어드레스 7, 8, 9도 연속하는 논리 어드레스들일 수 있다. 여기서, 연속되는 논리 어드레스들의 개수는 전술한 예시들에 한정되는 것은 아니다.
시퀀셜 데이터 영역(111)에 복수의 메모리 블록(미도시)들이 할당될 수 있다. 메모리 블록은 데이터를 지우는 소거 동작을 수행하는 단위일 수 있다.
메모리 블록은 복수의 페이지(미도시)들을 포함할 수 있다. 페이지는 쓰기 데이터를 저장하는 프로그램 동작 또는 저장된 리드 데이터를 읽는 리드 동작을 수행하는 단위일 수 있다.
임시 데이터 영역(112)은, 미리 설정된 기준 크기 미만의 크기를 갖는 쓰기 데이터가 저장되는 영역일 수 있다. 임시 데이터 영역(112)은 복수의 메모리 블록을 포함할 수 있다.
메타 데이터 영역(113)은, 호스트(400)가 제공하는 쓰기 데이터에 대한 메타 데이터가 저장되도록 할당된 영역일 수 있다. 메타 데이터 영역(113)은 시퀀셜 데이터 영역(111)에 저장된 데이터의 맵 데이터가 저장되도록 할당된 영역일 수 있다. 또는 메타 데이터 영역(113)은 임시 데이터 영역(112)에 저장된 데이터의 맵 데이터가 저장되도록 할당된 영역일 수 있다. 메타 데이터 영역(113)은 복수의 메모리 블록을 포함할 수 있다.
맵 데이터는 연속하는 논리 어드레스들과 시퀀셜 데이터 영역(111)의 맵핑 관계를 나타내는 데이터일 수 있다. 또는 맵 데이터는 논리 어드레스와 시퀀셜 데이터 영역(111)에 할당된 메모리 블록의 물리 어드레스 간의 맵핑 관계를 나타내는 데이터일 수 있다. 또는 맵 데이터는 연속하는 논리 어드레스들과 임시 데이터 영역(112)에 포함된 페이지들의 물리 어드레스들 간의 맵핑 관계를 나타내는 데이터일 수 있다.
메모리 컨트롤러(200)는 저장 장치(1000)의 전반적인 동작을 제어할 수 있다.
저장 장치(1000)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 펌웨어는 호스트 인터페이스 레이어(Host Interface Layer), 플래시 변환 레이어(Flash Translation Layer), 및 플래시 인터페이스 레이어(Flash Interface Layer)를 포함할 수 있다.
호스트 인터페이스 레이어는 호스트(400)와 메모리 컨트롤러(200)간의 동작을 제어할 수 있다.
플래시 변환 레이어는 호스트(400)로부터 제공되는 논리 어드레스를 물리 어드레스로 변환할 수 있다. 이를 위하여, 메모리 컨트롤러(200)는 논리 어드레스와 물리 어드레스 간의 대응 관계인 맵 데이터를 저장할 수 있다.
플래시 인터페이스 레이어는 메모리 컨트롤러(200)와 메모리 장치(100) 간의 통신을 제어할 수 있다.
메모리 컨트롤러(200)는 호스트(400)의 쓰기 요청, 리드 요청, 및 소거 요청에 응답하여 프로그램 동작, 리드 동작 및 소거 동작을 각각 수행하도록 메모리 장치(100)를 제어할 수 있다.
프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 어드레스, 및 쓰기 데이터를 메모리 장치(100)에 제공할 수 있다.
리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다.
소거 동작 시, 메모리 컨트롤러(200)는 이레이즈 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 컨트롤러(200)는 호스트(400)로부터 제공된 요청과 무관하게 자체적으로 커맨드, 어드레스, 및 데이터를 생성할 수 있다. 메모리 컨트롤러(200)는 자체적으로 생성한 커맨드, 어드레스, 및 데이터를 메모리 장치(100)에 전송할 수 있다.
예를 들면, 메모리 컨트롤러(200)는 배경 동작을 수행하기 위한 커맨드, 어드레스, 및 데이터를 생성할 수 있다. 그리고, 메모리 컨트롤러(200)는 커맨드, 어드레스, 및 데이터를 메모리 장치(100)로 제공할 수 있다.
배경 동작은, 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim) 또는 가비지 컬렉션(garbage collection) 중 적어도 하나일 수 있다.
웨어 레벨링은 메모리 블록들의 소거 횟수를 저장하고, 가장 낮은 소거 횟수의 메모리 블록에 데이터를 프로그램하는 동작을 의미할 수 있다.
리드 리클레임은 메모리 블록에 저장된 데이터에서 정정 불가 에러(Uncorrectable Error)가 발생하기 전에 메모리 블록에 저장된 데이터를 다른 메모리 블록으로 이동시키는 동작을 의미할 수 있다.
가비지 컬렉션은 메모리 블록들 중 배드 블록(bad block)에 포함된 유효 데이터를 프리 블록(free block)에 복사하고, 배드 블록에 포함된 무효 데이터를 소거하는 동작을 의미할 수 있다.
메모리 컨트롤러(200)는 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙(interleaving) 방식에 따라 제어할 수 있다.
인터리빙 방식은 둘 이상의 메모리 장치(100)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다. 일 실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 쓰기 데이터, 쓰기 데이터에 대응되는 쓰기 요청 및 연속하는 논리 어드레스들을 수신할 수 있다. 메모리 컨트롤러(200)는 쓰기 데이터를 메모리 장치(100)에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 쓰기 데이터의 크기가 미리 설정된 기준 크기보다 작은지 여부에 따라 쓰기 데이터를 복수의 시퀀셜 데이터 영역들 중 쓰기 요청에 포함된 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111) 또는 임시 데이터 영역(112) 중 어느 하나에 저장하도록 메모리 장치(100)를 제어할 수 있다.
시퀀셜 데이터 영역(111)은 존(zone)으로 명명될 수 있다. 시퀀셜 데이터 영역(111)은 호스트(400)의 요청에 따라 오픈 상태, 클로즈드 상태를 가질 수 있다.
예를 들어, 호스트(400)가 시퀀셜 데이터 영역(111)을 오픈할 것을 요청하는 매니지 커맨드(또는 존 오픈 요청)를 저장 장치(1000)에 제공하고, 메모리 컨트롤러(200)는 매니지 커맨드에 응답하여 시퀀셜 데이터 영역을 오픈할 수 있다. 여기서 존 오픈 요청은 해당 시퀀셜 데이터 영역에 대응되는 논리 어드레스 그룹에 대한 맵핑 테이블을 생성할 것을 요청하는 것이고, 시퀀셜 데이터 영역을 오픈한다는 것은 해당 시퀀셜 데이터 영역에 대응되는 논리 어드레스 그룹에 대한 맵핑 테이블을 생성하는 것일 수 있다. 본 명세서에서 시퀀셜 데이터 영역(111)을 오픈할 것을 요청하는 매니지 커맨드, 존 오픈 요청은 같은 의미일 수 있다.
예를 들어, 호스트(400)가 시퀀셜 데이터 영역을 클로징할 것을 요청하는 매니지 커맨드(또는 존 클로즈 요청)를 저장 장치(1000)에 제공하고, 메모리 컨트롤러(200)는 매니지 커맨드에 응답하여 시퀀셜 데이터 영역의 상태를 클로즈드 상태로 변경할 수 있다. 여기서 존 클로즈 요청은 해당 시퀀셜 데이터 영역에 대한 존 오픈 요청이 입력되기 전까지는 해당 시퀀셜 데이터 영역에 대한 쓰기 요청을 하지 않을 것임을 나타내는 요청일 수 있고, 시퀀셜 데이터 영역을 클로징한다는 것은 해당 시퀀셜 데이터 영역에 대한 존 오픈 요청이 저장 장치(1000)에 입력되기 전까지 해당 시퀀셜 데이터 영역에 쓰기 동작이 수행되지 않는 것일 수 있다. 본 명세서에서 시퀀셜 데이터 영역(111)을 클로징할 것을 요청하는 매니지 커맨드, 존 클로즈 요청은 같은 의미일 수 있다.
예시적으로, 이벤트는 저장 장치(1000)에 제공되는 전력의 공급이 중단되는 서든 파워 오프(sudden power off)일 수 있다. 또는 이벤트는 호스트(400)로부터 제공되는 플러쉬 요청이 저장 장치(1000)에 제공되는 것일 수 있다. 여기서 플러쉬 요청은 버퍼 메모리(300)에 저장된 쓰기 데이터를 메모리 장치(100)에 제공할 것을 지시하는 것일 수 있다. 또는 이벤트는 호스트(400)로부터 존 클로즈 요청이 저장 장치(1000)에 제공되는 것일 수 있다.
버퍼 메모리(300)는 호스트(400)가 제공하는 데이터를 임시 저장할 수 있다. 또는 버퍼 메모리(300)는 메모리 장치(100)로부터 제공된 데이터를 임시 저장할 수 있다. 이를 위하여, 버퍼 메모리(300)는 시퀀셜 버퍼들을 포함할 수 있다.
일 실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 제공된 쓰기 데이터를 시퀀셜 버퍼들 중 쓰기 데이터의 논리 어드레스에 대응되는 시퀀셜 버퍼에 저장할 수 있다. 메모리 컨트롤러(200)는, 쓰기 데이터를 미리 설정된 기준 크기 단위로 복수의 시퀀셜 데이터 영역들 중 시퀀셜 버퍼에 대응되는 시퀀셜 데이터 영역에 저장하도록 메모리 장치(100)를 제어할 수 있다.
버퍼 메모리(300)는 논리 어드레스와 물리 어드레스 간의 대응 관계인 맵 데이터를 포함하는 맵핑 테이블을 저장할 수 있다. 이를 위하여, 버퍼 메모리(300)는 복수의 맵핑 테이블들을 저장하기 위한 맵 버퍼(미도시)를 포함할 수 있다.
버퍼 메모리(300)는 도 1에 도시된 바와 같이 메모리 컨트롤러(200)의 외부에 존재할 수 있다. 또는 도시되지 않았지만 버퍼 메모리(300)는 메모리 컨트롤러(200)에 포함될 수 있다.
예시적으로, 버퍼 메모리(300)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory), 스핀주입 자화반전 메모리(spin transfer torque random access memory) 중 어느 하나로 구현될 수 있다.
호스트(400)는 인터페이스(미도시)를 통하여 저장 장치(1000)와 통신할 수 있다.
인터페이스는 SATA(serial advanced technology attachment) 인터페이스, SATAe(SATA express) 인터페이스, SAS(serial attached small computer system interface) 인터페이스, PCIe(peripheral component interconnect express) 인터페이스, NVMe(non-volatile memory Express) 인터페이스, AHCI(advanced host controller interface) 인터페이스, 또는 멀티미디어 카드(multimedia card) 인터페이스로 구현될 수 있다. 하지만, 이에 한정되는 것은 아니다.
호스트(400)는 저장 장치(1000)에 쓰기 데이터를 저장하거나, 저장 장치(1000)에 저장된 리드 데이터를 획득하기 위해 저장 장치(1000)와 통신할 수 있다.
일 실시 예에서, 호스트(400)는 저장 장치(1000)에 쓰기 데이터를 저장할 것을 요청하는 쓰기 요청을 저장 장치(1000)에 제공할 수 있다. 또한, 호스트(400)는 쓰기 요청, 쓰기 데이터, 및 쓰기 데이터를 식별하기 위한 논리 어드레스를 저장 장치(1000)에 제공할 수 있다.
저장 장치(1000)는 호스트(400)로부터 제공된 쓰기 요청에 응답하여, 호스트(400)가 제공한 쓰기 데이터를 메모리 장치(100)에 저장하고, 저장이 완료되었다는 응답을 호스트(400)에 제공할 수 있다.
일 실시 예에서, 쓰기 요청에 시퀀셜 데이터 영역 정보가 포함될 수 있다.
일 실시 예에서, 호스트(400)는 매니지 커맨드를 저장 장치(1000)에 제공할 수 있다. 매니지 커맨드는 데이터가 프로그램되는 프리 블록을 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(110)에 할당할 것을 명령하는 오픈 커맨드일 수 있다. 또는 매니지 커맨드는 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(110)에 프리 블록의 할당을 종료(interrupt)할 것을 명령하는 클로즈 커맨드일 수 있다. 이에 대한 설명은 도 8 내지 12를 참조하여 후술한다.
일 실시 예에서, 호스트(400)는 저장 장치(1000)에 저장된 데이터를 호스트(400)에 제공할 것을 요청하는 리드 요청을 저장 장치(1000)에 제공할 수 있다. 또한, 호스트(400)는 리드 요청 및 리드 어드레스를 저장 장치(1000)에 제공할 수 있다.
저장 장치(1000)는 호스트(400)로부터 제공된 리드 요청에 응답하여, 호스트(400)가 제공한 리드 어드레스에 대응되는 리드 데이터를 메모리 장치(100)로부터 리드하고, 리드 데이터를 리드 요청에 대한 응답(response)으로써 호스트(400)에 제공할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120), 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(미도시)을 포함할 수 있다.
메모리 블록들 각각은 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLn; n은 양의 정수)에 연결될 수 있다.
로컬 라인들(LL)은 메모리 블록들 각각에 연결될 수 있다.
도시되지 않았지만, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 제1 셀렉트 라인, 및 제2 셀렉트 라인들 사이에 배열된 복수의 워드 라인들(word lines)을 포함할 수 있다.
도시되지 않았지만, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들(dummy lines), 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들, 및 파이프 라인들(pipe lines)을 더 포함할 수 있다.
비트 라인들(BL1~BLn)은 메모리 블록들에 공통으로 연결될 수 있다.
메모리 블록들은 2차원 또는 3차원 구조로 구현될 수 있다.
예를 들면, 2차원 구조의 메모리 블록들에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다.
예를 들면, 3차원 구조의 메모리 블록들에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로(120)는 전압 생성부(voltage generator; 121), 로우 디코더(row decoder; 122), 페이지 버퍼 그룹(page buffer group; 123), 컬럼 디코더(column decoder; 124), 입출력(input/output) 회로(I/O circuit; 125) 및 센싱 회로(sensing circuit; 126)를 포함할 수 있다.
전압 생성부(121)는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성부(121)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LL)을 선택적으로 디스차지(discharge)할 수 있다. 예를 들면, 전압 생성부(121)는 제어 로직(130)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 턴-온 전압, 리드 전압, 소거 전압, 및 소스 라인 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(121)는 외부 전원 전압을 레귤레이팅(regulating)하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(121)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(121)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 생성부(121)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 로우 디코더(122)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
로우 디코더(122)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 로컬 라인들(LL)에 전달할 수 있다. 동작 전압들(Vop)은, 로컬 라인들(LL)을 통해, 선택된 메모리 블록에 전달될 수 있다.
예를 들어, 프로그램 동작 시, 로우 디코더(122)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시, 로우 디코더(122)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
리드 동작 시, 로우 디코더(122)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
소거 동작 시, 로우 디코더(122)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(122)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
페이지 버퍼 그룹(123)은 제1 내지 제n 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제어 로직 (130)의 제어에 응답하여 동작할 수 있다.
구체적으로 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 동작 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
프로그램 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 컬럼 디코더(124) 및 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인에 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인에 연결된 메모리 셀의 문턱 전압은 유지될 것이다.
검증 동작 시에, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 저장된 데이터를 센싱할 수 있다.
리드 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 센싱하고, 센싱된 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력할 수 있다.
소거 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작 또는 검증 동작 시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용비트(VRY_BIT<#>)를 출력하여 주변 회로(120)을 제어할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 영역을 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 메모리 영역(10)은 시퀀셜 데이터 영역(111), 임시 데이터 영역(112), 및 메타 데이터 영역(113)을 포함할 수 있다.
시퀀셜 데이터 영역(111), 임시 데이터 영역(112), 및 메타 데이터 영역(113) 각각은 복수의 메모리 블록을 포함할 수 있다.
일 실시 예에서, 시퀀셜 데이터 영역(111)은 메모리 장치(100)의 제1 플레인(Plane1)에 포함된 복수의 메모리 블록들(MB1_1, MB1_2)과 메모리 장치(100)의 제2 플레인(Plane2)에 포함된 복수의 메모리 블록들(MB2_1, MB2_2)을 포함할 수 있다.
시퀀셜 데이터 영역(111)에 포함된 복수의 메모리 블록들(MB1_1, MB1_2, MB2_1 및 MB2_2)에 기준 크기에 대응되는 쓰기 데이터가 저장될 수 있다.
일 실시 예에서, 임시 데이터 영역(112)은 메모리 장치(100)의 제1 플레인(Plane1)에 포함된 복수의 메모리 블록들(TMB1_1, TMB1_2)과 메모리 장치(100)의 제2 플레인(Plane2)에 포함된 복수의 메모리 블록들(TMB2_1, TMB2_2)을 포함할 수 있다.
일 실시 예에서, 메타 데이터 영역(113)은 메모리 장치(100)의 제1 플레인(Plane1)에 포함된 복수의 메모리 블록들(MMB1_1, MMB1_2)과 메모리 장치(100)의 제2 플레인(Plane2)에 포함된 복수의 메모리 블록들(MMB2_1, MMB2_2)을 포함할 수 있다.
도 3에 도시된 플레인들, 메모리 블록들, 시퀀셜 데이터 영역(111)들, 임시 데이터 영역(112)들, 및 메타 데이터 영역(113)들의 개수는 본 발명의 실시 예를 설명하기 위한 것이므로, 메모리 장치(100)에 따라 다를 수 있다.
도 4 내지 도 6은 본 발명의 일 실시 예에 따른 맵핑 테이블들을 설명하기 위한 도면이다.
도 4를 참조하면, 제1 맵핑 테이블(MAP1)은 복수의 논리 어드레스 그룹들과 복수의 시퀀셜 데이터 영역들 간의 매핑 관계에 관한 맵 데이터를 포함할 수 있다. 또는 제1 맵핑 테이블(MAP1)은 연속하는 논리 어드레스(LBA)들과 시퀀셜 데이터 영역(MR)들의 대응 관계인 맵 데이터를 포함할 수 있다.
예를 들면, LBA1~13을 포함하는 논리 어드레스 그룹은 제1 시퀀셜 데이터 영역(MR1_1)에 대응될 수 있다. LBA14~25를 포함하는 다른 논리 어드레스 그룹도 제1 시퀀셜 데이터 영역(MR1_1)에 대응될 수 있다. 즉, LBA1~25를 포함하는 논리 어드레스 그룹은 제1 시퀀셜 데이터 영역(MR1_1)에 대응될 수 있다.
예를 들면, LBA26~37을 포함하는 논리 어드레스 그룹은 제2 시퀀셜 데이터 영역(MR1_2)에 대응될 수 있다. LBA38~50을 포함하는 다른 논리 어드레스 그룹도 제2 시퀀셜 데이터 영역(MR1_2)에 대응될 수 있다. 즉, LBA26~50를 포함하는 논리 어드레스 그룹은 제2 시퀀셜 데이터 영역(MR1_2)에 대응될 수 있다.
예를 들면, LBA51~75를 포함하는 논리 어드레스 그룹은 제3 시퀀셜 데이터 영역(MR1_3)에 대응될 수 있고, LBA76~100를 포함하는 논리 어드레스 그룹은 제4 시퀀셜 데이터 영역(MR1_4)에 대응될 수 있다.
도 4에 도시된 바와 같이, 연속하는 논리 어드레스들은 본 실시예의 이해를 돕기 위한 것일 뿐, 이에 한정되는 것은 아니다.
도 5를 참조하면, 제2 맵핑 테이블(MAP2)은 논리 어드레스(LBA)들과 시퀀셜 데이터 영역(111)의 제1 물리 어드레스(PBA1) 간의 대응 관계인 맵 데이터를 포함할 수 있다. 여기서, 도 5에 도시된 시퀀셜 데이터 영역(111)의 제1 물리 어드레스(PBA1)는 시퀀셜 데이터 영역(111)에 포함된 적어도 하나의 메모리 블록에 대한 물리 어드레스를 의미할 수 있다.
예를 들면, LBA1은 PBA1_1에 대응될 수 있고, LBA2는 PBA1_2에 대응될 수 있고, LBA3은 PBA1_3에 대응될 수 있으며, LBA4는 PBA1_4에 대응될 수 있다. 하지만, 이에 한정되는 것은 아니다.
호스트(400)가 시퀀셜 데이터 영역 정보가 포함된 쓰기 요청, 논리 어드레스 그룹, 및 데이터를 저장 장치(1000)에 제공하면, 메모리 컨트롤러(200)는, 제1 맵핑 테이블(MAP1) 및 제2 매핑 테이블(MAP2)을 참조하여 쓰기 데이터를 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111)에 저장하도록 메모리 장치(100)를 제어할 수 있다.
도 5를 참조하면, 제2 맵핑 테이블(MAP2)은 논리 어드레스(LBA)와 제1 물리 어드레스(PBA1) 간의 대응 관계인 맵 데이터를 포함할 수 있다. 여기서, 도 5에 도시된 제1 물리 어드레스(PBA1)는 복수의 시퀀셜 데이터 영역들 중 어느 하나의 시퀀셜 데이터 영역(111)에 포함된 적어도 하나의 메모리 블록에 대한 물리 어드레스를 의미할 수 있다.
도 6을 참조하면, 제3 맵핑 테이블(MAP3)은 논리 어드레스(LBA)와 임시 데이터 영역(112)의 제2 물리 어드레스(PBA2) 간의 대응 관계인 맵 데이터를 포함할 수 있다. 여기서, 도 6에 도시된 임시 데이터 영역(112)의 제2 물리 어드레스(PBA2)는 임시 데이터 영역(112)에 포함된 페이지에 대한 물리 어드레스를 의미할 수 있다.
예를 들면, LBA 1은 PBA2_1에 대응될 수 있고, LBA 2는 PBA2_2에 대응될 수 있으며, LBA 3은 PBA2_3에 대응될 수 있고, LBA4는 PBA2_4에 대응될 수 있다. 하지만, 이에 한정되는 것은 아니다.
메모리 컨트롤러(200)는 제1 맵핑 테이블(MAP1) 및 제3 맵핑 테이블(MAP3)을 참조하여 기준 크기 미만의 크기를 갖는 쓰기 데이터들을 임시 데이터 영역(112)에 저장하도록 메모리 장치(100)를 제어할 수 있다.
도 7은 기준 크기보다 작은 크기의 쓰기 데이터를 버퍼 메모리에 저장하는 실시 예를 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 컨트롤러(200)는, 호스트(400)로부터 논리 어드레스 그룹과, 쓰기 데이터(DATA1~m, m은 n보다 작은 양의 정수), 쓰기 요청(REQ), 및 매니지 커맨드(MR MNG CMD)를 수신할 수 있다.
논리 어드레스 그룹은 연속하는 논리 어드레스들(LBA1~k, k는 양의 정수)를 포함할 수 있다. 도 7에 도시된 논리 어드레스들(LBA1~k)은 본 발명의 실시 예를 설명하기 위한 예시일 뿐 이에 한정되는 것은 아니다.
일 실시 예에서, 쓰기 요청(REQ)은 시퀀셜 데이터 영역 정보(미도시)를 포함할 수 있다. 시퀀셜 데이터 영역은 존으로 명명될 수 있으므로, 시퀀셜 데이터 영역 정보는 존 아이디(zone ID)로 명명될 수 있다.
도 7에 도시된 매니지 커맨드(MR MNG CMD)는 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111)을 오픈할 것을 요청하는 커맨드일 수 있다. 즉, 도 7에 도시된 매니지 커맨드(MR MNG CMD)는 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111)에 대응되는 논리 어드레스들에 대한 맵핑 테이블(예를 들어, 제1 맵핑 테이블(MAP1))을 생성할 것을 요청하는 존 오픈 요청일 수 있다. 이 경우, 시퀀셜 데이터 영역(111)이 오픈 상태 또는 활성화 상태일 수 있다.
메모리 컨트롤러(200)는 쓰기 데이터(DATA1~m)를 버퍼 메모리(300)의 시퀀셜 버퍼(310)에 임시로 저장할 수 있다.
쓰기 데이터(DATA1~m)의 크기가 기준 크기(예를 들어, 시퀀셜 버퍼(310)의 크기) 미만이면, 도 7에 도시된 바와 같이, 기준 크기에서 쓰기 데이터(DATA1~m)의 크기를 제외한 잉여 저장 용량(EMPTY)이 존재할 수 있다.
버퍼 메모리(300)의 맵 버퍼(320)에는 제1 맵핑 테이블(MAP1), 제2 맵핑 테이블(MAP2), 및 제3 맵핑 테이블(MAP3)이 저장될 수 있다.
도 8은 기준 크기보다 작은 크기의 쓰기 데이터를 시퀀셜 데이터 영역에 저장하는 실시 예를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 컨트롤러(200)는, 쓰기 데이터(DATA1~m)를 메모리 장치(100)에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 시퀀셜 버퍼(310)에 저장된 쓰기 데이터 중 기준 크기에 대응되는 크기를 갖는 쓰기 데이터를 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111)에 저장하도록 메모리 장치(100)를 제어할 수 있다. 기준 크기에 대응되는 크기를 갖는 쓰기 데이터를 프로그램 단위로 하여 프로그램 동작을 수행함으로써, 프로그램 동작의 효율성이 증대될 수 있다.
일 실시 예에서, 이벤트는 호스트(400)로부터 제공되는 존 클로즈 요청(미도시), 플러쉬 요청일 수 있다.
만약, 도 7 및 도 8에 도시된 바와 같이, 호스트(400)가 제공한 쓰기 데이터(DATA1~m)의 크기가 기준 크기 미만인 경우에 존 클로즈 요청(미도시), 플러쉬 요청, 및 서든 파워 오프 등 이벤트가 발생할 수 있다. 이 경우, 메모리 컨트롤러(200)는 잉여 저장 용량(EMPTY)을 채우기 위한 더미 데이터(DUMMY DATA)를 생성하고, 더미 데이터(DUMMY DATA)를 시퀀셜 버퍼(310)에 저장할 수 있다.
이 경우, 호스트(400)가 제공한 쓰기 데이터(DATA1~m)의 크기와 더미 데이터(DUMMY DATA)의 크기의 합은 시퀀셜 버퍼(310)의 크기에 대응될 수 있다. 메모리 컨트롤러(200)는 시퀀셜 데이터 영역(111)에 대한 제1 어드레스(ADD1)와 프로그램 커맨드(PGM CMD)를 메모리 장치(100)에 제공할 수 있다. 쓰기 데이터(DATA1~m)와 더미 데이터(DUMMY DATA)는 메모리 장치(100)에 제공되며, 메모리 장치(100)의 시퀀셜 데이터 영역(111)에 저장될 수 있다.
시퀀셜 데이터 영역(111)에 대한 제1 어드레스(ADD1)는, 메모리 컨트롤러(200)가 맵 버퍼(320)에 포함된 제1 맵핑 테이블(MAP1) 및 제2 맵핑 테이블(MAP2)을 참조하여 생성한 어드레스일 수 있다.
한편, 호스트(400)가 쓰기 데이터(DATA1~m)에 대한 리드 요청(미도시)을 저장 장치(1000)에 제공할 수 있다. 이 경우, 메모리 컨트롤러(200)는 시퀀셜 데이터 영역(111)에 저장된 데이터 중에서 쓰기 데이터(DATA1~m)를 읽기 위한 별도의 로직이 필요할 수 있다. 시퀀셜 데이터 영역(111)에 저장된 데이터 중 쓰기 데이터(DATA1~m)만을 리드하는 로직은 리드 동작을 지연시키는 원인이 될 수 있다. 따라서, 리드 동작이 지연되는 것을 방지하기 위해 시퀀셜 데이터 영역(111)에는 기준 크기에 대응되는 크기를 갖는 쓰기 데이터만이 저장될 필요가 있다.
도 9는 기준 크기보다 작은 크기의 쓰기 데이터를 임시 데이터 영역에 저장하는 실시 예를 설명하기 위한 도면이다.
도 7을 참조하여 전술한 바와 같이, 메모리 컨트롤러(200)는 호스트(400)로부터 논리 어드레스들(LBA1~k)를 포함하는 논리 어드레스 그룹과, 쓰기 데이터(DATA1~m), 및 쓰기 요청(REQ)을 수신할 수 있다. 메모리 컨트롤러(200)는 쓰기 데이터(DATA1~m)를 시퀀셜 버퍼(310)에 저장할 수 있다.
이때, 서든 파워 오프, 존 클로즈 요청, 플러쉬 요청 등 이벤트가 발생할 수 있다. 이 경우, 도 9에 도시된 바와 같이, 메모리 컨트롤러(200)는, 시퀀셜 버퍼(310)에 저장된 쓰기 데이터(DATA1~m)의 크기와 미리 설정된 기준 크기를 비교하고, 비교 결과에 따라 쓰기 데이터(DATA1~m)를 시퀀셜 데이터 영역(111) 또는 임시 데이터 영역(112)에 저장하도록 메모리 장치(100)를 제어할 수 있다.
일 실시 예에서, 기준 크기는 메모리 장치(100)의 프로그램 단위에 대응되는 크기일 수 있다. 또는 기준 크기는 한 번의 프로그램 동작에 따라 메모리 장치(100)에 저장되는 데이터의 크기에 대응되는 프로그램 단위 크기일 수 있다.
일 실시 예에서, 기준 크기는 시퀀셜 버퍼(310)의 크기와 동일한 크기일 수 있다. 하지만, 이에 한정되는 것은 아니다.
쓰기 데이터(DATA1~m)의 크기가 기준 크기 미만인 경우, 메모리 컨트롤러(200)는 쓰기 데이터(DATA1~m)를 임시 데이터 영역(112)에 저장하도록, 메모리 장치(100)를 제어할 수 있다. 이 경우에도, 도 8을 참조하여 전술한 바와 같이 미리 정해진 프로그램 단위로 프로그램 동작을 수행하기 위해, 메모리 컨트롤러(200)는 더미 데이터(DUMMY DATA)를 생성하고, 더미 데이터(DUMMY DATA)를 시퀀셜 버퍼(310)에 저장할 수 있다.
일 실시 예에서, 메모리 컨트롤러(200)는 기준 크기와 쓰기 데이터의 크기의 차이에 대응되는 크기의 더미 데이터(DUMMY DATA)를 생성할 수 있다.
도 9를 참조하여 예를 들면, 메모리 컨트롤러(200)는 시퀀셜 버퍼(310)의 크기와 쓰기 데이터(DATA1~m)의 크기의 차이에 대응되는 크기를 갖는 더미 데이터(DUMMY DATA)를 생성할 수 있다. 여기서, 시퀀셜 버퍼(310)의 크기와 쓰기 데이터(DATA1~m)의 크기의 차이에 대응되는 크기는 예를 들어 도 7에 도시된 잉여 저장 용량(EMPTY)일 수 있다.
쓰기 데이터(DATA1~m) 및 더미 데이터(DUMMY DATA)가 시퀀셜 버퍼(310)에 저장된 경우, 메모리 컨트롤러(200)는 임시 데이터 영역(112)에 대한 제2 어드레스(ADD2) 및 프로그램 커맨드(PGM CMD)를 메모리 장치(100)에 제공할 수 있다. 쓰기 데이터(DATA1~m)와 더미 데이터(DUMMY DATA)는 메모리 장치(100)에 제공될 수 있으며, 메모리 장치(100)의 임시 데이터 영역(112)에 저장될 수 있다.
임시 데이터 영역(112)에 대한 제2 어드레스(ADD2)는, 메모리 컨트롤러(200)가 맵 버퍼(320)에 포함된 제3 맵핑 테이블(MAP3)을 참조하여 생성한 어드레스일 수 있다.
메모리 장치(100)의 메타 데이터 영역(113)에 저장된 메타 데이터(미도시)는, 쓰기 데이터(DATA1~m)가 임시 데이터 영역(112)에 저장됨에 따라, 업데이트될 수 있다.
도 10은 임시 데이터 영역에 저장된 쓰기 데이터를 버퍼 메모리에 로드하는 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 일 실시 예에서, 쓰기 데이터(DATA1~m)가 임시 데이터 영역(112)에 저장된 이후, 메모리 컨트롤러(200)는 호스트(400)로부터 연속하는 후속 논리 어드레스들(LBAk+1~i, i는 k+1보다 큰 양의 정수), 후속 쓰기 데이터(DATAm+1~n), 후속 쓰기 요청(REQ), 및 매니지 커맨드(MR MNG CMD)를 수신할 수 있다. 여기서, 도 10에 도시된 후속 논리 어드레스들(LBAk+1~i)은 본 발명의 실시 예를 설명하기 위한 예시일 뿐 이에 한정되는 것은 아니다.
후속 쓰기 요청(REQ)은 도 7에 도시된 쓰기 요청(REQ)이 저장 장치(1000)에 제공된 이후에 저장 장치(1000)에 제공될 수 있다. 일 실시 예에서, 후속 쓰기 요청(REQ)은 시퀀셜 데이터 영역 정보(미도시)를 포함할 수 있다. 이하에서는 설명의 편의상 도 7에 도시된 쓰기 요청(REQ)은 제1 쓰기 요청이고, 도 10에 도시된 후속 쓰기 요청(REQ)은 제2 쓰기 요청인 것으로 가정한다.
후속 쓰기 데이터(DATAm+1~n)는 쓰기 데이터(DATA1~m)가 임시 데이터 영역(112)에 저장된 이후에 호스트(400)로부터 제공되는 데이터일 수 있다.
도 10에 도시된 매니지 커맨드(MR MNG CMD)는 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111)을 오픈할 것을 요청하는 커맨드일 수 있다. 즉, 도 7에 도시된 매니지 커맨드(MR MNG CMD)는 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역(111)에 대응되는 논리 어드레스들에 대한 맵핑 테이블(예를 들어, 제1 맵핑 테이블(MAP1))을 생성할 것을 요청하는 존 오픈 요청일 수 있다.
메모리 컨트롤러(200)는 제2 쓰기 요청(예를 들어, 도 10에 도시된 후속 쓰기 요청(REQ))에 포함된 시퀀셜 데이터 영역 정보와 제1 쓰기 요청(예를 들어, 도 7에 도시된 쓰기 요청(REQ))에 포함된 데이터 영역 정보의 일치 여부에 따라 임시 데이터 영역(112)에 저장된 쓰기 데이터(DATA1~m)를 버퍼 메모리(300)에 로딩할 수 있다.
예를 들면, 제1 쓰기 요청에 포함된 데이터 영역 정보와 제2 쓰기 요청에 포함된 시퀀셜 데이터 영역 정보가 서로 일치하는 경우, 메모리 컨트롤러(200)는 임시 데이터 영역(112)에 저장된 쓰기 데이터(DATA1~m)를 시퀀셜 버퍼(310)에 로딩할 것을 명령하는 로드 커맨드(LOAD CMD)를 메모리 장치(100)에 제공할 수 있다.
메모리 장치(100)는 로드 커맨드(LOAD CMD)에 응답하여, 임시 데이터 영역(112)에 저장된 데이터 중 쓰기 데이터(DATA1~m)를 버퍼 메모리(300)에 제공할 수 있다.
메모리 장치(100)는 메타 데이터 영역(113)에 포함된 메타 데이터를 기초로 임시 데이터 영역(112)에 저장된 데이터 중 쓰기 데이터(DATA1~m)를 획득할 수 있다.
로드된 쓰기 데이터(DATA1~m)는 버퍼 메모리(300)의 시퀀셜 버퍼(310)에 저장될 수 있다.
로드된 쓰기 데이터(DATA1~m)와 호스트(400)가 제공한 후속 쓰기 데이터(DATAm+1~n)는 시퀀셜 버퍼(310)에 저장될 수 있다.
한편, 일 실시 예에서, 이벤트가 발생한 이후(예를 들어, 서든 파워 오프가 발생하거나 존 클로즈 요청이 제공된 이후), 메모리 컨트롤러(200)는 호스트(400)로부터 제공되는 매니지 커맨드(MR MNG CMD) 또는 시퀀셜 영역(111)에 대한 존 오픈 요청에 응답하여, 메모리 컨트롤러(200)는 임시 데이터 영역(112)에 저장된 쓰기 데이터(DATA1~m)를 버퍼 메모리(300)에 로딩할 수 있다. 그리고, 메모리 컨트롤러(200)는 후속 논리 어드레스들(LBAk+1~i), 후속 쓰기 데이터(DATAm+1~n), 후속 쓰기 요청(REQ), 및 매니지 커맨드(MR MNG CMD)를 수신할 수 있다.
도 11은 기준 크기에 대응되는 쓰기 데이터를 시퀀셜 데이터 영역에 저장하는 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 쓰기 데이터(DATA1~m)가 버퍼 메모리(300)에 로딩되면, 메모리 컨트롤러(200)는 쓰기 데이터(DATA1~m)의 크기와 후속 쓰기 데이터(DATAm+1~n)의 크기의 합이 기준 크기보다 작은지 여부에 따라, 쓰기 데이터(DATA1~m) 및 후속 쓰기 데이터(DATAm+1~n)를 시퀀셜 데이터 영역(111) 또는 임시 데이터 영역(112) 중 어느 하나에 저장하도록 메모리 장치(100)를 제어할 수 있다.
예를 들면, 쓰기 데이터(DATA1~m)의 크기와 후속 쓰기 데이터(DATAm+1~n)의 크기의 합이 기준 크기보다 크면, 메모리 컨트롤러(200)는 시퀀셜 버퍼(310)에 저장된 쓰기 데이터 중 기준 크기에 대응되는 크기의 쓰기 데이터(DATA1~n)를 시퀀셜 데이터 영역(111)에 저장하고 나머지 쓰기 데이터(미도시)를 임시 데이터 영역(112)에 저장하도록 메모리 장치(100)를 제어할 수 있다. 이때, 나머지 쓰기 데이터의 크기는 기준 크기보다 작을 수 있다.
도 11에 도시된 바와 같이, 시퀀셜 버퍼(310)에 저장된 쓰기 데이터(DATA1~n)의 크기는 시퀀셜 버퍼(310)의 크기에 대응될 수 있다. 따라서, 메모리 컨트롤러(200)는 시퀀셜 데이터 영역(111)에 대한 제1 어드레스(ADD1), 및 프로그램 커맨드(PGM CMD)를 메모리 장치(100)에 제공할 수 있다. 그리고, 시퀀셜 버퍼(310)에 저장된 쓰기 데이터(DATA1~n)는 메모리 장치(100)에 제공될 수 있으며, 메모리 장치(100)의 시퀀셜 데이터 영역(111)에 저장될 수 있다.
메모리 장치(100)는, 쓰기 데이터(DATA1~n)가 시퀀셜 데이터 영역(111)에 저장됨을 알리는 응답을 메모리 컨트롤러(200)에 제공할 수 있다.
메모리 컨트롤러(200)는, 쓰기 데이터(DATA1~n)가 시퀀셜 데이터 영역(111)에 저장됨에 응답하여, 임시 데이터 영역(112)에 저장된 쓰기 데이터(DATA1~m)를 무효 데이터(INVALID DATA)로 처리하도록 메모리 장치(100)를 제어할 수 있다.
메모리 컨트롤러(200)는 임시 데이터 영역(112)에 저장된 무효 데이터(INVALID DATA)를 기초로, 메모리 장치(100)의 성능을 유지하는 배경 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 임시 데이터 영역(112)에 저장된 무효 데이터(INVALID DATA)의 크기가 소정의 크기를 초과하면, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라 가비지 컬렉션을 수행할 수 있다. 하지만, 이에 한정되는 것은 아니다.
전술한 바에 의하면, 시퀀셜 데이터 영역(111)에 쓰기 데이터(DATA1~n)만이 저장됨으로써, 더미 데이터(DUMMY DATA)와 쓰기 데이터(DATA1~n)를 구별하는 로직을 구비하지 않고도 보다 빠르게 리드 동작을 수행할 수 있는 효과가 있다.
도 12는 본 발명의 일 실시 예에 따른 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 12를 참조하면, 저장 장치(1000)에 포함된 메모리 컨트롤러(200)는 호스트(400)로부터 복수의 시퀀셜 데이터 영역들 중 어느 하나의 시퀀셜 데이터 영역(111)에 대응되는 데이터(예를 들어, 도 7 내지 9에 도시된 쓰기 데이터(DATA1~m)), 논리 어드레스들(예를 들어, 도 7에 도시된 LBA1~k), 및 쓰기 요청(도 7에 도시된 REQ)을 수신한다(S110).
그 다음, 메모리 컨트롤러(200)는 데이터의 크기(예를 들어, 도 7 내지 9에 도시된 쓰기 데이터(DATA1~m)의 크기)가 미리 설정된 기준 크기보다 작은지 여부를 판단한다(S120).
데이터의 크기가 기준 크기보다 작으면(S120, YES), 메모리 컨트롤러(200)는 데이터를 임시 데이터 영역(112)에 저장하도록 메모리 장치(100)를 제어한다(S130). 데이터의 크기가 기준 크기 이상이면(S120, NO), 단계 S170이 수행된다.
데이터가 임시 데이터 영역(112)에 저장된 이후, 메모리 컨트롤러(200)는 호스트(400)로부터 시퀀셜 데이터 영역(111)에 대응되는 논리 어드레스들(예를 들어, 도 10에 도시된 LBA1~k), 논리 어드레스들에 대응되는 데이터(예를 들어, 도 10에 도시된 후속 쓰기 데이터(DATAm+1~n)), 및 쓰기 요청(도 10에 도시된 REQ)을 수신한다(S140). 여기서, 단계 S110에서의 논리 어드레스들과 단계 S140)에서의 논리 어드레스들은 동일할 수 있다.
메모리 컨트롤러(200)는 임시 데이터 영역(111)에 저장된 데이터(예를 들면, 도 10에 도시된 쓰기 데이터(DATA1~m))를 버퍼 메모리(300)에 로드한다(S150).
메모리 컨트롤러(200)는, 버퍼 메모리(300)에 저장된 데이터의 크기의 합(예를 들어, 도 11에 도시된 시퀀셜 버퍼(310)에 저장된 쓰기 데이터(DATA1~n)의 크기)가 기준 크기보다 작은지 여부를 판단한다(S160).
데이터의 크기의 합이 기준 크기보다 작으면(S160, YES), 메모리 컨트롤러(200)는 데이터(도 11에 도시된 쓰기 데이터(DATA1~n))를 시퀀셜 데이터 영역(111)에 저장하도록 메모리 장치(100)를 제어할 수 있다(S170).
데이터의 크기의 합이 기준 크기 이상이면(S160, NO), 단계 S130이 수행될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 1 및 도 13을 참조하면, 메모리 컨트롤러(200)는 프로세서(210), RAM(220), 에러 정정 회로(230), ROM(260), 호스트 인터페이스(270), 및 플래시 인터페이스(280)를 포함할 수 있다.
프로세서(210)는 메모리 컨트롤러(200)의 제반 동작을 제어할 수 있다.
RAM(220)은 메모리 컨트롤러(200)의 버퍼 메모리, 캐시 메모리, 동작 메모리 등으로 사용될 수 있다. 예시적으로, 버퍼 메모리(220)는 RAM(220)일 수 있고, 실시 예에서, SRAM일 수 있다.
ROM(260)은, 메모리 컨트롤러(200)가 동작하는데 요구되는 다양한 정보들을 펌웨어 형태로 저장할 수 있다.
메모리 컨트롤러(200)는 호스트 인터페이스(270)를 통해 외부 장치(예를 들어, 호스트(400), 애플리케이션 프로세서 등)와 통신할 수 있다.
메모리 컨트롤러(200)는 플래시 인터페이스(280)를 통해 메모리 장치(100)와 통신할 수 있다. 메모리 컨트롤러(200)는 플래시 인터페이스(280)를 통해 커맨드(CMD), 어드레스(ADDR), 및 제어 신호(CTRL) 등을 메모리 장치(100)로 전송할 수 있고, 데이터(DATA)를 수신할 수도 있다.
플래시 인터페이스(280)는, 예를 들어 낸드 인터페이스(NAND Interface)를 포함할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 1 및 도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 장치(2100), 메모리 컨트롤러(2200), 및 커넥터(2300)를 포함한다.
예시적으로, 메모리 장치(2100)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2200)는 메모리 장치(2100)와 연결된다. 메모리 컨트롤러(2200)는 메모리 장치(2100)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2200)는 메모리 장치(2100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2200)는 메모리 장치(2100) 및 호스트(400) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2200)는 메모리 장치(2100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2200)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2200)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2200)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트(400))와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2200)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
메모리 장치(2100) 및 메모리 컨트롤러(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2200) 및 메모리 장치(2100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 1 및 도 15를 참조하면, SSD 시스템은 호스트(400) 및 SSD(3000)를 포함한다.
SSD(3000)는 신호 커넥터(3001)를 통해 호스트(400)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3000)는 SSD 컨트롤러(3200), 복수의 플래시 메모리들(3100_1, 3100_2, 3100_n), 보조 전원 장치(3300), 및 버퍼 메모리(3400)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3200)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3200)는 호스트(400)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3100_1, 3100_2, 3100_n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(400) 및 SSD(3000)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3300)는 전원 커넥터(3002)를 통해 호스트(400)와 연결된다. 보조 전원 장치(3300)는 호스트(400)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3300)는 호스트(400)로부터의 전원 공급이 원활하지 않을 경우, SSD(3000)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3300)는 SSD(3000) 내에 위치할 수도 있고, SSD(3000) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3300)는 메인 보드에 위치하며, SSD(3000)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3400)는 데이터를 임시 저장할 수 있다. 예를 들어, 버퍼 메모리(3400)는 호스트(400)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3100_1, 3100_2, 3100_n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 맵핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3400)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(1000)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
100: 메모리 장치
111: 시퀀셜 데이터 영역
112: 임시 데이터 영역
113: 메타 데이터 영역
200: 메모리 컨트롤러
300: 버퍼 메모리
400: 호스트
1000: 저장 장치

Claims (20)

  1. 복수의 시퀀셜 데이터 영역들 및 임시 데이터 영역을 포함하는 메모리 장치;
    호스트로부터 수신된 쓰기 데이터를 임시 저장하는 버퍼 메모리; 및
    상기 호스트로부터 상기 쓰기 데이터에 대응되는 제1 쓰기 요청 및 연속하는 논리 어드레스들을 수신하고, 상기 쓰기 데이터를 상기 메모리 장치에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 상기 쓰기 데이터의 크기가 미리 설정된 기준 크기보다 작은지 여부에 따라 상기 쓰기 데이터를 상기 복수의 시퀀셜 데이터 영역들 중 상기 제1 쓰기 요청에 포함된 시퀀셜 데이터 영역 정보에 대응되는 시퀀셜 데이터 영역 또는 상기 임시 데이터 영역 중 어느 하나에 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치.
  2. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 데이터의 크기가 상기 기준 크기보다 작으면, 상기 쓰기 데이터를 상기 임시 데이터 영역에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  3. 제 2항에 있어서, 상기 메모리 컨트롤러는,
    상기 기준 크기와 상기 쓰기 데이터의 크기의 차이에 대응되는 크기의 더미 데이터를 생성하고,
    상기 쓰기 데이터 및 상기 더미 데이터를 상기 임시 데이터 영역에 저장하는 저장 장치.
  4. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 데이터의 크기가 상기 기준 크기보다 크면, 상기 쓰기 데이터 중 기준 크기에 대응되는 크기의 쓰기 데이터를 상기 시퀀셜 데이터 영역에 저장하도록 상기 메모리 장치를 제어하고, 상기 쓰기 데이터 중 상기 기준 크기에 대응되는 크기의 상기 쓰기 데이터를 제외한 나머지 쓰기 데이터를 상기 임시 데이터 영역에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  5. 제 4항에 있어서, 상기 나머지 쓰기 데이터의 크기는, 상기 기준 크기보다 작은 저장 장치.
  6. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 쓰기 데이터가 상기 임시 데이터 영역에 저장된 후, 상기 호스트로부터 연속하는 후속 논리 어드레스들, 및 후속 쓰기 데이터, 및 상기 후속 쓰기 데이터에 대응되는 제2 쓰기 요청을 수신하고,
    상기 제2 쓰기 요청에 포함된 시퀀셜 데이터 영역 정보와 상기 제1 쓰기 요청에 포함된 상기 시퀀셜 데이터 영역 정보의 일치 여부에 따라 상기 임시 데이터 영역에 저장된 상기 쓰기 데이터를 상기 버퍼 메모리에 로딩하고,
    상기 쓰기 데이터가 로딩되면, 상기 쓰기 데이터의 크기와 상기 후속 쓰기 데이터의 크기의 합이 상기 기준 크기보다 작은지 여부에 따라, 상기 쓰기 데이터 및 상기 후속 쓰기 데이터를 상기 시퀀셜 데이터 영역 또는 상기 임시 데이터 영역 중 어느 하나에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  7. 제 1항에 있어서, 상기 이벤트는,
    상기 저장 장치에 제공되는 전력의 공급이 중단되는 서든 파워 오프(sudden power off)이고,
    상기 메모리 컨트롤러는,
    상기 쓰기 데이터를 상기 임시 데이터 영역에 저장하도록 상기 메모리 장치를 제어하고,
    상기 쓰기 데이터의 크기는,
    상기 기준 크기보다 작은 저장 장치.
  8. 제 7항에 있어서, 상기 메모리 컨트롤러는,
    상기 서든 파워 오프 이후에 상기 호스트로부터 제공되는 상기 시퀀셜 데이터 영역에 대한 존 오픈 요청에 응답하여, 상기 임시 데이터 영역에 저장된 상기 쓰기 데이터를 상기 버퍼 메모리에 로딩하고,
    상기 호스트로부터 연속하는 후속 논리 어드레스들, 및 후속 쓰기 데이터, 및 상기 후속 쓰기 데이터에 대응되는 제2 쓰기 요청을 수신하고,
    상기 쓰기 데이터의 크기와 상기 후속 쓰기 데이터의 크기의 합이 상기 기준 크기보다 작은지 여부에 따라 상기 쓰기 데이터 및 상기 후속 쓰기 데이터를 상기 시퀀셜 데이터 영역 또는 상기 임시 데이터 영역 중 어느 하나에 저장하도록 상기 메모리 장치를 제어하고,
    상기 존 오픈 요청은,
    상기 시퀀셜 데이터 영역에 대응되는 논리 어드레스들에 대한 맵핑 테이블을 생성할 것을 요청하는 것인 저장 장치.
  9. 제 1항에 있어서, 상기 이벤트는,
    상기 호스트가 제공하는 존 클로즈 요청이고,
    상기 존 클로즈 요청은,
    상기 시퀀셜 데이터 영역에 대한 존 오픈 요청이 입력되기 전까지는 상기 시퀀셜 데이터 영역에 대한 쓰기 요청을 하지 않을 것임을 나타내는 것이고,
    상기 존 오픈 요청은,
    상기 시퀀셜 데이터 영역에 대응되는 논리 어드레스들에 대한 맵핑 테이블을 생성할 것을 요청하는 것이고,
    상기 메모리 컨트롤러는,
    상기 쓰기 데이터를 상기 임시 데이터 영역에 저장하고,
    상기 쓰기 데이터의 크기는,
    상기 기준 크기보다 작은 저장 장치.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 존 클로즈 요청이 제공된 이후에 상기 호스트로부터 제공되는 상기 존 오픈 요청에 응답하여 상기 임시 데이터 영역에 저장된 상기 쓰기 데이터를 상기 버퍼 메모리에 로딩하고,
    상기 호스트로부터 연속하는 후속 논리 어드레스들, 및 후속 쓰기 데이터, 및 상기 후속 쓰기 데이터에 대응되는 제2 쓰기 요청을 수신하고,
    상기 쓰기 데이터의 크기와 상기 후속 쓰기 데이터의 크기의 합이 상기 기준 크기보다 작은지 여부에 따라, 상기 쓰기 데이터 및 상기 후속 쓰기 데이터를 상기 시퀀셜 데이터 영역 또는 상기 임시 데이터 영역 중 어느 하나에 저장하도록 상기 메모리 장치를 제어하는 저장 장치.
  11. 제 1항에 있어서, 상기 기준 크기는,
    한 번의 프로그램 동작에 따라 상기 메모리 장치에 저장되는 데이터의 크기에 대응되는 프로그램 단위 크기인 저장 장치.
  12. 제 1항에 있어서, 상기 버퍼 메모리는
    복수의 논리 어드레스 그룹들과 상기 복수의 시퀀셜 데이터 영역들 간의 매핑 관계에 관한 맵 데이터를 포함하는 제1 맵핑 테이블, 논리 어드레스들과 상기 복수의 시퀀셜 데이터 영역들의 제1 물리 어드레스들 간의 매핑 관계에 관한 맵 데이터를 포함하는 제2 맵핑 테이블, 및 상기 논리 어드레스들과 상기 임시 데이터 영역의 제2 물리 어드레스들 간의 매핑 관계에 관한 맵 데이터를 포함하는 제3 맵핑 테이블을 저장하는 저장 장치.
  13. 시퀀셜 데이터 영역 및 임시 데이터 영역을 포함하는 메모리 장치;
    호스트로부터 수신된 쓰기 데이터를 임시 저장하는 버퍼 메모리; 및
    상기 호스트로부터 상기 쓰기 데이터에 대응되는 쓰기 요청 및 연속하는 논리 어드레스들을 수신하고, 상기 쓰기 데이터를 상기 메모리 장치에 저장할 것을 요청하는 이벤트의 발생에 응답하여, 상기 쓰기 데이터를 상기 임시 데이터 영역에 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 쓰기 데이터의 크기는, 상기 메모리 장치가 수행하는 한 번의 프로그램 동작에 따라 상기 메모리 장치에 저장되는 데이터의 크기에 대응되는 프로그램 단위 크기보다 작은 저장 장치.
  14. 제 13항에 있어서, 상기 메모리 컨트롤러는,
    상기 프로그램 단위 크기와 상기 쓰기 데이터의 크기의 차이에 대응되는 크기의 더미 데이터를 생성하고,
    상기 쓰기 데이터 및 상기 더미 데이터를 상기 임시 데이터 영역에 저장하는 저장 장치.
  15. 제 13항에 있어서, 상기 이벤트는,
    상기 저장 장치에 제공되는 전력의 공급이 중단되는 서든 파워 오프(sudden power off)인 저장 장치.
  16. 제 15항에 있어서, 상기 메모리 컨트롤러는,
    상기 서든 파워 오프 이후에 상기 호스트로부터 제공되는 상기 시퀀셜 데이터 영역에 대한 존 오픈 요청에 응답하여 상기 임시 데이터 영역에 저장된 상기 쓰기 데이터를 상기 버퍼 메모리에 로딩하고, 상기 호스트로부터 연속하는 후속 논리 어드레스들, 및 후속 쓰기 데이터, 및 상기 후속 쓰기 데이터에 대응되는 후속 쓰기 요청을 수신하고, 상기 쓰기 데이터와 상기 후속 쓰기 데이터를 상기 시퀀셜 데이터 영역에 저장하도록 상기 메모리 장치를 제어하고,
    상기 쓰기 데이터의 크기와 상기 후속 쓰기 데이터의 크기의 합은,
    상기 프로그램 단위 크기에 대응되고,
    상기 존 오픈 요청은,
    상기 시퀀셜 데이터 영역에 대응되는 논리 어드레스들에 대한 맵핑 테이블을 생성할 것을 요청하는 것인 저장 장치.
  17. 제 13항에 있어서, 상기 이벤트는,
    상기 호스트가 제공하는 존 클로즈 요청이고,
    상기 존 클로즈 요청은,
    상기 시퀀셜 데이터 영역에 대한 존 오픈 요청이 입력되기 전까지는 상기 시퀀셜 데이터 영역에 대한 쓰기 요청을 하지 않을 것임을 나타내는 것이고,
    상기 존 오픈 요청은,
    상기 시퀀셜 데이터 영역에 대응되는 논리 어드레스들에 대한 맵핑 테이블을 생성할 것을 요청하는 것인 저장 장치.
  18. 제 17항에 있어서, 상기 메모리 컨트롤러는,
    상기 존 클로즈 요청이 제공된 이후에 상기 호스트로부터 제공되는 상기 존 오픈 요청에 응답하여 상기 임시 데이터 영역에 저장된 상기 쓰기 데이터를 상기 버퍼 메모리에 로딩하고,
    상기 호스트로부터 연속하는 후속 논리 어드레스들, 및 후속 쓰기 데이터, 및 상기 후속 쓰기 데이터에 대응되는 후속 쓰기 요청을 수신하고,
    상기 쓰기 데이터와 상기 후속 쓰기 데이터를 상기 시퀀셜 데이터 영역에 저장하도록 상기 메모리 장치를 제어하고,
    상기 쓰기 데이터의 크기와 상기 후속 쓰기 데이터의 크기의 합은,
    상기 프로그램 단위 크기에 대응되는 저장 장치.
  19. 제 13항에 있어서, 상기 버퍼 메모리는,
    복수의 논리 어드레스 그룹들과 상기 복수의 시퀀셜 데이터 영역들 간의 매핑 관계에 관한 맵 데이터를 포함하는 제1 맵핑 테이블, 논리 어드레스들과 상기 복수의 시퀀셜 데이터 영역들의 제1 물리 어드레스들 간의 매핑 관계에 관한 맵 데이터를 포함하는 제2 맵핑 테이블, 및 상기 논리 어드레스들과 상기 임시 데이터 영역의 제2 물리 어드레스들 간의 매핑 관계에 관한 맵 데이터를 포함하는 제3 맵핑 테이블을 저장하는 저장 장치.
  20. 복수의 시퀀셜 데이터 영역들 및 임시 데이터 영역을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 복수의 시퀀셜 데이터 영역들 중 어느 하나의 시퀀셜 데이터 영역에 대응되는 데이터, 연속하는 논리 어드레스들을 포함하는 논리 어드레스 그룹 및 쓰기 요청을 수신하는 단계; 및
    상기 데이터의 크기가 미리 설정된 기준 크기보다 작은지 여부에 따라 상기 쓰기 데이터를 상기 시퀀셜 데이터 영역 및 상기 임시 데이터 영역 중 어느 하나에 저장하도록 상기 메모리 장치를 제어하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
KR1020200094020A 2020-07-28 2020-07-28 저장 장치 및 그 동작 방법 KR20220014212A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200094020A KR20220014212A (ko) 2020-07-28 2020-07-28 저장 장치 및 그 동작 방법
US17/156,450 US11537316B2 (en) 2020-07-28 2021-01-22 Data storage device for storing data in sequential data area and method of operating the same
CN202110369786.4A CN114003166A (zh) 2020-07-28 2021-04-07 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200094020A KR20220014212A (ko) 2020-07-28 2020-07-28 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220014212A true KR20220014212A (ko) 2022-02-04

Family

ID=79920934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200094020A KR20220014212A (ko) 2020-07-28 2020-07-28 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11537316B2 (ko)
KR (1) KR20220014212A (ko)
CN (1) CN114003166A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934702B2 (en) 2021-06-18 2024-03-19 SK Hynix Inc. Computing system for optimal write and method of operating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11599304B2 (en) * 2020-11-16 2023-03-07 Western Digital Technologies, Inc. Data aggregation in ZNS drive
KR20220104511A (ko) * 2021-01-18 2022-07-26 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
US20220300195A1 (en) * 2021-03-22 2022-09-22 Micron Technology, Inc. Supporting multiple active regions in memory devices
US11537303B1 (en) * 2021-06-03 2022-12-27 Western Digital Technologies, Inc. Dissimilar write prioritization in ZNS devices
US11537305B1 (en) 2021-06-03 2022-12-27 Western Digital Technologies, Inc. Dissimilar write prioritization in ZNS devices
US20230043338A1 (en) * 2021-08-06 2023-02-09 Micron Technology, Inc. Techniques for memory zone size adjustment
CN116027988B (zh) * 2023-03-22 2023-06-23 电子科技大学 用于存储器的损耗均衡方法及其芯片控制器的控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7562202B2 (en) * 2004-07-30 2009-07-14 United Parcel Service Of America, Inc. Systems, methods, computer readable medium and apparatus for memory management using NVRAM
JP4675985B2 (ja) * 2008-03-01 2011-04-27 株式会社東芝 メモリシステム
KR101083673B1 (ko) 2008-10-01 2011-11-16 주식회사 하이닉스반도체 반도체 스토리지 시스템 및 그 제어 방법
KR101739556B1 (ko) * 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
KR102074329B1 (ko) 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
US9558839B2 (en) * 2015-03-09 2017-01-31 Toshiba Corporation Power fail saving modes in solid state drive with MLC memory
US9645939B2 (en) * 2015-06-26 2017-05-09 Intel Corporation Hardware apparatuses and methods for distributed durable and atomic transactions in non-volatile memory
US11379360B2 (en) * 2020-06-25 2022-07-05 Netapp, Inc. Methods for managing storage operations for multiple hosts coupled to dual-port solid-state disks and devices thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934702B2 (en) 2021-06-18 2024-03-19 SK Hynix Inc. Computing system for optimal write and method of operating the same

Also Published As

Publication number Publication date
US11537316B2 (en) 2022-12-27
CN114003166A (zh) 2022-02-01
US20220035561A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US11537316B2 (en) Data storage device for storing data in sequential data area and method of operating the same
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
US11334248B2 (en) Storage device and method of changing between memory blocks of different bits based on delay of migration request
US11494106B2 (en) Memory controller and method of ordering sequential data and random data
US20210157525A1 (en) Memory controller and operating method thereof
US11249849B2 (en) Memory controller and method of operating the same
KR20210029551A (ko) 저장 장치 및 그 동작 방법
KR20220087785A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220087782A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
US11360886B2 (en) Storage device and operating method thereof
KR20210146643A (ko) 저장 장치 및 그 동작 방법
US11756607B2 (en) Memory controller and method of operating the same
KR20220023598A (ko) 메모리 컨트롤러 및 그 동작 방법
US11734167B2 (en) Storage device and method for updating meta slice including map chunks stored in nonvolatile memory device according to journal entries
US20220113900A1 (en) Storage device and method of operating the same
KR20210046454A (ko) 메모리 장치 및 그 동작 방법
KR20220059266A (ko) 스토리지 시스템
US11836370B2 (en) Storage device and operating method thereof
US11366725B2 (en) Storage device and method of operating the same
CN115454886A (zh) 存储装置及其操作方法
KR20220041593A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
KR102701111B1 (ko) 메모리 컨트롤러 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination