KR20220012988A

KR20220012988A - 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치 및 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법

Info

Publication number: KR20220012988A
Application number: KR1020227000013A
Authority: KR
Inventors: 플로리안 하트위치; 크리스티안 호르스트; 카스텐 게바우어; 아서 무터
Original assignee: 로베르트 보쉬 게엠베하
Priority date: 2019-06-03
Filing date: 2020-05-27
Publication date: 2022-02-04
Also published as: CN114144997B; WO2020244983A1; US20220239576A1; DE102019208058A1; CN114144997A; EP3977682A1; EP3977682B1

Abstract

본 발명은 직렬 버스 시스템(1)의 가입자국(10; 20; 30)을 위한 오류 검출 시험 장치(15; 25; 35)에 관한 것이다. 상기 오류 검출 시험 장치(15; 25; 35)는, 하나 이상의 비트가 간섭되는 결과 신호(TXD; RXD)의 수신기가 기결정된 오류 검출 메커니즘의 기능을 검사할 수 있도록 하기 위해, 신호(TXD; RXD)의 어느 비트가 간섭되어야 하는지를 평가하기 위한 평가 모듈(153)을 가지며, 상기 신호(TXD; RXD)는 가입자국(10; 20; 30)의 작동 중에, 프레임(450)으로서 버스 시스템(1)의 버스(40)로 전송되도록 하기 위해, 또는 버스(40)로부터 프레임(450)의 수신 이후 이 프레임(450)으로부터 신호(RXD)를 복호화하기 위해, 프로토콜 제어 유닛(111)에 의해 처리된다. 상기 오류 검출 시험 장치는 또한, 프로토콜 제어 유닛(111)에 의해 출력된 신호(TXD; RXD) 내에서 평가 모듈(153)에 의해 평가된 하나 이상의 비트에 간섭하기 위해, 프로토콜 제어 유닛(111)으로 스위칭 신호(S_JNV)를 출력하기 위한 출력 단자(156)를 가지며, 이때 평가 모듈(153)은, 이 평가 모듈(153)에 의해 평가된 하나 이상의 비트를 기반으로 스위칭 신호(S_INV)를 생성하도록 구성된다.

Description

직렬 버스 시스템의 가입자국용 오류 검출 시험 장치 및 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법

본 발명은, 작동 중에 통신 프로토콜에서 정의되는, 오류 검출용 메커니즘의 기능을 시험하는 데 이용될 수 있는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치; 및 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법;에 관한 것이다.

예컨대 차량에서 또는 산업 설비에서 센서들과 제어 장치들 간의 통신을 위해, 비용을 이유로, 점대점 연결 대신, CAN FD를 이용하는 CAN 프로토콜 규격으로서의 표준 ISO11898-1:2015에서 데이터가 메시지로서 전송되는 버스 시스템이 사용될 수 있다. 메시지는 센서, 제어 장치, 인코더 등과 같은 버스 시스템의 가입자국들 간에 전송된다. CAN FD는 현재 도입 단계로 제1 단계에서 대개 데이터 필드의 비트 전송 시에는 2Mbit/s의 데이터 비트 전송률로, 그리고 중재 필드의 비트 전송 시에는 500kbit/s의 중재 비트 전송률로 차량에서 사용되고 있다.

이러한 버스 시스템을 통해 점점 더 많은 정보가 교환되고 있다. 특히 순수 데이터 전송 외에도, 안전(기능 안전); 보안(데이터 보안); 및 예컨대 프레임에 대한 최대 대기 시간의 보증, 버스 시스템 내 가입자국들(노드들)의 시간 동기화 같은 QoS(서비스 품질; Quality of Service);와 같은 다른 기능들도 지원되어야 한다. 또한, 버스 시스템 내에서 데이터 전송 속도를 최소한 유지하고 가능한 한 더 높이기 위해, 버스 시스템 내 데이터 전송 속도를 추가로 증가시키고자 하는 사용자의 요구가 있다.

또한, 버스 시스템에서 데이터 전송 속도는, 버스 시스템에서 데이터 전송이 올바르게 작동한다는 점에 의해서도 영향을 받는다. 그러므로 오류 검출을 위한 메커니즘이 존재한다. 오류가 발생하면 현재 전송중인 프레임이 중단된 다음 다시 전송된다. 이는 데이터의 다중 전송을 초래하고, 이는 다시 데이터 전송 속도를 저하시킨다.

또한, 버스 시스템의 시스템 안전성의 고려 시 시스템에서도 검사할 수 있는 오류 검출용 메커니즘만 고려된다는 문제가 존재한다. 예컨대 수신되는 프레임의 체크섬(CRC)을 검사하는 디지털 회로가 결함을 일으킬 수도 있고, 그에 따라 모든 체크섬(CRC)을 유효한 것으로서 인식할 수도 있다. 이러한 결함은 하드웨어 결함일 수 있거나, 조사(irradiation)에 의해 야기되는 신호 간섭으로 인해 발생할 수 있다. 그러므로 상기 결함은 쉽게 인식되지 않는다.

그러므로 본 발명의 과제는, 전술한 문제를 해결하는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치 및 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법을 제공하는 것이다. 특히, 가입자국의 이전 통신 버전과의 호환성이 유지되면서 높은 시스템 안전성으로 가입자국의 이전 통신 버전에 비해 프레임당 유효 데이터양의 증가가 실현될 수 있게 하는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치 및 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법을 제공해야 한다.

상기 과제는 청구항 제1항의 특징을 가진 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치를 통해 해결된다. 상기 오류 검출 시험 장치는, 하나 이상의 비트가 간섭된 결과 신호의 수신기가 기결정된 오류 검출 메커니즘의 기능을 검사할 수 있도록 하기 위해, 신호에서 어느 비트가 간섭되어야 하는지를 평가하기 위한 평가 모듈을 가지며, 이 경우 신호는 가입자국의 작동 중에, 프레임으로서 버스 시스템의 버스로 전송되도록 하기 위해, 또는 버스로부터 프레임의 수신 이후 이 프레임으로부터 신호를 복호화하기 위해, 프로토콜 제어 유닛에 의해 처리되며, 상기 오류 검출 시험 장치는 또한, 프로토콜 제어 유닛에 의해 출력된 신호와 관련하여 평가 모듈에 의해 평가된 하나 이상의 비트에 간섭하기 위해, 프로토콜 제어 유닛으로 스위칭 신호를 출력하기 위한 출력 단자를 가지며, 이때 평가 모듈은, 이 평가 모듈에 의해 평가된 하나 이상의 비트를 기반으로 스위칭 신호를 생성하도록 구성된다.

상기 오류 검출 시험 장치는, 특히 CAN 프레임 또는 여타의 직렬 송신 프레임일 수 있는 프레임의 송신기 및/또는 수신기로서의 가입자국이 의도적인 비트 오류 삽입을 통해 올바른 프레임을 왜곡시킬 수 있게 한다. 이와 관련하여 오류 검출 시험 장치는, 프레임의 수신기가 비트 오류의 위치에 따라 기결정된 오류, 특히 체크섬 오류(CRC 오류) 또는 프레임의 포맷 오류(format error) 또는 스터프 오류(stuff error)를 검출하도록, 프레임을 왜곡시킬 수 있다. 스터프 오류는, 프레임의 생성 시 적용되었던 스터핑 규칙(stuffing regulation)이 위반될 때 나타난다. 예컨대 CAN FD의 경우 CRC 필드의 시작 시까지, 5개의 동일한 비트 다음에 뒤이어 역 스터프 비트(inverse stuff bit)가 삽입되는 동적 비트 스터핑 규칙이 적용된다. 또한, CAN FD의 경우, CRC 필드의 시작부터, 정해진 비트 수 이후 고정 스터프 비트가 삽입되는 고정 스터핑 규칙이 적용된다. 그 대안으로, 단 하나의 스터프 비트 대신, 2개 또는 그 이상의 비트가 고정 스터프 비트로서 삽입될 수 있다. 물론, 언급한 비트 스터핑 규칙이 CAN FD 후속자(successor)에서 수정될 수 있거나, 다른 비트 스터핑 규칙이 적용될 수도 있다.

본원 오류 검출 시험 장치에 의해 왜곡된 프레임의 수신기가 오류를 검출한 경우, 이 수신기는, 이를 위해 가용한 방법으로, 특히 오류 프레임의 송신을 통해 오류를 알릴 수 있다.

따라서, 본원 오류 검출 시험 장치에 의해, 프로토콜에 정의된, 완성된 시스템 내 오류를 검출하기 위한 메커니즘의 올바른 기능이 검증될 수 있다. 그러므로 시스템 안전성의 고려 시 상기 메커니즘을 고려할 수 있다.

그 결과로서, 가입자국에 의해, 데이터 전송 속도의 증가 시에도, 프레임의 송신 및 수신은 버스 시스템의 신규 추가 기능과 관련하여 높은 유연성 및 낮은 오류율로, 그리고 점검 가능한 오류 검출용 메커니즘으로 보장될 수 있다.

이 경우, 가입자국에 의해, 버스 시스템에서, 특히 제1 통신 단계에서 CAN에 의해 공지된 중재를 유지할 수 있고, 그럼에도 CAN 또는 CAN FD에 비해 전송 속도를 더욱 현저하게 높일 수 있다.

가입자국에 의해 수행되는 방법은, 버스 시스템 내에, CAN 프로토콜 및/또는 CAN FD 프로토콜에 따라 메시지를 송신하는 하나 이상의 CAN 가입자국 및/또는 하나 이상의 CAN FD 가입자국도 존재하는 경우에 사용될 수도 있다.

오류 검출 시험 장치의 바람직한 또 다른 구성들은 종속 청구항들에 명시된다.

본원 오류 검출 시험 장치는 추가로, 신호의 시작 직전에 오류 검출 시험 장치를 스위치 온하거나 신호의 종료 후 오류 검출 시험 장치를 스위치 오프하기 위한 제어 모듈을 포함할 수 있다.

평가 모듈 및/또는 제어 모듈은 경우에 따라, 추가로 오류 검출 시험 장치가 신호의 시작 직전에 스위치 온되어 있는지의 여부를 결정하기 위해, 송신할 프레임과 관련하여 프레임의 식별자 및/또는 제어 비트를 평가하도록 구성된다.

평가 모듈 및/또는 제어 모듈은 경우에 따라, 추가로, 오류 검출 시험 장치가 신호의 시작 직전에 스위치 온되어 있는지의 여부를 결정하기 위해, 송신할 프레임에 대해 메모리 내 제어 비트를 평가하도록 구성된다.

본원 오류 검출 시험 장치는 추가로, 신호의 비트들을 계수하기 위한 하나 이상의 카운터; 오류 검출 시험 장치의 스위치 온 이후 카운터에 대한 기결정된 카운터 값의 사전 설정을 위한 하나 이상의 구성 레지스터; 프로토콜 제어 유닛으로부터 신호에 대한 정보의 수신을 위한 하나 이상의 입력 단자; 및 스위칭 신호를 이용하여 신호 내에서 하나의 비트의 적어도 일부가 언제 간섭될지를 시그널링하기 위한 하나 이상의 출력 단자;를 포함하며, 신호의 간섭은 체크섬 오류 및/또는 스터프 오류 및/또는 포맷 오류에 상응한다. 이와 관련하여, 하나 이상의 카운터는, 하나 이상의 입력 단자에서 수신되는 정보를 기반으로 신호의 각각의 비트를 계수하고, 하나 이상의 출력 단자에서 하나 이상의 구성 레지스터에 의해 사전 설정된 카운터 값을 기반으로 스위칭 신호를 출력하도록 구성될 수 있다.

또한, 하나 이상의 카운터는, 하나 이상의 입력 단자에서 수신되는 정보를 기반으로 신호의 각각의 비트를 계수하고, 구성 레지스터에 의해 사전 설정된 카운터 값에 도달하면 출력 단자에서 스위칭 신호를 출력하도록 구성되는 점도 고려해볼 수 있다.

또한, 신호가 하나의 프레임으로 버스로 송신될 송신 신호이거나, 신호가 하나의 프레임으로 버스로부터 수신될 수신 신호이거나, 신호가 버스 상에서 프레임들 사이의 프레임 간 간격(inter-frame space)을 위해 생성된 것인 점도 고려해볼 수 있다.

선택적으로, 버스 시스템의 가입자국들 간에 교환되는 프레임에 대해, 제1 통신 단계에서 버스로 송신되는 신호의 비트 시간은 제2 통신 단계에서 송신되는 신호의 비트 시간과 상이하다.

평가 모듈은, 신호의 비트가 반전되는 방식으로 스위칭 신호를 생성하도록 구성될 수 있다.

일 실시예에 따라서, 평가 모듈은, 신호의 비트의 하나 이상의 타임 퀀텀(time quantum)이 반전되는 방식으로 스위칭 신호를 생성하도록 구성되고, 비트는 2개 이상의 타임 퀀텀으로 분할되며, 오류 검출 시험 장치는, 비트가 몇 개의 타임 퀀텀으로 분할되는지가 구성될 수 있는 방식으로 구성된다.

프레임은 CAN FD와 호환 가능하게 구성될 수 있다.

앞서 기술한 오류 검출 시험 장치 중 적어도 하나는 직렬 버스 시스템용 가입자국의 부분일 수 있다. 가입자국은 추가로, 버스 시스템의 가입자국과 하나 이상의 다른 가입자국 간의 통신을 제어하기 위한 통신 제어 장치로서, 버스 시스템의 버스로 프레임으로서 전송되도록 하기 위해, 또는 버스로부터 프레임의 수신 이후 프레임으로부터 신호를 복호화하기 위해, 가입자국의 작동 중에 신호를 처리하도록 구성된 프로토콜 제어 유닛을 가진 통신 제어 장치; 및 이 통신 제어 장치에 의해 생성된 송신 신호를 프레임으로서 버스로 송신하고 그리고/또는 버스로부터 프레임을 수신하기 위한 송/수신 장치;를 포함한다.

가입자국은 추가로, 프로토콜 제어 유닛에 의해 처리된 신호와 스위칭 신호의 입력 및 간섭된 신호의 출력을 위한 논리 모듈을 구비할 수 있고, 이 경우 스위칭 신호는 간섭되어야 하는 비트 부분에 대해서만 활성이며, 상기 송/수신 장치는, 간섭된 신호를 평가하기 위해, 하나 이상의 오류 검출 시험 장치에 의해 간섭된 신호를 저장하도록 구성된다.

앞서 기술한 가입자국은, 추가로 하나의 버스 및 서로 직렬로 통신하는 방식으로 버스를 통해 서로 연결되어 있는 둘 이상의 가입자국을 포함하는 버스 시스템의 부분일 수 있다. 이 경우, 둘 이상의 가입자국 중 적어도 하나는 앞서 기술한 가입자국이다.

전술한 과제는, 또한, 청구항 제15항에 따른, 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법을 통해서도 해결된다. 이 방법은, 버스 시스템의 가입자국용 오류 검출 시험 장치에 의해 실행되며, 상기 방법은, 하나 이상의 비트가 간섭되는 결과 신호의 수신기가 기결정된 오류 검출 메커니즘의 기능을 시험할 수 있도록 하기 위해, 오류 검출 시험 장치의 평가 모듈을 이용하여, 신호에서의 어느 비트가 간섭되어야 하는지를 평가하는 단계로서, 상기 신호가 가입자국의 작동 중에, 프레임으로서 버스 시스템의 버스로 전송되도록 하기 위해, 또는 버스로부터 프레임의 수신 이후 이 프레임으로부터 신호를 복호화하기 위해, 가입자국의 프로토콜 제어 유닛에 의해 처리되는, 평가 단계; 및 프로토콜 제어 유닛에 의해 출력된 신호에서 평가 모듈에 의해 평가된 하나 이상의 비트에 간섭하기 위해, 출력 단자를 이용하여 프로토콜 제어 유닛으로 스위칭 신호를 출력하는 출력 단계;를 포함하며, 평가 모듈은 이 평가 모듈에 의해 평가된 하나 이상의 비트를 기반으로 스위칭 신호를 생성한다.

본원 방법은, 앞서 오류 검출 시험 장치와 관련하여 언급한 것과 동일한 장점을 제공한다.

본 발명의 또 다른 가능한 구현예들은 전술한 또는 하기에서 실시예들과 관련하여 기술되는 특징들 또는 실시형태들의 명시되지 않은 조합들도 포함한다. 이 경우, 통상의 기술자는 개별 양태들도 개선 또는 보완으로서 본 발명의 각각의 기본 형태에 부가할 것이다.

하기에서 본 발명은 첨부된 도면을 참조하여 그리고 실시예들에 기초하여 더 상세하게 기술된다.

도 1은 제1 실시예에 따른 버스 시스템의 간소화된 블록회로도이다.
도 2는 제1 실시예에 따른 버스 시스템의 가입자국으로부터 송신될 수 있는 메시지의 구조를 설명하기 위한 도표이다.
도 3은 제1 실시예에 따른 버스 시스템의 가입자국의 간소화된 개략적 블록회로도이다.
도 4는 제1 실시예에 따른 가입자국에서 버스 신호들(CAN-FX_H 및 CAN-FX_L)일 수 있는 버스 신호들(CAN_H 및 CAN_L)의 시간 곡선을 나타낸 그래프이다.
도 5는 제1 실시예에 따른 가입자국에서 버스 신호들(CAN-FX_H 및 CAN-FX_L)의 차동 전압(VDIFF)의 시간 곡선을 나타낸 그래프이다.
도 6 및 도 7은 각각 송신 신호(TXD)의 특수 비트 시퀀스를 설명하기 위한 시간 그래프이다.
도 8과 도 9는 각각 제2 실시예에 따른 가입자국의 TXD 단자에 대해 도 6 및 도 7의 송신 신호(TXD)를 토대로 생성될 수 있는 상이한 송신 신호를 나타낸 시간 그래프이다.
도면들에서 동일하거나 기능이 동일한 요소들에는, 달리 명시되지 않는 한, 동일한 도면부호들이 부여된다.

도 1에는, 예시로서, 데이터가 직렬로 전송되는 직렬 버스 시스템인 버스 시스템(1)이 도시되어 있다. 버스 시스템(1)은, 하기에 예시로서 기술되는 것처럼, 특히 기본적으로 CAN 버스 시스템, CAN FD 버스 시스템, 하기에서 CAN FX 버스 시스템이라고도 하는 CAN FD 후속 버스 시스템(successor bus system), 및/또는 이들의 변형예를 위해 구성될 수 있다. 버스 시스템(1)은 차량에서, 특히 자동차, 비행기 등에서, 또는 병원이나 산업 설비 등에서 사용될 수 있다.

도 1에서, 버스 시스템(1)은, 각각 제1 버스 코어(41) 및 제2 버스 코어(42)를 구비한 버스(40)에 연결되어 있는 복수의 가입자국(10, 20, 30)을 포함한다. 버스 코어들(41, 42)은 CAN 기반 버스 시스템에서 CAN_H 및 CAN_L 또는 CAN-FX_H 및 CAN-FX_L이라고도 지칭될 수 있으며, 송신 상태에서 신호를 위한 우성 레벨들의 결합 또는 열성 레벨들의 생성 이후 전기 신호 전송을 위해 이용된다. 버스(40)를 통해 메시지(45, 46)가 신호의 형태로 개별 가입자국들(10, 20, 30) 간에 직렬로 전송될 수 있다. 버스(40) 상에서 통신 시, 도 1에 흑색의 지그재그형 블록 화살표로 도시된 것처럼, 오류가 발생하면, 선택적으로 오류 프레임(47)(error flag)이 송신될 수 있다. 오류 프레임(47)은 선택적으로, 오류 프레임(47)이 검출된 오류의 유형을 통지하는 방식으로 형성될 수 있다. 가입자국(10, 20, 30)은 예컨대 자동차의 제어 장치, 센서, 표시 장치 등이다.

도 1에 도시된 것처럼, 가입자국(10)은 통신 제어 장치(11), 송/수신 장치(12), 통신 오류 검출 모듈(14) 및 오류 검출 시험 장치(15)를 포함한다. 가입자국(20)은 통신 제어 장치(21), 송/수신 장치(22) 및 통신 오류 검출 모듈(14)을 포함한다. 선택적으로, 가입자국(20)은 추가로 오류 검출 시험 장치(15)를 포함한다. 가입자국(30)은 통신 제어 장치(31), 송/수신 장치(32) 및 통신 오류 검출 모듈(34)을 포함한다. 선택적으로, 가입자국(30)은 추가로 오류 검출 시험 장치(35)를 포함한다. 가입자국(10, 20, 30)의 송/수신 장치(12, 22, 32)는, 비록 도 1에는 도시되어 있지 않지만, 각각 직접 버스(40)에 연결되어 있다.

통신 제어 장치(11, 21, 31)는 각각, 버스(40)에 연결되어 있는 각각의 가입자국(10, 20, 30)과 하나 이상의 다른 가입자국(10, 20, 30) 간의 버스(40)를 통한 통신을 제어하는 데 이용된다.

통신 제어 장치(11, 31)는, 예컨대 수정된 CAN 메시지(45)인 제1 메시지(45)를 작성하고 판독한다. 이 경우, 수정된 CAN 메시지(45)는, 하기에서 CAN FX 포맷이라고도 지칭되고 도 2를 참조하여 더 상세하게 기술되는 CAN FD 후속 포맷을 기반으로 구성된다. 또한, 통신 제어 장치(11, 31)는, 필요에 따라 송/수신 장치(12, 32)를 위해 CAN FX 메시지(45) 또는 CAN FD 메시지(46)를 공급하거나 상기 송/수신 장치로부터 수신하도록 형성될 수 있다. 이 경우, 하기에서 더 정확하게 기술되는 바와 같이, 모듈(14, 34) 및 장치(15, 35)가 사용된다. 다시 말해, 통신 제어 장치(11, 31)는 제1 메시지(45) 또는 제2 메시지(46)를 작성하고 판독하고, 제1 및 제2 메시지(45, 46)는 이들의 데이터 전송 표준에 의해 구분되며, 요컨대 이 경우에는 CAN FX이거나 CAN FD이다.

두 가입자국(10, 30)에 의해, CAN FX 포맷을 갖는 메시지(45)의 형성 및 후속 전송 그리고 상기 메시지(45)의 수신이 실현될 수 있다.

통신 제어 장치(21)는 ISO 11898-1:2015에 따른 종래 CAN 컨트롤러처럼, 다시 말해 CAN FD tolerant Classical CAN CAN 컨트롤러 또는 CAN FD 컨트롤러처럼 형성될 수 있다. 통신 제어 장치(21)는 제2 메시지(46), 예컨대 CAN FD 메시지(46)를 작성하고 판독한다. CAN FD 메시지(46)의 경우, 0 내지 64 이하의 데이터 바이트 수가 포함될 수 있으며, 이들 데이터 바이트는 여전히 이를 위해 클래식 CAN 메시지의 경우보다 분명히 더 빠른 데이터 전송 속도로 전송된다. 특히 통신 제어 장치(21)는 종래 CAN FD 컨트롤러처럼 형성된다.

송/수신 장치(22)는 ISO 11898-1:2015에 따른 종래 CAN 트랜시버 또는 CAN FD 트랜시버처럼 형성될 수 있다. 송/수신 장치(12, 32)는, 필요에 따라 대응하는 통신 제어 장치(11, 31)를 위한 CAN FX 포맷에 따른 메시지(45) 또는 현재의 CAN FD 포맷에 따른 메시지(46)를 공급하거나 상기 통신 제어 장치로부터 수신하도록 형성될 수 있다.

모듈들(14, 24, 34)은 기능과 관련하여 동일하게 구성될 수 있다. 장치들(15, 25, 35)은 기능과 관련하여 동일하게 구성될 수 있다.

도 2에는, 메시지(45)에 대해, 버스(40)로 송신하기 위한 송/수신 장치(12)를 위해 통신 제어 장치(11)에 의해 공급되는 것과 같은 CAN FX 프레임(450)이 도시되어 있다. 이 경우, 통신 제어 장치(11)는, 본 실시예에서 도 2에서도 도시된 것처럼 CAN FD와 호환되는 것으로서 프레임(450)을 작성한다. 이는 가입자국(30)의 통신 제어 장치(31) 및 송/수신 장치(32)에도 유사하게 적용된다.

도 2에 따라, CAN FX 프레임(450)은 버스(40) 상에서의 CAN 통신을 위해 상이한 통신 단계들(451, 452)로, 요컨대 중재 단계(451)와 데이터 단계(452)로 분할된다. 프레임(450)은 중재 필드(453), 제어 필드(454), 데이터 필드(455), 체크섬(F_CRC)을 위한 체크섬 필드(456), 동기화 필드(457) 및 확인응답 필드(458)를 갖는다.

중재 단계(451)에서는, 프레임(450)의 경우, 중재 필드(453) 내 예컨대 11비트를 갖는 식별자(ID)에 의해 가입자국(10, 20, 30) 간에 비트 단위로, 어느 가입자국(10, 20, 30)이 최고 우선순위를 갖는 메시지(45, 46)를 송신하고자 하고 그로 인해 후속 데이터 단계(452)에서의 다음 송신 시간 동안 버스 시스템(1)의 버스(40)에 대한 배타적 액세스 권한을 얻는지가 협의된다.

프레임(450)은, 다른 프레임(450)에 대해 또는 버스(40)로의 배타적이고 충돌없는 다음번 액세스를 위한 CAN FD 프레임에 대해 왼쪽 정렬된 자신의 식별자(ID)로 중재한다. 식별자(ID)에는 RRS 비트가 뒤따른다.

열성으로 송신된 CAN FD 포맷의 IDE 비트는 29비트 식별자로 전환되기 때문에, 후속하는 IDE 비트는 우성으로 송신된다.

프레임(450)의 경우, 도 2에서 하부 라인이 두꺼운 선으로 도시되어 있는 비트들은 프레임(450) 내에서 우성으로서 송신되는 점이 적용된다. 또한, 프레임(450)의 경우, 도 2에서 상부 라인이 두꺼운 선으로 도시되어 있는 비트들은 프레임(450) 내에서 열성으로 송신되는 점이 적용된다.

프레임(450)의 중재 단계(451)에서는 CAN 및 CAN FD에서와 같은 물리 계층이 이용된다. 물리 계층은, 비트 전송 계층 또는 공지된 OSI 모델(Open Systems Interconnection Model)의 계층(1)에 상응한다.

단계(451) 동안의 중점은, 우선순위가 더 높은 메시지(45, 46)가 파괴되지 않으면서, 버스(40)에 대한 가입자국들(10, 20, 30)의 동시 액세스를 허용하는 공지된 CSMA/CR 방법이 이용된다는 점이다. 그렇게 하여, 버스 시스템(1)에 상대적으로 간단하게 추가 버스 가입자국(10, 20, 30)이 부가될 수 있고, 이는 매우 바람직하다.

CSMA/CR 방법의 결과, 버스(40) 상에는, 버스(40) 상에서 우성 상태들을 갖는 다른 가입자국들(10, 20, 30)에 의해 덮어쓰기 될 수 있는 이른바 열성 상태들이 존재해야 한다. 열성 상태에서는, 개별 가입자국(10, 20, 30)에서 하이 임피던스 조건이 우세하며, 이는 버스 회로의 기생 성분과 결합하여 더 긴 시간 상수를 야기한다. 이로 인해, 실제 차량에 적용 시, 오늘날 CAN FD 물리 계층의 최대 비트 전송률이 현재 초당 약 2메가비트로 제한된다.

데이터 단계(452)에서는 제어 필드(454)의 일부 외에도 CAN FX 프레임 또는 데이터 필드(455)의 메시지(45)의 유효 데이터; 그리고 체크섬(F_CRC)을 위한 체크섬 필드(456);가 송신된다.

메시지(45)의 송신기는, 가입자국(10)이 송신기로서 중재에 성공하고, 이로써 가입자국(10)이 송신기로서 송신하기 위해 버스 시스템(1)의 버스(40)에 대한 배타적 액세스 권한을 가질 때 비로소, 버스(40)로 데이터 단계(452)의 비트의 송신을 시작한다.

매우 일반적으로, CAN FX를 이용하는 버스 시스템에서는, CAN 또는 CAN FD에 비해 하기의 다른 특성들이 실현될 수 있다.

a) CAN 및 CAN FD의 견고성 및 사용자 친화성에 대한 책임이 있는 입증된 특성, 특히 CSMA/CR 방법에 따른 식별자 및 중재를 포함한 프레임 구조의 채택 및 경우에 따른 조정,

b) 순 데이터 전송 속도가 특히 초당 약 10메가비트로 상승,

c) 프레임당 유효 데이터의 크기가 특히 약 4kbyte로 증대.

도 2에 도시된 것처럼, 가입자국(10)은 프레임(450)을 작성하기 위해 제1 통신 단계로서의 중재 단계(451)에서 부분적으로, 특히 FDF 비트까지(이를 포함해서), CAN/CAN FD에 의해 공지된, ISO11898-1:2015에 따른 포맷을 이용한다. 따라서, 프레임(450)은 SOF 비트에서부터 FDF 비트까지(이를 포함해서) ISO11898-1:2015에 따른 CAN FD 베이스 프레임 포맷과 동일하다. 그러므로 공지된 구성은 여기서는 추가로 설명하지 않는다.

그에 반해, 가입자국(10)은 FDF 비트부터는 제1 통신 단계에서뿐만 아니라 제2 통신 단계, 즉 데이터 단계(452)에서도, 하기에 기술된 CAN FX 포맷을 이용한다.

프레임(450) 내에서 FDF 비트 직후에 FXF 비트가 뒤따르며, 상기 FXF 비트는 앞서 언급한 것처럼 상기 위치에서부터 CAN FD 베이스 프레임 포맷의 "res Bit"에 상응한다. 그에 따라 FXF 비트가 1로서, 즉, 열성으로 송신되면, 이는 CAN FX 프레임으로서의 프레임(450)을 식별한다. CAN FD 프레임의 경우, 통신 제어 장치(11)는 FXF 비트를 0으로서, 즉, 우성으로 설정한다.

따라서, CAN FD에 의해 공지된, 하기에서 FXF 비트라고도 불리는 res 비트가, CAN FD 포맷으로부터 CAN FX 포맷으로의 전환을 위해 사용된다. 그러므로 CAN FD 및 CAN FX에서부터 res 비트까지 프레임 포맷들이 동일하다. CAN FX 가입자국, 즉, 여기서는 가입자국(10, 30)은 CAN FD도 지원한다.

일반적으로, 프레임(450)의 생성 시, 2개의 상이한 스터핑 규칙이 적용된다. 제어 필드(454) 내 FXF 비트까지는 CAN FD의 동적 비트 스터핑 규칙이 적용되며, 그럼으로써 5개의 동일한 비트 이후 결과적으로 하나의 역 스터프 비트가 삽입된다. 제어 필드(454) 내 FX 비트 이후에는 고정 스터핑 규칙이 적용되며, 그럼으로써 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입된다. 그 대안으로, 단 하나의 스터프 비트 대신 2개 또는 그 이상의 비트가 고정 스터프 비트로서 삽입될 수 있다.

프레임(450) 내에서 FXF 비트 이후, 향후 사용을 위한 우성 비트인 resFX 비트가 뒤따른다. resFX는 프레임(450)의 경우 0으로서, 즉, 우성으로서 송신되어야 한다. 그러나 가입자국(10)이 resFX 비트를 1로서, 다시 말해 열성으로 수신한다면, 수신하는 가입자국(10)은, CAN FD 메시지(46)에서 res=1에 대해 구현되는 것처럼, 예컨대 프로토콜 예외 상태(protocol exception state)로 전환된다. rexFX 비트는 정확히 그 반대로도 정의될 수 있는데, 즉, resFX 비트는 1로서, 다시 말해 열성으로 송신되어야 하며, 그럼으로써 수신하는 가입자국은, rexFX 비트가 우성인 경우에 프로토콜 예외 상태로 전환된다. 프로토콜 예외 상태에서, CAN FD 컨트롤러, 본 예시에서는 통신 제어 장치(21)는, CAN FD 컨트롤러가 CAN 버스(40)에 영향을 미치지 않는 작동 상태로 전환된다.

프레임(450) 내에서 resFXF 비트 이후에는 기결정된 비트 시퀀스가 부호화되는 시퀀스 BRS AD가 뒤따른다. 이런 비트 시퀀스는 중재 단계(451)의 중재 비트 전송률에서 데이터 단계(452)의 데이터 비트 전송률로 간단하면서 확실한 전환을 허용한다. 예컨대 BRS AD의 비트 시퀀스는 열성 중재 비트와 뒤이은 우성 데이터 비트로 구성된다. 본 실례에서, 비트 전송률은 2개의 언급한 비트 사이의 에지에서 전환될 수 있다.

프레임(450) 내에서 시퀀스 BRS AD 이후에는, 하기에서 훨씬 더 구체적으로 기술되는 데이터 필드(455)의 유효 데이터의 데이터 타입(Data Type = DT)이 명시되어 있는 DT 필드가 뒤따른다. DT 필드는 예컨대 1바이트의 길이를 가지며, 그에 따라 2⁸ = 256개의 상이한 데이터 타입(Data Types)이 정의된다. 물론 DT 필드에 대해 다른 길이도 선택될 수 있다. 데이터 타입(Data Type)은, 데이터 필드(455) 내에 어느 유형의 정보가 포함되어 있는지와 관련하여 데이터 필드(455)의 내용을 식별하게 한다. DT 필드 내 값에 따라, 데이터 필드(455) 내에서는, 실질적인 유효 데이터(user data) 외에도 제공되어 있는 추가 헤더(header) 또는 트레일러(trailer)도 전송된다. 그 대안으로, DT 필드는 데이터 필드(455)의 시작 부분에, 즉, 예컨대 데이터 필드(455)의 제1 바이트 내에 배치된다. DT 필드를 이용해서, 안전(기능 안전); 보안(데이터 보안); 및 예컨대 프레임에 대한 최대 대기 시간의 보증, 버스 시스템 내 가입자국들(노드들)의 시간 동기화 등과 같은 QoS(Quality of Service; 서비스 품질);와 같은 부가 기능들도 구현될 수 있다. 그렇게 하여, 추가 기능들을 삽입하기 위해, 더 정확하게는 프레임 포맷(frame format)을 변경할 필요 없이, 통신 프로토콜은 모듈형으로, 그리고 그에 따라 나중을 위해 간단하게 확장될 수 있다. 신규 부가 기능들은 소프트웨어에 의해 기존 구현(old implementation)에 부가될 수 있으며, 그럼으로써 상이한 구현들이 호환 가능하게 유지된다. 따라서, 버스 시스템을 위해 이용된 통신 프로토콜은 매우 유연하게 확장될 수도 있다.

프레임(450) 내에서 DT 필드 이후에는 데이터 길이 코드(DLC = Data Length Code)가 삽입되는 DLC 필드가 뒤따르며, 상기 데이터 길이 코드는 프레임(450)의 데이터 필드(455) 내 바이트 수를 명시한다. 데이터 길이 코드(DLC)는 1에서부터 데이터 필드(455)의 최대 길이 또는 데이터 필드 길이까지의 모든 값을 취할 수 있다. 최대 데이터 필드 길이가 특히 2048비트라면, DLC = 0이 바이트 수가 1개인 데이터 필드 길이를 의미하고 DLC = 2047은 바이트 수가 2048개인 데이터 필드 길이를 의미한다고 가정할 때, 데이터 길이 코드(DLC)는 11개의 비트 수를 필요로 한다. 그 대안으로, 예컨대 CAN의 경우처럼, 길이 0의 데이터 필드(455)가 허용될 수도 있다. 이 경우, DLC = 0은 예컨대 바이트 수가 0인 데이터 필드 길이를 부호화할 수도 있다. 이 경우, 예컨대 11비트일 때 부호화 가능한 최대 데이터 필드 길이는 (2^11)-1 = 2047이다.

프레임(450) 내에서 DLC 필드 이후에는 헤더 체크섬(H_CRC)이 뒤따른다. 헤더 체크섬은 프레임(450)의 헤더(Header), 다시 말해 SOF 비트를 갖는 프레임(450) 시작에서부터, 헤더 체크섬(H_CRC)의 시작까지, 즉, 모든 동적 스터프 비트와 선택적으로 고정 스터프 비트를 포함하여 헤더 체크섬(H_CRC) 시작까지의 모든 비트의 보호를 위한 체크섬이다. 순환 중복 검사(CRC)에 따른 헤더 체크섬(H_CRC) 및 그에 따른 체크섬 다항식의 길이는 원하는 해밍 거리(Hamming distance)에 상응하게 선택될 수 있다. 헤더 체크섬(H_CRC)에 의해 보호될 데이터 워드(data word)는, 데이터 길이 코드(DLC)가 11비트인 경우, 27비트보다 더 길다. 그러므로 헤더 체크섬(H_CRC)의 다항식은, 6의 해밍 거리를 달성하기 위해서는 최소한 13비트 길이여야 한다. 헤더 체크섬(H_CRC)의 계산은 하기에서 좀 더 구체적으로 기술된다.

프레임(450) 내에서 헤더 체크섬(H_CRC) 이후에는 데이터 필드(455)(data field)가 뒤따른다. 데이터 필드(455)는 1개 내지 n개의 데이터 바이트로 구성되며, 이때 n은 예컨대 2048바이트 또는 4096바이트이거나, 임의의 다른 값이다. 그 대안으로, 0의 데이터 필드 길이도 생각해볼 수 있다. 데이터 필드(455)의 길이는 앞에서 기술한 것처럼 DLC 필드 내에 부호화되어 있다. 앞서 기술한 것처럼, 선택적으로 DT 필드는 데이터 필드(455)의 시작부에, 즉, 예컨대 데이터 필드(455)의 제1 바이트 내에 배치된다.

프레임(450) 내에서 데이터 필드(455) 이후에는 프레임 체크섬(F_CRC)이 뒤따른다. 프레임 체크섬(F_CRC)은 프레임 체크섬(F_CRC)의 비트들로 구성된다. 프레임 체크섬(F_CRC) 및 그에 따른 CRC 다항식의 길이는 원하는 해밍 거리에 상응하게 선택된다. 프레임 체크섬(F_CRC)은 전체 프레임(450)을 보호한다. 그 대안으로, 프레임 체크섬(F_CRC)을 포함한 데이터 필드(455)만 선택적으로 보호된다.

프레임(450) 내에서 프레임 체크섬(F_CRC) 이후에는, 기결정된 비트 시퀀스가 부호화되는 시퀀스(BRS DA)가 뒤따른다. 이 비트 시퀀스는 데이터 단계(452)의 데이터 비트 전송률에서부터 중재 단계(451)의 중재 비트 전송률로의 간단하면서도 확실한 전환을 허용한다. 예컨대 BRS DA의 비트 시퀀스는 열성 데이터 비트와 뒤이은 우성 중재 비트로 구성된다. 본 예시에서는, 2개의 언급한 비트 사이의 에지에서 비트 전송률이 전환될 수 있다.

프레임(450) 내에서 시퀀스(BRS DA) 이후에는, 동기화 패턴(Sync 패턴)이 지속되는 Sync 필드가 뒤따른다. 동기화 패턴은, 수신하는 가입자국(10, 30)으로 하여금, 데이터 단계(452) 이후 중재 단계(451)의 시작을 검출하도록 허용하는 비트 패턴이다. 동기화 패턴은, 예컨대 오류가 있는 헤더 체크섬(H_CRC)으로 인해 데이터 필드(455)의 정확한 길이를 식별하지 못하는 수신측 가입자국들(10, 30)이 동기화되도록 허용한다. 그에 뒤이어, 상기 가입자국들은, 오류가 있는 수신을 통지하기 위해, "부정 확인응답(Negative Acknowledge)"을 송신할 수 있다. 이는 특히, 데이터 필드(455) 내 CAN FX가 더 이상 오류 프레임(47)(Error Flags)을 허용하지 않을 때 매우 중요하다.

프레임(450) 내에서 Sync 필드 이후에는 복수의 비트로, 예컨대 도 2의 예시에서는 ACK 비트, ACK dlm 비트, NACK 비트 및 NACK dlm 비트로 구성된 확인응답 필드(ACK Field)가 뒤따른다. NACK 비트 및 NACK dlm 비트는 선택적 비트들이다. 수신하는 가입자국(10, 30)이 프레임(450)을 올바르게 수신했을 때, 상기 수신하는 가입자국(10, 30)은 ACK 비트를 우성으로서 송신한다. 송신하는 가입자국은 ACK 비트를 열성으로서 송신한다. 그러므로 원래 프레임(450) 내에서 버스(40)로 송신된 비트는 수신하는 가입자국들(10, 30)에 의해 덮어쓰기 될 수 있다. ACK dlm 비트는, 다른 필드들과 분리하는 데 이용되는 열성 비트로서 송신된다. NACK 비트 및 NACK dlm 비트는, 수신하는 가입자국이 버스(40) 상에서 프레임(450)의 부정확한 수신을 시그널링할 수 있도록 하는 데 사용된다. 상기 비트의 기능은 ACK 비트 및 ACK dlm 비트의 기능과 같다.

프레임(450) 내에서 확인응답 필드(ACK Field) 이후에는 종료 필드(EOF = End of Frame)가 뒤따른다. 종료 필드(EOF)의 비트 시퀀스는, 프레임(450)의 종료를 식별 표시하는 데 사용된다. 종료 필드(EOF)는, 프레임(450)의 끝에 8개의 열성 비트 수가 송신되도록 보장한다. 이는, 프레임(450) 내부에서 발생할 수 없는 비트 시퀀스이다. 그렇게 하여, 가입자국들(10, 20, 30)에 의해 프레임(450)의 끝이 확실하게 검출될 수 있다.

종료 필드(EOF)는, NACK 비트 내에서 우성 비트가 확인되었는지 아니면 열성 비트가 확인되었는지의 여부에 따라 상이한 길이를 갖는다. 송신하는 가입자국은 NACK 비트를 우성으로서 수신했다면, 종료 필드(EOF)는 7개의 열성 비트 수를 포함한다. 그렇지 않으면, 종료 필드(EOF)의 길이는 단 5개의 열성 비트에 불과하다.

프레임(450) 내에서 또는 그 이후 종료 필드(EOF) 다음에는 프레임 간 간격(IFS - Inter Frame Space)이 뒤따른다. 상기 프레임 간 간격(IFS)은 ISO11898-1:2015에 상응하는 CAN FD에서처럼 구성된다. 프레임 간 간격(IFS)은 최소 3비트이다.

도 2에는, 프레임(450)을 위한 헤더 분할의 시퀀스에 대한 특별한 예시가 명시되어 있다. 대안적으로 헤더 분할의 시퀀스는 다르게 분류될 수 있다. 예컨대 DLC 필드가 DT 필드의 앞에 배치될 수 있다.

도 3에는, 통신 제어 장치(11), 송/수신 장치(12), 마이크로컨트롤러(13), 통신 오류 검출 모듈(14) 및 오류 검출 시험 장치(15)를 포함하는 가입자국(10)의 기본적인 구성이 도시되어 있다. 통신 오류 검출 모듈(14)은 통신 제어 장치(11)의 부분이며, 더 정확히 말하면, 프로토콜 컨트롤러라고도 지칭될 수 있는, 통신 제어 장치의 프로토콜 제어 유닛(111)이다. 통신 제어 장치(11)와 오류 검출 시험 장치(15)는 마이크로컨트롤러(13)의 부분이다.

가입자국(20, 30)은 도 3에 도시된 것과 유사한 방식으로 구성되나, 도 1에 따른 오류 검출 시험 장치(25, 35)는 선택적으로만 제공된다. 선택적으로는, 그 대안으로 또는 그에 추가로, 통신 오류 검출 모듈(14)이 통신 제어 장치(31) 및 송/수신 장치(32)와 별도로 배치될 수 있다. 이는 가입자국(20)에도 똑같이 적용된다. 그러므로 가입자국(20, 30)을 별도로 기술하지는 않는다.

도 3에 따라, 통신 제어 장치(11)는 마이크로컨트롤러(13)에 할당되어 있다. 마이크로컨트롤러(13)는 중앙 처리 유닛(Central Processing Unit = CPU)(131)을 갖는다. 이에 추가하여, 마이크로컨트롤러(13) 내에는 통상적으로, 송/수신 장치(12)에 전기 에너지를 공급하는 도시되지 않은 에너지 공급 장치가 내장된다. 에너지 공급 장치는 통상 5V의 전압(CAN_Supply)을 공급한다. 그러나 필요에 따라, 에너지 공급 장치는 다른 값을 갖는 다른 전압을 공급할 수도 있다. 그에 추가로 또는 그 대안으로 에너지 공급 장치가 전류원으로서 구성될 수 있다. 그에 추가로 통상, 중앙 처리 유닛(131)이 데이터의 처리 시 사용하는 하나 이상의 메모리가 제공된다.

통신 제어 장치(11)는 앞서 도 2의 프레임(450)과 관련하여 설명한 CAN FX 기능의 구현을 담당한다. 또한, 통신 제어 장치(11)는 앞서 기술한 것처럼 CAN FD 기능들의 구현을 실현할 수 있다. 통신 제어 장치(11)는 프로토콜 제어 유닛(111)에 추가로 논리 모듈(112)을 갖는다.

도 3에 도시된 송/수신 장치(12)는 미도시한 송신 모듈과 수신 모듈을 포함한다. 하기에서 항상 송/수신 장치(12)가 언급되더라도, 선택적으로 송신 모듈의 외부의 별도의 장치에 수신 모듈을 제공할 수 있다. 송신 모듈과 수신 모듈은, 종래의 송/수신 장치(22)에서처럼 구성될 수 있다.

송/수신 장치(12)는 버스(40)에 연결되며, 더 정확히 말하면 CAN_H 또는 CAN-FX_H를 위한 버스의 제1 버스 코어(41) 그리고 CAN_L 또는 CAN-FX_L을 위한 버스의 제2 버스 코어(42)에 연결된다.

버스 시스템(1)의 작동 중에, 송/수신 장치(12)의 송신 모듈은, 통신 제어 장치(11)의 송신 신호(TXD 또는 TXD1)를 버스 코어(41, 42)를 위한 상응하는 신호(CAN_H 및 CAN_L 또는 CAN-FX_H 및 CAN-FX_L)로 변환하고, 이들 신호(CAN_H 및 CAN_L 또는 CAN-FX_H 및 CAN-FX_L)를 버스(40) 상의 CAN_H 및 CAN_L용 단자들로 송신한다. 송/수신 장치(12)는 공지된 OSI 모델의 계층(1)을 구현하며, 다시 말해 송/수신 장치(12)는 버스(40) 상에서 송신할 개별 비트를 물리적으로, 예컨대 차동 전압(VDIFF = CAN_H - CAN_L 또는 VDIFF = CAN-FX_H - CAN-FX_L)으로서 부호화한다.

송/수신 장치(12)의 수신기는, 버스(40)로부터 수신되는 CAN 신호들을 토대로 수신 신호(RXD)를 생성하고, 상기 수신 신호를 통신 제어 장치(11)로 전달한다. 유휴 상태(Idle) 또는 대기 상태(Standby)를 제외하고, 송/수신 장치(12)는 수신기를 이용해서, 더 정확하게는 가입자국(10) 또는 이 가입자국의 송/수신 장치(12)가 메시지(45)의 송신기인지 여부와 관계없이, 정상 모드에서 항상 버스(40) 상에서의 데이터 내지 메시지(45, 46)의 전송을 중지한다.

도 4의 예시에 따라, 신호(CAN-FX_H 및 CAN-FX_L)는 적어도 중재 단계(451)에서, CAN에 의해 공지된 것처럼 우성 및 열성 버스 레벨(401, 402)을 갖는다. 버스(40) 상에서 도 5에 도시되어 있는 차동 신호(VDIFF = CAN-FX_H - CAN-FX_L)가 생성된다. 비트 시간(t_bt)을 갖는 신호(VDIFF)의 개별 비트들이 0.7V의 수신 임계치(T_a)에 의해 검출될 수 있다. 데이터 단계(452)에서 신호(CAN-FX_H 및 CAN-FX_L)의 비트들은 중재 단계(451)에서보다 더 빠르게, 즉, 더 짧은 비트 시간(t_bt)으로 송신된다. 따라서, 데이터 단계(452)에서 신호(CAN-FX_H 및 CAN-FX_L)는 적어도 상대적으로 더 높은 비트 전송률에서 종래 신호(CAN_H) 및 (CAN_L)와 구분된다. 송신 신호(TXD 또는 TXD1)의 비트의 비트 시간(t_bt)은 중재 단계(451)를 위한 각각의 비트 및 데이터 단계(452)를 위한 비트에 상응한다.

도 4에서 신호(CAN-FX_H, CAN-FX_L)에 대한 상태(401, 402)의 시퀀스 및 그에 기인하는 도 5의 전압(VDIFF)의 곡선은 단지 프레임(450)의 송신을 위한 가입자국(10)의 기능의 설명을 위해서만 이용된다. 버스 상태들(401, 402)에 대한 데이터 상태들의 시퀀스는 필요에 따라 선택될 수 있다.

달리 말하면, 송/수신 장치(12)의 송신 모듈은, 도 4에 따른 제1 작동 모드에서, 버스(40)의 버스 라인의 2개의 버스 코어(41, 42)에 대해 상이한 버스 레벨을 갖는 버스 상태(402)로서의 제1 데이터 상태와; 버스(40)의 버스 라인의 2개의 버스 코어(41, 42)에 대해 동일한 버스 레벨을 갖는 버스 상태(401)로서의 제2 데이터 상태;를 생성한다.

또한, 송/수신 장치(12)의 송신 모듈은, 데이터 단계(452)를 포함하는 제2 작동 모드에서 신호들(CAN-FX_H, CAN-FX_L)의 시간 곡선들의 경우, 상대적으로 더 높은 비트 전송률로 비트를 버스(40)로 송신한다. CAN-FX_H 및 CAN-FX_L 신호는 데이터 단계(452)에서 추가로 CAN FD의 경우와 다른 물리 계층에 의해 생성될 수 있다. 그렇게 하여, 데이터 단계(452)에서 비트 전송률이 CAN FD의 경우보다 훨씬 더 높아질 수 있다.

가입자국(10)의 작동 중에, 프로토콜 제어 유닛(111)은, 가입자국(10)이 버스(40)로 데이터를 송신하고자 할 때, 마이크로컨트롤러(13), 더 정확히 말하면 마이크로컨트롤러의 중앙 처리 유닛(131)으로부터 송신 메시지(TX)를 수신한다. 송신 메시지(TX)는, 버스(40)를 통해 특히 프레임(450) 또는 CAN FD용 프레임으로서 버스 시스템(1)의 다른 가입자국(10, 20, 30)에 송신되어야 하는 데이터를 포함한다. 또한, 프로토콜 제어 유닛(111)은, 버스(40)로부터 송/수신 장치(12)에 의해 프레임이 수신되어 송/수신 장치(12)에 의해 수신 신호(RXD)로서 변환될 때, 마이크로컨트롤러(13)로 수신 메시지(RX)를 송신한다. 더 정확히 말하면, 수신 메시지(RX)는 중앙 처리 유닛(131)으로 송신된다. 수신 메시지(RX)는, 버스 시스템(1)의 다른 가입자국(10, 20, 30)에 의해 버스(40)를 통해 특히 프레임(450) 또는 여타의 프레임으로서 송신되어 가입자국에 의해, 더 정확히 말하면 이 가입자국의 송/수신 장치(12)에 의해 수신된 데이터를 포함한다.

프로토콜 제어 유닛(111)은, 앞서 예시로서 프레임(450)에 대해 도 2를 참조하여 기술한 것처럼, 버스(40) 상에서 직렬 전송을 위해 통신 프로토콜에 의해 정의된 추가 제어 및 검사 비트와 송신 메시지(TX)의 데이터를 결합한다. 이렇게 형성되어 송신 프레임 또는 프레임이라고도 불리는 TXD 신호는 버스(40)용 프레임을 위해 통신 오류 검출 모듈(14)에 의해 계산되는 하나 이상의 체크섬을 이용한다. 하나 이상의 체크섬은 앞서 프레임(450)과 관련하여 기술한 프레임 체크섬(F_CRC) 및/또는 앞서 기술한 헤더 체크섬(H_CRC) 및/또는 하나 이상의 여타의 체크섬을 포함한다. 원칙적으로 하나 이상의 체크섬의 계산은 그 대안으로 또는 추가로 마이크로컨트롤러(13)의 중앙 처리 유닛(131)에서 실행되는 소프트웨어로 구현될 수 있다. 그에 반해, 프로토콜 제어 유닛(111)은, 수신되는 RXD 신호로부터, 버스(40) 상에서의 직렬 전송을 위해 통신 프로토콜에 의해 정의된 제어 및 검사 비트들을 추출한다. 결과적인 수신 메시지(RX)를 프로토콜 제어 유닛(111)이 마이크로컨트롤러(13)로 전달한다.

또한, 프로토콜 제어 유닛(111)은, 오류 검출 시험 장치(15)로, 더 정확히 말하면 상기 오류 검출 시험 장치의 제1 단자(1521) 및/또는 제2 단자(1522)로, 송신 신호(TXD)에 대한 정보를 출력한다. 이런 유형의 정보는 예컨대, 프로토콜 제어 유닛(111)이 프레임(450) 또는 버스(40)를 위한 여타의 프레임을 송신하기 시작하는 시점을 알려주는 메시지(Send_Start)이다. 그에 추가로 또는 그 대안으로, 상기 유형의 정보는 송신 신호(TXD) 또는 프레임(450)의 송신되는 비트당 하나의 펄스 또는 하나의 에지를 이용한 시그널링(Bit-Puls)이다. 그에 반해, 오류 검출 시험 장치(15)는 스위칭 신호(S_INV)를 이용하여, 송신 신호(TXD) 또는 프레임(450)의 하나의 비트가 간섭되어야 하는 시점을 프로토콜 제어 유닛(111)에 시그널링한다(Invert-Bit). 시그널링은 특히 장치(15)의 제3 단자(156)에 의해 수행될 수 있다. 이는 하기에서 더 정확히 기술된다.

오류 검출 시험 장치(15)는 하나 이상의 구성 레지스터(151), 하나 이상의 카운터(152), 하나의 평가 모듈(153), 하나의 제어 모듈(154), 하나의 논리 모듈(155), 하나의 출력 단자(156) 및 선택적으로 하나의 추가 출력 단자(157)를 포함한다.

하나 이상의 카운터(152)의 값 범위는 최소한, 가능한 한 가장 긴 프레임(450), 또는 그 외 버스(40)를 통해 전송된 가능한 한 가장 긴 프레임의 비트들이 계수될 수 있을 정도의 크기여야 한다. 하나 이상의 구성 레지스터(151)의 폭은 하나 이상의 카운터(152)와 정확히 동일해야 한다. 평가 모듈(153)은, 하나 이상의 카운터(152)가 기결정된 카운터 값을 갖는지의 여부를 검사한다. 제어 모듈(154)은 제어 논리로서 구성될 수 있다. 제어 모듈(154)에 의해 오류 검출 시험 장치(15)가 스위치 온 또는 스위치 오프될 수 있다.

또한, 평가 모듈(153)은, 기결정되고 이미 앞서 기술한 오류 검출 메커니즘의 기능을 간섭된 시험 프레임의 수신기가 검사할 수 있도록, 기결정된 송신 신호(TXD)(시험 프레임)의 어느 비트가 반전되어야 하는지를 결정하는, 특히 계산하는 소프트웨어를 포함할 수 있다. 그러나 소프트웨어는 그 대안으로 또는 그에 추가로 평가 모듈(153)의 외부에, 예컨대 외부 컴퓨터(PC)에 제공될 수 있다. 소프트웨어를 이용한 하나 이상의 비트의 결정은 후자의 예시에서 PC 상의 소프트웨어 툴(Tool)에서 오프라인으로 수행될 수 있다. 이와 무관하게, 소프트웨어는 검사 비트 위치를 가진 검사 메시지(check message)의 목록을 작성한다. 이 목록은 소프트웨어에 의해 한 번 결정되며, 오류 비트 위치를 포함하여 시험 프레임의 목록으로서 생성된다.

작동 진행 중에, 소프트웨어에 의해 결정되거나 계산된 값은 이어서 하나 이상의 구성 레지스터(151) 내에 기록되며, 특히 그런 다음 중앙 처리 유닛(131)은 목록에서 검사 메시지를 가져와서 대응 검사 비트 위치를 구성 레지스터(151) 내에 기록한다. 이 경우, 원하는 오류 조건 또는 검사할 오류 메커니즘에 따라, 목록에서 적합한 검사 메시지가 선택된다. 검사 메시지는, 이 검사 메시지를 토대로 상응하는 프레임을 생성하기 위해, 프로토콜 제어 유닛(111)으로 전달된다. 상응하는 오류 비트 위치는 하나 이상의 구성 레지스터(151) 내에 기록된다. 또한, 오류 검출 시험 장치(15)는 시험 프레임 또는 기결정된 송신 신호(TXD)의 송신 시작 직전에 스위치 온된다. 늦어도 제어 유닛(111)의 신호(Send_Start)에서, 하나 이상의 구성 레지스터(151)의 값은 하나 이상의 카운터(152)에 기록될 수 있다. 송신 신호(TXD) 또는 프레임(450)의 송신된 비트당 하나의 펄스 또는 하나의 에지(Bit-Puls)를 이용한 시그널링은, 카운터가 증분기인 경우 하나 이상의 카운터(152)의 증분을 야기하거나, 카운터가 감분기인 경우에는 하나 이상의 카운터(152)의 감분을 야기한다.

시험 프레임 또는 기결정된 송신 신호(TXD) 내에서 정해진 비트를 방해할 수 있는 스위칭 신호(S_INV)는, 예컨대 도 4 내지 도 6 각각에 도시되어 있는 비트 시간(t_bt) 동안만 활성 상태이다. 비트 시간(t_bt)은 필요 시, 도 6에 도시된 것처럼 2개 이상의 타임 퀀텀(TQ1 내지 TQN)으로 분할될 수 있으며, N은 1보다 큰 임의의 자연수이다.

가장 간단한 경우, 도 3의 하나 이상의 카운터(152)는 프레임(450), 또는 버스(40)를 통해 송신될 여타의 프레임을 위한 TXD 신호의 송신 시작 시 하나 이상의 구성 레지스터(151)의 내용으로 로딩된다. 그 다음, 하나 이상의 카운터(152)는 송신된 비트당 한 번 감분된다. 하나 이상의 카운터(152)가 0의 카운터 값에 도달하면, 평가 모듈(153)은 스위칭 신호(S_INV)를 활성화하여 이 스위칭 신호(S_INV)를 논리 모듈(155) 및 단자(156)를 통해 논리 모듈(112)로 전달한다. 그렇게 하여, 현재 송신된 송신 신호(TXD)의 비트가 반전된다. 논리 모듈(155)은 예컨대 논리곱 게이트(AND gate)로서 형성될 수 있다.

예컨대 프레임당 또는 기결정된 송신 신호(TXD) 내에 복수의 비트 오류를 표시하기 위해, 하나보다 많은 구성 레지스터(151)가 존재한다면, 적어도 하나의 카운터(152)가 0의 카운터 값으로 로딩된 다음, 기결정된 송신 신호(TXD)의 송신된 비트당 한 번 증분된다. 평가 모듈(153)은, 하나 이상의 카운터(152)가 구성 레지스터들(151) 중 하나의 구성 레지스터의 값을 취한다면, 송신 신호(TXD)의 비트를 반전시키기 위해 스위칭 신호(S_INV)를 활성화하는 방식으로 구성된다.

따라서, 스위칭 신호(S_INV)는 통신 제어 장치(11)에서, 선택적으로는 프로토콜 제어 유닛(111) 내에서, 통신 제어 장치(11)의 출력 단자 드라이버의 직렬 데이터 입력단을 반전시킬 수 있다. 반전은 특히 예컨대 배타적 논리합 게이트(EXOR gate)로서 구성되는 논리 모듈(112)에 의해 수행될 수 있다. 논리 모듈(112)은 오류 검출 시험 장치(15)에 의해 시간에 따라, 예컨대 도 6의 현재 송신된 송신 신호(TXD)의 결정되고 선택된 비트가 프레임(450) 또는 여타의 프레임에 대해 반전되는 방식으로 활성화된다. 오류 검출 시험 장치(15)는 프로토콜 제어 유닛(111)과 병렬로 작동한다.

따라서, 도 6 또는 도 7의 예시에서, 스위칭 신호(S_INV)의 활성화 이후 송신 신호(TXD)의 비트 시퀀스는 앞서 기술한 것처럼 더 이상 010이 아니라 000이다. 버스 시스템(1)의 오류 메커니즘을 시험하기 위해, 프로토콜 제어 유닛(111)에서 그 이외의 변경은 불필요하다.

따라서, 논리 모듈(112)은 수정되거나 간섭된 송신 신호(TXD1)를 송/수신 장치(12)로 출력한다.

오류 검출 시험 장치(15)에 의해 비트 오류를 잘못 표시할 위험을 최소화하기 위해, 앞서 기술한 것처럼 오류 검출 시험 장치(15)가 시험 프레임에 또는 반전된 하나 이상의 비트를 갖는 기결정된 송신 신호(TXD)에 간섭한 후에 상기 오류 검출 시험 장치(15)는 자동으로 스위치 오프될 수 있다.

프로토콜 제어 유닛(111)으로부터 오류 검출 시험 장치(15)로 향하는 신호는 이미 프로토콜 제어 유닛(111) 내에 존재한다. 따라서 앞서 기술한 시그널링에 드는 비용은 매우 낮다.

본원에서 기술되는 방법은 예컨대 CAN FD 또는 이의 후속 프로토콜(들)에서처럼, 프레임의 송신 동안 비트 전송률이 변환되는 통신 프로토콜에 특히 적합한데, 그 이유는, 오류 검출 시험 장치(15)가 비트 전송률을 식별하거나 비트 전송률들 간의 전환 시점을 식별할 필요 없이, 비트 제한이 프로토콜 제어 유닛(111)에 의해 직접 시그널링되기 때문이다. 그러나 앞서 기술한 방법은, 특히 CAN 또는 이더넷과 같은 다른 통신 프로토콜에서도, 또는 프레임의 송신 동안 비트 전송률이 전환되지 않는 여타의 통신 프로토콜 등에서도 적합하다.

오류 검출 시험 장치(15)와 프로토콜 제어 유닛(111) 간의 간단한 통신 인터페이스는, 높은 변경 비용 없이, 통신 인터페이스의 다양한 버전을 제공하는 것도 가능하게 한다. 심지어 오류 검출 시험 장치(15)를 갖지 않는 버전도 있을 수 있다. 그 외 버전들은 오류 검출 시험 장치(15)의 버전에서 서로 구분될 수 있다.

가입자국(10)의 앞서 기술한 구성의 한 가지 큰 장점은, 버스(40)를 위해 프레임(450) 또는 여타의 프레임을 생성하거나 복호화하는 프로토콜 제어 유닛(111)을 추가 기능으로 확장할 필요가 없다는 데 있다. 이러한 유형의 기능들은, 구성을 통해 사전 설정된 상태에 도달하면, 구성을 통해 사전 설정된, 생성된 프레임의 비트를 반전시킬 수도 있다. 이러한 유형의 프로토콜 제어 유닛(111)의 확장은, 제어 유닛(111)의 검증을 위해 증가한 비용과 별개로, 제어 유닛(111)의 디지털 회로도 상당히 확장시킬 수 있고, 이는 바람직하지 못하다. 그 이유는, 이 경우 제어 유닛(111)의 각각의 상태에서 장치(15)의 기능들의 구성도 고려되어야 하기 때문이다. 그로 인해, 제어 유닛(111)의 미검출 설계 오류의 위험도 증가할 수 있다. 이러한 단점들은 시험 장치(15)를 구비한 가입자국(10)의 전술한 구성을 통해 방지될 수 있다.

또한, 본 실시예의 제1 변형에 따라, 가입자국(10)은, 오류 검출 시험 장치(15)를 추가로 또는 대안적으로 수신 신호(RXD1)에 적용하도록 구성된다.

오류 검출 시험 장치(15)의 기능이 수신 신호(RXD1)에 적용되면, 가입자국(10)은 시험을 국소적으로 수행할 수 있으며, 다시 말해 가입자국(10)만이 관찰하는 비트 오류를 표시할 수 있다. 이 경우, 사용 가능성의 유연성이 증대된다는 장점이 있다. 최대 유연성을 위해, 하나의 오류 검출 시험 장치(15)는 TX 신호를 위해, 그리고 또 하나의 오류 검출 시험 장치(15)는 RX 신호를 위해 사용되어야 한다.

본 실시예의 제2 변형에 따라, CAN 프로토콜 제어 유닛에 의해 수신되는 메시지를 저장하는 수신 버퍼는 프로토콜 제어 유닛(111)에 의해 오류가 있는 것으로 식별되는 메시지(45, 46)를 저장할 수 있는 상태이거나 저장하도록 구성된다. 그에 따라, 소프트웨어에서 메시지(45, 46)의 평가가 가능하고, 그에 따라 오류 처리 시 더 높은 유연성을 제공한다.

본 실시예의 제3 변형에 따라, TXD 신호의 간섭(반전)은 대안적으로 프로토콜 제어 유닛(111)의 외부에서 수행된다. 이 경우, 논리 모듈(112)은 예컨대 통신 제어 장치(11)와 별도로 배치된다. 특히 논리 모듈(112)은 장치들(11, 12) 사이에 별도로 배치된다. 그 대안으로, 논리 모듈(112)은 장치(12) 내에 배치된다.

본 실시예의 제4 변형에 따라, 오류 검출 시험 장치(15)는, 비트가 간섭된 사실을 중앙 처리 장치(131)(CPU)에 시그널링하도록 구성된다. 이를 위해, 스위칭 신호(S_INV)는 장치(131)(CPU)를 위한 인터럽트 소스로서, 특히 오류 검출 시험 장치(15)의 선택적인 추가 단자(157)로 공급될 수 있다. 의도적인 간섭이 인터럽트에 의해 시그널링되지 않도록 하기 위해, 오류 검출 시험 장치(15)의 활성화(Enable)와 더불어, 시험 프레임 내에서 또는 그 이후에 비트가 간섭될 때까지 인터럽트 기능이 비활성화되어야 한다. 이를 통해 오류 검출 시험 장치(15)의 기능은, 송신 신호의 의도되지 않는 간섭이 인터럽트 신호(Interrupt)를 트리거함으로써 모니터링된다.

도 6과 도 7은, 하기에서 설명되는 것처럼, 제2 실시예에 따른 도 9의 스위칭 신호에 의해 간섭되는 도 8의 송신 신호의 설명에도 도움이 된다.

이미 앞서 언급하였듯이, 비트 시간(t_bt)은, 도 6에 도시된 것처럼, 2개 이상의 타임 퀀텀(TQ), 즉, 타임 퀀텀들(TQ1 내지 TQN)로 분할될 수 있으며, N은 1보다 더 큰 임의의 자연수이다. CAN 프로토콜의 경우, 하나의 비트가 타임 퀀텀(TQ)의 정수 배수(N)로서 구성될 수 있다. 타임 퀀텀(TQ)은 프로토콜 제어 유닛(111)의 작동에 이용되는 시간 분해능에 상응한다.

그러므로 본 실시예에 따른 오류 검출 시험 장치(15)는, 전체 비트의 간섭(반전)뿐만 아니라 일부 비트의 간섭(반전)도 제어할 수 있다. 이를 위해, 오류 검출 시험 장치(15)에서도, 제어 유닛(111)의 작동에 이용되는 비트당 타임 퀀텀(TQ)의 수(N)는 공지되어 있다. 이는, 예컨대 제어 모듈(154) 및/또는 평가 모듈(153)의 구성을 통해 수행될 수 있다. 그 대안으로, 비트당 타임 퀀텀(TQ)의 수(N)는 프로토콜 제어 유닛(111)에 의해 제1 단자(1521)에서의 상태 신호를 통해 제공된다. 또한, 구성 레지스터들(151) 중 적어도 하나에서, 비트의 어느 타임 퀀텀(들)(TQ)이 간섭되어야(반전되어야) 하는지에 대한 정보가 제공될 수 있다.

즉, 오류 검출 시험 장치(15)가 활성화(enable)된다면, 오류 검출 시험 장치(15)는 간섭할 비트를 대기하며, 비트 내부에서 이 비트는 각각의 타임 퀀텀(TQ)에 대해 적합한 스위칭 신호(S_INV)(Invert-Signal)를 생성한다. 따라서, 선택적으로 오류 검출 시험 장치(15)는, 하나의 비트 또는 하나의 비트의 타임 퀀텀(TQ)이 간섭되었음을 중앙 처리 유닛(131)(CPU)에 시그널링할 수 있다. 이를 위해, 앞서 선행하는 실시예 및 그 변형을 참조하여 기술한 것처럼, 스위칭 신호(S_INV)는 장치(131)(CPU)를 위한 인터럽트 소스로서 제공될 수 있다.

도 6의 실시예에서, 오류 검출 시험 장치(15)는 예컨대 비트의 각각의 타임 퀀텀(TQ)에 대해 비트가 상기 타임 퀀텀(TQ)에서 반전되어야 하는지의 여부를 구성하는 레지스터(151)를 포함한다. 도 6 및 도 7의 실시예에서, 1의 값을 갖는 비트는 16개의 타임 퀀텀(TQ)으로 구성된다. 도 8에는, 그 결과로서 도출되는, 1로 식별 표시된 도 6의 모든 타임 퀀텀(TQ)이 도 7의 송신 신호(TXD)에 비해 반전되어 있는 송신 신호(TXD1)가 도시되어 있다. 도 9에는, 앞서 기술한 것처럼 간섭된 송신 신호(TXD1)를 생성하기 위해, 단자(156)에서 출력되는 스위칭 신호(S_INV)가 도시되어 있다.

전술한 오류 검출 시험 장치(15)의 구성은, 타임 퀀텀(TQ)의 시간 분해능에서 비트가 왜곡될 수 있다는 장점이 있다. 그렇게 하여, 단순한 비트 오류 이상을 생성할 수 있음을 의미한다. 예컨대 (약간) 간섭된 물리 계층이 에뮬레이트될 수 있으며, 이런 물리 계층은 송/수신 장치(12)의 배선 또는 특성 및/또는 오류로 인해 간섭된다. 따라서, 작동 중에 가입자국(10) 또는 버스 시스템(1)의 견고성이 시험될 수 있다.

제3 실시예에 따라, 오류 검출 시험 장치(15)의 구성 레지스터들(151) 중 하나에서 그리고/또는 그 평가 모듈(153)에서, 예컨대 도 2에 도시된 것처럼, 프레임 ID, 즉, 식별자(ID)가 구성될 수 있다.

프레임 ID가 구성된다면, 오류 검출 시험 장치(15) 또는 평가 모듈(153)은, 오류 검출 시험 장치(15)의 활성화(Enable) 이후 프로토콜 제어 유닛(111)이, 프레임(450) 또는 구성된 프레임 ID를 갖는 여타의 버스(40)용 프레임을 송신할 때까지 대기한다. 구성 레지스터들(151) 중 하나에서 그리고/또는 평가 모듈(153)에서 구성된 프레임 ID가 송신된 프레임 ID에 부합할 때에만, 오류 검출 시험 장치(15)는 스위칭 신호(S_INV)를 이용하여, 비트가 간섭되어야(반전되어야) 하는 점을 시그널링한다. 이를 위해, 프로토콜 제어 유닛(111)은 방금 송신된 프레임의 프레임 ID를 제공한다. 상기 정보, 즉, 프레임 ID는 프로토콜 제어 유닛(111) 내에 존재한다.

비트의 타임 퀀텀들(TQ)이 상이하게 간섭되어야 하는 경우, 하기 사항이 적용된다. 오류 검출 시험 장치(15)가 활성화(enable)되면, 오류 검출 시험 장치(15)는 적합한 ID를 갖는 프레임을 대기한 다음, 뒤이어 간섭할 비트를 대기하며, 비트 내부에서 이 비트는 각각의 타임 퀀텀(TQ)에 대해, 비트의 하나 이상의 타임 퀀텀(TQ)에 상응하게 간섭하기(반전시키기) 위해, 적합한 스위칭 신호(S_INV)를 생성한다.

본 실시예에 따른 오류 검출 시험 장치(15)의 구성은 두 가지 큰 장점이 있다. 제1 장점은, 장치(131)(CPU) 및/또는 이 장치의 소프트웨어가 시험 프레임을 송신하기 직전에 오류 검출 시험 장치(15)를 활성화하지 않아도 된다는 데 있으며, 이로써 소프트웨어에 대한 시간 요건이 완화된다. 제2 장점은, 그에 따라 간단한 방식으로, 실제로 시험 프레임에만 간섭하고 실수로 다른 프레임에 간섭하지 않는 점이 보장된다는 데 있다.

선택적으로, 대안으로서 또는 추가로, 시험 프레임에 대한 송신 지시가 내려지면 프로토콜 제어 유닛(111)에 송신 지시를 내리는 도시되지 않은 메시지 핸들러(message handler)가 오류 검출 시험 장치(15)를 활성화할 수 있다. 이를 위해, 예컨대 메모리 내 제어 비트는 송신할 시험 프레임을 위해 평가된다. 상기 메모리는 TX 메모리일 수 있다.

제4 실시예에 따라, 오류 검출 시험 장치(15)의 구성 레지스터들(151) 중 적어도 하나 및/또는 그 평가 모듈(153)은, 프레임 끝 이후의 비트에 간섭하도록 구성될 수 있거나 구성되어 있다. 이는 예컨대 도 2에 따른 최소 프레임 간 간격(IFS)으로 송신되는 비트에 간섭을 제공하는 데 이용될 수 있다. 또한, 프레임 간 간격(IFS)은 프레임 간 시간(IFS)(inter frame time)이라고도 지칭될 수 있거나, CAN 인터미션(intermission)이라고도 한다.

오동작에 대한 보호로서, 본 실시예의 경우, 프레임 외부의 비트가 기결정된 프레임 ID를 갖는 시험 프레임 직후에만 간섭되어야 하는 점이 전제 조건으로서 요구될 수 있다. 기결정된 프레임 ID는 오류 검출 시험 장치(15)의 구성 레지스터들(151) 중 적어도 하나 및/또는 그 평가 모듈(153)에서 구성될 수 있다.

버스 시스템(1)의 가입자국(10, 20, 30) 및 이들 내에서 실행되는 방법의 전술한 모든 구성은 개별적으로도 또는 가능한 모든 조합으로도 이용될 수 있다. 특히 전술한 실시예들 및/또는 그 변형들의 모든 특징은 임의로 조합될 수 있다. 그에 추가로 또는 그 대안으로, 특히 하기 변형들을 생각해볼 수 있다.

오류 검출 시험 장치(15, 25, 35)는 가입자국(10, 20, 30), 특히 이들의 마이크로컨트롤러(13)와 별도로 제공될 수 있다.

본 발명이 앞에서 CAN 버스 시스템을 예시로 하여 기술되었긴 하나, 본 발명은 상이한 통신 단계를 위해 생성되는 버스 상태가 서로 구분되는 2개의 서로 다른 통신 단계가 사용되는 모든 통신 네트워크 및/또는 통신 방법에서 사용될 수 있다. 특히 본 발명은, 이더넷 및/또는 100 베이스-T1 이더넷, 필드 버스 시스템 등과 같은 여타의 직렬 통신 네트워크의 개발 시 사용될 수 있다.

특히 실시예들에 따른 버스 시스템(1)은, 데이터가 직렬로 2개의 상이한 비트 전송률로 전송될 수 있는 통신 네트워크일 수 있다. 버스 시스템(1)에서 최소한 정해진 시간 간격 동안에는 하나의 공통 채널에 대한 가입자국(10, 20, 30)의 충돌없는 배타적 액세스가 보장되는 것이 바람직하지만, 필수 요건은 아니다.

실시예들의 버스 시스템(1) 내 가입자국(10, 20, 30)의 개수 및 배치는 임의적인 사항이다. 특히 가입자국(20)은 버스 시스템(1) 내에서 생략될 수 있다. 하나 또는 복수의 가입자국(10 또는 30)이 버스 시스템(1) 내에 제공될 수도 있다. 버스 시스템(1) 내 모든 가입자국이 동일하게 구성되는 점, 즉, 가입자국(10)만 존재하거나 또는 가입자국(30)만 존재하는 경우도 생각해 볼 수 있다.

Claims

직렬 버스 시스템(1)의 가입자국(10; 20; 30)을 위한 오류 검출 시험 장치(15; 25; 35)로서, 이 오류 검출 시험 장치는,
하나 이상의 비트가 간섭되는 결과 신호(TXD; RXD)의 수신기가 기결정된 오류 검출 메커니즘의 기능을 검사할 수 있도록 하기 위해, 신호(TXD; RXD)의 어느 비트가 간섭되어야 하는지를 평가하기 위한 평가 모듈(153); -이때, 신호(TXD; RXD)는 가입자국(10; 20; 30)의 작동 중에, 프레임(450)으로서 버스 시스템(1)의 버스(40)로 전송되도록 하기 위해, 또는 버스(40)로부터 프레임(450)의 수신 이후 프레임(450)으로부터 신호(RXD)를 복호화하기 위해, 프로토콜 제어 유닛(111)에 의해 처리됨-; 및
프로토콜 제어 유닛(111)에 의해 출력된 신호(TXD; RXD)와 관련하여 평가 모듈(153)에 의해 평가된 하나 이상의 비트에 간섭하기 위해, 프로토콜 제어 유닛(111)으로 스위칭 신호(S_INV)를 출력하기 위한 출력 단자(156);를 포함하며,
상기 평가 모듈(153)은, 이 평가 모듈(153)에 의해 평가된 하나 이상의 비트를 기반으로 스위칭 신호(S_INV)를 생성하도록 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항에 있어서, 상기 오류 검출 시험 장치는 추가로, 신호(TXD; RXD)의 시작 직전에 오류 검출 시험 장치(15; 25; 35)를 스위치 온하거나, 신호(TXD; RXD)의 종료 이후 오류 검출 시험 장치(15; 25; 35)를 스위치 오프하기 위한 제어 모듈(154)을 포함하는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항 또는 제2항에 있어서, 평가 모듈(153) 및/또는 제어 모듈(154)은, 추가로, 오류 검출 시험 장치(15; 25; 35)가 신호(TXD; RXD)의 시작 직전에 스위치 온되는지의 여부를 결정하기 위해, 송신할 프레임(450)과 관련하여 프레임(450)의 식별자(ID) 및/또는 제어 비트를 평가하도록 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 오류 검출 시험 장치는 추가로,
신호(TXD; RXD)의 비트를 계수하기 위한 하나 이상의 카운터(152);
오류 검출 시험 장치(15; 25; 35)의 스위치 온 이후 카운터(152)에 대한 기결정된 카운터 값의 사전 설정을 위한 하나 이상의 구성 레지스터(151);
프로토콜 제어 유닛(111)으로부터 신호(TXD; RXD)에 대한 정보의 수신을 위한 하나 이상의 입력 단자(1521; 1522); 및
스위칭 신호(S_INV)를 이용하여 신호(TXD; RXD) 내에서 하나의 비트의 적어도 일부가 언제 간섭되어야 하는지를 시그널링하기 위한 하나 이상의 출력 단자(156; 157);를 포함하며,
신호(TXD; RXD)의 간섭은 체크섬 오류 및/또는 스터프 오류 및/또는 포맷 오류에 상응하는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제4항에 있어서, 하나 이상의 카운터(152)는, 하나 이상의 입력 단자(1521, 1522)에서 수신되는 정보를 기반으로 신호(TXD; RXD)의 각각의 비트를 계수하고 하나 이상의 출력 단자(156; 157)에서 하나 이상의 구성 레지스터(151)에 의해 사전 설정된 카운터 값을 기반으로 스위칭 신호(S_INV)를 출력하도록 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제4항 또는 제5항에 있어서, 하나 이상의 카운터(152)는, 하나 이상의 입력 단자(1521, 1522)에서 수신되는 정보를 기반으로 신호(TXD; RXD)의 각각의 비트를 계수하고, 구성 레지스터(151)에 의해 사전 설정된 카운터 값에 도달하면 출력 단자(156)에서 스위칭 신호(S_INV)를 출력하도록 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제3항 또는 제4항에 있어서,
상기 신호는 하나의 프레임(450)으로서 버스(40)로 송신되는 송신 신호(TXD)이거나, 또는
상기 신호는 하나의 프레임(450)으로서 버스(40)로부터 수신되는 수신 신호(RXD)이거나, 또는
상기 신호는 버스(40) 상에서 프레임들(450) 간의 프레임 간 간격(IFS)을 위해 생성된 신호인, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항 내지 제7항 중 어느 한 항에 있어서, 버스 시스템(1)의 가입자국들(10, 20, 30) 간에 교환되는 프레임(450)에 대해, 제1 통신 단계(451)에서 버스(40)로 송신되는 신호의 비트 시간(t_bt)이 제2 통신 단계(452)에서 송신되는 신호의 비트 시간(t_bt)과 상이한, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항 내지 제8항 중 어느 한 항에 있어서, 평가 모듈(153)은, 신호(TXD; RXD)의 비트가 반전되는 방식으로 스위칭 신호(S_INV)를 생성하도록 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항 내지 제8항 중 어느 한 항에 있어서,
평가 모듈(153)은, 신호(TXD; RXD)의 비트의 하나 이상의 타임 퀀텀(TQ)이 반전되는 방식으로 스위칭 신호(S_INV)를 생성하도록 구성되고,
비트는 2개 이상의 타임 퀀텀(TQ)으로 분할되며,
오류 검출 시험 장치(15; 25; 35)는, 비트가 몇 개의 타임 퀀텀(TQ)으로 분할되는지가 구성될 수 있는 방식으로 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
제1항 내지 제10항 중 어느 한 항에 있어서, 프레임(450)은 CAN FD와 호환 가능하게 구성되는, 직렬 버스 시스템의 가입자국용 오류 검출 시험 장치(15; 25; 35).
직렬 버스 시스템(1)용 가입자국(10; 20; 30)으로서,
제1항 내지 제11항 중 어느 한 항에 따른 하나 이상의 오류 검출 시험 장치(15; 25; 35);
버스 시스템(1)의 가입자국(10; 30)과 하나 이상의 다른 가입자국(10; 20; 30) 간의 통신을 제어하기 위한 통신 제어 장치(11; 21; 31)로서, 프레임(450)으로서 버스 시스템(1)의 버스(40)로 전송되도록 하기 위해, 또는 버스(40)로부터 프레임(450)의 수신 이후 이 프레임(450)으로부터 신호(RXD)를 복호화하기 위해, 가입자국(10; 20; 30)의 작동 중에 신호(TXD; RXD)를 처리하도록 구성된 프로토콜 제어 유닛(111)을 구비한 통신 제어 장치(11; 21; 31); 및
통신 제어 장치(11; 31)에 의해 생성된 송신 신호(TXD)를 프레임(450)으로서 버스(40)로 송신하고 그리고/또는 버스(40)로부터 프레임(450)을 수신하기 위한 송/수신 장치(12; 32);를 포함하는 직렬 버스 시스템용 가입자국(10; 20; 30).
제12항에 있어서,
상기 가입자국은 프로토콜 제어 유닛(111)에 의해 처리된 신호(TXD; RXD)와 스위칭 신호(S_INV)의 입력 및 간섭된 신호(TXD1; RXD1)의 출력을 위한 논리 모듈(112)을 추가로 구비하고, 이 경우 스위칭 신호(S_INV)는 간섭되어야 하는 비트 부분에 대해서만 활성이며,
송/수신 장치(12; 32)는, 간섭된 신호(TXD1; RXD1)를 평가하기 위해, 하나 이상의 오류 검출 시험 장치(15; 25; 35)에 의해 간섭된 신호(TXD1; RXD1)를 저장하도록 구성되는, 가입자국(10; 20; 30).
버스(40); 및
서로 직렬로 통신할 수 있도록 버스(40)를 통해 서로 연결되어 있는 둘 이상의 가입자국(10; 20; 30)을 가진 버스 시스템(1)으로서,
상기 가입자국들 중 적어도 하나의 가입자국(10; 30)은 제12항 또는 제13항에 따른 가입자국(10; 30)인, 버스 시스템(1).
버스 시스템(1)의 가입자국(10; 20; 30)을 위한 오류 검출 시험 장치(15; 25; 35)에 의해 실행되는, 직렬 버스 시스템(1)에서의 통신 시 오류 검출 메커니즘의 시험 방법으로서, 상기 방법은,
하나 이상의 비트가 간섭되는 결과 신호(TXD; RXD)의 수신기가 기결정된 오류 검출 메커니즘의 기능을 시험할 수 있도록 하기 위해, 오류 검출 시험 장치(15; 25; 35)의 평가 모듈(153)을 이용하여, 신호(TXD; RXD)에서의 어느 비트가 간섭되어야 하는지를 평가하는 단계로서, 상기 신호(TXD; RXD)는 가입자국(10; 20; 30)의 작동 중에, 프레임(450)으로서 버스 시스템(1)의 버스(40)로 전송되도록 하기 위해, 또는 버스(40)로부터 프레임(450)의 수신 이후 프레임(450)으로부터 신호(RXD)를 복호화하기 위해, 가입자국(10; 20; 30)의 프로토콜 제어 유닛(111)에 의해 처리되는, 평가 단계; 및
프로토콜 제어 유닛(111)에 의해 출력된 신호(TXD; RXD)에서 평가 모듈(153)에 의해 평가된 하나 이상의 비트에 간섭하기 위해, 출력 단자(156)를 이용하여 프로토콜 제어 유닛(111)으로 스위칭 신호(S_INV)를 출력하는 출력 단계;를 포함하며,
평가 모듈(153)은, 이 평가 모듈(153)에 의해 평가된 하나 이상의 비트를 기반으로 스위칭 신호(S_INV)를 생성하는, 직렬 버스 시스템에서의 통신 시 오류 검출 메커니즘의 시험 방법.