KR20210102408A - 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법 - Google Patents

직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법 Download PDF

Info

Publication number
KR20210102408A
KR20210102408A KR1020217022155A KR20217022155A KR20210102408A KR 20210102408 A KR20210102408 A KR 20210102408A KR 1020217022155 A KR1020217022155 A KR 1020217022155A KR 20217022155 A KR20217022155 A KR 20217022155A KR 20210102408 A KR20210102408 A KR 20210102408A
Authority
KR
South Korea
Prior art keywords
frame
bits
control device
communication control
crc
Prior art date
Application number
KR1020217022155A
Other languages
English (en)
Inventor
플로리안 하트비히
아르투어 무터
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20210102408A publication Critical patent/KR20210102408A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 직렬 버스 시스템(1)을 위한 가입자국(10; 30) 및 직렬 버스 시스템(1)에서의 통신 방법에 관한 것이다. 가입자국(10; 30)은, 버스 시스템(1)의 가입자국(10; 30)과 하나 이상의 다른 가입자국(10; 20; 30)의 통신을 제어하기 위한 통신 제어 장치(11; 31), 및 상기 통신 제어 장치(11; 31)에 의해 생성된 송신 신호(TXD)를 버스 시스템(1)의 버스(40)로 송신하기 위한 송/수신 장치(12; 32)를 포함하며, 그럼으로써 버스 시스템(1)의 가입자국들(10, 20, 30) 간에 교환되는 메시지(45)에 있어서, 제1 통신 단계(451)에서 버스(40)로 송신되는 신호의 비트 시간(t_bt)이 제2 통신 단계(452)에서 송신되는 신호의 비트 시간(t_bt)과 구분되며, 이때 통신 제어 장치(11; 31)는, 헤더 체크섬(H_CRC)을 위한 필드 및 프레임 체크섬(F_CRC)을 위한 필드가 제공되어 있는 프레임(450; 450_1; 4500)에 따라 송신 신호(TXD)를 생성하도록 구성되며, 통신 제어 장치(11; 31)는, 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임(450; 450_1; 4500)의 헤더 내에 삽입된 고정 스터프 비트를 제외하고, 메시지(45)를 위해 형성된 프레임(450; 450_1; 4500)의 헤더 내 모든 비트를 토대로 헤더 체크섬(H_CRC)을 계산하도록 구성된다.

Description

직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법
본 발명은 직렬 버스 시스템을 위한 가입자국; 그리고 높은 데이터 전송 속도와 높은 유연성 그리고 높은 오류 강인성으로 동작하는 직렬 버스 시스템에서의 통신 방법;에 관한 것이다.
예컨대 차량에서 센서들과 제어 장치들 간의 통신을 위해, 점대점 연결 대신 주로 버스 시스템이 선호된다. 기술 설비 또는 차량의 기능의 수가 증가함과 더불어, 버스 시스템 내 데이터 트래픽도 증가한다. 이를 위해 여전히, 데이터가 송신기에서 수신기로 종래보다 더 빠르게 전송되어야 하는 점이 부단히 요구되고 있다.
차량에서는 현재, CAN FD를 이용하는 CAN 프로토콜 규격으로서의 표준 ISO11898-1:2015에서 데이터가 메시지로서 전송되는 버스 시스템이 도입 단계에 있다. 메시지는 센서, 제어 장치, 인코더 등과 같은 버스 시스템의 가입자국들 간에 전송된다.
CAN FD에서 장점들 중 하나는, 버스를 경유하여 전송되는 프레임의 길이가 동적으로 변경될 수 있다는 점이다. 이는 한편으로, 유효 데이터의 전송을 위한 데이터 필드의 길이가 항상 최대로 가능한 길이인 64바이트일 필요는 없으며, 전송할 유효 데이터가 적을 때에는 그에 상응하게 단축될 수 있다는 점에 기인한다. 그렇게 하여, 전송할 메시지 중 하나를 통해 버스가 필요 이상으로 길지 않게 차단된다.
그러므로 CAN FD의 경우 가변 데이터 필드 길이는 DLC 필드에 명시된다. 여기서 비트 오류가 발생한다면, 수신기가 잘못된 프레임 길이를 복호화하고 그로 인해 잘못된 위치에서 체크섬(CRC = Cyclic Redundancy Check)을 검사하게 될 수 있다. 이 경우, 체크섬(CRC 오류)을 기반으로 오류가 검출될지의 여부는 운에 좌우된다.
CAN FD 프레임의 동적으로 변하는 길이에 대한 또 다른 이유는 비트 스터핑 규칙(bit stuffing rule)에 있다. 상기 규칙에 따라, CAN FD 메시지에서는 5개의 동일한 비트 이후 그에 대한 역 비트가 삽입된다. 그러므로 체크섬을 위한 필드(CRC 필드)에서는, 동적으로 삽입되는 스터프 비트의 수가 기록되는 "스터프 비트 카운터"가 필요하다. 그러나 상기 "스터프 비트 카운터"는 복잡성 및 데이터 오버헤드를 야기한다. 그로 인해, 전송 가능한 순 데이터 전송 속도가 감소함에 따라 버스 시스템의 통신 속도가 느려진다.
그러므로 본 발명의 과제는, 전술한 문제들을 해결하는 직렬 버스 시스템용 가입자국; 그리고 직렬 버스 시스템에서의 통신 방법을 제공하는 것이다. 특히, 체크섬 보호(checksum protection)의 단점이 발생하지 않음으로써, 높은 유연성 및 통신의 높은 오류 강인성의 수반 하에 높은 데이터 전송 속도와 프레임당 유효 데이터양의 증가가 실현될 수 있게 하는, 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법을 제공해야 한다.
상기 과제는 청구항 제1항의 특징을 가진 직렬 버스 시스템용 가입자국을 통해 해결된다. 상기 가입자국은, 버스 시스템의 하나 이상의 다른 가입자국과 상기 가입자국의 통신을 제어하기 위한 통신 제어 장치; 및 통신 제어 장치에 의해 생성된 송신 신호를 버스 시스템의 버스로 송신하기 위한 송/수신 장치;를 포함하며, 그럼으로써 버스 시스템의 가입자국들 간에 교환되는 메시지에 있어서, 제1 통신 단계에서 버스로 송신되는 신호의 비트 시간이 제2 통신 단계에서 송신되는 신호의 비트 시간과 구분되며, 이때 통신 제어 장치는, 헤더 체크섬을 위한 필드 및 프레임 체크섬을 위한 필드가 제공되어 있는 프레임에 따라 송신 신호를 생성하도록 구성되며, 통신 제어 장치는, 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임의 헤더 내에 삽입된 고정 스터프 비트를 제외하고, 메시지를 위해 형성된 프레임의 헤더 내 모든 비트를 토대로 헤더 체크섬을 계산하도록 구성된다.
상기 가입자국의 구성을 기반으로, 버스 시스템의 가입자국들 간에 메시지를 교환하기 위해 버스 상에서 전송되는 프레임 내에서 프레임의 길이를 포함하는 필드가 보호된다. 그로 인해 항상 프레임의 정확한 길이가 보장된다. 그렇게 하여, 프레임의 수신기는 항상 정확한 프레임 길이를 복호화할 수 있고, 프레임 끝의 정확한 위치에서 체크섬(CRC = Cyclic Redundancy Check)을 검사할 수 있다. 이를 통해, 버스 시스템에서의 통신 시 오류가 신속하고 확실하게 검출될 수 있다. 이는, 잔존 오류 확률이 실질적으로 감소함을 의미한다. 잔존 오류 확률은, 프레임이 오류가 있는데도 올바른 것으로서 승인될 확률이 어느 정도인지를 명시한다.
또한, 가입자국에 의해 실행되는 프레임 길이 보호를 위해 "스터프 비트 카운터"가 불필요하다. 이는 송신하는 가입자국에서의 프레임 작성 복잡도, 수신하는 가입자국에서의 프레임 평가 복잡도, 그리고 전송할 데이터의 오버헤드(데이터 오버헤드)를 감소시킨다. 그렇게 하여, 전송 가능한 순 데이터 전송 속도가 상승하고, 이는 버스 시스템에서의 통신을 가속화한다.
그 결과로서, 가입자국에 의해, 프레임당 유효 데이터의 양이 증가하여도, 프레임의 송신 및 수신은 버스 시스템의 작동 중 실제 이벤트들과 관련하여 높은 유연성 및 낮은 오류율로 보장될 수 있다.
이 경우, 가입자국에 의해 버스 시스템에서, 특히 제1 통신 단계에서 CAN에 의해 공지된 중재를 유지할 수 있고, 그럼에도 CAN 또는 CAN FD에 비해 전송 속도를 더욱 현저하게 높일 수 있다.
가입자국에 의해 수행되는 방법은, 버스 시스템 내에, CAN 프로토콜 및/또는 CAN FD 프로토콜에 따라 메시지를 송신하는 하나 이상의 CAN 가입자국 및/또는 하나 이상의 CAN FD 가입자국도 존재하는 경우에 사용될 수도 있다.
가입자국의 바람직한 또 다른 구성들은 종속 청구항들에 명시된다.
한 특별한 실시예에 따라, 통신 제어 장치는, 송신 신호 내에서 데이터 필드의 앞에 헤더 체크섬을 제공하도록 구성된다.
선택적으로 통신 제어 장치는, 헤더 체크섬을 계산할 때 프레임 내 고정 스터프 비트를 계산에 포함하도록 구성된다.
일 실시예에 따라, 통신 제어 장치는, 메시지를 위해 형성된 프레임 내에서 프레임 체크섬의 앞에 배치된 모든 비트를 토대로 프레임 체크섬을 계산하도록 구성되며, 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임 내에 삽입된 모든 고정 스터프 비트가 계산에 포함되거나, 계산에 포함되지 않는다.
일 변형예에 따라, 통신 제어 장치는, 헤더 체크섬을 위한 필드 내에, 그리고 메시지를 위해 형성된 프레임의 데이터 필드 내에 배치된 모든 비트를 토대로 프레임 체크섬을 계산하도록 구성된다. 그 대안으로, 통신 제어 장치는, 메시지를 위해 형성된 프레임의 데이터 필드 내에 배치된 모든 비트를 토대로 프레임 체크섬을 계산하도록 구성될 수 있다.
일 실시예에 따라, 메시지를 위해 형성된 프레임은, 헤더 체크섬을 위한 필드의 앞에 배치되는 추가 필드를 포함하며, 통신 제어 장치는, 프레임 내 동적 스터프 비트의 수에 대한 정보를 추가 필드 내에 삽입하도록 구성된다.
이 경우, 통신 제어 장치는, 프레임 내 동적 스터프 비트의 수에 대한 정보로서 스터프 비트의 수가 삽입되어 있는 추가 필드를 고정 길이를 갖는 필드로서 형성하도록 구성될 수도 있다. 그 대안으로, 통신 제어 장치는, 프레임 내 동적 스터프 비트가 얼마나 많이 삽입되어 있는지에 따라 추가 필드의 길이를 선택하도록 구성될 수도 있으며, 그럼으로써 헤더 체크섬을 위한 필드는 항상 버스 상에서 프레임의 시작 후 동일한 수의 비트 이후에 예상된다.
또한, 가입자국은, 헤더 체크섬의 임시 값이 FDF 비트까지는 값 영(0)을 취할 수 없는 방식으로, 헤더 체크섬의 계산을 위한 시작 값을 결정하기 위한 체크섬 유닛을 포함할 수 있다.
메시지를 위해 형성되는 프레임은 CAN FD에 호환되게 구성되는 점을 생각해볼 수 있다.
통신 제어 장치가, 프레임 체크섬을 위한 필드는 제공되지만 헤더 체크섬을 위한 필드는 제공되지 않는 프레임에 따라 송신 신호를 생성하도록 구성되는 점, 그리고 통신 제어 장치가, 전체 프레임 내에서 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙을 적용하도록 구성되는 점을 생각해볼 수 있다.
그 대안으로 또는 그에 추가로, 선택적으로 통신 제어 장치는, 관련 메시지를 버스로 송신하기 위한 우선순위를 명시하는 식별자를 프레임 내에 제공하도록 구성되며, 이때 상기 식별자를 위한 비트의 수는 자유롭게 선택될 수 있다.
그 대안으로 또는 그에 추가로, 통신 제어 장치는, 송신 신호 내에서 연속되는 프레임들 사이에 0비트 또는 1비트의 간격을 제공하도록 구성될 수 있다.
제1 통신 단계에서는, 버스 시스템의 가입자국들 중 어느 가입자국이 후속하는 제2 통신 단계에서 버스에 대해 적어도 일시적으로 충돌없는 배타적 액세스 권한을 얻는지가 협의될 수 있다.
앞서 기술한 가입자국은, 추가로 하나의 버스 및 서로 직렬로 통신하는 방식으로 버스를 통해 서로 연결되어 있는 둘 이상의 가입자국을 포함하는 버스 시스템의 부분일 수 있다. 이 경우, 둘 이상의 가입자국 중 적어도 하나는 앞서 기술한 가입자국이다.
전술한 과제는 또한, 청구항 제15항에 따른, 직렬 버스 시스템에서의 통신 방법을 통해서도 해결된다. 이 방법은 통신 제어 장치 및 송/수신 장치를 구비한 버스 시스템의 가입자국에 의해 실행되며, 통신 제어 장치를 이용하여 버스 시스템의 하나 이상의 다른 가입자국과 본원 가입자국의 통신을 제어하는 단계와; 송/수신 장치를 이용하여, 통신 제어 장치에 의해 생성된 송신 신호를 버스 시스템의 버스로 송신하는 단계;를 포함하며, 그럼으로써 버스 시스템의 가입자국들 간에 교환되는 메시지에 있어서, 제1 통신 단계에서 버스로 송신되는 신호의 비트 시간이, 제2 통신 단계에서 송신되는 신호의 비트 시간과 구분되며, 통신 제어 장치는, 헤더 체크섬을 위한 필드 및 프레임 체크섬을 위한 필드가 제공되어 있는 프레임에 따라 송신 신호를 생성하며, 통신 제어 장치는, 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임의 헤더 내에 삽입된 고정 스터프 비트들을 제외하고, 메시지를 위해 형성된 프레임의 헤더 내 모든 비트를 토대로 헤더 체크섬을 계산한다.
본원 방법은, 앞서 가입자국과 관련하여 언급한 것과 동일한 장점을 제공한다.
본 발명의 또 다른 가능한 구현예들은 전술한 또는 하기에서 실시예들과 관련하여 기술되는 특징들 또는 실시형태들의 명시되지 않은 조합들도 포함한다. 이 경우, 통상의 기술자는 개별 양태들도 개선 또는 보완으로서 본 발명의 각각의 기본 형태에 부가할 것이다.
하기에서 본 발명은 첨부된 도면을 참조하여 그리고 실시예들에 기초하여 더 상세하게 기술된다.
도 1은 제1 실시예에 따른 버스 시스템의 간소화된 블록회로도이다.
도 2는 제1 실시예에 따른 버스 시스템의 가입자국으로부터 송신될 수 있는 메시지의 구조를 설명하기 위한 도표이다.
도 3은 제1 실시예에 따른 버스 시스템의 가입자국의 간소화된 개략적 블록회로도이다.
도 4는 제1 실시예에 따른 가입자국에서 버스 신호들(CAN-FX_H 및 CAN-FX_L)의 시간 곡선을 나타낸 그래프이다.
도 5는 제1 실시예에 따른 가입자국에서 버스 신호들(CAN-FX_H 및 CAN-FX_L)의 차동 전압(VDIFF)의 시간 곡선을 나타낸 그래프이다.
도 6은 제2 실시예에 따른 버스 시스템의 가입자국으로부터 송신될 수 있는 메시지의 구조를 설명하기 위한 도표이다.
도 7은 제3 실시예에 따른 버스 시스템의 가입자국으로부터 송신될 수 있는 메시지의 구조를 설명하기 위한 도표이다.
도면들에서 동일하거나 기능이 동일한 요소들에는, 달리 명시되지 않는 한, 동일한 도면부호들이 부여된다.
도 1에는 예시로서, 하기에 기술되는 것처럼, 특히 기본적으로 CAN 버스 시스템, CAN FD 버스 시스템, CAN FX 버스 시스템 및/또는 이들의 변형예를 위해 구성되는 버스 시스템(1)이 도시되어 있다. 버스 시스템(1)은 차량에서, 특히 자동차, 비행기 등에서, 또는 병원 등에서 사용될 수 있다.
도 1에서, 버스 시스템(1)은, 각각 제1 버스 코어(41) 및 제2 버스 코어(42)를 구비한 버스(40)에 연결되어 있는 복수의 가입자국(10, 20, 30)을 포함한다. 버스 코어들(41, 42)은 CAN_H 및 CAN_L 또는 CAN-FX_H 및 CAN-FX_L라고도 지칭될 수 있으며, 송신 상태에서 신호를 위한 우성 레벨들의 결합 또는 열성 레벨들의 생성 이후 전기 신호 전송을 위해 이용된다. 버스(40)를 통해 메시지(45, 46)가 신호들의 형태로 개별 가입자국들(10, 20, 30) 간에 직렬로 전송될 수 있다. 버스(40) 상에서 통신 시, 도 1에 흑색의 지그재그형 블록 화살표로 도시된 것처럼, 오류가 발생하면, 선택적으로 오류 프레임(47)(error flag)이 송신될 수 있다. 가입자국들(10, 20, 30)은 예컨대 자동차의 제어 장치, 센서, 표시 장치 등이다.
도 1에 도시된 것처럼, 가입자국(10)은 통신 제어 장치(11), 송/수신 장치(12) 및 체크섬 유닛(15)을 포함한다. 가입자국(20)은 통신 제어 장치(21), 송/수신 장치(22) 및 체크섬 유닛(25)을 포함한다. 가입자국(30)은 통신 제어 장치(31), 송/수신 장치(32) 및 체크섬 유닛(35)을 포함한다. 가입자국들(10, 20, 30)의 송/수신 장치들(12, 22, 32)은, 비록 도 1에는 도시되어 있지 않지만, 각각 직접 버스(40)에 연결되어 있다.
통신 제어 장치들(11, 21, 31)은 각각, 버스(40)에 연결되어 있는 각각의 가입자국(10, 20, 30)과 하나 이상의 다른 가입자국(10, 20, 30) 간의 버스(40)를 통한 통신을 제어하는 데 이용된다.
통신 제어 장치들(11, 31)은, 예컨대 수정된 CAN 메시지(45)인 제1 메시지(45)를 작성하고 판독한다. 이 경우, 수정된 CAN 메시지(45)는, 도 2를 참조하여 더 상세하게 기술되며 각각의 체크섬 유닛(15, 35)이 사용되는 CAN FX 포맷을 기반으로 구성된다. 또한, 통신 제어 장치들(11, 31)은, 필요에 따라 송/수신 장치(32)를 위해 CAN FX 메시지(45) 또는 CAN FD 메시지(46)를 공급하거나 상기 송/수신 장치로부터 수신하도록 형성될 수 있다. 이 경우에도, 각각의 체크섬 유닛들(15, 35)이 사용된다. 다시 말해, 통신 제어 장치들(11, 31)은 제1 메시지(45) 또는 제2 메시지(46)를 작성하고 판독하며, 제1 및 제2 메시지(45, 46)는 이들의 데이터 전송 표준에 의해 구분되며, 요컨대 이 경우에는 CAN FX이거나 CAN FD이다.
통신 제어 장치(21)는 ISO 11898-1:2015에 따른 종래 CAN 컨트롤러처럼, 다시 말해 CAN FD tolerant Classical CAN 컨트롤러 또는 CAN FD 컨트롤러처럼 형성될 수 있다. 통신 제어 장치(21)는 제2 메시지(46), 예컨대 CAN FD 메시지(46)를 작성하고 판독한다. CAN FD 메시지(46)의 경우, 0개 내지 64 이하의 데이터 바이트가 포함될 수 있으며, 이들 데이터 바이트는 여전히 이를 위해 클래식 CAN 메시지의 경우보다 분명히 더 빠른 데이터 전송 속도로 전송된다. 특히 통신 제어 장치(21)는 종래 CAN FD 컨트롤러처럼 형성된다.
송/수신 장치(22)는 ISO 11898-1:2015에 따른 종래 CAN 트랜시버 또는 CAN FD 트랜시버처럼 형성될 수 있다. 송/수신 장치들(12, 32)은, 필요에 따라 대응하는 통신 제어 장치(11, 31)를 위한 CAN FX 포맷에 따른 메시지(45) 또는 현재의 CAN FD 포맷에 따른 메시지(46)를 공급하거나 상기 통신 제어 장치로부터 수신하도록 형성될 수 있다.
두 가입자국(10, 30)에 의해, CAN FX 포맷을 갖는 메시지(45)의 형성 및 후속 전송 그리고 상기 메시지(45)의 수신이 실현될 수 있다.
도 2에는, 메시지(45)에 대해, 버스(40)로 송신하기 위한 송/수신 장치(12)를 위해 통신 제어 장치(11)에 의해 공급되는 것과 같은 CAN FX 프레임(450)이 도시되어 있다. 이 경우, 통신 제어 장치(11)는, 본 실시예에서 도 2에서도 도시된 것처럼 CAN FD와 호환되는 것으로서 프레임(450)을 작성한다. 이는 가입자국(30)의 통신 제어 장치(31) 및 송/수신 장치(32)에도 유사하게 적용된다.
도 2에 따라, CAN FX 프레임(450)은 버스(40) 상에서의 CAN 통신을 위해 상이한 통신 단계들(451, 452)로, 요컨대 중재 단계(451)와 데이터 단계(452)로 분할된다. 프레임(450)은 중재 필드(453), 제어 필드(454), 데이터 필드(455), 체크섬(F_CRC)을 위한 체크섬 필드(456), 동기화 필드(457) 및 확인 필드(458)(confirmation field)를 갖는다.
중재 단계(451)에서는, 중재 필드(453) 내 식별자(ID)에 의해 가입자국들(10, 20, 30) 간에 비트 단위로, 어느 가입자국(10, 20, 30)이 최고 우선순위를 갖는 메시지(45, 46)를 송신하고자 하고 그로 인해 후속 데이터 단계(452)에서의 다음 송신 시간 동안 버스 시스템(1)의 버스(40)에 대한 배타적 액세스 권한을 얻는지가 협의된다. 중재 단계(451)에서는 CAN 및 CAN FD에서와 같은 물리 계층이 이용된다. 물리 계층은, 비트 전송 계층 또는 공지된 OSI 모델(OSI: Open Systems Interconnection Model)에 상응한다.
단계(451) 동안의 중점은, 우선순위가 더 높은 메시지(45, 46)가 파괴되지 않으면서, 버스(40)에 대한 가입자국들(10, 20, 30)의 동시 액세스를 허용하는 공지된 CSMA/CR 방법이 이용된다는 점이다. 그렇게 하여, 버스 시스템(1)에 상대적으로 간단하게 추가 버스 가입자국들(10, 20, 30)이 부가될 수 있고, 이는 매우 바람직하다.
CSMA/CR 방법의 결과, 버스(40) 상에는 버스(40) 상에서 우성 상태들을 갖는 다른 가입자국들(10, 20, 30)에 의해 덮어쓰기될 수 있는 이른바 열성 상태들이 존재해야 한다. 열성 상태에서는, 개별 가입자국(10, 20, 30)에서 하이 임피던스 조건이 우세하며, 이는 버스 회로의 기생 성분과 결합하여 더 시간 상수를 야기한다. 이로 인해, 실제 차량에 적용 시, 오늘날 CAN FD 물리 계층의 최대 비트 전송률이 현재 초당 약 2메가비트로 제한된다.
데이터 단계(452)에서는 제어 필드(454)의 일부 외에도 CAN FX 프레임 또는 데이터 필드(455)의 메시지(45)의 유효 데이터; 그리고 체크섬(F_CRC)을 위한 체크섬 필드(456)가 송신된다.
메시지(45)의 송신기는, 가입자국(10)이 송신기로서 중재에 성공하고, 이로써 가입자국(10)이 송신기로서 송신하기 위해 버스 시스템(1)의 버스(40)에 대한 배타적 액세스 권한을 가질 때 비로소, 버스(40)로 데이터 단계(452)의 비트의 송신을 시작한다.
매우 일반적으로, CAN FX를 이용하는 버스 시스템에서는, CAN 또는 CAN FD에 비해 하기의 다른 특성들이 실현될 수 있다.
a) CAN 및 CAN FD의 견고성 및 사용자 친화성에 대한 책임이 있는 입증된 특성, 특히 CSMA/CR 방법에 따른 식별자 및 중재를 포함한 프레임 구조의 채택 및 경우에 따른 조정,
b) 순 데이터 전송 속도가 특히 초당 약 10메가비트로 상승,
c) 프레임당 유효 데이터의 크기가 특히 약 4kbyte로 증대.
도 2에 도시된 것처럼, 가입자국(10)은 중재 단계(451)에서 제1 통신 단계로서 부분적으로, 특히 FDF 비트까지(이를 포함해서), CAN/CAN FD에 의해 공지된, ISO11898-1:2015에 따른 포맷을 이용한다. 그에 반해, 가입자국(10)은 FDF 비트부터는 제1 통신 단계에서뿐만 아니라 제2 통신 단계, 즉 데이터 단계(452)에서도, 하기에 기술된 CAN FX 포맷을 이용한다.
본 실시예에서 CAN FX와 CAN FD는 호환될 수 있다. 이 경우, CAN FD에 의해 공지된, 하기에서 FXF 비트라고도 불리는 res 비트가, CAN FD 포맷으로부터 CAN FX 포맷으로의 전환을 위해 사용된다. 그러므로 CAN FD 및 CAN FX에서부터 res 비트까지 프레임 포맷들이 동일하다. CAN FX 가입자국, 즉, 여기서는 가입자국들(10, 30)은 CAN FD도 지원한다.
11개의 비트를 포함한 식별자(Identifier)가 이용되는, 도 2에 도시된 프레임(450)에 대한 대안으로, 선택적으로 29개의 비트를 포함한 식별자(Identifier)가 이용되는 CAN FX 확장형 프레임 포맷이 가능하다. 이는, FDF 비트까지, ISO11898-1:2015에 따른 공지된 CAN FD 확장형 프레임 포맷과 동일하다.
도 2에 따라, 프레임(450)은 SOF 비트에서부터 FDF 비트까지(이도 포함됨), ISO11898-1:2015에 따른 CAN FD 베이스 프레임 포맷과 동일하다. 그러므로 공지된 구성은 여기서 추가로 설명하지 않는다. 도 2에서 하부 라인이 두꺼운 선으로 도시되어 있는 비트들은 프레임(450) 내에서 우성으로서 송신된다. 도 2에서 상부 라인이 두꺼운 선으로 도시되어 있는 비트들은 프레임(450) 내에서 열성으로서 송신된다.
일반적으로, 프레임(450)의 생성 시, 2개의 상이한 스터핑 규칙이 적용된다. 제어 필드(454) 내 FXF 비트까지는 CAN FD의 동적 비트 스터핑 규칙이 적용되며, 그럼으로써 5개의 동일한 비트 이후 결과적으로 하나의 역 스터프 비트(inverse stuff bit)가 삽입된다. 제어 필드(454) 내 FX 비트 이후에는 고정 스터핑 규칙이 적용되며, 그럼으로써 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입된다. 그 대안으로, 단 하나의 스터프 비트 대신 2개 또는 그 이상의 비트가 고정 스터프 비트로서 삽입될 수 있다.
프레임(450) 내에서 FDF 비트 직후에 FXF 비트가 뒤따르며, 상기 FXF 비트는 앞서 언급한 것처럼 상기 위치에서부터 CAN FD 베이스 프레임 포맷의 "res Bit"에 상응한다. 그에 따라 FXF 비트가 1로서, 즉, 열성으로 송신되면, 이는 CAN FX 프레임으로서의 프레임(450)을 식별한다. CAN FD 프레임의 경우, 통신 제어 장치(11)는 FXF 비트를 0으로서, 즉, 우성으로 설정한다.
프레임(450) 내에서 FXF 비트 이후, 향후 사용을 위한 우성 비트인 resFX 비트가 뒤따른다. resFX는 프레임(450)의 경우 0으로서, 즉, 우성으로서 송신되어야 한다. 그러나 가입자국(10)이 resFX 비트를 1로서, 다시 말해 열성으로 수신한다면, 수신하는 가입자국(10)은, CAN FD 메시지(46)에서 res=1에 대해 구현되는 것처럼, 예컨대 프로토콜 예외 상태(protocol exception state)로 전환된다. rexFX 비트는 정확히 그 반대로도 정의될 수 있는데, 즉, 1로서, 다시 말해 열성으로 송신되어야 하며, 그럼으로써 수신하는 가입자국은, rexFX 비트가 우성인 경우에 프로토콜 예외 상태로 전환된다.
프레임(450) 내에서 FXF 비트 이후에는 기결정된 비트 시퀀스가 부호화되는 시퀀스 BRS AD가 뒤따른다. 이런 비트 시퀀스는 중재 단계(451)의 중재 비트 전송률에서 데이터 단계(452)의 데이터 비트 전송률로 간단하면서 확실한 전환을 허용한다. 예컨대 BRS AD의 비트 시퀀스는 열성 중재 비트와 뒤이은 우성 데이터 비트로 구성된다. 본 실례에서, 비트 전송률은 2개의 언급한 비트 사이의 에지에서 전환될 수 있다.
프레임(450) 내에서 시퀀스 BRS AD 이후에는 데이터 길이 코드(DLC = Data Length Code)가 삽입되는 DLC 필드가 뒤따르며, 상기 데이터 길이 코드는 프레임(450)의 데이터 필드(455) 내 바이트 수를 명시한다. 데이터 길이 코드(DLC)는 1에서부터 데이터 필드(455)의 최대 길이 또는 데이터 필드 길이까지의 모든 값을 취할 수 있다. 최대 데이터 필드 길이가 특히 2048비트라면, DLC = 0이 바이트 수가 1개인 데이터 필드 길이를 의미하고 DLC = 2047은 바이트 수가 2048개인 데이터 필드 길이를 의미한다고 가정할 때, 데이터 길이 코드(DLC)는 11개의 비트 수를 필요로 한다. 그 대안으로, 예컨대 CAN의 경우처럼, 길이 0의 데이터 필드(455)가 허용될 수도 있다. 이 경우, DLC = 0은 예컨대 바이트 수가 0인 데이터 필드 길이를 부호화할 수도 있다. 이 경우, 예컨대 11비트일 때 부호화 가능한 최대 데이터 필드 길이는 (2^11)-1 = 2047이다.
프레임(450) 내에서 DLC 필드 이후에 헤더 체크섬(H_CRC)이 뒤따른다. 헤더 체크섬은 프레임(45)의 헤더(Header), 다시 말해 SOF 비트를 갖는 프레임(450) 시작에서부터, 헤더 체크섬(H_CRC)의 시작까지, 즉, 모든 동적 스터프 비트와 선택적으로 고정 스터프 비트를 포함하여 헤더 체크섬(H_CRC) 시작까지의 모드 비트의 보호를 위한 체크섬이다. 순환 중복 검사(CRC)에 따른 헤더 체크섬(H_CRC) 및 그에 따른 체크섬 다항식의 길이는 원하는 해밍 거리(Hamming distance)에 상응하게 선택될 수 있다. 헤더 체크섬(H_CRC)에 의해 보호될 데이터 워드(data word)는, 데이터 길이 코드(DLC)가 11비트인 경우, 27비트보다 더 길다. 그러므로 헤더 체크섬(H_CRC)의 다항식은, 6의 해밍 거리를 달성하기 위해서는 최소한 13비트 길이여야 한다. 헤더 체크섬(H_CRC)의 계산은 하기에서 좀 더 구체적으로 기술된다.
프레임(450) 내에서 헤더 체크섬(H_CRC) 이후에는 데이터 필드(455)(data field)가 뒤따른다. 데이터 필드(455)는 1개 내지 n개의 데이터 바이트로 구성되며, 이때 n은 예컨대 2048바이트 또는 4096바이트이거나, 임의의 다른 값이다. 그 대안으로, 0의 데이터 필드 길이도 생각해볼 수 있다. 데이터 필드(455)의 길이는 앞에서 기술한 것처럼 DLC 필드 내에 부호화되어 있다.
프레임(450) 내에서 데이터 필드(455) 이후에는 프레임 체크섬(F_CRC)이 뒤따른다. 프레임 체크섬(F_CRC)은 프레임 체크섬(F_CRC)의 비트들로 구성된다. 프레임 체크섬(F_CRC) 및 그에 따른 CRC 다항식의 길이는 원하는 해밍 거리에 상응하게 선택된다. 프레임 체크섬(F_CRC)은 전체 프레임(450)을 보호한다. 그 대안으로, 프레임 체크섬(F_CRC)을 포함한 데이터 필드(455)만 선택적으로 보호된다. 프레임 체크섬(F_CRC)의 계산은 하기에서 좀 더 구체적으로 기술된다.
프레임(450) 내에서 프레임 체크섬(F_CRC) 이후에는, 기결정된 비트 시퀀스가 부호화되는 시퀀스(BRS DA)가 뒤따른다. 이 비트 시퀀스는 데이터 단계(452)의 데이터 비트 전송률에서부터 중재 단계(451)의 중재 비트 전송률로의 간단하면서도 확실한 전환을 허용한다. 예컨대 BRS DA의 비트 시퀀스는 열성 데이터 비트와 뒤이은 우성 중재 비트로 구성된다. 본 예시에서는, 2개의 언급한 비트 사이의 에지에서 비트 전송률이 전환될 수 있다.
프레임(450) 내에서 시퀀스(BRS DA) 이후에는, 동기화 패턴(Sync 패턴)이 지속되는 Sync 필드가 뒤따른다. 동기화 패턴은, 수신하는 가입자국(10, 30)으로 하여금, 데이터 단계(452) 이후 중재 단계(451)의 시작을 검출하도록 허용하는 비트 패턴이다. 동기화 패턴은, 예컨대 오류가 있는 헤더 체크섬(H_CRC)으로 인해 데이터 필드(455)의 정확한 길이를 식별하지 못하는 수신측 가입자국(10, 30)이 동기화되도록 허용한다. 그에 뒤이어, 상기 가입자국들은, 오류가 있는 수신을 통지하기 위해, "부정 확인응답(Negative Acknowledge)"을 송신할 수 있다. 이는 특히, 데이터 필드(455) 내 CAN FX가 더 이상 오류 프레임(47)(Error Flags)을 허용하지 않을 때 매우 중요하다.
프레임(450) 내에서 Sync 필드 이후에는 복수의 비트로, 예컨대 도 2의 예시에서는 ACK 비트, ACK dlm 비트, NACK 비트 및 NACK dlm 비트로 구성된 확인응답 필드(ACK Field)가 뒤따른다. NACK 비트 및 NACK dlm 비트는 선택적 비트들이다. 수신하는 가입자국(10, 30)이 프레임(450)을 올바르게 수신했을 때, 상기 수신하는 가입자국(10, 30)은 ACK 비트를 우성으로서 송신한다. 송신하는 가입자국은 ACK 비트를 열성으로서 송신한다. 그러므로 원래 프레임(450) 내에서 버스(40)로 송신된 비트는 수신하는 가입자국들(10, 30)에 의해 덮어쓰기될 수 있다. ACK dlm 비트는, 다른 필드들과 분리하는 데 이용되는 열성 비트로서 송신된다. NACK 비트 및 NACK dlm 비트는, 수신하는 가입자국이 버스(40) 상에서 프레임(450)의 부정확한 수신을 시그널링할 수 있도록 하는 데 사용된다. 상기 비트의 기능은 ACK 비트 및 ACK dlm 비트의 기능과 같다.
프레임(450) 내에서 확인응답 필드(ACK Field) 이후에는 종료 필드(EOF = End of Frame)가 뒤따른다. 종료 필드(EOF)의 비트 시퀀스는, 프레임(450)의 종료를 식별 표시하는 데 사용된다. 종료 필드(EOF)는, 프레임(450)의 끝에 8개의 열성 비트 수가 송신되도록 보장한다. 이는, 프레임(450) 내부에서 발생할 수 없는 비트 시퀀스이다. 그렇게 하여, 가입자국들(10, 20, 30)에 의해 프레임(450)의 종료가 확실하게 검출될 수 있다.
종료 필드(EOF)는, NACK 비트 내에서 우성 비트가 확인되었는지 아니면 열성 비트가 확인되었는지의 여부에 따라 상이한 길이를 갖는다. 송신하는 가입자국은 NACK 비트를 우성으로서 수신했다면, 종료 필드(EOF)는 7개의 열성 비트 수를 포함한다. 그렇지 않으면, 종료 필드(EOF)의 길이는 단 5개의 열성 비트에 불과하다.
프레임(450) 내에서 종료 필드(EOF) 이후에는 프레임 간 간격(IFS - Inter Frame Space)이 뒤따른다. 상기 프레임 간 간격(IFS)은 ISO11898-1:2015에 상응하는 CAN FD에서처럼 구성된다.
도 3에는, 통신 장치(11), 송/수신 장치(12), 그리고 상기 통신 제어 장치(11)의 부분인 체크섬 유닛(15)을 포함하는 가입자국(10)의 기본적인 구성이 도시되어 있다. 가입자국(30)은 도 3에 도시된 것과 유사한 방식으로 구성되지만, 체크섬(35)은 도 1에 따라 통신 제어 장치(31) 및 송/수신 장치(32)와 별도로 배치된다. 그러므로 가입자국(30)은 별도로 기술하지 않는다.
도 3에 따라, 가입자국(10)은, 통신 제어 장치(11) 및 송/수신 장치(12)에 추가로, 상기 통신 제어 장치(11)가 할당되어 있는 마이크로컨트롤러(13)와; 대안적으로 가입자국(10)의 전자 어셈블리를 위해 필요한 다수의 기능이 통합되어 있는 시스템 베이스 칩(SBC)일 수 있는 시스템 ASIC(16)(ASIC = 응용 주문형 집적회로);도 포함한다. 시스템 ASIC(16) 내에는 송/수신 장치(12)에 추가로, 송/수신 장치(12)에 전기 에너지를 공급하는 에너지 공급 장치(17)도 내장되어 있다. 에너지 공급 장치(17)는 통상 5V의 전압(CAN_Supply)을 공급한다. 그러나 필요에 따라, 에너지 공급 장치(17)가 다른 값을 갖는 다른 전압을 공급할 수도 있다. 그에 추가로 또는 그 대안으로 에너지 공급 장치(17)가 전류원으로서 구성될 수 있다.
체크섬 유닛(15)은, 하기에서 훨씬 더 구체적으로 기술되는 헤더 체크섬 블록(151) 및 프레임 체크섬 블록(152)을 포함한다. 헤더 체크섬 블록(151) 내에는 시작 값(1511)이 적어도 일시적으로 저장된다.
송/수신 장치(12)는 추가로 송신기(121)와 수신기(122)를 포함한다. 하기에서 항상 송/수신 장치(12)가 언급되더라도, 선택적으로 송신기(121)의 외부의 별도의 장치에 수신기(122)를 제공할 수 있다. 송신기(121) 및 수신기(122)는, 종래 송/수신 장치(22)에서처럼 구성될 수 있다. 송신기(121)는 특히 적어도 하나의 연산 증폭기 및/또는 하나의 트랜지스터를 포함할 수 있다. 수신기(122)는 특히 적어도 하나의 연산 증폭기 및/또는 하나의 트랜지스터를 포함할 수 있다.
송/수신 장치(12)는 버스(40)에 연결되며, 더 정확하게 말하면 CAN_H 또는 CAN-FX_H를 위한 버스의 제1 버스 코어(41) 그리고 CAN_L 또는 CAN-FX_L을 위한 버스의 제2 버스 코어(42)에 연결된다. 적어도 하나의 단자(43)를 통해, 제1 및 제2 버스 코어(41, 42)로 전기 에너지, 특히 전압(CAN-Supply)을 공급하기 위한 에너지 공급 장치(17)를 위한 전압 공급이 수행된다. 접지 또는 CAN_GND와의 연결은 단자(44)를 통해 실현된다. 제1 및 제2 버스 코어(41, 42)는 종단 저항(49)에 의해 종단된다.
제1 및 제2 버스 코어(41, 42)는 송/수신 장치(12) 내에서 트랜스미터라고도 지칭되는 송신기(121)뿐만 아니라 리시버라고도 지칭되는 수신기(122)와도 연결되어 있는데, 상기 연결은 도 3에는 간소화를 위해 도시되어 있지 않다.
버스 시스템(1)의 작동 중에, 송신기(121)는 통신 제어 장치(11)의 송신 신호(TXD 또는 TxD)를 버스 코어(41, 42)를 위한 상응하는 신호(CAN-FX_H 및 CAN-FX_L)로 변환하며, 이들 신호(CAN-FX_H 및 CAN-FX_L)를 버스(40) 상의 CAN_H 및 CAN_L)용 단자들로 송신한다.
수신기(122)는, 도 4에 따른, 버스(40)로부터 수신되는 신호들(CAN-FX_H 및 CAN-FX_L)을 토대로 수신 신호(RXD 또는 RxD)를 생성하고, 도 3에 도시된 것처럼, 상기 수신 신호를 통신 제어 장치(11)로 전달한다. 유휴 상태(Idle) 또는 대기 상태(Standby)를 제외하고, 송/수신 장치(12)는 수신기(122)를 이용해서, 더 정확하게는 송/수신 장치(12)가 메시지(45)의 송신기인지 여부와 관계없이, 정상 모드에서 항상 버스(40) 상에서의 데이터 내지 메시지(45, 46)의 전송을 중지한다.
도 4의 예시에 따라, 신호(CAN-FX_H 및 CAN-FX_L)는 적어도 중재 단계(451)에서, CAN에 의해 공지된 것처럼 우성 및 열성 버스 레벨(401, 402)을 갖는다. 버스(40) 상에서 도 5에 도시되어 있는 차동 신호(VDIFF = CAN-FX_H - CAN-FX_L)가 생성된다. 비트 시간(t_bt)을 갖는 신호(VDIFF)의 개별 비트들이 0.7V의 수신 임계치에 의해 검출될 수 있다. 데이터 단계(452)에서 신호(CAN-FX_H 및 CAN-FX_L)의 비트들은 중재 단계(451)에서보다 더 빠르게, 즉, 더 짧은 비트 시간(t_bt)으로 송신된다. 따라서, 데이터 단계(452)에서 신호(CAN-FX_H 및 CAN-FX_L)는 적어도 상대적으로 더 빠른 비트 전송률에서 종래 신호(CAN_H) 및 (CAN_L)와 구분된다.
도 4에서 신호(CAN-FX_H, CAN-FX_L)에 대한 상태(401, 402)의 시퀀스 및 그에 기인하는 도 5의 전압(VDIFF)의 곡선은 단지 가입자국(10)의 기능의 설명을 위해서만 이용된다. 버스 상태들(401, 402)에 대한 데이터 상태들의 시퀀스는 필요에 따라 선택될 수 있다.
달리 말하면, 송신기(121)는, 도 4에 따른 제1 작동 모드에서, 버스(40)의 버스 라인의 2개의 버스 코어(41, 42)에 대해 상이한 버스 레벨을 갖는 버스 상태(402)로서의 제1 데이터 상태와; 버스(40)의 버스 라인의 2개의 버스 코어(41, 42)에 대해 동일한 버스 레벨을 갖는 버스 상태(401)로서의 제2 데이터 상태;를 생성한다.
또한, 송신기(121)는, 데이터 단계(452)를 포함하는 제2 작동 모드에서 신호들(CAN-FX_H, CAN-FX_L)의 시간 곡선들의 경우, 상대적으로 더 높은 비트 전송률로 비트를 버스(40)로 송신한다. CAN-FX_H 및 CAN-FX_L 신호는 데이터 단계(452)에서 추가로 CAN FD의 경우와 다른 물리 계층에 의해 생성될 수 있다. 그렇게 하여, 데이터 단계(452)에서 비트 전송률이 CAN FD의 경우보다 훨씬 더 높아질 수 있다.
도 3의 체크섬 유닛(15), 특히 이 체크섬 유닛의 헤더 체크섬 블록(151)은, 헤더 체크섬(H_CRC)을 위한 필드 내 체크섬을 계산하고 평가하는 데 이용된다. 또한, 체크섬 유닛(15), 특히 이 체크섬 유닛의 프레임 체크섬 블록(152)은 프레임 체크섬(F_CRC)을 위한 필드 내 체크섬을 계산하고 평가하는 데 이용된다.
앞에서 언급한 것처럼, 체크섬은 프레임(450)의 헤더(Header)를 보호하도록, 다시 말해 헤더 체크섬(H_CRC) 시작까지의 모든 동적 스터프 비트 및 선택적으로 고정 스터프 비트도 포함하여, SOF 비트를 포함한 프레임(450)의 시작에서부터 헤더 체크섬(H_CRC) 시작까지의 모든 비트를 보호하도록 형성된다.
본 실시예의 경우, 통신 제어 장치(11), 특히 이 통신 제어 장치의 체크섬 유닛(15) 내지 헤더 체크섬 블록(151)은, 헤더 체크섬(H_CRC)의 계산 시, 타입 B라고 지칭되는 오류에 대비한다. 상기 오류는, 프레임(450)의 FXF 비트까지 발생할 수 있는 동적 스터프 비트들로 인해 존재할 수 있다. 이 오류는, 체크섬(CRC)의 현재 중간 이벤트가 값 0을 갖는 동안, 글리치(glitch)를 유발한 오류 동기화를 통해 스터프 비트가 잘못 삽입되거나 제거될 때 발생한다.
그러므로 통신 제어 장치(11), 특히 이 통신 제어 장치의 체크섬 유닛(15) 내지 헤더 체크섬 블록(151)은, 비트 시퀀스가 스터프 오류의 검출 없이 FXF 비트까지 처리되는 동안, CRC 발생기 레지스터의 모든 비트가 '0'이 될 수 없는 방식으로, 헤더 체크섬(H_CRC)의 계산을 위한 시작 값을 선택한다. 따라서, 헤더 체크섬(H_CRC)의 계산의 임시 값은 FXF 비트의 처리 시까지 0...0이 될 수 없다. 즉, 시작 값이 특별한 값으로 설정되긴 하나, FDF 비트까지는 헤더 체크섬(H_CRC) 내에 0...0의 값이 발생하지 않도록 하기 위해, 0...0으로는 설정되지 않는다.
헤더 체크섬(H_CRC)의 계산을 위한 시작 값의 결정 시, 통신 제어 장치(11), 특히 이 통신 제어 장치의 체크섬 유닛(15) 내지 헤더 체크섬 블록(151)은, CAN FX 가입자국(10, 30)이 FXF 비트까지 각각의 임의의 비트 시퀀스를 송신할 수 없다는 점을 고려한다. 그러므로 통신 제어 장치(11), 특히 이 통신 제어 장치의 체크섬 유닛(15) 내지 헤더 체크섬 블록(151)은 다음의 한계 조건하에서 시작 값을 결정한다:
- 동적 스터프 비트를 통해 단 5개의 우성 비트만 또는 5개의 열성 비트만 연속해서 송신될 수 있음.
- 프레임(450)의 특정 비트는 앞에서 기술한 것처럼 고정 값을 가지며, 그에 따라 변하지 않음.
따라서, 기결정된 시작 값은 통신 제어 장치(11)에 의해, 특히 체크섬 유닛(15) 내지 헤더 체크섬 블록(151)에서 소프트웨어를 이용하여, 동적으로 구성될 수 있다.
그 대안으로, 기결정된 시작 값은, 통신 제어 장치(11)에 의해서든 또는 여타의 장치에 의해서든 상기 시작 값이 한 번 결정된 이후에는 통신 제어 장치(11) 내에 영구 저장될 수 있다. 그 대안으로, 시작 값이 0...0이 아니라는 조건으로, 기결정된 시작 값이 사용자에 의해 선택될 수 있다.
그에 따라, 가입자국(10)에서 타입 B 오류는 더 이상 발생할 수 없다.
시작 값의 계산을 위한 전술한 절차의 큰 장점은, 프레임(450) 내에 추가 비트가 삽입되지 않는다는 점이다. 그로 인해, 프레임(450)의 데이터 오버헤드 및 프레임(450)의 평가 복잡도가 감소한다.
그에 추가로, 적합한 H_CRC 시작 값을 탐색할 수 있도록 하기 위해, 헤더 체크섬(H_CRC)의 길이 및 그에 따른 CRC 다항식의 차수를 증가시킬 필요가 있을 수 있다. 따라서, 비트 상태가 오류로 인해 의도하지 않게 변경되는, 특정 개수의 정상 비트 플립(normal bit flip)의 검출을 위해 필요할 수 있는 것보다 헤더 체크섬(H_CRC)이 더 길어질 수도 있다.
또한, 통신 제어 장치(11), 특히 이 통신 제어 장치의 체크섬 유닛(15) 내지 헤더 체크섬 블록(151)은, 11개의 비트를 가진 식별자(ID)를 사용하는 프레임(450)의 경우, 헤더 체크섬(H_CRC)을 위해, 29개의 비트를 가진 식별자(ID)를 사용하는 프레임(450)에서와 다른 다항식을 이용할 수도 있다. 이는, 11개의 비트를 가진 식별자(ID)를 사용하는 프레임(450)에서 헤더 체크섬(H_CRC)에 의한 데이터 오버헤드(Overhead)가 29개의 비트를 가진 식별자(ID)를 사용하는 프레임(450)에서보다 더 작다는 장점이 있다.
또한, 체크섬 유닛(15), 특히 이 체크섬 유닛의 프레임 체크섬 블록(152)은 전술한 것처럼 프레임 체크섬(F_CRC)을 형성한다. 이 경우, 체크섬 유닛(15)은 언급한 옵션 중 하나를 사용할 수 있다. 이 경우, 프레임 체크섬(F_CRC)은, 하기 옵션 1 및 2에 따라 각각 프레임 체크섬(F_CRC)까지의 전체 프레임(450)을 보호한다.
옵션 1: 프레임 체크섬(F_CRC)은 전체 프레임(450)에 걸쳐 계산된다. 따라서, 프레임 체크섬(F_CRC)의 계산에는 SOF 비트를 포함하여 상기 SOF 비트에서부터 프레임 체크섬(F_CRC) 시작까지의 모든 비트가 포함된다. 그에 추가로, 동적 스터프 비트 및 선택적으로 고정 스터프 비트도 계산에 포함된다. 헤더 체크섬(H_CRC)이 이미 프레임(450)의 헤더를 타입 B 오류로부터 보호하기 때문에, 프레임 체크섬(F_CRC)은 이를 다시 수행할 필요가 없다.
옵션 2: 프레임 체크섬(F_CRC)이 헤더 체크섬(H_CRC) 및 데이터 필드(455)에 걸쳐 계산된다. 따라서, 프레임 체크섬(F_CRC)의 계산에는, 헤더 체크섬(H_CRC)의 제1 비트를 포함하여 이 제1 비트에서부터 모든 비트가 포함된다. 선택적으로 고정 스터프 비트도 계산에 포함된다. 헤더 체크섬(H_CRC)이 이미 프레임(450)의 헤더를 보호하기 때문에, 전체 프레임(450)을 보호하기 위해서는 F_CRC에 헤더 체크섬(H_CRC)을 산입시키는 것으로 충분하다.
옵션 3: 프레임 체크섬(F_CRC)은 데이터 필드(455)만 보호한다. 따라서, 프레임 체크섬(F_CRC)의 계산에는, 헤더 체크섬(H_CRC) 이후 제1 비트에서부터 프레임 체크섬(F_CRC) 시작까지의 모든 비트가 포함된다. 선택적으로 고정 스터프 비트도 계산에 포함된다. 따라서, 프레임 체크섬(F_CRC)은 데이터 필드(455)만 보호한다. 이는, 헤더 체크섬(H_CRC)이 이미 프레임(450)의 헤더를 보호하고 있기 때문에 충분하다. 프레임 체크섬(F_CRC)과 헤더 체크섬(H_CRC)이 함께 완전한 프레임(450)을 보호한다.
도 6에는, CAN FX와 CAN FD가 호환될 수 있는 제2 실시예에 따른 프레임(450_1)이 도시되어 있다. 본 실시예의 경우, 프레임(450_1) 및 그에 따른 CAN FX 프레임 포맷이, 하기에서 기술되는 것처럼, 도 2의 프레임(450)과 구분된다. 여기서는 도 6의 프레임(450)과의 차이점만 기술된다. 나머지는 두 실시예의 프레임(450, 450_1)이 서로 동일하다.
프레임(450_1) 내에서 헤더 체크섬(H_CRC)의 앞에 S_C 필드가 삽입된다. S_C 필드에서는, 송신되는 동적 스터프 비트의 수(Stuff Count)가 전송된다. S_C 필드는 1개 내지 n개의 비트를 포함할 수 있다. 이 경우, 즉, 프레임(450_1)의 경우, 최대 3개의 동적 스터프 비트가 발생하며, 다시 말해 n은 2로 선택될 수 있다. 그 대안으로, 전송할 비트 수를 감소시키기 위해, "modulo-X 연산에 따른 동적 스터프 비트 수"의 전송이 가능하다. X는 예컨대 2일 수 있다.
그러나 상기 변형예를 통해 프레임(450_1)의 데이터 오버헤드가 도 2의 프레임(450)에 비해 더 커진다.
프레임(450_1)의 수정 시, S_C 필드 내에서는 송신되는 동적 스터프 비트 수(Stuff Count) 대신, 스터프 보상자(stuff compensator)가 삽입된다. 스터프 보상자는 0개 내지 m개의 비트를 가지며, 이때 m은 FDF 비트까지 발생할 수 있는 동적 스터프 비트의 최대 수에 상응한다. 이 경우, 동적 스터프 비트와 스터프 보상자 비트의 합은 항상 m이다.
스터프 보상자는 프레임(450_1)의 프레임 헤더의 길이가 일정해지도록 보장한다. 예컨대 식별자(ID)를 위한 비트가 11인 경우, 최대 3개의 동적 스터프 비트가 발생할 수 있다. 따라서, 11개의 비트를 가진 식별자(ID)에서는 m = 3일 수 있다. 하나의 동적 스터프 비트를 가진 프레임(450_1) 내에서 스터프 보상자는 2 비트 길이인데, 그 이유는 3 - 1 = 2비트가 적용되기 때문이다. 그로 인해, 데이터 필드(455)는 항상 프레임 시작에서부터 정해진 수의 비트 이후에 시작한다.
도 7에는, CAN FX와 CAN FD가 호환될 수 없는 제3 실시예에 따른 프레임(4500)이 도시되어 있다. 본 실시예의 경우, 프레임(4500)과 그에 따른 CAN FX 프레임 포맷은 하기에 기술되는 것처럼 도 2의 프레임(450)과 구분된다. 여기서는 도 2의 프레임(450)과의 차이점만 기술한다. 나머지는 두 실시예의 프레임(450, 4500)이 서로 동일하다.
일반적으로, 본 실시예에 따른 프레임(4500)의 생성 시 고정 스터핑 규칙만 이용되며, 그럼으로써 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입된다. 그 대안으로, 스터프 비트가 하나만 삽입되는 대신, 2개 또는 그 이상의 비트도 고정 스터프 비트로서 삽입될 수 있다. 이는, 데이터 길이 코드(DLC)의 값을 알고 있을 때, 일정한 프레임 길이 내지 일정 길이의 프레임(4500)으로 이어진다. 이는 동적 스터프 비트에 의해 야기되는 다양한 문제를 방지한다.
본 실시예에 따른 프레임(4500) 내에서, 식별자(ID)는 더 이상 CAN FD의 경우처럼 11개의 비트 또는 29개의 비트 수로 제한되지 않는다. 식별자(ID)의 비트 수(k)는 자유롭게 선택될 수 있다. 물론 상기 수(k)는 선택적으로 고정 값으로 결정될 수 있다. 높은 순 데이터 전송 속도를 위해, k = 8비트를 가진 ID가 적합하다. 이는, 버스 시스템(1)의 각각의 가입자국(10, 20, 30)에 충분히 많은 버스 액세스 우선순위를 부여하기에 충분하다. 물론, 필요에 따라 그리고 버스 시스템(1) 내 상이한 우선순위 수에 따라, k가 다른 값으로 선택될 수 있다.
도 2의 프레임(450)의 비트들(RRS, IDE, FDF, FXF)은 프레임(4500)에서는 더 이상 불필요하여 생략된다. 이는 4개의 비트를 절약함으로써 프레임 오버헤드가 감소한다. 그 결과, 버스 시스템(1) 내에서 순 데이터 전송 속도가 빨라진다.
종료 필드(EOF)는, NACK 비트가 우성인 경우에만 프레임(4500) 내에서 5개의 비트 수를 더 갖는다. 그와 반대로 NACK 비트가 열성이라면, 종료 필드(EOF)는 3개의 비트 수를 갖는다. 이는, 프레임(4500)의 끝에서 6개의 열성 비트의 수가 송신되도록 보장한다. 이 열성 비트의 수는, 중재 단계(451)에서 5개의 동일한 비트 이후 하나의 고정 스터프 비트가 삽입될 경우, 유효 프레임(4500) 내 다른 위치에서는 발생할 수 없다. 선택적으로 6개 이상의 비트도 가능하다. 특히 EOF 비트의 수는, 그에 후속하여 하나의 고정 스터프 비트가 삽입될 비트의 수에 맞추어 조정되어야 한다.
프레임 간 간격(IFS)은 프레임(4500) 내에서 최소 길이를 필요로 하지 않는다. 특히 프레임 간 간격(IFS)은 0의 길이를 가질 수 있다. 이 경우, 2개의 프레임(4500)이 이음부 없이 차례로 송신된다. 그러나 전술한 사례에 비해 버스 시스템(1)의 강인성을 높이기 위해서는 예컨대 1개의 비트 수를 갖는 프레임 간 간격(IFS)이 적합하다. 이제 2개의 프레임(4500) 사이의 7개의 열성 비트에 의해, 버스(40) 상의 신규 가입자국이 더욱 신뢰성 있게 동기화될 수 있다.
따라서, 프레임(4500)의 경우, 동적 스터프 비트는 발생하지 않는다. 그 결과, 앞서 기술한 오류 타입 B에 대한 보호 조치가 제공되지 않아도 된다. 그러므로 오류 타입 B의 검출에 이용되는 도 6의 필드(S_C)가 불필요하며, 그럼으로써 프레임 오버헤드가 훨씬 더 감소한다. 선택적으로 헤더 체크섬(H_CRC)도 생략될 수 있음으로써, 프레임 오버헤드는 훨씬 더 감소한다. 이는 버스 시스템(1) 내에서 순 데이터 전송 속도를 더욱 증가시킨다.
따라서, 프레임(4500)의 경우, 프레임 체크섬(F_CRC)은, CAN FD 호환성이 존재하는 제1 실시예와 관련하여 기술한 것처럼, 옵션 1 내지 3 중 하나에 따라 계산될 수 있다.
버스 시스템(1)의 가입자국들(10, 20, 30) 및 이들 내에서 실행되는 방법의 전술한 모든 구성은 개별적으로도 또는 가능한 모든 조합으로도 이용될 수 있다. 특히 전술한 실시예들 및/또는 그 변형들의 모든 특징은 임의로 조합될 수 있다. 그에 추가로 또는 그 대안으로, 특히 하기 변형들을 생각해볼 수 있다.
본 발명이 앞에서 CAN 버스 시스템을 예시로 하여 기술되었긴 하나, 본 발명은 상이한 통신 단계를 위해 생성되는 버스 상태가 서로 구분되는 2개의 서로 다른 통신 단계가 사용되는 모든 통신 네트워크 및/또는 통신 방법에서 사용될 수 있다. 특히 본 발명은, 이더넷 및/또는 100 베이스-T1 이더넷, 필드 버스 시스템 등과 같은 여타의 직렬 통신 네트워크의 개발 시 사용될 수 있다.
특히 실시예들에 따른 버스 시스템(1)은, 데이터가 직렬로 2개의 상이한 비트 전송률로 전송될 수 있는 통신 네트워크일 수 있다. 버스 시스템(1)에서 최소한 정해진 시간 간격 동안에는 하나의 공통 채널에 대한 가입자국(10, 20, 30)의 충돌없는 배타적 액세스가 보장되는 것이 바람직하지만, 필수 요건은 아니다.
실시예들의 버스 시스템(1) 내 가입자국(10, 20, 30)의 개수 및 배치는 임의적인 사항이다. 특히 가입자국(20)은 버스 시스템(1) 내에서 생략될 수 있다. 하나 또는 복수의 가입자국(10 또는 30)이 버스 시스템(1) 내에 제공될 수도 있다. 버스 시스템(1) 내 모든 가입자국이 동일하게 구성되는 점, 즉, 가입자국(10)만 존재하거나 또는 가입자국(30)만 존재하는 경우도 생각해 볼 수 있다.

Claims (15)

  1. 직렬 버스 시스템(1)을 위한 가입자국(10; 30)으로서,
    상기 가입자국은
    가입자국(10; 30)과 버스 시스템(1)의 하나 이상의 다른 가입자국(10; 20; 30)의 통신을 제어하기 위한 통신 제어 장치(11; 31), 및
    상기 통신 제어 장치(11; 31)에 의해 생성된 송신 신호(TXD)를 버스 시스템(1)의 버스(40)로 송신하기 위한 송/수신 장치(12; 32)를 포함하며,
    그럼으로써 버스 시스템(1)의 가입자국들(10, 20, 30) 간에 교환되는 메시지(45)에 있어서, 제1 통신 단계(451)에서 버스(40)로 송신되는 신호의 비트 시간(t_bt)이 제2 통신 단계(452)에서 송신되는 신호의 비트 시간(t_bt)과 구분되는, 직렬 버스 시스템용 가입자국에 있어서,
    통신 제어 장치(11; 31)는, 헤더 체크섬(H_CRC)을 위한 필드 및 프레임 체크섬(F_CRC)을 위한 필드가 제공되어 있는 프레임(450; 450_1; 4500)에 따라 송신 신호(TXD)를 생성하도록 구성되며,
    통신 제어 장치(11; 31)는, 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임(450; 450_1; 4500)의 헤더 내에 삽입된 고정 스터프 비트를 제외하고, 메시지(45)를 위해 형성된 프레임(450; 450_1; 4500)의 헤더 내 모든 비트를 토대로 헤더 체크섬(H_CRC)을 계산하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  2. 제1항에 있어서, 통신 제어 장치(11; 31)는, 송신 신호(TXD) 내에서 데이터 필드(455)의 앞에 헤더 체크섬(H_CRC)을 제공하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  3. 제1항 또는 제2항에 있어서, 통신 제어 장치(11; 31)는, 헤더 체크섬(H_CRC)을 계산할 때 프레임(450; 450_1; 4500) 내 고정 스터프 비트를 계산에 포함하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 통신 제어 장치(11; 31)는, 메시지(45)를 위해 형성된 프레임(450; 450_1; 4500) 내에서 프레임 체크섬(F_CRC)의 앞에 배치된 모든 비트를 토대로 프레임 체크섬(F_CRC)을 계산하도록 구성되며, 이때 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임(450; 450_1; 4500) 내에 삽입된 모든 고정 스터프 비트가 계산에 포함되거나 계산에 포함되지 않는, 직렬 버스 시스템용 가입자국(10; 30).
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 통신 제어 장치(11; 31)는, 헤더 체크섬(H_CRC)을 위한 필드 내에 그리고 메시지(45)를 위해 형성된 프레임(450; 450_1; 4500)의 데이터 필드(455) 내에 배치된 모든 비트를 토대로 프레임 체크섬(F_CRC)을 계산하도록 구성되거나,
    통신 제어 장치(11; 31)는, 메시지(45)를 위해 형성된 프레임(450; 450_1; 4500)의 데이터 필드(455) 내에 배치된 모든 비트를 토대로 프레임 체크섬(F_CRC)을 계산하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    메시지(45)를 위해 형성된 프레임(450; 450_1)은, 헤더 체크섬(H_CRC)을 위한 필드의 앞에 배치되는 추가 필드(S_C)를 포함하며,
    통신 제어 장치(11; 31)는, 상기 추가 필드(S_C) 내에 프레임(450; 450_1) 내 동적 스터프 비트의 수에 대한 정보를 삽입하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  7. 제6항에 있어서,
    통신 제어 장치(11; 31)는, 프레임(450; 450_1) 내 동적 스터프 비트의 수에 대한 정보로서 스터프 비트의 수가 삽입되어 있는 추가 필드(S_C)를 고정 길이를 갖는 필드로서 형성하도록 구성되거나,
    통신 제어 장치(11; 31)는, 프레임(450; 450_1) 내에 동적 스터프 비트가 얼마나 많이 삽입되어 있는지에 따라 추가 필드(S_C)의 길이를 선택하도록 구성되며, 그럼으로써 헤더 체크섬(H_CRC)을 위한 필드는 항상 버스(40) 상에서 프레임(450; 450_1; 4500)의 시작 후 동일한 수의 비트 이후에 예상되는, 직렬 버스 시스템용 가입자국(10; 30).
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 가입자국은, 헤더 체크섬(H_CRC)의 임시 값이 FDF 비트까지는 값 영(0)을 취할 수 없는 방식으로, 헤더 체크섬(H_CRC)의 계산을 위한 시작 값(1511)을 결정하기 위한 체크섬 유닛(15)을 더 포함하는, 직렬 버스 시스템용 가입자국(10; 30).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 메시지(45)를 위해 형성된 프레임(450; 450_1)은 CAN FD와 호환되도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 통신 제어 장치(11; 31)는, 프레임 체크섬(F_CRC)을 위한 필드는 제공되지만 헤더 체크섬(H_CRC)을 위한 필드는 제공되지 않는 프레임(450; 450_1; 4500)에 따라 송신 신호(TXD)를 생성하도록 구성되며,
    통신 제어 장치(11; 31)는, 전체 프레임(450; 450_1) 내에서 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙을 적용하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  11. 제9항 또는 제10항에 있어서, 통신 제어 장치(11; 31)는, 관련 메시지(45)를 버스(40)로 송신하기 위한 우선순위를 명시하는 식별자를 프레임(4500) 내에 제공하도록 구성되며,
    상기 식별자를 위한 비트의 수는 자유롭게 선택될 수 있는, 직렬 버스 시스템용 가입자국(10; 30).
  12. 제10항 또는 제11항에 있어서, 통신 제어 장치(11; 31)는, 송신 신호(TxD) 내에서 연속되는 프레임들(450; 450_1) 사이에 0비트 또는 1비트의 간격(IFS)을 제공하도록 구성되는, 직렬 버스 시스템용 가입자국(10; 30).
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 제1 통신 단계(451)에서는, 버스 시스템(1)의 가입자국들(10, 20, 30) 중 어느 가입자국이 후속하는 제2 통신 단계(452)에서 버스(40)에 대해 적어도 일시적으로 충돌없는 배타적 액세스 권한을 얻는지가 협의되는, 직렬 버스 시스템용 가입자국(10; 30).
  14. 버스(40); 및
    서로 직렬로 통신하는 방식으로 버스(40)를 통해 서로 연결되어 있는 둘 이상의 가입자국(10; 20; 30)
    을 가진 버스 시스템(1)으로서,
    상기 가입자국들 중 적어도 하나의 가입자국(10; 30)은 제1항 내지 제13항 중 어느 한 항에 따른 가입자국(10; 30)인, 버스 시스템(1).
  15. 직렬 버스 시스템(1)에서의 통신을 위한 방법으로서,
    상기 방법은 통신 제어 장치(11; 31) 및 송/수신 장치(12; 32)를 구비한, 버스 시스템(1)의 가입자국(10; 30)에 의해 실행되며, 상기 방법은,
    통신 제어 장치(11; 31)를 이용하여 상기 가입자국(10; 30)과 버스 시스템(1)의 하나 이상의 다른 가입자국(10; 20; 30)의 통신을 제어하는 단계와;
    송/수신 장치(12; 32)를 이용하여, 통신 제어 장치(11; 31)에 의해 생성된 송신 신호(TXD)를 버스 시스템(1)의 버스(40)로 송신하는 단계;를 포함하며,
    그럼으로써 버스 시스템(1)의 가입자국들(10, 20, 30) 간에 교환되는 메시지(45)에 있어서, 제1 통신 단계(451)에서 버스(40)로 송신되는 신호의 비트 시간(t_bt)이 제2 통신 단계(452)에서 송신되는 신호의 비트 시간(t_bt)과 구분되며,
    통신 제어 장치(11; 31)는, 헤더 체크섬(H_CRC)을 위한 필드 및 프레임 체크섬(F_CRC)을 위한 필드가 제공되어 있는 프레임(450; 450_1; 4500)에 따라 송신 신호(TXD)를 생성하며,
    통신 제어 장치(11; 31)는, 정해진 수의 비트 이후에 하나의 고정 스터프 비트가 삽입되게 하는 고정 비트 스터핑 규칙에 따라 프레임(450; 450_1; 4500)의 헤더 내에 삽입된 고정 스터프 비트를 제외하고, 메시지(45)를 위해 형성된 프레임(450; 450_1; 4500)의 헤더 내 모든 비트를 토대로 헤더 체크섬(H_CRC)을 계산하는, 직렬 버스 시스템에서의 통신 방법.
KR1020217022155A 2018-12-17 2019-12-11 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법 KR20210102408A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018221958.3A DE102018221958A1 (de) 2018-12-17 2018-12-17 Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102018221958.3 2018-12-17
PCT/EP2019/084711 WO2020126760A1 (de) 2018-12-17 2019-12-11 Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem

Publications (1)

Publication Number Publication Date
KR20210102408A true KR20210102408A (ko) 2021-08-19

Family

ID=68887415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217022155A KR20210102408A (ko) 2018-12-17 2019-12-11 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법

Country Status (9)

Country Link
US (1) US11962409B2 (ko)
EP (1) EP3900272B1 (ko)
KR (1) KR20210102408A (ko)
CN (1) CN113412604B (ko)
DE (1) DE102018221958A1 (ko)
ES (1) ES2957415T3 (ko)
HU (1) HUE062515T2 (ko)
PL (1) PL3900272T3 (ko)
WO (1) WO2020126760A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218714A1 (de) 2019-12-02 2021-06-02 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102020209917A1 (de) * 2020-08-05 2022-02-10 Robert Bosch Gesellschaft mit beschränkter Haftung Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102020209918A1 (de) * 2020-08-05 2022-02-10 Robert Bosch Gesellschaft mit beschränkter Haftung Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
CN115085867B (zh) * 2022-06-15 2024-01-19 北斗星通智联科技有限责任公司 一种can总线报文的e2e校验方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046161B2 (en) * 1999-06-16 2006-05-16 Universal Electronics Inc. System and method for automatically setting up a universal remote control
EP1417769A2 (en) * 2001-07-27 2004-05-12 Koninklijke Philips Electronics N.V. Signal coding
JP4935817B2 (ja) 2006-08-16 2012-05-23 富士通株式会社 多チャンネルデータ転送装置およびその方法
US9258244B1 (en) * 2013-05-01 2016-02-09 Sandia Corporation Protocol for communications in potentially noisy environments
DE102015209207A1 (de) * 2014-09-02 2016-03-03 Robert Bosch Gmbh Verfahren zur seriellen Übertragung eines Rahmens über ein Bussystem von einem Sender zu mindestens einem Empfänger und Teilnehmerstation für ein Bussystem
DE102015209196A1 (de) * 2014-09-08 2016-03-10 Robert Bosch Gmbh Verfahren zur seriellen Übertragung eines Rahmens über ein Bussystem von einem Sender zu mindestens einem Empfänger und Teilnehmern eines Bussystems

Also Published As

Publication number Publication date
PL3900272T3 (pl) 2023-09-25
EP3900272A1 (de) 2021-10-27
CN113412604A (zh) 2021-09-17
WO2020126760A1 (de) 2020-06-25
HUE062515T2 (hu) 2023-11-28
US11962409B2 (en) 2024-04-16
CN113412604B (zh) 2023-03-24
EP3900272B1 (de) 2023-06-28
DE102018221958A1 (de) 2020-06-18
ES2957415T3 (es) 2024-01-18
US20220006564A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
KR20210102408A (ko) 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법
CN114144997B (zh) 用于串行总线系统的用户站的错误识别测试装置和用于对在串行总线系统中的通信中用于错误识别的机制进行测试的方法
CN113841362B (zh) 用于串行总线系统的用户站和用于在串行总线系统中进行通信的方法
US11729021B2 (en) User station for a serial bus system and method for communication in a serial bus system
JP7219342B2 (ja) シリアルバスシステム用の加入局およびシリアルバスシステムでの通信方法
CN114342325B (zh) 用于串行总线系统的用户站和用于在串行总线系统中进行通信的方法
CN114731308B (zh) 用于串行总线系统的订户站和用于在串行总线系统中的通信的方法
KR20140058517A (ko) 유연한 메시지 크기 및 가변 비트 길이로 직렬 데이터 전송을 하기 위한 방법 및 장치
JP7422229B2 (ja) シリアルバスシステム用の加入者局およびシリアルバスシステムでの通信方法
US20230148180A1 (en) Subscriber station for a serial bus system and method for communication in a serial bus system
KR20230045069A (ko) 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법
KR20230107328A (ko) 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법
KR20230045061A (ko) 직렬 버스 시스템용 가입자국 및 직렬 버스 시스템에서의 통신 방법