KR20220005700A - 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220005700A
KR20220005700A KR1020200083188A KR20200083188A KR20220005700A KR 20220005700 A KR20220005700 A KR 20220005700A KR 1020200083188 A KR1020200083188 A KR 1020200083188A KR 20200083188 A KR20200083188 A KR 20200083188A KR 20220005700 A KR20220005700 A KR 20220005700A
Authority
KR
South Korea
Prior art keywords
data
block
accumulation
image data
pixel
Prior art date
Application number
KR1020200083188A
Other languages
English (en)
Inventor
안주영
옥지헌
임현욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200083188A priority Critical patent/KR20220005700A/ko
Priority to US17/208,206 priority patent/US11295677B2/en
Priority to CN202110760519.XA priority patent/CN113903303A/zh
Publication of KR20220005700A publication Critical patent/KR20220005700A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

디스플레이 구동 집적 회로는 제1 및 제2 메모리들, 보상부 및 누적부를 포함한다. 제1 메모리는 복수의 픽셀들의 열화를 보상하는 복수의 보상 데이터들을 저장한다. 보상부는 복수의 보상 데이터들을 기초로 복수의 입력 영상 데이터들을 보상하여 복수의 출력 영상 데이터들을 생성한다. 누적부는 복수의 픽셀들을 복수의 블록들로 그룹화하고, 복수의 출력 영상 데이터들을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성하고, 복수의 블록 영상 데이터들에 기초하여 블록 단위로 복수의 블록 누적 데이터들을 생성하며, 복수의 출력 영상 데이터들의 일부 및 복수의 블록 누적 데이터들의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들을 생성한다. 제2 메모리는 복수의 블록 누적 데이터들을 제1 주기마다 저장한다. 복수의 픽셀 누적 데이터들은 제1 주기보다 긴 제2 주기마다 외부의 제3 메모리에 저장된다.

Description

디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치{DISPLAY DRIVER INTEGRATED CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 디스플레이 패널을 구동하기 위한 디스플레이 구동 집적 회로 및 상기 디스플레이 구동 집적 회로를 포함하는 디스플레이 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 디스플레이 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(liquid crystal display device), 플라즈마 디스플레이 장치(plasma display device), 전계발광 디스플레이 장치(electroluminescent display device)와 같은 평판 디스플레이 장치의 사용이 증가하고 있다. 특히 전계발광 디스플레이 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(Light Emitting Diode; LED) 또는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 빠른 응답 속도와 낮은 소비전력으로 구동될 수 있다.
전계발광 디스플레이 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 OLED 디스플레이 장치는 픽셀마다 형성되는 구동 트랜지스터를 이용하여 데이터 신호에 대응되는 전류를 유기 발광 다이오드로 공급함으로써 유기 발광 다이오드에서 빛을 발생시킨다. 이 때, 구동 트랜지스터 및 유기 발광 다이오드는 사용 시간이 지남에 따라 열화되며, 이를 보상하기 위한 다양한 방법들이 연구되고 있다.
본 발명의 일 목적은 디스플레이 패널에 포함되는 픽셀들의 열화를 효과적으로 보상할 수 있는 디스플레이 구동 집적 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 디스플레이 구동 집적 회로를 포함하는 디스플레이 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로는 복수의 픽셀들을 포함하는 디스플레이 패널을 구동하며, 제1 메모리, 보상부, 누적부 및 제2 메모리를 포함한다. 상기 제1 메모리는 상기 복수의 픽셀들의 열화를 보상하는 복수의 보상 데이터들을 저장한다. 상기 보상부는 상기 복수의 보상 데이터들을 기초로 복수의 입력 영상 데이터들을 보상하여 영상 표시를 위한 복수의 출력 영상 데이터들을 생성한다. 상기 누적부는 상기 복수의 픽셀들을 복수의 블록들로 그룹화하고, 상기 복수의 출력 영상 데이터들을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성하고, 상기 복수의 블록 영상 데이터들에 기초하여 상기 블록 단위로 복수의 블록 누적 데이터들을 생성하며, 상기 복수의 출력 영상 데이터들의 일부 및 상기 복수의 블록 누적 데이터들의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들을 생성한다. 상기 제2 메모리는 상기 복수의 블록 누적 데이터들을 제1 주기마다 저장한다. 상기 복수의 픽셀 누적 데이터들은 상기 제1 주기보다 긴 제2 주기마다 외부의 제3 메모리에 저장된다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 장치는 디스플레이 패널 및 디스플레이 구동 집적 회로를 포함한다. 상기 디스플레이 패널은 복수의 픽셀들을 포함한다. 상기 디스플레이 구동 집적 회로는 상기 디스플레이 패널을 구동한다. 상기 디스플레이 구동 집적 회로는 제1 메모리, 보상부, 누적부 및 제2 메모리를 포함한다. 상기 제1 메모리는 상기 복수의 픽셀들의 열화를 보상하는 복수의 보상 데이터들을 저장한다. 상기 보상부는 상기 복수의 보상 데이터들을 기초로 복수의 입력 영상 데이터들을 보상하여 영상 표시를 위한 복수의 출력 영상 데이터들을 생성한다. 상기 누적부는 상기 복수의 픽셀들을 복수의 블록들로 그룹화하고, 상기 복수의 출력 영상 데이터들을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성하고, 상기 복수의 블록 영상 데이터들에 기초하여 상기 블록 단위로 복수의 블록 누적 데이터들을 생성하며, 상기 복수의 출력 영상 데이터들의 일부 및 상기 복수의 블록 누적 데이터들의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들을 생성한다. 상기 제2 메모리는 상기 복수의 블록 누적 데이터들을 제1 주기마다 저장한다. 상기 복수의 픽셀 누적 데이터들은 상기 제1 주기보다 긴 제2 주기마다 외부의 제3 메모리에 저장된다.
상기와 같은 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로 및 디스플레이 장치는, 누적 보상 방식에 기초하여 복수의 픽셀들의 열화를 보상하며, 외부의 비휘발성 메모리에 복수의 픽셀들 각각의 사용량 또는 열화량에 대응하는 복수의 픽셀 누적 데이터들을 저장할 수 있다. 따라서, 대용량의 내부 휘발성 메모리를 생략할 수 있고, 소비 전력 및 칩 크기를 감소시킬 수 있다.
이 때, 외부의 비휘발성 메모리에 저장된 복수의 픽셀 누적 데이터들 중 일부인 복수의 보상 데이터들만을 로딩하여 내부의 휘발성 메모리에 저장하며, 이를 이용하여 보상 동작을 수행할 수 있다. 따라서, 내부의 휘발성 메모리의 용량을 줄일 수 있고, 보상 데이터들의 로딩 시간을 줄일 수 있다. 또한, 영상의 잦은 변화를 반영할 수 있도록 저용량 및 저해상도의 누적 영상 정보를 상대적으로 짧은 주기마다 내부의 다른 휘발성 메모리에 저장하고, 이와 함께 고용량 및 고해상도의 누적 영상 정보인 복수의 픽셀 누적 데이터들을 상대적으로 긴 주기마다 외부의 비휘발성 메모리에 저장할 수 있다. 따라서, 내부의 휘발성 메모리의 용량을 줄일 수 있고, 보상 성능의 열화 없이 소비 전력 및 칩 크기를 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치를 나타내는 블록도이다.
도 2는 도 1의 디스플레이 장치의 디스플레이 패널에 포함되는 픽셀의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로에 포함되는 누적 및 보상부를 나타내는 블록도이다.
도 4는 도 3의 누적 및 보상부의 구체적인 일 예를 나타내는 블록도이다.
도 5는 도 4의 누적 및 보상부에 포함되는 보상부의 동작을 설명하기 위한 도면이다.
도 6은 도 4의 누적 및 보상부에 포함되는 합성부의 구체적인 일 예를 나타내는 블록도이다.
도 7은 도 6의 합성부의 동작을 설명하기 위한 도면이다.
도 8a, 8b, 8c, 9, 10a, 10b, 10c, 10d, 11a, 11b, 11c, 12, 13a 및 13b는 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로의 동작을 설명하기 위한 도면들이다.
도 14는 본 발명의 실시예들에 따른 디스플레이 패널의 구동 방법을 나타내는 순서도이다.
도 15는 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치를 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 장치(100)는 디스플레이 패널(110) 및 디스플레이 구동 집적 회로를 포함한다. 상기 디스플레이 구동 집적 회로는 데이터 구동부(120), 스캔 구동부(130), 전원 공급부(140) 및 타이밍 제어부(150)를 포함할 수 있다. 다시 말하면, 도 1에 도시된 구성요소들 중에서 디스플레이 패널(110) 및 외부 메모리(200)를 제외한 나머지 구성요소들이 상기 디스플레이 구동 집적 회로를 형성할 수 있다.
디스플레이 패널(110)은 영상 데이터 또는 데이터 신호에 기초하여 구동(즉, 영상을 표시)한다. 디스플레이 패널(110)은 복수의 데이터 라인들(D1, D2, ..., DM)을 통해 데이터 구동부(120)와 연결되고, 복수의 스캔 라인들(S1, S2, ..., SN)을 통해 스캔 구동부(130)와 연결될 수 있다. 복수의 데이터 라인들(D1, D2, ..., DM)은 제1 방향으로 연장되고, 복수의 스캔 라인들(S1, S2, ..., SN)은 상기 제1 방향과 교차하는(예를 들어, 직교하는) 제2 방향으로 연장될 수 있다.
디스플레이 패널(110)은 복수의 행들 및 복수의 열들을 가지는 매트릭스 형태로 배치된 복수의 픽셀들(PX)을 포함한다. 도 2를 참조하여 후술하는 것처럼, 복수의 픽셀들(PX) 각각은 발광 소자 및 상기 발광 소자를 구동하기 위한 구동 트랜지스터를 포함할 수 있다. 복수의 픽셀들(PX) 각각은 복수의 데이터 라인들(D1, D2, ..., DM) 중 하나 및 복수의 스캔 라인들(S1, S2, ..., SN) 중 하나와 전기적으로 연결될 수 있다.
일 실시예에서, 디스플레이 패널(110)은 백라이트 없이 자체적으로 발광하는 자발광 디스플레이 패널일 수 있다. 예를 들어, 디스플레이 패널(110)은 상기 발광 소자로서 유기 발광 다이오드를 포함하는 유기 발광 디스플레이 패널(OLED, organic light emitting display panel)일 수 있다.
일 실시예에서, 디스플레이 패널(110)에 포함된 각 픽셀(PX)은 구동 방식 등에 따른 다양한 구성을 가질 수 있다. 예를 들어, 상기 구동 방식은 계조를 표현하는 방식에 따라 아날로그 구동 또는 디지털 구동으로 구분될 수 있다. 아날로그 구동은 발광 다이오드(이하, 유기 발광 다이오드를 포함한다)가 동일한 발광 시간 동안 발광하면서 픽셀에 인가되는 데이터 전압의 레벨을 변경함으로써 계조를 표현할 수 있다. 디지털 구동은 픽셀에 동일한 레벨의 데이터 전압을 인가하면서 발광 다이오드가 발광되는 발광 시간을 변경함으로써 계조를 표현할 수 있다. 이러한 디지털 구동은, 아날로그 구동에 비하여, 간단한 구조의 픽셀 및 구동 IC(Integrated Circuit)를 포함하는 장점이 있다. 각 픽셀(PX)의 예시적인 구조에 대해서는 도 2를 참조하여 후술하도록 한다.
타이밍 제어부(150)는 디스플레이 장치(100)의 전반적인 동작을 제어한다. 예를 들어, 타이밍 제어부(150)는 외부의 호스트 장치(미도시)로부터 입력 제어 신호(ICONT)를 수신하며, 입력 제어 신호(ICONT)를 기초로 소정의 제어 신호들(CONT1, CONT2, CONT3)을 데이터 구동부(120), 스캔 구동부(130) 및 전원 공급부(140)에 제공함으로써 디스플레이 장치(100)의 동작을 제어할 수 있다. 예를 들어, 입력 제어 신호(ICONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 또한, 입력 제어 신호(ICONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
타이밍 제어부(150)는 외부의 호스트 장치(미도시)로부터 복수의 입력 영상 데이터들(IIMG)을 수신하며, 복수의 입력 영상 데이터들(IIMG)에 기초하여 영상 표시를 위한 복수의 출력 영상 데이터들(OIMG)을 생성한다. 예를 들어, 입력 영상 데이터(IIMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IIMG)는 백색 영상 데이터를 포함할 수 있다. 입력 영상 데이터(IIMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 복수의 입력 영상 데이터들(IIMG) 및 복수의 출력 영상 데이터들(OIMG) 각각은 하나의 프레임 영상에 대응할 수 있다.
타이밍 제어부(150)는 누적 및 보상부(accumulator and compensator, ACC & COMP)(152)를 포함한다. 누적 및 보상부(152)는 외부 메모리(200)로부터 복수의 픽셀들(PX)의 열화(burn-in)를 보상하는 복수의 보상 데이터들(CDAT)을 수신하여 저장하고, 복수의 보상 데이터들(CDAT)을 기초로 복수의 입력 영상 데이터들(IIMG)을 보상하여 복수의 출력 영상 데이터들(OIMG)을 생성한다. 또한, 누적 및 보상부(152)는 복수의 픽셀들(PX)의 열화량 또는 사용량과 관련된 저해상도의 제1 영상 정보 또는 제1 누적 값들을 내부적으로 제1 주기마다 저장하고, 상기 제1 영상 정보 또는 제1 누적 값들에 기초하여 생성된 고해상도의 제2 영상 정보 또는 제2 누적 값들을 상기 제1 주기보다 긴 제2 주기마다 외부로 출력하여 외부적으로 저장하도록 한다. 상기 디스플레이 구동 집적 회로의 외부에 배치되는 외부 메모리(200)로 출력되어 저장되는 복수의 픽셀 누적 데이터들(PADAT)이 상기 제2 영상 정보 또는 제2 누적 값들에 대응할 수 있다. 누적 및 보상부(152)의 구체적인 구조 및 동작에 대해서는 도 3 내지 14를 참조하여 후술하도록 한다.
복수의 픽셀들(PX)의 열화로 인해 주로 사용한 영상의 형태가 화면에 영구적으로 나타나는 잔상(image sticking) 현상이 나타나며, 이는 화질에 치명적인 문제를 일으킨다. 복수의 픽셀들(PX)의 열화를 보상하는 방식은 크게 2가지로 구분될 수 있다. 하나는 복수의 픽셀들(PX)의 전기적 특성을 별도의 회로를 통해 측정(sensing)하여 열화량을 알아내고 보상하는 방식이며, 다른 하나는 입력 영상을 통해 열화량(사용량)을 예측하고 이를 누적하여 총 열화량을 예측하고 보상하는 방식이다. 첫 번째 방식(즉, 센싱 방식)은 소자 특성을 센싱하는 회로가 추가적으로 필요하고 별도의 센싱 동작이 추가적으로 수행되어야 하는 단점이 있다. 두 번째 방식(즉, 누적 보상 방식)은 별도의 센싱 회로 및 센싱 동작이 필요하지 않고 별도의 조작없이 실시간으로 보상이 가능하다는 장점이 있어, 모바일 기기에서 주로 사용되고 있다. 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로 및 디스플레이 장치(100)에 포함되는 누적 및 보상부(152)는 상술한 두 번째 방식에 기초하여 구현될 수 있다.
데이터 구동부(120)는 제어 신호(CONT1) 및 복수의 출력 영상 데이터들(OIMG)에 기초하여 복수의 데이터 전압들을 생성하며, 복수의 데이터 라인들(D1, D2, ..., DM)을 통해 디스플레이 패널(110)에 상기 복수의 데이터 전압들을 인가할 수 있다. 예를 들어, 데이터 구동부(120)는 디지털 형태의 출력 영상 데이터들(OIMG)을 아날로그 형태의 상기 복수의 데이터 전압들로 변환하는 디지털-아날로그 컨버터(digital-to-analog converter; DAC)를 포함할 수 있다.
스캔 구동부(130)는 제어 신호(CONT2)에 기초하여 복수의 스캔 신호들을 생성하며, 복수의 스캔 라인들(S1, S2, ..., SN)을 통해 디스플레이 패널(110)에 상기 복수의 스캔 신호들을 인가할 수 있다. 상기 복수의 스캔 신호들에 기초하여 복수의 스캔 라인들(S1, S2, ..., SN)이 순차적으로 활성화될 수 있다.
일 실시예에서, 데이터 구동부(120), 스캔 구동부(130) 및 타이밍 제어부(150)는 하나의 IC로 구현될 수 있다. 다른 실시예에서, 데이터 구동부(120), 스캔 구동부(130) 및 타이밍 제어부(150)는 2 이상의 IC들로 구현될 수 있다. 적어도 타이밍 제어부(150) 및 데이터 구동부(120)가 일체로 형성된 구동 모듈을 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing Controller Embedded Data Driver, TED)라고 부를 수 있다.
전원 공급부(140)는 제어 신호(CONT3)에 기초하여 디스플레이 패널(110)에 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 공급할 수 있다. 예를 들어, ELVDD는 고 전원 전압에 해당하고 ELVSS는 저 전원 전압에 해당할 수 있다.
실시예에 따라서, 상기 디스플레이 구동 집적 회로에 포함되는 구성요소들 중 적어도 일부는 디스플레이 패널(110) 상에 실장되거나, 테이프 캐리어 패키지(Tape Carrier Package; TCP) 형태로 디스플레이 패널(110)에 연결될 수 있다. 실시예에 따라서, 상기 디스플레이 구동 집적 회로에 포함되는 구성요소들 중 적어도 일부는 디스플레이 패널(110)에 집적될 수도 있다. 실시예에 따라서, 상기 디스플레이 구동 집적 회로에 포함되는 구성요소들 각각은 별개의 회로들/모듈들/칩들로 구현될 수도 있고, 상기 디스플레이 구동 집적 회로에 포함되는 구성요소들 중 몇몇은 기능에 따라 하나의 회로/모듈/칩으로 결합되거나 여러 회로/모듈/칩들로 더 분리될 수 있다.
도 2는 도 1의 디스플레이 장치의 디스플레이 패널에 포함되는 픽셀의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 픽셀(PX)은 스위칭 트랜지스터(TS), 스토리지 커패시터(CST), 구동 트랜지스터(TD) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
스위칭 트랜지스터(TS)는 데이터 라인(Di)에 연결된 제1 전극, 스토리지 커패시터(CST)에 연결된 제2 전극 및 스캔 라인(Sj)에 연결된 게이트 전극을 가질 수 있다. 스위칭 트랜지스터(TS)는 스캔 구동부(130)로부터 인가된 스캔 신호(SSC)에 응답하여 데이터 구동부(120)로부터 제공된 데이터 전압(VDAT)을 스토리지 커패시터(CST)에 전송할 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)에 연결된 제1 전극 및 구동 트랜지스터(TD)의 게이트 전극에 연결된 제2 전극을 가질 수 있다. 스토리지 커패시터(CST)는 스위칭 트랜지스터(TS)를 통하여 전송된 데이터 전압(VDAT)을 저장할 수 있다.
구동 트랜지스터(TD)는 제1 전원 전압(ELVDD)에 연결된 제1 전극, 유기 발광 다이오드(EL)에 연결된 제2 전극 및 스토리지 커패시터(CST)에 연결된 게이트 전극을 가질 수 있다. 구동 트랜지스터(TD)는 스토리지 커패시터(CST)에 저장된 데이터 전압(VDAT)에 따라 턴 온 또는 턴 오프될 수 있다.
유기 발광 다이오드(EL)는 구동 트랜지스터(TD)에 연결된 애노드 전극 및 제2 전원 전압(ELVSS)에 연결된 캐소드 전극을 가질 수 있다. 유기 발광 다이오드(EL)는 구동 트랜지스터(TD)가 턴 온되는 동안에, 제1 전원 전압(ELVDD)으로부터 제2 전원 전압(ELVSS)으로 흐르는 전류에 기초하여 발광할 수 있다. 유기 발광 다이오드(EL)에 흐르는 전류가 증가할수록 픽셀(PX)의 휘도가 증가할 수 있다.
도 2에서는 디스플레이 패널(110)에 포함되는 픽셀(PX)의 일 예를 도시하였으나, 픽셀(PX)의 종류 및 구성은 이에 한정되는 것은 아니다. 본 발명의 실시예들은 도 2와 다른 구조를 갖는 유기 발광 다이오드 픽셀, 나아가 유기 발광 다이오드 픽셀 이외의 다른 타입의 픽셀에도 적용될 수 있다.
도 3은 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로에 포함되는 누적 및 보상부를 나타내는 블록도이다.
도 3을 참조하면, 누적 및 보상부(300)는 제1 메모리(310), 보상부(320), 누적부(330) 및 제2 메모리(340)를 포함한다. 누적 및 보상부(300)는 기입 버퍼(350)를 더 포함할 수 있다.
제1 메모리(310)는 복수의 픽셀들(PX)의 열화를 보상하는 복수의 보상 데이터들(CDAT)을 저장한다. 복수의 보상 데이터들(CDAT)은 외부의 제3 메모리(200)로부터 로딩되어 제1 메모리(310)에 저장될 수 있다. 복수의 보상 데이터들(CDAT)을 로딩하는 동작은 도 13a 및 13b를 참조하여 후술하도록 한다.
일 실시예에서, 복수의 보상 데이터들(CDAT)은 제3 메모리(200)에 저장된 복수의 픽셀 누적 데이터들(PADAT)의 일부일 수 있다. 복수의 보상 데이터들(CDAT) 및 복수의 픽셀 누적 데이터들(PADAT)의 구성에 대해서는 도 12를 참조하여 후술하도록 한다.
보상부(320)는 복수의 보상 데이터들(CDAT)을 기초로 복수의 입력 영상 데이터들(IIMG)을 보상하여 영상 표시를 위한 복수의 출력 영상 데이터들(OIMG)을 생성한다. 보상부(320)의 구체적인 구조 및 동작은 도 4 및 5를 참조하여 후술하도록 한다.
누적부(330)는 복수의 픽셀들(PX)을 각각 2 이상의 픽셀들을 포함하는 복수의 블록들로 그룹화하고, 복수의 출력 영상 데이터들(OIMG)을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성하고, 상기 복수의 블록 영상 데이터들에 기초하여 블록 단위로 복수의 블록 누적 데이터들(BADAT)을 생성하며, 복수의 출력 영상 데이터들(OIMG)의 일부 및 복수의 블록 누적 데이터들(BADAT)의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들(PADAT)을 생성한다. 누적부(330)의 구체적인 구조 및 동작은 도 4 내지 7 등을 참조하여 후술하도록 한다.
일 실시예에서, 도 10a 및 10b 등을 참조하여 후술하는 것처럼, 복수의 블록 누적 데이터들(BADAT) 각각은 상기 복수의 블록들 모두에 대응하고 상기 복수의 블록들에 대한 복수의 블록 누적 값들을 포함할 수 있다. 복수의 블록 누적 데이터들(BADAT)은 상기 복수의 블록들 모두에 대해 제1 주기(예를 들어, 도 10a 및 10b의 T1)마다 생성될 수 있다. 복수의 블록 누적 데이터들(BADAT)은 도 1을 참조하여 상술한 저해상도의 제1 영상 정보 또는 제1 누적 값들에 대응할 수 있다.
일 실시예에서, 도 10c 및 11c 등을 참조하여 후술하는 것처럼, 복수의 픽셀 누적 데이터들(PADAT) 각각은 상기 복수의 블록들 중 하나에 대응하고 상기 복수의 블록들 중 하나에 대한 복수의 픽셀 누적 값들을 포함할 수 있다. 복수의 픽셀 누적 데이터들(PADAT) 중 동일한 블록에 대응하는 픽셀 누적 데이터들은 상기 동일한 블록에 대해 상기 제1 주기(T1)보다 긴 제2 주기(예를 들어, 도 11c의 T2)마다 생성될 수 있다. 복수의 픽셀 누적 데이터들(PADAT)은 고해상도의 제2 영상 정보 또는 제2 누적 값들에 대응할 수 있다.
일 실시예에서, 보상부(320) 및 누적부(330)의 일부 또는 전부는 하드웨어의 형태로 구현될 수 있다. 예를 들어, 보상부(320) 및 누적부(330)의 일부 또는 전부는 컴퓨터 기반의 전자 시스템에 포함될 수 있다. 다른 실시예에서, 보상부(320) 및 누적부(330)의 일부 또는 전부는 소프트웨어, 예를 들어 명령어 코드들 또는 프로그램 루틴들의 형태로 구현될 수도 있다. 예를 들어, 상기 명령어 코드들 또는 프로그램 루틴들은 컴퓨터 기반의 전자 시스템에 의해 실행되며 컴퓨터 기반의 전자 시스템의 내부 또는 외부에 배치되는 임의의 저장부에 저장될 수 있다.
제2 메모리(340)는 복수의 블록 누적 데이터들(BADAT)을 제1 주기(T1)마다 저장한다. 제2 메모리(340)는 누적 및 보상부(300) 내에서 제1 메모리(310)와 별개로 구현될 수 있다.
기입 버퍼(350)는 복수의 픽셀 누적 데이터들(PADAT)을 외부의 제3 메모리(200)로 출력할 수 있다.
제3 메모리(200)는 복수의 픽셀 누적 데이터들(PADAT)을 제2 주기(T2)마다 저장한다. 예를 들어, 복수의 픽셀 누적 데이터들(PADAT) 중 상기 동일한 블록에 대응하는 픽셀 누적 데이터들이 제2 주기(T2)마다 제3 메모리(200)에 저장될 수 있다.
일 실시예에서, 제1 메모리(310) 및 제2 메모리(340) 각각은 휘발성 메모리를 포함하고, 제3 메모리(200)는 비휘발성 메모리를 포함할 수 있다. 예를 들어, 상기 휘발성 메모리는 DRAM(dynamic random access memory), SRAM(static random access memory) 등과 같은 임의의 휘발성 메모리를 포함할 수 있다. 예를 들어, 상기 비휘발성 메모리는 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 임의의 비휘발성 메모리를 포함할 수 있다.
도 4는 도 3의 누적 및 보상부의 구체적인 일 예를 나타내는 블록도이다. 도 5는 도 4의 누적 및 보상부에 포함되는 보상부의 동작을 설명하기 위한 도면이다.
도 4 및 5를 참조하면, 누적 및 보상부(300a)는 제1 메모리(310), 보상부(320a), 누적부(330a) 및 제2 메모리(340)를 포함하며, 덧셈기(352)를 더 포함할 수 있다. 제1 메모리(310), 제2 메모리(340) 및 제3 메모리(200)는 각각 도 3의 제1 메모리(310), 제2 메모리(340) 및 제3 메모리(200)와 실질적으로 동일하며, 중복되는 설명은 생략하도록 한다.
보상부(320a)는 이득 생성부(322) 및 곱셈기(324)를 포함할 수 있다.
이득 생성부(322)는 복수의 보상 데이터들(CDAT)에 기초하여 복수의 보상 이득들(CGAIN)을 생성할 수 있다. 예를 들어, 복수의 보상 데이터들(CDAT)은 복수의 픽셀들(PX)에 대한 복수의 보상 값들을 포함할 수 있다. 이득 생성부(322)는 상기 복수의 보상 값들을 복수의 보상 이득들(CGAIN)로 변환할 수 있다.
구체적으로, 이득 생성부(322)는 도 5의 그래프에 기초하여 상기 복수의 보상 값들을 복수의 보상 이득들(CGAIN)로 변환할 수 있다. 도 5의 그래프에서, 수평 축은 상기 복수의 보상 값들을 나타내고 수직 축은 복수의 보상 이득들(CGAIN)을 나타낼 수 있다. 다시 말하면, 도 5의 그래프는 상기 복수의 보상 값들과 복수의 보상 이득들(CGAIN)의 관계를 나타낼 수 있다. 예를 들어, 이득 생성부(322)는 도 5의 그래프에 대응하는 미리 설정된 룩업 테이블(look-up table; LUT)을 포함할 수 있다. 다만 본 발명은 이에 한정되지 않으며, 상기 복수의 보상 값들과 복수의 보상 이득들(CGAIN)의 관계는 실시예에 따라서 다양하게 변경될 수 있다.
일 실시예에서, 복수의 보상 데이터들(CDAT) 및 상기 복수의 보상 값들 각각은 복수의 픽셀들(PX) 각각의 사용량 또는 열화량에 대응할 수 있다.
곱셈기(324)는 복수의 입력 영상 데이터들(IIMG)과 복수의 보상 이득들(CGAIN)을 곱하여 복수의 출력 영상 데이터들(OIMG)을 생성할 수 있다. 예를 들어, 복수의 입력 영상 데이터들(IIMG) 각각은 복수의 픽셀들(PX)에 대한 복수의 입력 픽셀 값(예를 들어, 계조, 밝기, 휘도 등)들을 포함하고, 복수의 출력 영상 데이터들(OIMG) 각각은 복수의 픽셀들(PX)에 대한 복수의 출력 픽셀 값들을 포함할 수 있다. 곱셈기(324)는 하나의 입력 영상 데이터에 포함되는 입력 픽셀 값들 각각에 대응하는 보상 이득을 곱하여 하나의 출력 영상 데이터에 포함되는 출력 픽셀 값들을 생성할 수 있다.
구체적으로, 곱셈기(324)는 복수의 입력 영상 데이터들(IIMG) 중 현재 입력 영상 데이터에 포함되는 복수의 현재 입력 픽셀 값들과 복수의 보상 이득들(CGAIN)을 곱하여 복수의 출력 영상 데이터들(OIMG) 중 현재 출력 영상 데이터에 포함되는 복수의 현재 출력 픽셀 값들을 생성할 수 있다.
한편, 상술한 것처럼 복수의 입력 영상 데이터들(IIMG) 및 복수의 출력 영상 데이터들(OIMG) 각각은 하나의 프레임 영상에 대응하며, 따라서 보상부(320a)는 상술한 보상 동작을 매 프레임 영상마다 수행할 수 있다.
누적부(330a)는 평균화부(332), 제1 덧셈기(334), 영역 선택부(336) 및 합성부(338)를 포함할 수 있다.
평균화부(332)는 복수의 픽셀들(PX)을 복수의 블록들(예를 들어, 도 9의 BLK)로 그룹화하고, 복수의 출력 영상 데이터들(OIMG) 중 현재 출력 영상 데이터(i(t))를 블록 단위로 샘플링하여 상기 복수의 블록 영상 데이터들 중 현재 블록 영상 데이터(B(t))를 생성할 수 있다. 예를 들어, 현재 블록 영상 데이터(B(t))는 복수의 블록들(BLK)에 대한 복수의 블록 값들을 포함할 수 있다. 예를 들어, 상기 복수의 블록 값들 각각은 복수의 블록들(BLK) 각각에 포함되는 픽셀들의 픽셀 값들의 평균 값일 수 있다. 다시 말하면, 평균화부(332)는 픽셀 값들을 블록 단위로 샘플링하여(즉, 평균화하여) 저해상도의 영상을 생성하며, 현재 블록 영상 데이터(B(t))는 전체 화면에 대한 저해상도의 영상 정보를 나타낼 수 있다. 평균화부(332)의 구체적인 동작은 도 8 및 9를 참조하여 후술하도록 한다.
제1 덧셈기(334)는 평균화부(332)로부터 출력된 현재 블록 영상 데이터(B(t))와 복수의 블록 누적 데이터들(BADAT) 중 제2 메모리(340)에 저장된 이전 블록 누적 데이터(M(t-1))를 더하여 현재 블록 누적 데이터(M(t))를 생성할 수 있다. 예를 들어, 현재 블록 누적 데이터(M(t))는 복수의 블록들(BLK)에 대한 복수의 블록 누적 값들을 포함할 수 있다. 다시 말하면, 제1 덧셈기(334)는 블록 단위로 누적 동작을 수행할 수 있다. 제1 덧셈기(334)의 구체적인 동작은 도 10a 및 10b를 참조하여 후술하도록 한다.
일 실시예에서, 현재 블록 누적 데이터(M(t))에 포함된 상기 복수의 블록 누적 값들 각각은 복수의 픽셀들(PX) 각각의 사용량 또는 열화량에 대응하며, 특히 상기 복수의 블록들 각각의 사용량 또는 열화량에 대응할 수 있다. 현재 블록 누적 데이터(M(t))는 도 1을 참조하여 상술한 저해상도의 제1 영상 정보 또는 제1 누적 값들에 대응하며, 전체 화면에 대한 저해상도의 영상 정보를 상대적으로 짧은 시간 동안 누적한 결과를 나타낼 수 있다.
일 실시예에서, 도 3을 참조하여 상술한 것처럼, 현재 블록 누적 데이터(M(t))는 상기 제1 주기마다 생성되어 제2 메모리(340)에 저장될 수 있다.
영역 선택부(336)는 현재 출력 영상 데이터(i(t))에서 현재 블록에 대응하는 일부(ix,y(t))를 선택하고, 현재 블록 누적 데이터(M(t))에서 상기 현재 블록에 대응하는 일부(MX,Y(t))를 선택할 수 있다. 영역 선택부(336)의 구체적인 동작은 도 10c를 참조하여 후술하도록 한다.
합성기(338)는 현재 출력 영상 데이터(i(t))의 선택된 일부(ix,y(t)) 및 현재 블록 누적 데이터(M(t))의 선택된 일부(MX,Y(t))에 서로 다른 가중치를 부여하고 합성하여 복수의 픽셀 누적 데이터들(PADAT) 중 상기 현재 블록에 대응하는 현재 픽셀 누적 데이터(Accx,y(t))를 생성할 수 있다. 현재 픽셀 누적 데이터(Accx,y(t))는 복수의 픽셀들(PX) 중 일부에 대한 복수의 픽셀 누적 값들을 포함할 수 있다. 합성기(338)의 구체적인 구조 및 동작은 도 6, 7 및 10c 등을 참조하여 후술하도록 한다.
일 실시예에서, 현재 픽셀 누적 데이터(Accx,y(t))에 포함된 상기 복수의 픽셀 누적 값들 각각은 복수의 픽셀들(PX) 각각의 사용량 또는 열화량에 대응할 수 있다. 현재 픽셀 누적 데이터(Accx,y(t))는 도 1을 참조하여 상술한 고해상도의 제2 영상 정보 또는 제2 누적 값들에 대응하며, 일부 화면(예를 들어, 하나의 블록에 대응하는 화면)에 대한 고해상도의 영상 정보를 상대적으로 긴 시간 동안 누적한 결과를 나타낼 수 있다.
일 실시예에서, 도 3을 참조하여 상술한 것처럼, 현재 픽셀 누적 데이터(Accx,y(t))는 동일한 블록에 대해 상기 제2 주기마다 생성되어 제3 메모리(200)에 저장될 수 있다.
덧셈기(352)는 제3 메모리(200)에 저장되어 있는 픽셀 누적 데이터(px,y(t-1))와 합성기(338)로부터 출력된 현재 픽셀 누적 데이터(Accx,y(t))를 더하여 업데이트된 픽셀 누적 데이터(px,y(t))를 생성할 수 있다. 업데이트된 픽셀 누적 데이터(px,y(t))는 제3 메모리(200)에 저장될 수 있다. 실시예에 따라서, 덧셈기(352)는 도 3의 기입 버퍼(350)에 포함되거나 기입 버퍼(350)와 별개로 구현될 수 있다.
제3 메모리(200)는 업데이트된 픽셀 누적 데이터(px,y(t))에 기초하여 모든 픽셀들(PX)에 대한 픽셀 누적 값들을 저장하며, 상기 픽셀 누적 값들 중 일부를 복수의 보상 데이터들(CDAT)로서 제공할 수 있다.
도 6은 도 4의 누적 및 보상부에 포함되는 합성부의 구체적인 일 예를 나타내는 블록도이다. 도 7은 도 6의 합성부의 동작을 설명하기 위한 도면이다.
도 6 및 7을 참조하면, 합성부(338)는 가중치 선택부(410), 제1 곱셈기(420), 제2 곱셈기(430) 및 제2 덧셈기(440)를 포함할 수 있다.
가중치 선택부(410)는 현재 블록 누적 데이터(M(t))의 선택된 일부(MX,Y(t))에 기초하여 제1 가중치(w) 및 제2 가중치(1-w)를 선택할 수 있다. 예를 들어, 제1 가중치(w)와 제2 가중치(1-w)의 합은 1이며, 제1 가중치(w) 및 제2 가중치(1-w) 중 하나가 선택되면 다른 하나는 자동적으로 결정될 수 있다.
구체적으로, 가중치 선택부(410)는 도 7의 그래프에 기초하여 제1 가중치(w)를 선택하고, 선택된 제1 가중치(w)에 기초하여 제2 가중치(1-w)를 결정할 수 있다. 도 7의 그래프에서, 수평 축은 현재 블록 누적 데이터(M(t))의 선택된 일부(MX,Y(t))에 포함되는 현재 블록 누적 값을 나타내고, 수직 축은 제1 가중치(w)를 나타낼 수 있다. 다시 말하면, 도 7의 그래프는 상기 현재 블록 누적 값과 제1 가중치(w)의 관계를 나타낼 수 있다. 예를 들어, 가중치 선택부(410)는 도 7의 그래프에 대응하는 미리 설정된 룩업 테이블을 포함할 수 있다.
일 실시예에서, 도 7에 도시된 것처럼, 상기 현재 블록 누적 값이 증가할수록 제1 가중치(w)는 증가하고, 제1 가중치(w)가 증가함에 따라 제2 가중치(1-w)는 감소할 수 있다. 다만 본 발명은 이에 한정되지 않으며, 상기 현재 블록 누적 값과 제1 가중치(w)의 관계는 실시예에 따라서 다양하게 변경될 수 있다.
제1 곱셈기(420)는 현재 출력 영상 데이터(i(t))의 선택된 일부(ix,y(t))와 제1 가중치(w)를 곱할 수 있다. 제2 곱셈기(430)는 현재 블록 누적 데이터(M(t))의 선택된 일부(MX,Y(t))와 제2 가중치(1-w)를 곱할 수 있다. 제2 덧셈기(440)는 제1 곱셈기(420)의 출력과 제2 곱셈기(430)의 출력을 더하여 상기 현재 픽셀 누적 데이터(Accx,y(t))를 생성할 수 있다.
도 8a, 8b, 8c, 9, 10a, 10b, 10c, 10d, 11a, 11b, 11c, 12, 13a 및 13b는 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로의 동작을 설명하기 위한 도면들이다.
도 8a, 8b 및 8c를 참조하면, 도 4의 보상부(320a)에서 누적부(330a)로 제공되는 현재 출력 영상 데이터(i(t))를 예시적으로 나타내고 있다.
도 8a에 도시된 것처럼, 복수의 입력 영상 데이터들(IIMG)에 기초하여 생성되는 복수의 출력 영상 데이터들(OIMG)은 복수의 프레임 영상들(F1, F2, F3, F4, F5, F6, F7, F8, F9, F10, F11, F12, F13, F14, F15, F16)에 대응할 수 있다. 예를 들어, 보상부(320a)는 하나의 입력 영상 데이터에 대한 보상 동작을 수행하여 하나의 프레임 영상에 대응하는 하나의 출력 영상 데이터를 생성할 수 있다.
도 8b 및 8c에 도시된 것처럼, 복수의 프레임 영상들(F1~F16) 중에서 빗금친 프레임 영상들에 대응하는 출력 영상 데이터들이 현재 출력 영상 데이터(i(t))로 제공될 수 있다.
예를 들어, 도 8b에 도시된 것처럼, 복수의 프레임 영상들(F1~F16) 모두에 대응하는 복수의 출력 영상 데이터들(OIMG) 모두가 현재 출력 영상 데이터(i(t))로서 순차적으로 제공될 수 있다. 이 경우, 현재 출력 영상 데이터(i(t))의 입력 주기(T1a)는 복수의 프레임 영상들(F1~F16) 중 인접한 2개 사이의 시간 간격인 프레임 주기와 실질적으로 동일할 수 있다.
다른 예에서, 도 8c에 도시된 것처럼, 복수의 프레임 영상들(F1~F16) 중 홀수번째 프레임 영상들(F1, F3, F5, F7, F9, F11, F13, F15)에 대응하는 출력 영상 데이터들이 현재 출력 영상 데이터(i(t))로서 순차적으로 제공될 수 있다. 이 경우, 현재 출력 영상 데이터(i(t))의 입력 주기(T1b)는 상기 프레임 주기의 약 2배와 실질적으로 동일할 수 있다.
다만, 본 발명은 이에 한정되지 않으며, 현재 출력 영상 데이터(i(t))의 구성은 실시예에 따라서 다양하게 변경될 수 있다.
상술한 것처럼, 현재 출력 영상 데이터(i(t))의 상기 입력 주기(예를 들어, 도 8b의 T1a 또는 도 8c의 T1b)는 상기 프레임 주기의 정수 배일 수 있다. 또한, 현재 출력 영상 데이터(i(t))가 입력될 때마다 현재 블록 누적 데이터(M(t))가 생성되며, 따라서 현재 출력 영상 데이터(i(t))의 상기 입력 주기는 현재 블록 누적 데이터(M(t))가 생성되고 제2 메모리(340)에 저장되는 상기 제1 주기와 실질적으로 동일할 수 있다.
도 9 및 10a를 참조하면, 도 4의 평균화부(332)가 현재 블록 영상 데이터(B(t))를 생성하는 동작을 예시적으로 나타내고 있다.
도 9에 도시된 것처럼, 현재 출력 영상 데이터(i(t))는 복수의 픽셀들(PX)에 대응하는 복수의 출력 픽셀 값들(i1,1(t), i1,2(t), i1,3(t), i1,4(t), i2,1(t), i2,2(t), i2,3(t), i2,4(t), i3,1(t), i3,2(t), i3,3(t), i3,4(t), i4,1(t), i4,2(t), i4,3(t), i4,4(t), i5,1(t), i5,2(t), i5,3(t), i5,4(t), i6,1(t), i6,2(t), i6,3(t), i6,4(t))을 포함할 수 있다. 예를 들어, 각 출력 픽셀 값은 각 픽셀의 계조, 밝기, 휘도 등을 나타낼 수 있다. 도 9에서는 복수의 픽셀들(PX)이 24개이고 현재 출력 영상 데이터(i(t))가 24개의 픽셀들에 대응하는 24개의 출력 픽셀 값들을 포함하는 것으로 예시하였으며, 다만 본 발명은 이에 한정되지 않을 수 있다.
평균화부(332)는 복수의 픽셀들(PX)을 복수의 블록들(BLK)로 그룹화하고, 현재 출력 영상 데이터(i(t))를 블록 단위로 샘플링하여 현재 블록 영상 데이터(B(t))를 생성할 수 있다.
일 실시예에서, 하나의 블록의 크기는 기입 버퍼(350)의 데이터 전송 능력에 기초하여 결정될 수 있다.
현재 블록 영상 데이터(B(t))는 복수의 블록들(BLK)에 대응하는 복수의 블록 값들(B1,1(t), B1,2(t), B2,1(t), B2,2(t), B3,1(t), B3,2(t))을 포함할 수 있다. 도 9에서는 2*2 매트릭스 형태로 배치되는 4개의 픽셀들이 하나의 블록(BLK)으로 맵핑되고 이에 따라 현재 블록 영상 데이터(B(t))가 6개의 블록들에 대응하는 6개의 블록 값들을 포함하는 것으로 예시하였으며, 다만 본 발명은 이에 한정되지 않을 수 있다.
일 실시예에서, 각 블록 값은 각 블록에 포함되는 픽셀들의 픽셀 값들의 평균 값일 수 있다. 예를 들어, B1,1(t) = (i1,1(t) + i1,2(t) + i1,3(t) + i1,4(t)) / 4 일 수 있다. 나머지 블록 값들(B1,2(t), B2,1(t), B2,2(t), B3,1(t), B3,2(t))도 상술한 것처럼 획득될 수 있다.
도 10a에 도시된 것처럼, 평균화부(332)는 t=1인 시점에서 입력되는 출력 영상 데이터(i(1))를 블록 단위로 샘플링하여 블록 값들(B1,1(1), B1,2(1), B2,1(1), B2,2(1), B3,1(1), B3,2(1))을 포함하는 블록 영상 데이터(B(1))를 생성할 수 있다.
이와 유사하게, 평균화부(332)는 t=2인 시점에서 입력되는 출력 영상 데이터를 블록 단위로 샘플링하여 블록 값들(B1,1(2), B1,2(2), B2,1(2), B2,2(2), B3,1(2), B3,2(2))을 포함하는 블록 영상 데이터(B(2))를 생성하고, t=3인 시점에서 입력되는 출력 영상 데이터를 블록 단위로 샘플링하여 블록 값들(B1,1(3), B1,2(3), B2,1(3), B2,2(3), B3,1(3), B3,2(3))을 포함하는 블록 영상 데이터(B(3))를 생성하고, t=4인 시점에서 입력되는 출력 영상 데이터를 블록 단위로 샘플링하여 블록 값들(B1,1(4), B1,2(4), B2,1(4), B2,2(4), B3,1(4), B3,2(4))을 포함하는 블록 영상 데이터(B(4))를 생성하고, t=5인 시점에서 입력되는 출력 영상 데이터를 블록 단위로 샘플링하여 블록 값들(B1,1(5), B1,2(5), B2,1(5), B2,2(5), B3,1(5), B3,2(5))을 포함하는 블록 영상 데이터(B(5))를 생성하며, t=6인 시점에서 입력되는 출력 영상 데이터를 블록 단위로 샘플링하여 블록 값들(B1,1(6), B1,2(6), B2,1(6), B2,2(6), B3,1(6), B3,2(6))을 포함하는 블록 영상 데이터(B(6))를 생성할 수 있다.
상술한 것처럼, 상기 출력 영상 데이터들의 입력 주기는 제1 주기(T1)이며, 이에 따라 블록 영상 데이터들(B(1), B(2), B(3), B(4), B(5), B(6))은 제1 주기(T1)마다 생성될 수 있다.
도 10b를 참조하면, 도 4의 제1 덧셈기(334)가 현재 블록 누적 데이터(M(t))를 생성하는 동작을 예시적으로 나타내고 있다.
제1 덧셈기(334)는 t=1인 시점에서 생성되는 블록 영상 데이터(B(1))와 제2 메모리(340)에 저장된 이전 블록 누적 데이터(즉, M(0))를 더하여 블록 누적 값들(M1,1(1), M1,2(1), M2,1(1), M2,2(1), M3,1(1), M3,2(1))을 포함하는 블록 누적 데이터(M(1))를 생성할 수 있다. 예를 들어, 동작 초기에 제2 메모리(340)에 저장된 이전 블록 누적 데이터(M(0))의 블록 누적 값들은 모두 0이며, 따라서 B(1) = M(1) 이고 B1,1(1) = M1,1(1), B1,2(1) = M1,2(1), B2,1(1) = M2,1(1), B2,2(1) = M2,2(1), B3,1(1) = M3,1(1), B3,2(1) = M3,2(1) 일 수 있다.
제1 덧셈기(334)는 t=2인 시점에서 생성되는 블록 영상 데이터(B(2))와 제2 메모리(340)에 저장된 이전 블록 누적 데이터(즉, M(1))를 더하여 블록 누적 값들(M1,1(2), M1,2(2), M2,1(2), M2,2(2), M3,1(2), M3,2(2))을 포함하는 블록 누적 데이터(M(2))를 생성할 수 있다. 예를 들어, M(2) = M(1) + B(2) 이고 M1,1(2) = M1,1(1) + B1,1(2), M1,2(2) = M1,2(1) + B1,2(2), M2,1(2) = M2,1(1) + B2,1(2), M2,2(2) = M2,2(1) + B2,2(2), M3,1(2) = M3,1(1) + B3,1(2), M3,2(2) = M3,2(1) + B3,2(2) 일 수 있다.
이와 유사하게, 제1 덧셈기(334)는 t=3인 시점에서 생성되는 블록 영상 데이터(B(3))와 제2 메모리(340)에 저장된 이전 블록 누적 데이터(즉, M(2))를 더하여 블록 누적 값들(M1,1(3), M1,2(3), M2,1(3), M2,2(3), M3,1(3), M3,2(3))을 포함하는 블록 누적 데이터(M(3))를 생성하고, t=4인 시점에서 생성되는 블록 영상 데이터(B(4))와 제2 메모리(340)에 저장된 이전 블록 누적 데이터(즉, M(3))를 더하여 블록 누적 값들(M1,1(4), M1,2(4), M2,1(4), M2,2(4), M3,1(4), M3,2(4))을 포함하는 블록 누적 데이터(M(4))를 생성하고, t=5인 시점에서 생성되는 블록 영상 데이터(B(5))와 제2 메모리(340)에 저장된 이전 블록 누적 데이터(즉, M(4))를 더하여 블록 누적 값들(M1,1(5), M1,2(5), M2,1(5), M2,2(5), M3,1(5), M3,2(5))을 포함하는 블록 누적 데이터(M(5))를 생성하며, t=6인 시점에서 생성되는 블록 영상 데이터(B(6))와 제2 메모리(340)에 저장된 이전 블록 누적 데이터(즉, M(5))를 더하여 블록 누적 값들(M1,1(6), M1,2(6), M2,1(6), M2,2(6), M3,1(6), M3,2(6))을 포함하는 블록 누적 데이터(M(6))를 생성할 수 있다. 예를 들어, M(3) = M(2) + B(3) 이고, M(4) = M(3) + B(4) 이고, M(5) = M(4) + B(5) 이며, M(6) = M(5) + B(6) 일 수 있다.
상술한 것처럼, 블록 영상 데이터들(B(1), B(2), B(3), B(4), B(5), B(6))은 제1 주기(T1)마다 생성되며, 이에 따라 블록 영상 데이터들(M(1), M(2), M(3), M(4), M(5), M(6)) 또한 제1 주기(T1)마다 생성될 수 있다. 또한, 제1 덧셈기(334)에 의해 생성된 블록 영상 데이터들(M(1), M(2), M(3), M(4), M(5), M(6))은 제1 주기(T1)마다 제2 메모리(340)에 저장될 수 있다.
도 10c 및 10d를 참조하면, 영역 선택부(336)가 현재 출력 영상 데이터(i(t))의 일부(ix,y(t)) 및 현재 블록 누적 데이터(M(t))의 일부(MX,Y(t))를 선택하는 동작 및 합성부(338)가 현재 픽셀 누적 데이터(Accx,y(t))를 생성하는 동작을 예시적으로 나타내고 있다.
먼저 t=1, t=2, t=3, t=4, t=5인 시점에서는 제2 메모리(340)에 저장된 블록 누적 값들이 충분하지 않으며, 따라서 현재 픽셀 누적 데이터(Accx,y(t))가 생성되지 않을 수 있다.
도 10c에 도시된 것처럼, 영역 선택부(336)는 t=6인 시점에서 입력되는 출력 영상 데이터(i(6))에서 현재 블록에 대응하는 일부(ix,y(6))를 선택하고, t=6인 시점에서 생성되는 블록 누적 데이터(M(6))에서 상기 현재 블록에 대응하는 일부(MX,Y(6))를 선택할 수 있다. t=6인 시점에서의 상기 현재 블록은 굵은 선으로 도시된 부분을 나타낼 수 있다. 출력 영상 데이터(i(6))의 선택된 일부(ix,y(6))는 출력 영상 데이터(i(6))에 포함되는 출력 픽셀 값들(i5,3(6), i5,4(6), i6,3(6), i6,4(6))을 포함하며, 블록 누적 데이터(M(6))의 선택된 일부(MX,Y(6))는 블록 누적 값(M3,2(6))을 포함할 수 있다.
합성기(338)는 t=6인 시점에서 생성되는 블록 누적 데이터(M(6))의 선택된 일부(MX,Y(6))에 포함된 블록 누적 값(M3,2(6))에 기초하여 제1 가중치(w) 및 제2 가중치(1-w)를 선택하고, t=6인 시점에서 입력되는 출력 영상 데이터(i(6))의 선택된 일부(ix,y(6))에 제1 가중치(w)를 곱하고, t=6인 시점에서 생성되는 블록 누적 데이터(M(6))의 선택된 일부(MX,Y(6))에 제2 가중치(1-w)를 곱하며, 이들을 더하여 t=6인 시점에서 픽셀 누적 값들(A5,3(6), A5,4(6), A6,3(6), A6,4(6))을 포함하는 픽셀 누적 데이터(Accx,y(6))를 생성할 수 있다. 예를 들어, Accx,y(6) = w * ix,y(6) + (1-w) * MX,Y(6) 이고, A5,3(6) = w * i5,3(6) + (1-w) * M3,2(6), A5,4(6) = w * i5,4(6) + (1-w) * M3,2(6), A6,3(6) = w * i6,3(6) + (1-w) * M3,2(6), A6,4(6) = w * i6,4(6) + (1-w) * M3,2(6) 일 수 있다.
전체 화면에 대응하는 출력 영상 데이터(i(6)), 블록 영상 데이터(B(6)) 및 블록 누적 데이터(M(6))와 다르게, 픽셀 누적 데이터(Accx,y(6))는 일부 화면(예를 들어, 하나의 블록에 대응하는 화면)에 대응할 수 있다. 합성기(338)에 의해 생성된 픽셀 누적 데이터(Accx,y(6))는 외부의 제3 메모리(200)로 출력되어 저장될 수 있다.
도 10d에 도시된 것처럼, t=6인 시점에서 생성되는 블록 누적 데이터(M(6))는 제2 메모리(340)에 저장되며, 이 때 제2 메모리(340)에 저장된 블록 누적 데이터(M(6))에 포함된 블록 누적 값들(M1,1(6), M1,2(6), M2,1(6), M2,2(6), M3,1(6), M3,2(6)) 중 상기 현재 블록에 대응하는 블록 누적 값(M3,2(6))은 픽셀 누적 데이터(Accx,y(6))를 생성하면서 초기화될 수 있다. 블록 누적 값(M3,2(6))은 픽셀 누적 데이터(Accx,y(6))를 생성하기 위해서만 이용되며 이후에는 불필요하므로, 다음의 누적 동작을 위해 블록 누적 값(M3,2(6))을 초기화시킬 수 있다.
도 11a, 11b 및 11c를 참조하면, t=6인 시점 이후에 도 4의 평균화부(332)가 현재 블록 영상 데이터(B(t))를 생성하는 동작, 도 4의 제1 덧셈기(334)가 현재 블록 누적 데이터(M(t))를 생성하는 동작, 영역 선택부(336)가 현재 출력 영상 데이터(i(t))의 일부(ix,y(t)) 및 현재 블록 누적 데이터(M(t))의 일부(MX,Y(t))를 선택하는 동작 및 합성부(338)가 현재 픽셀 누적 데이터(Accx,y(t))를 생성하는 동작을 예시적으로 나타내고 있다.
도 9, 10a, 10b, 10c 및 10d를 참조하여 상술한 것과 유사하게, t=7인 시점에서, 평균화부(332)는 블록 값들(B1,1(7), B1,2(7), B2,1(7), B2,2(7), B3,1(7), B3,2(7))을 포함하는 블록 영상 데이터(B(7))를 생성할 수 있다. 제1 덧셈기(334)는 블록 누적 값들(M1,1(7), M1,2(7), M2,1(7), M2,2(7), M3,1(7), M3,2(7))을 포함하는 블록 누적 데이터(M(7))를 생성할 수 있다. 블록 누적 데이터(M(7))는 제2 메모리(340)에 저장될 수 있다. 영역 선택부(336) 및 합성부(338)는 픽셀 누적 값들(A1,1(7), A1,2(7), A2,1(7), A2,2(7))을 포함하는 픽셀 누적 데이터(Accx,y(7))를 생성하며, 이 때 상기 현재 블록은 블록 누적 값(M1,1(7))의 위치에 대응할 수 있다. 또한, 제2 메모리(340)에 저장된 블록 누적 데이터(M(7))에 포함되고 상기 현재 블록에 대응하는 블록 누적 값(M1,1(7))은 픽셀 누적 데이터(Accx,y(7))를 생성하면서 초기화될 수 있다.
이와 유사하게, t=8인 시점에서, 평균화부(332)는 블록 값들(B1,1(8), B1,2(8), B2,1(8), B2,2(8), B3,1(8), B3,2(8))을 포함하는 블록 영상 데이터(B(8))를 생성할 수 있다. 제1 덧셈기(334)는 블록 누적 값들(M1,1(8), M1,2(8), M2,1(8), M2,2(8), M3,1(8), M3,2(8))을 포함하는 블록 누적 데이터(M(8))를 생성할 수 있다. 블록 누적 데이터(M(8))는 제2 메모리(340)에 저장될 수 있다. 영역 선택부(336) 및 합성부(338)는 픽셀 누적 값들(A1,3(8), A1,4(8), A2,3(8), A2,4(8))을 포함하는 픽셀 누적 데이터(Accx,y(8))를 생성하며, 이 때 상기 현재 블록은 블록 누적 값(M1,2(8))의 위치에 대응할 수 있다. 또한, 제2 메모리(340)에 저장된 블록 누적 데이터(M(8))에 포함되고 상기 현재 블록에 대응하는 블록 누적 값(M1,2(8))은 픽셀 누적 데이터(Accx,y(8))를 생성하면서 초기화될 수 있다.
t=9인 시점에서, 평균화부(332)는 블록 값들(B1,1(9), B1,2(9), B2,1(9), B2,2(9), B3,1(9), B3,2(9))을 포함하는 블록 영상 데이터(B(9))를 생성할 수 있다. 제1 덧셈기(334)는 블록 누적 값들(M1,1(9), M1,2(9), M2,1(9), M2,2(9), M3,1(9), M3,2(9))을 포함하는 블록 누적 데이터(M(9))를 생성할 수 있다. 블록 누적 데이터(M(9))는 제2 메모리(340)에 저장될 수 있다. 영역 선택부(336) 및 합성부(338)는 픽셀 누적 값들(A3,1(9), A3,2(9), A4,1(9), A4,2(9))을 포함하는 픽셀 누적 데이터(Accx,y(9))를 생성하며, 이 때 상기 현재 블록은 블록 누적 값(M2,1(9))의 위치에 대응할 수 있다. 또한, 제2 메모리(340)에 저장된 블록 누적 데이터(M(9))에 포함되고 상기 현재 블록에 대응하는 블록 누적 값(M2,1(9))은 픽셀 누적 데이터(Accx,y(9))를 생성하면서 초기화될 수 있다.
t=10인 시점에서, 평균화부(332)는 블록 값들(B1,1(10), B1,2(10), B2,1(10), B2,2(10), B3,1(10), B3,2(10))을 포함하는 블록 영상 데이터(B(10))를 생성할 수 있다. 제1 덧셈기(334)는 블록 누적 값들(M1,1(10), M1,2(10), M2,1(10), M2,2(10), M3,1(10), M3,2(10))을 포함하는 블록 누적 데이터(M(10))를 생성할 수 있다. 블록 누적 데이터(M(10))는 제2 메모리(340)에 저장될 수 있다. 영역 선택부(336) 및 합성부(338)는 픽셀 누적 값들(A3,3(10), A3,4(10), A4,3(10), A4,4(10))을 포함하는 픽셀 누적 데이터(Accx,y(10))를 생성하며, 이 때 상기 현재 블록은 블록 누적 값(M2,2(10))의 위치에 대응할 수 있다. 또한, 제2 메모리(340)에 저장된 블록 누적 데이터(M(10))에 포함되고 상기 현재 블록에 대응하는 블록 누적 값(M2,2(10))은 픽셀 누적 데이터(Accx,y(10))를 생성하면서 초기화될 수 있다.
t=11인 시점에서, 평균화부(332)는 블록 값들(B1,1(11), B1,2(11), B2,1(11), B2,2(11), B3,1(11), B3,2(11))을 포함하는 블록 영상 데이터(B(11))를 생성할 수 있다. 제1 덧셈기(334)는 블록 누적 값들(M1,1(11), M1,2(11), M2,1(11), M2,2(11), M3,1(11), M3,2(11))을 포함하는 블록 누적 데이터(M(11))를 생성할 수 있다. 블록 누적 데이터(M(11))는 제2 메모리(340)에 저장될 수 있다. 영역 선택부(336) 및 합성부(338)는 픽셀 누적 값들(A5,1(11), A5,2(11), A6,1(11), A6,2(11))을 포함하는 픽셀 누적 데이터(Accx,y(11))를 생성하며, 이 때 상기 현재 블록은 블록 누적 값(M3,1(11))의 위치에 대응할 수 있다. 또한, 제2 메모리(340)에 저장된 블록 누적 데이터(M(11))에 포함되고 상기 현재 블록에 대응하는 블록 누적 값(M3,1(11))은 픽셀 누적 데이터(Accx,y(11))를 생성하면서 초기화될 수 있다.
t=12인 시점에서, 평균화부(332)는 블록 값들(B1,1(12), B1,2(12), B2,1(12), B2,2(12), B3,1(12), B3,2(12))을 포함하는 블록 영상 데이터(B(12))를 생성할 수 있다. 제1 덧셈기(334)는 블록 누적 값들(M1,1(12), M1,2(12), M2,1(12), M2,2(12), M3,1(12), M3,2(12))을 포함하는 블록 누적 데이터(M(12))를 생성할 수 있다. 블록 누적 데이터(M(12))는 제2 메모리(340)에 저장될 수 있다. 영역 선택부(336) 및 합성부(338)는 픽셀 누적 값들(A5,3(12), A5,4(12), A6,3(12), A6,4(12))을 포함하는 픽셀 누적 데이터(Accx,y(12))를 생성하며, 이 때 상기 현재 블록은 블록 누적 값(M3,2(12))의 위치에 대응할 수 있다. 또한, 제2 메모리(340)에 저장된 블록 누적 데이터(M(12))에 포함되고 상기 현재 블록에 대응하는 블록 누적 값(M3,2(12))은 픽셀 누적 데이터(Accx,y(12))를 생성하면서 초기화될 수 있다.
상술한 동작이 반복됨에 따라, 하나의 픽셀에 대한 픽셀 누적 값은 제2 주기(T2)마다 외부의 제3 메모리(200)에 저장될 수 있다. 다시 말하면, 비록 도 11c에 도시된 것처럼 픽셀 누적 데이터들(Accx,y(6), Accx,y(7), Accx,y(8), Accx,y(9), Accx,y(10), Accx,y(11), Accx,y(12))은 블록 영상 데이터들(M(6), M(7), M(8), M(9), M(10), M(11), M(12))과 유사하게 제1 주기(T1)마다 생성되어 제3 메모리(200)에 저장되지만, 픽셀 누적 데이터들(Accx,y(6), Accx,y(7), Accx,y(8), Accx,y(9), Accx,y(10), Accx,y(11))은 모두 다른 블록에 대한 픽셀 누적 값들을 포함하며, 픽셀 누적 데이터들(Accx,y(6), Accx,y(12))이 동일한 블록에 대한 픽셀 누적 값들을 포함할 수 있다. 다시 말하면, 합성기(338)에 의해 생성되고 동일한 블록에 대한 픽셀 누적 데이터들(Accx,y(6), Accx,y(12))은 제2 주기(T2)마다 생성되어 제3 메모리(200)에 저장될 수 있다.
한편, 제2 주기(T2)는 제1 주기(T1)의 정수 배이고 명세서 전반적으로 T2 = 6 * T1인 경우를 예시하였으나, 본 발명은 이에 한정되지 않을 수 있다.
도 12를 참조하면, 제3 메모리(200)에 저장되는 복수의 픽셀 누적 데이터들(PADAT)에 포함되고 복수의 픽셀들(PX) 중 제1 픽셀에 대응하는 제1 픽셀 누적 값(PADAT1) 및 제1 메모리(310)에 저장되는 복수의 보상 데이터들(CDAT)에 포함되고 상기 제1 픽셀에 대응하는 제1 보상 값(CDAT1)을 예시적으로 나타내고 있다.
상술한 것처럼, 제1 픽셀 누적 값(PADAT1) 및 제1 보상 값(CDAT1)은 상기 제1 픽셀의 사용량 또는 열화량을 나타낼 수 있다. 예를 들어, 상기 제1 픽셀의 사용량 또는 열화량은 상기 제1 픽셀의 발광 계조 등에 비례하고 상기 제1 픽셀의 발광 시간에 비례하며, 따라서 상기 제1 픽셀을 사용한 계조 및/또는 시간의 누적량에 대응할 수 있다.
제1 보상 값(CDAT1)은 제1 픽셀 누적 값(PADAT1) 중 일부일 수 있다. 예를 들어, 제1 보상 값(CDAT1)은 제1 픽셀 누적 값(PADAT1)에 포함되는 복수의 비트들(b1, b2, b3, b4, b5, b6, b7, b8, b9, b10, b11, b12) 중 상위 m(m은 자연수)비트에 대응할 수 있다. 도 12에서는 m=4인 것으로 예시하였으며, 다만 본 발명은 이에 한정되지 않을 수 있다.
도 13a 및 13b를 참조하면, 복수의 픽셀 누적 데이터들(PADAT)의 일부인 복수의 보상 데이터들(CDAT)을 제1 메모리(310)에 저장하는 동작을 예시적으로 나타내고 있다.
일 실시예에서, 도 13a에 도시된 것처럼, 복수의 보상 데이터들(CDAT)은 파워 온 시에, 즉 전원 전압(PWR)이 구성요소들에 인가되기 시작하는 시점에 제3 메모리(200)로부터 로딩되어 제1 메모리(310)에 저장될 수 있다.
일 실시예에서, 도 13b에 도시된 것처럼, 복수의 보상 데이터들(CDAT)이 파워 온 시에 제3 메모리(200)로부터 로딩되어 제1 메모리(310)에 저장된 이후에, 보상부(320)는 요청 신호(REQ)를 제3 메모리(200)에 제공하며, 요청 신호(REQ)에 기초하여 업데이트된 복수의 보상 데이터들(CDAT')이 제3 메모리(200)로부터 로딩되어 제1 메모리(310)에 저장될 수 있다. 디스플레이 구동 집적 회로가 동작하고 있는 동안에 복수의 보상 데이터들(CDAT)은 계속 업데이트되고 있으므로, 업데이트된 복수의 보상 데이터들(CDAT')을 반영하기 위해 보상부(320)는 요청 신호(REQ)를 생성할 수 있다.
일 실시예에서, 요청 신호(REQ)는 제2 주기(T2)보다 긴 제3 주기마다 주기적으로 생성될 수 있다. 다시 말하면, 업데이트된 복수의 보상 데이터들(CDAT')은 상기 제3 주기마다 제3 메모리(200)로부터 로딩되어 제1 메모리(310)에 저장될 수 있다.
본 발명의 실시예들에 따르면, 누적 보상 방식에 기초하여 복수의 픽셀들(PX)의 열화를 보상하는 디스플레이 구동 집적 회로에 있어서, 디스플레이 구동 집적 회로의 외부에 배치되는 비휘발성 메모리인 제3 메모리(200)에 복수의 픽셀들(PX) 각각의 사용량 또는 열화량에 대응하는 복수의 픽셀 누적 데이터들(PADAT)을 저장할 수 있다. 따라서, 대용량의 내부 휘발성 메모리를 생략할 수 있고, 소비 전력 및 칩 크기를 감소시킬 수 있다.
이 때, 제3 메모리(200)에 저장된 복수의 픽셀 누적 데이터들(PADAT) 중 일부인 복수의 보상 데이터들(CDAT)만을 로딩하여 디스플레이 구동 집적 회로의 내부에 배치되는 휘발성 메모리인 제1 메모리(310)에 저장하며, 복수의 보상 데이터들(CDAT)을 이용하여 보상 동작을 수행할 수 있다. 따라서, 내부의 제1 메모리(310)의 용량을 줄일 수 있고, 복수의 보상 데이터들(CDAT)을 로딩하는 시간(예를 들어, initial loading time)을 줄일 수 있다.
또한, 영상의 잦은 변화를 반영할 수 있도록, 저용량 및 저해상도의 누적 영상 정보인 복수의 블록 누적 데이터들(BADAT)을 상대적으로 짧은 제1 주기(T1)마다 디스플레이 구동 집적 회로의 내부에 배치되는 다른 휘발성 메모리인 제2 메모리(340)에 저장할 수 있다. 이와 함께, 복수의 출력 영상 데이터들(OIMG) 및 복수의 블록 누적 데이터들(BADAT)에 기초하여 생성된 고용량 및 고해상도의 누적 영상 정보인 복수의 픽셀 누적 데이터들(PADAT)을 상대적으로 긴 제2 주기(T2)마다 외부의 제3 메모리(200)에 저장할 수 있다. 따라서, 제2 메모리(340)의 용량을 줄일 수 있고, 보상 성능의 열화 없이 소비 전력 및 칩 크기를 감소시킬 수 있다.
도 14는 본 발명의 실시예들에 따른 디스플레이 패널의 구동 방법을 나타내는 순서도이다.
도 1, 3 및 14를 참조하면, 본 발명의 실시예들에 따른 디스플레이 패널의 구동 방법에서, 복수의 픽셀들(PX)의 열화를 보상하는 복수의 보상 데이터들(CDAT)을 로딩하여 제1 메모리(310)에 저장한다(단계 S100).
복수의 보상 데이터들(CDAT)을 기초로 복수의 입력 영상 데이터들(IIMG)을 보상하여 영상 표시를 위한 복수의 출력 영상 데이터들(OIMG)을 생성한다(단계 S200). 단계 S200은 보상부(320)에 의해 수행될 수 있다.
복수의 픽셀들(PX)을 복수의 블록들(BLK)로 그룹화하고 복수의 출력 영상 데이터들(OIMG)을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성한다(단계 S300). 상기 복수의 블록 영상 데이터들에 기초하여 블록 단위로 복수의 블록 누적 데이터들(BADAT)을 생성하며(단계 S400), 복수의 블록 누적 데이터들(BADAT)을 제1 주기(T1)마다 제2 메모리(340)에 저장한다(단계 S500). 단계 S300, S400 및 S500은 누적부(330)에 의해 수행되며, 도 8a, 8b, 8c, 9, 10a 및 10b를 참조하여 설명한 것처럼 수행될 수 있다.
복수의 출력 영상 데이터들(OIMG)의 일부 및 복수의 블록 누적 데이터들(BADAT)의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들(PADAT)을 생성한다(단계 S600). 복수의 픽셀 누적 데이터들(PADAT)을 제1 주기(T1)보다 긴 제2 주기(T2)마다 외부의 제3 메모리(200)에 저장한다(단계 S700). 단계 S600 및 S700은 누적부(330)에 의해 수행되며, 도 6, 7, 10c, 10d 및 11c를 참조하여 설명한 것처럼 수행될 수 있다.
한편, 본 발명의 실시예들은 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수도 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다. 예를 들어, 상기 컴퓨터로 판독 가능한 매체는 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, 비일시적은 저장 매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장 매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
도 15는 본 발명의 실시예들에 따른 전자 시스템을 나타내는 블록도이다.
도 15를 참조하면, 전자 시스템(1000)은 프로세서(1010), 메모리 장치(1020), 통신부(1030), 입출력 장치(1040), 전원 공급 장치(1050) 및 디스플레이 장치(1060)를 포함할 수 있다. 전자 시스템(1000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1010)는 전자 시스템(1000)의 전반적인 동작을 제어하고, 운영 체제, 어플리케이션 등을 실행할 수 있다. 메모리 장치(1020)는 전자 시스템(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 통신부(1030)는 외부 장치와 통신을 수행할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스, 리모트 컨트롤러 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 전원 공급 장치(1050)는 전자 시스템(1000)의 동작에 필요한 파워를 공급할 수 있다.
디스플레이 장치(1060)는 디스플레이 패널 및 디스플레이 구동 집적 회로를 포함하며, 본 발명의 실시예들에 따른 디스플레이 장치일 수 있다. 상기 디스플레이 구동 집적 회로는 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로이고, 누적 보상 방식에 기초하여 복수의 픽셀들(PX)의 열화를 보상하는 누적 및 보상부(1062)를 포함하며, 도 3 내지 14를 참조하여 상술한 구조를 가지고 동작을 수행할 수 있다.
본 발명의 실시예들은 디스플레이 장치를 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, IoE(Internet of Everything) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone) 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 복수의 픽셀들을 포함하는 디스플레이 패널을 구동하는 디스플레이 구동 집적 회로로서,
    상기 복수의 픽셀들의 열화를 보상하는 복수의 보상 데이터들을 저장하는 제1 메모리;
    상기 복수의 보상 데이터들을 기초로 복수의 입력 영상 데이터들을 보상하여 영상 표시를 위한 복수의 출력 영상 데이터들을 생성하는 보상부;
    상기 복수의 픽셀들을 복수의 블록들로 그룹화하고, 상기 복수의 출력 영상 데이터들을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성하고, 상기 복수의 블록 영상 데이터들에 기초하여 상기 블록 단위로 복수의 블록 누적 데이터들을 생성하며, 상기 복수의 출력 영상 데이터들의 일부 및 상기 복수의 블록 누적 데이터들의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들을 생성하는 누적부; 및
    상기 복수의 블록 누적 데이터들을 제1 주기마다 저장하는 제2 메모리를 포함하고,
    상기 복수의 픽셀 누적 데이터들은 상기 제1 주기보다 긴 제2 주기마다 외부의 제3 메모리에 저장되는 디스플레이 구동 집적 회로.
  2. 제 1 항에 있어서,
    상기 복수의 블록 누적 데이터들 각각은 상기 복수의 블록들 모두에 대응하고 상기 복수의 블록들에 대한 복수의 블록 누적 값들을 포함하며,
    상기 복수의 블록 누적 데이터들은 상기 복수의 블록들 모두에 대해 상기 제1 주기마다 생성되고 상기 제1 주기마다 상기 제2 메모리에 저장되는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  3. 제 2 항에 있어서,
    상기 복수의 픽셀 누적 데이터들 각각은 상기 복수의 블록들 중 하나에 대응하고 상기 복수의 블록들 중 하나에 대한 복수의 픽셀 누적 값들을 포함하며,
    상기 복수의 픽셀 누적 데이터들 중 동일한 블록에 대응하는 픽셀 누적 데이터들은 상기 동일한 블록에 대해 상기 제2 주기마다 생성되고 상기 제2 주기마다 상기 제3 메모리에 저장되는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  4. 제 1 항에 있어서, 상기 누적부는,
    상기 복수의 픽셀들을 상기 복수의 블록들로 그룹화하고, 상기 복수의 출력 영상 데이터들 중 현재 출력 영상 데이터를 상기 블록 단위로 샘플링하여 상기 복수의 블록 영상 데이터들 중 현재 블록 영상 데이터를 생성하는 평균화부;
    상기 현재 블록 영상 데이터와 상기 복수의 블록 누적 데이터들 중 이전 블록 누적 데이터를 더하여 현재 블록 누적 데이터를 생성하는 제1 덧셈기;
    현재 블록에 대응하는 상기 현재 출력 영상 데이터의 일부 및 상기 현재 블록 누적 데이터의 일부를 선택하는 영역 선택부; 및
    상기 현재 출력 영상 데이터의 선택된 일부 및 상기 현재 블록 누적 데이터의 선택된 일부에 서로 다른 가중치를 부여하고 합성하여 상기 복수의 픽셀 누적 데이터들 중 상기 현재 블록에 대응하는 현재 픽셀 누적 데이터를 생성하는 합성부를 포함하는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  5. 제 4 항에 있어서, 상기 합성부는,
    상기 현재 블록 누적 데이터의 선택된 일부에 기초하여 제1 가중치 및 제2 가중치를 선택하는 가중치 선택부;
    상기 현재 출력 영상 데이터의 선택된 일부와 상기 제1 가중치를 곱하는 제1 곱셈기;
    상기 현재 블록 누적 데이터의 선택된 일부와 상기 제2 가중치를 곱하는 제2 곱셈기; 및
    상기 제1 곱셈기의 출력과 상기 제2 곱셈기의 출력을 더하여 상기 현재 픽셀 누적 데이터를 생성하는 제2 덧셈기를 포함하는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  6. 제 4 항에 있어서,
    상기 제1 덧셈기에 의해 생성된 상기 현재 블록 누적 데이터는 상기 제2 메모리에 저장되는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  7. 제 6 항에 있어서,
    상기 제2 메모리에 저장된 상기 현재 블록 누적 데이터에 포함된 블록 누적 값들 중 상기 현재 블록에 대응하는 현재 블록 누적 값은 상기 현재 픽셀 누적 데이터를 생성하면서 초기화되는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  8. 제 1 항에 있어서,
    상기 복수의 블록 누적 데이터들, 상기 복수의 픽셀 누적 데이터들 및 상기 복수의 보상 데이터들은 상기 복수의 픽셀들의 사용량에 대응하는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  9. 제 1 항에 있어서,
    상기 복수의 보상 데이터들은 상기 제3 메모리에 저장된 상기 복수의 픽셀 누적 데이터들의 일부이며,
    상기 복수의 보상 데이터들은 상기 복수의 픽셀들에 대한 복수의 보상 값들을 포함하고,
    상기 복수의 픽셀 누적 데이터들은 상기 복수의 픽셀들에 대한 복수의 픽셀 누적 값들을 포함하며,
    상기 복수의 보상 값들은 상기 복수의 픽셀 누적 값들 중 상위 m(m은 자연수)비트에 대응하는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  10. 복수의 픽셀들을 포함하는 디스플레이 패널; 및
    상기 디스플레이 패널을 구동하는 디스플레이 구동 집적 회로를 포함하고,
    상기 디스플레이 구동 집적 회로는,
    상기 복수의 픽셀들의 열화를 보상하는 복수의 보상 데이터들을 저장하는 제1 메모리;
    상기 복수의 보상 데이터들을 기초로 복수의 입력 영상 데이터들을 보상하여 영상 표시를 위한 복수의 출력 영상 데이터들을 생성하는 보상부;
    상기 복수의 픽셀들을 복수의 블록들로 그룹화하고, 상기 복수의 출력 영상 데이터들을 블록 단위로 샘플링하여 복수의 블록 영상 데이터들을 생성하고, 상기 복수의 블록 영상 데이터들에 기초하여 상기 블록 단위로 복수의 블록 누적 데이터들을 생성하며, 상기 복수의 출력 영상 데이터들의 일부 및 상기 복수의 블록 누적 데이터들의 일부를 합성하여 픽셀 단위로 복수의 픽셀 누적 데이터들을 생성하는 누적부; 및
    상기 복수의 블록 누적 데이터들을 제1 주기마다 저장하는 제2 메모리를 포함하고,
    상기 복수의 픽셀 누적 데이터들은 상기 제1 주기보다 긴 제2 주기마다 외부의 제3 메모리에 저장되는 디스플레이 장치.

KR1020200083188A 2020-07-07 2020-07-07 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치 KR20220005700A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200083188A KR20220005700A (ko) 2020-07-07 2020-07-07 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
US17/208,206 US11295677B2 (en) 2020-07-07 2021-03-22 Display driver integrated circuit and driving method
CN202110760519.XA CN113903303A (zh) 2020-07-07 2021-07-06 显示驱动器集成电路和驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200083188A KR20220005700A (ko) 2020-07-07 2020-07-07 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220005700A true KR20220005700A (ko) 2022-01-14

Family

ID=79172876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200083188A KR20220005700A (ko) 2020-07-07 2020-07-07 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US11295677B2 (ko)
KR (1) KR20220005700A (ko)
CN (1) CN113903303A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220223104A1 (en) * 2021-01-13 2022-07-14 Nvidia Corporation Pixel degradation tracking and compensation for display technologies
US11942055B2 (en) * 2021-02-01 2024-03-26 Samsung Electronics Co., Ltd. Display system performing display panel compensation and method of compensating display panel
KR20220160162A (ko) * 2021-05-26 2022-12-06 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101871195B1 (ko) 2011-02-17 2018-06-28 삼성디스플레이 주식회사 열화 보상부, 이를 포함하는 발광 장치 및 발광 장치의 열화 보상 방법
KR102112325B1 (ko) 2014-01-08 2020-05-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
WO2016021172A1 (ja) 2014-08-08 2016-02-11 株式会社Ｊｏｌｅｄ 表示装置の補正方法および表示装置の補正装置
KR102313733B1 (ko) * 2014-11-13 2021-10-19 삼성디스플레이 주식회사 픽셀들의 열화를 보상하는 전계발광 디스플레이 장치 및 그 구동 방법
KR102406206B1 (ko) 2015-01-20 2022-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102438619B1 (ko) 2015-12-07 2022-09-01 삼성디스플레이 주식회사 유기 발광 표시 장치를 포함하는 전자 기기, 및 유기 발광 표시 장치를 포함하는 전자 기기의 열화 보상 방법
KR102447670B1 (ko) * 2015-12-07 2022-09-28 삼성디스플레이 주식회사 열화 보상 장치, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR102425795B1 (ko) * 2016-01-22 2022-07-29 삼성디스플레이 주식회사 잔상 보상 장치 및 이를 포함하는 표시 장치
KR102578563B1 (ko) 2016-07-28 2023-09-15 삼성전자주식회사 전자 장치 및 전자 장치에서의 동작 제어 방법
US10453375B2 (en) 2017-06-04 2019-10-22 Apple Inc. Long-term history of display intensities
US10839746B2 (en) * 2017-06-07 2020-11-17 Shenzhen Torey Microelectronic Technology Co. Ltd. Display device and image data correction method
KR102571750B1 (ko) * 2018-10-04 2023-08-28 삼성디스플레이 주식회사 표시 장치 및 이의 영상 표시 방법

Also Published As

Publication number Publication date
US20220013069A1 (en) 2022-01-13
CN113903303A (zh) 2022-01-07
US11295677B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
CN110444154B (zh) 显示驱动器、显示系统及显示驱动器的操作方法
KR20220005700A (ko) 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
KR102234523B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102139693B1 (ko) 휘도 제어 방법, 휘도 제어 유닛 및 이를 구비하는 유기 발광 표시 장치
KR101966393B1 (ko) 표시 장치 및 그 구동 방법
KR20210138551A (ko) 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치
JP2011107677A (ja) 表示装置及びその駆動方法
KR102584631B1 (ko) 휘도 제어 장치, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20140078501A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20160066100A (ko) 유기발광 디스플레이 장치, 디스플레이 시스템 및 유기발광 디스플레이 장치의 구동 방법
KR100931468B1 (ko) 유기전계발광표시장치 및 그의 구동방법
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11942055B2 (en) Display system performing display panel compensation and method of compensating display panel
US11908420B2 (en) Display apparatus having improved display quality and method of operating the same
KR102097633B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20210018670A (ko) 저주파 구동을 수행하는 유기 발광 표시 장치
CN113496677A (zh) 显示装置及显示装置的驱动方法
KR20210069762A (ko) 표시 장치, 및 전원 전압 결정 방법
KR102138592B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
US11763745B2 (en) Data compensator that compensates a change in temperature, display device including the data compensator, and method of driving the display device
CN112242121B (zh) 电致发光显示设备以及在其中补偿亮度的方法
US20240169895A1 (en) Display device and method of generating temperature profile of display device
KR20230159736A (ko) 제어부, 이를 포함하는 표시 장치, 및 이를 이용한 표시 장치의 구동 방법
KR20230050536A (ko) 광 스트레스를 보상하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal