KR20220005676A - 디스플레이 장치 및 그 제조 방법 - Google Patents

디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220005676A
KR20220005676A KR1020200083046A KR20200083046A KR20220005676A KR 20220005676 A KR20220005676 A KR 20220005676A KR 1020200083046 A KR1020200083046 A KR 1020200083046A KR 20200083046 A KR20200083046 A KR 20200083046A KR 20220005676 A KR20220005676 A KR 20220005676A
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating layer
pad
pixel defining
Prior art date
Application number
KR1020200083046A
Other languages
English (en)
Inventor
김슬기
김승래
이재현
조정경
최승하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200083046A priority Critical patent/KR20220005676A/ko
Priority to CN202110484940.2A priority patent/CN113611725A/zh
Priority to US17/246,827 priority patent/US20210343811A1/en
Publication of KR20220005676A publication Critical patent/KR20220005676A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 패드부를 노출하는 개구를 화소 전극을 형성하기 위한 식각 공정 이후에 형성하여 패드부 표면을 보호하고, 패드부의 표면 손상을 방지하는 디스플레이 장치 및 그 제조 방법을 위하여, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판; 상기 표시 영역에 대응하는 상기 기판 상에 배치되는 박막트랜지스터; 상기 주변 영역에 대응하는 상기 기판 상에 배치되는 패드부; 상기 박막트랜지스터 및 상기 패드부 상에 배치되고, 상기 패드부의 상면을 노출하는 개구를 갖는 무기 절연층; 및 상기 무기 절연층 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결되며, 화소 전극, 중간층 및 대향 전극을 포함하는 발광 소자;를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그 제조 방법{Display apparatus and manufacturing the same}
본 발명은 디스플레이 장치 및 그 제조 방법에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다.
이러한 디스플레이 장치는 표시 영역과 비표시 영역으로 구획된 기판을 포함하며 표시 영역에는 게이트 라인과 데이터 라인이 상호 절연되어 형성된다. 표시 영역에 복수의 화소 영역이 정의되며, 복수의 화소 영역에 각각 배치되는 화소들은 외부로 이미지를 표시하기 위해 서로 교치하는 게이트 라인 및 데이터 라인으로부터 전기적 신호들을 받아 발광한다. 각 화소 영역(each pixel region or each of pixel regions(화소 영역들 각각))에는 박막트랜지스터, 및 상기 박막트랜지스터와 전기적으로 연결되는 화소 전극이 구비되며, 상기 화소 영역들에 공통으로 대향 전극이 구비된다. 비표시 영역에는 표시 영역 내의 화소들에 전기적 신호를 전달하는 다양한 배선들, 게이트 구동부, 및 데이터 구동부와 제어부가 연결될 수 있는 패드들 등이 구비될 수 있다.
근래 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 최근 디스플레이 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다.
그러나 이러한 종래의 디스플레이 장치 및 그 제조 방법에는, 패드부의 표면이 일부 손상되어 패드부 표면의 구리(Cu) 침식 발생이라는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 패드부를 노출하는 개구를 화소 전극을 형성하기 위한 식각 공정 이후에 형성하여 패드부 표면을 보호하고, 패드부의 표면 손상을 방지하는 디스플레이 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판; 상기 표시 영역에 대응하는 상기 기판 상에 배치되는 박막트랜지스터; 상기 주변 영역에 대응하는 상기 기판 상에 배치되는 패드부; 상기 박막트랜지스터 및 상기 패드부 상에 배치되고, 상기 패드부의 상면을 노출하는 개구를 갖는 무기 절연층; 및 상기 무기 절연층 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결되며, 화소 전극, 중간층 및 대향 전극을 포함하는 발광 소자;를 구비하는, 디스플레이 장치가 제공된다.
일 예에 따르면, 일 방향을 따르는 상기 패드부의 상면의 너비는 상기 개구의 너비보다 작거나 동일할 수 있다.
일 예에 따르면, 상기 패드부는 패드 전극 및 상기 패드 전극 상에 배치된 패드 보호층을 포함하고, 상기 개구에 의해 상기 패드 보호층의 상면이 노출될 수 있다.
일 예에 따르면, 일 방향을 따르는 상기 패드 보호층의 상면의 너비는 상기 개구의 너비보다 작거나 동일할 수 있다.
일 예에 따르면, 상기 패드 전극의 측면과 상기 패드 보호층의 측면은 일치할 수 있다.
일 예에 따르면, 상기 개구에 의해 상기 패드 전극의 측면이 일부 노출될 수 있다.
일 예에 따르면, 상기 박막트랜지스터 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결된 전극층을 더 포함하고, 상기 무기 절연층은 상기 전극층의 일부를 노출하는 제1 콘택홀을 더 가질 수 있다.
일 예에 따르면, 상기 무기 절연층 상에 배치되고, 상기 제1 콘택홀에 대응하는 제2 콘택홀을 갖는 절연층; 및 상기 화소 전극을 사이에 두고 상기 절연층 상에 배치되는 화소 정의막;을 더 포함하고, 상기 화소 전극은 상기 제1 콘택홀 및 상기 제2 콘택홀을 통해 상기 전극층과 전기적으로 연결될 수 있다.
일 예에 따르면, 상기 주변 영역에 인접한 상기 절연층의 측면과 상기 화소 정의막의 측면은 일치할 수 있다.
일 예에 따르면, 상기 절연층은 제1 부분 및 상기 제1 부분으로부터 상기 주변 영역 측으로 연장된 제2 부분을 포함하고, 상기 절연층의 상면은 상기 제1 부분과 상기 제2 부분 사이의 단차를 가질 수 있다.
일 예에 따르면, 상기 기판으로부터 상기 제1 부분의 상면까지의 수직거리는 상기 기판으로부터 상기 제2 부분의 상면까지의 수직거리보다 멀 수 있다.
일 예에 따르면, 상기 주변 영역에 대응하여 배치되고, 제1 주변 절연층 및 상기 제1 주변 절연층에 대응하여 배치된 제2 주변 절연층을 포함하는 댐부를 더 포함할 수 있다.
일 예에 따르면, 상기 제1 주변 절연층의 측면과 상기 제2 주변 절연층의 측면은 일치할 수 있다.
본 발명의 다른 관점에 따르면, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함한 기판을 준비하는 단계; 상기 표시 영역 상에 박막트랜지스터를 형성하는 단계; 상기 주변 영역 상에 패드부를 형성하는 단계; 상기 패드부 상에 무기 절연층을 형성하는 단계; 상기 무기 절연층 상에, 상기 패드부 상의 상기 무기 절연층의 적어도 일부를 노출하는 제1 개구를 갖는 예비 화소 정의막을 형성하는 단계; 및 상기 예비 화소 정의막을 이용하여 상기 제1 개구에 의해 노출된 상기 무기 절연층의 제1 부분을 식각하는 단계;를 포함하는, 디스플레이 장치의 제조 방법이 제공된다.
일 예에 따르면, 상기 패드부를 형성하는 단계는, 상기 주변 영역 상에 패드 전극을 형성하는 단계; 및 상기 패드 전극 상에 패드 보호층을 형성하는 단계;를 포함할 수 있다.
일 예에 따르면, 상기 무기 절연층의 제1 부분을 식각하는 단계는 상기 패드 보호층의 상면을 노출시키는 단계일 수 있다.
일 예에 따르면, 상기 주변 영역에 대응하는 상기 예비 화소 정의막을 제거하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 박막트랜지스터 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결되는 전극층을 형성하는 단계; 상기 전극층과 상기 예비 화소 정의막 사이에 개재되고, 상기 전극층의 일부분에 대응하는 제1 콘택홀을 갖는 예비 절연층을 형성하는 단계; 및 상기 예비 절연층을 이용하여 상기 제1 콘택홀에 대응하는 상기 무기 절연층의 제2 부분을 식각하는 단계;를 더 포함할 수 있다.
일 예에 따르면, 상기 주변 영역에 대응하는 상기 예비 절연층을 제거하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 주변 영역에 대응하는 상기 예비 화소 정의막을 제거하는 단계를 더 포함하고, 상기 주변 영역에 대응하는 상기 예비 화소 정의막을 제거하는 단계와 상기 주변 영역에 대응하는 상기 예비 절연층을 제거하는 단계는 동시에 이루어질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 패드부를 노출하는 개구를 화소 전극을 형성하기 위한 식각 공정 이후에 형성하여 패드부 표면을 보호하고, 패드부의 표면 손상을 방지하는 디스플레이 장치 및 그 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 6a 내지 도 6j는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 표시하는 표시 영역(DA)과 표시 영역(DA) 주변에 배치되는 주변 영역(PA)을 포함한다. 디스플레이 장치(1)는 표시 영역(DA)에서 방출되는 빛을 이용하여 외부로 이미지를 제공할 수 있다. 물론 디스플레이 장치(1)는 기판(100)을 포함하기에, 기판(100)이 그러한 표시 영역(DA) 및 주변 영역(PA)을 갖는다고 할 수도 있다.
기판(100)은 유리, 금속 또는 플라스틱 등 다양한 소재로 구성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 소재를 포함할 수 있다. 여기서, 플렉서블 소재란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판(100)은 초박형 유리, 금속 또는 플라스틱으로 구성될 수 있다.
기판(100)의 표시 영역(DA)에는 유기 발광 다이오드(organic light-emitting diode, OLED)와 같은 다양한 표시 요소(display element)를 구비한 화소(PX)들이 배치될 수 있다. 화소(PX)는 복수로 구성되며, 복수의 화소(PX)는 스트라이프 배열, 펜타일 배열, 모자이크 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다.
표시 영역(DA)을 평면 형상으로 볼 때, 상기 표시 영역(DA)는 도 1과 같이 직사각형 형상으로 구비될 수 있다. 또 다른 실시예로, 표시 영역(DA)은 삼각형, 오각형, 육각형 등의 다각형 형상이나 원형 형상, 타원형 형상, 비정형 형상 등으로 구비될 수 있다.
기판(100)의 주변 영역(PA)은 표시 영역(DA) 주변에 배치되는 영역으로, 화상이 표시되지 않는 영역일 수 있다. 주변 영역(PA)은 표시 영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변 영역(PA)에는 표시 영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들, 인쇄 회로 기판이나 드라이버 IC칩이 부착되는 패드부(PAD)가 위치할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 2를 참조하면, 각 화소(PX)는 스캔 라인(SL) 및 데이터 라인(DL)에 연결된 화소 회로(PC) 및 화소 회로(PC)에 연결된 유기 발광 다이오드(OLED)를 포함한다.
화소 회로(PC)는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔 라인(SL) 및 데이터 라인(DL)에 연결되며, 스캔 라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터 라인(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동 전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동 전압선(PL)에 공급되는 구동 전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동 전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동 전압선(PL)으로부터 유기 발광 다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기 발광 다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2에서는 화소 회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소 회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소 회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 디스플레이 장치(1, 도 1 참조)는 표시 유닛(DU)과 표시 유닛(DU)에 대향하여 배치된 컬러 필터 유닛(CU)을 포함한다. 표시 유닛(DU)은 기판(100, 이하 하부 기판으로 지칭함) 상에 배치된 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 각각 하부 기판(100) 상에서 서로 다른 색을 발광하는 화소일 수 있다. 예컨대, 제1 화소(PX1)는 적색 광(Lr)을 발광할 수 있고, 제2 화소(PX2)는 녹색 광(Lg)을 발광할 수 있으며, 제3 화소(PX3)는 청색 광(Lb)을 발광할 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 각각 유기 발광 다이오드(OLED)를 포함하는 제1 발광 소자(300a), 제2 발광 소자(300b) 및 제3 발광 소자(300c)를 구비할 수 있다. 일 실시예로, 제1 발광 소자(300a), 제2 발광 소자(300b) 및 제3 발광 소자(300c)는 청색 광을 발광할 수 있다. 다른 실시예로, 제1 발광 소자(300a), 제2 발광 소자(300b) 및 제3 발광 소자(300c)는 각각 적색 광(Lr), 녹색 광(Lg) 및 청색 광(Lb)을 발광할 수도 있다.
컬러 필터 유닛(CU)은 필터부들(500a, 500b, 500c)을 포함할 수 있다. 제1 발광 소자(300a), 제2 발광 소자(300b) 및 제3 발광 소자(300c)에서 발광한 광은 필터부들(500a, 500b, 500c)을 통과하여 각각 적색 광(Lr), 녹색 광(Lg), 청색 광(Lb)으로 방출될 수 있다.
필터부들(500a, 500b, 500c)은 상부 기판(200)에 바로 위치할 수 있다. 필터부들(500a, 500b, 500c)은 각각 후술할 도 13의 제1 양자점층(220a) 및 제1 필터층(210a), 제2 양자점층(220b) 및 제2 필터층(210b), 투과층(220c) 및 제3 필터층(210c)을 포함할 수 있다.
이때, '상부 기판(200)에 바로 위치'한다고 함은 상부 기판(200) 상에 제1 필터층(210a), 제2 필터층(210b) 및 제3 필터층(210c)을 직접 형성하여 컬러 필터 유닛(CU)을 제작하는 것을 의미할 수 있다. 그 후, 제1 필터층(210a), 제2 필터층(210b) 및 제3 필터층(210c) 각각이 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)와 마주보도록 하여 표시 유닛(DU)과 컬러 필터 유닛(CU)을 접합시킬 수 있다.
도 3에서는 접착층(ADH)을 통해 표시 유닛(DU)과 컬러 필터 유닛(CU)을 접합시킨 것을 도시한다. 접착층(ADH)은 예컨대 OCA(Optical Clear Adhesive)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 다른 실시예로, 접착층(ADH)은 생략될 수도 있다.
도 4a는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4a를 참조하면, 디스플레이 장치(1, 도 1 참조)는 표시 영역(DA)에 대응하는 기판(100) 상에 배치되는 박막트랜지스터(TFT) 및 주변 영역(PA)에 대응하는 기판(100) 상에 배치되는 패드부(PAD)를 포함한다.
디스플레이 장치(1)는 박막트랜지스터(TFT) 상에 배치되며 패드부(PAD)를 노출시키는 절연층으로서 평탄화층(117)을 포함하고, 평탄화층(117) 상에 배치되는 화소 정의막(119)을 포함한다. 이 때, 주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 측면은 일치할 수 있다. 이는 주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 측면이 동일 면 상에 위치하는 것을 의미할 수 있다. 주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 측면은 동일 식각 공정에 의해 형성된 동일 면의 식각면일 수 있다.
이하, 도 4a를 참조하여 디스플레이 장치(1)에 포함된 구성을 적층 구조에 따라 보다 구체적으로 설명한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다.
기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 반도체층(A)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 반도체층(A)이 배치될 수 있다. 반도체층(A)은 산화물 반도체 물질을 포함할 수 있다. 반도체층(A)은 예컨대, 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
일 예로, 반도체층(A)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 산화물 반도체는 넓은 밴드갭(band gap, 약 3.1eV), 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않아 저주파 구동 시에도 전압 강하에 따른 휘도 변화가 크지 않은 장점이 있다.
반도체층(A)은 채널 영역(C)과 채널 영역(C)의 일 측 및 타 측에 각각 배치된 소스 영역(S)과 드레인 영역(D)을 포함할 수 있다. 반도체층(A)은 단층 또는 다층으로 구성될 수 있다.
기판(100)과 버퍼층(111) 사이에는 도전층(BML)이 배치될 수 있다. 도전층(BML)은 반도체층(A)의 채널 영역(C)에 중첩되도록 배치될 수 있다. 도전층(BML)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 도전층(BML)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
도전층(BML)은 산화물 반도체 물질을 포함하는 반도체층(A)과 중첩되도록 배치될 수 있다. 산화물 반도체 물질을 포함하는 반도체층(A)은 광에 취약한 특성을 갖기 때문에, 도전층(BML)은 기판(100) 측에서 입사되는 외부 광에 의해 반도체층(A)에 포토커런트가 유발되어 산화물 반도체 물질을 포함하는 박막트랜지스터(TFT)의 소자 특성이 변화하는 것을 방지할 수 있다. 또한, 도전층(BML)은 드레인 영역(D)에 연결될 수 있다. 도 4a에서는 도전층(BML)이 드레인 영역(D)에 연결되는 것으로 도시하고 있으나, 도전층(BML)은 소스 영역(S)에 연결될 수도 있다.
반도체층(A) 상에는 게이트 절연층(113)이 배치될 수 있다. 게이트 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
도 4a에 도시된 것처럼, 게이트 절연층(113)은 반도체층(A)의 일부와 중첩되도록 패터닝될 수 있다. 즉, 게이트 절연층(113)은 소스 영역(S)과 드레인 영역(D)을 노출시키도록 패터닝될 수 있다.
게이트 절연층(113)과 반도체층(A)이 중첩되는 영역은 채널 영역(C)으로 이해될 수 있다. 소스 영역(S)과 드레인 영역(D)은 플라즈마 처리 등에 의한 도체화 과정을 거치는데, 이때 반도체층(A)에서 게이트 절연층(113)과 중첩된 부분(즉, 채널 영역(C))은 플라즈마 처리에 노출되지 않아 소스 영역(S)과 드레인 영역(D)과는 다른 성질을 갖게 된다. 즉, 반도체층(A)에 플라즈마 처리 시 게이트 절연층(113) 상부에 위치하는 게이트 전극(G)을 셀프 얼라인(self align) 마스크로 사용함으로써, 게이트 절연층(113)과 중첩하는 위치에 플라즈마 처리되지 않는 채널 영역(C)이 형성되고, 채널 영역(C)의 양측에는 각각 플라즈마 처리된 소스 영역(S)과 드레인 영역(D)이 형성될 수 있다.
다른 실시예로, 게이트 절연층(113)은 반도체층(A)의 일부와 중첩되도록 패터닝되지 않고, 반도체층(A)을 덮도록 기판(100) 전면(全面)에 배치될 수도 있다.
게이트 절연층(113) 상에는 반도체층(A)과 적어도 일부 중첩되도록 게이트 전극(G)이 배치될 수 있다. 또한, 게이트 절연층(113) 상에는 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 보조 패드 전극(SPE)이 배치될 수 있다. 게이트 전극(G), 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 보조 패드 전극(SPE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
일 실시예에 있어서, 스토리지 커패시터(Cst)는 제1 전극(CE1) 및 제2 전극(CE2)로 구비되며, 도 4a에 도시한 바와 같이 박막트랜지스터(TFT)와 중첩되지 않고, 따로 존재할 수 있다. 이와 다르게 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 예컨대, 박막트랜지스터(TFT)의 게이트 전극(G)은 스토리지 커패시터(Cst)의 제1 전극(CE1)으로의 기능을 수행할 수 있다.
반도체층(A), 게이트 전극(G), 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 보조 패드 전극(SPE)을 덮도록 층간 절연층(115)이 구비될 수 있다. 층간 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간 절연층(115) 상부에는 전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE) 등이 배치될 수 있다. 전극층(E)은 소스 전극, 드레인 전극, 데이터 라인 등일 수 있다.
전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 다른 예로, 전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)은 Ti/Cu의 다층 구조로 이루어질 수 있다.
전극층(E)은 콘택홀을 통해서 반도체층(A)의 소스 영역(S) 또는 드레인 영역(D)에 접속될 수 있다. 또한, 버퍼층(111) 및 층간 절연층(115)에 형성된 콘택홀을 통해서 도전층(BML)과 반도체층(A)의 소스 영역(S) 또는 드레인 영역(D)은 연결될 수 있다.
스토리지 커패시터(Cst)의 제2 전극(CE2)은 층간 절연층(115)을 사이에 두고 제1 전극(CE1)과 중첩하며, 커패시턴스를 형성한다. 이 경우, 층간 절연층(115)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
패드 전극(PE)은 층간 절연층(115)에 형성된 콘택홀을 통해서 보조 패드 전극(SPE)에 접속될 수 있다. 도 4a에서는 패드 전극(PE)과 보조 패드 전극(SPE)을 연결하는 콘택홀을 3개로 도시하고 있으나, 그 이상 또는 그 이하일 수도 있다. 또한, 도 4a에서는 보조 패드 전극(SPE)을 도시하고 있으나, 보조 패드 전극(SPE)은 생략될 수 있다.
전극층(E) 및 스토리지 커패시터(Cst)의 제2 전극(CE2) 상에 전극 보호층(EPL)이 배치되고, 패드 전극(PE) 상에는 패드 보호층(PPL)이 배치될 수 있다.
전극 보호층(EPL) 및 패드 보호층(PPL)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)은 전극 보호층(EPL) 및 패드 보호층(PPL)과 함께 패터닝될 수 있다. 이를 통해 전극 보호층(EPL) 및 패드 보호층(PPL)을 패터닝하기 위한 별도의 마스크가 필요하지 않으므로 마스크 수가 감소할 수 있다.
패드 전극(PE)과 패드 보호층(PPL)은 함께 패터닝될 수 있으므로, 패드 전극(PE)의 측면과 패드 보호층(PPL)의 측면은 일치할 수 있다. 패드 전극(PE)과 패드 보호층(PPL)은 동일한 식각 공정에 의해 동시에 형성될 수 있으며, 동일 식각면을 포함할 수 있다. 패드 전극(PE)의 측면과 패드 보호층(PPL)의 측면은 동일 식각면 상에 위치할 수 있다. 패드 전극(PE)과 패드 보호층(PPL)을 예로 들어 설명하였으나, 전극층(E)과 전극 보호층(EPL), 스토리지 커패시터(Cst)의 제2 전극(CE2)과 전극 보호층(EPL)도 동일하게 적용될 수 있다.
전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)은 무기 절연층(이하, 무기 보호층)(PVX)으로 커버될 수 있다. 무기 보호층(PVX)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 또한, 무기 보호층(PVX)은 질화실리콘(SiNX)과 산화실리콘(SiOX)의 단일막 또는 다층막일 수 있다. 무기 보호층(PVX)은 층간 절연층(115) 상에 배치된 일부 배선들을 커버하여 보호하기 위해 도입된 것일 수 있다.
무기 보호층(PVX)은 박막트랜지스터(TFT)와 화소 전극(310)을 연결하기 위한 제1 콘택홀(CNT1) 및 패드부(PAD)를 노출하는 개구(OP)를 포함할 수 있다.
일 방향을 따르는 패드부(PAD)의 상면의 너비(W1)는 개구(OP)의 너비(W2)와 동일할 수 있다. 구체적으로, 일 방향을 따르는 패드 보호층(PPL)의 상면의 너비(W1)는 개구(OP)의 너비(W2)와 동일할 수 있다. 무기 보호층(PVX)에 형성된 개구(OP)에 의해 패드 보호층(PPL)의 상면이 노출될 수 있다. 도 4a에 도시된 것처럼, 개구(OP)에 의해 패드 보호층(PPL)의 상면이 전부 노출될 수 있다.
도 1에서 서술한 바와 같이 패드부(PAD)는 인쇄 회로 기판이나 드라이버 IC칩이 부착될 수 있다. 이러한 경우, 패드부(PAD)와 인쇄 회로 기판이나 드라이버 IC칩의 접촉 너비는 무기 보호층(PVX)에 형성된 개구(OP)의 크기에 따라 가변할 수 있다. 도 4a에 도시된 것처럼, 개구(OP)에 의해 패드 보호층(PPL)의 상면이 전부 노출되는 경우, 패드부(PAD)와 인쇄 회로 기판이나 드라이버 IC칩이 접촉될 수 있는 면적이 최대가 될 수 있다. 따라서, 패드부(PAD)와 인쇄 회로 기판이나 드라이버 IC칩의 접촉 불량이 감소할 수 있으며, 디스플레이 장치(1) 구동 시 불량 발생의 위험이 감소할 수 있다.
전극층(E) 및 스토리지 커패시터(Cst)의 제2 전극(CE2)을 덮도록 평탄화층(117)이 배치되며, 평탄화층(117)은 박막트랜지스터(TFT)와 화소 전극(310)을 연결하기 위한 제2 콘택홀을 포함할 수 있다.
평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
평탄화층(117)은 패드부(PAD)를 노출하도록 배치될 수 있다. 즉, 평탄화층(117)은 주변 영역(PA)에 배치되지 않으며, 패드부(PAD)와 중첩되지 않을 수 있다.
비교예로, 디스플레이 패널 외곽 영역에 평탄화층이 잔존하여 배치될 수 있다. 이러한 경우, 디스플레이 외곽부의 잔류된 평탄화층은 외부로부터의 투습 경로로 작용할 수 있으며, 발광 소자 열화 등의 신뢰성 문제를 유발할 위험이 있다.
평탄화층(117) 상에는 발광 소자(300)가 배치된다. 발광 소자(300)는 화소 전극(310), 유기 발광층을 포함하는 중간층(320) 및 대향 전극(330)을 포함한다.
화소 전극(310)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소 전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 도 4a에 도시된 것처럼, 화소 전극(310)은 삼중막을 가질 수 있다. 일 예로, 화소 전극(310)의 삼중막은 ITO/Ag/ITO로 구비될 수 있다.
평탄화층(117) 상에는 화소 정의막(119)이 배치될 수 있다. 화소 정의막(119)은 화소 전극(310)의 가장자리를 덮으며 화소 전극(310)의 일부를 노출하는 개구를 가질 수 있다. 화소 정의막(119)은 화소 전극(310)의 가장자리와 화소 전극(310) 상부의 대향 전극(330)의 사이의 거리를 증가시킴으로써 화소 전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
일 실시예에 있어서, 도 4a에 도시된 것처럼, 평탄화층(117)과 화소 정의막(119)은 동일 식각면(s)을 가질 수 있다. 도 6i 및 도 6j에서 후술할 바와 같이 평탄화층(117)과 화소 정의막(119)은 동일한 식각 공정에 의해 동시에 형성될 수 있으며, 동일 식각면(s)을 포함할 수 있다.
주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 외측면은 동일 식각면(s) 상에 위치할 수 있다. 다른 말로, 주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 외측면은 동일 면상에 위치할 수 있다. 또 다른 말로, 주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 외측면은 단차 없이 형성될 수 있으며, 경계 없이 형성될 수 있다. 주변 영역(PA)에 인접한 평탄화층(117)의 측면과 화소 정의막(119)의 외측면은 일치할 수 있다.
중간층(320)은 화소 정의막(119)에 의해 형성된 개구 내에 배치되며, 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
대향 전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(330)은 표시 영역(DA)에 걸쳐 배치되며, 중간층(320)과 화소 정의막(119)의 상부에 배치될 수 있다. 대향 전극(330)은 복수의 발광 소자(300)들에 있어서 일체(一體)로 형성되어 복수의 화소 전극(310)에 대응할 수 있다.
이러한 유기 발광 소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 도 8에서 후술할 바와 같이 박막봉지층(400)이 유기 발광 소자를 덮어 이들을 보호하도록 할 수 있다. 박막봉지층(400)은 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함할 수 있다.
도 4b 및 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 4b 및 도 5에 있어서, 도 4a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다. 도 4b는 도 4a의 변형 실시예로, 평탄화층(117)의 구조에서 차이가 있다. 또한, 도 5는 도 4a의 변형 실시예로, 무기 보호층(PVX)의 구조에서 차이가 있다. 이하에서는 중복되는 내용은 도 4a의 설명으로 갈음하고 차이점을 위주로 설명한다.
도 4b를 참조하면, 평탄화층(117)은 박막트랜지스터(TFT) 상에 배치된 제1 부분(117a)과 제1 부분(117a)으로부터 주변 영역(PA) 측으로 연장된 제2 부분(117b)을 포함할 수 있다. 이 때, 평탄화층(117)의 상면은 제1 부분(117a)과 제2 부분(117b) 사이의 단차(ST)를 가질 수 있다.
기판(100)의 상면으로부터 제1 부분(117a)의 상면까지의 수직거리(d1)와 기판(100)의 상면으로부터 제2 부분(117b)의 상면까지의 수직거리(d2)는 상이할 수 있다. 일 예로, 도 4b에 도시된 것처럼, 기판(100)의 상면으로부터 제1 부분(117a)의 상면까지의 수직거리(d1)는 기판(100)의 상면으로부터 제2 부분(117b)의 상면까지의 수직거리(d2)보다 멀 수 있다.
평탄화층(117)의 제1 부분(117a)과 화소 정의막(119)은 동일 식각면을 가질 수 있다. 도 7c 및 도 7d에서 후술할 바와 같이 평탄화층(117)의 제1 부분(117a)과 화소 정의막(119)은 동일한 식각 공정에 의해 동시에 형성될 수 있으며, 동일 식각면을 포함할 수 있다.
주변 영역(PA)에 인접한 평탄화층(117)의 제1 부분(117a)의 측면과 화소 정의막(119)의 외측면은 동일 식각면 상에 위치할 수 있다. 다른 말로, 주변 영역(PA)에 인접한 평탄화층(117)의 제1 부분(117a)의 측면과 화소 정의막(119)의 외측면은 동일 면상에 위치할 수 있다. 또 다른 말로, 주변 영역(PA)에 인접한 평탄화층(117)의 제1 부분(117a)의 측면과 화소 정의막(119)의 외측면은 단차 없이 형성될 수 있으며, 경계 없이 형성될 수 있다. 주변 영역(PA)에 인접한 평탄화층(117)의 제1 부분(117a)의 측면과 화소 정의막(119)의 외측면은 일치할 수 있다.
도 5를 참조하면, 일 방향을 따르는 패드부(PAD)의 상면의 너비(W1)는 개구(OP)의 너비(W3)보다 작을 수 있다. 구체적으로, 일 방향을 따르는 패드 보호층(PPL)의 상면의 너비(W1)는 개구(OP)의 너비(W3)보다 작을 수 있다.
무기 보호층(PVX)에 형성된 개구(OP)에 의해 패드 보호층(PPL)의 상면 및 패드 보호층(PPL)의 측면이 노출될 수 있다. 도 5에 도시된 것처럼, 개구(OP)에 의해 패드 보호층(PPL)의 상면 및 측면이 전부 노출될 수 있다. 또한, 개구(OP)에 의해 패드 전극(PE)의 측면이 일부 노출될 수 있다.
도 1에서 서술한 바와 같이 패드부(PAD)는 인쇄 회로 기판이나 드라이버 IC칩이 부착될 수 있다. 이러한 경우, 패드부(PAD)와 인쇄 회로 기판이나 드라이버 IC칩의 접촉 너비는 무기 보호층(PVX)에 형성된 개구(OP)의 크기에 따라 가변할 수 있다. 도 5에 도시된 것처럼, 개구(OP)에 의해 패드 보호층(PPL)의 상면 및 측면이 전부 노출되는 경우, 패드부(PAD)와 인쇄 회로 기판이나 드라이버 IC칩이 접촉될 수 있는 면적이 최대가 될 수 있다. 따라서, 패드부(PAD)와 인쇄 회로 기판이나 드라이버 IC칩의 접촉 불량이 감소할 수 있으며, 디스플레이 장치(1) 구동 시 불량 발생의 위험이 감소할 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조 방법 역시 본 발명의 범위에 속한다고 할 것이다.
도 6a 내지 도 6j는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 단면도들이다. 도 6a 내지 도 6j에 있어서, 도 4a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 6a를 참조하면, 먼저 기판(100) 상에 도전층(BML), 버퍼층(111), 반도체층(A), 게이트 절연층(113), 게이트 전극(G), 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 제2 전극(CE2), 보조 패드 전극(SPE), 층간 절연층(115), 전극층(E), 패드 전극(PE), 전극 보호층(EPL), 패드 보호층(PPL) 및 무기 보호층(PVX)을 순차적으로 형성한다.
도전층(BML)은 예비-도전층(미도시)을 패터닝하여 형성할 수 있다. 예비-도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
버퍼층(111)은 실리콘산화물(SiO2) 또는 질화실리콘(SiNX)으로 구비될 수 있으며, 화학기상증착법(Chemical Vapor Deposition, CVD), 스퍼터링(sputtering) 등의 증착 방법에 의하여 형성할 수 있다.
버퍼층(111) 상에는 반도체층(A)이 배치될 수 있다. 반도체층(A)은 예비-반도체층(미도시)을 패터닝하여 형성할 수 있다. 예비-반도체층은 산화물 반도체로 형성될 수 있으며, 화학기상증착법으로 증착될 수 있다.
반도체층(A) 상에 게이트 절연층(113) 및 게이트 전극(G)이 배치되며, 버퍼층(111) 상에 게이트 절연층(113), 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 보조 패드 전극(SPE)이 배치될 수 있다.
게이트 절연층(113), 게이트 전극(G), 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 보조 패드 전극(SPE)은 예비-게이트 절연층(미도시) 및 예비-금속층(미도시)을 패터닝하여 형성할 수 있다.
예비-게이트 절연층은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등으로 구비될 수 있고, 화학기상증착법(Chemical Vapor Deposition: CVD), 스퍼터링(sputtering) 등의 증착 방법에 의하여 형성할 수 있으며, 이를 한정하지 않는다.
예비-금속층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 구비될 수 있고, 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있으며, 이를 한정하지 않는다.
예비-게이트 절연층을 패터닝 시 플라즈마 처리를 하며 게이트 전극(G)과 중첩되지 않고 노출된 반도체층(A)의 일부분은 플라즈마 처리에 의한 도체화 과정을 거치게 된다. 그 결과 플라즈마 처리 시 노출된 소스 영역(S)과 드레인 영역(D)은 도체화되며, 게이트 전극(G)과 중첩된 채널 영역(C)은 소스 영역(S) 및 드레인 영역(D)과는 다른 성질을 갖게 된다.
게이트 전극(G), 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 보조 패드 전극(SPE) 상에 층간 절연층(115)을 형성한다. 층간 절연층(115)을 형성한 뒤, 층간 절연층(115)을 관통하며 도전층(BML), 반도체층(A) 및 보조 패드 전극(SPE)의 일부를 각각 노출하는 콘택홀들을 형성한다.
층간 절연층(115) 상에 전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)을 형성한다. 또한, 전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE) 상에 전극 보호층(EPL) 및 패드 보호층(PPL)을 형성한다.
전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2), 패드 전극(PE), 전극 보호층(EPL) 및 패드 보호층(PPL)은 층간 절연층(115) 상면 전체에 예비-전극층(미도시) 및 예비-보호층(미도시)을 순차적으로 증착하고, 마스크 공정, 식각 공정을 통해서 형성될 수 있다. 즉, 전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE)은 전극 보호층(EPL) 및 패드 보호층(PPL)과 함께 패터닝될 수 있다. 이를 통해 전극 보호층(EPL) 및 패드 보호층(PPL)을 패터닝하기 위한 별도의 마스크가 필요하지 않으므로 마스크 수가 감소할 수 있다.
전극층(E), 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 패드 전극(PE) 상에 무기 보호층(PVX)을 형성한다. 무기 보호층(PVX)은 무기 재료로 이루어진 무기 절연막일 수 있으며, 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있으며, 이를 한정하지 않는다.
도 6b를 참조하면, 무기 보호층(PVX) 상에 평탄화 물질층(117')이 배치될 수 있다. 평탄화 물질층(117') 상에 제1 마스크(M1)를 배치할 수 있다. 제1 마스크(M1)는 영역별로 평탄화 물질층(117')에 가해지는 노광(light exposure)량을 조절할 수 있다. 예를 들면, 제1 마스크(M1)의 제4 영역(AR4)은 제1 마스크(M1)의 제2 영역(AR2)보다 평탄화 물질층(117')에 가해지는 노광량을 작게 조절할 수 있다. 일 예로, 제1 마스크(M1)는 하프톤 마스크(half-tone mask) 또는 슬릿 마스크(slit mask)일 수 있다. 일부 실시예에서, 제1 마스크(M1)의 제1 영역(AR1) 및 제3 영역(AR3)은 평탄화 물질층(117')에 노광이 되지 않도록 차폐할 수 있다.
제1 마스크(M1)를 통해 영역별로 상이한 노광량으로 평탄화 물질층(117')을 노광할 수 있으며, 현상 공정(developing)을 통해 평탄화 물질층(117')의 일부를 제거할 수 있다. 노광량에 따라 제거되는 평탄화 물질층(117')의 양이 상이하므로 영역별로 상이한 두께를 가진 예비 절연층(이하, 예비 평탄화층)(117p)을 한 번에 형성할 수 있다.
도 6c에 도시된 것처럼, 예비 평탄화층(117p)은 표시 영역(DA)에 대응하는 제1 예비 평탄화층(117pa) 및 주변 영역(PA)에 대응하는 제2 예비 평탄화층(117pb)을 포함할 수 있다. 제1 예비 평탄화층(117pa)의 두께는 제2 예비 평탄화층(117pb)의 두께보다 두꺼울 수 있다.
평탄화 물질층(117')의 일부를 제거하여 예비 평탄화층(117p)을 형성한 다음, 예비 평탄화층(117p)의 경화 건조 공정을 진행할 수 있다. 예비 평탄화층(117p)의 경화 건조 공정을 통해 무기 보호층(PVX)과의 접착도를 증가시킬 수 있다. 이 때, 경화 건조 공정은 열처리 공정을 포함할 수 있다.
도 6b에서는 평탄화 물질층(117')이 포지티브형 포토레지스트를 포함하는 것을 예로 들었으나, 평탄화 물질층(117')은 네거티브(negative)형 포토레지스트를 포함할 수도 있다. 이러한 경우, 평탄화 물질층(117')이 포지티브형 포토레지스트를 포함할 때와 반대로 평탄화 물질층(117')에 가해지는 노광량이 많을수록 현상 공정 후 잔존하는 예비 평탄화층(117p)의 두께가 두껍게 된다.
도 6c 및 도 6d를 참조하면, 패턴화된 예비 평탄화층(117p)을 이용하여 무기 보호층(PVX)에 전극층(E)을 일부 노출하는 콘택홀(CNT)을 형성한다. 콘택홀(CNT)은 무기 보호층(PVX)을 일부 식각하는 식각 공정을 통해 형성된다. 일 예로, 무기 보호층(PVX)을 일부 식각하는 식각 공정은 건식 식각(dry etch)일 수 있다. 도 6d에 도시하지는 않았지만 예비 평탄화층(117p)의 일부도 함께 제거되어 전반적으로 예비 평탄화층(117p)의 두께가 감소할 수도 있다.
도 6e를 참조하면, 예비 평탄화층(117p) 상에 화소 전극 물질층(310') 및 포토레지스트층(PR')을 순차적으로 형성한다.
포토레지스트층(PR')은 포지티브(Positive)형 포토레지스트를 포함할 수 있으며, 포토레지스트층(PR')은 포지티브형 포토레지스트액(미도시)을 화소 전극 물질층(310') 상에 스핀 코팅(Spin-coating), 스프레이 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다.
포토레지스트층(PR') 상에 제2 마스크(M2)를 배치할 수 있다. 제2 마스크(M2)는 영역별로 포토레지스트층(PR')에 가해지는 노광량을 조절할 수 있다. 예를 들면, 제2 마스크(M2)의 제2 영역(AR2)은 포토레지스트층(PR')에 노광이 되지 않도록 차폐할 수 있다. 제2 마스크(M2)의 제1 영역(AR1) 및 제3 영역(AR3)은 포토레지스트층(PR')에 노광이 되도록 차폐하지 않을 수 있다.
제2 마스크(M2)를 통해 제1 영역(AR1) 및 제3 영역(AR3)에 대응하는 포토레지스트층(PR')을 노광할 수 있으며, 현상 공정을 통해 포토레지스트층(PR')의 일부를 제거할 수 있으며, 도 6f에 도시된 것처럼 포토레지스트 패턴(PR)을 형성할 수 있다.
도 6e에서는 포토레지스트층(PR')이 포지티브형 포토레지스트를 포함하는 것을 예로 들었으나, 포토레지스트층(PR')은 네거티브형 포토레지스트를 포함할 수도 있다. 이러한 경우, 포토레지스트층(PR')이 포지티브형 포토레지스트를 포함할 때와 반대로 포토레지스트층(PR')에 노광이 되지 않은 부분이 현상 공정 후 제거되는 부분에 해당하게 된다.
도 6f 및 도 6g를 참조하면, 화소 전극 물질층(310') 상에 형성된 포토레지스트 패턴(PR)을 이용하여 화소 전극 물질층(310')을 식각하고, 화소 전극(310)을 형성한다. 즉, 화소 전극(310)은 화소 전극 물질층(310')을 증착하고, 마스크 공정, 식각 공정을 통해서 형성될 수 있다. 일 예로, 식각 공정은 습식 식각(wet etch)일 수 있다.
예비 평탄화층(117p) 및 무기 보호층(PVX)에는 전극층(E)을 일부 노출하는 콘택홀들이 형성된 바, 화소 전극(310)은 콘택홀들을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
비교예로, 화소 전극과 박막트랜지스터를 전기적으로 연결하는 콘택홀들을 형성할 때 패드부를 일부 노출하는 개구를 형성할 수 있다. 패드부를 일부 노출하는 개구를 형성한 다음, 화소 전극을 형성하기 위한 습식 식각을 진행할 수 있다. 이러한 경우, 개구에 의해 노출된 패드부가 습식 식각에 영향을 받아 패드부의 일부 표면이 갈라지거나(crack) 미세한 경계선(seam)이 형성될 수 있다. 패드부의 일부 표면이 손상될 수 있다. 패드부의 표면이 미세하게 갈라진 경우, 패드부를 구성하는 구리(Cu) 등이 침식을 발생하여 패드부의 접촉 불량을 야기할 수 있다.
다만, 도 6f에 도시된 것처럼, 화소 전극(310)을 형성하기 위한 식각 공정을 진행할 때 패드 보호층(PPL) 및 패드 전극(PE)이 예비 평탄화층(117p)에 의해 보호되므로 패드부(PAD)의 표면이 안전하게 보호될 수 있다. 따라서, 패드부(PAD)의 접촉 불량을 개선할 수 있다. 또한, 패드 보호층(PPL) 및 패드 전극(PE)이 예비 평탄화층(117p)에 의해 보호되므로, 화소 전극(310) 형성을 위한 식각 공정을 1차, 2차로 나누어 진행을 하던, 1차로만 진행하던 상관없이 패드부(PAD)가 보호될 수 있다.
도 6g를 참조하면, 화소 전극(310)을 형성한 다음, 화소 전극(310) 및 예비 평탄화층(117p) 상부에 화소 정의막 물질층(119')을 형성한다. 화소 정의막 물질층(119')은 포지티브(Positive)형 포토레지스트를 포함할 수 있으며, 화소 정의막 물질층(119')은 포지티브형 포토레지스트액을 화소 전극(310) 및 예비 평탄화층(117p) 상에 스핀 코팅(Spin-coating), 스프레이 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다.
화소 정의막 물질층(119') 상에 제3 마스크(M3)를 배치할 수 있다. 제3 마스크(M3)는 영역별로 화소 정의막 물질층(119')에 가해지는 노광량을 조절할 수 있다. 예를 들면, 제3 마스크(M3)의 제2 영역(AR2), 제4 영역(AR4) 및 제6 영역(AR6)은 제3 마스크(M3)의 제5 영역(AR5)보다 화소 정의막 물질층(119')에 가해지는 노광량을 작게 조절할 수 있다. 일 예로, 제3 마스크(M3)는 하프톤 마스크(half-tone mask) 또는 슬릿 마스크(slit mask)일 수 있다. 일부 실시예에서, 제3 마스크(M3)의 제1 영역(AR1) 및 제3 영역(AR3)은 화소 정의막 물질층(119')에 노광이 되지 않도록 차폐할 수 있다.
제3 마스크(M3)를 통해 영역별로 상이한 노광량으로 화소 정의막 물질층(119')을 노광할 수 있으며, 현상 공정을 통해 화소 정의막 물질층(119')의 일부를 제거할 수 있다. 노광량에 따라 제거되는 화소 정의막 물질층(119')의 양이 상이하므로 영역별로 상이한 두께를 가진 예비 화소 정의막(119p)을 한 번에 형성할 수 있다.
예를 들면, 도 6h에 도시된 것처럼, 예비 화소 정의막(119p)은 제1 예비 화소 정의막(119pa), 제1 예비 화소 정의막(119pa)에 둘러싸인 제2 예비 화소 정의막(119pb), 및 주변 영역(PA)에 대응하는 제3 예비 화소 정의막(119pc)을 포함할 수 있다.
이 때, 제2 예비 화소 정의막(119pb)은 후속 공정에서 화소 전극(310)의 표면을 보호하는 역할을 할 수 있다. 다른 예로, 제2 예비 화소 정의막(119pb)은 생략될 수 있다. 제3 마스크(M3)의 제2 영역(AR2)이 오픈되어 화소 정의막 물질층(119')에 최대 노광량이 가해져 제3 마스크(M3)의 제2 영역(AR2)에 대응하는 화소 정의막 물질층(119')이 전부 제거될 수 있다.
제1 예비 화소 정의막(119pa)은 제3 마스크(M3)의 제1 영역(AR1) 및 제3 영역(AR3)에 의해 화소 정의막 물질층(119')에 노광이 되지 않아 화소 정의막 물질층(119')이 제거되지 않은 부분에 해당한다. 제2 예비 화소 정의막(119pb)은 제3 마스크(M3)의 제2 영역(AR2)에 의해 화소 정의막 물질층(119')에 조절된 노광량이 가해져 화소 정의막 물질층(119')이 일부 제거된 부분에 해당한다. 제3 예비 화소 정의막(119pc)은 제3 마스크(M3)의 제4 영역(AR4) 및 제6 영역(AR6)에 의해 화소 정의막 물질층(119')에 조절된 노광량이 가해져 화소 정의막 물질층(119')이 일부 제거된 부분에 해당한다.
제1 예비 화소 정의막(119pa)의 두께는 제2 예비 화소 정의막(119pb)의 두께보다 두꺼울 수 있다. 제1 예비 화소 정의막(119pa)의 두께는 제3 예비 화소 정의막(119pc)의 두께보다 두꺼울 수 있다. 제2 예비 화소 정의막(119pb)의 두께와 제3 예비 화소 정의막(119pc)의 두께는 동일할 수도 있고, 상이할 수도 있다. 예를 들면, 도 6h에 도시된 것처럼, 제3 예비 화소 정의막(119pc)의 두께는 제2 예비 화소 정의막(119pb)의 두께보다 두꺼울 수 있다.
예비 화소 정의막(119p)은 패드부(PAD)에 대응하는 제1 개구(OP1)를 가질 수 있다. 제1 개구(OP1)는 제3 마스크(M3)의 제5 영역(AR5)에 의해 화소 정의막 물질층(119')에 최대의 노광량이 가해져 화소 정의막 물질층(119')이 전부 제거된 부분에 해당한다.
도 6g에서는 화소 정의막 물질층(119')이 포지티브형 포토레지스트를 포함하는 것을 예로 들었으나, 화소 정의막 물질층(119')은 네거티브형 포토레지스트를 포함할 수도 있다. 이러한 경우, 화소 정의막 물질층(119')이 포지티브형 포토레지스트를 포함할 때와 반대로 화소 정의막 물질층(119')에 가해지는 노광량이 많을수록 현상 공정 후 잔존하는 화소 정의막 물질층(119')의 두께가 두껍게 된다.
도 6h 및 도 6i를 참조하면, 패턴화된 예비 화소 정의막(119p)을 이용하여 예비 평탄화층(117p) 및 무기 보호층(PVX)에 패드부(PAD)의 상면을 노출하는 제2 개구(OP2) 및 제3 개구(OP3)를 각각 형성한다. 제2 개구(OP2) 및 제3 개구(OP3)는 예비 평탄화층(117p) 및 무기 보호층(PVX)을 일부 식각하는 식각 공정을 통해 형성된다. 일 예로, 예비 평탄화층(117p) 및 무기 보호층(PVX)을 일부 식각하는 식각 공정은 건식 식각(dry etch)일 수 있다. 도 6i에 도시하지는 않았지만 예비 화소 정의막(119p)의 일부도 함께 제거되어 전반적으로 예비 화소 정의막(119p)의 두께가 감소할 수도 있다.
도 6i 및 도 6j를 참조하면, 제2 예비 화소 정의막(119pb), 제3 예비 화소 정의막(119pc) 및 제2 예비 평탄화층(117pb)을 제거하는 식각 공정을 진행한다. 일 예로, 식각 공정은 건식 식각(dry etch)일 수 있다.
예비 평탄화층(117p)에서 제2 예비 평탄화층(117pb)을 제거하여 평탄화층(117)을 형성할 수 있다.
예비 화소 정의막(119p)에서 제2 예비 화소 정의막(119pb) 및 제3 예비 화소 정의막(119pc)을 제거하여 화소 정의막(119)을 형성할 수 있다. 제2 예비 화소 정의막(119pb)을 제거함으로써 화소 전극(310)의 일부가 노출될 수 있다. 화소 정의막(119)은 화소 전극(310)의 일부를 노출하는 개구를 가질 수 있다.
제2 예비 화소 정의막(119pb), 제3 예비 화소 정의막(119pc) 및 제2 예비 평탄화층(117pb)을 제거하는 식각 공정을 진행할 때, 제1 예비 화소 정의막(119pa)의 일부 및 제1 예비 평탄화층(117pa)의 일부도 함께 식각될 수 있다. 예를 들면, 도 6i에 도시된 것처럼, 가상의 면(s')에서 주변 영역(PA) 측에 위치한 제1 예비 화소 정의막(119pa)의 일부 및 제1 예비 평탄화층(117pa)의 일부는 함께 식각될 수 있다.
도 6j에 도시된 것처럼, 평탄화층(117)과 화소 정의막(119)은 동일 식각면(s)을 가질 수 있다. 주변 영역(PA)에 인접한 화소 정의막(119)의 외측면과 평탄화층(117)의 측면은 동일 식각면(s) 상에 위치할 수 있다. 여기서, 동일 식각면(s)은 도 6i에서 전술한 가상의 면(s')에 대응할 수 있다.
한편, 도 6i에 도시된 바와 같이 평탄화층(117)은 예비 화소 정의막(119p)을 식각 마스크로 이용하여 형성되므로, 평탄화층(117)의 평면 형상은 화소 정의막(119)의 평면 형상과 실질적으로 대응된다. 또한, 도 6j에 도시된 바와 같이, 주변 영역(PA)에 인접한 평탄화층(117)의 측벽과 화소 정의막(119)의 측벽 역시 서로 대응된다.
도 6j를 참조하면, 화소 전극(310) 상에 즉, 화소 정의막(119)의 개구 내부에 중간층(320)을 형성한다. 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(320)은 진공증착의 방법, 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
발광 소자(300)의 중간층(320)은 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(220)은 복수의 화소 전극(310) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소 전극(310)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
그 다음, 복수의 발광 소자(300)에 대응하도록 대향 전극(330)을 형성한다. 대향 전극(330)은 오픈 마스크를 통해서 기판(100)의 표시 영역(DA)을 덮도록 형성될 수 있다. 대향 전극(330)은 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성될 수 있다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법을 순차적으로 나타낸 단면도들이다. 도 7a 내지 도 7d는 도 6g 내지 도 6j의 변형 실시예로, 평탄화층(117)의 구조에서 차이가 있다. 이하에서는 중복되는 내용은 도 6g 내지 도 6j의 설명으로 갈음하고 차이점을 위주로 설명한다.
도 7a를 참조하면, 화소 전극(310)을 형성한 다음, 화소 전극(310) 및 예비 평탄화층(117p) 상부에 화소 정의막 물질층(119')을 형성한다. 화소 정의막 물질층(119')은 포지티브(Positive)형 포토레지스트를 포함할 수 있으며, 화소 정의막 물질층(119')은 포지티브형 포토레지스트액을 화소 전극(310) 및 예비 평탄화층(117p) 상에 스핀 코팅(Spin-coating), 스프레이 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다.
화소 정의막 물질층(119') 상에 제4 마스크(M4)를 배치할 수 있다. 제4 마스크(M4)는 영역별로 화소 정의막 물질층(119')에 가해지는 노광량을 조절할 수 있다. 일 예로, 제4 마스크(M4)는 하프톤 마스크(half-tone mask) 또는 슬릿 마스크(slit mask)일 수 있다. 일부 실시예에서, 제4 마스크(M4)의 제1 영역(AR1) 및 제3 영역(AR3)은 화소 정의막 물질층(119')에 노광이 되지 않도록 차폐할 수 있다.
제4 마스크(M4)를 통해 영역별로 상이한 노광량으로 화소 정의막 물질층(119')을 노광할 수 있으며, 현상 공정을 통해 화소 정의막 물질층(119')의 일부를 제거할 수 있다. 노광량에 따라 제거되는 화소 정의막 물질층(119')의 양이 상이하므로 영역별로 상이한 두께를 가진 예비 화소 정의막(119p)을 한 번에 형성할 수 있다.
예를 들면, 도 7b에 도시된 것처럼, 예비 화소 정의막(119p)은 제1 예비 화소 정의막(119pa), 제1 예비 화소 정의막(119pa)에 둘러싸인 제2 예비 화소 정의막(119pb), 및 주변 영역(PA)에 대응하는 제3 예비 화소 정의막(119pc)을 포함할 수 있다.
제1 예비 화소 정의막(119pa)의 두께는 제2 예비 화소 정의막(119pb)의 두께보다 두꺼울 수 있다. 제1 예비 화소 정의막(119pa)의 두께는 제3 예비 화소 정의막(119pc)의 두께보다 두꺼울 수 있다. 제2 예비 화소 정의막(119pb)의 두께와 제3 예비 화소 정의막(119pc)의 두께는 동일할 수도 있고, 상이할 수도 있다. 예를 들면, 도 7b에 도시된 것처럼, 제3 예비 화소 정의막(119pc)의 두께는 제2 예비 화소 정의막(119pb)의 두께보다 두꺼울 수 있다.
제1 예비 화소 정의막(119pa)과 제3 예비 화소 정의막(119pc)의 경계에는 단차(ST')가 형성될 수 있다. 예비 평탄화층(117p)에 의해 기판(100)의 상면으로부터 제1 예비 화소 정의막(119pa)의 상면까지의 거리와 기판(100)의 상면으로부터 제3 예비 화소 정의막(119pc)의 상면까지의 거리가 상이할 수 있으며, 제1 예비 화소 정의막(119pa)과 제3 예비 화소 정의막(119pc) 사이에 단차(ST')가 형성될 수 있다.
도 7b 및 도 7c를 참조하면, 패턴화된 예비 화소 정의막(119p)을 이용하여 예비 평탄화층(117p) 및 무기 보호층(PVX)에 패드부(PAD)의 상면을 노출하는 제2 개구(OP2) 및 제3 개구(OP3)를 각각 형성한다. 제2 개구(OP2) 및 제3 개구(OP3)는 예비 평탄화층(117p) 및 무기 보호층(PVX)을 일부 식각하는 식각 공정을 통해 형성된다. 일 예로, 예비 평탄화층(117p) 및 무기 보호층(PVX)을 일부 식각하는 식각 공정은 건식 식각(dry etch)일 수 있다. 도 7c에 도시하지는 않았지만 예비 화소 정의막(119p)의 일부도 함께 제거되어 전반적으로 예비 화소 정의막(119p)의 두께가 감소할 수도 있다.
도 7c 및 도 7d를 참조하면, 제2 예비 화소 정의막(119pb), 제3 예비 화소 정의막(119pc) 및 제2 예비 평탄화층(117pb)을 제거하는 식각 공정을 진행한다. 일 예로, 식각 공정은 건식 식각(dry etch)일 수 있다.
제2 예비 화소 정의막(119pb), 제3 예비 화소 정의막(119pc) 및 제2 예비 평탄화층(117pb)을 제거하는 식각 공정을 진행할 때, 제1 예비 화소 정의막(119pa)의 일부 및 제1 예비 평탄화층(117pa)의 일부도 함께 식각될 수 있다.
도 7d에 도시된 것처럼, 평탄화층(117)은 박막트랜지스터(TFT) 상에 배치된 제1 부분(117a)과 제1 부분(117a)으로부터 주변 영역(PA) 측으로 연장된 제2 부분(117b)을 포함할 수 있다. 이 때, 평탄화층(117)의 상면은 제1 부분(117a)과 제2 부분(117b) 사이의 단차(ST)를 가질 수 있다.
평탄화층(117)의 제1 부분(117a)과 화소 정의막(119)은 동일 식각면을 가질 수 있다. 주변 영역(PA)에 인접한 화소 정의막(119)의 외측면과 평탄화층(117)의 제1 부분(117a)의 측면은 일치할 수 있다.
도 7d를 참조하면, 화소 전극(310) 상에 즉, 화소 정의막(119)의 개구 내부에 중간층(320)을 형성한다. 발광 소자(300)의 중간층(320)은 유기 발광층을 포함할 수 있다. 그 다음, 복수의 발광 소자(300)에 대응하도록 대향 전극(330)을 형성한다. 대향 전극(330)은 오픈 마스크를 통해서 기판(100)의 표시 영역(DA)을 덮도록 형성될 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 8에 있어서, 도 4a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1, 도 1 참조)의 표시 영역(DA) 상에는 적어도 하나의 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)와 연결된 디스플레이 소자가 배치될 수 있다.
디스플레이 장치(1)의 표시 영역(DA)은 제1 내지 제3 화소(PX1, PX2, PX3)를 구비한다. 물론 이는 예시적인 것으로서, 디스플레이 장치(1)는 더 많은 화소들을 구비할 수 있다. 아울러 도 8에서는 제1 내지 제3 화소(PX1, PX2, PX3)가 서로 인접한 것처럼 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 즉, 제1 내지 제3 화소(PX1, PX2, PX3) 사이에는 다른 배선 등의 구성요소들이 개재될 수도 있다. 이에 따라 예컨대 제1 화소(PX1)와 제2 화소(PX2)는 서로 인접하여 위치한 화소들이 아닐 수 있다. 또한, 도 13에서 제1 내지 제3 화소(PX1, PX2, PX3)의 단면들은 동일한 방향에서의 단면들이 아닐 수 있다.
제1 내지 제3 화소(PX1, PX2, PX3)는 각각 발광 영역(EA)을 포함한다. 발광 영역(EA)은 빛이 생성되어 외부로 출사되는 영역일 수 있다. 발광 영역(EA) 사이에는 비발광 영역(NEA)이 배치되어, 상기 비발광 영역(NEA)에 의해서 발광 영역(EA)이 구분될 수 있다.
제1 내지 제3 화소(PX1, PX2, PX3)는 서로 다른 광을 구현할 수 있다. 예컨대, 제1 화소(PX1)는 적색 광을, 제2 화소(PX2)는 녹색 광을, 제3 화소(PX3)는 청색 광을 구현할 수 있다. 평면상에서 볼 때, 발광 영역(EA)은 다양한 다각형 또는 원형의 형상을 할 수 있으며, 스트라이프 배열, 펜타일 배열 등 다양한 배열을 할 수 있음은 물론이다.
한편, 디스플레이 장치(1)는, 발광 영역(EA)에 각각 대응하여 제1 양자점층(220a), 제2 양자점층(220b) 및 투과층(220c)을 구비할 수 있다. 제1 양자점층(220a), 제2 양자점층(220b) 및 투과층(220c)은 양자점(Quantum Dot)과 금속 나노 입자를 포함할 수 있다.
예컨대, 제1 화소(PX1)는 제1 양자점층(220a)을 포함하고, 제2 화소(PX2)는 제2 양자점층(220b)을 포함하고, 제3 화소(PX3)는 투과층(220c)을 포함할 수 있다.
본 실시예에서, 제1 양자점층(220a) 및 제2 양자점층(220b)에 포함된 양자점들의 평균 크기는 서로 상이할 수 있다.
이하, 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 대해서 도 8에 도시된 적층순서에 따라 구체적으로 설명하기로 한다.
기판(100, 이하 하부 기판으로 지칭함)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 하부 기판(100)과 버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다.
하부 기판(100) 상에는 도전층(BML)이 배치되고, 버퍼층(111) 상에는 반도체층(A)이 배치될 수 있다. 반도체층(A) 상에는 게이트 절연층(113)을 사이에 두고, 상기 반도체층(A)과 적어도 일부 중첩되도록 게이트 전극(G)이 배치될 수 있다.
게이트 전극(G)을 덮도록 층간 절연층(115)이 구비될 수 있다. 층간 절연층(115) 상부에는 소스 전극 및 드레인 전극 등이 배치될 수 있다.
소스 전극 및 드레인 전극 상에는 평탄화층(117)이 배치되며, 평탄화층(117) 상에 제1 내지 제3 발광 소자(300a, 300b, 300c)가 배치될 수 있다. 제1 내지 제3 발광 소자(300a, 300b, 300c)는 각각 화소 전극(310), 유기 발광층을 포함하는 중간층(320) 및 대향 전극(330)을 공통적으로 포함한다. 평탄화층(117) 상에는 화소 정의막(119)이 배치될 수 있다.
제1 내지 제3 발광 소자(300a, 300b, 300c)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 박막봉지층(400)으로 덮어 보호될 수 있다. 박막봉지층(400)은 표시 영역(DA)을 덮으며 표시 영역(DA) 외측까지 연장될 수 있다. 박막봉지층(400)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(400)은 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함할 수 있다.
제1 무기봉지층(410)은 대향 전극(330)을 덮으며, 산화규소, 질화규소, 및/또는 트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1 무기봉지층(410)과 대향 전극(330) 사이에 캡핑층 등의 다른 층들이 개재될 수도 있다. 제1 무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1 무기봉지층(410)을 덮으며, 제1 무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다.
박막봉지층(400)은 전술한 다층 구조를 통해 박막봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2 무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시 영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
상부 기판(200)은 하부 기판(100) 상부에 위치하며, 대향 전극(330)이 상부 기판(200)과 하부 기판(100) 사이에 개재되도록 한다. 상부 기판(200)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 상부 기판(200)이 플렉서블 또는 벤더블 특성을 갖는다면, 상부 기판(200)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 상부 기판(200)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
상부 기판(200)의 하부 기판(100) 방향의 하면 상에는 차광층(230)이 배치된다. 차광층(230)은 제1 내지 제3 발광 소자(300a, 300b, 300c)에 각각 대응하여 개구들을 포함하며, 상기 개구들 내에 각각 제1 내지 제3 필터층(210a, 210b, 210c)이 위치한다. 차광층(230)은 블랙 매트릭스로서 색선명도 및 콘트라스트를 향상시키기 위한 층일 수 있다. 차광층(230)은 흑색 안료, 흑색 염료 또는 흑색의 입자 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 차광층(230)은 Cr 또는 CrOX, Cr/CrOX, Cr/CrOX/CrNY, 수지(Carbon 안료, RGB 혼합안료), Graphite, Non-Cr계 등의 재료를 포함할 수 있다.
제1 필터층(210a)은 630nm 내지 780nm에 속하는 파장의 광만을 통과시키고, 제2 필터층(210b)은 495nm 내지 570nm에 속하는 파장의 광만을 통과시키며, 제3 필터층(210c)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시킬 수 있다. 제1 내지 제3 필터층(210a, 210b, 210c)은 디스플레이 장치(1)에 있어서 외광 반사를 줄이는 역할을 할 수 있다.
차광층(230) 상에는 제1 상부 절연층(240)이 배치된다. 제1 상부 절연층(240)은 제1 발광 소자(300a)에 대응하는 제1-1 개구(241a), 제2 발광 소자(300b)에 대응하는 제1-2 개구(241b) 및 제3 발광 소자(300c)에 대응하는 제1-3 개구(241c)를 포함한다. 제1-1 개구(241a) 내에 제1 양자점층(220a)이 위치하며, 제1-2 개구(241b) 내에는 제2 양자점층(220b)이 위치하고, 제1-3 개구(241c) 내에는 투과층(220c)이 위치한다. 제1 양자점층(220a) 및 제2 양자점층(220b)은 잉크젯 프린팅 방식으로 형성될 수 있다.
제1 상부 절연층(240)은 예컨대, 유기 물질을 포함할 수 있다. 경우에 따라, 제1 상부 절연층(240)이 차광층의 기능을 하도록 차광 물질을 포함할 수 있다. 차광 물질은 예컨대, 흑색 안료, 흑색 염료, 흑색의 입자 또는 금속 입자 중 적어도 하나를 포함할 수 있다. 일 실시예에 있어서, 제1 상부 절연층(240)은 청색일 수 있다.
제1 양자점층(220a)은 화소 전극(310) 상의 중간층(320)에서 생성된 제1 파장대역의 광을 제2 파장대역의 광으로 변환시킬 수 있다. 예컨대 화소 전극(310) 상의 중간층(320)에서 450nm 내지 495nm에 속하는 파장의 광이 생성되면, 제1 양자점층(220a)은 이 광을 630nm 내지 780nm에 속하는 파장의 광으로 변환시킬 수 있다. 이에 따라 제1 화소(PX1)에서는 630nm 내지 780nm에 속하는 파장의 광이 상부 기판(200)을 통해 외부로 방출된다.
제2 양자점층(220b)은 화소 전극(310) 상의 중간층(320)에서 생성된 제1 파장대역의 광을 제3 파장대역의 광으로 변환시킬 수 있다. 예컨대 화소 전극(310) 상의 중간층(320)에서 450nm 내지 495nm에 속하는 파장의 광이 생성되면, 제2 양자점층(220b)은 이 광을 495nm 내지 570nm에 속하는 파장의 광으로 변환시킬 수 있다. 이에 따라 제2 화소(PX2)에서는 495nm 내지 570nm에 속하는 파장의 광이 상부 기판(200)을 통해 외부로 방출된다.
제1 양자점층(220a)과 제2 양자점층(220b) 각각은 수지 내에 양자점들이 분산되어 있는 형태를 가질 수 있다. 양자점은 카드뮴설파이드(CdS), 카드늄텔레라이드(CdTe), 징크설파이드(ZnS) 또는 인듐포스파이드(InP) 등의 반도체 물질을 포함한다. 양자점은 그 크기가 수 나노미터일 수 있으며, 양자점의 사이즈에 따라 변환 후의 광의 파장이 달라지게 된다. 제1 양자점층(220a)과 제2 양자점층(220b)이 포함하는 수지는 투광성 물질이라면 어떤 것이든 사용 가능하다. 예컨대, 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 제1 양자점층(220a)과 제2 양자점층(220b) 형성용 물질로 이용할 수 있다.
제3 화소(PX3)에서는 중간층(320)에서 생성된 제1 파장의 광을, 파장 변환 없이 외부로 방출할 수 있다. 따라서 제3 화소(PX3)는 양자점층을 갖지 않을 수 있다. 이처럼 제1-3 개구(241c) 내에는 양자점층이 필요하지 않을 수 있기에, 투광성 수지로 형성된 투과층(220c)이 위치할 수 있다. 투과층(220c)은 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)를 포함할 수 있다. 물론 경우에 따라 도 8에 도시된 것과 달리 제1-3 개구(241c) 내에 투과층(220c)이 존재하지 않을 수도 있다.
이러한 본 실시예에 따른 디스플레이 장치는, 제1 화소(PX1)에서는 제2 파장대역의 광이 외부로 방출되고, 제2 화소(PX2)에서는 제3 파장대역의 광이 외부로 방출되며, 제3 화소(PX3)에서는 제1 파장대역의 광이 외부로 방출된다. 따라서 본 실시예에 따른 디스플레이 장치(1)는 풀컬러 이미지를 표시할 수 있다.
제1 상부 절연층(240) 상에는 제2 상부 절연층(250)이 배치된다. 제2 상부 절연층(250)은 제1-1 개구(241a)에 대응하는 제2-1 개구(251a), 제1-2 개구(241b)에 대응하는 제2-2 개구(251b) 및 제1-3 개구(241c)에 대응하는 제2-3 개구(251c)를 포함한다.
제1-1 개구(241a) 및 제1-2 개구(241b) 내에 각각 위치하는 제1 양자점층(220a) 및 제2 양자점층(220b)은 잉크젯 프린팅 방식으로 형성될 수 있으며, 제2-1 개구(251a) 및 제2-2 개구(251b)는 잉크젯 프린팅 시 노즐에 의해 분사된 잉크가 떨어져 이동하는 통로일 수 있다. 제2-1 개구(251a) 및 제2-2 개구(251b)를 포함하는 제2 상부 절연층(250)을 통해 이동한 잉크는 제1-1 개구(241a) 및 제1-2 개구(241b) 내에 각각 도달하게 되고, 제1 양자점층(220a) 및 제2 양자점층(220b)을 형성할 수 있다.
제2 상부 절연층(250)은 차광 물질을 포함할 수 있다. 예컨대, 차광 물질은 흑색 안료, 흑색 염료, 흑색의 입자 또는 금속 입자 중 적어도 하나를 포함할 수 있다. 또한, 일 실시예에 있어서, 제2 상부 절연층(250)은 청색일 수 있다. 상술한 바와 같이 제1 상부 절연층(240)도 차광 물질을 포함할 수 있으나, 잉크젯 프린팅 방식을 통해 제1 양자점층(220a) 및 제2 양자점층(220b)을 형성하기 위해서 제1 상부 절연층(240)과 제2 상부 절연층(250)을 구성하는 물질이 상이할 수 있다.
일 예로, 잉크젯 프린팅 시 노즐에 의해 분사된 잉크가 이동하는 통로인 제2 상부 절연층(250)은 잉크와 친화성이 없는 물질을 포함할 수 있다. 또한, 잉크가 쌓여 제1 양자점층(220a) 및 제2 양자점층(220b)이 형성되는 제1 상부 절연층(240)은 잉크와 친화성이 있는 물질을 포함할 수 있다.
도 8에서는 제1 상부 절연층(240) 및 제2 상부 절연층(250)을 모두 도시하고 있으나, 제2 상부 절연층(250)은 생략될 수 있으며, 제1 상부 절연층(240)만 상부 기판(200) 상에 배치될 수도 있다.
하부 기판(100)과 상부 기판(200) 사이에는 충진재(600)가 더 배치될 수 있다. 충진재(600)는 외부 압력 등에 대해서 완충작용을 할 수 있다. 충진재(600)는 메틸 실리콘(methyl silicone), 페닐 실리콘(phenyl silicone), 폴리이미드 등의 유기물질로 이루어질 수 있다. 그러나 이에 한정되는 것은 아니며, 충진재(600)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로도 이루어질 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 구체적으로 도 9는 도 1의 디스플레이 장치를 I-I' 및 II-II'을 따라 절취한 예시적인 단면도이다. 도 9에 있어서, 도 4a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 9를 참조하면, 디스플레이 장치(1)는 표시 영역(DA)과 주변 영역(PA)을 구비한다. 기판(100)은 표시 영역(DA) 및 주변 영역(PA)에 대응하는 영역을 구비할 수 있다.
도 9의 표시 영역(DA)을 참조하면, 기판(100) 상에 도전층(BML), 박막트랜지스터(TFT) 및 발광 소자(300)가 배치될 수 있다. 이에 대한 자세한 내용은 도 4a에서 서술하였다.
발광 소자(300) 상에는 박막봉지층(400)이 배치될 수 있다. 박막봉지층(400)은 표시 영역(DA) 전체를 커버하며, 주변 영역(PA) 측으로 연장되어 주변 영역(PA)의 일부를 커버하도록 배치될 수 있다. 박막봉지층(400)는 공통 전압 공급라인(CVL)의 외측까지 연장될 수 있다.
박막봉지층(400)은 제1 무기봉지층(410), 제2 무기봉지층(430) 및 이들 사이에 개재되는 유기봉지층(420)을 포함할 수 있다.
대향 전극(330)의 일부(330a)는 주변 영역(PA) 측으로 연장되어 공통 전압 공급라인(CVL)과 중첩할 수 있다. 대향 전극(330)의 일부(330a)와 공통 전압 공급라인(CVL) 사이에는 연결 배선(CL)이 배치될 수 있다. 연결 배선(CL)은 공통 전압 공급라인(CVL)과 대향 전극(330)을 전기적으로 연결하여 공통 전압이 대향 전극(330)에 전달될 수 있도록 할 수 있다.
도 9에는 도시하지 않았으나, 주변 영역(PA) 상에는 구동 회로 영역이 위치한다. 예컨대, 구동 회로 영역에는 게이트 구동 회로부가 배치될 수 있다. 게이트 구동 회로부는 박막트랜지스터들을 포함하며, 박막트랜지스터들과 연결된 배선을 포함할 수 있다.
버퍼층(111), 층간 절연층(115), 무기 보호층(PVX)은 주변 영역(PA)으로 연장될 수 있다.
주변 영역(PA)에 대응하는 무기 보호층(PVX) 상에는 제1 댐부(DAM1), 제2 댐부(DAM2) 및 마스크 지지대(MS)가 배치될 수 있다. 제1 댐부(DAM1), 제2 댐부(DAM2) 및 마스크 지지대(MS)는 평면 상에서 표시 영역(DA)의 외곽을 둘러싸도록 배치될 수 있다. 즉, 제1 댐부(DAM1)가 표시 영역(DA)의 외곽을 둘러싸도록 배치되고, 제2 댐부(DAM2)가 제1 댐부(DAM1)의 외곽을 둘러싸도록 배치되고, 마스크 지지대(MS)가 제2 댐부(DAM2)의 외곽을 둘러싸도록 배치될 수 있다.
제1 댐부(DAM1) 및 제2 댐부(DAM2)는 박막봉지층(400)의 유기봉지층(420)이 기판(100) 외측으로 오버플로우되는 것을 방지하는 역할을 할 수 있다. 마스크 지지대(MS)는 대향 전극(330) 등을 형성할 때 사용되는 오픈 마스크를 지지하는 역할을 할 수 있다.
박막봉지층(400) 중 제1 무기봉지층(410) 및 제2 무기봉지층(430)은 제1 댐부(DAM1) 및 제2 댐부(DAM2)와 일부 중첩될 수 있다. 이와 다르게 도 9에 도시된 것처럼, 제1 무기봉지층(410) 및 제2 무기봉지층(430)은 마스크 지지대(MS)와 중첩되지 않을 수 있다.
제1 댐부(DAM1), 제2 댐부(DAM2) 및 마스크 지지대(MS)는 2중층 구조로 구비될 수 있다. 제1 댐부(DAM1), 제2 댐부(DAM2) 및 마스크 지지대(MS)는 각각 평탄화층(117)과 동일 물질을 포함하는 제1 주변 절연층(117s), 및 화소 정의막(119)과 동일 물질을 포함하는 제2 주변 절연층(119s)을 포함할 수 있다. 제1 댐부(DAM1), 제2 댐부(DAM2) 및 마스크 지지대(MS)를 각각 이루는 제1 주변 절연층(117s) 및 제2 주변 절연층(119s)은 평탄화층(117) 및 화소 정의막(119)과 각각 동일 층에 배치될 수 있다.
제1 주변 절연층(117s)과 제2 주변 절연층(119s)은 동일 식각면을 가질 수 있다. 제1 주변 절연층(117s)의 측면과 제2 주변 절연층(119s)의 측면은 동일 식각면 상에 위치할 수 있다. 다른 말로, 제1 주변 절연층(117s)의 측면과 제2 주변 절연층(119s)의 측면은 일치할 수 있다. 제1 주변 절연층(117s)의 측면과 제2 주변 절연층(119s)의 측면은 동일 면상에 위치할 수 있다. 또 다른 말로, 제1 주변 절연층(117s)의 측면과 제2 주변 절연층(119s)의 측면은 단차 없이 형성될 수 있으며, 경계 없이 형성될 수 있다.
마스크 지지대(MS)의 폭은 제1 댐부(DAM1)의 폭보다 넓을 수 있다. 마스크 지지대(MS)의 폭은 제2 댐부(DAM2)의 폭보다 넓을 수 있다. 일 예로, 마스크 지지대(MS)의 폭은 제1 댐부(DAM1)의 폭의 약 4배 내지 6배일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치 10: 디스플레이 패널
117: 평탄화층 117p: 예비 평탄화층
ST: 단차 PR: 포토레지스트패턴
119: 화소 정의막 119p: 예비 화소 정의막
M1, M2, M3, M4: 제1 내지 제4 마스크 OP: 개구
PVX: 무기 보호층

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판;
    상기 표시 영역에 대응하는 상기 기판 상에 배치되는 박막트랜지스터;
    상기 주변 영역에 대응하는 상기 기판 상에 배치되는 패드부;
    상기 박막트랜지스터 및 상기 패드부 상에 배치되고, 상기 패드부의 상면을 노출하는 개구를 갖는 무기 절연층; 및
    상기 무기 절연층 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결되며, 화소 전극, 중간층 및 대향 전극을 포함하는 발광 소자;
    를 구비하는, 디스플레이 장치.
  2. 제1 항에 있어서,
    일 방향을 따르는 상기 패드부의 상면의 너비는 상기 개구의 너비보다 작거나 동일한, 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 패드부는 패드 전극 및 상기 패드 전극 상에 배치된 패드 보호층을 포함하고,
    상기 개구에 의해 상기 패드 보호층의 상면이 노출된, 디스플레이 장치.
  4. 제3 항에 있어서,
    일 방향을 따르는 상기 패드 보호층의 상면의 너비는 상기 개구의 너비보다 작거나 동일한, 디스플레이 장치.
  5. 제3 항에 있어서,
    상기 패드 전극의 측면과 상기 패드 보호층의 측면은 일치하는, 디스플레이 장치.
  6. 제3 항에 있어서,
    상기 개구에 의해 상기 패드 전극의 측면이 일부 노출된 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 박막트랜지스터 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결된 전극층을 더 포함하고,
    상기 무기 절연층은 상기 전극층의 일부를 노출하는 제1 콘택홀을 더 갖는 디스플레이 장치.
  8. 제7 항에 있어서,
    상기 무기 절연층 상에 배치되고, 상기 제1 콘택홀에 대응하는 제2 콘택홀을 갖는 절연층; 및
    상기 화소 전극을 사이에 두고 상기 절연층 상에 배치되는 화소 정의막;을 더 포함하고,
    상기 화소 전극은 상기 제1 콘택홀 및 상기 제2 콘택홀을 통해 상기 전극층과 전기적으로 연결된 디스플레이 장치.
  9. 제8 항에 있어서,
    상기 주변 영역에 인접한 상기 절연층의 측면과 상기 화소 정의막의 측면은 일치하는, 디스플레이 장치.
  10. 제8 항에 있어서,
    상기 절연층은 제1 부분 및 상기 제1 부분으로부터 상기 주변 영역 측으로 연장된 제2 부분을 포함하고,
    상기 절연층의 상면은 상기 제1 부분과 상기 제2 부분 사이의 단차를 갖는, 디스플레이 장치.
  11. 제10 항에 있어서,
    상기 기판으로부터 상기 제1 부분의 상면까지의 수직거리는 상기 기판으로부터 상기 제2 부분의 상면까지의 수직거리보다 먼, 디스플레이 장치.
  12. 제1 항에 있어서,
    상기 주변 영역에 대응하여 배치되고, 제1 주변 절연층 및 상기 제1 주변 절연층에 대응하여 배치된 제2 주변 절연층을 포함하는 댐부를 더 포함하는, 디스플레이 장치.
  13. 제12 항에 있어서,
    상기 제1 주변 절연층의 측면과 상기 제2 주변 절연층의 측면은 일치하는, 디스플레이 장치.
  14. 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함한 기판을 준비하는 단계;
    상기 표시 영역 상에 박막트랜지스터를 형성하는 단계;
    상기 주변 영역 상에 패드부를 형성하는 단계;
    상기 패드부 상에 무기 절연층을 형성하는 단계;
    상기 무기 절연층 상에, 상기 패드부 상의 상기 무기 절연층의 적어도 일부를 노출하는 제1 개구를 갖는 예비 화소 정의막을 형성하는 단계; 및
    상기 예비 화소 정의막을 이용하여 상기 제1 개구에 의해 노출된 상기 무기 절연층의 제1 부분을 식각하는 단계;
    를 포함하는, 디스플레이 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 패드부를 형성하는 단계는,
    상기 주변 영역 상에 패드 전극을 형성하는 단계; 및
    상기 패드 전극 상에 패드 보호층을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 무기 절연층의 제1 부분을 식각하는 단계는 상기 패드 보호층의 상면을 노출시키는 단계인, 디스플레이 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 주변 영역에 대응하는 상기 예비 화소 정의막을 제거하는 단계를 더 포함하는, 디스플레이 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 박막트랜지스터 상에 배치되고, 상기 박막트랜지스터와 전기적으로 연결되는 전극층을 형성하는 단계;
    상기 전극층과 상기 예비 화소 정의막 사이에 개재되고, 상기 전극층의 일부분에 대응하는 제1 콘택홀을 갖는 예비 절연층을 형성하는 단계; 및
    상기 예비 절연층을 이용하여 상기 제1 콘택홀에 대응하는 상기 무기 절연층의 제2 부분을 식각하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 주변 영역에 대응하는 상기 예비 절연층을 제거하는 단계를 더 포함하는, 디스플레이 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 주변 영역에 대응하는 상기 예비 화소 정의막을 제거하는 단계를 더 포함하고,
    상기 주변 영역에 대응하는 상기 예비 화소 정의막을 제거하는 단계와 상기 주변 영역에 대응하는 상기 예비 절연층을 제거하는 단계는 동시에 이루어지는, 디스플레이 장치의 제조 방법.
KR1020200083046A 2020-05-04 2020-07-06 디스플레이 장치 및 그 제조 방법 KR20220005676A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200083046A KR20220005676A (ko) 2020-07-06 2020-07-06 디스플레이 장치 및 그 제조 방법
CN202110484940.2A CN113611725A (zh) 2020-05-04 2021-04-30 显示装置及其制造方法
US17/246,827 US20210343811A1 (en) 2020-05-04 2021-05-03 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200083046A KR20220005676A (ko) 2020-07-06 2020-07-06 디스플레이 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220005676A true KR20220005676A (ko) 2022-01-14

Family

ID=79342780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200083046A KR20220005676A (ko) 2020-05-04 2020-07-06 디스플레이 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20220005676A (ko)

Similar Documents

Publication Publication Date Title
KR102456072B1 (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102606282B1 (ko) 디스플레이 장치
KR20200102580A (ko) 표시 장치 및 표시 장치의 제조방법
US11239290B2 (en) Display apparatus
KR20200046221A (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
US20210343811A1 (en) Display apparatus and method of manufacturing the same
KR20170116303A (ko) 디스플레이 장치
US11925092B2 (en) Display apparatus comprising partition wall and quantum dot layer
KR20210120176A (ko) 디스플레이 장치
US20210057658A1 (en) Flexible packaging structure and flexible display panel
KR20220077235A (ko) 디스플레이 장치
KR20200128287A (ko) 표시 장치
US8866704B2 (en) Light-emitting apparatus
US20210336224A1 (en) Display device and method of manufacturing the same
KR20220060019A (ko) 디스플레이 장치 및 그 제조 방법
KR20210044943A (ko) 표시 장치 및 이의 제조 방법
US11495650B2 (en) Display apparatus
KR20220005676A (ko) 디스플레이 장치 및 그 제조 방법
KR20220021080A (ko) 디스플레이 장치 및 그 제조 방법
US12002821B2 (en) Display apparatus and method of manufacturing the same
KR20220080801A (ko) 디스플레이 장치 및 그 제조 방법
KR20210135386A (ko) 디스플레이 장치 및 그 제조 방법
US20170345879A1 (en) Organic light-emitting display device having bank insulating layer
US12004413B1 (en) Apparatus and method for manufacturing a display device
US20220199732A1 (en) Display apparatus