KR20220003599A - Mounts and Methods of Making Mounts - Google Patents

Mounts and Methods of Making Mounts Download PDF

Info

Publication number
KR20220003599A
KR20220003599A KR1020217039218A KR20217039218A KR20220003599A KR 20220003599 A KR20220003599 A KR 20220003599A KR 1020217039218 A KR1020217039218 A KR 1020217039218A KR 20217039218 A KR20217039218 A KR 20217039218A KR 20220003599 A KR20220003599 A KR 20220003599A
Authority
KR
South Korea
Prior art keywords
top plate
flow path
forming member
path forming
stage
Prior art date
Application number
KR1020217039218A
Other languages
Korean (ko)
Inventor
시게루 가사이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220003599A publication Critical patent/KR20220003599A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

검사 대상체가 탑재되는 탑재대에 있어서, 표면에 상기 검사 대상체가 탑재되는 천판부와, 상기 천판부의 이면에 장착되며, 상기 천판부와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로를 형성하는 유로 형성 부재와, 상기 천판부에 탑재된 상기 검사 대상체와 상기 유로 형성 부재를 거쳐서 대향하도록 배치되며, 상기 검사 대상체를 지향하는 복수의 LED를 갖는 광 조사 기구를 가지며, 상기 유로 형성 부재는 광을 투과할 수 있는 유리로 이루어지며, 상기 천판부는 실리콘으로 이루어진다.In a mounting table on which an object to be inspected is mounted, a refrigerant passage through which a refrigerant capable of transmitting light flows is formed between a top plate portion on which the object to be inspected is mounted and a rear surface of the top plate portion and a light irradiating mechanism having a flow path forming member, which is disposed to face the inspection target mounted on the top plate portion via the flow path forming member, and has a plurality of LEDs oriented to the inspection target, wherein the flow path forming member includes It is made of glass that can pass through, and the top plate part is made of silicon.

Figure P1020217039218
Figure P1020217039218

Description

탑재대 및 탑재대의 제작 방법Mounts and Methods of Making Mounts

본 개시는 탑재대 및 탑재대의 제작 방법에 관한 것이다.The present disclosure relates to a mount and a method of manufacturing the mount.

특허문헌 1에는, 전자 디바이스가 형성된 기판이 탑재되는 스테이지가 개시되어 있다. 특허문헌 1에 개시의 스테이지는, 원판형상의 스테이지 덮개와, 내부에 냉매 홈이 형성된 냉각 유닛을 가지며, 스테이지 덮개가, O링을 거쳐서 냉각 유닛에 접촉하고, 상기 냉매 홈은 스테이지 덮개에 덮여 냉매 유로를 형성하고, O링이 냉매를 냉매 유로에 밀봉하고 있다. 그리고, 이들 스테이지 덮개와 냉각 유닛을 거쳐서 웨이퍼에 대향하도록 다수의 LED를 갖는 광 조사 기구가 마련되며, 또한 냉각 유닛과 냉매가 광을 투과할 수 있기 때문에, LED로부터의 광이 냉각 기구 등을 투과하고 스테이지 덮개에 도달한다. 또한, 광 조사 기구가, LED로부터의 광을 스테이지 덮개에 국소적으로 조사 가능하다. 이들 구성에 의해, 특허문헌 1에 개시의 스테이지는, 냉각 기구로 스테이지 덮개를 전체적으로 냉각하면서, 스테이지 덮개로 국소적으로 광을 조사하여 가열하고, 또한 소망하는 전자 디바이스만의 온도를 제어하면서 다른 전자 디바이스를 냉각한다.Patent Document 1 discloses a stage on which a substrate on which an electronic device is formed is mounted. The stage disclosed in Patent Document 1 has a disk-shaped stage cover and a cooling unit having a refrigerant groove formed therein, the stage cover is in contact with the cooling unit via an O-ring, and the refrigerant groove is covered by the stage cover to cover the refrigerant A flow path is formed, and an O-ring seals the refrigerant to the refrigerant flow path. Then, a light irradiation mechanism having a plurality of LEDs is provided so as to face the wafer via the stage cover and the cooling unit, and since the cooling unit and the refrigerant can transmit light, the light from the LED passes through the cooling mechanism and the like. and reach the stage cover. In addition, the light irradiation mechanism can locally irradiate the light from the LED to the stage cover. With these structures, the stage disclosed in Patent Document 1 is heated by irradiating light locally with the stage cover while cooling the stage cover as a whole with a cooling mechanism, and controlling the temperature of only a desired electronic device while controlling the temperature of other electronic devices. Cool the device.

일본 특허 공개 제 2018-151369 호 공보Japanese Patent Laid-Open No. 2018-151369

본 개시에 따른 기술은, 탑재대 내에 마련된 냉매 유로를 흐르는 냉매에 의해 검사 대상체를 냉각하는 동시에 냉매 유로를 구성하는 부재 및 냉매를 투과한 광으로 검사 대상체를 가열하는 탑재대로서, 넓은 온도 범위에서 적용 가능한 것을 제공한다.The technology according to the present disclosure is a mounting table that cools an object to be inspected by a refrigerant flowing through a refrigerant passage provided in a mount, and at the same time heats the object to be inspected with light transmitted through a member constituting the refrigerant passage and the refrigerant, in a wide temperature range. provide what is applicable.

본 개시된 일 태양은, 검사 대상체가 탑재되는 탑재대에 있어서, 표면에 상기 검사 대상체가 탑재되는 천판부와, 상기 천판부의 이면에 장착되며, 상기 천판부와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로를 형성하는 유로 형성 부재와, 상기 천판부에 탑재된 상기 검사 대상체와 상기 유로 형성 부재를 거쳐서 대향하도록 배치되며, 상기 검사 대상체를 지향하는 복수의 LED를 갖는 광 조사 기구를 가지며, 상기 유로 형성 부재는, 광을 투과할 수 있는 유리로 이루어지며, 상기 천판부는 실리콘으로 이루어진다.According to an aspect of the present disclosure, in a mounting table on which an object to be inspected is mounted, a top plate portion on which the object to be inspected is mounted on a surface thereof and a refrigerant mounted on a rear surface of the top plate portion and capable of transmitting light between the top plate portion a flow path forming member forming a refrigerant flow path through which flows, and a light irradiation mechanism having a plurality of LEDs disposed to face the inspection target mounted on the top plate portion through the flow path forming member, and oriented toward the inspection target; The flow path forming member is made of glass that can transmit light, and the top plate is made of silicon.

본 개시에 의하면, 탑재대 내에 마련된 냉매 유로를 흐르는 냉매에 의해 검사 대상체를 냉각하는 동시에, 냉매 유로를 구성하는 부재 및 냉매를 투과한 광으로 검사 대상체를 가열하는 탑재대로서, 넓은 온도 범위에서 적용 가능한 것을 제공할 수 있다.According to the present disclosure, as a mounting table that cools an object to be inspected by a refrigerant flowing through a refrigerant flow path provided in a mounting table, and heats an object to be inspected with light transmitted through a member constituting the refrigerant passage and the refrigerant, applied in a wide temperature range can provide what is possible.

도 1은 본 실시형태에 따른 탑재대로서의 스테이지를 갖는 프로버의 구성의 개략을 도시하는 사시도이다.
도 2는 본 실시형태에 따른 탑재대로서의 스테이지를 갖는 프로버의 구성의 개략을 도시하는 정면도이다.
도 3은 검사 대상체인 웨이퍼의 구성을 개략적으로 도시하는 평면도이다.
도 4는 스테이지의 구성을 개략적으로 도시하는 단면도이다.
도 5는 광 조사 기구의 구성을 개략적으로 도시하는 평면도이다.
도 6은 도 1의 검사 장치에 있어서의 웨이퍼의 온도 측정용의 회로의 구성을 개략적으로 도시하는 도면이다.
도 7은 탑 플레이트의 다른 예의 구성을 개략적으로 도시하는 단면도이다.
도 8은 도 7의 탑 플레이트를 구성하는 각 층을 도시하기 위해 탑 플레이트를 층마다 분할하여 도시하는 단면도이다.1 is a perspective view schematically showing the configuration of a prober having a stage as a mounting table according to the present embodiment.
Fig. 2 is a front view schematically showing the configuration of a prober having a stage as a mounting table according to the present embodiment.
3 is a plan view schematically illustrating the configuration of a wafer as an inspection object.
4 is a cross-sectional view schematically showing the configuration of a stage.
5 is a plan view schematically showing the configuration of a light irradiation mechanism.
FIG. 6 is a diagram schematically showing the configuration of a circuit for measuring a temperature of a wafer in the inspection apparatus of FIG. 1 .
7 is a cross-sectional view schematically showing the configuration of another example of the top plate.
FIG. 8 is a cross-sectional view showing the top plate divided for each layer in order to show each layer constituting the top plate of FIG. 7 .

반도체 제조 프로세스에서는, 반도체 웨이퍼(이하, "웨이퍼"라 함) 상에 소정의 회로 패턴을 갖는 다수의 전자 디바이스가 형성된다. 형성된 전자 디바이스는, 전기적 특성 등의 검사가 실행되고, 양품과 불량품으로 선별된다. 전자 디바이스의 검사는, 예를 들면, 각 전자 디바이스가 분할되기 전의 웨이퍼 상태에서, 검사 장치를 이용하여 실행된다.In a semiconductor manufacturing process, a large number of electronic devices having predetermined circuit patterns are formed on a semiconductor wafer (hereinafter referred to as "wafer"). The formed electronic device is inspected for electrical characteristics and the like, and is sorted into good products and defective products. Inspection of electronic devices is performed using, for example, an inspection apparatus in a wafer state before each electronic device is divided.

프로버 등이라 칭해지는 검사 장치(이하, "프로버"라 함)는, 다수의 프로브를 갖는 프로브 카드와, 웨이퍼가 탑재되는 스테이지를 구비한다. 검사시, 프로버에서는, 프로브 카드의 각 프로브가 전자 디바이스의 각 전극에 접촉되며, 그 상태에서, 프로브 카드의 상부에 마련된 테스터로부터 각 프로브를 거쳐서 상기 전자 디바이스에 전기 신호가 공급된다. 그리고, 각 프로브를 거쳐서 전자 디바이스로부터 테스터가 수신한 전기 신호에 근거하여, 상기 전자 디바이스가 불량품인지의 여부가 선별된다.An inspection apparatus called a prober or the like (hereinafter referred to as a "prover") includes a probe card having a plurality of probes and a stage on which wafers are mounted. During inspection, in the prober, each probe of the probe card is in contact with each electrode of the electronic device, and in this state, an electrical signal is supplied to the electronic device from the tester provided on the probe card through each probe. Then, based on the electrical signal received by the tester from the electronic device via each probe, whether the electronic device is a defective product or not is selected.

이 종류의 프로버에는, 전자 디바이스의 전기적 특성을 검사할 때, 상기 전자 디바이스의 실장 환경을 재현하기 위해서, 스테이지 내에 마련된, 저항 발열체를 갖는 히터나, 냉매가 흐르는 유로에 의해, 상기 스테이지의 온도가 제어되고, 웨이퍼의 온도가 제어된다.In this type of prober, when inspecting the electrical characteristics of an electronic device, in order to reproduce the mounting environment of the electronic device, a heater having a resistance heating element provided in the stage, or a flow path through which a refrigerant flows, the temperature of the stage is is controlled, and the temperature of the wafer is controlled.

그런데, 최근 전자 디바이스는 고속화나 미세화가 진행되어, 집적도가 높아져, 동작시의 발열량이 매우 증대되고 있다. 그 때문에, 웨이퍼에 있어서, 하나의 전자 디바이스의 검사 중에, 인접하는 다른 전자 디바이스에 열부하를 주게 되어 버려, 상기 다른 전자 디바이스에 문제를 일으키게 할 우려가 있다.However, in recent years, the speed and miniaturization of electronic devices have progressed, the degree of integration has increased, and the amount of heat generated during operation has been greatly increased. Therefore, in a wafer, during the inspection of one electronic device, a thermal load is applied to another adjacent electronic device, and there exists a possibility of causing a problem in the said other electronic device.

이 문제에 관련하여, 특허문헌 1은 이하의 스테이지를 개시하고 있다. 전술과 같이, 특허문헌 1에 개시된 스테이지는, 원판형상의 스테이지 덮개와, 내부에 냉매 홈이 형성된 냉각 유닛을 가지며, 스테이지 덮개가, O링을 거쳐서 냉각 유닛에 접촉하고, 상기 냉매 홈은 스테이지 덮개에 덮여 냉매 유로를 형성하며, O링이 냉매를 냉매 유로에 밀봉하고 있다. 그리고, 이들 스테이지 덮개와 냉각 유닛을 거쳐서 웨이퍼에 대향하도록, 다수의 LED를 갖는 광 조사 기구가 마련되며, 또한 냉각 유닛과 냉매가 광을 투과할 수 있기 때문에, LED로부터의 광이 냉각 기구 등을 투과하여 스테이지 덮개에 도달한다. 또한, 광 조사 기구가 LED로부터의 광을 스테이지 덮개에 국소적으로 조사할 수 있다. 이들 구성에 의해, 특허문헌 1에 개시된 스테이지는, 냉각 기구로 스테이지 덮개를 전체적으로 냉각하면서, 스테이지 덮개로 국소적으로 광을 조사하여 가열하고, 또한 소망하는 전자 디바이스만의 온도를 제어하면서 다른 전자 디바이스를 냉각한다.Regarding this problem, Patent Document 1 discloses the following stages. As described above, the stage disclosed in Patent Document 1 includes a disk-shaped stage cover and a cooling unit having a refrigerant groove formed therein, and the stage cover is in contact with the cooling unit via an O-ring, and the refrigerant groove is the stage cover. to form a refrigerant passage, and an O-ring seals the refrigerant to the refrigerant passage. Then, a light irradiation mechanism having a plurality of LEDs is provided so as to face the wafer through the stage cover and the cooling unit, and since the cooling unit and the refrigerant can transmit light, the light from the LEDs is transmitted to the cooling mechanism and the like. Penetrates to reach the stage cover. In addition, the light irradiation mechanism can locally irradiate the light from the LED to the stage cover. With these structures, the stage disclosed in Patent Document 1 is heated by irradiating light locally with the stage cover while cooling the stage cover as a whole with a cooling mechanism, and controlling the temperature of only a desired electronic device while controlling the temperature of another electronic device. to cool

종래, 스테이지 덮개의 재료에는, LED로부터의 광에 의한 가열의 용이성 등을 고려하여 열전도율이 높은 SiC가 이용되고, 냉각 유닛의 재료에는, 염가의 투명 부재인 유리가 이용되고 있다.Conventionally, SiC with high thermal conductivity is used for the material of the stage cover in consideration of easiness of heating by light from LED, etc., and glass which is an inexpensive transparent member is used for the material of a cooling unit.

스테이지 덮개의 재료인 SiC의 열팽창율과, 냉각 유닛의 재료인 유리의 열팽창율은, 넓은 검사 온도 범위에서 스테이지로서 적용 가능하게 하기 위해서는, 동일한 정도인 것이 바람직하다. 그러나, 유리의 열팽창율을 SiC와 동일한 정도로 하기 위해, 유리로의 첨가물의 양이나 종류를 조정하면, 상기 유리가 LED로부터의 광에 대해 불투명하게 되어 버린다. 또한, SiC의 열팽창율을 변경하는 것은 어렵다.The thermal expansion coefficient of SiC, which is the material of the stage cover, and the thermal expansion coefficient of glass, which is the material of the cooling unit, are preferably about the same in order to be applicable as a stage in a wide inspection temperature range. However, if the amount or type of additives to the glass is adjusted in order to make the coefficient of thermal expansion of the glass about the same as that of SiC, the glass becomes opaque to the light from the LED. In addition, it is difficult to change the coefficient of thermal expansion of SiC.

따라서, LED로부터의 광에 대한 투명성을 유지하기 위해, 냉각 유닛의 재료로서, 스테이지 덮개의 재료인 SiC와 열팽창율이 상이한 유리가 종래 이용되고 있다.Therefore, in order to maintain transparency with respect to the light from an LED, as a material of a cooling unit, glass which is different from SiC which is a material of a stage cover and a thermal expansion coefficient is conventionally used.

이 열팽창율의 차이를 흡수하면서, 스테이지와 냉각 유닛 사이에 형성되는 냉매 유로에 냉매를 밀폐하기 위해서는, 특허문헌 1과 마찬가지로, 스테이지와 냉각 유닛을 O링을 거쳐서 접촉시킬 방법을 고려할 수 있다. 그러나, O링으로 밀폐하기 위해서는, O링을 변형시켜 스테이지 및 냉각 유닛에 밀착시키는데 1t 정도의 압축력을 O링에 가할 필요가 있다. 이와 같은 큰 압축력을 가하려면, 상기 압축력에 견딜 수 있도록, 유리로 이루어지는 냉각 유닛의 두께를 예를 들면, 30㎜ 이상으로 할 필요가 있다. 그러나, 유리로 이루어지는 냉각 유닛의 두께가 크면, 스테이지가 대형화, 고중량화되어, 스테이지의 구동계에 지장을 초래할 우려가 있으며, 또한 LED로부터의 광에 의한 가열 효율이 저하해 버릴 우려가 있다. 또한, O링을 이용하는 경우, 강한 힘으로 상기 O링을 압축하기 위해, 스테이지와 냉각 유닛을 다수의 보지 나사로 고정할 필요가 있어, 나사에 의한 접합 부분이 파손되기 쉬운 점 등 신뢰성의 면에서 개선의 여지가 있다.In order to seal the refrigerant in the refrigerant flow path formed between the stage and the cooling unit while absorbing the difference in the coefficient of thermal expansion, as in Patent Document 1, a method in which the stage and the cooling unit are brought into contact via an O-ring can be considered. However, in order to seal with the O-ring, it is necessary to apply a compressive force of about 1 t to the O-ring to deform the O-ring and adhere to the stage and the cooling unit. In order to apply such a large compressive force, it is necessary to make the thickness of the cooling unit which consists of glass into 30 mm or more so that it can withstand the said compressive force. However, when the thickness of the cooling unit made of glass is large, the stage becomes larger and heavier, and there is a fear that the drive system of the stage is disturbed, and the heating efficiency by the light from the LED may decrease. In addition, when an O-ring is used, in order to compress the O-ring with a strong force, it is necessary to fix the stage and the cooling unit with a large number of holding screws, so that the joint part by the screw is easily damaged. There is room for

또한, 상술의 열팽창율의 차이를 흡수하면서 상술의 냉매 유로에 냉매를 밀폐하기 위한 다른 방법으로서는, 스테이지와 냉각 유닛을 에폭시 수지에 의해 접합하는 방법을 고려할 수 있다. 그러나, 스테이지 덮개와 냉각 유닛의 재료인 SiC와 유리의 열팽창율의 차이가 상이한 경우, 어느 기준의 온도로부터 예를 들면 35℃ 이내가 아니면, 에폭시 수지에 의한 접합이 파단되어 버린다. 어느 기준의 온도는 에폭시 수지에 의한 접합을 위해, 상기 에폭시 수지를 가열했을 때의 상기 에폭시의 온도이다. 그 때문에, 팽창율의 차이가 있는 경우, 이 에폭시 수지를 이용하는 방법은 넓은 온도 범위에서 전기적 특성 검사를 실행하는 프로버에 적용할 수 없다.Further, as another method for sealing the refrigerant in the refrigerant passage while absorbing the difference in the coefficient of thermal expansion described above, a method of bonding the stage and the cooling unit with an epoxy resin can be considered. However, when the difference in the coefficient of thermal expansion of SiC, which is the material of the stage cover and the cooling unit, is different from that of the glass, the bonding by the epoxy resin will be broken if it is not within, for example, 35°C from a certain standard temperature. A certain reference temperature is the temperature of the said epoxy when the said epoxy resin is heated for bonding by an epoxy resin. Therefore, when there is a difference in the expansion rate, the method using this epoxy resin cannot be applied to a prober that performs electrical property inspection in a wide temperature range.

그래서, 본 개시에 따른 기술은, 스테이지 내에 마련된 냉매 유로를 흐르는 냉매에 의해 검사 대상체를 냉각하는 동시에, 냉매 유로를 구성하는 부재 및 냉매를 투과한 광으로 검사 대상체를 가열하는 스테이지로서, 넓은 온도 범위에서 적용 가능한 스테이지를 제공한다.Therefore, the technique according to the present disclosure is a stage that cools the object to be inspected by the refrigerant flowing through the refrigerant passage provided in the stage and heats the object with light transmitted through the member constituting the refrigerant passage and the refrigerant, and has a wide temperature range. provides applicable stages in

이하, 본 실시형태에 따른 탑재대 및 탑재대의 제작 방법에 대해, 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 대해서는, 동일한 부호를 부여하는 것에 의해, 중복 설명을 생략한다.Hereinafter, the mounting table and the manufacturing method of the mounting table concerning this embodiment are demonstrated, referring drawings. In addition, in this specification and drawing, about the element which has substantially the same functional structure, the same code|symbol is attached|subjected, and overlapping description is abbreviate|omitted.

도 1 및 도 2는 각각, 본 실시형태에 따른 탑재대로서의 스테이지를 갖는 프로버(1)의 구성의 개략을 도시하는 사시도 및 정면도이다. 도 2에서는, 도 1의 프로버(1)의 후술의 수용실과 로더가 내장하는 구성 요소를 도시하기 위해, 그 일부가 단면으로 도시되어 있다.1 and 2 are perspective views and front views, respectively, schematically showing the configuration of a prober 1 having a stage as a mounting table according to the present embodiment. In FIG. 2 , a part of the prober 1 of FIG. 1 is shown in cross section in order to show the accommodating chamber described later and the components incorporated in the loader.

도 1 및 도 2의 프로버(1)는, 검사 대상체로서의 웨이퍼(W)에 형성된 복수의 전자 디바이스(후술의 도 3의 도면부호(D) 참조) 각각의 전기적 특성의 검사를 실행하는 것이다. 이 프로버(1)는 검사시에 웨이퍼(W)를 수용하는 수용실(2)과, 수용실(2)에 인접하여 배치되는 로더(3)와, 수용실을 덮도록 배치되는 테스터(4)를 구비한다.The prober 1 of FIGS. 1 and 2 is to inspect the electrical characteristics of each of a plurality of electronic devices (refer to reference numeral D in FIG. 3 to be described later) formed on the wafer W as an inspection object. The prober 1 includes a accommodating chamber 2 for accommodating the wafer W during inspection, a loader 3 arranged adjacent to the accommodating chamber 2, and a tester 4 arranged to cover the accommodating chamber. ) is provided.

수용실(2)은 내부가 공동(空洞)인 하우징이며, 웨이퍼(W)가 탑재되는 탑재대로서의 스테이지(10)를 갖는다. 스테이지(10)는 상기 스테이지(10)에 대한 웨이퍼(W)의 위치가 어긋나지 않도록 웨이퍼(W)를 흡착 보지한다. 또한, 스테이지(10)에는, 상기 스테이지(10)를 수평방향 및 연직방향으로 이동시키는 이동 기구(11)가 마련되어 있다. 이동 기구(11)는 그 상부에 스테이지(10)가 배설되는 스테인리스 등의 금속 재료 이루어지는 기대(11a)를 가지며, 도시는 생략하지만, 기대(11a)를 이동시키기 위한 가이드 레일이나, 볼나사, 모터 등을 갖는다. 이 이동 기구(11)에 의해, 후술의 프로브 카드(12)와 웨이퍼(W)의 상대 위치를 조정하여 웨이퍼(W)의 표면의 전극을 프로브 카드(12)의 프로브(12a)와 접촉시킬 수 있다.The accommodating chamber 2 is a housing having a hollow inside, and has a stage 10 as a mounting table on which the wafer W is mounted. The stage 10 adsorbs and holds the wafer W so that the position of the wafer W with respect to the stage 10 does not shift. Moreover, the stage 10 is provided with the moving mechanism 11 which moves the said stage 10 in a horizontal direction and a vertical direction. The moving mechanism 11 has a base 11a made of a metal material such as stainless steel on which the stage 10 is arranged, and although not shown, a guide rail for moving the base 11a, a ball screw, a motor have the back With this moving mechanism 11, the relative position of the probe card 12 and the wafer W, which will be described later, is adjusted so that the electrode on the surface of the wafer W comes into contact with the probe 12a of the probe card 12. have.

수용실(2)에 있어서의 상기 스테이지(10)의 상방에는, 상기 스테이지(10)에 대향하도록 프로브 카드(12)가 배치된다. 프로브 카드(12)는 인터페이스(13)를 거쳐서 테스터(4)에 접속되어 있다. 각 프로브(12a)는 전기 특성 검사시에 웨이퍼(W)의 각 전자 디바이스의 전극에 접촉하고, 테스터(4)로부터의 전력을 인터페이스(13)를 거쳐서 전자 디바이스에 공급하고, 또한 전자 디바이스로부터의 신호를 인터페이스(13)를 거쳐서 테스터(4)에 전달한다.Above the stage 10 in the accommodation chamber 2 , a probe card 12 is disposed so as to face the stage 10 . The probe card 12 is connected to the tester 4 via an interface 13 . Each probe 12a contacts the electrode of each electronic device of the wafer W at the time of electrical property inspection, supplies electric power from the tester 4 to the electronic device via the interface 13, and The signal is transmitted to the tester 4 via the interface 13 .

로더(3)는 반송 용기인 FOUP(도시하지 않음)에 수용되어 있는 웨이퍼(W)를 취출하고 수용실(2)의 스테이지(10)에 반송한다. 또한, 로더(3)는 전자 디바이스의 전기적 특성의 검사가 종료된 웨이퍼(W)를 스테이지(10)로부터 수취하고, FOUP에 수용한다.The loader 3 takes out the wafer W accommodated in a FOUP (not shown) serving as a transfer container and transfers it to the stage 10 of the accommodation chamber 2 . In addition, the loader 3 receives the wafer W on which the inspection of the electrical characteristics of the electronic device has been completed from the stage 10 and accommodates the wafer W in the FOUP.

또한, 로더(3)는 검사 대상의 전자 디바이스의 온도 제어 등의 각종 제어를 실행하는 제어부(14)를 갖는다. 베이스 유닛 등으로도 칭해지는 제어부(14)는, 예를 들면, CPU나 메모리 등을 구비한 컴퓨터에 의해 구성되며, 프로그램 격납부(도시하지 않음)를 갖고 있다. 프로그램 격납부에는, 프로버(1)에 있어서의 각종 처리를 제어하는 프로그램이 격납되어 있다. 또한, 상기 프로그램은 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것이며, 상기 기억 매체로부터 제어부(14)에 인스톨된 것이어도 좋다. 프로그램의 일부 또는 전체는 전용 하드웨어(회로 기판)로 실현되어도 좋다.Moreover, the loader 3 has the control part 14 which executes various controls, such as temperature control of the electronic device of an inspection object. The control unit 14, also referred to as a base unit or the like, is constituted by, for example, a computer equipped with a CPU, a memory, or the like, and has a program storage unit (not shown). A program for controlling various processes in the prober 1 is stored in the program storage unit. The program may be recorded on a computer-readable storage medium, and may be installed in the control unit 14 from the storage medium. Part or all of the program may be realized by dedicated hardware (circuit board).

또한, 로더(3)는 각 전자 디바이스에 있어서의 전위차 생성 회로(도시하지 않음)에 있어서의 전위차를 측정하는 전위차 측정 유닛(15)을 갖는다. 상기 전위차 생성 회로는, 예를 들면 다이오드, 트랜지스터 또는 저항이다. 전위차 측정 유닛(15)은 배선(16)을 거쳐서 인터페이스(13)에 접속되며, 상기 전위차 생성 회로에 대응하는 2개의 전극에 접촉하는 2개의 프로브(12a) 사이의 전위차를 취득하고, 취득한 전위차를 제어부(14)에 전달한다. 인터페이스(13)에 있어서의 각 프로브(12a) 및 배선(16)의 접속 구조에 대해서는 후술한다. 제어부(14)는 배선(17)을 거쳐서 스테이지(10)에 접속되며, 후술의 광 조사 기구(140)나 후술의 냉매 유로(131)로의 냉매의 유량을 조정하는 유량 제어 밸브를 제어한다. 또한, 제어부(14)나 전위차 측정 유닛(15)은 수용실(2)에 마련되어도 좋으며, 또한 전위차 측정 유닛(15)은 프로브 카드(12)에 마련되어도 좋다.In addition, the loader 3 has a potential difference measuring unit 15 for measuring a potential difference in a potential difference generating circuit (not shown) in each electronic device. The potential difference generating circuit is, for example, a diode, a transistor, or a resistor. The potential difference measuring unit 15 is connected to the interface 13 via the wiring 16, acquires the potential difference between the two probes 12a in contact with the two electrodes corresponding to the potential difference generating circuit, and calculates the obtained potential difference transmitted to the control unit 14 . The connection structure of each probe 12a and the wiring 16 in the interface 13 will be described later. The control unit 14 is connected to the stage 10 via the wiring 17 , and controls a flow rate control valve that adjusts the flow rate of the refrigerant to the light irradiation mechanism 140 to be described later or the coolant flow path 131 to be described later. Further, the control unit 14 and the potential difference measuring unit 15 may be provided in the accommodation chamber 2 , and the potential difference measuring unit 15 may be provided in the probe card 12 .

테스터(4)는 전자 디바이스가 탑재되는 머더보드의 회로 구성의 일부를 재현하는 테스트 보드(도시 생략)를 갖는다. 테스트 보드는 전자 디바이스로부터의 신호에 근거하여, 상기 전자 디바이스의 양부를 판단하는 테스터 컴퓨터(18)에 접속된다. 테스터(4)에서는, 상기 테스트 보드를 교체하는 것에 의해, 복수종의 머더보드의 회로 구성을 재현할 수 있다.The tester 4 has a test board (not shown) that reproduces a part of the circuit configuration of the motherboard on which the electronic device is mounted. The test board is connected to a tester computer 18 that judges whether the electronic device is good or bad based on a signal from the electronic device. In the tester 4, the circuit configuration of a plurality of types of motherboards can be reproduced by replacing the test board.

또한, 프로버(1)는 사용자용으로 정보를 표시하거나, 사용자가 지시를 입력하기 위한 사용자 인터페이스부(19)를 구비한다. 사용자 인터페이스부(19)는, 예를 들면, 터치 패널이나 키보드 등의 입력부와 액정 디스플레이 등의 표시부로 이루어진다.In addition, the prober 1 is provided with a user interface unit 19 for displaying information for the user or for inputting instructions by the user. The user interface unit 19 includes, for example, an input unit such as a touch panel or a keyboard, and a display unit such as a liquid crystal display.

상술의 각 구성 요소를 갖는 프로버(1)에서는, 전자 디바이스의 전기적 특성의 검사시, 테스터 컴퓨터(18)가 전자 디바이스와 각 프로브(12a)를 거쳐서 접속된 테스트 보드에 데이터를 송신한다. 그리고, 테스터 컴퓨터(18)가 송신된 데이터가 상기 테스트 보드에 의해 올바르게 처리되었는지의 여부를 상기 테스트 보드로부터의 전기 신호에 근거하여 판정한다.In the prober 1 having each of the above-described components, the tester computer 18 transmits data to the test board connected to the electronic device via the respective probes 12a when the electrical characteristics of the electronic device are inspected. Then, the tester computer 18 judges based on the electrical signal from the test board whether or not the transmitted data has been correctly processed by the test board.

다음에, 상술의 프로버(1)의 검사 대상인 웨이퍼(W)에 대해 도 3을 이용하여 설명한다. 도 3은 웨이퍼(W)의 구성을 개략적으로 도시하는 평면도이다.Next, the wafer W which is the inspection object of the above-mentioned prober 1 is demonstrated using FIG. 3 is a plan view schematically showing the configuration of the wafer W. As shown in FIG.

웨이퍼(W)에는, 대략 원판형상의 실리콘 기판에 에칭 처리나, 배선 처리를 실시하는 것에 의해, 도 3에 도시하는 바와 같이, 복수의 전자 디바이스(D)가 서로 소정의 간격을 두고 표면에 형성되어 있다. 전자 디바이스(D), 즉, 웨이퍼(W)의 표면에는 전극(E)이 형성되어 있으며, 상기 전극(E)은 상기 전자 디바이스(D)의 내부의 회로 소자에 전기적으로 접속되어 있다. 전극(E)에 전압을 인가하는 것에 의해, 각 전자 디바이스(D)의 내부의 회로 소자에 전류를 흘릴 수 있다.As shown in FIG. 3 , a plurality of electronic devices D are formed on the surface of the wafer W by etching or wiring processing on a substantially disk-shaped silicon substrate at a predetermined distance from each other. has been An electrode E is formed on the surface of the electronic device D, that is, the wafer W, and the electrode E is electrically connected to a circuit element inside the electronic device D. By applying a voltage to the electrode E, a current can flow through the circuit element inside each electronic device D.

다음에, 스테이지(10)의 구성에 대해 도 4 및 도 5를 이용하여 설명한다. 도 4는 스테이지(10)의 구성을 개략적으로 도시하는 단면도이며, 도 5는 후술의 광 조사 기구(140)의 구성을 개략적으로 도시하는 평면도이다.Next, the configuration of the stage 10 will be described with reference to FIGS. 4 and 5 . 4 is a cross-sectional view schematically showing the configuration of the stage 10, and FIG. 5 is a plan view schematically showing the configuration of a light irradiation mechanism 140 to be described later.

스테이지(10)는 도 4에 도시하는 바와 같이, 천판부로서의 탑 플레이트(120)를 포함하는 복수의 기능부가 적층되어 이루어진다. 스테이지(10)는 상기 스테이지(10)를 수평방향 및 연직방향으로 이동시키는 이동 기구(11)(도 2 참조) 상에, 열 절연 부재(110)를 거쳐서 탑재된다. 열 절연 부재(110)는 스테이지(10)와 이동 기구(11)를 열적으로 절연하기 위한 것이며, 예를 들면, 열전도율 및 열팽창율이 낮은 코어디어라이트(cordierite)의 소결체 등으로 이루어진다. 이동 기구(11)의 기대(11a)도 열 절연 부재(110)도 중실체이다.As shown in FIG. 4 , the stage 10 is formed by stacking a plurality of functional parts including a top plate 120 as a top plate part. The stage 10 is mounted on a moving mechanism 11 (refer to FIG. 2 ) that moves the stage 10 in the horizontal and vertical directions via a thermal insulation member 110 . The thermal insulation member 110 is for thermally insulating the stage 10 and the moving mechanism 11 , and is made of, for example, a sintered body of cordierite having low thermal conductivity and thermal expansion coefficient. Both the base 11a of the moving mechanism 11 and the thermal insulation member 110 are solid.

스테이지(10)는 상방으로부터 순서대로 탑 플레이트(120)와, 유로 형성 부재(130)와, 광 조사 기구(140)를 갖는다. 그리고, 스테이지(10)는 광 조사 기구(140)의 하방으로부터, 환언하면 광 조사 기구(140)의 이면측으로부터 열 절연 부재(110)를 거쳐서 이동 기구(11)에 지지된다.The stage 10 includes a top plate 120 , a flow path forming member 130 , and a light irradiation mechanism 140 in order from above. Then, the stage 10 is supported by the moving mechanism 11 from the lower side of the light irradiation mechanism 140 , in other words, from the back side of the light irradiation mechanism 140 through the thermal insulation member 110 .

탑 플레이트(120)는 그 표면(120a)에 웨이퍼가 탑재되는 부재이다. 탑 플레이트(120)는, 환언하면 그 표면(120a)이 웨이퍼(W)가 탑재되는 기판 탑재면으로서의 웨이퍼 탑재면이 되는 부재이다. 또한, 이하에서는, 스테이지(10)의 상면이기도 한 탑 플레이트(120)의 표면(120a)을 웨이퍼 탑재면(120a)이라 기재하는 일이 있다.The top plate 120 is a member on which a wafer is mounted on its surface 120a. In other words, the top plate 120 is a member whose surface 120a serves as a wafer mounting surface as a substrate mounting surface on which the wafer W is mounted. Note that, hereinafter, the surface 120a of the top plate 120 which is also the upper surface of the stage 10 is sometimes referred to as a wafer mounting surface 120a.

탑 플레이트(120)는 예를 들면, 원판형상으로 형성되어 있다. 그리고, 탑 플레이트(120)는 Si(실리콘)로 형성된다. Si는 비열이 작고 열전도율이 높다. 따라서, 탑 플레이트(120)를 Si로 형성하는 것에 의해, 상기 탑 플레이트(120)의 가열이나 냉각을 실행할 때에, 상기 탑 플레이트(120)에 탑재된 웨이퍼(W)를 효율적으로 가열하거나 냉각할 수 있으며, 또한 광 조사 기구(140)로부터의 광에 의해 효율적으로 탑 플레이트(120), 즉, 웨이퍼(W)를 가열할 수 있다. 또한, Si는 영률이 300㎬로 높다. 따라서, 탑 플레이트(120)를 Si로 형성하는 것에 의해, 탑 플레이트(120)에 균열 등이 생기는 것을 방지할 수 있다. 또한, Si는 후술과 같이 유로 형성 부재(130)에 이용되는 유리와 열팽창율이 대략 동일하다. 이 효과에 대해서는 후술한다. 탑 플레이트(120)는 구체적으로는, Si 단결정 기판을 가공하여 제작된다.The top plate 120 is formed in the shape of a disk, for example. And, the top plate 120 is formed of Si (silicon). Si has a small specific heat and high thermal conductivity. Therefore, by forming the top plate 120 of Si, when heating or cooling the top plate 120 , the wafer W mounted on the top plate 120 can be efficiently heated or cooled. Also, the top plate 120 , ie, the wafer W, can be efficiently heated by the light from the light irradiation mechanism 140 . Further, Si has a high Young's modulus of 300 GPa. Accordingly, by forming the top plate 120 of Si, it is possible to prevent cracks or the like from occurring in the top plate 120 . In addition, Si has substantially the same thermal expansion coefficient as that of glass used for the flow path forming member 130 as will be described later. This effect will be described later. The top plate 120 is specifically manufactured by processing a Si single crystal substrate.

또한, 탑 플레이트(120)의 표면(120a)에는, 웨이퍼(W)를 흡착하기 위한 흡착 구멍(도시하지 않음)이 형성되어 있다. 또한, 탑 플레이트(120)에는, 복수의 온도 센서(121)가 평면에서 보아 서로 이격된 위치에 매설되어 있다.In addition, a suction hole (not shown) for adsorbing the wafer W is formed on the surface 120a of the top plate 120 . In addition, in the top plate 120 , a plurality of temperature sensors 121 are embedded in positions spaced apart from each other in a plan view.

유로 형성 부재(130)는 탑 플레이트(120)의 이면(120b)에 장착되며, 탑 플레이트(120)와의 사이에 냉매가 흐르는 냉매 유로(131)를 형성하는 부재이며, 탑 플레이트(120)와 대략 동일 직경의 원판형상으로 형성되어 있다.The flow path forming member 130 is mounted on the back surface 120b of the top plate 120 , and forms a refrigerant flow path 131 through which a refrigerant flows between the top plate 120 and the top plate 120 . It is formed in the shape of a disk of the same diameter.

유로 형성 부재(130)의 표면에는, 홈이 형성되어 있으며, 상기 홈이 탑 플레이트(120)에 덮여 냉매 유로(131)를 형성한다. 프로버(1)에서는, 냉매 유로(131)를 흐르는 냉매로 스테이지(10) 상에 탑재된 웨이퍼(W)를 냉각하는 것에 의해, 상기 웨이퍼(W)에 형성된 전자 디바이스를 냉각한다.A groove is formed on the surface of the flow path forming member 130 , and the groove is covered with the top plate 120 to form the refrigerant flow path 131 . In the prober 1, the electronic device formed on the wafer W is cooled by cooling the wafer W mounted on the stage 10 with the coolant flowing through the coolant flow path 131 .

또한, 유로 형성 부재(130)의 측부에는, 냉매 유로(131)와 연통하는 공급구(132)와 배출구(133)가 형성되어 있다. 공급구(132)에는, 냉매 유로(131)에 냉매를 공급하는 공급관(160)이 접속되어 있으며, 배출구(133)에는, 냉매 유로(131)로부터 냉매를 배출하는 배출관(161)이 접속되어 있다. 공급관(160)에는, 냉매 유로(131)에 공급하는 냉매의 유량을 제어하는 유량 제어 밸브(162)가 마련되어 있다.In addition, a supply port 132 and an outlet port 133 communicating with the refrigerant passage 131 are formed on the side of the passage forming member 130 . A supply pipe 160 for supplying a refrigerant to the refrigerant flow path 131 is connected to the supply port 132 , and a discharge pipe 161 for discharging the refrigerant from the refrigerant flow path 131 is connected to the discharge port 133 . . The supply pipe 160 is provided with a flow rate control valve 162 for controlling the flow rate of the refrigerant supplied to the refrigerant passage 131 .

냉매 유로(131)를 흐르는 냉매로서는, 예를 들면, 광을 투과할 수 있는 불소계 불활성 액체(Fluorinert(등록상표), Novec(등록상표) 등)가 이용되며, 프로버(1)의 외부에 마련된 펌프(도시 생략)에 의해 공급관(160)을 거쳐서 냉매 유로(131)에 공급된다. 또한, 냉매의 유량을 조정하는 유량 제어 밸브(162) 등의 동작은 제어부(14)에 의해 제어된다.As the refrigerant flowing through the refrigerant passage 131 , for example, a fluorine-based inert liquid (Fluorinert (registered trademark), Novec (registered trademark), etc.) that can transmit light is used, and is provided outside the prober 1 . It is supplied to the refrigerant passage 131 through the supply pipe 160 by a pump (not shown). In addition, the operation of the flow control valve 162 and the like that adjusts the flow rate of the refrigerant is controlled by the control unit 14 .

상술과 같은 구성을 갖는 유로 형성 부재(130)의 재료에는, 광을 투과하는 유리가 이용되며, 보다 구체적으로는, 광을 투과하여 Si와 대략 동일한 열팽창율을 갖는 유리, 예를 들면 실리콘과의 접착성이 우수한 규산염 유리가 이용된다. 또한, "Si와 동등한 열팽창율을 갖는다"란, 전기적 특성 검사가 실행되는 온도 범위에 있어서, Si의 열팽창율과의 차이가 ±20%의 범위 내인 것을 의미한다. 또한, "전기적 특성 검사가 실행되는 온도 범위"는, 예를 들면 -40℃ 내지 125℃이다.Glass that transmits light is used for the material of the flow path forming member 130 having the configuration as described above, and more specifically, glass that transmits light and has substantially the same coefficient of thermal expansion as Si, for example, A silicate glass excellent in adhesiveness is used. In addition, "having a coefficient of thermal expansion equivalent to that of Si" means that the difference from the coefficient of thermal expansion of Si is within the range of ±20% in the temperature range in which the electrical property inspection is performed. In addition, the "temperature range in which the electrical property test is performed" is, for example, -40°C to 125°C.

유로 형성 부재(130)와 탑 플레이트(120)의 접합을 냉매 유로(131)에 냉매를 밀봉할 수 있게 실행하는 방법으로서는, 예를 들면, 양극 접합이 이용된다. 단, 유로 형성 부재(130)와 탑 플레이트(120)를 에폭시 수지에 의해 접합하도록 하여도 좋다.As a method of performing bonding of the flow path forming member 130 and the top plate 120 to seal the coolant in the coolant flow path 131 , for example, anodic bonding is used. However, the flow path forming member 130 and the top plate 120 may be joined by an epoxy resin.

광 조사 기구(140)는 탑 플레이트(120)의 표면(120a)에 탑재된 웨이퍼(W)와 유로 형성 부재(130)를 거쳐서 대향하도록 배치되어 있다.The light irradiation mechanism 140 is disposed to face the wafer W mounted on the surface 120a of the top plate 120 via the flow path forming member 130 .

이 광 조사 기구(140)는 웨이퍼(W)를 지향하는 복수의 LED(141)를 갖는다. 구체적으로는, 광 조사 기구(140)는 복수의 LED(141)가 유닛화된 LED 유닛(U)을 복수 갖는 동시에, 이들 LED 유닛(U)이 표면에 탑재되는 베이스(142)를 갖는다. 광 조사 기구(140)에 있어서의 LED 유닛(U)은 예를 들면, 도 5에 도시하는 바와 같이, 웨이퍼(W) 상에 형성된 전자 디바이스(D)(도 3 참조)와 동일한 수로 마찬가지로 배열된 평면에서 보아 정방형 형상의 유닛(U1)과, 그 외주를 덮는 평면에서 보아 비정방형 형상의 유닛(U2)은 베이스(142)의 대략 전면을 덮고 있다. 이에 의해, LED 유닛(U)의 LED(141)로부터의 광으로, 적어도 탑 플레이트(120)에 있어서의 웨이퍼(W)가 탑재되는 부분 전체를 조사할 수 있다.This light irradiation mechanism 140 has a plurality of LEDs 141 that direct the wafer W. As shown in FIG. Specifically, the light irradiation mechanism 140 has a plurality of LED units U in which a plurality of LEDs 141 are united, and a base 142 on which these LED units U are mounted on the surface. The LED units U in the light irradiation mechanism 140 are arranged similarly in the same number as the electronic devices D (refer to FIG. 3) formed on the wafer W, as shown in FIG. 5, for example. A unit U1 having a square shape in plan view and a unit U2 having an amorphous shape in plan view covering the outer periphery cover substantially the entire surface of the base 142 . Accordingly, at least the entire portion of the top plate 120 on which the wafer W is mounted can be irradiated with the light from the LED 141 of the LED unit U.

각 LED(141)는 웨이퍼(W)를 향하여 광을 조사한다. 본 예에서는, 각 LED(141)는 근적외광을 출사한다. LED(141)로부터 출사된 광(이하, "LED 광"이라 생략하는 일이 있음)은 광투과 부재로 이루어지는 스테이지(10)의 유로 형성 부재(130)를 통과한다. 유로 형성 부재(130)를 통과한 광은, 스테이지(10)의 냉매 유로(131)를 흐르는, 광을 투과할 수 있는 냉매를 통과하여, 탑 플레이트(120)에 입사된다.Each LED 141 irradiates light toward the wafer W. In this example, each LED 141 emits near-infrared light. The light emitted from the LED 141 (hereinafter, may be abbreviated as "LED light") passes through the flow path forming member 130 of the stage 10 made of the light transmitting member. The light that has passed through the flow path forming member 130 passes through a coolant that flows through the coolant flow path 131 of the stage 10 and can transmit light, and is incident on the top plate 120 .

베이스(142)는 탑 플레이트(120)와 대략 동일한 직경의 원판형상으로 형성되며, 그 내부에는 LED(141)를 냉각하기 위한 냉매가 흐르는 냉매 유로(도시하지 않음)가 형성되어 있다. 베이스(142)는 예를 들면 Al 등의 금속제 재료에 의해 형성된다.The base 142 is formed in the shape of a disk having the same diameter as the top plate 120 , and a refrigerant passage (not shown) through which a refrigerant for cooling the LED 141 flows is formed therein. The base 142 is formed of, for example, a metal material such as Al.

또한, 광 조사 기구(140)는 도 4에 도시하는 바와 같이, 스페이서(143)를 거쳐서, 유로 형성 부재(130)의 이면에 접합되어 있다. 구체적으로는, 예를 들면, 베이스(142)의 표면의 주연부와 유로 형성 부재(130)의 이면의 주연부가, 평면에서 보아 원환상의 스페이서(143)를 거쳐서 접합되어 있다. 상술의 스페이서(143)에 의해, 베이스(142)와 유로 형성 부재(130) 사이에 공간이 형성되며, 이 공간이, LED(141)가 탑재되는 LED 탑재 공간(S)을 형성한다. LED 탑재 공간(S)은 광투과성 수지(144) 등의 LED 광을 투과할 수 있는 재료로 충전되어 있다. 즉, 스테이지(10)는 중공 부분이 없도록 형성되어 있다.In addition, as shown in FIG. 4 , the light irradiation mechanism 140 is joined to the back surface of the flow path forming member 130 via a spacer 143 . Specifically, for example, the peripheral edge of the front surface of the base 142 and the peripheral edge of the back surface of the flow path forming member 130 are joined via the annular spacer 143 in plan view. A space is formed between the base 142 and the flow path forming member 130 by the spacer 143 described above, and this space forms the LED mounting space S in which the LED 141 is mounted. The LED mounting space S is filled with a material that can transmit LED light, such as a light-transmitting resin 144 . That is, the stage 10 is formed so that there is no hollow part.

광 조사 기구(140)에서는, 웨이퍼(W)가 탑재되는 탑 플레이트(120)에 입사되는 LED 광이 LED 유닛(U) 단위로 제어된다. 그 때문에, 광 조사 기구(140)는, 탑 플레이트(120)에 있어서의 임의의 개소에만 LED 광을 조사하거나, 또한 조사하는 광의 강도를 임의의 개소와 다른 개소에서 상이하게 할 수 있다. 따라서, 광 조사 기구(140)에 의해, 탑 플레이트(120)에 탑재된 웨이퍼(W)를 국소적으로 가열하거나, 웨이퍼(W)에 있어서의 가열 정도를 국소적으로 변경할 수 있다.In the light irradiation mechanism 140 , the LED light incident on the top plate 120 on which the wafer W is mounted is controlled in units of the LED units U. Therefore, the light irradiation mechanism 140 can irradiate the LED light only to an arbitrary location in the top plate 120 , or can make the intensity of the irradiated light different from an arbitrary location in another location. Therefore, by the light irradiation mechanism 140 , the wafer W mounted on the top plate 120 can be locally heated or the degree of heating of the wafer W can be locally changed.

프로버(1)에서는, 광 조사 기구(140)로부터의 광에 의한 가열과 냉매 유로(131)를 흐르는 냉매에 의한 흡열에 의해, 스테이지(10) 상의 웨이퍼(W)에 형성된 검사 대상의 전자 디바이스(D)의 온도를 목표 온도로 일정하게 되도록 제어한다. 이 온도 제어를 위해, 프로버(1)에서는, 전자 디바이스(D)의 온도를 측정하고 있다.In the prober 1 , the electronic device to be inspected formed on the wafer W on the stage 10 by heating by the light from the light irradiation mechanism 140 and heat absorption by the refrigerant flowing through the refrigerant passage 131 . The temperature of (D) is controlled so as to be constant at the target temperature. For this temperature control, in the prober 1, the temperature of the electronic device D is measured.

도 6은 프로버(1)에 있어서의 전자 디바이스(D)의 온도 측정용의 회로의 구성을 개략적으로 도시하는 도면이다.FIG. 6 is a diagram schematically showing the configuration of a circuit for temperature measurement of the electronic device D in the prober 1 .

프로버(1)에서는, 도 6에 도시하는 바와 같이, 각 프로브(12a)가 인터페이스(13)에 배치된 복수의 배선(20)에 의해 테스터(4)에 접속된다. 또한, 각 배선(20) 중, 전자 디바이스(D)에 있어서의 전위차 생성 회로(예를 들면, 다이오드)의 2개의 전극(E)에 접촉하는 2개의 프로브(12a)와 테스터(4)를 접속하는 2개의 배선(20)의 각각에 릴레이(21)가 마련된다.In the prober 1, as shown in FIG. 6, each probe 12a is connected to the tester 4 by the some wiring 20 arrange|positioned in the interface 13. As shown in FIG. Further, among the wirings 20, two probes 12a and the tester 4 in contact with the two electrodes E of the potential difference generating circuit (eg, diode) in the electronic device D are connected. A relay 21 is provided on each of the two wirings 20 to

각 릴레이(21)는 각 전극(E)의 전위를 테스터(4) 및 전위차 측정 유닛(15) 중 어느 하나로 전환 가능하게 구성되어 있다. 각 릴레이(21)는 예를 들면, 전자 디바이스(D)의 전기적 특성의 검사를 실행할 때, 각 전극(E)으로 실장 전압이 인가되고 나서, 미리 정해진 타이밍에 각 전극(E)의 전위를 전위차 측정 유닛(15)에 전달한다. 상기 전위차 생성 회로에서는, 전류를 흘렸을 때에 생기는 전위차가 온도에 따라서 상이하다. 따라서, 전자 디바이스(D)의 전위차 생성 회로의 전위차, 즉, 전위차 생성 회로의 2개의 전극(E)(프로브(12a)) 사이의 전위차에 근거하여, 전자 디바이스(D)의 온도를 검사 중에서 실시간으로 측정할 수 있다. 프로버(1)에서는, 전위차 측정 유닛(15)이 각 릴레이(21)로부터 전달된 각 전극(E)의 전위에 근거하여, 전자 디바이스(D)의 전위차 생성 회로의 전위차를 취득하고, 또한 취득한 전위차를 제어부(14)에 전달한다. 제어부(14)는 전달된 전위차와, 전위차 생성 회로의 전위차의 온도 특성에 근거하여, 전자 디바이스(D)의 온도를 측정한다.Each relay 21 is configured such that the potential of each electrode E can be switched to either the tester 4 or the potential difference measuring unit 15 . Each relay 21 converts the potential of each electrode E to a potential difference at a predetermined timing after a mounting voltage is applied to each electrode E, for example, when performing an inspection of the electrical characteristics of the electronic device D. transmitted to the measurement unit 15 . In the potential difference generating circuit, the potential difference generated when an electric current is passed varies depending on the temperature. Therefore, based on the potential difference of the potential difference generating circuit of the electronic device D, that is, the potential difference between the two electrodes E (probe 12a) of the potential difference generating circuit, the temperature of the electronic device D is measured in real time during inspection. can be measured with In the prober 1, the potential difference measuring unit 15 acquires the potential difference of the potential difference generating circuit of the electronic device D based on the potential of each electrode E transmitted from each relay 21, and The potential difference is transmitted to the control unit 14 . The control unit 14 measures the temperature of the electronic device D based on the temperature characteristics of the transferred potential difference and the potential difference of the potential difference generating circuit.

또한, 전자 디바이스(D)의 온도의 측정 방법은 상술로 한정되지 않으며, 전자 디바이스(D)의 온도가 측정 가능하면 다른 방법이어도 좋다.In addition, the measuring method of the temperature of the electronic device D is not limited to the above, if the temperature of the electronic device D can be measured, another method may be sufficient.

다음에, 프로버(1)를 이용한 웨이퍼(W)에 대한 검사 처리의 일 예에 대해 설명한다.Next, an example of the inspection process for the wafer W using the prober 1 will be described.

우선, 웨이퍼(W)가 로더(3)의 FOUP로부터 취출되고, 스테이지(10)를 향하여 반송되며, 탑 플레이트(120)의 웨이퍼 탑재면(120a) 상에 탑재된다. 이어서, 스테이지(10)가 미리 정해진 위치로 이동된다.First, the wafer W is taken out from the FOUP of the loader 3 , is transported toward the stage 10 , and is mounted on the wafer mounting surface 120a of the top plate 120 . Then, the stage 10 is moved to a predetermined position.

그리고, 광 조사 기구(140)의 전체 LED(141)가 점등되고, 탑 플레이트(120)의 온도 센서(121)로부터 취득되는 정보에 근거하여, 탑 플레이트(120)의 온도가 면내에서 균일하게 되도록, LED(141)로부터의 광 출력과 냉매 유로(131) 내를 흐르는 냉매의 유량이 조정된다.Then, all the LEDs 141 of the light irradiation mechanism 140 are turned on, and based on the information obtained from the temperature sensor 121 of the top plate 120 , the temperature of the top plate 120 becomes uniform in the plane. , the light output from the LED 141 and the flow rate of the refrigerant flowing in the refrigerant passage 131 are adjusted.

그 후, 스테이지(10)가 이동되고, 스테이지(10)의 상방에 마련되어 있는 프로브(12a)와, 웨이퍼(W)의 검사 대상의 전자 디바이스(D)의 전극(E)이 접촉된다.After that, the stage 10 is moved, and the probe 12a provided above the stage 10 and the electrode E of the electronic device D to be inspected of the wafer W come into contact with each other.

이 상태에서, 전위차 측정 유닛(15)에 의해, 검사 대상의 전자 디바이스(D)에 있어서의 전술의 전위차 생성 회로의 전위차가 취득된다. 그리고, 면내에서 균일하게 된 탑 플레이트(120)의 온도가 검사 대상의 전자 디바이스(D)의 온도와 대략 일치하는 것으로서, 상기 전위차의 교정이 실행되며, 즉, 상기 전위차의 온도 특성의 정보가 보정된다.In this state, the potential difference of the above-described potential difference generating circuit in the electronic device D to be inspected is acquired by the potential difference measuring unit 15 . Then, as the temperature of the top plate 120 made uniform in the plane substantially coincides with the temperature of the electronic device D to be inspected, the electric potential difference is corrected, that is, the information on the temperature characteristic of the electric potential difference is corrected. do.

그 후, 프로브(12a)에 검사용의 신호가 입력된다. 이에 의해, 전자 디바이스(D)의 검사가 개시된다. 또한, 상기 검사 중, 검사 대상의 전자 디바이스(D)의 전위차 생성 회로에 생기는 전위차의 정보에 근거하여, 예를 들면, 상기 전자 디바이스(D)의 온도가 시험 온도 또는 목표 온도가 되도록, 상기 디바이스에 대응하는 LED 유닛(U)의 LED(141)로부터의 광 출력, 즉, LED(141)의 인가 전압이 제어된다. 또한, 냉매 유로(131)내의 냉매의 온도 및 유량은, 예를 들면, 검사 대상의 전자 디바이스(D)의 시험 온도 또는 목표 온도에 따른 값으로 일정하게 된다.Thereafter, a signal for inspection is input to the probe 12a. Thereby, the test|inspection of the electronic device D is started. Further, during the inspection, based on the information on the potential difference generated in the potential difference generating circuit of the electronic device D to be inspected, for example, the device D so that the temperature of the electronic device D becomes the test temperature or the target temperature. The light output from the LED 141 of the LED unit U corresponding to , that is, the applied voltage of the LED 141 is controlled. In addition, the temperature and flow rate of the refrigerant in the refrigerant passage 131 become constant, for example, at a value corresponding to the test temperature or target temperature of the electronic device D to be inspected.

이후, 전자 디바이스(D)에 있어서의 전위차 생성 회로의 전위차의 교정과 그 후의 공정은 전체 전자 디바이스(D)의 검사가 완료될 때까지 반복된다.Thereafter, the correction of the potential difference of the potential difference generating circuit in the electronic device D and the subsequent process are repeated until the inspection of the entire electronic device D is completed.

계속해서, 스테이지(10)의 제작 방법에 대해 설명한다.Then, the manufacturing method of the stage 10 is demonstrated.

스테이지(10)의 제작 방법은, 탑 플레이트(120), 유로 형성 부재(130) 및 광 조사 기구(140)를 제작하는 부재 작성 공정과, 인접하는 각 부재를 접합하는 접합 공정을 포함한다. 이하, 상기 부재 작성 공정과, 접합 공정을 구체적으로 설명한다.The method for manufacturing the stage 10 includes a member creation step of manufacturing the top plate 120 , the flow path forming member 130 , and the light irradiation mechanism 140 , and a bonding step of bonding adjacent members. Hereinafter, the said member creation process and a joining process are demonstrated concretely.

상기 부재 작성 공정은, (A1) 탑 플레이트 제작 공정, (A2) 유로 형성 부재 제작 공정, (A3) 광 조사 기구 제작 공정을 포함한다.The member creation step includes (A1) a top plate fabrication step, (A2) a flow path forming member fabrication step, and (A3) a light irradiation mechanism fabrication step.

(A1) 탑 플레이트 제작 공정(A1) Top plate manufacturing process

이 공정에서는, Si 잉곳을 절출하여 형성되는 Si 단결정 기판에, 웨이퍼 흡착을 위한 흡착 구멍의 형성 등이 실행되어, 탑 플레이트(120)가 제작된다.In this step, the top plate 120 is manufactured by forming suction holes for wafer suction in the Si single crystal substrate formed by cutting out the Si ingot.

(A2) 유로 형성 부재 제작 공정(A2) Flow path forming member manufacturing process

이 공정에서는, 예를 들면, 내열성이 높고 열팽창율이 낮은 규산염 유리의 평판에, 냉매 유로(131)가 되는 냉매 홈이 기계 가공 등에 의해 형성되고, 공급구(132)와 배출구(133)가 기계 가공 등에 의해 형성되어, 유로 형성 부재(130)가 제작된다.In this process, for example, in a flat plate of silicate glass having high heat resistance and low coefficient of thermal expansion, a refrigerant groove serving as a refrigerant passage 131 is formed by machining or the like, and the supply port 132 and the outlet port 133 are machined. It is formed by processing or the like, and the flow path forming member 130 is manufactured.

(A3) 광 조사 기구 제작 공정 (A3) Light irradiation mechanism manufacturing process

이 공정에서는, LED 유닛(U)의 제작이나, 미리 유로가 형성된 베이스(142)로의 상기 LED 유닛(U)의 실장이 실행되어, 광 조사 기구(140)가 제작된다.In this process, manufacture of the LED unit U and mounting of the said LED unit U on the base 142 in which the flow path was previously formed are performed, and the light irradiation mechanism 140 is manufactured.

또한, 상술의 접합 공정은, (B1) 탑 플레이트(120)와 유로 형성 부재(130)를 접합하는 공정과, (B2) 유로 형성 부재(130)와 광 조사 기구(140)를 접합하는 공정과, (B3) 광 조사 기구(140)와 열 절연 부재(110)를 접합하는 공정을 포함한다.In addition, the above-mentioned bonding process includes (B1) a step of bonding the top plate 120 and the flow path forming member 130 , (B2) a step of bonding the flow path forming member 130 and the light irradiation mechanism 140 , and , (B3) bonding the light irradiation mechanism 140 and the thermal insulation member 110 to each other.

(B1) 탑 플레이트(120)와 유로 형성 부재(130)를 접합하는 공정(B1) A step of bonding the top plate 120 and the flow path forming member 130 to each other

이 공정에서는, 예를 들면, 탑 플레이트(120)의 이면(120b)과 유로 형성 부재(130)의 표면의 단부가 양극 접합에 의해 접합된다. 양극 접합에서는, 탑 플레이트(120)와 유로 형성 부재(130)가 중첩된 상태에서 가열되는 동시에, Si제의 탑 플레이트(120)를 양극, 유리제의 유로 형성 부재(130)를 음극으로 하여 전압이 인가된다. 이에 의해, 유로 형성 부재(130) 중의 양이온을 양극측으로 강제적으로 확산시키는 것에 의해, 유리와 Si를 화학 반응시켜 결합시킨다.In this step, for example, the back surface 120b of the top plate 120 and the end of the front surface of the flow path forming member 130 are joined by anodic bonding. In the anodic bonding, the top plate 120 and the flow path forming member 130 are heated in an overlapping state, while the top plate 120 made of Si is used as an anode and the glass flow path forming member 130 is used as a cathode so that a voltage is applied. is authorized Thereby, by forcibly diffusing the positive ions in the flow path forming member 130 toward the anode side, the glass and Si are chemically reacted to bond them.

(B2) 유로 형성 부재(130)와 광 조사 기구(140)를 접합하는 공정(B2) A step of bonding the flow path forming member 130 and the light irradiation mechanism 140 to each other

이 공정에서는, 예를 들면, 유로 형성 부재(130)의 이면의 주연부와 평면에서 보아 원환상의 스페이서(143)의 표면과의 접합, 광 조사 기구(140)의 베이스(142)의 표면의 주연부와 스페이서(143)의 이면이 접합이 실행된다. 이들 접합은, 예를 들면 자외선 경화형 수지 등을 이용하여 실행된다. 또한, 상기 접합 후, 예를 들면, 스페이서(143)의 측부에 마련되어 있는 관통 구멍으로부터, LED 탑재 공간(S)에 광투과성 수지(144)가 충전된다. 충전 후, 필요에 따라서, 스페이서(143)의 상기 관통 구멍이 폐색된다.In this step, for example, bonding between the periphery of the back surface of the flow path forming member 130 and the surface of the annular spacer 143 in plan view, and the periphery of the surface of the base 142 of the light irradiation mechanism 140 . and the back surface of the spacer 143 are joined. These bonding are performed using, for example, an ultraviolet curable resin or the like. After the bonding, the light-transmitting resin 144 is filled into the LED mounting space S, for example, from a through hole provided on the side of the spacer 143 . After filling, if necessary, the through hole of the spacer 143 is closed.

(B3) 광 조사 기구(140)와 열 절연 부재(110)의 접합(B3) bonding of the light irradiation mechanism 140 and the thermal insulation member 110

이 공정에서는, 예를 들면, 광 조사 기구(140)의 베이스(142)의 이면과, 코디에 라이트의 소결체제의 열 절연 부재(110)의 표면의 접합이 실행된다. 이 접합은 예를 들면, Al 합금을 납땜재에 이용한 납땜에 의해 실행된다.In this step, for example, bonding is performed between the back surface of the base 142 of the light irradiation mechanism 140 and the surface of the thermal insulation member 110 of the cordierite sintered body. This bonding is performed, for example, by brazing using an Al alloy as a brazing material.

이상과 같이, 본 실시형태에서는, 스테이지(10)가 표면에 웨이퍼(W)가 탑재되는 탑 플레이트(120)와, 탑 플레이트(120)의 이면(120b)에 장착되며, 탑 플레이트(120)와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로(131)를 형성하는 유로 형성 부재(130)와, 탑 플레이트(120)에 탑재된 웨이퍼(W)와 유로 형성 부재(130)를 사이에 두고 대향하도록 배치되며, 웨이퍼(W)를 지향하는 복수의 LED(141)를 갖는 광 조사 기구(140)를 갖는다. 따라서, 스테이지(10)는 냉매 유로(131)를 흐르는 냉매에 의해, 탑 플레이트(120) 전체를 냉각하면서, 탑 플레이트(120)에 국소적으로 LED 광을 조사하여 가열하고, 또한 소망하는 전자 디바이스(D)만의 온도를 제어하면서 다른 전자 디바이스를 냉각할 수 있다. 그리고, 스테이지(10)에서는, 유로 형성 부재(130)가 유리로 형성되며, 탑 플레이트(120)가 유리와 열팽창율의 차이가 작은 실리콘으로 형성되어 있다. 그 때문에, 탑 플레이트(120)와 유로 형성 부재(130)의 접합 부분에 생기는, 열팽창 또는 열수축에 의한 응력이 작다. 따라서, 스테이지(10)는 넓은 검사 온도 범위에서 사용할 수 있다. 또한, 유로 형성 부재(130)를 유리, 탑 플레이트(120)를 Si로 각각 형성하고 있기 때문에, 유로 형성 부재(130)와 탑 플레이트(120)의 접합에, 양극 접합에 의한 접합을 이용할 수 있다. 양극 접합에 의한 접합 부분은, 상기 접합 부분에 생기는 응력에 대한 내성이, 에폭시 수지에 의한 접합 등에 비해 높다. 따라서, 스테이지(10)는 보다 넓은 검사 온도 범위까지 적용할 수 있다. 또한, 접합 부분에 O링을 이용할 필요가 없기 때문에, 신뢰성도 높다.As described above, in the present embodiment, the stage 10 is mounted on the top plate 120 on which the wafer W is mounted on the surface, and on the back surface 120b of the top plate 120 , and A flow path forming member 130 forming a refrigerant flow path 131 through which a refrigerant capable of transmitting light flows therebetween, and the wafer W mounted on the top plate 120 and the flow path forming member 130 interposed therebetween It has a light irradiating mechanism 140 having a plurality of LEDs 141 that are disposed to face each other and direct the wafer W. As shown in FIG. Accordingly, the stage 10 locally irradiates LED light to the top plate 120 and heats the top plate 120 while cooling the entire top plate 120 with the coolant flowing through the coolant flow path 131 , and furthermore a desired electronic device. (D) It is possible to cool other electronic devices while controlling the temperature of the bay. In addition, in the stage 10 , the flow path forming member 130 is formed of glass, and the top plate 120 is formed of glass and silicon having a small coefficient of thermal expansion. Therefore, the stress due to thermal expansion or contraction generated at the joint portion between the top plate 120 and the flow path forming member 130 is small. Therefore, the stage 10 can be used in a wide test temperature range. In addition, since the flow path forming member 130 is formed of glass and the top plate 120 is made of Si, respectively, bonding by an anodic bonding can be used for bonding the flow path forming member 130 and the top plate 120 . . The bonding portion by anodic bonding has a higher resistance to stress generated in the bonding portion than bonding by an epoxy resin or the like. Accordingly, the stage 10 can be applied up to a wider test temperature range. Moreover, since it is not necessary to use an O-ring for a joint part, reliability is also high.

또한, Si는 영률이 높기 때문에, 얇아도 강성을 얻을 수 있으므로, Si를 이용한 탑 플레이트(120)를 얇게 할 수 있다. 따라서, 탑 플레이트(120)를 얇게 하여 탑 플레이트(120)의 열용량을 억제할 수 있다. 그 때문에, LED 광에 의한 탑 플레이트(120)의 가열이나, 냉매 유로(131)를 흐르는 냉매에 의한 탑 플레이트(120)의 냉각으로, 탑 플레이트(120)의 온도를 고속으로 변화시킬 수 있다.In addition, since Si has a high Young's modulus, rigidity can be obtained even when it is thin, so that the top plate 120 using Si can be made thin. Accordingly, the heat capacity of the top plate 120 may be reduced by making the top plate 120 thin. Therefore, the temperature of the top plate 120 can be changed at high speed by heating the top plate 120 by the LED light or cooling the top plate 120 by the coolant flowing through the coolant passage 131 .

또한, Si는 체적 비열이 낮기 때문에, 이 점에 대해서도, 탑 플레이트(120)에 Si를 이용하는 것에 의해, 탑 플레이트(120)의 열용량을 억제할 수 있다.Further, since Si has a low volumetric specific heat, also in this regard, by using Si for the top plate 120 , the heat capacity of the top plate 120 can be suppressed.

또한, Si는 열전도율이 높기 때문에, 탑 플레이트(120)에 Si를 이용하는 것에 의해, 스테이지(10)를 이용한 웨이퍼(W)의 가열 및 냉각을 면내에서 균일하고, 또한 고속으로 실행할 수 있다.In addition, since Si has high thermal conductivity, by using Si for the top plate 120 , heating and cooling of the wafer W using the stage 10 can be uniformly and rapidly performed in-plane.

또한, 본 실시형태에서는, 탑 플레이트(120)가 Si 단결정 기판에 의해 구성되어 있기 때문에, 그 웨이퍼 탑재면(120a)을 평탄하게 할 수 있다. 따라서, 웨이퍼(W)와 탑 플레이트(120) 사이의 열저항을 저감시킬 수 있기 때문에, 스테이지(10)를 이용한 웨이퍼(W)의 냉각, 가열을 고속으로 실행할 수 있다.In addition, in the present embodiment, since the top plate 120 is made of a Si single crystal substrate, the wafer mounting surface 120a can be made flat. Accordingly, since the thermal resistance between the wafer W and the top plate 120 can be reduced, cooling and heating of the wafer W using the stage 10 can be performed at high speed.

또한, 본 실시형태에서는, 탑 플레이트(120)가 Si로 형성되기 때문에, 웨이퍼(W)가 Si 기판으로 구성되는 경우에는, 탑 플레이트(120)와 웨이퍼(W)에서 열팽창율에 차이가 없다. 그 때문에, 전기적 특성 검사시 등에, 웨이퍼(W)가 열팽창이나 열수축했을 때에, 웨이퍼(W)와 탑 플레이트(120)가 닿아 상처 등이 생기는 일이 없다.In addition, in the present embodiment, since the top plate 120 is formed of Si, when the wafer W is formed of a Si substrate, there is no difference in the coefficient of thermal expansion between the top plate 120 and the wafer W. Therefore, when the wafer W is thermally expanded or shrunk during electrical property inspection, etc., the wafer W and the top plate 120 do not come into contact with each other to prevent damage or the like.

또한, 특허문헌 1에 개시된 스테이지에서는, 본 실시형태와 상이하게, LED 탑재 공간은 광투과성 수지로 충전되어 있지 않고, 냉매 홈이 형성된 냉각 유닛이 지지된다. 따라서, 특허문헌 1에 개시의 스테이지에서는, 검사시에 프로브를 꽉 가압하는 힘은, SiC제의 스테이지 덮개와 유리제의 냉각 유닛에서 받고 있다.Further, in the stage disclosed in Patent Document 1, unlike this embodiment, the LED mounting space is not filled with a light-transmitting resin, and the cooling unit in which the refrigerant groove is formed is supported. Accordingly, in the stage disclosed in Patent Document 1, the force that tightly presses the probe during inspection is received by the SiC stage cover and the glass cooling unit.

그에 대해, 본 실시형태에서는, LED 탑재 공간(S)이 광투과성 수지(144)로 충전되고, 스테이지(10)는 광 조사 기구(140)의 하방으로부터 지지된다. 따라서, 스테이지(10)에서는, 검사시에 프로브(12a)를 가압하는 힘은, 탑 플레이트(120)와 유로 형성 부재(130)만으로 받는 일은 없으며, 스테이지 전체로 받는다. 따라서, SiC보다 영률이 낮은 Si를 탑 플레이트(120)의 재료로 이용하여, 탑 플레이트(120)를 얇게 하여도, 프로브(12a)를 가압하는 힘에 의해 탑 플레이트(120)가 변형되는 일이 없다.In contrast, in the present embodiment, the LED mounting space S is filled with the light-transmitting resin 144 , and the stage 10 is supported from below the light irradiation mechanism 140 . Accordingly, in the stage 10 , the force for pressing the probe 12a during inspection is not received only by the top plate 120 and the flow path forming member 130 , but is received by the entire stage. Therefore, even when the top plate 120 is made thin by using Si, which has a lower Young's modulus than SiC, as the material of the top plate 120 , the top plate 120 is not deformed by the force pressing the probe 12a. none.

다음에, 도 7 및 도 8을 이용하여, 탑 플레이트의 다른 예를 설명한다. 도 7은 탑 플레이트의 다른 예의 구성을 개략적으로 도시하는 단면도이다. 도 8은 도 7의 탑 플레이트를 구성하는 각 층을 도시하기 위해 탑 플레이트를 층마다 분할하여 도시하는 단면도이다.Next, another example of a top plate is demonstrated using FIG.7 and FIG.8. 7 is a cross-sectional view schematically showing the configuration of another example of the top plate. 8 is a cross-sectional view showing the top plate divided for each layer in order to show each layer constituting the top plate of FIG. 7 .

도 7의 탑 플레이트(200)는 상방으로부터 순서대로 천정층(210)과 전자 실드층(220)이 적층되어 이루어진다. 천정층(210)과 전자 실드층은 모두 Si 단결정 기판에 의해 구성되어 있다.The top plate 200 of FIG. 7 is formed by stacking a ceiling layer 210 and an electron shielding layer 220 in order from above. Both the ceiling layer 210 and the electron shielding layer are made of a Si single crystal substrate.

천정층(210)은 표면에 웨이퍼(W)가 탑재되는 층이다. 이 천정층(210)은 Si 단결정 기판에 의해 구성되며, 도 8에 도시하는 바와 같이, Si 산화막(211)이 이면에 형성되어 있다.The ceiling layer 210 is a layer on which the wafer W is mounted. The ceiling layer 210 is made of a Si single crystal substrate, and as shown in FIG. 8 , a Si oxide film 211 is formed on the back surface.

전자 실드층(220)은 천정층(210)의 이면측에 마련되며, 광 조사 기구(140)에서 생기는 전자파를 천정층(210)에 탑재된 웨이퍼로부터 차단한다. 전자 실드층(220)은 구체적으로는, 광 조사 기구(140)의 LED(141)의 부근에 실장되는 상기 LED(141)를 구동하는 구동 회로에서 생기는 전자파를 천정층(210)에 탑재된 웨이퍼(W)로부터 차단한다.The electron shielding layer 220 is provided on the back side of the ceiling layer 210 , and blocks electromagnetic waves generated by the light irradiation mechanism 140 from the wafer mounted on the ceiling layer 210 . The electron shield layer 220 is specifically, a wafer mounted on the ceiling layer 210 electromagnetic waves generated from a driving circuit for driving the LED 141 mounted in the vicinity of the LED 141 of the light irradiation mechanism 140 . Block from (W).

이 전자 실드층(220)은 고농도로 불순물이 첨가되며, 도전율이 높은 Si 단결정 기판에 의해 구성되며, 그 표면에 Si 산화막(221)이 형성되고, 측면에 전극(222)이 형성되어 있다. 전자 실드층(220)은 전극(222)을 거쳐서 접지 전위 혹은 임피던스가 낮은 전위로 접속된다.The electron shielding layer 220 is made of a high-conductivity Si single-crystal substrate doped with impurities at a high concentration, a Si oxide film 221 is formed on its surface, and an electrode 222 is formed on its side surface. The electron shielding layer 220 is connected to a ground potential or a potential having a low impedance via the electrode 222 .

이 탑 플레이트(200)의 제작은 예를 들면 이하와 같이 실행된다.The top plate 200 is manufactured, for example, as follows.

우선, 천정층(210)과 전자 실드층(220)이 제작된다. 구체적으로는, Si 잉곳을 절출하여 형성되는 Si 단결정 기판의, 천정층(210)의 이면에 상당하는 면에, 열산화 처리에 의해 Si 산화막(211)이 형성되고, 천정층(210)이 제작된다. 또한, 고농도에 불순물이 첨가된 Si 잉곳을 절출하여 형성되는 Si 단결정 기판의 표면에, 열산화 처리에 의해 Si 산화막(221)이 형성된다. 이와 동시에, 상기 Si 단결정 기판의 측면에 메탈라이징 처리에 의해 전극(222)이 형성된다. 이에 의해, 전자 실드층(220)이 제작된다.First, the ceiling layer 210 and the electron shielding layer 220 are manufactured. Specifically, a Si oxide film 211 is formed by thermal oxidation treatment on a surface corresponding to the back surface of the ceiling layer 210 of a Si single crystal substrate formed by cutting out a Si ingot, and the ceiling layer 210 is produced. do. Further, a Si oxide film 221 is formed by thermal oxidation treatment on the surface of a Si single crystal substrate formed by cutting out a Si ingot to which impurities have been added at a high concentration. At the same time, an electrode 222 is formed on the side surface of the Si single crystal substrate by metallizing treatment. Thereby, the electron shielding layer 220 is produced.

이어서, 천정층(210)과 전자 실드층(220)이 접합되어, 탑 플레이트(200)가 제작된다. 구체적으로는, Si 산화막(211) 및 Si 산화막(221)을 거친 천정층(210)과 전자 실드층(220)의 접합이 실행되어, 탑 플레이트(200)가 제작된다. Si 산화막(211, 221)을 거친 접합에는, 예를 들면, 플라즈마 활성화 저온 접합이 이용된다. 이 플라즈마 활성화 저온 접합에서는, 상온하에서의 플라즈마 처리에 의해 Si 산화막(211, 221)의 접합면을 활성화시킨 후, Si 산화막(211, 221)끼리를 밀착시킨다. 그 후, 1000℃ 미만의 저온(예를 들면 200℃)으로 열처리하는 것에 의해, Si 산화막(211, 221)을 거쳐서 천정층(210)과 전자 실드층(220)이 접합된다.Next, the ceiling layer 210 and the electron shielding layer 220 are bonded to each other to fabricate the top plate 200 . Specifically, the top plate 200 is fabricated by bonding the electron shielding layer 220 and the ceiling layer 210 through the Si oxide film 211 and the Si oxide film 221 . For bonding through the Si oxide films 211 and 221 , for example, plasma-activated low-temperature bonding is used. In this plasma-activated low-temperature bonding, after the bonding surfaces of the Si oxide films 211 and 221 are activated by plasma treatment at room temperature, the Si oxide films 211 and 221 are brought into close contact with each other. Thereafter, the ceiling layer 210 and the electron shielding layer 220 are bonded to each other via the Si oxide films 211 and 221 by heat treatment at a low temperature of less than 1000°C (for example, 200°C).

또한, 플라즈마화 저온 접합 대신에, 이온 빔 등을 이용하여 접합면을 활성화시키는 상온 접합을 실행하도록 하여도 좋다.Also, instead of plasma-ized low-temperature bonding, room temperature bonding in which the bonding surface is activated using an ion beam or the like may be performed.

또한, 상술의 플라즈마화 저온 접합이나 상온 접합을 실행하기 위해, 충분한 평탄도를 Si 산화막(211, 221)의 접합면이 갖고 있지 않은 경우는, Si 산화막(211, 221)의 접합면의 평탄화 처리를 사전에 실행하도록 하여도 좋다. 또한, Si 산화막(211, 221)은 전술과 같이, 반도체 제조 프로세스에 이용되는 열산화 처리에 의해 형성되어 있기 때문에, 기본적으로는 높은 평탄성을 갖는다.In addition, when the bonding surfaces of the Si oxide films 211 and 221 do not have sufficient flatness to perform the plasma-ized low-temperature bonding or room-temperature bonding, planarization treatment of the bonding surfaces of the Si oxide films 211 and 221 is performed. may be executed in advance. In addition, since the Si oxide films 211 and 221 are formed by the thermal oxidation treatment used in the semiconductor manufacturing process as described above, they basically have high flatness.

상술의 탑 플레이트(200)는 전자 실드층(220)을 갖고 있기 때문에, 광 조사 기구(140)에서 생긴 전자파가 천정층(210)을 투과하여, 천정층(210) 상의 웨이퍼(W)에 형성된 전자 디바이스의 전기적 특성 검사에 영향을 미치는 것을 방지할 수 있다.Since the above-described top plate 200 has the electron shielding layer 220 , electromagnetic waves generated by the light irradiation mechanism 140 pass through the ceiling layer 210 , and are formed on the wafer W on the ceiling layer 210 . It is possible to prevent an influence on the electrical characteristic inspection of the electronic device.

또한, 이 예에서는, 전자 실드층(220)과 천정층(210)은 따로 따로 마련되어 있었지만, 천정층(210)을 고농도로 불순물이 첨가되고, 도전율이 높은 Si 단결정 기판에 의해 구성하고, 천정층(210)이 전자 실드층(220)을 겸하도록 하여도 좋다. 이에 의해, 광 조사 기구(140)에서 생긴 전자파가 스테이지(10)의 웨이퍼 탑재면(120a)측으로부터 출사되는 것을 방지하면서, 탑 플레이트 전체의 열용량을 억제할 수 있다.In this example, the electron shielding layer 220 and the ceiling layer 210 are provided separately, but the ceiling layer 210 is made of a Si single crystal substrate having high conductivity and doped with impurities at a high concentration, and the ceiling layer (210) may also serve as the electron shielding layer (220). Accordingly, it is possible to suppress the heat capacity of the entire top plate while preventing the electromagnetic waves generated by the light irradiation mechanism 140 from being emitted from the wafer mounting surface 120a side of the stage 10 .

금회 개시된 실시형태는 모든 점에서 예시이며, 제한적인 것은 아니라고 고려되어야 한다. 상기의 실시형태는, 첨부의 청구범위 및 그 주지를 일탈하는 일이 없이, 여러가지 형태로 생략, 치환, 변경되어도 좋다.It should be considered that embodiment disclosed this time is an illustration in all points, and is not restrictive. The above embodiments may be omitted, replaced, or changed in various forms without departing from the appended claims and the gist thereof.

예를 들면, 이상의 예에서는, 유로 형성 부재의 표면에 냉매 홈이 형성되고, 상기 냉매 홈을 탑 플레이트로 덮는 것에 의해 냉매 유로가 형성되어 있었다. 이를 대신하여, 탑 플레이트의 이면에 냉매 홈이 형성되고, 상기 냉매 홈을 평판형상의 유로 형성 부재로 덮는 것에 의해, 냉매 유로가 형성되도록 하여도 좋다.For example, in the above example, the refrigerant groove is formed on the surface of the passage forming member, and the refrigerant passage is formed by covering the refrigerant groove with a top plate. Alternatively, the refrigerant passage may be formed by forming a refrigerant groove on the back surface of the top plate and covering the refrigerant groove with a plate-shaped passage forming member.

또한, 이상의 예에서는, 탑 플레이트는 Si 단결정 기판으로 제작되어 있었지만, Si 다결정 기판으로 제작되어 있어도 좋다. Si 단결정 기판 및 Si 다결정 기판은, 반도체 산업의 응용 분야의 크기이므로 염가로 입수할 수 있다.In the above example, the top plate was made of a Si single crystal substrate, but may be made of a Si polycrystal substrate. The Si single-crystal substrate and the Si polycrystal substrate are of a size for application in the semiconductor industry, and thus can be obtained at low cost.

또한, 이하와 같은 구성도 본 개시된 기술적 범위에 속한다.In addition, the following configurations also belong to the technical scope of the present disclosure.

(1) 검사 대상체가 탑재되는 탑재대에 있어서,(1) In the mounting table on which the test object is mounted,

표면에 상기 검사 대상체가 탑재되는 천판부와,A top plate portion on which the object to be inspected is mounted on the surface;

상기 천판부의 이면에 장착되며, 상기 천판부와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로를 형성하는 유로 형성 부재와,a flow path forming member mounted on the back surface of the top plate and forming a coolant flow path through which a refrigerant capable of transmitting light flows between the top plate part;

상기 천판부에 탑재된 상기 검사 대상체와 상기 유로 형성 부재를 거쳐서 대향하도록 배치되며, 상기 검사 대상체를 지향하는 복수의 LED를 갖는 광 조사 기구를 구비하며,and a light irradiating mechanism disposed to face the inspection object mounted on the top plate portion through the flow path forming member, and having a plurality of LEDs oriented to the inspection object;

상기 유로 형성 부재는 광을 투과할 수 있는 유리로 이루어지며,The flow path forming member is made of glass that can transmit light,

상기 천판부는 실리콘으로 이루어지는 탑재대.The top plate portion is made of silicon.

상기 (1)에 의하면, 냉매 유로를 흐르는 냉매에 의해 천판부 전체를 냉각하면서, 천판부에 국소적으로 LED 광을 조사하여 가열하고, 또한 검사 대상체에 있어서의 소망하는 부분만의 온도를 제어하면서, 다른 부분을 냉각할 수 있다. 또한, 상기 (1)에서는, 유로 형성 부재가 유리로 형성되며, 천판부가 유리와 열팽창율의 차이가 작은 실리콘으로 형성되어 있다. 그 때문에, 천판부와 유로 형성 부재의 접합 부분에 생기는, 열팽창 또는 열수축에 의한 응력이 작다. 따라서, 상기 (1)에 따른 탑재대는 넓은 검사 온도 범위에서 사용할 수 있다. 또한, 유로 형성 부재를 유리, 천판부를 실리콘으로 각각 형성하고 있기 때문에, 유로 형성 부재와 천판부의 접합에, 양극 접합에 의한 접합을 이용할 수 있다. 양극 접합에 의한 접합 부분은, 상기 접합 부분에 생기는 응력에 대한 내성이, 에폭시 수지에 의한 접합 등에 비해 높다. 따라서, 상기 (1)에 따른 탑재대는 보다 넓은 검사 온도 범위까지 적용할 수 있다.According to (1) above, while the entire top plate portion is cooled by the coolant flowing through the coolant flow path, the top plate portion is heated by irradiating LED light locally, and while controlling the temperature of only a desired portion of the object to be inspected. , can cool other parts. Further, in the above (1), the flow path forming member is formed of glass, and the top plate portion is formed of glass and silicon having a small coefficient of thermal expansion. Therefore, the stress caused by thermal expansion or thermal contraction generated at the joint portion between the top plate portion and the flow path forming member is small. Therefore, the mount according to (1) above can be used in a wide test temperature range. In addition, since the flow path forming member is each formed of glass and the top plate portion is made of silicon, bonding by an anodic bonding can be used for bonding the flow path forming member and the top plate portion. The bonding portion by anodic bonding has a higher resistance to stress generated in the bonding portion than bonding by an epoxy resin or the like. Therefore, the mounting table according to (1) can be applied up to a wider inspection temperature range.

(2) 상기 유리는 규산염 유리인, 상기 (1)에 기재의 탑재대.(2) The mounting table according to (1) above, wherein the glass is silicate glass.

(3) 상기 유로 형성 부재는, 상기 천판부의 이면에, 양극 접합에 의해 접합되어 있는, 상기 (1) 또는 (2)에 기재된 탑재대.(3) The mounting table according to (1) or (2), wherein the flow path forming member is joined to the back surface of the top plate portion by anodizing.

(4) 상기 광 조사 기구의 상기 LED의 탑재 공간은 광을 투과할 수 있는 재료로 충전되어 있는, 상기 (1) 내지 (3) 중 어느 하나에 기재된 탑재대.(4) The mounting table according to any one of (1) to (3), wherein the mounting space of the LED of the light irradiation mechanism is filled with a material that can transmit light.

(5) 상기 탑재대는 상기 광 조사 기구의 이면측으로부터 지지되는, 상기 (4)에 기재된 탑재대.(5) The mounting table according to (4) above, wherein the mounting table is supported from the back side of the light irradiation mechanism.

(6) 상기 천판부는,(6) the top plate portion,

표면에 상기 검사 대상체가 탑재되는 천정층과,a ceiling layer on which the test object is mounted on the surface;

상기 천정층의 이면측에 마련되며, 상기 광 조사 기구에서 생기는 전자파를, 상기 천정층에 탑재된 검사 대상체로부터 차단하는 전자 실드층을 갖는, 상기 (1) 내지 (5) 중 어느 하나에 기재된 탑재대.The mounting according to any one of (1) to (5), which is provided on the back side of the ceiling layer and has an electromagnetic shield layer that blocks electromagnetic waves generated by the light irradiation mechanism from an object to be inspected mounted on the ceiling layer. big.

(7) 검사 대상체가 탑재되는 탑재대의 제작 방법에 있어서,(7) In the manufacturing method of the mounting table on which the object to be inspected is mounted,

상기 탑재대는,The mount is

표면에 상기 검사 대상체가 탑재되는 천판부와,A top plate portion on which the object to be inspected is mounted on the surface;

상기 천판부의 이면에 장착되며, 상기 천판부와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로를 형성하는 유로 형성 부재와,a flow path forming member mounted on the back surface of the top plate and forming a coolant flow path through which a refrigerant capable of transmitting light flows between the top plate part;

상기 천판부에 탑재된 상기 검사 대상체와 상기 유로 형성 부재를 거쳐서 대향하도록 배치되며, 상기 검사 대상체를 지향하는 복수의 LED를 갖는 광 조사 기구를 구비하며,and a light irradiating mechanism disposed to face the inspection object mounted on the top plate portion through the flow path forming member, and having a plurality of LEDs oriented to the inspection object;

상기 제작 방법은,The manufacturing method is

광을 투과할 수 있는 유리를 이용하여 상기 유로 형성 부재를 형성하는 공정과,A step of forming the flow path forming member using a glass that can transmit light;

실리콘을 이용하여 상기 천판부를 형성하는 공정과,A step of forming the top plate portion using silicon;

상기 유로 형성 부재와 상기 천판부를 양극 접합에 의해 접합하는 공정을 포함하는, 탑재대의 제작 방법.and joining the flow path forming member and the top plate portion by anodizing bonding.

10: 스테이지
120, 200: 탑 플레이트
130: 유로 형성 부재
131: 냉매 유로
140: 광 조사 기구
141: LED
W: 웨이퍼10: Stage
120, 200: top plate
130: flow path forming member
131: refrigerant flow path
140: light irradiation mechanism
141: LED
W: Wafer

Claims (7)

검사 대상체가 탑재되는 탑재대에 있어서,
표면에 상기 검사 대상체가 탑재되는 천판부와,
상기 천판부의 이면에 장착되며, 상기 천판부와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로를 형성하는 유로 형성 부재와,
상기 천판부에 탑재된 상기 검사 대상체와 상기 유로 형성 부재를 거쳐서 대향하도록 배치되며, 상기 검사 대상체를 지향하는 복수의 LED를 갖는 광 조사 기구를 구비하며,
상기 유로 형성 부재는 광을 투과할 수 있는 유리로 이루어지며,
상기 천판부는 실리콘으로 이루어지는
탑재대.In the mounting table on which the test object is mounted,
A top plate portion on which the object to be inspected is mounted on the surface;
a flow path forming member mounted on a rear surface of the top plate and forming a coolant flow path through which a refrigerant that can transmit light flows between the top plate part;
and a light irradiation mechanism disposed to face the inspection object mounted on the top plate through the flow path forming member, and having a plurality of LEDs oriented to the inspection object;
The flow path forming member is made of glass that can transmit light,
The top plate is made of silicon
mount stand. 제 1 항에 있어서,
상기 유리는 규산염 유리인
탑재대.The method of claim 1,
wherein the glass is silicate glass
mount stand. 제 1 항 또는 제 2 항에 있어서,
상기 유로 형성 부재는, 상기 천판부의 이면에, 양극 접합에 의해 접합되어있는
탑재대.3. The method according to claim 1 or 2,
The flow path forming member is joined to the back surface of the top plate by anodic bonding.
mount stand. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 광 조사 기구의 상기 LED의 탑재 공간은 광을 투과할 수 있는 재료로 충전되어 있는
탑재대.4. The method according to any one of claims 1 to 3,
The mounting space of the LED of the light irradiation mechanism is filled with a material that can transmit light.
mount stand. 제 4 항에 있어서,
상기 탑재대는 상기 광 조사 기구의 이면측으로부터 지지되는
탑재대.5. The method of claim 4,
The mounting table is supported from the back side of the light irradiation mechanism.
mount stand. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 천판부는,
표면에 상기 검사 대상체가 탑재되는 천정층과,
상기 천정층의 이면측에 마련되며, 상기 광 조사 기구에서 생기는 전자파를, 상기 천정층에 탑재된 검사 대상체로부터 차단하는 전자 실드층을 구비하는
탑재대.6. The method according to any one of claims 1 to 5,
The top plate portion,
a ceiling layer on which the test object is mounted on the surface;
an electron shielding layer provided on the back side of the ceiling layer to block electromagnetic waves generated by the light irradiation mechanism from an object to be inspected mounted on the ceiling layer;
mount stand. 검사 대상체가 탑재되는 탑재대의 제작 방법에 있어서,
상기 탑재대는,
표면에 상기 검사 대상체가 탑재되는 천판부와,
상기 천판부의 이면에 장착되며, 상기 천판부와의 사이에 광을 투과할 수 있는 냉매가 흐르는 냉매 유로를 형성하는 유로 형성 부재와,
상기 천판부에 탑재된 상기 검사 대상체와 상기 유로 형성 부재를 거쳐서 대향하도록 배치되며, 상기 검사 대상체를 지향하는 복수의 LED를 갖는 광 조사 기구를 구비하며,
상기 제작 방법은,
광을 투과할 수 있는 유리를 이용하여 상기 유로 형성 부재를 형성하는 공정과,
실리콘을 이용하여 상기 천판부를 형성하는 공정과,
상기 유로 형성 부재와 상기 천판부를 양극 접합에 의해 접합하는 공정을 포함하는
탑재대의 제작 방법.A method of manufacturing a mounting table on which an object to be inspected is mounted, the method comprising:
The mount is
A top plate portion on which the object to be inspected is mounted on the surface;
a flow path forming member mounted on a rear surface of the top plate and forming a coolant flow path through which a refrigerant that can transmit light flows between the top plate part;
and a light irradiation mechanism disposed to face the inspection object mounted on the top plate through the flow path forming member, and having a plurality of LEDs oriented to the inspection object;
The manufacturing method is
A step of forming the flow path forming member using a glass that can transmit light;
A step of forming the top plate portion using silicon;
and bonding the flow path forming member and the top plate portion by anodizing bonding.
How to make a mount.
KR1020217039218A 2019-05-10 2020-05-01 Mounts and Methods of Making Mounts KR20220003599A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019090104A JP7336256B2 (en) 2019-05-10 2019-05-10 Mounting table and manufacturing method of mounting table
JPJP-P-2019-090104 2019-05-10
PCT/JP2020/018444 WO2020230674A1 (en) 2019-05-10 2020-05-01 Mounting table and method for fabricating mounting table

Publications (1)

Publication Number Publication Date
KR20220003599A true KR20220003599A (en) 2022-01-10

Family

ID=73220997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217039218A KR20220003599A (en) 2019-05-10 2020-05-01 Mounts and Methods of Making Mounts

Country Status (4)

Country Link
JP (1) JP7336256B2 (en)
KR (1) KR20220003599A (en)
CN (1) CN113767461B (en)
WO (1) WO2020230674A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021188947A (en) * 2020-05-27 2021-12-13 株式会社日本マイクロニクス Optical connector protection structure and connecting device
EP4276632A1 (en) 2021-03-23 2023-11-15 Kioxia Corporation Cassette housing, prober, server rack, and storage system
JP2022154237A (en) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 LED chuck

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018151369A (en) 2016-11-29 2018-09-27 東京エレクトロン株式会社 Placing stand and electronic device inspection apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101098798B1 (en) * 2004-05-26 2011-12-26 쿄세라 코포레이션 Heater, wafer heating device and method for fabricating the heater
CN101176001A (en) * 2005-05-19 2008-05-07 柯尼卡美能达医疗印刷器材株式会社 Testing chip and micro integrated analysis system
JP2007035747A (en) * 2005-07-25 2007-02-08 Sumitomo Electric Ind Ltd Wafer holder, and wafer prober equipped with the same
JP4877748B2 (en) * 2006-03-31 2012-02-15 東京エレクトロン株式会社 Substrate processing apparatus and processing gas discharge mechanism
JP2008215976A (en) * 2007-03-02 2008-09-18 Nikon Corp Substrate inspection device
JP5688203B2 (en) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor substrate
JP2010080673A (en) * 2008-09-26 2010-04-08 Tokyo Electron Ltd Mounting table
JP5957852B2 (en) 2011-11-10 2016-07-27 株式会社ソシオネクスト Inspection apparatus and inspection method for semiconductor device
JP2014183151A (en) * 2013-03-19 2014-09-29 Seiko Epson Corp Module, manufacturing method of module, electronic apparatus, and movable body
JP6152010B2 (en) * 2013-08-08 2017-06-21 株式会社Ｓｃｒｅｅｎホールディングス Light irradiation apparatus and light irradiation method
JP6386923B2 (en) * 2015-01-26 2018-09-05 三菱電機株式会社 Semiconductor evaluation apparatus and chuck stage inspection method
US9728430B2 (en) * 2015-06-29 2017-08-08 Varian Semiconductor Equipment Associates, Inc. Electrostatic chuck with LED heating
JP2018026498A (en) * 2016-08-12 2018-02-15 日東電工株式会社 Method of masking semiconductor package
CN109983350B (en) * 2016-11-29 2022-02-22 东京毅力科创株式会社 Mounting table and electronic device testing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018151369A (en) 2016-11-29 2018-09-27 東京エレクトロン株式会社 Placing stand and electronic device inspection apparatus

Also Published As

Publication number Publication date
JP7336256B2 (en) 2023-08-31
JP2020188076A (en) 2020-11-19
WO2020230674A1 (en) 2020-11-19
CN113767461B (en) 2024-01-23
CN113767461A (en) 2021-12-07

Similar Documents

Publication Publication Date Title
KR20220003599A (en) Mounts and Methods of Making Mounts
JP6994313B2 (en) Mounting table and electronic device inspection equipment
US11340283B2 (en) Testing device
WO2018100881A1 (en) Placement stand and electronic device inspecting apparatus
WO2019225332A1 (en) Inspection device and temperature control method
US11169204B2 (en) Temperature control device, temperature control method, and inspection apparatus
JP7304722B2 (en) Temperature control device, temperature control method, and inspection device
US11221358B2 (en) Placement stand and electronic device inspecting apparatus
Hanss et al. Reliability of sintered and soldered high power chip size packages and flip chip LEDs
JP7213080B2 (en) Mounting table
JP2024052751A (en) Mounting table and inspection device
US20090174422A1 (en) Probe Card and Manufacturing Method Thereof
KR102524161B1 (en) Substrate support, test device, and method of adjusting temperature of substrate support
JP7474678B2 (en) Mounting table, inspection device, and inspection method
WO2023234049A1 (en) Inspection apparatus and mounting base
JP2022032473A (en) Inspection method and inspection apparatus
JP2023177195A (en) Inspection apparatus and mounting table

Legal Events

Date Code Title Description
E902 Notification of reason for refusal