KR20210155189A - Manufacturing method for pin gide structure of test socket using stacked film - Google Patents

Manufacturing method for pin gide structure of test socket using stacked film Download PDF

Info

Publication number
KR20210155189A
KR20210155189A KR1020200072388A KR20200072388A KR20210155189A KR 20210155189 A KR20210155189 A KR 20210155189A KR 1020200072388 A KR1020200072388 A KR 1020200072388A KR 20200072388 A KR20200072388 A KR 20200072388A KR 20210155189 A KR20210155189 A KR 20210155189A
Authority
KR
South Korea
Prior art keywords
films
manufacturing
hole
test socket
guide structure
Prior art date
Application number
KR1020200072388A
Other languages
Korean (ko)
Other versions
KR102346030B1 (en
Inventor
배명철
조상희
Original Assignee
배명철
조상희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배명철, 조상희 filed Critical 배명철
Priority to KR1020200072388A priority Critical patent/KR102346030B1/en
Publication of KR20210155189A publication Critical patent/KR20210155189A/en
Application granted granted Critical
Publication of KR102346030B1 publication Critical patent/KR102346030B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Disclosed is a method for manufacturing a test socket pin guide structure using film lamination. The method for manufacturing the test socket pin guide structure using film lamination comprises: a step of forming a hole in each of a plurality of films; and a step of laminating the plurality of films upward and downward so that each hole of the plurality of films are consecutive and in a vertical direction so that holes for pin arrangement are formed.

Description

필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법{MANUFACTURING METHOD FOR PIN GIDE STRUCTURE OF TEST SOCKET USING STACKED FILM}Method for manufacturing a socket pin guide structure for testing using film lamination

본원은 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법에 관한 것이다.The present application relates to a method for manufacturing a socket pin guide structure for testing using film lamination.

반도체 완제품은 출하되기 전에 최종 전기적인 성능을 테스트하는 공정을 거친다. 반도체 테스트용 소켓은 이러한 테스트 공정 시에 반도체 완제품과 테스트 시스템을 연결하는 소모성 부품이다.Semiconductor finished products undergo a final electrical performance test before shipment. The semiconductor test socket is a consumable part that connects the semiconductor finished product and the test system during this test process.

그런데 테스트용 소켓의 일종인 박막형 소켓은 고주파/하이스피드 반도체를 테스트 할 때 사용되는 것으로서, 종래에는 플라스틱을 CNC로 밀링/드릴 가공하여 제조하였다. 그런데, 이러한 근래의 핀들의 길이가 짧아지는 경향에 의해 기계적 가공으로는 소켓의 제작이 어려워지는 측면이 있었다. 이를 테면, 종래의 제작 방법에 의하면, 1mm이하의 두께 얇은 플라스틱을 미세한 기계적 가공해야 하므로, 높은 가공비용이 요구되고, 불량률이 높으며, 실제 제작이 어려웠다.However, a thin-film socket, which is a type of test socket, is used for testing high-frequency/high-speed semiconductors, and has conventionally been manufactured by milling/drilling plastics with CNC. However, due to the recent trend of shortening the length of the pins, it is difficult to manufacture the socket by mechanical processing. For example, according to the conventional manufacturing method, since it is necessary to perform fine mechanical processing of thin plastics having a thickness of 1 mm or less, high processing cost is required, the defect rate is high, and actual manufacturing is difficult.

본원의 배경이 되는 기술은 한국등록특허공보 제10-1955269호에 개시되어 있다.The technology that is the background of the present application is disclosed in Korean Patent Publication No. 10-1955269.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 박막형 소켓의 용이한 제조가 가능한 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법을 제공하는 것을 목적으로 한다.An object of the present application is to provide a method for manufacturing a test socket pin guide structure using a film lamination capable of easily manufacturing a thin-film socket as to solve the problems of the prior art.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problems to be achieved by the embodiment of the present application are not limited to the technical problems as described above, and other technical problems may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법은, 복수의 필름 각각에 홀을 형성하는 단계; 및 핀 배치용 홀이 형성되도록, 상기 복수의 필름 각각의 홀이 상하 방향으로 연속되게 상기 복수의 필름을 상하 방향으로 적층하는 단계를 포함할 수 있다.As a technical means for achieving the above technical problem, a method for manufacturing a test socket pin guide structure using a film lamination according to an aspect of the present application includes: forming a hole in each of a plurality of films; and laminating the plurality of films in the vertical direction so that the holes for each of the plurality of films are continuous in the vertical direction so as to form a hole for arranging pins.

본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 있어서, 상기 복수의 필름 각각에 홀을 형성하는 단계는, 레이저를 조사하여 홀을 형성할 수 있다.In the method of manufacturing a test socket pin guide structure using a film lamination according to an aspect of the present application, the forming of a hole in each of the plurality of films may include irradiating a laser to form a hole.

본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 있어서, 상기 복수의 필름 각각에 홀을 형성하는 단계는, 상기 복수의 필름 각각의 홀을 상기 핀 배치용 홀의 각 부분과 대응되게 형성할 수 있다.In the method of manufacturing a test socket pin guide structure using a film lamination according to an aspect of the present application, the step of forming a hole in each of the plurality of films corresponds to each part of the hole for the pin arrangement by the hole of each of the plurality of films can be formed to be

본원의 일 측면에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 있어서, 상기 핀 배치용 홀은 상부의 단면적 및 하부의 단면적이 중간부의 단면적보다 작고, 상기 복수의 필름 중 상기 복수의 필름을 적층하는 단계에서 최상측에 위치하는 필름 및 상기 복수의 필름을 적층하는 단계에서 최하측에 위치하는 필름 각각의 홀은 상기 복수의 필름을 적층하는 단계에서 중간에 위치하는 필름의 홀보다 작은 단면적을 가질 수 있다.In the method for manufacturing a test socket pin guide structure using a film lamination according to an aspect of the present application, the pin arrangement hole has an upper cross-sectional area and a lower cross-sectional area smaller than a cross-sectional area of the middle portion, and the plurality of films among the plurality of films Each hole in the film located at the uppermost side in the laminating step and the film located at the lowermost side in the step of laminating the plurality of films has a smaller cross-sectional area than the hole of the film located in the middle in the step of laminating the plurality of films. can have

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described problem solving means are merely exemplary, and should not be construed as limiting the present application. In addition to the exemplary embodiments described above, additional embodiments may exist in the drawings and detailed description.

전술한 본원의 과제 해결 수단에 의하면, 2차원 평면의 필름들에 홀을 형성하고, 필름들을 적층하여 3차원 구조의 테스트 소켓 핀 가이드 구조체를 제조할 수 있으므로, 정밀 가공이 가능하고 제작이 용이하며 제작 단가가 개선되고 높은 수율이 확보되는 테스트 소켓 핀 가이드 구조체가 구현될 수 있다.According to the problem solving means of the present application described above, it is possible to form a hole in two-dimensional flat films and laminate the films to manufacture a test socket pin guide structure having a three-dimensional structure, so precision processing is possible and manufacturing is easy. A test socket pin guide structure in which a manufacturing cost is improved and a high yield is secured may be implemented.

또한, 전술한 본원의 과제 해결 수단에 의하면 필름을 이용해 테스트 소켓 핀 가이드 구조체을 제조하므로 유연성을 갖는 테스트 소켓 핀 가이드 구조체가 제조될 수 있다.In addition, according to the above-described problem solving means of the present application, since the test socket pin guide structure is manufactured using a film, a flexible test socket pin guide structure can be manufactured.

도 1은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 개념 사시도이다.
도 2는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 단면도이다.
도 3은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름을 적층하는 단계를 설명하기 위한 개략적인 단면도이다.
도 4는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.
도 5는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 절연부를 포함하는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.1 is a schematic conceptual perspective view for explaining the step of forming a hole in each of a plurality of films of the test socket pin guide structure manufacturing method using the film lamination according to an embodiment of the present application.
2 is a schematic cross-sectional view for explaining the step of forming a hole in each of a plurality of films of the test socket pin guide structure manufacturing method using the film lamination according to an embodiment of the present application.
3 is a schematic cross-sectional view for explaining the step of laminating a plurality of films of the test socket pin guide structure manufacturing method using the film lamination according to an embodiment of the present application.
4 is a schematic conceptual cross-sectional view of a test socket pin guide structure manufactured by a method for manufacturing a test socket pin guide structure using a film lamination according to an embodiment of the present application.
5 is a schematic conceptual cross-sectional view of a test socket pin guide structure including an insulating part manufactured by a method for manufacturing a test socket pin guide structure using a film lamination according to an embodiment of the present application.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present application will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement them. However, the present application may be implemented in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present application in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되거나 "전기적으로 연결"되어 있는 경우도 포함한다.Throughout this specification, when a part is "connected" with another part, it is not only "directly connected" but also "indirectly connected" or "electrically connected" with another element interposed therebetween. "Including cases where

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is positioned “on”, “on”, “on”, “on”, “under”, “under”, or “under” another member, this means that a member is positioned on the other member. It includes not only the case where they are in contact, but also the case where another member exists between two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.

또한, 본원의 실시예에 관한 설명 중 방향이나 위치와 관련된 용어(상측, 상면, 상부, 하측, 하면, 하부 등)는 도면에 나타나 있는 각 구성의 배치 상태를 기준으로 설정한 것이다. 예를 들면, 도 1 내지 도 5를 보았을 때 전반적으로 12시 방향을 향하는 방향이 상측, 전반적으로 12시 방향을 향하는 면이 상면, 전반적으로 12시 방향을 향하는 부분이 상부, 전반적으로 6시 방향을 향하는 방향이 하측, 전반적으로 6시 방향을 향하는 부분이 하부 등이 될 수 있다.In addition, terms (upper, upper, upper, lower, lower, lower, etc.) related to the direction or position in the description of the embodiment of the present application are set based on the arrangement state of each component shown in the drawings. For example, when looking at FIGS. 1 to 5 , the overall direction toward the 12 o'clock direction is the upper side, the overall direction toward the 12 o'clock direction is the upper surface, the overall direction toward the 12 o'clock direction is the upper side, and the overall direction toward the 6 o'clock direction is the upper side. The direction toward the lower side may be the lower side, and the overall direction toward the 6 o'clock direction may be the lower side.

본원은 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 관한 것이다.The present application relates to a method of manufacturing a test socket pin guide structure using film lamination.

이하에서는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법(이하 '본 제조 방법'이라 함)에 대해 먼저 설명한다.Hereinafter, a method for manufacturing a test socket pin guide structure using a film lamination according to an embodiment of the present application (hereinafter referred to as 'the present manufacturing method') will be first described.

도 1은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 개념 사시도이고, 도 2는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름 각각에 홀을 형성하는 단계를 설명하기 위한 개략적인 단면도이며, 도 3은 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법의 복수의 필름을 적층하는 단계를 설명하기 위한 개략적인 단면도이고, 도 4는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.1 is a schematic conceptual perspective view for explaining the step of forming a hole in each of a plurality of films of a test socket pin guide structure manufacturing method using a film lamination according to an embodiment of the present application, FIG. 2 is an embodiment of the present application It is a schematic cross-sectional view for explaining the step of forming a hole in each of a plurality of films of the test socket pin guide structure manufacturing method using the film lamination according to, Figure 3 is a test socket pin using the film lamination according to an embodiment of the present application A schematic cross-sectional view for explaining the step of laminating a plurality of films of the guide structure manufacturing method, Figure 4 is a test socket pin guide manufactured by the test socket pin guide structure manufacturing method using the film lamination according to an embodiment of the present application It is a schematic conceptual cross-sectional view of the structure.

도 1 및 도 2를 참조하면, 본 제조 방법은 복수의 필름(1, 2, 3, 4, 5) 각각에 홀(11, 21, 31, 42, 51)을 형성하는 단계(제1 단계)를 포함한다. 필름(1, 2, 3, 4, 5)은 폴리이미드 필름 또는 엔지니어링 필름일 수 있다. 또는, 필름(1, 2, 3, 4, 5)은 플라스틱을 포함하는 재질일 수 있다. 또는, 필름(1, 2, 3, 4, 5)은 금속을 포함하는 재질일 수 있다. 또는, 필름(1, 2, 3, 4, 5)은 PCB일 수 있다. 필름(1, 2, 3, 4, 5)이 폴리이미드 필름일 경우, 본 제조 방법에 의해 제조되는 테스트 소켓의 핀 가이드 구조체는 전기적 절연 효과를 확보할 수 있다. 이에 따라, 복수의 필름(1, 2, 3, 4, 5) 중 최상측에 위치하는 필름(1)의 표면에서 발생할 수 있는 전기적 쇼트 발생이 방지될 수 있다.1 and 2, the present manufacturing method comprises the steps of forming holes 11, 21, 31, 42, 51 in each of a plurality of films 1, 2, 3, 4, 5 (first step) includes Films 1, 2, 3, 4, 5 may be polyimide films or engineering films. Alternatively, the films 1, 2, 3, 4, and 5 may be made of a material including plastic. Alternatively, the films 1, 2, 3, 4, and 5 may be made of a material including a metal. Alternatively, the films 1, 2, 3, 4, 5 may be a PCB. When the films 1, 2, 3, 4, and 5 are polyimide films, the pin guide structure of the test socket manufactured by the present manufacturing method may secure an electrical insulation effect. Accordingly, the occurrence of an electrical short that may occur on the surface of the film 1 positioned on the uppermost side among the plurality of films 1, 2, 3, 4, 5 can be prevented.

또한, 본원은 필름(1, 2, 3, 4, 5)의 개수를 5개로 설정하고 설명을 하나, 필름의 개수는 이에 한정되지 않으며 본 제조 방법은 2개 이상의 필름을 이용해 테스트 소켓의 핀 가이드 구조체를 제조할 수 있다.In addition, the present application sets the number of films 1, 2, 3, 4, 5 to 5 and explains, but the number of films is not limited thereto, and the present manufacturing method uses two or more films to guide the pin guide of the test socket constructs can be made.

제1 단계는, 레이저를 조사하여 홀(11, 21, 31, 41, 51)을 형성할 수 있다. 다시 말해, 제1 단계는 복수의 필름(1, 2, 3, 4, 5) 각각에 레이저를 조사하여 홀(11, 21, 31, 41, 51)을 형성할 수 있다. 이에 따라, 홀(11, 21, 31, 41, 51)의 사이즈가 작아도 정밀 가공이 이루어질 수 있다. 참고로, 도 1에는 복수의 필름(1, 2, 3, 4, 5) 각각에 홀(11, 21, 31, 41, 51)이 하나 형성되는 것이 도시되지 않았지만, 실제적인 실시에서는 복수의 필름(1, 2, 3, 4, 5) 각각에 홀(11, 21, 31, 41, 51)이 복수개씩 패턴을 가지고 형성될 수 있다.In the first step, the holes 11 , 21 , 31 , 41 and 51 may be formed by irradiating the laser. In other words, in the first step, the holes 11 , 21 , 31 , 41 , and 51 may be formed by irradiating a laser to each of the plurality of films 1 , 2 , 3 , 4 and 5 . Accordingly, even if the size of the holes 11, 21, 31, 41, 51 is small, precision machining can be performed. For reference, although it is not shown in FIG. 1 that one hole 11 , 21 , 31 , 41 , 51 is formed in each of the plurality of films 1 , 2 , 3 , 4 and 5 , in actual implementation, a plurality of films A plurality of holes 11, 21, 31, 41, 51 may be formed in a pattern in each of (1, 2, 3, 4, 5).

또한, 도 3을 참조하면, 본 제조 방법은 핀 배치용 홀(11, 21, 31, 41 51)이 형성되도록, 복수의 필름(1, 2, 3, 4, 5) 각각의 홀(11, 21, 31, 41, 51)이 상하 방향으로 연속되게 복수의 필름을 상하 방향으로 적층하는 단계(제2 단계)를 포함한다. 제2 단계는 복수의 필름(1, 2, 3, 4, 5)을 접착제로 접착하며 적층할 수 있다.In addition, referring to Figure 3, the present manufacturing method is a plurality of films (1, 2, 3, 4, 5) each hole 11, so that the pin arrangement holes (11, 21, 31, 41 51) are formed 21 , 31 , 41 , and 51 , sequentially stacking a plurality of films in the vertical direction (second step) is included. In the second step, the plurality of films 1, 2, 3, 4, 5 may be laminated by bonding them with an adhesive.

또한, 도 4를 참조하면, 제1 단계는, 복수의 필름(1, 2, 3, 4, 5) 각각의 홀(11, 21, 31, 41, 51)을 핀 배치용 홀(11, 21, 31, 41 51)의 각 부분과 대응되게 형성할 수 있다.In addition, referring to Figure 4, the first step, the plurality of films (1, 2, 3, 4, 5) each hole (11, 21, 31, 41, 51) for pin placement holes (11, 21) , 31, 41 and 51) can be formed to correspond to each part.

예를 들어, 도 4를 참조하면, 컨택핀(9)은 상하 방향으로 연장되는 몸체(91), 몸체(91)의 상부의 적어도 일부로부터 외측 방향으로 연장되는 상측 둘레 연장부(92) 및 몸체(91)의 하부의 적어도 일부로부터 외측 방향으로 연장되는 하측 둘레 연장부(93)를 포함할 수 있다. 이에 따라, 핀 배치용 홀(11, 21, 31, 41 51)의 중간부(21, 31, 41)의 내경은 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 이상일 수 있고, 핀 배치용 홀(11, 21, 31, 41 51)의 상부 및 하부는 컨택핀(9)의 핀 배치용 홀(11, 21, 31, 41 51)로부터의 탈거가 방지되도록 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 미만의 내경을 가질 수 있다.For example, referring to FIG. 4 , the contact pin 9 includes a body 91 extending in an up-down direction, an upper peripheral extension 92 extending outwardly from at least a portion of an upper portion of the body 91, and the body. It may include a lower peripheral extension 93 extending outwardly from at least a portion of the lower portion of the 91 . Accordingly, the inner diameter of the middle portions 21, 31, 41 of the pin placement holes 11, 21, 31, 41 51 is equal to or greater than the outer diameter of the upper peripheral extension 92 (or the lower peripheral extension 93). The upper and lower portions of the pin placement holes (11, 21, 31, 41 51) have upper circumferences to prevent removal of the contact pin (9) from the pin placement holes (11, 21, 31, 41 51). It may have an inner diameter less than the outer diameter of the extension 92 (or the lower peripheral extension 93 ).

이에 따라, 복수의 필름(1, 2, 3, 4, 5) 중 제2 단계에서 최상측에 위치하게 되는 필름(1) 및 복수의 필름(1, 2, 3, 4, 5) 중 제2 단계에서 최하측에 위치하게 되는 필름(5) 각각의 홀(11, 51)은 제2 단계에서 중간에 위치하는 필름(최상측에 위치하게 되는 필름(1)과 최하측에 위치하게 되는 필름(5) 사이에 위치하는 필름)(2, 3, 4)의 홀(21, 31, 41)보다 작은 단면적을 가질 수 있다.Accordingly, the second of the plurality of films (1, 2, 3, 4, 5) and the film (1) positioned on the uppermost side in the second step among the plurality of films (1, 2, 3, 4, 5) Each of the holes 11 and 51 of the film 5 positioned on the lowermost side in the second step is a film positioned in the middle in the second step (the film 1 positioned on the uppermost side and the film positioned on the lowermost side ( 5) It may have a smaller cross-sectional area than the holes 21 , 31 , 41 of the films 2 , 3 , and 4 ) located between them.

즉, 본 제조 방법은, 복수의 필름(1, 2, 3, 4, 5) 각각의 홀을 이용해 핀 배치용 홀(11, 21, 31, 41 51)을 형성하되, 복수의 필름(1, 2, 3, 4, 5) 중 최상측에 위치하는 필름(1)의 홀(11)이 핀 배치용 홀(11, 21, 31, 41 51)의 상부를 형성하고, 최하측에 위치하는 필름(5)의 홀(51)이 핀 배치용 홀(11, 21, 31, 41 51)의 하부를 형성하게 하여, 최상측에 위치하는 필름(1)의 홀(11) 및 최하측에 위치하는 필름(5)의 홀(51)이 중간에 위치하는 필름(2, 3, 4)의 홀(21, 31, 41)보다 작은 단면적을 갖게 할 수 있으며, 이 때, 최상측에 위치하는 필름(1)의 홀(11) 및 최하측에 위치하는 필름(5)의 홀(51)의 내경은 컨택핀(9)의 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 미만일 수 있고, 중간에 위치하는 필름(2, 3, 4)의 홀(21, 31, 41)의 내경은 상측 둘레 연장부(92)(또는 하측 둘레 연장부(93))의 외경 이상일 수 있다.That is, in the present manufacturing method, the plurality of films 1, 2, 3, 4, 5 are used to form holes 11, 21, 31, 41 51 for pin placement using respective holes, but a plurality of films 1, 2, 3, 4, 5), the hole 11 of the film 1 located at the uppermost side forms the upper part of the pin arrangement holes 11, 21, 31, 41 51, and the film located at the lowermost side The hole 51 of (5) forms the lower part of the pin placement holes 11, 21, 31, 41 51, and the hole 11 of the film 1 located at the uppermost side and the lowermost The hole 51 of the film 5 can have a smaller cross-sectional area than the holes 21, 31, 41 of the films 2, 3, 4 located in the middle, and at this time, the film ( The inner diameter of the hole 11 of 1) and the hole 51 of the film 5 located at the lowermost side is the outer diameter of the upper peripheral extension 92 (or the lower peripheral extension 93) of the contact pin 9 . may be less than, and the inner diameter of the hole 21, 31, 41 of the film 2, 3, 4 positioned in the middle may be greater than or equal to the outer diameter of the upper peripheral extension 92 (or the lower peripheral extension 93) .

전술한 바에 따르면, 2차원 평면으로 가공된 필름(1, 2, 3, 4, 5)들을 적층하여 접착함으로써 3차원 구조의 반도체 패키지 테스트용 소켓의 핀 가이드 구조체를 제작할 수 있다. 이에 따라, 반도체 패키지 테스트용 소켓의 핀 가이드 구조체가 용이하게 만들어질 수 있고, 제작 단가가 개선되고 높은 수율이 확보될 수 있다.As described above, the pin guide structure of the socket for testing a semiconductor package having a three-dimensional structure can be manufactured by laminating and bonding the films 1, 2, 3, 4, and 5 processed in a two-dimensional plane. Accordingly, the pin guide structure of the socket for semiconductor package test can be easily manufactured, the manufacturing cost can be improved, and a high yield can be secured.

도 5는 본원의 일 실시예에 따른 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법에 의해 제조되는 절연부를 포함하는 테스트 소켓 핀 가이드 구조체의 개략적인 개념 단면도이다.5 is a schematic conceptual cross-sectional view of a test socket pin guide structure including an insulating part manufactured by a method for manufacturing a test socket pin guide structure using a film lamination according to an embodiment of the present application.

도 5를 참조하면, 본 제조 방법은 제2 단계 이후에, 핀 배치용 홀(11, 21, 31, 41, 51)의 내면을 절연 물질(7)로 코팅하는 단계를 포함할 수 있다. 절연 물질(7)로 코팅하는 단계는, 핀 배치용 홀(11, 21, 31, 41, 51)에 절연 물질(7)을 몰딩한 후, 몰딩된 절연 물질에 핀 배치용 홀(11, 21, 31, 41, 51)과 대응되는 홀(핀 배치용 홀(11, 21, 31, 41, 51)과 동일 내지 대응되는 형태의 홀)을 형성할 수 있고, 이에 따라, 내면이 절연 물질(7)로 코팅된 핀 배치용 홀(11, 21, 31, 41, 51)이 구현될 수 있다. 코팅된 절연 물질(7)은 절연부(7)라고도 할 수 있다.Referring to FIG. 5 , after the second step, the manufacturing method may include coating the inner surfaces of the pin placement holes 11 , 21 , 31 , 41 and 51 with an insulating material 7 . The coating with the insulating material 7 includes molding the insulating material 7 into the pin placement holes 11 , 21 , 31 , 41 and 51 , and then forming the pin placement holes 11 and 21 in the molded insulating material. , 31, 41, 51) and corresponding holes (holes having the same or corresponding shape as the pin placement holes 11, 21, 31, 41, 51) may be formed, and accordingly, the inner surface of the insulating material ( 7) coated pin placement holes 11, 21, 31, 41, 51 may be implemented. The coated insulating material 7 may also be referred to as an insulating part 7 .

절연 물질(7) 코팅에 따라 형성된 절연부(7)에 의해 복수의 필름(1, 2, 3, 4, 5)이 상호 연결될 수 있어, 복수의 필름(1, 2, 3, 4, 5)간의 일체성이 향상될 수 있고, 복수의 필름(1, 2, 3, 4, 5)에 대한 절연 효과가 증대될 수 있다. 따라서, 필름(1, 2, 3, 4, 5)이 금속을 포함하는 재질로 이루어질 경우, 절연 효과 확보를 위해 절연 물질(7) 코팅이 이루어짐이 바람직하다.A plurality of films 1, 2, 3, 4, 5 may be interconnected by an insulating portion 7 formed according to the coating of the insulating material 7, so that the plurality of films 1, 2, 3, 4, 5 The integrity of the liver may be improved, and the insulating effect of the plurality of films 1, 2, 3, 4, 5 may be increased. Accordingly, when the films 1, 2, 3, 4, and 5 are made of a material including a metal, it is preferable that the insulating material 7 is coated to secure an insulating effect.

또한, 도면에는 도시되지 않았지만, 도 5를 참조하면, 절연 물질(7)로 코팅하는 단계는, 절연 물질(7)로 단차부를 형성할 수 있다. 구체적으로, 단차부는 절연부(7)의 상단으로부터 핀 배치용 홀(11, 21, 31, 41, 51)의 내측을 향해 돌출되어 핀 배치용 홀의 상단을 감싸며 핀 배치용 홀의 둘레를 따라 연장 형성될 수 있다. 즉, 절연부(7)의 상단의 단면은 ㄱ자 형상일 수 있다.Also, although not shown in the drawings, referring to FIG. 5 , in the step of coating with the insulating material 7 , a step portion may be formed with the insulating material 7 . Specifically, the step portion protrudes from the upper end of the insulating part 7 toward the inside of the pin placement holes 11, 21, 31, 41, 51 to surround the upper end of the pin placement hole and extend along the perimeter of the pin placement hole. can be That is, the cross-section of the upper end of the insulating part 7 may be L-shaped.

핀 배치용 홀(11, 21, 31, 41, 51)의 상단의 내경(다시 말해, 단차부의 내경)은 핀 배치용 홀(11, 21, 31, 41, 51)로부터 컨택핀(9)이 상측으로 탈거되지 않도록, 컨택핀(9)의 상측 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 핀 배치용 홀(11, 21, 31, 41, 51)의 상단을 감싸는 단차부에 의해서도 핀 배치용 홀(11, 21, 31, 41, 51)의 상단을 통과하기 어려울 수 있다.The inner diameter of the upper end of the pin placement hole 11, 21, 31, 41, 51 (that is, the inner diameter of the step part) is determined by the contact pin 9 from the pin placement hole 11, 21, 31, 41, 51. In order not to be detached upward, it may have a smaller value than the outer diameter of the portion in which the upper peripheral extension 92 of the contact pin 9 is formed. Accordingly, the contact pin 9 closes the upper end of the pin placement hole 11, 21, 31, 41, 51 even by the step portion surrounding the upper end of the pin placement hole 11, 21, 31, 41, 51. It can be difficult to get through.

또한, 도 5를 참조하면, 본 제조 방법은 제2 단계 이후에 복수의 필름(1, 2, 3, 4, 5)의 상면에 절연층(8)을 형성하는 단계를 포함할 수 있다. 절연층(8)을 형성하는 단계는 복수의 필름(1, 2, 3, 4, 5) 중 최 상측에 위치하는 필름(1)의 상면에 절연층(8)을 형성할 수 있다. 절연층(8)은 폴리이미드를 포함하는 재질(이를 테면, 폴리이미드 필름)일 수 있다. 이에 따라, 절연 효과가 증대될 수 있고, 전기적 쇼트 발생 억제 효과가 커질 수 있다. 따라서, 필름(1, 2, 3, 4, 5)이 금속을 포함하는 재질로 이루어질 경우, 절연 효과 확보를 위해 절연 물질(7) 코팅이 이루어짐이 바람직하다.In addition, referring to FIG. 5 , the present manufacturing method may include forming the insulating layer 8 on the upper surfaces of the plurality of films 1 , 2 , 3 , 4 and 5 after the second step. In the forming of the insulating layer 8 , the insulating layer 8 may be formed on the upper surface of the film 1 positioned at the top of the plurality of films 1 , 2 , 3 , 4 and 5 . The insulating layer 8 may be a material including polyimide (eg, a polyimide film). Accordingly, the insulation effect may be increased, and the electric short occurrence suppression effect may be increased. Therefore, when the films 1, 2, 3, 4, and 5 are made of a material containing a metal, it is preferable that the insulating material 7 is coated to secure an insulating effect.

절연층(8)은 복수의 필름(1, 2, 3, 4, 5)의 상면(복수의 필름(1, 2, 3, 4, 5) 중 최 상측에 위치하는 필름(1)의 상면)에 형성되는 메인 부분 및 메인 부분으로부터 핀 배치용 홀(11, 21, 31, 41, 51)의 내측으로 연장되어 핀 배치용 홀(11, 21, 31, 41, 51)의 둘레를 따라 연장 형성되는 입구 형성 부분을 포함할 수 있다. 입구 형성 부분의 내경은 핀 배치용 홀(11, 21, 31, 41, 51)의 상단의 내경보다 작을 수 있다. 또한, 입구 형성 부분의 내경은 핀 배치용 홀(11, 21, 31, 41, 51)에 배치되는 컨택핀(9)이 핀 배치용 홀(11, 21, 31, 41, 51)로부터 상측으로 탈거되지 않도록, 컨택핀(9)의 둘레 연장부(92)가 형성된 부분의 외경보다 작은 값을 가질 수 있다. 이에 따라, 컨택핀(9)은 입구 형성 부분에 의해 핀 배치용 홀(11, 21, 31, 41, 51)의 상단을 통과하기 어려울 수 있다.The insulating layer 8 is the top surface of the plurality of films 1, 2, 3, 4, 5 (the top surface of the film 1 located at the top of the plurality of films 1, 2, 3, 4, 5) The main part and the main part formed in the pin arrangement hole (11, 21, 31, 41, 51) is extended inwardly extending along the circumference of the pin placement hole (11, 21, 31, 41, 51) It may include an inlet forming portion that is The inner diameter of the inlet forming portion may be smaller than the inner diameter of the upper end of the pin arrangement holes (11, 21, 31, 41, 51). In addition, the inner diameter of the inlet forming portion is the contact pin 9 disposed in the pin placement hole (11, 21, 31, 41, 51) upward from the pin placement hole (11, 21, 31, 41, 51). To prevent separation, the contact pin 9 may have a smaller value than the outer diameter of the portion in which the peripheral extension 92 is formed. Accordingly, it may be difficult for the contact pin 9 to pass through the upper ends of the pin arrangement holes 11 , 21 , 31 , 41 and 51 by the inlet forming portion.

또한, 본원은 전술한 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체를 제공할 수 있다. 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체는 컨택핀(9)이 배치되는 핀 배치용 홀(11, 21, 31, 41, 51)이 상하 방향으로 형성될 수 있다.In addition, the present application may provide a test socket pin guide structure manufactured by the present manufacturing method described above. In the test socket pin guide structure manufactured by the present manufacturing method, the pin arrangement holes 11 , 21 , 31 , 41 and 51 in which the contact pins 9 are disposed may be formed in the vertical direction.

또한, 본원은 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체를 포함하는 반도체 패키지 테스트용 소켓('본 소켓'이라 함)을 제공할 수 있다. 본 소켓은 본 제조 방법에 의해 제조되는 테스트 소켓 핀 가이드 구조체 및 컨택핀(9)을 포함할 수 있다.In addition, the present disclosure may provide a socket for testing a semiconductor package (referred to as 'this socket') including a test socket pin guide structure manufactured by the present manufacturing method. This socket may include a test socket pin guide structure and a contact pin 9 manufactured by the present manufacturing method.

본 소켓은 테스트 보드(인쇄 회로 기판)에 장착 가능하다. 즉, 본 소켓은 본 소켓에 장착되는 반도체 패키지와 테스트 보드를 전기적으로 연결하여 반도체 패키지에 대한 테스트가 이루어지게 할 수 있다.This socket can be mounted on a test board (printed circuit board). That is, the socket electrically connects the semiconductor package mounted on the socket and the test board, so that the semiconductor package can be tested.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The foregoing description of the present application is for illustration, and those of ordinary skill in the art to which the present application pertains will understand that it can be easily modified into other specific forms without changing the technical spirit or essential features of the present application. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. For example, each component described as a single type may be implemented in a dispersed form, and likewise components described as distributed may be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present application.

1: 필름
11: 홀
2: 필름
21: 홀
3: 필름
31: 홀
4: 필름
41: 홀
5: 필름
51: 홀1: film
11: Hall
2: film
21: Hall
3: film
31: Hall
4: film
41: Hall
5: film
51: Hall

Claims (4)

반도체 패키지 테스트용 소켓의 핀 가이드 구조체 제조 방법에 있어서,
복수의 필름 각각에 홀을 형성하는 단계; 및
핀 배치용 홀이 형성되도록, 상기 복수의 필름 각각의 홀이 상하 방향으로 연속되게 상기 복수의 필름을 상하 방향으로 적층하는 단계를 포함하는, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.A method for manufacturing a pin guide structure of a socket for semiconductor package testing, the method comprising:
forming a hole in each of the plurality of films; and
A method for manufacturing a test socket pin guide structure using film lamination, comprising: laminating the plurality of films in the vertical direction so that the holes of each of the plurality of films are continuous in the vertical direction so as to form a pin arrangement hole. 제1항에 있어서,
상기 복수의 필름 각각에 홀을 형성하는 단계는,
레이저를 조사하여 홀을 형성하는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.According to claim 1,
The step of forming a hole in each of the plurality of films,
A method of manufacturing a test socket pin guide structure using a film lamination to form a hole by irradiating a laser. 제1항에 있어서,
상기 복수의 필름 각각에 홀을 형성하는 단계는,
상기 복수의 필름 각각의 홀을 상기 핀 배치용 홀의 각 부분과 대응되게 형성하는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.According to claim 1,
The step of forming a hole in each of the plurality of films,
A method of manufacturing a test socket pin guide structure using film lamination, wherein each hole of the plurality of films is formed to correspond to each part of the pin arrangement hole. 제3항에 있어서,
상기 핀 배치용 홀은 상부의 단면적 및 하부의 단면적이 중간부의 단면적보다 작고,
상기 복수의 필름 중 상기 복수의 필름을 적층하는 단계에서 최상측에 위치하는 필름 및 상기 복수의 필름을 적층하는 단계에서 최하측에 위치하는 필름 각각의 홀은 상기 복수의 필름을 적층하는 단계에서 중간에 위치하는 필름의 홀보다 작은 단면적을 갖는 것인, 필름 적층을 이용한 테스트 소켓 핀 가이드 구조체 제조 방법.
4. The method of claim 3,
The pin arrangement hole has an upper cross-sectional area and a lower cross-sectional area smaller than a cross-sectional area of the middle portion,
In the step of laminating the plurality of films among the plurality of films, the film located at the uppermost side and the film located at the lowermost side in the step of laminating the plurality of films each hole is in the middle in the step of laminating the plurality of films A method of manufacturing a test socket pin guide structure using a film lamination that will have a smaller cross-sectional area than the hole of the film located in.
KR1020200072388A 2020-06-15 2020-06-15 Manufacturing method for pin gide structure of test socket using stacked film KR102346030B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200072388A KR102346030B1 (en) 2020-06-15 2020-06-15 Manufacturing method for pin gide structure of test socket using stacked film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200072388A KR102346030B1 (en) 2020-06-15 2020-06-15 Manufacturing method for pin gide structure of test socket using stacked film

Publications (2)

Publication Number Publication Date
KR20210155189A true KR20210155189A (en) 2021-12-22
KR102346030B1 KR102346030B1 (en) 2022-01-03

Family

ID=79164176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200072388A KR102346030B1 (en) 2020-06-15 2020-06-15 Manufacturing method for pin gide structure of test socket using stacked film

Country Status (1)

Country Link
KR (1) KR102346030B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102544655B1 (en) * 2022-11-01 2023-06-21 브이테크놀로지코리아(주) Test Socket Having Socket Housing Formed Film Layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164378A (en) * 1997-08-21 1999-03-05 Ibiden Co Ltd Checker head
JP2001235514A (en) * 2000-02-22 2001-08-31 Nec Corp Using method of electric check jig, check pin and electric checker
JP2003215160A (en) * 2002-01-23 2003-07-30 Nhk Spring Co Ltd Conductive contact
KR20170012805A (en) * 2015-07-24 2017-02-03 한국세라믹기술원 Manufacturing method of ceramic guide plate for probe card and ceramic guid plate thereby
KR20200024462A (en) * 2018-08-28 2020-03-09 주식회사 이노글로벌 By-directional electrically conductive module and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164378A (en) * 1997-08-21 1999-03-05 Ibiden Co Ltd Checker head
JP2001235514A (en) * 2000-02-22 2001-08-31 Nec Corp Using method of electric check jig, check pin and electric checker
JP2003215160A (en) * 2002-01-23 2003-07-30 Nhk Spring Co Ltd Conductive contact
KR20170012805A (en) * 2015-07-24 2017-02-03 한국세라믹기술원 Manufacturing method of ceramic guide plate for probe card and ceramic guid plate thereby
KR20200024462A (en) * 2018-08-28 2020-03-09 주식회사 이노글로벌 By-directional electrically conductive module and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102544655B1 (en) * 2022-11-01 2023-06-21 브이테크놀로지코리아(주) Test Socket Having Socket Housing Formed Film Layer

Also Published As

Publication number Publication date
KR102346030B1 (en) 2022-01-03

Similar Documents

Publication Publication Date Title
KR100700922B1 (en) Substrate having embedded passive devices and Manufacturing method thereof
US10356903B1 (en) System-in-package including opposing circuit boards
JP6328878B2 (en) Method for collective manufacture of a three-dimensional electronic module comprising only an activated printed circuit board
CN103033699B (en) MEMS, its band method of testing and its test strip
TW201803073A (en) Electrical interconnect bridge
KR102346030B1 (en) Manufacturing method for pin gide structure of test socket using stacked film
US7842611B2 (en) Substrate and manufacturing method of the same
TW201806455A (en) Circuit board with pads and method same
KR20050009036A (en) Stack package and manufacturing method thereof
JP5550977B2 (en) Method for drilling printed circuit boards
JP4721637B2 (en) Conductive contact holder, conductive contact unit, manufacturing method and inspection method of conductive contact holder
CN106328625A (en) Package substrate and manufacturing method thereof
JP7037521B2 (en) Built-in component package structure, built-in panel board, and its manufacturing method
KR20120084752A (en) Metal layer structure of multilayer flexible borad and making method thereof
US9711442B1 (en) Semiconductor structure
WO2016013277A1 (en) Method for producing electronic components
KR20150028031A (en) Printed circuit board
WO2019216292A1 (en) Resin multilayer substrate, package for electronic components, and package for optical components
JPH11150368A (en) Manufacture of flex rigid wiring board
JP2014107547A (en) Electronic component package
US20130199035A1 (en) Carrier for manufacturing printed circuit board and method for manufacturing the carrier
TWI639365B (en) Circuit substrate and manufacturing method of circuit substrate
WO2021029416A1 (en) Printed circuit board
CN108962867B (en) Circuit board and method for manufacturing circuit board
KR101829327B1 (en) Connecting device between test board and semiconductor chip

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant