KR20210154356A - 계통연계형 인버터의 공진 억제방법 - Google Patents

계통연계형 인버터의 공진 억제방법 Download PDF

Info

Publication number
KR20210154356A
KR20210154356A KR1020200071289A KR20200071289A KR20210154356A KR 20210154356 A KR20210154356 A KR 20210154356A KR 1020200071289 A KR1020200071289 A KR 1020200071289A KR 20200071289 A KR20200071289 A KR 20200071289A KR 20210154356 A KR20210154356 A KR 20210154356A
Authority
KR
South Korea
Prior art keywords
capacitor
value
har
avg
damping coefficient
Prior art date
Application number
KR1020200071289A
Other languages
English (en)
Other versions
KR102563824B1 (ko
Inventor
팽성일
나병훈
금만희
Original Assignee
(주) 다쓰테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 다쓰테크 filed Critical (주) 다쓰테크
Priority to KR1020200071289A priority Critical patent/KR102563824B1/ko
Publication of KR20210154356A publication Critical patent/KR20210154356A/ko
Application granted granted Critical
Publication of KR102563824B1 publication Critical patent/KR102563824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

커패시터 전류를 검출하여 공진을 억제시키는 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법을 제공한다. 본 발명의 공진 억제방법은 켜패시터 전류를 측정하는 커패시터 전류 검출단계(S1); 상기 단계(S1)에서 측정한 커패시터 전류값에 대하여 DQ변환을 통해 정지좌표계로 변환하는 변환 단계(S2); 상기 단계(S2)를 통하여 변환된 정지좌표계에서 밴드패스 필터를 이용하여 기본파 성분을 제거하는 고조파성분 추출단계(S3); 상기 단계(S3) 이후, 댐핑계수(IC_Kr)를 산출하는 댐핑계수 산출단계(S4); 그리고 상기 단계(S4)에서 계산된 댐핑계수를 이용하여, PWM발생 전압 정지좌표계(Vds, Vqs)를 갱신하여 산출하는 전압 정지좌표 최신화단계(S5)를 포함한다.

Description

계통연계형 인버터의 공진 억제방법{METHOD FOR SUPPRESSING RESONANCE OF GRID-CONNECTED INVERTER}
본 발명은 계통연계형 인버터의 공진 억제방법에 관한 것으로, 보다 상세하게는 커패시터 전류를 검출하여 공진을 억제시키는 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법에 관한 것이다.
계통연계형 인버터 시스템(Grid-Connected Inverter System)은 태양광 등의 신재생 에너지원 또는 기타 다른 발전원으로부터 생성된 전압을 계통의 전압과 주파수레벨에 맞춰서 계통으로 전류를 주입하는 시스템이다.
상기와 같은 계통연계형 인버터 시스템에서 계통연계형 인버터는 태양전지 등의 발전기 또는 배터리 등의 DC전원의 입력을 받아 AC전력으로 변환하여 계통에 송전하게 되는데, 이때 인버터에는 저차 고조파를 억제하기 위하여 출력 측에 L필터, LC필터, LCL필터 등을 연결한다.
만약 출력에 L필터가 연결된 경우에는 계통이 가지고 있는 인덕턴스 성분에 의한 공진(Resonance)이 발생하지 않는다. 그러나 인버터의 특성 상 L필터만 사용하면 저차 고조파의 저감은 어렵기 때문에 LC필터 또는 LCL필터를 사용한다.
LC필터와 LCL필터의 경우는 계통 측 인덕턴스에 의하여 인버터의 커패시터와 특정 주파수에서 공진을 일으키게 된다. 만약 공진이 발생하면, 계통의 인덕턴스 성분과 인버터의 커패시턴스 성분이 에너지를 주고받는 현상이 발생하게 되고, 이로 인하여 인버터와 연계지점에서 전압과 전류의 크기가 증가와 감소를 반복하여 제어 범위를 벗어나 에러를 발생시키거나 인버터의 파손을 유발할 수 있다.
이러한 공진의 크기는 계통의 인덕턴스 성분에 크게 영향을 받으므로, 이 값이 작을 경우에는 공진의 크기도 무시할 만한 수준이 되지만 그렇지 않은 경우도 존재하여, 공진을 억제하는 방법의 개발 필요성이 대두되었다.
KR등록특허 제10-0607038호 KR공개특허 제10-2000-0019160호 KR등록특허 제10-1424317호 KR등록특허 제10-1421017호
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 커패시터의 전류를 검출하여 공진을 억제시킬 수 있는, 계통연계형 인버터의 공진 억제방법을 제공하는 데 그 목적이 있다.
본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여,
발전기 또는 배터리를 하나 이상 포함하는 DC전원부; PWM을 이용하여 DC전력을 AC전원으로 변환하기 위한 하나 이상의 반도체 스위칭 소자를 포함하는 전력변환부; LC필터 또는 LCL필터를 하나 이상 포함하는 필터부; 그리고 인버터 전류 및 커패시터 전류를 측정할 수 있는 하나 이상의 센서가 포함되어 계통으로 전력을 공급하는 계통연계형 인버터의 제어방법으로서, 켜패시터 전류를 측정하는 커패시터 전류 검출단계(S1); 상기 단계(S1)에서 측정한 커패시터 전류값에 대하여 DQ변환을 통해 정지좌표계로 변환하는 변환 단계(S2); 상기 단계(S2)를 통하여 변환된 정지좌표계에서 밴드패스 필터를 이용하여 기본파 성분을 제거하는 고조파성분 추출단계(S3); 상기 단계(S3) 이후, 댐핑계수(IC_Kr)를 산출하는 댐핑계수 산출단계(S4); 그리고 상기 단계(S4)에서 계산된 댐핑계수를 이용하여, PWM발생 전압 정지좌표계(Vds, Vqs)를 갱신하여 산출하는 전압 정지좌표 최신화단계(S5)를 실시하여 공진을 효과적으로 억제하도록 한다.
상기에서, 고조파성분 추출단계(S3)에서 사용할 수 있는 밴드패스 필터를 제공하는 것이 바람직하다.
또한 상기 고조파성분 추출단계(S3)에서 기본파 성분의 제거를 통하여 하모닉 성분을 구하도록 하는 것이 바람직하다.
그리고 상기 댐핑계수를 계산하여 산출하기 위하여, 인버터가 동작하지 않을 때(S41) 0으로 초기화되어 있는 상기 댐핑계수(IC_Kr)에 대하여 한 주기 시간인지 확인하여 만약 한 주기 시간이라면, 커패시터에 흐르는 전류 중 기본파 성분을 제외한 나머지 고조파 성분의 크기를 주기 별로 계산하여 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)를 계산하는 단계(S43); 인버터가 초기 동작 상태임을 확인하는 변수 IC_Kr_ST를 확인하는 단계(S441); 상기 단계(S441)에서 상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 0이라면, 상기 단계(S43)에서 계산된 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 미리 설정된 설정값(Set_V)과 비교하는 단계(S442)를 실시하고,
상기 단계(S442)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 작거나 같다면, 상기 댐핑계수(IC_Kr)를 0으로 설정하는 단계(S45)를 실시하고, 상기 단계(S442)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 크다면, 상기 댐핑켸수(IC_Kr)는 현재의 댐핑계수에 미리 설정된 댐핑계수 설정변동값(ΔI)을 더하여 갱신 저장하는 단계(S46)를 실시하며,
상기 단계(S441)에서 상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 0이 아니라면, 상기 단계(S43)에서 계산된 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 미리 설정된 설정값(Set_V)과 비교하는 단계(S443); 그리고 상기 비교 단계(S443)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 작거나 같으면 상기 댐핑계수(IC_Kr)를 변동 없이 그대로 갱신하는 단계(S47)를 실시하고, 상기 단계(S443)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 크다면, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 이전의 평균값인 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)과 비교(S444)하며,
상기 비교(S444)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)보다 작거나 같다면 상기 단계(S46)를 실시하고, 상기 비교(S444)에서 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)보다 크다면, 상기 댐핑계수(IC_Kr)는 현재의 댐핑계수에 미리 설정된 상기 댐핑계수 설정변동값(ΔI)만큼 뺀 값을 갱신하여 저장하는 단계(S48)를 실시하고,
상기 단계(S45, S46, S47, S48)가 실시된 다음에는 상기 현재의 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)을 일치시키고, 상기 초기 동작 상태 확인 변수(IC_Kr_ST)는 1로 하며, 상기 댐핑계수(IC_Kr)의 최저값과 최대값을 설정하는 단계(S49)를 실시하여 댐핑계수(IC_Kr)를 비례적으로 계산하여 산출한다.
상기에서의 설정값(Set_V)은 0.08pu로 하는 것이 바람직하다.
또한 상기 댐핑계수(IC_Kr)의 최저값은 0이고, 최대값은 3.0으로 하는 것이 바람직하다.
그리고 상기 PWM발생 전압 정지 죄표계의 산출방법을 제공하는 것이 바람직하다.
본 발명에 의하면, 시험예에서 확인할 수 있듯이 계통연계형 인버터의 공진을 실시간으로 효과적으로 억제함으로서 인버터의 성능을 향상시키고 유지 및 관리를 보다 용이하게 하며 공진으로 인한 인버터 파손의 위험을 방지할 수 있다.
도 1은 계통연계형 인버터의 개념도.
도 2 내지 4는 도 1의 계통연계형 인버터의 동작 시뮬레이션 결과 그래프.
도 5는 본 발명의 계통연계형 인버터의 공진 억제방법 순서도.
도 6은 본 발명의 계통연계형 인버터의 공진 억제방법이 적용된 계통연계형 인버터의 제어 블록도.
도 7은 본 발명의 계통연계형 인버터의 공진 억제방법의 댐핑계수 산출 순서도.
도 8 내지 도 11은 본 발명의 계통연계형 인버터의 공진 억제방법이 적용된 계통연계형 인버터의 동작 시뮬레이션 결과 그래프.
도 12는 본 발명의 계통연계형 인버터의 공진 억제방법이 적용된 계통연계형 인버터의 시험예 개념도.
도 13 내지 도 17은 도 12의 시험예 동작에 따른 결과 그래프.
이하에서는 첨부되는 도면 및 바람직한 실시예를 통하여 본 발명을 보다 상세히 설명한다. 하기의 설명은 본 발명의 이해와 실시를 돕기 위한 것이지 본 발명을 이에 한정하는 것은 아니다. 당업자들은 하기의 청구범위에 기재된 본 발명의 사상 내에서 다양한 변형이나 변경 또는 수정이 있을 수 있음을 이해할 것이다.
도 1은 본 발명의 계통연계형 인버터의 공진 억제방법이 적용될 수 있는 계통연계형 인버터의 개념도이다. 이하에서는 도 1을 통하여 본 발명의 공진 억제방법이 적용되는 계통연계형 인버터에 대하여 간략하게 설명한다.
발전원이 되는 태양전지 등의 발전기 또는 배터리, 기타 DC전원이 DC전원부(1)에 포함된다. 상기 DC전원부(1)에는 PWM(Pulse Width Modulation; 펄스 폭 변조)을 이용하여 DC전력을 AC전원으로 변환하기 위한 하나 이상의 반도체 스위칭 소자를 포함하는 전력변환부(2)가 연결되고, 상기 전력변환부(2)는 필터링을 하기 위한 LC필터 또는 LCL필터를 하나 이상 포함하는 필터부(3)에 연결된다.
상기와 같이 필터부(3)를 통해 필터링된 전력이 공급되어야 하므로, 상기 필터부(3)는 계통(4)에 연결되어 최종적으로 상기 DC전원부(1)에서 생산된 전력이 상기 전력변환부(2)에서 AC전원으로 변환되고, 상기 전력변환부(2)에서 변환된 AC전원이 상기 필터부(3)를 통해 필터링되어 상기 계통(4)에서 사용할 수 있게끔 제공되는 것이다.
상기 필터부(3)와 상기 계통(4)의 인덕턴스(Lg)를 고려한 공진주파수(fres)를 아래 수학식 1과 같이 표현할 수 있다.
Figure pat00001
여기서 L1 은 상기 필터부(3)에서 인버터측 인덕터의 인덕턴스 값, L2 는 상기 필터부(3)에서 계통측 인덕터의 인덕턴스 값이며, Ci 는 상기 필터부(3)에서 필터 커패시터의 커패시턴스 값이다.
만약 상기 필터부(3)가 LC 필터로 구성될 경우 상기 L2 값을 0으로 하여 상기 공진주파수(fres)값을 계산할 수 있다.
도 1을 통하여 설명한 바와 같이, 상기 필터부(3)가 LC 또는 LCL필터를 포함하고, 상기 계통(4)측 선로에 인덕턴스(Lg)가 포함되어 있으면, 인버터의 전류에는 상기 공진주파수(fres)에 따라서 공진성분이 발생하게 된다. 도 1과 같은 형태의 인버터에서 아래 표 1에 표시된 파라미터를 사용하여, 시뮬레이션 프로그램(PSIM)을 사용하여 시뮬레이션을 진행하여 도 2 및 도 3과 같은 결과를 얻었다.
항목 사양
VDC 720V
Power 34kW
Filter Capacitor(Ci) 15㎌
스위칭 주파수 10Khz
3상 AC 전압 380V
Filter Inductor(L1) 450μH
Filter Inductor(L2) 200μH
계통 Inductor 1mH
댐핑계수(IC_Kr) 0/2.0
도 2 및 도 3에서 확인할 수 있듯이, 상기 공진주파수(fres) 성분이 인버터 전류(Ir,Is ,It) 및 커패시터 전류(Ic1, Ic2, Ic3) 파형에 나타남을 알 수 있다.
상기 시뮬레이션 프로그램에서 제공되는 FFT(Fast Fourier Transform; 고속 퓨리에 변환)분석을 통해 분석하여 도 4와 같은 결과를 얻었다.
도 4에서 확인할 수 있듯이, 상기 공진주파수(fres)값은 약 2.27Khz이고, 이는 표 1을 상기 수학식 1에 대입하여 계산할 때와 일치하는 것을 확인할 수 있었다. 또한, 도 4의 결과를 확인하여 상기 인버터 전류(Ir,Is ,It)의 고조파 성분과 커패시터 전류(Ic1, Ic2, Ic3)에 흐르는 고조파 성분(기본파 제외)이 일치하는 것을 확인할 수 있었다.
따라서, 상기 커패시터 전류에서 측정된 고조파 성분의 크기와 위상을 확인하여 상기 전력변환부(2)에서 PWM제어 시 이를 빼 주면 공진을 억제할 수 있게 되는 것이다.
도 5는 본 발명의 공진 억제 방법의 순서도이다. 이하에서는 도 4를 통하여 본 발명의 공진 억제 방법에 대하여 구체적으로 설명한다.
우선 본 발명의 공진 억제 방법을 실현하기 위하여, 본 발명의 계통연계형 인버터는 상기 인버터 전류(Ir,Is ,It) 및 커패시터 전류(Ic1, Ic2, Ic3)를 검출할 수 있는 하나 이상의 전류 센서가 포함되어 설치된다.
상기 하나 이상의 전류 센서가 포함되어 상기 인버터 전류(Ir,Is ,It) 및 커패시터 전류(Ic1, Ic2, Ic3)를 검출하는 이유는, 상기 인버터 전류(Ir,Is ,It)의 경우 계통연계형 인버터에서 전류 제어 및 에러 검출을 위해 사용될 수 있고, 상기 커패시터 전류(Ic1, Ic2, Ic3)는 본 발명의 목적인 공진 억제에 사용되기 때문이다. 따라서, 본 발명에서는 우선 상기 커패시터 전류(Ic1, Ic2, Ic3)를 측정하는 커패시터 전류 검출단계(S1)를 실시한다.
그리고 상기 단계(S1)를 통한 상기 캐패시터 전류(Ic1, Ic2, Ic3)값에 대하여 DQ(Direct-Quadrature)변환을 통해 정지좌표계(Stationary Referance Frame)로 변환하는 변환 단계(S2)를 실시한다.
상기 단계(S2)에서, 상기 검출된 캐패시터 전류(Ic1, Ic2, Ic3)에 대하여 DQ변환을 하여 아래의 수학식 2 및 3을 통하여 정지좌표계 성분으로 변환한다.
Figure pat00002
Figure pat00003
다음으로, 상기 단계(S2)를 통하여 변환된 정지좌표계에서 밴드패스 필터(Band Pass Filter; BPF)를 이용하여 기본파(60Hz) 성분을 제거하는 고조파성분 추출단계(S3)를 실시한다.
상기 단계(S3)에서, 상기 밴드패스 필터는 아래 수학식 4와 같이 표현될 수 있다.
Figure pat00004
상기 수학식 4에서, a=ω0/Q 이고, Q 는 품질 인자(Quality Factor)이며, ωo=2π*f 이고, f 는 검출하려는 주파수이다.
상기 단계(S3)에서 상기 기본파(60Hz) 성분의 제거는 아래의 수학식 5 및 6과 같은 형태로 표현되어 실시된다.
Figure pat00005
상기 수학식 5에서, Capi60ds 는 커패시터 전류의 정지좌표계에서 60Hz 유효성분인데, 이 값은 커패시터 전류 유효성분(Capids)에서 상기 수학식 4와 같은 60Hz 밴드패스 필터를 통과하여 얻어진 값이다.
그리고 Capharids 는 커패시터 전류의 정지좌표계 유효성분에서 기본파(60Hz) 성분을 제외한 하모닉 성분이다.
Figure pat00006
상기 수학식 6에서, Capi60qs 는 커패시터 전류의 정지좌표계에서 60Hz 무효성분인데, 이 값은 커패시터 전류 유효성분(Capiqs)에서 상기 수학식 4와 같은 60Hz 밴드패스 필터를 통과하여 얻어진 값이다.
그리고 Caphariqs 는 커패시터 전류의 정지좌표계 무효성분에서 기본파(60Hz) 성분을 제외한 하모닉 성분이다.
도 6는 본 발명의 공진 억제방법이 적용된 계통연계형 인버터의 제어 블록도이다. 상기 도 6에서 점선 박스로 되어 있는 부분이 본 발명의 공진 억제방법이 구현되어 있는 제어부분으로서, 상기 수학식 5 및 6을 통하여 얻어지는 하모닉 성분값(Capharids, Caphariqs)이 도 9의 점선으로 표시된 부분의 값이다.
도 6에서 점선으로 표시된 부분을 제외한 부분은 일반적인 계통연계셩 3상 인버터의 제어를 사용한다. 도 6에서 도시된 바와 같이 3상의 전류(ir, is, it)를 정지좌표계로 변환하여 정지좌표 유효성분(ids)과 무효성분(iqs)으로 변환한다. 이것을 다시 동기좌표계로 변환하여 상기 유효성분(ids)과 무효성분(iqs)으로 변환한다. 이 값을 원하는 전류제어 값의 기준값 유효성분(idref)과 무효성분(iqref)을 비교하여 PI제어를 거쳐서 아래 수학식 7 및 8과 같이 제어값(Δv * d,Δv * q)을 만든다.
Figure pat00007
Figure pat00008
상기 수학식 7 및 8에서, kp 는 PI제어의 P게인 값이고, ki 는 PI제어의 I게인 값이다.
상기 제어값(Δv * d,Δv * q)에다 인버터 전류의 동기좌표 유효성분(ide), 무효성분(iqe)과 각주파수(ω=2*π*f)에 인버터 인덕턴스(L=L1+L2)를 곱한 값(ωL)을 만든다. 이 값은 상기 전류제어 값의 기준값 유효성분(idref)과 무효성분(iqref)을 비교하여 PI제어를 거쳐서 만든 상기 제어값(Δv * d,Δv * q)과 이하의 수학식 9 및 10을 통하여 동기 좌표 전압값(Vde, Vqe)을 만든다.
Figure pat00009
상기 수학식 9에서, E는 계통 전압의 크기를 나타내는 항으로서 계통 외란이 발생되었을 때, 빠른 응답성을 얻기 위한 피드포워드(Feed Forward)항이다.
Figure pat00010
상기 수학식 9 및 10을 통하여 구해진 상기 동기 좌표 전압값(Vde, Vqe)을 아래의 수학식 11 및 12를 통하여 정지 좌표 전압식(Vds, Vqs)으로 변환한다.
Figure pat00011
Figure pat00012
상기 수학식 11 및 12를 통하여 변환되어 구해진 상기 정지 좌표 전압식(Vds, Vqs)에 대하여, 아래의 수학식 13 및 14와 같이 계산하여 상기 커패시터 전류의 하모닉 성분값(Capharids, Caphariqs)을 빼서 공진 성분을 제거한다.
Figure pat00013
Figure pat00014
상기 수학식 13 및 14에서, IC_Kr 은 댐핑계수이다.
상기 단계(S3)를 실시하고, 다음 단계에서 상기 수학식 13 및 14을 계산하기 위하여, 상기 댐핑계수(IC_Kr)가 산출되어야 한다. 따라서, 상기 단계(S3) 이후 공진의 크기를 확인하고 공진 크기에 따라 상기 댐핑계수(IC_Kr)의 값을 비례적으로 계산하는 댐핑계수 산출단계(S4)가 실시된다.
도 7은 상기 댐핑계수(IC_Kr)를 계산하여 산출하기 위한 알고리즘 순서도이다. 이하에서는 도 7을 통하여, 상기 단계(S4)에서 상기 댐핑계수(IC_Kr)가 계산되는 순서에 대하여 설명한다.
인버터가 동작을 하지 않는다면(S41), 상기 댐핑계수(IC_Kr)는 0으로 초기화되어 설정되며, 아직 동작하지 않으므로 당연히 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과, 일정 시간 간격 단위로 과거 시점에서의 커패시터 고조파 전류 평균값인 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs) 모두 0일 것이다.
인버터가 동작을 시작하면, 기본 샘플링 동작 시간(예를 들어 100㎲)마다 제어 및 기타 동작을 수행한다. 한 주기(60Hz) 시간이 되면, 커패시터에 흐르는 전류는 기본파 성분을 제외한 나머지 고조파 성분의 크기를 주기별로 계산하게 된다. 만약 한 주기(60Hz) 시간이 아니라면, 상기한 제어 및 기타 동작을 수행하는 단계(S42)를 실시하면 된다.
만약 상기와 같이 한 주기(60Hz) 시간이 되면, 커패시터에 흐르는 전류 중 기본파 성분을 제외한 나머지 고조파 성분의 크기를 주기 별로 계산하는 단계(S43)를 실시한다.
이때 상기 단계(S43)에서, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 계산할 수 있다.
그리고 현재 인버터가 초기 동작 상태임을 확인하는 변수 IC_Kr_ST 를 확인하여(S441), 이 값이 0이라면 상기 단계(S43)에서 계산된 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 미리 설정된 설정값(Set_V)과 비교(S442)한다.
여기서 상기 설정값(Set_V)은 예를 들어 0.08pu 정도로 설정할 수 있다.
상기와 같이 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 미리 설정된 설정값(Set_V)을 비교(S442)하는데, 만약 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 작거나 같다면 상기 댐핑계수(IC_Kr)는 0으로 설정하는 단계(S45)를 실시한다.
그리고 만약 상기 비교(S442)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 크다면, 상기 댐핑계수(IC_Kr)는 현재의 댐핑계수에 미리 설정된 댐핑계수 설정변동값(ΔI)을 더하여 갱신 저장하는 단계(S46)를 실시한다.
또한 상기 초기 동작 상태 확인 변수(IC_Kr_ST) 를 확인하는 단계(S441)에서, 만약 그 값이 0이 아니라면 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 미리 설정된 설정값(Set_V)을 비교(S443)하여, 만약 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 작거나 같다면 상기 댐핑계수(IC_Kr)는 이전의 댐핑계수에서 변동 없이 그대로 갱신하는 단계(S47)를 실시한다.
그리고 만약 상기 비교(S443)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 크다면, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 이전의 평균값인 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)을 비교(S444)한다.
상기 비교(S444)에서, 현재의 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)보다 작거나 같다면, 상기 단계(S46)를 실시한다.
그리고 상기 비교(S444)에서, 현재의 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)보다 크다면, 상기 댐핑계수(IC_Kr)는 현재의 댐핑계수에 미리 설정된 상기 댐핑계수 설정변동값(ΔI)만큼 뺀 값을 갱신하여 저장하는 단계(S48)를 실시한다.
그리고 상기 단계(S45, S46, S47, S48)가 실시된 다음에는, 적어도 한번 이상 동작이 수행된 것으로서 현재의 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)을 일치시키고, 계속적인 댐핑계수(IC_Kr)의 증감 갱신을 위하여 초기 동작 상태 확인 변수(IC_Kr_ST)는 1로 설정하며, 상기 댐핑계수(IC_Kr)의 최저값과 최대값을 설정하는 단계(S49)를 실시한다.
상기 단계(S49)에서, 상기 댐핑계수(IC_Kr)의 최저값은 0으로 하는 것이 바람직하며, 최대값은 사용자가 설정할 수 있는데 예를 들어 3.0으로 할 수 있다. 도 6의 단계 S49에 표현된 계수 3.0은 예시적으로 작성된 것으로서, 이는 사용자의 필요에 따라 변동될 수 있다.
상기 단계(S49)가 실시된 다음에는 다시 다음 한 주기(60Hz) 시간이 되는지를 확인하여 동작을 수행한다.
상기와 같은 순서를 통하여 상기 댐핑계수(IC_Kr)가 상기 단계(S49)에서 설정된 범위 내에서 한 주기(60Hz) 시간 간격으로 지속적으로 변동될 수 있다.
상기한 단계들(S41~S49)을 토대로 상기 댐핑계수(IC_Kr)의 변동에 대해 예시적으로 설명한다면, 인버터의 동작이 시작되고 얼마간은 공진이 발생하지 않는다. 공진이 발생하지 않을 때의 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)은 단계 S43에서 계산되었을 때 보통 0.05pu 이하의 값을 가져 일반적으로 상기 설정값(Set_V)보다 작거나 같으므로, 이 경우에 최초에 초기 동작 상태 확인 변수(IC_Kr_ST)가 0일 때는 S43→S441→S442→S45→S49 의 순으로 단계가 실행될 것이다.
만약 공진이 발생하여, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 설정된 상기 설정값(Set_V)보다 크다면, 최초에 초기 동작 상태 확인 변수(IC_Kr_ST)가 0일 때는 S43→S441→S442→S46→S49 의 순으로 단계가 실행될 것이다.
여기서 상기 단계(S49)에서 초기 동작 상태 확인 변수(IC_Kr_ST)가 1로 변경되므로, 다음 주기에서는 상기 초기 동작 상태 확인 변수(IC_Kr_ST)를 확인하는 단계(S441)에서 이를 반영하여 다음 단계는 S443을 실행하게 된다.
상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 1인 상태이고, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 설정값(Set_V)보다 작거나 같다면 공진이 발생하지 않은 것이므로, 상기 댐핑계수(IC_Kr)의 현재 상태를 갱신할 필요가 없게 된다. 따라서 이 때의 단계는 S43→S441→S443→S47→S49 의 순으로 단계가 진행하게 된다.
또한 상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 1인 상태이고, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 설정값(Set_V)보다 크다면 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 과거 평균값인 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)을 비교하여, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 이전값(Ps_avg_C_Har_ds, qs)보다 작다면 공진이 억제된 것이므로 상기 댐핑계수(IC_Kr)를 증가시킨다. 따라서 이 때의 단계는 S43→S441→S443→S444→S46→S49 의 순으로 단계가 진행하게 된다.
그리고 상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 1인 상태이고, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 설정값(Set_V)보다 크며, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 과거 평균값인 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)을 비교하였을 때 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 이전값(Ps_avg_C_Har_ds, qs)보다 크다면 공진이 악화된 것이므로 상기 댐핑계수(IC_Kr)를 감소시킨다. 따라서 이 때의 단계는 S43→S441→S443→S444→S48→S49 의 순으로 단계가 진행하게 된다.
상기와 같은 방법으로 현재의 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)에 대응하여 최적의 댐핑계수(IC_Kr)값을 실시간으로 갱신하면서 설정할 수 있게 되는 것이다.
상기 도 7과 같은 댐핑계수(IC_Kr) 설정 알고리즘을 적용하여 상기 댐핑계수(IC_Kr)를 산출하는 댐핑계수 산출단계(S4)가 완료되면, 상기 수학식 13 및 14에 따른 PWM 발생 전압 정지 좌표계(Vds, Vqs)를 갱신하여 구할 수 있으므로, 상기 수학식 13 및 14을 이용하여 상기 PWM 발생 전압 정지 좌표계(Vds, Vqs)를 갱신하여 산출하는 전압 정지좌표계 최신화단계(S5)를 실시하여 공진을 억제하도록 한다.
상기한 댐핑계수(IC_Kr) 산출 및 적용을 이용한 시뮬레이션 결과가 도 8 및 도 9에 도시되어 있다. 도 8은 인버터를 이용한 발전을 시작하여 공진이 발생한 시간의 파형이며, 도 9은 본 발명의 공진 억제방법을 사용하여 공진을 억제한 시간의 파형이다. 도 8과 도 9을 비교하였을 때, 도 8의 파형에서 공진이 억제되었음을 확인할 수 있다.
상기 도 6에서와 같이 본 발명의 공진 억제방법이 적용된 계통연계형 인버터에 대하여 동일한 시뮬레이션 프로그램(PSIM)을 사용하여 시뮬레이션한 결과가 도 10 및 도 11에 도시되어 있다.
도 10 및 도 11에 도시된 결과물을 도 2 및 도 3과 비교하였을 때, 공진이 확실하게 억제된 것을 확인할 수 있다.
도 12는 본 발명의 공진 억제방법을 시험하기 위한 인버터의 간략 회로 개념도이다. 본 발명의 공진 억제방법에 대하여 실제로 도 12와 같은 형태의 회로를 제작하여 시험하여 보았다.
도 12에 도시된 바와 같이, 계통 측에 인덕터(Lg)를 연결하여 인덕턴스 성분만 있는 경우와, 계통연계형 인버터가 병렬로 연결된 경우를 고려하여 커패시터(Cg)가 추가된 경우로 나누어 시험을 진행하였고, 시험에 사용된 파라미터 사양은 아래 표 2와 같이 하였다.
항목 사양
VDC 720V
Power 15kW
3상 AC전압 380V
Filter Inductor(L1) 450μH
Filter Inductor(L2) 200μH
Filter Capacitor(C) 30㎌
스위칭 주파수 10Khz
계통 Inductor(Lg) 1.3mH
댐핑계수(IC_Kr) 0~3.0
계통 커패시터(Cg) 40㎌
상기 표 2와 같이 제시된 파라미터를 상기 수학식 1에 대입하여 계산하면, 공진주파수(fres)가 각각 1.6Khz와 1.05Khz이고, 이때 추가된 계통 측 커패시터(Cg)는 상기 수학식 1의 Ci 값에서 LCL 필터 중 Ci 의 값과 합하여 계산하면 되며, 계통측 인덕턴스(Lg)는 LCL 필터의 L2와 합산하여 계산하면 된다.
상기와 같이 하여 시험한 결과가 도 13 및 도 14에 도시되어 있다.
도 13은 인덕턴스 성분만 고려한 경우(약한 공진)의 파형이다. 상기와 같은 약한 공진 상태일 때는 상기 댐핑계수(IC_Kr)가 1.0일 때 공진현상의 억제 특성이 우수하였다. 상기 댐핑계수(IC_Kr)가 1.0을 초과하였을 경우에는 공진이 악화되는 것을 확인하였다. 도 14가 약한 공진 상태일 때 상기 댐핑계수(IC_Kr)를 1.0으로 하여 개선한 파형이다.
도 15는 계통측에 인덕턴스 성분과 인버터가 병렬로 연결되었을 경우(강한 공진)의 파형이다. 상기와 같은 강한 공진 상태일 때는 상기 댐핑계수(IC_Kr)가 3.0일 때 공진 현상의 억제 특성이 우수하였다. 상기 댐핑계수(IC_Kr)가 3.0,을 초과하였을 때는 공진이 악화되는 것을 확인하였다. 도 16이 강한 공진 상태일 때 상기 댐핑계수(IC_Kr)를 3.0으로 하여 개선한 파형이다. 또한 도 17은 상기 댐핑계수(IC_Kr)를 5.0으로 하였을 때 공진이 악화되어 과전류가 발생되는 것을 표현한 파형이다.
상기와 같이, 상기 댐핑계수(IC_Kr)는 공진의 강도에 따라 유동적으로 변경되어야 하기에, 본 발명의 공진 억제기법의 댐핑계수 산출단계(S4)에서 실시하는 도 6에 표현된 알고리즘 동작 방식이 필요한 것이다. 따라서 본 발명의 공진 억제기법은 계통연계형 인버터의 공진을 실시간으로 효과적으로 억제할 수 있게 됨을 확인하였다.
본 발명의 방법은 3상에 대하여 설명하였지만, 단상 시스템인 경우에서도 동일하게 DQ변환을 통하여 본 발명의 방법을 적용할 수 있으며, 당업자들은 이에 대해 이해할 수 있을 것이다.
1 : DC전원부. 2 : 전력변환부.
3 : 필터부. 4 : 계통.

Claims (7)

  1. 발전기 또는 배터리를 하나 이상 포함하는 DC전원부; PWM을 이용하여 DC전력을 AC전원으로 변환하기 위한 하나 이상의 반도체 스위칭 소자를 포함하는 전력변환부; LC필터 또는 LCL필터를 하나 이상 포함하는 필터부; 그리고 인버터 전류 및 커패시터 전류를 측정할 수 있는 하나 이상의 센서가 포함되어 계통으로 전력을 공급하는 계통연계형 인버터의 제어방법으로서,
    켜패시터 전류를 측정하는 커패시터 전류 검출단계(S1);
    상기 단계(S1)에서 측정한 커패시터 전류값에 대하여 DQ변환을 통해 정지좌표계로 변환하는 변환 단계(S2);
    상기 단계(S2)를 통하여 변환된 정지좌표계에서 밴드패스 필터를 이용하여 기본파 성분을 제거하는 고조파성분 추출단계(S3);
    상기 단계(S3) 이후, 댐핑계수(IC_Kr)를 산출하는 댐핑계수 산출단계(S4);
    그리고 상기 단계(S4)에서 계산된 댐핑계수를 이용하여, PWM발생 전압 정지좌표계(Vds, Vqs)를 갱신하여 산출하는 전압 정지좌표 최신화단계(S5)를 실시하여 공진을 억제하는 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법.
  2. 제 1항에 있어서,
    상기 고조파성분 추출단계(S3)에서 사용되는 밴드패스 필터는 아래 수학식 1과 같은 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법.
    [수학식 1]
    Figure pat00015
  3. 제 1항에 있어서,
    상기 고조파성분 추출단계(S3)에서 기본파 성분의 제거는 아래의 수학식 2 및 3과 같이 하여 하모닉 성분을 구하는 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법.
    [수학식 2]
    Figure pat00016

    [수학식 3]
    Figure pat00017
  4. 제 1항에 있어서,
    상기 댐핑계수를 계산하여 산출하기 위하여,
    인버터가 동작하지 않을 때(S41) 0으로 초기화되어 있는 상기 댐핑계수(IC_Kr)에 대하여 한 주기 시간인지 확인하여 만약 한 주기 시간이라면, 커패시터에 흐르는 전류 중 기본파 성분을 제외한 나머지 고조파 성분의 크기를 주기 별로 계산하여 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)를 계산하는 단계(S43);
    인버터가 초기 동작 상태임을 확인하는 변수 IC_Kr_ST를 확인하는 단계(S441);
    상기 단계(S441)에서 상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 0이라면, 상기 단계(S43)에서 계산된 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 미리 설정된 설정값(Set_V)과 비교하는 단계(S442);
    그리고 상기 단계(S442)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 작거나 같다면, 상기 댐핑계수(IC_Kr)를 0으로 설정하는 단계(S45)를 실시하고, 상기 단계(S442)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 크다면, 상기 댐핑켸수(IC_Kr)는 현재의 댐핑계수에 미리 설정된 댐핑계수 설정변동값(ΔI)을 더하여 갱신 저장하는 단계(S46)를 실시하며,
    상기 단계(S441)에서 상기 초기 동작 상태 확인 변수(IC_Kr_ST)가 0이 아니라면, 상기 단계(S43)에서 계산된 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 미리 설정된 설정값(Set_V)과 비교하는 단계(S443);
    그리고 상기 비교 단계(S443)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 작거나 같으면 상기 댐핑계수(IC_Kr)를 변동 없이 그대로 갱신하는 단계(S47)를 실시하고, 상기 단계(S443)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 미리 설정된 설정값(Set_V)보다 크다면, 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)을 이전의 평균값인 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)과 비교(S444)하며,
    상기 비교(S444)에서 상기 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)보다 작거나 같다면 상기 단계(S46)를 실시하고, 상기 비교(S444)에서 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)이 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)보다 크다면, 상기 댐핑계수(IC_Kr)는 현재의 댐핑계수에 미리 설정된 상기 댐핑계수 설정변동값(ΔI)만큼 뺀 값을 갱신하여 저장하는 단계(S48)를 실시하며,
    상기 단계(S45, S46, S47, S48)가 실시된 다음에는 상기 현재의 커패시터 고조파 전류 평균값(Avg_C_Har_ds, qs)과 상기 커패시터 고조파 전류 평균 이전값(Ps_avg_C_Har_ds, qs)을 일치시키고, 상기 초기 동작 상태 확인 변수(IC_Kr_ST)는 1로 하며, 상기 댐핑계수(IC_Kr)의 최저값과 최대값을 설정하는 단계(S49)를 실시하는 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법.
  5. 제 4항에 있어서,
    상기 설정값(Set_V)은 0.08pu임을 특징으로 하는 계통연계형 인버터의 공진 억제방법.
  6. 제 4항에 있어서,
    상기 댐핑계수(IC_Kr)의 최저값은 0이고, 최대값은 3.0인 것을 특징으로 하는 계통연계형 인버터의 공진 억제방법.
  7. 제 1항에 있어서, 상기 PWM발생 전압 정지 죄표계는 아래의 수학식 4 및 5에 의하여 계산되어 구해지는 것을 특징으로 하는, 계통연계형 인버터의 공진 억제방법.
    [수학식 4]
    Figure pat00018

    [수학식 5]
    Figure pat00019
KR1020200071289A 2020-06-12 2020-06-12 계통연계형 인버터의 공진 억제방법 KR102563824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200071289A KR102563824B1 (ko) 2020-06-12 2020-06-12 계통연계형 인버터의 공진 억제방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200071289A KR102563824B1 (ko) 2020-06-12 2020-06-12 계통연계형 인버터의 공진 억제방법

Publications (2)

Publication Number Publication Date
KR20210154356A true KR20210154356A (ko) 2021-12-21
KR102563824B1 KR102563824B1 (ko) 2023-08-04

Family

ID=79165232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200071289A KR102563824B1 (ko) 2020-06-12 2020-06-12 계통연계형 인버터의 공진 억제방법

Country Status (1)

Country Link
KR (1) KR102563824B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240065901A (ko) 2022-11-07 2024-05-14 서울과학기술대학교 산학협력단 다중 병렬연결 lcl 필터형 계통연계 인버터의 제어 시스템 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019160A (ko) 1998-09-09 2000-04-06 김덕중 이산전류제어를 위한 링크전압 억제형 공진인버터 및 동기전동기 및 예측형 전류제어방법
KR20060072583A (ko) * 2004-12-23 2006-06-28 현대자동차주식회사 양방향 3상 직류변환장치의 제어장치 및 제어방법
KR100607038B1 (ko) 2004-08-25 2006-08-01 학교법인 울산공업학원 피더블유엠 인버터의 출력 엘씨 필터의 공진전압 억제장치및 방법
KR20120058833A (ko) * 2010-11-30 2012-06-08 엘에스산전 주식회사 계통연계형 인버터 시스템
KR101421017B1 (ko) 2014-04-15 2014-07-21 주식회사 에코스 멀티레벨 인버터의 전류 제어 방법
JP2017200419A (ja) * 2016-04-28 2017-11-02 エルエス産電株式会社Lsis Co., Ltd. コンバータシステムのダンピング装置および方法
KR20200003703A (ko) * 2018-07-02 2020-01-10 숭실대학교산학협력단 단상 계통연계 인버터를 위한 고조파 보상 장치 및 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019160A (ko) 1998-09-09 2000-04-06 김덕중 이산전류제어를 위한 링크전압 억제형 공진인버터 및 동기전동기 및 예측형 전류제어방법
KR100607038B1 (ko) 2004-08-25 2006-08-01 학교법인 울산공업학원 피더블유엠 인버터의 출력 엘씨 필터의 공진전압 억제장치및 방법
KR20060072583A (ko) * 2004-12-23 2006-06-28 현대자동차주식회사 양방향 3상 직류변환장치의 제어장치 및 제어방법
KR20120058833A (ko) * 2010-11-30 2012-06-08 엘에스산전 주식회사 계통연계형 인버터 시스템
KR101424317B1 (ko) 2010-11-30 2014-08-01 엘에스산전 주식회사 계통연계형 인버터 시스템
KR101421017B1 (ko) 2014-04-15 2014-07-21 주식회사 에코스 멀티레벨 인버터의 전류 제어 방법
JP2017200419A (ja) * 2016-04-28 2017-11-02 エルエス産電株式会社Lsis Co., Ltd. コンバータシステムのダンピング装置および方法
KR20200003703A (ko) * 2018-07-02 2020-01-10 숭실대학교산학협력단 단상 계통연계 인버터를 위한 고조파 보상 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240065901A (ko) 2022-11-07 2024-05-14 서울과학기술대학교 산학협력단 다중 병렬연결 lcl 필터형 계통연계 인버터의 제어 시스템 및 방법

Also Published As

Publication number Publication date
KR102563824B1 (ko) 2023-08-04

Similar Documents

Publication Publication Date Title
Xu et al. Adaptive feedforward algorithm without grid impedance estimation for inverters to suppress grid current instabilities and harmonics due to grid impedance and grid voltage distortion
CN104218590B (zh) 基于虚拟同步机的不平衡电压补偿控制方法
Jessen et al. Modeling of inverter output impedance for stability analysis in combination with measured grid impedances
JP6043543B2 (ja) インバータ回路を制御する制御回路、および、当該制御回路を備えたインバータ装置
CN113224791B (zh) 一种并网逆变器虚拟阻抗有源阻尼控制方法
US9590485B2 (en) Resonance suppression device
Shen et al. Current control optimization for grid-tied inverters with grid impedance estimation
Lu et al. Resonance propagation of parallel-operated DC-AC converters with LCL filters
Büyük et al. A notch filter based active damping of llcl filter in shunt active power filter
Kedra Comparison of an active and hybrid power filter devices
KR102563824B1 (ko) 계통연계형 인버터의 공진 억제방법
Kraemer et al. Robust design of control structure for three-phase grid-tied inverters
Yadav et al. Current harmonic mitigation in grid tied solar photovoltaic system via PRES
Nascimento Filho et al. Design methodology of P-res controllers with harmonic compensation for three-phase DC-AC grid-tie inverters with LCL output filter
Inci et al. FFT based reference signal generation to compensate simultaneous voltage sag/swell and voltage harmonics
JP5793393B2 (ja) 単独運転検出装置、系統連系インバータシステム、および、単独運転検出方法
Arcuri et al. Stability analysis of grid inverter LCL-filter resonance in wind or photovoltaic parks
Xu et al. Stability analysis of grid-connected inverters during the transient of grid voltage fluctuations in weak grid cases
CN110460088A (zh) 一种电网电压非理想情况下电流源变换器控制方法
CN111435141A (zh) 一种电网阻抗测量装置及方法
Marinescu et al. Aspects of power quality improvement in a driving system using an active filter
CN105634006B (zh) 一种并网逆变器控制方法及系统
JP6423757B2 (ja) 周波数検出装置、周波数検出方法、および、検出された周波数を用いるインバータ装置
EP3879687A1 (en) Estimation of the capacitance in the dc link of a motor drive
CN105426664B (zh) Pwm整流变频系统中载波频率计算方法及装置

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant