KR20210152760A

KR20210152760A - 컨트롤러 및 메모리 시스템

Info

Publication number: KR20210152760A
Application number: KR1020200069648A
Authority: KR
Inventors: 지승구
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2020-06-09
Filing date: 2020-06-09
Publication date: 2021-12-16

Abstract

메모리 다이를 제어하는 컨트롤러는, 프로그램 커맨드 및 선순위 커맨드를 큐잉하는 커맨드 큐; 상기 커맨드 큐에 큐잉된 프로그램 커맨드 및 상기 프로그램 커맨드에 대응하는 프로그램 데이터를 상기 메모리 다이로 제공하는 메모리 인터페이스를 포함하고, 상기 메모리 인터페이스는 상기 프로그램 데이터를 구성하는 단위 데이터 청크들 중 하나를 상기 메모리 다이로 제공하고, 상기 커맨드 큐에 선순위 커맨드가 큐잉된 경우 상기 프로그램 데이터 제공을 중지하고, 상기 선순위 커맨드를 상기 메모리 다이로 제공하고, 상기 선순위 커맨드의 처리가 완료되면 상기 프로그램 데이터 제공을 재개하는 동작을 상기 단위 데이터 청크들이 상기 메모리 다이로 모두 제공될 때까지 반복 수행함으로써 상기 프로그램 데이터를 제공한다.

Description

컨트롤러 및 메모리 시스템{CONTROLLER AND MEMORY SYSTEM}

본 발명은 메모리 장치를 제어하는 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명은 우선순위 높은 커맨드의 처리 시간을 단축시킬 수 있는 컨트롤러 및 메모리 시스템을 제공하고자 한다.

본 발명의 실시 예에 따르면, 메모리 다이를 제어하는 컨트롤러는, 프로그램 커맨드 및 선순위 커맨드를 큐잉하는 커맨드 큐; 상기 커맨드 큐에 큐잉된 프로그램 커맨드 및 상기 프로그램 커맨드에 대응하는 프로그램 데이터를 상기 메모리 다이로 제공하는 메모리 인터페이스를 포함하고, 상기 메모리 인터페이스는 상기 프로그램 데이터를 구성하는 단위 데이터 청크들 중 하나를 상기 메모리 다이로 제공하고, 상기 커맨드 큐에 선순위 커맨드가 큐잉된 경우 상기 프로그램 데이터 제공을 중지하고, 상기 선순위 커맨드를 상기 메모리 다이로 제공하고, 상기 선순위 커맨드의 처리가 완료되면 상기 프로그램 데이터 제공을 재개하는 동작을 상기 단위 데이터 청크들이 상기 메모리 다이로 모두 제공될 때까지 반복 수행함으로써 상기 프로그램 데이터를 제공한다.

메모리 시스템은, 메모리 다이; 상기 메모리 다이를 제어하기 위한 프로그램 커맨드 및 선순위 커맨드를 큐잉하는 커맨드 큐; 및 상기 커맨드 큐에 큐잉된 프로그램 커맨드 및 상기 프로그램 커맨드에 대응하는 프로그램 데이터를 상기 메모리 다이로 제공하는 메모리 인터페이스를 포함하고, 상기 메모리 인터페이스는 상기 프로그램 데이터를 구성하는 단위 데이터 청크들 중 하나를 상기 메모리 다이로 제공하고, 상기 커맨드 큐에 선순위 커맨드가 큐잉된 경우 상기 프로그램 데이터 제공을 중지하고, 상기 선순위 커맨드를 상기 메모리 다이로 제공하고, 상기 선순위 커맨드의 처리가 완료되면 상기 프로그램 데이터 제공을 재개하는 동작을 상기 단위 데이터 청크들이 상기 메모리 다이로 모두 제공될 때까지 반복 수행함으로써 상기 프로그램 데이터를 제공한다.

본 발명은 우선순위 높은 커맨드의 처리 시간을 단축시킬 수 있는 컨트롤러 및 메모리 시스템을 제공할 수 있다.

도 1을 참조하면, 데이터 처리 시스템은 호스트 및 메모리 시스템을 포함한다.
도 2는 메모리 다이 내의 메모리 셀 어레이의 예시적인 구성을 나타낸 회로도이다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 프로그램 동작을 개략적으로 나타내는 흐름도이다.
도 5는 본 발명의 실시 예에 따른 커맨드 큐를 나타낸다.
도 6은 예시적으로 제1 프로그램 커맨드의 처리 타이밍을 나타낸다.
도 7은 본 발명의 실시 예에 따른 데이터 버퍼링 동작을 자세히 설명하는 도면이다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.

호스트(102)는 전자 장치, 예를 들어 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.

호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.

메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예를 들어, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.

메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예를 들어, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.

메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.

컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예를 들어, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.

다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.

메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다.

메모리 장치(150)는 플래시 메모리 장치일 수 있다. 플래시 메모리는 메모리 셀 트랜지스터들로 구성된 메모리 셀 어레이에 데이터를 저장할 수 있다. 플래시 메모리는 메모리 다이, 플레인, 메모리 블록 및 페이지 계층 구조를 가질 수 있다. 하나의 메모리 다이는 한 번에 하나의 커맨드를 수신할 수 있다. 플래시 메모리는 복수의 메모리 다이를 포함할 수 있다. 하나의 메모리 다이는 복수의 플레인을 포함할 수 있으며, 상기 복수의 플레인은 상기 메모리 다이가 수신한 커맨드를 병렬로 처리할 수 있다. 각 플레인은 복수의 메모리 블록을 포함할 수 있다. 메모리 블록은 이레이즈 동작의 최소 단위일 수 있다. 하나의 메모리 블록은 복수의 페이지를 포함할 수 있다. 페이지는 라이트 동작의 최소 단위일 수 있다.

컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다. 컨트롤러(130)에 대해서는 도 3을 참조하여 후술된다.

도 1을 참조하면, 메모리 장치(150)는 복수의 메모리 다이들(D11 내지 D2n)을 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130)와 메모리 장치(150) 간 인터페이싱을 지원하는 채널을 포함할 수 있다. 도 1의 예에서는 메모리 시스템(110)에 복수의 채널들(CH1 및 CH2)이 포함될 수 있다. 예를 들어, 제1 채널(CH1)은 제1 메모리 다이들(D11 내지 D1n)과의 인터페이싱을 지원하고, 제2 채널(CH2)은 제2 메모리 다이들(D21 내지 D2n)과의 인터페이싱을 지원할 수 있다. 복수의 메모리 다이들(D11 내지 D2n)은 복수의 채널들(CH1 및 CH2)을 통해 컨트롤러(130)로부터 커맨드, 어드레스 및 데이터 등을 수신할 수 있고, 컨트롤러(130)로 데이터를 제공할 수 있다. 각 메모리 다이에 포함될 수 있는 메모리 셀 어레이는 도 2를 참조하여 후술된다.

도 2는 메모리 다이 내의 메모리 셀 어레이(300)의 예시적인 구성을 나타낸 회로도이다.

도 2를 참조하면, 메모리 다이의 복수의 메모리 블록들 중 어느 것과도 대응할 수 있는 메모리 블록(330)은 복수의 비트라인들(BL0 내지 BLm-1)과 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링들(340)은 적어도 하나의 드레인 선택 트랜지스터(DST)와 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 드레인 선택 트랜지스터(DST) 및 소스 선택 트랜지스터(SST) 사이에 복수 개의 메모리 셀들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀들(MC0 to MCn-1)은 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구현될 수 있다. 각각의 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다. 예를 들어, 도 2에 도시된 바와 같이 제1 셀 스트링은 제1 비트라인(BL0)과 연결되고, 마지막 셀 스트링은 마지막 비트라인(BLm-1)과 연결될 수 있다. 참고로, 도 2에서 'DSL'은 드레인 선택 라인, 'SSL'은 소스 선택 라인, 'CSL'은 공통 소스 라인을 나타낸다.

도 2는 NAND 플래시 메모리 셀들을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 상기 메모리 셀들은 NOR 플래시 메모리 셀 또는 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리 셀들일 수 있다. 또한, 메모리 다이는 전하 저장층으로서 전도성 플로팅 게이트를 포함하는 플래시 메모리 장치 또는 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(CTF, Charge Trap Flash) 메모리 장치일 수도 있다.

메모리 다이는 동작 모드에 따라 워드라인들로 공급하기 위한 프로그램 전압, 리드 전압, 패스 전압을 포함하는 워드라인 전압들을 제공하는 전압 공급부(310)를 더 포함할 수 있다. 전압 공급부(310)의 전압 생성 동작은 제어회로(350)에 의해 제어될 수 있다. 제어회로(350)의 제어 하에, 전압 공급부(310)는 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택할 수 있고, 상기 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 상기 워드라인 전압을 선택 워드라인으로 제공하고, 필요에 따라 비선택 워드라인으로 제공할 수 있다.

메모리 다이는 제어회로(350)에 의해 제어되는 리드/라이트 회로(320)를 포함할 수 있다. 검증/정상 리드 동작 중에, 리드/라이트 회로(320)는 메모리 셀 어레이로부터 데이터를 리드하기 위해 감지 증폭기로서 동작할 수 있다. 프로그램 동작 중에, 리드/라이트 회로(320)는 상기 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 프로그램 동작 중에, 리드/라이트 회로(320)는 버퍼(미도시)로부터 상기 메모리 셀 어레이에 저장될 데이터를 수신하고, 상기 수신된 데이터에 따라 비트라인들을 구동할 수 있다. 리드/라이트 회로(320)는 각각이 열(column)들(또는 비트라인들) 또는 열쌍(column pair)들(또는 비트라인 쌍들)과 대응하는 복수의 페이지 버퍼들(322 내지 326, PB)을 포함할 수 있으며, 각각의 페이지 버퍼들(PB)은 복수의 래치들(미도시)을 포함할 수 있다.

메모리 다이는 2차원 또는 3차원의 메모리 장치로 구현될 수 있다.

메모리 셀 어레이(300)의 각 메모리 블록(330)은, 복수의 비트라인(BL)들, 복수의 드레인 선택라인(DSL)들, 복수의 소스 선택라인(SSL)들, 복수의 워드라인(WL)들, 복수의 더미 워드라인(DWL)들, 그리고 복수의 공통 소스라인(CSL)들에 연결될 수 있으며, 각 메모리 블록(330)은 복수의 낸드 스트링(NS)들을 포함할 수 있다. 또한, 각 메모리 블록(330)에서 하나의 비트라인(BL)이 복수의 낸드 스트링(NS)들과 연결되어 하나의 낸드 스트링(NS) 내에 복수의 트랜지스터를 구현할 수 있다. 또한, 각 낸드 스트링(NS)의 드레인 선택 트랜지스터(DST)는 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 소스 선택 트랜지스터(SST)는 공통 소스라인(CSL)과 연결될 수 있다. 메모리 셀(MC)들은 각 낸드 스트링(NS)의 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 제공될 수 있다. 즉, 메모리 다이의 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.

메모리 블록(330)은 하나의 메모리 셀이 1비트 데이터를 저장하는 싱글 레벨 셀(SLC) 메모리 블록 또는 하나의 메모리 셀이 2비트 이상의 데이터를 저장하는 멀티 레벨 셀(MLC) 메모리 블록일 수 있다. MLC 메모리 블록의 예로, 하나의 메모리 셀이 3비트의 데이터를 저장하는 트리플 레벨 셀(TLC) 메모리 블록, 하나의 메모리 셀이 4비트의 데이터를 저장하는 쿼드러플 레벨 셀(QLC) 메모리 블록 등이 있다.

도 3은 본 발명의 실시 예에 따른 메모리 시스템(110)을 나타내는 도면이다.

도 3에 도시된 메모리 시스템(110)은 도 1을 참조하여 설명된 메모리 시스템(110)과 대응한다.

컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.

호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.

호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

제1 예로, 호스트 인터페이스(132)는 호스트(102)로부터 라이트 요청을 수신하여 요청 큐(202)에 인큐(enqueue)하고, 상기 라이트 요청과 함께 수신되는 라이트 데이터를 버퍼(204)에 버퍼링할 수 있다. 제2 예로, 호스트 인터페이스(132)는 호스트(102)로부터 리드 요청을 수신하여 상기 요청 큐(202)에 인큐하고 상기 리드 요청에 응하여 메모리 장치(150)로부터 획득한 데이터를 호스트(102)로 제공할 수 있다.

프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.

프로세서(134)는 플래시 변환 계층을 구동하여 호스트로부터 수신된 요청에 대응하는 포그라운드 동작(foreground operation)을 수행할 수 있다.

예를 들어, 프로세서(134)는 상기 요청 큐(202)로부터 디큐(dequeue)된 요청을 분석하고 처리할 수 있다. 프로세서(134)는 상기 디큐된 요청과 연관된 논리 어드레스를 물리 어드레스로 변환하고, 상기 디큐된 요청 및 상기 물리 어드레스에 근거하여 메모리 장치(150)를 위한 커맨드를 생성하여 커맨드 큐에 인큐할 수 있다.

예를 들어, 컨트롤러(130)는 제1 채널(CH1)에 대응하는 제1 커맨드 큐(206) 및 제2 채널(CH2)에 대응하는 제2 커맨드 큐(208)를 포함할 수 있다. 만약 상기 생성된 커맨드가 제11 메모리 다이(D11)에 대한 커맨드라면, 프로세서(134)는 상기 생성된 커맨드를 제1 커맨드 큐(206)에 인큐할 수 있다. 상기 커맨드는 메모리 장치(150)를 제어하기 위해서 후술되는 메모리 인터페이스(142)가 처리해야 할 작업이 기술된 기술서(descriptor)를 포함할 수 있다.

한편, 프로세서(134)는 커맨드들을 커맨드 큐들(206 및 208)에 인큐할 때 각 커맨드의 우선순위를 고려하여 인큐할 수 있다. 예를 들어, 프로세서(134)는 프로그램 커맨드보다 리드 커맨드 및 이레이즈 커맨드가 우선 처리되도록 커맨드들을 커맨드 큐들(206 및 208)에 인큐할 수 있다.

또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예를 들어, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.

메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예를 들어 NAND 플래시 인터페이스로서 동작할 수 있다.

메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.

제1 예로, 메모리 인터페이스(142)는 복수의 커맨드 큐들(206 및 208)에 큐잉된 프로그램 커맨드를 상기 프로그램 커맨드와 연관된 물리 어드레스에 따라 선택된 메모리 다이로 제공할 수 있다. 그리고, 상기 프로그램 커맨드와 연관된 데이터를 버퍼(204)로부터 상기 선택된 메모리 다이로 제공할 수 있다. 예를 들어, 메모리 인터페이스(142)는 제1 커맨드 큐(206)에 큐잉된 프로그램 커맨드와 연관된 물리 어드레스에 따라 제11 메모리 다이(D11)가 선택된 경우, 제1 채널(CH1)을 통해 제11 메모리 다이(D11)로 커맨드 및 데이터를 제공할 수 있다.

제2 예로, 메모리 인터페이스(142)는 복수의 커맨드 큐들(206 및 208)에 큐잉된 리드 커맨드를 상기 리드 커맨드와 연관된 물리 어드레스에 따라 선택된 메모리 다이로 제공할 수 있다. 그리고, 메모리 인터페이스(142)는 상기 리드 커맨드에 응하여 상기 선택된 메모리 다이로부터 리드된 데이터를 획득하여 컨트롤러(130)의 버퍼(204)에 버퍼링할 수 있다

메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.

예를 들어, 메모리(144)는 리드 및 라이트 데이터를 저장하기 위한 버퍼(204), 요청 큐(202) 및 복수의 커맨드 큐들(206 및 208)을 포함할 수 있다.

메모리(144)는 휘발성 메모리로 구현될 수 있다. 예를 들어, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 메모리(144)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.

도 4는 본 발명의 실시 예에 따른 프로그램 동작을 개략적으로 나타내는 흐름도이다.

단계 S402에서, 메모리 인터페이스(142)는 프로그램 커맨드를 선택된 메모리 다이로 채널을 통해 제공할 수 있다. 이하에서, 제1 커맨드 큐(206)에 있던 프로그램 커맨드가 제1 채널(CH1)을 통해 제공되는 경우를 예로 들어 본 발명의 실시 예가 설명된다.

단계 S404에서, 메모리 인터페이스(142)는 상기 프로그램 커맨드에 연관된 프로그램 데이터를 상기 선택된 메모리 다이로 제공할 수 있고, 상기 메모리 다이는 상기 프로그램 데이터를 페이지 버퍼들(PB)에 버퍼링할 수 있다. 이하에서 단계 S404의 동작을 데이터 버퍼링 동작으로 지칭한다.

단계 S406에서, 상기 메모리 다이는 제어 회로(350)의 제어 하에 페이지 버퍼들(PB)에 버퍼링된 데이터를 선택된 메모리 셀들에 프로그램할 수 있다. 이하에서, 단계 S406의 동작을 셀 프로그램 동작으로 지칭한다.

셀 프로그램 동작을 수행하기 위해 전압 공급부(310)는 제어 회로(350)의 제어 하에 메모리 셀 어레이와 연관된 워드라인 및 비트라인에 여러 번의 전압을 인가해야 한다. 프로그램 동작은 리드 동작에 비해 오랜 시간이 걸릴 수 있다. 만약 프로그램 커맨드의 처리를 완료하고 다음 순서로 수신된 리드 커맨드를 처리해야 한다면, 리드 커맨드의 처리를 완료하기까지의 시간이 실제 리드 커맨드를 처리하는 시간에 비해 오래 걸릴 수 있다.

메모리 인터페이스(142)는 메모리 다이에서 셀 프로그램 동작을 수행하는 중 동일 메모리 다이에 대한 리드 커맨드가 수신되면, 정해진 시간 내에 리드 커맨드의 처리를 완료하기 위해 수행 중인 셀 프로그램 동작을 중지시키고, 상기 리드 요청에 대응하는 리드 커맨드를 먼저 처리하고, 상기 리드 커맨드의 처리가 완료되면 중지된 셀 프로그램 동작을 재개시킬 수 있다.

한편, 메모리 시스템의 고용량화 추세로 인해 셀 프로그램 동작뿐만 아니라 데이터 버퍼링 동작의 시간도 지연될 수 있다.

하나의 채널은 한 번에 하나의 다이에 대한 커맨드 또는 데이터밖에 전송할 수 없다. 메모리 인터페이스(142)가 하나의 채널을 통해 다수의 메모리 다이로 커맨드 또는 데이터를 전송하는 경우 채널에서 병목현상이 발생할 수 있다. 하나의 채널에 연결된 메모리 다이의 수가 많아질수록 메모리 인터페이스(142)의 데이터 전송 속도가 감소할 수 있다. 예를 들어, 하나의 메모리 다이가 연결될 때 최대 1200Mbps의 데이터 전송 속도를 지원할 수 있는 채널에 32개의 메모리 다이가 연결되면 데이터 전송 속도가 266Mbps 정도로 감소할 수 있다.

그리고, 하나의 메모리 셀에 저장할 수 있는 데이터 양이 많아질수록 메모리 인터페이스(142)가 한 번의 프로그램 동작을 위해 다량의 데이터를 전송해야 할 수 있다. 예를 들어, 하나의 워드라인에 연결된 QLC들에 데이터를 프로그램하기 위해서 메모리 인터페이스(142)는 메모리 다이의 페이지 버퍼에 4개 페이지의 데이터를 전송하여 포기(foggy) 프로그램 동작을 수행하고, 상기 데이터를 한 번 더 전송하여 파인(fine) 프로그램 동작을 수행할 수 있다.

본 발명의 실시 예에 따르면, 메모리 인터페이스(142)는 메모리 다이의 데이터 버퍼링 동작 중 동일 메모리 다이에 선순위 커맨드가 큐잉된 경우에 상기 데이터 버퍼링 동작을 중지시키고, 상기 메모리 다이가 상기 선순위 커맨드를 처리하도록 제어할 수 있다. 상기 메모리 다이의 상기 선순위 커맨드의 처리가 완료되면 상기 데이터 버퍼링 동작을 재개시킬 수 있다. 본 발명의 실시 예에 따른 단계 S404의 데이터 버퍼링 동작은 도 7을 참조하여 후술된다.

선순위 커맨드는 먼저 수신된 프로그램 커맨드보다 우선적으로 처리되어야 하는 커맨드를 지칭한다. 선순위 커맨드는 프로세서(134)의 구현에 따라 결정될 수 있다. 예를 들어, 프로세서(134)는 리드 커맨드와 이레이즈 커맨드를 선순위 커맨드로 결정할 수 있다.

본 발명의 실시 예에 따르면, 메모리 인터페이스(142)는 데이터 버퍼링 동작을 중지하고 선순위 커맨드를 먼저 처리함으로써 선순위 커맨드를 지연 없이 처리할 수 있다.

도 5는 본 발명의 실시 예에 따른 커맨드 큐(206)를 나타낸다.

도 5의 커맨드 큐(206)는 프로그램 커맨드 및 선순위 커맨드를 큐잉할 수 있다.

프로그램 커맨드는 프로세서(134)로부터 생성된 순서대로 커맨드 큐(206)의 테일(Tail)로 인큐되어 헤드(Head)에서 처리될 수 있다. 처리 완료된 프로그램 커맨드는 헤드에서 디큐될 수 있다. 도 5는 제1 내지 제5 프로그램 커맨드가 생성된 순서대로 인큐되고, 헤드에 큐잉된 제1 프로그램 커맨드(PGM_CMD1)가 현재 처리되고 있는 상태를 예시한다. 프로그램 커맨드가 처리되는 것은 해당 프로그램 커맨드에 응하여 데이터 버퍼링 동작 또는 셀 프로그램 동작이 수행되는 것을 의미한다.

선순위 커맨드는 먼저 수신된 프로그램 커맨드보다 우선적으로 처리되도록 인큐될 수 있다. 도 5의 예에서, 선순위 커맨드(Priority CMD)는 커맨드 큐(206)에서 상기 제1 프로그램 커맨드(PGM_CMD1)의 다음 순서로 인큐될 수 있다. 선순위 커맨드(Priority CMD)가 상기 제1 프로그램 커맨드(PGM_CMD1)와 동일 메모리 다이에서 처리되어야 하는 경우, 메모리 인터페이스(142)는 상기 제1 프로그램 커맨드(PGM_CMD1)의 처리를 중지시키고, 상기 선순위 커맨드(Priority CMD)를 먼저 처리하도록 상기 메모리 다이를 제어할 수 있다. 상기 선순위 커맨드(Priority CMD)의 처리가 완료되면 메모리 인터페이스(142)는 상기 메모리 다이가 제1 프로그램 커맨드(PGM_CMD1)의 처리를 재개하도록 제어할 수 있다.

현재 처리되고 있는 제1 프로그램 커맨드(PGM_CMD1)의 다음 순서로 동일 메모리 다이에 대한 선순위 커맨드(Priority CMD)가 인큐된 경우 프로그램 동작의 타이밍이 도 6을 참조하여 설명된다.

도 6은 예시적으로 제1 프로그램 커맨드(PGM_CMD1)의 처리 타이밍을 나타낸다.

메모리 인터페이스(142)는 상기 제1 프로그램 커맨드(PGM_CMD1)에 대응하는 제1 데이터를 메모리 다이로 제공할 수 있다. 상기 메모리 다이는 상기 제1 데이터를 페이지 버퍼에 버퍼링할 수 있다. 상기 메모리 다이가 데이터 버퍼링 동작을 수행하는 중 커맨드 큐(206)에 상기 제1 프로그램 커맨드(PGM_CMD1)의 다음 순서로 동일 메모리 다이에 대한 선순위 커맨드(Priority CMD)가 큐잉될 수 있다. 메모리 인터페이스(142)는 제1 프로그램 커맨드(PGM_CMD1)의 다음 순서에 선순위 커맨드(Priority CMD)가 큐잉된 것을 감지하고, 상기 메모리 다이의 데이터 버퍼링 동작을 중지시키고, 상기 메모리 다이가 상기 선순위 커맨드(Priority CMD)를 수행하도록 제어할 수 있다.

선순위 커맨드(Priority CMD)의 처리가 완료되면 메모리 인터페이스(142)는 상기 제1 데이터의 나머지 부분에 대한 데이터 버퍼링 동작을 재개할 수 있다.

메모리 인터페이스(142)는 데이터 버퍼링 동작이 완료되면 셀 프로그래밍 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 도 6에 도시되지 않지만 메모리 다이의 셀 프로그래밍 동작 중에도 동일 메모리 다이에 대한 선순위 커맨드가 감지되면 메모리 인터페이스(142)는 상기 메모리 다이의 셀 프로그래밍 동작을 중지시키고, 상기 메모리 다이로 선순위 커맨드를 제공하고, 상기 메모리 다이의 셀 프로그래밍 동작을 재개시킬 수 있다.

도 7은 본 발명의 실시 예에 따른 데이터 버퍼링 동작을 자세히 설명하는 도면이다.

도 7을 참조하면, 도 4를 참조하여 설명된 단계 S404의 데이터 버퍼링 동작은 단계 S702 내지 단계 S708의 세부 동작을 포함할 수 있다.

단계 S702에서, 메모리 인터페이스(142)는 버퍼(204)에 버퍼링된 프로그램 데이터 중 단위 데이터 청크를 메모리 다이로 제공할 수 있다. 상기 메모리 다이는 상기 단위 데이터 청크를 페이지 버퍼들(PB)에 버퍼링할 수 있다.

예를 들어, 하나의 워드라인에 연결된 TLC 메모리 셀들을 프로그램하기 위해서는 메모리 다이의 페이지 버퍼들(PB)에 총 3개 페이지의 프로그램 데이터, 예를 들면 48KB 데이터가 버퍼링되어야 한다. 메모리 인터페이스(142)는 프로그램 데이터를 단위 데이터 청크, 예를 들면 4KB의 데이터로 나눌 수 있다. 메모리 인터페이스(142)는 상기 프로그램 데이터를 메모리 다이 한 번에 제공하는 대신, 단계 S702를 반복 수행하면서 상기 프로그램 데이터를 구성하는 단위 데이터 청크를 순차적으로 제공할 수 있다.

단계 S704에서, 메모리 인터페이스(142)와 메모리 다이는 상기 프로그램 데이터가 페이지 버퍼들(PB)에 모두 버퍼링되었는지 판단할 수 있다.

상기 프로그램 데이터가 모두 버퍼링된 경우(단계 S704에서, "YES"), 메모리 다이는 S406의 셀 프로그래밍 동작을 수행할 수 있다.

상기 프로그램 데이터가 모두 버퍼링되지는 않은 경우(단계 S704에서, "NO"), 메모리 인터페이스(142)는 단계 S706에서 커맨드 큐(206)에 큐잉된 다음 커맨드가 선순위 커맨드인지 판단할 수 있다.

다음 커맨드가 선순위 커맨드가 아닌 경우(단계 S706에서, "NO"), 메모리 인터페이스(142)는 단계 S702에서 아직 페이지 버퍼에 버퍼링되지 않은 단위 데이터 청크를 메모리 다이로 제공할 수 있다. 메모리 다이는 상기 제공된 단위 데이터 청크를 페이지 버퍼들(PB)에 저장할 수 있다.

예를 들어, 메모리 인터페이스(142)는 커맨드 큐(206)의 다음 커맨드로서 프로그램 커맨드가 큐잉되었거나, 다음 커맨드가 큐잉되지 않은 경우 단계 S702에서 다음 순서의 단위 데이터 청크를 메모리 다이로 제공할 수 있다.

다음 커맨드가 선순위 커맨드인 경우(단계 S706에서, "YES"), 메모리 인터페이스(142)는 다음 순서의 단위 데이터 청크를 제공하지 않을 수 있다. 특히, 상기 선순위 커맨드가 상기 프로그램 커맨드와 동일 메모리 다이에 대한 커맨드인 경우, 메모리 인터페이스(142)는 메모리 다이의 데이터 버퍼링 동작을 중지시킬 수 있다. 그리고, 단계 S708에서 메모리 인터페이스(142)는 선순위 커맨드를 먼저 제공할 수 있다.

제1 예로, 상기 선순위 커맨드가 리드 커맨드인 경우 메모리 인터페이스(142)는 프로그램 데이터의 전송이 중지된 채널을 사용하여 리드 커맨드를 제공함으로써 메모리 다이가 리드 동작을 수행하도록 제어할 수 있다. 메모리 인터페이스(142)는 상기 리드 동작으로 페이지 버퍼들(PB)에 버퍼링된 리드 데이터를 획득하여 버퍼(204)에 버퍼링할 수 있다. 메모리 장치(150)에 포함된 메모리 다이들 각각은 페이지 버퍼에 프로그램 데이터의 적어도 일부가 프로그램된 상태에서도 리드 데이터를 버퍼링할 수 있을 정도로 충분한 크기의 페이지 버퍼들(PB)를 구비할 수 있다.

제2 예로, 상기 선순위 커맨드가 이레이즈 커맨드인 경우 메모리 인터페이스(142)는 프로그램 데이터의 전송이 중지된 채널을 사용하여 이레이즈 커맨드를 제공함으로써 메모리 장치(150)가 이레이즈 동작을 수행하도록 제어할 수 있다.

메모리 인터페이스(142)는 상기 메모리 다이가 상기 선순위 커맨드의 처리를 완료하면 상기 선순위 커맨드를 커맨드 큐(206)로부터 디큐할 수 있다. 처리 완료된 선순위 커맨드가 커맨드 큐(206)로부터 디큐되면, 메모리 인터페이스(142)는 단계 S706을 다시 수행할 수 있다. 즉, 커맨드 큐(206)에 현재 처리 중인 프로그램 커맨드의 다음 순서로 둘 이상의 선순위 커맨드들이 큐잉된 경우 메모리 인터페이스(142)는 데이터 버퍼링 동작이 중단된 상태에서 해당 선순위 커맨드들이 모두 처리되도록 상기 선순위 커맨드들에 대응하는 메모리 다이들을 제어할 수 있다. 프로그램 커맨드의 다음 순서로 큐잉된 하나 이상의 선순위 커맨드들이 모두 처리된 이후, 메모리 인터페이스(142)는 단계 S702에서 다음 순서의 단위 데이터 청크를 메모리 다이로 제공할 수 있다.

본 발명의 실시 예에 따르면, 메모리 인터페이스(142)는 커맨드 큐(206)에 큐잉된 프로그램 커맨드에 응하여 메모리 다이의 데이터 버퍼링 동작을 위해 중 프로그램 데이터를 제공하는 중 커맨드 큐(206)에 큐잉된 동일 메모리 다이에 대한 선순위 커맨드가 확인되면 상기 메모리 다이의 데이터 버퍼링 동작을 중지시킬 수 있다. 메모리 인터페이스(142)는 상기 메모리 다이가 상기 선순위 커맨드를 먼저 처리하도록 제어할 수 있다. 메모리 인터페이스(142)는 상기 메모리 다이가 상기 선순위 커맨드의 처리를 완료하면 상기 중단된 데이터 버퍼링 동작을 재개시키고 상기 프로그램 데이터 중 아직 전송되지 않은 데이터를 상기 메모리 다이로 제공할 수 있다.

본 발명의 실시 예에 따르면, 메모리 다이는 셀 프로그램 동작 중은 물론, 데이터 버퍼링 동작 수행 중에도 선순위 커맨드에 대한 처리를 지연 없이 수행할 수 있다. 예를 들어 상기 선순위 커맨드가 호스트 요청에 의한 커맨드라면, 메모리 시스템(110)은 정해진 응답시간 내에 호스트 요청에 응답할 수 있게 된다. 따라서, 메모리 시스템(110)의 성능이 향상될 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

메모리 다이를 제어하는 컨트롤러에 있어서,
프로그램 커맨드 및 선순위 커맨드를 큐잉하는 커맨드 큐;
상기 커맨드 큐에 큐잉된 프로그램 커맨드 및 상기 프로그램 커맨드에 대응하는 프로그램 데이터를 상기 메모리 다이로 제공하는 메모리 인터페이스를 포함하고, 상기 메모리 인터페이스는
상기 프로그램 데이터를 구성하는 단위 데이터 청크들 중 하나를 상기 메모리 다이로 제공하고, 상기 커맨드 큐에 선순위 커맨드가 큐잉된 경우 상기 프로그램 데이터 제공을 중지하고, 상기 선순위 커맨드를 상기 메모리 다이로 제공하고, 상기 선순위 커맨드의 처리가 완료되면 상기 프로그램 데이터 제공을 재개하는 동작을 상기 단위 데이터 청크들이 상기 메모리 다이로 모두 제공될 때까지 반복 수행함으로써 상기 프로그램 데이터를 제공하는
컨트롤러.
제1항에 있어서,
상기 선순위 커맨드는
리드 커맨드 및 이레이즈 커맨드 중 적어도 어느 하나인
컨트롤러.
제1항에 있어서,
상기 메모리 인터페이스는
상기 메모리 다이가 상기 프로그램 커맨드의 동작을 완료한 것이 확인되면 상기 커맨드 큐로부터 상기 프로그램 커맨드를 디큐하는
컨트롤러.
메모리 시스템에 있어서,
메모리 다이;
상기 메모리 다이를 제어하기 위한 프로그램 커맨드 및 선순위 커맨드를 큐잉하는 커맨드 큐; 및
상기 커맨드 큐에 큐잉된 프로그램 커맨드 및 상기 프로그램 커맨드에 대응하는 프로그램 데이터를 상기 메모리 다이로 제공하는 메모리 인터페이스를 포함하고, 상기 메모리 인터페이스는
상기 프로그램 데이터를 구성하는 단위 데이터 청크들 중 하나를 상기 메모리 다이로 제공하고, 상기 커맨드 큐에 선순위 커맨드가 큐잉된 경우 상기 프로그램 데이터 제공을 중지하고, 상기 선순위 커맨드를 상기 메모리 다이로 제공하고, 상기 선순위 커맨드의 처리가 완료되면 상기 프로그램 데이터 제공을 재개하는 동작을 상기 단위 데이터 청크들이 상기 메모리 다이로 모두 제공될 때까지 반복 수행함으로써 상기 프로그램 데이터를 제공하는
메모리 시스템.
제4항에 있어서,
상기 메모리 다이는
메모리 셀 어레이;
페이지 버퍼; 및
상기 메모리 인터페이스로부터 제공되는 단위 데이터 청크를 상기 페이지 버퍼에 버퍼링하고, 상기 프로그램 데이터를 구성하는 단위 데이터 청크들이 상기 페이지 버퍼에 모두 버퍼링되면 상기 메모리 셀 어레이의 선택된 메모리 셀들에 상기 프로그램 데이터를 프로그램하는 제어 회로
를 포함하는 메모리 시스템.
제4항에 있어서,
상기 선순위 커맨드는
리드 커맨드 및 이레이즈 커맨드 중 적어도 어느 하나인
메모리 시스템.
제4항에 있어서,
상기 메모리 인터페이스는
상기 메모리 다이가 상기 프로그램 커맨드의 동작을 완료한 것이 확인되면 상기 커맨드 큐로부터 상기 프로그램 커맨드를 디큐하는
메모리 시스템.