KR20210138505A - 반도체 처리 시스템 - Google Patents

반도체 처리 시스템 Download PDF

Info

Publication number
KR20210138505A
KR20210138505A KR1020210060671A KR20210060671A KR20210138505A KR 20210138505 A KR20210138505 A KR 20210138505A KR 1020210060671 A KR1020210060671 A KR 1020210060671A KR 20210060671 A KR20210060671 A KR 20210060671A KR 20210138505 A KR20210138505 A KR 20210138505A
Authority
KR
South Korea
Prior art keywords
semiconductor processing
chamber
transfer chamber
processing module
processing system
Prior art date
Application number
KR1020210060671A
Other languages
English (en)
Other versions
KR102558199B1 (ko
Inventor
헝 타오
제널드 쯔야오 인
Original Assignee
어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드. 차이나
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드. 차이나 filed Critical 어드밴스드 마이크로 패브리케이션 이큅먼트 인코퍼레이티드. 차이나
Publication of KR20210138505A publication Critical patent/KR20210138505A/ko
Application granted granted Critical
Publication of KR102558199B1 publication Critical patent/KR102558199B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • B65G47/90—Devices for picking-up and depositing articles or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Polarising Elements (AREA)

Abstract

반도체 처리 시스템은 중간부, 상기 중간부의 제1 단부에 배치된 제1 단부 부분 및 상기 중간부의 제2 단부에 배치된 제2 단부 부분을 구비하는 신장된 반송 챔버를 구비하며, 적어도 2개의 측면 반도체 처리 모듈은 상기 중간부의 제1 및 제2 측벽에 부착하고; 상기 반송 챔버의 제2 단부 부분은 하나의 단부 반도체 처리 모듈과 부착되고, 상기 단부 반도체 처리 모듈은 2개의 처리 챔버를 구비하고, 상기 단부 반도체 처리 모듈의 2개의 처리 챔버는 2개의 기밀 밸브를 통해 상기 제2 단부 부분의 단부면에 각각 연결되고; 상기 단부 반도체 처리 모듈의 2개의 기밀 밸브들 사이에는 횡단 거리(D4)가 제공되고, 상기 단부면의 폭은 상기 횡단 거리, 및 상기 제1 및 제2 측벽들 사이의 간격(D2)보다 크다.

Description

반도체 처리 시스템{SEMICONDUCTOR PROCESSING SYSTEM}
본 발명은 반도체 처리 기술, 보다 상세하게 반도체 처리 시스템에 관한 것이다.
반도체 칩은 다양한 전자 장치에서 점점 더 적용되고 있다. 반도체 칩의 처리 과정에서 많은 수의 플라즈마 처리장치 및 기타 처리장치(예를 들어, 화학 기상 증착(CVD) 처리장치)가 필요하다. 이러한 처리장치는 웨이퍼에 대해 플라즈마 에칭, 화학 기상 증착법과 같은 공정을 수행하도록 구성된다. 반도체 생산 라인은 클린 룸에서 수행될 필요가 있다. 클린 룸 내의 파티클의 수를 특정 임계값 아래로 유지하기 위해, 클린 룸은 공기 흡입 및 배기 유닛을 구비하도록 요구되고 장기간 작동을 유지하도록 요구된다. 비용-효율성을 개선하기 위해, 가능한 한 많은 웨이퍼 처리량이 한정된 클린 룸 공간에서 선호된다. 최적의 반도체 처리 시스템은 최대의 처리량이지만 최소의 풋프린트를 갖는 것이다.
최소의 풋프린트 및 최대의 처리량을 위해 의도된 종래의 반도체 처리 시스템이 도 1에 도시되어 있다. 상기 시스템은 진공 반송 챔버(120), 신장된 진공 반송 챔버(120) 내에 배치된 2개의 기판 운반 유닛(130, 131), 및 진공 반송 챔버의 2개의 신장된 측벽 상에 부착된 복수의 처리 챔버(P1-P8)를 포함하며, 이들 처리 챔버는 기밀 밸브(예컨대, V8)를 통해 진공 반송 챔버의 신장된 측벽에 각각 연통된다. 처리 챔버(P1-P8)는 각각 인접한 처리 챔버에 대해 사전결정된 간격(D0)을 갖는다. 진공 반송 챔버(120)의 제1 단부는 사전설정된 각도로 배치된 2개의 전방 측벽을 구비하고, 2개의 전방 측벽은 각각 로드록(101, 102)과 부착된다. 로드록(101, 102)은 각각 그 자체의 기밀 밸브를 통해 대기 반송 챔버(110)(Equipment Front End Module: EFEM) 및 진공 반송 챔버(120)에 연통된다. 로드록(101, 102)을 갖는 계면부 반대편에는, 대기 반송 챔버(110)가 대기압 환형에 위치설정된 복수의 웨이퍼 저장 카세트(Front Opening Unified Pods: FOUP)(122)를 더 포함하며, 웨이퍼 저장 카세트(122)는 다양한 처리를 위한 반도체 생산 라인의 상이한 유닛들 사이에서 복수의 웨이퍼를 저장 및 반송하도록 구성된다. 예를 들어, 도 1은 x0*y0의 전체 풋프린트 및 최대 8개의 처리 챔버를 갖는 종래의 반도체 처리 시스템을 도시한다. 처리량의 증가를 위해, 반송 챔버를 제2 단부를 향해 확장하고, 확장된 측벽 상에 추가적인 쌍의 처리 챔버(P9, P10)를 설정할 필요가 있다. 그러나, 이러한 확장은 부정적인 작용을 일으키는데, 한편으로 전체 반도체 처리 시스템의 풋프린트가 증가하고, 다른 한편으로, 웨이퍼를 처리 챔버(예컨대, P7, P8)로 운반하기 위해, 반송 챔버의 제2 단부에서 웨이퍼가 운반 유닛(131)과 운반 유닛(130) 사이에서 즉시 반송되어야 하고, 따라서 웨이퍼는 운반 유닛(130)에 의해 처리 챔버 내로 도입되고, 그 환경에서 처리 챔버의 길이에 대한 추가적인 증가는 여분의 운반 유닛을 필요로 하여, 더 많은 운반 유닛이 웨이퍼를 즉각 반송 및 운반하도록 반송 공정에 수반된다. 따라서, 종래의 반도체 처리 시스템의 해결책에서, 더 많은 운반 유닛은 더 많은 처리 챔버가 장착될 필요가 있고, 더 많은 릴레이 및 취급 시간이 걸여서 비용을 증가시킬 뿐만 아니라, 처리 효율을 둔화시킨다. 또한, 종래의 해결책에서, 하나의 로봇 암이 반송 챔버(120)의 양측부 상에 장착된 4개 이상의 처리 챔버를 처리해야 하기 때문에, 로봇 암은 웨이퍼를 로딩/언로딩하기 위해 처리 챔버에 비스듬하게 접근하도록 요구되어, 더 큰 운반 유닛을 수용하기에 충분히 큰 반송 챔버의 2개의 측벽들 사이의 폭(D1)을 필요로 하므로, 시스템의 전체 풋프린트를 감소시키는 것을 불가능하게 한다. 따라서, 더 많은 처리 챔버를 장착하도록 반송 챔버의 길이를 연장시키는 단순한 실시는 비용 증대 및 처리 효율의 열화를 야기하여, 반도체 처리 시스템의 실제 처리량을 개선할 수 있는 것이 아니라, 전체 시스템의 풋프린트 및 추가적인 2개의 처리 챔버 및 새로이 추가된 운반 유닛에 대한 비용을 증가시킨다. 더욱이, 종래기술에서, 각 처리 챔버의 2개의 측벽들 사이의 간격(D0)은 하나의 암만이 접근하도록 매우 좁게 설계되어, 측벽으로부터 분해 및 유지보수를 실시할 수 없다. 이로써, 각각의 처리 챔버에 대해, 반송 챔버에 면하는 (반송 챔버에 접근하기 위해 유용한) 전방측 및 전방측의 반대편의 후방측만이 분해 및 유지보수를 위한 작동측으로서 기능할 수 있어, 헤드웨어 설계 옵션을 구속하므로, 최적의 비용 및 효과를 갖는 처리 챔버를 성취하기 하기 어렵게 한다.
종래의 실시에서는 웨이퍼 처리량을 개선시키기 어려울 수 있고, 게다가 종래의 실시는 처리 챔버를 유지하기 위한 작동 공간을 제한하고, 처리 챔버에 대한 하드웨어 설계 공간에 대한 유연성을 구속한다.
본 개시내용의 실시예는 반도체 처리 시스템을 제공하며, 이는 반도체 처리 시스템의 많은 풋프린트 증가 없이 처리량의 증대를 가능하게 하고, 게다가 처리 챔버의 공간적 레이아웃을 개선함으로써, 본 개시내용은 반도체 처리 시스템의 유지보수를 용이하게 하고, 처리 챔버의 설계에 대한 요건을 단순화한다. 본 개시내용의 실시예에서, 반도체 처리 시스템은 중간부, 제1 단부 및 제2 단부를 구비하는 신장된 반송 챔버를 포함하며, 상기 제1 단부와 상기 제2 단부는 상기 중간부의 양단부에 각각 제공되고, 상기 중간부의 제1 측벽과 제2 측벽 상에는 적어도 하나의 측면 반도체 처리 모듈이 제공되고, 각각의 측면 반도체 처리 모듈은 2개의 처리 챔버를 구비하고, 각각의 측면 반도체 처리 모듈 내의 처리 챔버는 각각의 기밀 밸브를 통해 상기 반송 챔버의 중간부의 제1 또는 제2 측벽에 부착되고; 상기 반송 챔버의 제1 단부는 로드록을 통해 대기 환경에 연통되고, 상기 반송 챔버의 제2 단부는 하나의 단부 반도체 처리 모듈과 부착되고, 상기 단부 반도체 처리 모듈은 2개의 평행한 처리 챔버를 구비하고, 상기 단부 반도체 처리 모듈의 2개의 처리 챔버는 기밀 밸브를 통해 상기 제2 단부의 단부면에 각각 연결되고, 상기 단부면의 폭은 상기 반송 챔버의 중간부의 제1 측벽과 제2 측벽 사이의 간격(D2)보다 크다. 일 실시예에서, 상기 단부면의 폭은 상기 단부 반도체 처리 모듈 상의 2개의 기밀 밸브들 사이의 횡단 거리(traverse distance)보다 크다. 이로써,본 개시내용에 따른 반도체 처리 시스템은 시스템 길이에 대한 많은 증가 없이 반송 챔버의 제2 단부의 좁은 단부면에서 2개의 처리 챔버를 장착할 수 있게 한다.
일 실시예에서, 상기 측면 반도체 처리 모듈 또는 상기 단부 반도체 처리 모듈 내의 처리 챔버는 상이한 처리를 수행하도록 상이한 크기를 갖거나 또는 동일한 처리를 수행하도록 동일한 크기를 갖는다.
선택적으로, 상기 반송 챔버의 제1 단부 상에는 제1 단부 단부면이 제공되고, 상기 제1 단부 단부면 상에는 2개의 평행한 로드록이 부착되고, 상기 2개의 평행한 로드록들 사이에는 로드록 횡단 거리(D4')가 제공되고, 상기 제1 단부 단부면의 폭은 상기 로드록 횡단 거리보다 크거나 같고, 상기 반송 챔버의 중간부의 제1 측벽과 제2 측벽 사이의 간격(D2)은 상기 로드록 횡단 거리보다 작다. 이로써, 상기 반송 챔버의 제1 단부에서의 전체 시스템 길이가 더욱 감소되어, 시스템의 풋프린트를 감소시킨다.
일 실시예에서, 상기 반송 챔버의 제2 단부는 상기 측면 반도체 처리 모듈을 향해 점차 연장되는 측벽을 구비하여, 상기 제2 단부에서의 상기 반송 챔버의 측벽들 사이의 거리가 상기 중간부의 측벽들 사이의 간격(D2)으로부터 상기 단부면의 폭까지 점차 연장된다.
또한, 일 실시예에서, 상기 중간부의 제1 측벽 상에는 제1 및 제3 측면 반도체 처리 모듈이 부착되고, 상기 제2 측벽 상에는 제2 및 제4 측면 반도체 처리 모듈이 부착되고; 상기 반송 챔버의 수직 길이방향을 따라 상기 제1 및 제3 측면 반도체 처리 모듈들 사이에는 제1 간극 공간이 제공되고, 상기 제1 간극 공간은 상기 제1 및 제3 측면 반도체 처리 모듈 내의 상기 제1 간극 공간과 인접한 상기 처리 챔버를 유지하도록 접근가능하고, 상기 반송 챔버의 수직 길이방향을 따라 상기 제2 및 제4 측면 반도체 처리 모듈들 사이에는 제2 간극 공간이 제공되고, 상기 제2 간극 공간은 상기 제2 및 제4 측면 반도체 처리 모듈 내의 상기 제2 간극 공간과 인접한 처리 챔버를 유지하도록 접근가능하다. 일 실시예에서, 상기 제1 또는 제2 간극 공간에는 적어도 하나의 저장 챔버가 제공되고, 상기 저장 챔버는 상기 반송 챔버와 연통하고 웨이퍼를 저장하거나 또는 상기 처리 챔버 내의 링 부품을 교체하도록 구성된다. 이로써, 상기 반도체 처리 시스템은 포커스 링을 자동으로 교체하고 세정 공정을 수행할 수 있어, 부품을 교체하기 위해 처리 챔버의 개방 시간을 감소시키므로, 반도체 처리 시스템의 활용성을 강화한다.
일 실시예에서, 상기 저장 챔버의 전방 단부 측벽은 상기 반송 챔버의 측벽을 통해 상기 반송 챔버 내로 통과하여, 유지보수 공간의 점용을 감소시킨다.
일 실시예에서, 상기 단부 반도체 처리 모듈 및/또는 각각의 측면 반도체 처리 모듈 내의 2개의 처리 챔버가 공통 측벽을 갖는 하나의 챔버 바디로 통합되어, 시스템의 전체 길이를 더욱 감소시킨다. 변형 실시예에서, 각각의 측면 반도체 처리 모듈 내의 2개의 처리 챔버들 사이에 0mm 미만의 간격이 제공될 수 있고, 단위 면적당 실제의 처리 효율은 종래의 시스템 설계보다 여전히 더 크다.
바람직하게, 상기 반송 챔버는 가동형 운반 유닛이 이동가능하여 각각의 처리 챔버와 로크록 사이에서 웨이퍼의 반송을 가능하게 하는 트랙을 구비한다. 상기 가동형 운반 유닛은 하나의 이동가능한 베이스 및 2개의 로봇 암을 구비한다. 측면 반도체 처리 모듈에 면하는 위치로 이동할 때, 상기 가동형 운반 유닛은 상기 측면 반도체 모듈 내의 웨이퍼를 로딩/언로딩하고, 상기 제2 단부에 인접한 위치로 이동할 때, 상기 단부 반도체 처리 모듈 내의 웨이퍼를 로딩/언로딩한다.
도 1은 종래기술의 반도체 처리 시스템의 개략도이다.
도 2는 본 개시내용의 반도체 처리 시스템의 개략적인 평면도이다.
도 3은 본 개시내용의 다른 실시예에 따른 반도체 처리 시스템의 개략적인 평면도이다.
도 4는 본 개시내용의 또 다른 실시예에 따른 반도체 처리 시스템의 개략적인 평면도이다.
상기한 문제점 및 다른 문제점을 해결하기 위해, 본 개시내용의 실시예는 반도체 처리 시스템을 제공한다. 도 2는 본 개시내용에 따른 반도체 처리 시스템의 평면도로서, 복수의 웨이퍼 저장 카세트(2)와 부착된 제1 측부를 구비하는 대기 반송 챔버(atmospheric transfer chamber)(10)를 포함한다. 대기 반송 챔버(10)의 다른 측부는 기밀 밸브(Sa1)를 통해 제1 로드록(LL1)과 부착되고, 기밀 밸브(Sa2)를통해 제2 로드록(LL2)과 부착된다. 제1 로드록(LL1)은 기밀 밸브(Sv1)를 통해 진공 반송 챔버(20)에 연결되고, 제2 로드록(LL2)은 기밀 밸브(Sv2)를 통해 진공 반송 챔버(20)에 연결된다. 대기 반송 챔버(10)는 대기 환경에서 로봇 암을 구비하며, 상기 로봇 암은 웨이퍼 저장 카세트(2)로부터 제1 및 제2 로드록으로 웨이퍼를 반송하도록 구성된다. 진공 반송 챔버(20)는 신장된 형상을 가지며, 제1 측벽(201)과 제2 측벽(202)을 포함하고, 중간부(20a), 반송 챔버(20)의 제1 단부에 있는 단부(20d) 및 반송 챔버(20)의 제2 단부에 있는 단부(20c)를 더 포함한다. 제1 측벽(201)과 제2 측벽(202)은 중간부(20a)의 2개의 측부에 평행하게 배치되고, 복수의 측면 반도체 처리 모듈은 제1 측벽(201)과 제2 측벽(202) 상에 제공된다. 각각의 측면 반도체 처리 모듈은 한 쌍의 평행하게 배치되고 상호 인접한 처리 챔버를 구비하며, 상기 제1 측면 반도체 처리 모듈은 처리 챔버(P11, P12)를 구비하고, 상기 제2 측면 반도체 처리 모듈은 처리 챔버(P22, P21)를 구비하고, 상기 제3 측면 반도체 처리 모듈은 처리 챔버(P31, P32)를 구비하고, 상기 제1 측면 반도체 처리 모듈은 처리 챔버(P11, P12)를 구비하고, 상기 제4 측면 반도체 처리 모듈은 처리 챔버(P41, P42)를 구비하고, 제1 및 제2 측면 반도체 처리 모듈은 반송 챔버의 2개의 측부의 대응하는 위치에 배치되고, 또한 제3 및 제4 측면 반도체 처리 모듈은 반송 챔버의 2개의 측부의 대응하는 위치에 배치된다. 반송 챔버 내에는 트랙이 제공되고, 트랙 상에는 웨이퍼 취급 유닛이 제공되고, 웨이퍼 취급 유닛은 적어도 하나의 로봇 암(31)이 웨이퍼를 로딩/언로딩하도록 제공된 이동가능한 베이스(30)를 구비한다. 베이스 상에 2개의 로봇 암을 제공하는 경우, 반송 챔버 내로 처리된 웨이퍼를 로딩하고 처리될 웨이퍼를 언로딩하는 것이 동시에 가능하여, 로딩/언로딩 효율뿐만 아니라, 운반 효율을 더욱 강화시킨다. 중간부(20a)의 폭, 즉 제1 측벽과 제2 측벽 사이의 거리(D2)는 전체 반도체 처리 시스템의 풋프린트를 감소시키도록 가능한 한 작게 설계될 필요가 있다. 본 개시내용의 일 실시예에서, 제1 측벽(201)과 제2 측벽(202)은 연장된 공간을 형성하기 위해 반송 챔버의 단부(20c)로부터 상호 이격된 방향으로 연장되어, 단부(20c)에서 제1 측벽(201)과 제2 측벽(202) 사이의 간격을 증가시키고, 그 결과적인 간격은 하나의 반도체 처리 모듈에서 2개의 기밀 밸브들 사이의 횡단 거리(D4)보다 크도록 요구된다. 횡단 거리는 Y-축 방향으로 평행하게 배치되고 상호 인접한 2개의 처리 챔버 상의 2개의 기밀 밸브들 사이의 횡단 폭을 지칭하며, 이는 2개의 기밀 밸브의 개구 폭과 2개의 기밀 밸브의 인접한 측벽들 사이의 거리의 합이다. 단부면(203)이 충분히 넓기 때문에, 반송 챔버의 제2 단부의 단부면(203)은 2개의 개구를 수용할 수 있고, 제5 반도체 처리 모듈 상의 기밀 밸브는 단부면(203)의 2개의 개구와 매칭함으로써, 2개의 처리 챔버(P51, P52)와 반송 챔버(20) 사이의 상호 연통이 구현된다. 여기서, 제5 반도체 처리 모듈은 단부 반도체 처리 모듈(end portion semiconductor processing module)을 지칭한다. 단부면(203)의 폭은 중간부의 제1 측벽과 제2 측벽 사이의 간격(D2)의 115%보다 크다. 변형 실시예에서, 단부면(203)의 폭은 중간부의 제1 측벽과 제2 측벽 사이의 간격(D2)의 125%보다 크다.
일 실시예에서, 반송 챔버와 동일한 측부에 있는 제1 및 제2 반도체 처리 모듈의 측벽들 사이에서 X 방향으로 충분히 큰 간격(D3)이 제공되고, 간격(D3)은 작업자가 접근가능하도록 구성(예컨대, D3>500mm)되어, 반송 챔버의 측벽(201) 및 처리 챔버(P12, P13)로 둘러싸인 유지보수 공간에 접근한 후에, 작업자는 처리 챔버(P12, P13의 양측부로부터 유지보수를 수행할 수 있다. 또한, 반송 챔버의 반대편 측부에 있는 2개의 반도체 처리 모듈들 사이에는 반대편 유지보수 공간이 제공된다. 처리 동안에, 이동가능한 베이스(30)는 우선 반송 챔버 내의 위치(A1)로 이동하여 로드록(LL1, LL2)로부터 웨이퍼를 언로딩하고, 그 다음 위치(A2)로 이동하여 처리 챔버(P11, P12) 또는 처리 챔버(P21) 내로 웨이퍼를 도입하거나, 또는 소망한 바와 같이 위치(A4)로 이동하여 처리 챔버(P31, P32) 또는 처리 챔버(P41, 42) 내로 웨이퍼를 도입하고, 또한 반송 챔버 내에서 위치(A4)를 통해 위치(A5)(도 3에 도시)로 더욱 깊이 이동하여 처리 챔버(P51, P52) 내로 웨이퍼를 도입한다. 처리된 웨이퍼를 언로딩하는 공정은 상기한 공정의 이동방향과 반대이지만, 작업 내용은 동일하므로, 여기서 상세하게 설명되지 않는다.
이동 위치(A1-A5)는 본 개시내용에 따른 반도체 처리 시스템의 작동 방식의 일례일 뿐이다. 실제로 더 많은 웨이퍼 반송 방법이 가능하다. 예를 들어 측벽(201) 상에 장착된 제1 반도체 처리 모듈의 위치는 반대편의 제2 반도체 처리 모듈의 위치와 오정렬되고, 처리 챔버(P11, P21)를 위한 로드록 위치는 처리 챔버(P12, P22)를 위한 로드록 위치와 오정렬되고; 이 경우, 운반 유닛은 웨이퍼를 로딩/언로딩하기 위해 제1 반도체 처리 모듈의 전방면에서 정지하도록 구동되고, 그 다음 웨이퍼를 로딩/언로딩하기 위해 반대편의 제2 반도체 처리 모듈에 대응하는 위치로 약간 이동할 수 있다. 본 개시내용에 제공된 운반 유닛이 트랙을 따라 수평으로 이동가능하기 때문에, 웨이퍼를 언로딩하기 위해 로봇 암에 대해 트랙 내의 임의의 위치로부터 처리 챔버에 면하는 위치로 이동할 수 있고; 이로써, 수평으로 이동가능한 운반 유닛은 로봇 암(31)의 운동 범위를 좁혀서, 로봇 암의 구동 및 제어를 용이하게 한다. X-방향 이동이 베이스(30)의 수평 이동에 의해 구동되기 때문에, 웨이퍼를 로딩/언로딩하기 위해, 로봇 암(21)은 처리 챔버를 수직 또는 거의 수직으로 접근하는 것만이 요구되어, 로봇 암의 작은 운동 범위를 제공하므로, 본 개시내용의 반송 챔버의 측벽들 사이의 간격(D2)은 종래의 반송 챔버의 측벽들 사이의 간격(D1)의 값보다 더 작다.
본 개시내용에 따른 반도체 처리 시스템의 일 실시예에서, 제5 반도체 처리 모듈의 양측부 각각은 유지보수 공간으로서 충분히 큰 공간을 구비하므로, 제1 내지 제5 반도체 처리 모듈의 각 처리 챔버의 각각의 측벽에 대한 유지보수 공간이 제공되고, 즉 각각의 처리 챔버는 3개의 유지보수가능한 면, 즉 전방면(기밀 밸브 장착면), 후방면 및 유지보수 공간에 면하는 측면을 구비한다. 한편, 단부(20c)가 제2 단부 근위의 처리 챔버(P31, P42)의 기밀 밸브의 사전설정된 위치로부터 제2 단부의 단부면의 측벽(203)의 폭이 D4에 도달할 때까지 2개의 측부를 향해 연장되고, 제2 단부면(203)은 처리 챔버(P32, P42)의 측부와 실질적으로 동일 높이에 있기 때문에, 제2 단부에서의 처리 챔버(P51, P52)의 바디 길이만이 본 개시내용에 따른 반도체 처리 시스템에 대해 증가한다. 그러나, 인접한 처리 챔버(예컨대, P12, P11)가 반도체 처리 공정 모듈 내로 상호 통합되기 때문에, 유지보수 공간이 작업자에게 접근가능한 하나의 작업 공간으로 합쳐지므로, 처리 시스템의 유지보수 면을 확장시킨다. 그 결과, 전체 풋프린트가 약간만이 증가, 즉 X1*Y1인 반면, 처리 챔버의 개수는 2개만큼 증가하여, 시스템의 처리 효율 및 풋프린트를 최적화시킨다.
바람직하게, 베이스 상에 2개의 로봇 암을 제공함으로써, 처리 챔버 내의 웨이퍼 로딩/언로딩이 동시에 수행될 수 있고, 즉 웨이퍼 처리가 하나의 처리 챔버 내에서 완료될 때, 하나의 로봇이 처리된 웨이퍼를 언로딩할 수 있는 한편, 다른 로봇 암은 처리될 웨이퍼를 배치할 수 있고; 그 후 2개의 로봇 암은 웨이퍼 교환을 다시 수행하기 위해 각각의 로드록으로 함께 이동한다. 이로써, 하나의 운반 유닛이 처리된 웨이퍼의 언로딩 및 처리될 웨이퍼의 배치를 더 신속한 방식으로 수행할 수 있고, 10개의 처리 챔버의 운반이 하나만의 웨이퍼 취급 유닛에 의해 구현될 수 있다.
일 실시예에서, 각각의 반도체 처리 모듈 내의 2개의 처리 챔버는 서로 인접한 2개의 독립형 처리 챔버이고; 변형 실시예에서, 서, 각각의 반도체 처리 모듈 내의 2개의 처리 챔버는 하나의 일체형 부재이지만, 공통의 분할 벽에 의해 2개으 l처리 공간으로 분할되어, 처리 챔버의 측벽의 폭을 더욱 감소시킨다. 게다가, 2개의 처리 챔버가 하나의 처리 챔버로 통합된 후에, 하나의 배기 시스템을 공유할 수 있어, 처리 챔버의 하부 공간 및 유지보수 비용을 더욱 감소시킬 수 있다.
도 3은 본 개시내용의 다른 실시예를 도시한다. 도 2에 도시된 본 개시내용의 제1 실시예와 비교하여, 반송 챔버의 제1 단부의 단부(20d')의 2개의 측벽은 양측부를 향해 연장되어 제1 단부 단부면(204)의 폭은 2개의 로드록(LL1, LL2)의 기밀 밸브를 평행으로 설치하기에 충분하고, 즉 그 폭은 2개의 로드록들 사이의 횡단 거리(D4')보다 더 크다. 2개의 로드록들 사이의 횡단 거리(D4')는 2개의 로드록의 기밀 밸브의 개구 폭과 기밀 밸브의 인접한 측벽들 사이의 거리의 합이다. 일 실시예에서, 횡단 거리(D4')의 폭은 제2 단부 단부면(203)의 폭(D4)에 근접하거나 약간 작지만, 중간부(20a)의 폭(D2)보다 여전히 훨씬 더 크다. 2개의 로드록이 소정의 각도로 배치되는 것이 필요한 종래기술에 비해, 본 개시내용에 따른 반송 챔버의 제1 단부의 배치는 반송 챔버의 제1 단부와 대기 반송 챔버 사이의 거리를 감소시킬 수 있어, 반도체 처리 시스템의 전체 길이를 X2(여기서, x2<x1<x0)로 더욱 감소시킨다. 게다가, 도 3에 도시된 실시예는 개선된 해결책을 추가로 제공하는바, 제1 및 제2 반도체 처리 모듈 사이의 유지보수 공간에 제1 저장 챔버(B1)을 추가하고, 제3 및 제4 반도체 처리 모듈 사이의 유지보수 공간에 제2 저장 챔버(B2)을 추가하고, 제1 챔버(B1)과 제2 챔버(B2)는 반송 챔버(20)와 직접 연통한다. 제1 챔버(B1)에서, 처리 챔버를 플라즈마 세정하기 위한 재활용가능한 더미 웨이퍼(W)가 제공될 수 있다. 처리 챔버는 하나 이상의 처리를 수행한 후에 플라즈마 세정 단계를 필요로 하고; 이 경우, 더미 웨이퍼(W)는 로봇 암에 의해 반응 챔버 내로 도입될 수 있고, 대응하는 세정 단계가 완료된 후에, 로봇 암은 저장 챔버(B1) 내에서 더미 웨이퍼(W)를 다시 제거한다. 더미 웨이퍼(W) 및 처리될 웨이퍼가 동일한 크기, 즉 300 mm이기 때문에, 저장 챔버의 크기는 웨이퍼의 크기보다 약간 큰 것만이 요구되어, 유지보수 공간에서 대응하는 유지보수 작업을 수행하는 것이 영향을 받지 않는다. 복수의 수직으로 적층된 더미 웨이퍼가 저장 챔버 내에 제공되어 복수의 처리 챔버를 세정하는 요건을 충족시킬 수 있다. 제2 저장 챔버(B2)는 포커스 링(FR)을 저장 및 교체하는데 이용될 수 있다. 플라즈마 처리가 각종 처리 챔버 내에서 빈번하게 수행되기 때문에, 장기적인 플라즈마 처리는 포커스 링, 에지 링 또는 처리된 웨이퍼를 둘러싸는 다른 공정 키트에 마모를 야기한다. 플라즈마 처리 효과를 보장하기 위해, 이러한 링 또는 키트는 사전결정된 간격으로 교체될 필요가 있다. 그러나, 종래기술에서, 로드록(LL1, LL2) 및 웨이퍼 저장 카세트(2)는 모두 웨이퍼 운반을 위해 설계되어, 더 큰 크기의 포커스 링과 같은 큰 크기의 공정 키트를 장기간 저장하기에는 부적당하다. 본 개시내용은 대기 반송 챔버(EFEM) 및 로드록을 통해 제2 저장 챔버(B2) 내로 포커스 링을 도입가능하게 하여, 포커스 링을 교체할 경우에, 처리 챔버 내의 마모된 포커스 링은 저장 챔버(B2) 내로부터 취해진 포커스 링으로 교체될 수 있다. 변형 실시예에서, 유지보수될 처리 챔버를 개방할 때 저장 챔버(B2) 내에 충분한 공정 키트가 놓여질 수 있고, 적층된 저장 공간은 복수의 포커스 링을 저장하기 위해 저장 챔버(B2) 내에 제공될 수 있다. 본 개시내용에서, 제1 저장 챔버(B1)와 제2 저장 챔버(B2)는 선택적으로 동일한 구조 및 기능을 가질 수 있고, 이들은 웨이퍼 또는 포커스 링과 같은 링-형상의 공정 키트를 저장하는데 이용될 수 있고; 이로써, 사용자는 공정 요건에 기초하여 2개의 저장 챔버 내에 각각 저장된 물품 및 수량을 자율적으로 선택할 수 있다. 선택적인 실시예에서, 반송 챔버의 측벽은 하나만의 저장 챔버, 예컨대 B1과 함께 장착될 수 있는 한편, 복수의 웨이퍼 및 포커스 링이 단일의 저장 챔버 내에 배치될 수 있거나, 또는 웨이퍼만이 매일의 처리에서 저장될 수 있는 한편, 포커스 링을 교체할 필요가 있을 때에만 포커스 링이 저장 챔버 내에 배치된다.
반도체 처리 시스템의 제3 실시예가 도 4에 제공되며, 이는 반송 챔버(20)의 중간부(20a)의 개략도를 도시하고, 여기서 저장 챔버(B2)는 더 큰 크기를 가져서 저장 챔버의 전방 단부면이 반송 챔버 내로 돌출하고 반송 챔버의 측벽(202)을 횡단하여, 제3 및 제4 반도체 처리 모듈들 사이의 유지보수 공간에 영향을 감소시킨다. 운반 유닛은 저장 챔버와 처리 챔버 사이뿐만 아니라, 처리 챔버와 로드록 사이에서 웨이퍼를 반송한다.
본 개시내용의 일 실시예에서, 도 4에 도시된 바와 같이, 반도체 처리 시스템의 각 처리 모듈 내의 2개의 처리 챔버들 사이에 사전결정된 간격이 제공될 수 있고; 간격 거리(D5)는 종래기술의 D0보다 작을 수 있으며, 일반적으로 100mm보다 작다. 반송 챔버의 제2 단부에서 약간의 풋프린트 증가를 갖는 본 개시내용에 따르면, 2개의 추가적인 처리 챔버가 성취되는 한편, 각 처리 챔버의 유지보수 공간이 증가하고, 처리 챔버를 위한 설계 유연성이 개선된다. 더욱이, 반송 챔버의 2개의 측부에서 유지보수 공간 내에 2개의 저장 챔버를 제공함으로써, 세정 단계의 처리 효율이 개선되고, 포커스 링과 같은 공정 키트의 자동 교체가 가능해지므로, 유지보수될 처리 챔버를 개방할 때에만 포커스 링이 교체될 수 있는 종래기술에서의 제약을 회피한다. 상술한 각종 기술적 효과는 모두 본 개시내용에 따른 반도체 처리 시스템에 의해 구현될 수 있다. 따라서, 본원에 기술된 바와 같은 반도체 처리 시스템은 풋프린트의 약간만의 증가 또는 풋프린트의 증가 없이도 웨이퍼 처리 효율을 상당히 강화할 수 있는 한편, 처리 챔버의 유지보수 및 설계를 용이하게 하므로, 반도체 처리 시스템의 비용-효율성의 극대화를 성취할 수 있다.
본 개시내용의 반도체 처리 시스템에서, 반송 챔버(20)의 측벽(201, 202)에 장착된 처리 챔버(P11-P42) 또는 반송 챔버의 단부면(203)에서의 단부면 처리 모듈에 장착된 처리 챔버(P51, P52)에 관계 없이, 이들은 동일한 처리를 수행하고 동일한 하드웨어 구조를 가질 수 있고; 변형 실시예에서, 이들은 특히 순차적인 처리를 위해 상이한 처리를 위해 설계될 수 있다. 예를 들어, P11-P42는 플라즈마 에칭 처리를 수행하고, 에칭 처리가 완료된 후에, 웨이퍼는 처리 챔버(P51, P52) 내로 반송되어 에칭 마스크를 제거한다. 또는, 에칭 처리는 제1 처리 챔버 내에서 수행되는 한편, 증착 처리는 제2 처리 챔버 내에서 수행된다. 상이한 처리를 수행하는 처리 챔버의 이러한 조합의 경우, 현재의 처리가 완료된 후에, 로드록을 통해 대기 환경 내의 웨이퍼 저장 카세트(2)로 웨이퍼를 반송한 다음, 다음 처리를 수행하는 또 다른 반도체 처리 시스템에 처리된 웨이퍼를 반송할 필요가 없게 되고; 대신에, 처리된 웨이퍼는 진공 환경에서 동일한 반도체 처리 시스템 내의 다음의 처리 챔버로 직접 반송되어, 상이한 환경들 사이에서의 반송 및 전환을 회피하므로, 운반 시간을 절약하고, 오염 가능성을 감소시키고, 반도체 처리 시스템의 처리 효율을 더욱 강화시킬 수 있다. 본 개시내용에서, 상이한 처리를 수행하는 처리 챔버가 상이한 외부 크기를 가지기 때문에, 동일한 측부에서의 인접한 반도체 처리 모듈들 사이의 간격에 의해 형성된 유지보수 공간의 크기도 변한다. 도 2 및 4에 도시된 바와 같이, 측벽(201) 상의 제1 및 제3 반도체 처리 모듈들 사이의 간격 거리는 D3이고; 측벽(202) 상에 장착된 제2 및 제4 반도체 처리 모듈들 사이의 간격 거리는 D3'이고, 여기서 D3'의 값은 D3와 상이할 수 있다. 상이한 처리 챔버가 하나의 반송 챔버에 장착될 때, 선형이고 수평으로 이동가능한 운반 유닛의 채용으로 인해, 운반 유닛의 베이스(30)는 상이한 처리 챔버의 대응하는 위치로 이동할 수 있어, 로봇 암(31)의 운동 범위를 감소시킨다. 종래의 반도체 처리 시스템에서, 복수의 로봇 암이 움직이지 않기 때문에, 로봇 암은 상이한 크기의 하나 이상의 처리 챔버를 교체하는 경우에 처리 챔버의 상이한 모델에 적응하도록 상이한 모션 트랙을 갖도록 요구되므로, 시스템 개선에 대한 어려움을 크게 증가시킨다. 따라서, 본 개시내용에 의해 제공된 반도체 처리 시스템은 상이한 타입의 처리 챔버의 조합으로 형성된 시스템 구조에 적합하므로, 시스템 설정에 대한 유연성을 제공한다.
본 발명의 내용이 전술한 바람직한 실시예를 통해 상세하게 기술되었지만, 상술한 바는 본 개시내용에 대한 제한으로서 간주되지 않는 것을 이해해야 한다. 당업자가 상기 내용을 읽은 후에, 본 개시내용에 대한 다수의 변경 및 치환을 찾을 수 있다. 따라서, 본 개시내용의 보호 범위는 첨부된 청구범위에 의해 제한되어야 한다.

Claims (19)

  1. 반도체 처리 시스템(semiconductor processing system)에 있어서,
    신장된 반송 챔버를 포함하고, 상기 반송 챔버는 중간부, 제1 단부 및 제2 단부를 구비하고, 상기 제1 단부와 상기 제2 단부는 상기 중간부의 양단부에 각각 제공되고, 상기 중간부의 제1 측벽과 제2 측벽 상에는 적어도 하나의 측면 반도체 처리 모듈이 제공되고, 각각의 측면 반도체 처리 모듈은 2개의 처리 챔버를 구비하고, 각각의 측면 반도체 처리 모듈 내의 처리 챔버는 각각의 기밀 밸브를 통해 상기 반송 챔버의 중간부의 제1 또는 제2 측벽에 부착되고,
    상기 반송 챔버의 제1 단부는 로드록을 통해 대기 환경에 연통되고,
    상기 반송 챔버의 제2 단부는 하나의 단부 반도체 처리 모듈과 부착되고, 상기 단부 반도체 처리 모듈은 2개의 처리 챔버를 구비하고, 상기 단부 반도체 처리 모듈의 2개의 처리 챔버는 기밀 밸브를 통해 상기 제2 단부의 단부면에 각각 연결되고, 상기 단부 반도체 처리 모듈의 2개의 기밀 밸브들 사이에 횡단 거리(traverse distance)(D4)가 제공되고, 상기 단부면의 폭은 상기 횡단 거리보다 크거나 같고, 상기 반송 챔버의 중간부의 제1 측벽과 제2 측벽의 간격(D2)은 상기 횡단 거리보다 작은,
    반도체 처리 시스템.
  2. 제1항에 있어서,
    상기 중간부의 제1 측벽 상에는 제1 및 제3 측면 반도체 처리 모듈이 부착되고, 상기 제2 측벽 상에는 제2 및 제4 측면 반도체 처리 모듈이 부착되고,
    상기 반송 챔버의 신장 방향을 따라 상기 제1 및 제3 측면 반도체 처리 모듈들 사이에는 제1 간극 공간이 제공되고, 상기 제1 간극 공간은 상기 제1 및 제3 측면 반도체 처리 모듈 내의 상기 제1 간극 공간과 인접한 상기 처리 챔버를 유지하도록 접근가능하고,
    상기 반송 챔버의 신장 방향을 따라 상기 제2 및 제4 측면 반도체 처리 모듈들 사이에는 제2 간극 공간이 제공되고, 상기 제2 간극 공간은 상기 제2 및 제4 측면 반도체 처리 모듈 내의 상기 제2 간극 공간과 인접한 상기 처리 챔버를 유지하도록 접근가능한,
    반도체 처리 시스템.
  3. 제2항에 있어서,
    상기 제1 또는 제2 간극 공간에는 적어도 하나의 저장 챔버가 제공되고, 상기 저장 챔버는 상기 반송 챔버와 연통하고 웨이퍼를 저장하거나 또는 상기 처리 챔버 내의 링 부품을 교체하도록 구성되는,
    반도체 처리 시스템.
  4. 제3항에 있어서,
    상기 제1 및 제2 간극 공간 내에는 2개의 저장 챔버가 각각 제공되는,
    반도체 처리 시스템.
  5. 제4항에 있어서,
    상기 저장 챔버는 상이한 크기를 갖는,
    반도체 처리 시스템.
  6. 제3항에 있어서,
    상기 저장 챔버의 전방 단부 측벽은 상기 반송 챔버의 측벽을 관통하여 상기 반송 챔버 내로 연장되는,
    반도체 처리 시스템.
  7. 제1항에 있어서,
    상기 단부 반도체 처리 모듈 및/또는 각각의 측면 반도체 처리 모듈 내의 2개의 처리 챔버가 공통 측벽을 갖는 하나의 챔버 바디로 통합되는,
    반도체 처리 시스템.
  8. 제1항에 있어서,
    각각의 측면 반도체 처리 모듈 내의 2개의 처리 챔버들 사이에는 간극이 제공되며, 상기 간극은 100mm 미만인,
    반도체 처리 시스템.
  9. 제1항에 있어서,
    상기 반송 챔버의 제2 단부는 상기 측면 반도체 처리 모듈을 향해 점차 연장되는 측벽을 구비하여, 상기 제2 단부에서의 상기 반송 챔버의 측벽들 사이의 거리가 상기 중간부의 측벽들 사이의 간격(D2)으로부터 상기 단부면의 폭까지 점차 연장되는,
    반도체 처리 시스템.
  10. 제1항에 있어서,
    상기 반송 챔버는 가동형 운반 유닛이 이동가능하여 각각의 처리 챔버와 로크록 사이에서 웨이퍼의 반송을 가능하게 하는 트랙을 구비하는,
    반도체 처리 시스템.
  11. 제10항에 있어서,
    상기 가동형 운반 유닛은 하나의 이동가능한 베이스 및 2개의 로봇 암을 구비하는,
    반도체 처리 시스템.
  12. 제10항에 있어서,
    측면 반도체 처리 모듈에 면하는 위치로 이동할 때, 상기 가동형 운반 유닛은 상기 측면 반도체 모듈 내의 웨이퍼를 로딩/언로딩하고, 상기 제2 단부에 인접한 위치로 이동할 때, 상기 단부 반도체 처리 모듈 내의 웨이퍼를 로딩/언로딩하는,
    반도체 처리 시스템.
  13. 제1항에 있어서,
    각각의 측면 반도체 처리 모듈 또는 단부 반도체 처리 모듈 내의 상기 처리 챔버는 상이한 공정을 수행하도록 상이한 크기를 갖는,
    반도체 처리 시스템.
  14. 제1항에 있어서,
    상기 측면 반도체 처리 모듈 또는 상기 단부 반도체 처리 모듈 내의 상기 처리 챔버는 동일한 처리 공정을 수행하는,
    반도체 처리 시스템.
  15. 제1항에 있어서,
    상기 반송 챔버의 제1 단부에는 제1 단부 단부면이 제공되고, 상기 제1 단부 단부면 상에는 2개의 평행한 로드록이 부착되고, 상기 2개의 평행한 로드록들 사이에는 로드록 횡단 거리(D4')가 제공되고, 상기 제1 단부 단부면의 폭은 상기 로드록 횡단 거리보다 크거나 같고, 상기 반송 챔버의 중간부의 제1 측벽과 제2 측벽 사이의 간격(D2)은 상기 로드록 횡단 거리보다 작은,
    반도체 처리 시스템.
  16. 반도체 처리 시스템(semiconductor processing system)에 있어서,
    신장된 반송 챔버를 포함하고, 상기 반송 챔버는 중간부, 제1 단부 및 제2 단부를 구비하고, 상기 제1 단부와 상기 제2 단부는 상기 중간부의 양단부에 각각 제공되고, 상기 중간부의 제1 측벽과 제2 측벽 상에는 적어도 하나의 측면 반도체 처리 모듈이 제공되고, 각각의 측면 반도체 처리 모듈은 2개의 처리 챔버를 구비하고, 각각의 측면 반도체 처리 모듈 내의 처리 챔버는 각각의 기밀 밸브를 통해 상기 반송 챔버의 중간부의 제1 또는 제2 측벽에 부착되고,
    상기 반송 챔버의 제1 단부는 로드록을 통해 대기 환경에 연통되고,
    상기 반송 챔버의 제2 단부는 하나의 단부 반도체 처리 모듈과 부착되고, 상기 단부 반도체 처리 모듈은 2개의 평행한 처리 챔버를 구비하고, 상기 단부 반도체 처리 모듈의 2개의 처리 챔버는 기밀 밸브를 통해 상기 제2 단부의 단부면에 각각 연결되고, 상기 단부면의 폭은 상기 반송 챔버의 중간부의 제1 측벽과 제2 측벽의 간격(D2)보다 큰,
    반도체 처리 시스템.
  17. 제16항에 있어서,
    상기 중간부의 제1 측벽 상에는 제1 및 제3 측면 반도체 처리 모듈이 부착되고, 상기 제2 측벽 상에는 제2 및 제4 측면 반도체 처리 모듈이 부착되고,
    상기 반송 챔버의 수직 길이방향을 따라 상기 제1 및 제3 측면 반도체 처리 모듈들 사이에는 제1 간극 공간이 제공되고, 상기 제1 간극 공간은 상기 제1 및 제3 측면 반도체 처리 모듈 내의 상기 제1 간극 공간과 인접한 상기 처리 챔버를 유지하도록 접근가능하고,
    상기 반송 챔버의 수직 길이방향을 따라 상기 제2 및 제4 측면 반도체 처리 모듈들 사이에는 제2 간극 공간이 제공되고, 상기 제2 간극 공간은 상기 제2 및 제4 측면 반도체 처리 모듈 내의 상기 제2 간극 공간과 인접한 상기 처리 챔버를 유지하도록 접근가능한,
    반도체 처리 시스템.
  18. 제17항에 있어서,
    상기 제1 또는 제2 간극 공간에는 적어도 하나의 저장 챔버가 제공되고, 상기 저장 챔버는 상기 반송 챔버와 연통하고 웨이퍼를 저장하거나 또는 상기 처리 챔버 내의 링 부품을 교체하도록 구성되는,
    반도체 처리 시스템.
  19. 제16항에 있어서,
    상기 단부면의 폭은 상기 단부 반도체 처리 모듈 상의 2개의 기밀 밸브들 사이의 횡단 거리보다 큰,
    반도체 처리 시스템.
KR1020210060671A 2020-05-11 2021-05-11 반도체 처리 시스템 KR102558199B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010394080.9A CN113644005A (zh) 2020-05-11 2020-05-11 一种半导体处理系统
CN202010394080.9 2020-05-11

Publications (2)

Publication Number Publication Date
KR20210138505A true KR20210138505A (ko) 2021-11-19
KR102558199B1 KR102558199B1 (ko) 2023-07-21

Family

ID=78415493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060671A KR102558199B1 (ko) 2020-05-11 2021-05-11 반도체 처리 시스템

Country Status (4)

Country Link
US (1) US20210358781A1 (ko)
KR (1) KR102558199B1 (ko)
CN (1) CN113644005A (ko)
TW (1) TWI767617B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022039827A (ja) * 2020-08-28 2022-03-10 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP2023124368A (ja) * 2022-02-25 2023-09-06 キオクシア株式会社 半導体製造装置、ウェハ搬送システム、ウェハ搬送方法、及びウェハ搬送プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133534A (ko) * 2012-02-10 2014-11-19 브룩스 오토메이션 인코퍼레이티드 기판 프로세싱 장치
JP2017085072A (ja) * 2015-10-22 2017-05-18 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 半導体プロセスモジュールからｉｎ−ｓｉｔｕで消耗部品を取り出して交換するためのシステム
US20200126844A1 (en) * 2018-10-18 2020-04-23 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115331B2 (ja) * 2003-05-09 2008-07-09 株式会社日立国際電気 基板処理装置
US8313277B2 (en) * 2003-11-10 2012-11-20 Brooks Automation, Inc. Semiconductor manufacturing process modules
US7819079B2 (en) * 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
JP4569956B2 (ja) * 2005-01-24 2010-10-27 東京エレクトロン株式会社 基板処理装置の復旧処理方法，基板処理装置，プログラム
US20070119393A1 (en) * 2005-11-28 2007-05-31 Ashizawa Kengo Vacuum processing system
CN110447095B (zh) * 2017-03-15 2024-04-26 朗姆研究公司 采用线性真空传送模块减少占用面积平台架构
JP7018779B2 (ja) * 2018-02-13 2022-02-14 東京エレクトロン株式会社 基板搬送装置および基板処理システム
US11244844B2 (en) * 2018-10-26 2022-02-08 Applied Materials, Inc. High flow velocity, gas-purged, side storage pod apparatus, assemblies, and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133534A (ko) * 2012-02-10 2014-11-19 브룩스 오토메이션 인코퍼레이티드 기판 프로세싱 장치
JP2017085072A (ja) * 2015-10-22 2017-05-18 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 半導体プロセスモジュールからｉｎ−ｓｉｔｕで消耗部品を取り出して交換するためのシステム
US20200126844A1 (en) * 2018-10-18 2020-04-23 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal

Also Published As

Publication number Publication date
TW202143363A (zh) 2021-11-16
TWI767617B (zh) 2022-06-11
US20210358781A1 (en) 2021-11-18
KR102558199B1 (ko) 2023-07-21
CN113644005A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US9305818B2 (en) Substrate processing apparatus
KR101814856B1 (ko) 기판 처리 장치
US6257827B1 (en) Apparatus and method for transporting substrates
JP2020115558A (ja) 基板処理のための混合プラットフォームの装置、システム、及び方法
TWI408766B (zh) Vacuum processing device
KR102558199B1 (ko) 반도체 처리 시스템
JPH04190840A (ja) 真空処理装置
JP2011124565A (ja) 半導体被処理基板の真空処理システム及び半導体被処理基板の真空処理方法
KR102164404B1 (ko) 기판 처리 장치
KR20180111592A (ko) 기판 처리 장치
JP2013102235A (ja) 基板処理装置
CN113782466A (zh) 高吞吐量、多室衬底处理系统
US20090162170A1 (en) Tandem type semiconductor-processing apparatus
JP2023535578A (ja) ファクトリインターフェース設置面積スペース中にロードロックを組み込むためのシステムおよび方法
CN113195170A (zh) 基板传送装置及基板传送系统
KR101383248B1 (ko) 고속 기판 처리 시스템
KR100896472B1 (ko) 반도체소자 제조를 위한 멀티챔버 시스템 및 기판 처리 방법
US20200321227A1 (en) Substrate processing system and substrate transfer apparatus and method
CN212257352U (zh) 一种半导体处理系统
JP2021145017A (ja) 基板搬送システム、真空基板搬送モジュール、および基板搬送方法
US20190088530A1 (en) Dual-blade robot including vertically offset horizontally overlapping frog-leg linkages and systems and methods including same
KR20120117316A (ko) 기판처리장치
KR20230017993A (ko) 인덱스 모듈 및 이를 구비하는 기판 처리 시스템
JP3469230B2 (ja) 真空処理装置
KR20230034457A (ko) 기판 처리 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant