KR20210132464A - 마이크로-나노핀 led 소자 및 이의 제조방법 - Google Patents

마이크로-나노핀 led 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20210132464A
KR20210132464A KR1020200050884A KR20200050884A KR20210132464A KR 20210132464 A KR20210132464 A KR 20210132464A KR 1020200050884 A KR1020200050884 A KR 1020200050884A KR 20200050884 A KR20200050884 A KR 20200050884A KR 20210132464 A KR20210132464 A KR 20210132464A
Authority
KR
South Korea
Prior art keywords
micro
semiconductor layer
conductive semiconductor
led
nanopin
Prior art date
Application number
KR1020200050884A
Other languages
English (en)
Other versions
KR102345917B1 (ko
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020200050884A priority Critical patent/KR102345917B1/ko
Priority to PCT/KR2021/005309 priority patent/WO2021221437A1/ko
Priority to CN202180031202.0A priority patent/CN115668517A/zh
Priority to US17/997,265 priority patent/US20230223492A1/en
Publication of KR20210132464A publication Critical patent/KR20210132464A/ko
Application granted granted Critical
Publication of KR102345917B1 publication Critical patent/KR102345917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 소자 및 이의 제조방법에 관한 것이다.

Description

마이크로-나노핀 LED 소자 및 이의 제조방법{Micro-nano-fin light-emitting diodes and method for manufacturing thereof}
본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 소자 및 이의 제조방법에 관한 것이다.
마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.
이러한 소재분야의 연구에 맞춰서 최근 대형화된 적색, 녹색, 청색 마이크로-LED 디스플레이 TV가 상용화 되었고, 향후에는 청색의 마이크로-LED나 나노-LED를 이용하여 구현된 청색 서브픽셀과 상기 청색의 LED를 통해 양자점을 발광시켜서 구현된 적색 및 녹색 서브픽셀을 통해 풀-컬러를 구현한 TV를 상용화할 예정이다. 더불어 적색, 녹색, 청색 나노-LED 디스플레이 TV 또한 상용화할 예정에 있다.
마이크로-LED 디스플레이는 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 8K 분해능을 갖는 디스플레이로 개발될 경우 거의 일억 개에 가까운 서브픽셀 각각에 적색 마이크로-LED, 녹색 마이크로-LED 및 청색 마이크로-LED를 일대일로 대응시켜야 하므로 마이크로-LED 디스플레이를 제조하는 pick place 기술로는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이를 제조하기 어려운 실정이다. 더불어 나노-LED를 마이크로-LED와 같은 pick and place 기술로 서브픽셀에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.
이러한 난점을 극복하기 위하여 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다. 그러나 사용된 나노로드형 LED는 광이 추출되는 면적이 적어 효율이 좋지 않아서 목적하는 효율을 발현하기 위해서는 많은 개수의 LED를 실장시켜야 하는 문제가 있고, 나노로드형 LED 자체의 결함발생 가능성이 높은 문제가 있다.
이에 대해 구체적으로 설명하면, 나노로드형 LED 소자는 LED 웨이퍼를 나노패턴공정과 드라이에칭/Ÿ‡에칭을 혼합해서 top-down 방법으로 제조하거나 기판 위에 직접 bottom-up 방법으로 성장시키는 방법이 알려져 있다. 이러한 나노로드형 LED는 LED 장축이 적층방향 즉, p-GaN/InGaN 다중양자우물(MQW)/n-GaN 적층구조에서 각 층의 적층방향과 일치하므로 발광면적이 좁고, 발광면적이 좁기 때문에 상대적으로 표면결함이 효율 저하에 큰 영향을 미치며, 정자-정공의 재결합 속도를 최적화하기가 어려워서 발광효율이 원래 웨이퍼가 갖고 있던 효율보다 크게 낮아지는 문제가 있다.
따라서, 전계를 이용해서 쉽게 배열 할 수 있을 뿐만 아니라 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화된 새로운 LED 소재에 대한 개발이 시급한 실정이다.
등록특허공보 제10-1436123호
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적을 증가시켜 고효율을 유지하고 휘도가 높은 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 목적이 있다.
또한, 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지할 수 있는 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 다른 목적이 있다.
또한, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있는 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 또 다른 목적이 있다.
나아가, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합한 마이크로-나노핀 LED 소자 및 이의 제조방법을 제공하는데 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 (1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계, (2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계, 및 (3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노 핀 LED 기둥을 형성시키는 단계 및 (4) 상기 다수 개의 마이크로-나노 핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 포함하는 마이크로-나노 핀 LED 소자 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 (3) 단계는 3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면 형상을 갖도록 전극층 상부면에 마스크 패턴층을 형성시키는 단계, 3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층 일부 두께까지 식각하여 다수 개의 마이크로-나노 핀 LED 기둥을 형성시키는 단계, 3-3) 상기 마이크로-나노 핀 LED 기둥의 노출된 측면을 피복하도록 절연피막을 형성시키는 단계, 3-4) 인접하는 마이크로-나노 핀 LED 기둥 사이의 제1도전성 반도체층 상부면이 노출되도록 제1도전성 반도체층 상부에 형성된 절연피막 일부를 제거시키는 단계, 3-5) 노출된 제1도전성 반도체층 상부를 통해서 상기 제1도전성 반도체층을 두께 방향으로 더 식각시켜서 절연피막이 형성된 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분을 형성시키는 단계, 3-6) 측면이 노출된 상기 제1도전성 반도체층 부분을 양 측면에서 중앙쪽으로 식각시키는 단계 및, 3-7) 전극층 상부에 배치된 마스크 패턴층과 측면을 피복하는 절연피막을 제거시키는 단계를 포함할 수 있다.
또한, 상기 (3) 단계와 (4) 단계 사이에 (5) 다수 개의 마이크로-나노 핀 LED 기둥 측면에 보호피막을 형성시키는 단계를 더 포함할 수 있다.
또한, 본 발명은 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서, 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층 및 전극층이 순차적으로 적층된 마이크로-나노 핀 LED 소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚일 수 있다.
또한, 상기 너비는 두께보다 크거나 같을 수 있다.
또한, 상기 소자의 길이와 두께의 비는 3:1 이상일 수 있다.
또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 반도체층을 포함하고, 다른 하나는 n형 반도체층을 포함할 수 있다.
또한, 상기 광활성층의 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함할 수 있다.
또한, 상기 마이크로-나노 핀 LED 소자는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가 정렬되어 구현되는 전계배열 어셈블리 용도일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과할 수 있다.
또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚ 일 수 있다.
또한, 상기 마이크로-나노 핀 LED 소자의 제1도전성 반도체층 하부면에는 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성될 수 있다.
또0한, 상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 30% 이하의 길이를 갖도록 형성될 수 있다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 마이크로-나노 핀 LED 소자는 종래의 로드형 LED 소자에 대비해 발광면적을 증가시켜 높은 휘도와 광효율을 달성하기에 유리하다. 또한 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있다. 나아가 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있으며, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하기 때문에 디스플레이, 각종 광원의 소재로서 널리 응용될 수 있다.
도 1 내지 3은 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자의 사시도, X-X' 경계선에 따른 단면도, 및 Y-Y' 경계선에 따른 단면도이다.
도 4a 및 4b는 각각 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제1로드형 소자의 모식도와 길이방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 제2로드형 소자의 모식도이다.
도 5는 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자 제조공정 모식도이다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 3을 참조하여 설명하면, 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)는 상호 수직하는 X, Y, Z축을 기준으로 X축 방향을 길이, Y축 방향을 너비, Z축 방향을 두께라고 할 때 길이가 장축이 되고, 두께가 단축이 되는 길이가 두께보다 큰 로드형의 소자이며, 두께방향으로 제1도전성 반도체층(10), 광활성층(20), 제2도전성 반도체층(30) 및 전극층(40)이 순차적으로 적층된 소자이다.
보다 구체적으로 마이크로-나노핀 LED 소자(100)는 길이와 너비로 이루어진X-Y 평면에서 소정의 모양을 가지며, 상기 평면에 수직한 방향이 두께 방향이 되고, 두께 방향으로 각 층이 적층된다. 이러한 구조의 마이크로-나노핀 LED 소자는 측면에 노출되는 부분의 광활성층(20) 두께를 얇게 하더라도 길이와 너비로 이루어진 평면으로 인해서 보다 넓은 발광면적을 확보할 수 있는 이점이 있다. 또한, 이로 인해 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과하는 넓은 발광면적을 가질 수 있다. 여기서 종단면이란 길이방향인 X축 방향에 평행한 단면으로서, 너비가 일정한 소자의 경우 상기 X-Y 평면일 수 있다.
구체적으로 도 4a 및 도 4b를 참조하여 설명하면, 도 4a에 도시된 제1 로드형 소자(1)와 도 4b에 도시된 제2 로드형 소자(1')는 모두 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 구조를 가지며, 길이(ℓ)와 두께(m)가 동일하고, 광활성층의 두께(h) 역시 동일한 로드형의 소자이다. 다만, 제1 로드형 소자(1)는 두께방향으로 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 반면에 제2 로드형 소자(1')는 길이방향으로 각 층이 적층된 것에 구조적으로 차이가 있다.
그러나 두 소자(1,1')는 발광면적에 있어서 큰 차이가 있으며, 일예로, 길이(ℓ)를 4500㎚, 두께(m)를 600㎚, 광활성층(3) 두께(h)를 100㎚로 가정 시 발광면적에 해당하는 제1 로드형 소자(1)의 광활성층(3)의 겉넓이와 제2 로드형 소자(1')의 광활성층(3) 겉넓이 비는 6.42㎛2: 0.6597㎛2로, 마이크로-나노핀 LED 소자(1)의 발광면적이 9.84배 더 크다. 또한, 전체 광활성층의 발광 면적에서 외부로 노출된 광활성층(3)의 표면적의 비율은 제1 로드형 소자(1)가 제2 로드형 소자(1')와 비슷하지만, 증가된 광활성층(3)의 노출되지 않은 표면적 절대값이 훨씬 커지므로 노출된 표면적의 엑시톤에 미치는 영향은 훨씬 줄어들게 되므로, 마이크로-나노핀 LED 소자(1)가 수평배열 로드형 소자(1')비해서 표면결함이 엑시톤에 미치는 영향이 수평배열 소자(1')가 훨씬 작아지므로 발광효율 및 휘도에 있어서 마이크로-나노핀 LED 소자(1)가 수평배열 로드형 소자(1')에 대비해 현저히 우수하다고 평가할 수 있다. 더불어 제2 로드형 소자(1')의 경우 두께 방향으로 도전성 반도체층과 광활성층이 적층된 웨이퍼를 두께 방향으로 식각해 구현되는데, 결국 긴 소자 길이는 웨이퍼 두께에 대응하고, 소자의 길이를 증가시키기 위해서는 식각되는 깊이의 증가가 불가피한데 식각 깊이가 클수록 소자 표면의 결함발생 가능성이 높아지고, 결국 제2 로드형 소자(1')는 노출된 광활성층의 면적이 제1 로드형 소자(1)에 대비해 작더라도 표면 결함 발생가능성이 더 커서 표면 결함에 발생가능성 증가에 따른 발광효율 저하까지 고려했을 때 종국적으로 제1 로드형 소자(1)가 발광효율 및 휘도에 있어서 월등히 우수할 수 있다.
나아가 제1도전성 반도체층(2)과 제2도전성반도체층(4) 중 어느 하나에서 주입된 정공과, 다른 하나에서 주입된 전자의 이동거리는 제1로드형 소자(1)가 제2로드형 소자(1')에 대비해 짧고, 이로 인해 전자 및/또는 정공 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다. 또한, 제2로드형 소자(1')의 경우 원형 로드형 구조로 인한 강한 광 경로 거동이 발생하므로 전자-정공으로 생성된 광의 경로가 길이방향으로 공명을 하여 발광이 길이방향 양 끝단에서 발광하므로 소자가 누워서 배치되는 경우 강한 측면 발광 프로파일에 의해 전면 발광효율이 좋지 못한 반면에, 제1로드형 소자(1)의 경우 상부면과 하부면에서 발광하므로 우수한 전면 발광효율을 발현하는 이점이 있다.
본 발명의 마이크로-나노핀 LED 소자(100)는 상술한 제1 로드형 소자(1)와 같이 두께방향으로 도전성 반도체층(10,30)과 광활성층(20)을 적층시키고, 두께보다 길이를 더 길게 구현시킴으로써 보다 향상된 발광면적을 가짐과 동시에 노출되는 광활성층(20)의 면적이 다소 증가하더라도 두께가 길이보다 작은 로드형이기 때문에 식각되는 깊이가 얕아서 노출된 광활성층(20)의 표면에 결함이 발생할 가능성이 줄어들 수 있어서 결함에 따른 발광효율 감소를 최소화 또는 방지하기에 유리하다.
상기 평면은 도 1에서는 직사각형을 도시했으나, 이에 제한되는 것은 아니며, 마름모, 평행사변형, 사다리꼴 등 일반적인 사각형의 형상에서부터 타원형 등에 이르기까지 제한 없이 채용될 수 있음을 밝혀둔다.
본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)는 길이와 너비가 마이크로 또는 나노 단위의 크기를 갖는데, 일예로 소자의 길이는 1000 ~ 10000 ㎚일 수 있고, 너비는 100 ~ 3000㎚일 수 있다. 또한, 두께는 100 ~ 3000 ㎚일 수 있다. 상기 길이와 너비는 평면의 형상에 따라서 그 기준이 상이할 수 있고, 일예로 상기 평면이 마름모, 평행사변형일 경우 두 대각선 중 하나가 길이, 다른 하나가 너비일 수 있으며, 사다리꼴일 경우 높이, 윗변 및 밑변 중 긴 것이 길이, 긴 것에 수직한 짧은 것이 너비 일수 있다. 또는 상기 평면의 형상이 타원일 경우 타원의 장축이 길이, 단축이 너비일 수 있다.
이때, 마이크로-나노핀 LED 소자(100)의 길이와 두께의 비율은 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자(100)의 길이와 두께 비율이 3:1 미만으로 길이가 작아질 경우 전계를 통해서 소자를 전극 상에 자기정렬시키기 어려울 수 있고, 소자가 전극 상에서 고정이 되지 않아 공정 결함에 의해 생기는 전기적인 접촉 단락이 야기 될 우려가 있다. 다만, 길이와 두께의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 통해 자기정렬이 되는 돌림힘에 대한 최적화 등 본 발명의 목적을 달성하기에 유리할 수 있다.
또한, 상기 평면에서 길이와 너비의 비율 역시 바람직하게는 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 다만, 길이와 너비의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 통해 자기정렬이 되는 돌림힘에 대한 최적화에 유리할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자(100)의 너비는 두께보다 크거나 같을 수 있는데, 이를 통해 마이크로-나노핀 LED 소자(100)가 전계를 이용해 서로 다른 두 전극 상에 정렬될 때, 옆으로 누워서 정렬되는 것을 최소화 또는 방지할 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자가 옆으로 누워서 정렬할 경우 일단과 타단이 서로 다른 두 전극에 각각 접촉하는 정렬 및 실장을 달성했다고 해도 전극에 소자의 측면에 노출된 광활성층이 전극과 접촉함에 따라서 발생하는 전기적 단락으로 인해서 발광되지 않아서 본연의 기능을 수행하지 못할 우려가 있다.
또한, 상기 마이크로-나노핀 LED 소자(100)는 길이방향 양단의 크기가 상이한 소자일 수 있으며, 일예로 길이인 높이가 윗변과 밑변보다 큰 등변 사다리꼴인 사각의 평면을 갖는 로드형 소자일 수 있고, 윗변과 밑변의 길이 차이에 따라서 결과적으로 소자의 길이방향 양 단에 축적되는 양전하와 음전하의 차이가 발생할 수 있고, 이를 통해 전계에 의해 자기정렬이 보다 용이할 수 있는 이점이 있다.
또한, 상기 마이크로-나노핀 LED 소자(100)의 제1도전성 반도체층(10) 하부면은 소정의 폭과 두께를 갖는 돌출부(11)가 소자의 길이방향으로 형성될 수 있다. 상기 돌출부(11)는 후술하는 제조방법에 대한 설명에서 구체적으로 설명하나, 두께방향으로 웨이퍼를 식각한 뒤, 식각된 LED 부분을 웨이퍼 상에서 떼어내기 위해서 식각된 LED 부분 하단부 양 측면에서부터 중앙부인 안쪽으로 수평방향으로 식각한 결과 생성될 수 있다. 상기 돌출부(11)는 마이크로-나노핀 LED 소자(100)의 전면 발광 추출에 대한 개선 기능을 수행하는데 도움을 줄 수 있다. 또한, 상기 돌출부(11)는 마이크로-나노핀 LED 소자(100)가 전극 상에 자기정렬 시, 돌출부(11)가 형성된 소자 일면에 대향하는 반대면이 전극 상에 위치하도록 정렬을 제어하는데 도움을 줄 수 있다. 나아가 상기 반대면이 전극 상에 위치한 뒤, 소자의 발광을 위해서는 돌출부(11)가 형성된 소자의 일면 상에 전극이 형성될 수 있는데, 상기 돌출부(11)는 형성되는 전극과 접촉면적을 증가시킴에 따라서 전극과 마이크로-나노핀 LED 소자(100) 간의 기계적 결합력을 개선시키기에 유리할 수 있다.
이때, 상기 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(100) 너비의 50%이하, 보다 바람직하게는 30%이하로 형성될 수 있고, 이를 통해 LED 웨이퍼 상에 식각된 마이크로-나노핀 LED 소자 부분의 분리가 보다 용이할 수 있다. 만일 마이크로-나노핀 LED 소자(100) 너비의 50%를 초과해서 돌출부가 형성되는 경우 LED 웨이퍼 상에서 식각된 마이크로-나노핀 LED 소자 부분이 용이하지 않을 수 있고, 목적한 부분이 아닌 부분에서 분리가 발생해 양산성이 저하될 수 있으며, 다수 개 생성된 마이크로-나노핀 LED 소자의 균일성이 저하될 우려가 있다. 한편, 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(100) 너비의 10% 이상으로 형성될 수 있다. 만일 돌출부의 너비가 마이크로-나노핀 LED 소자(100) 너비의 10% 미만으로 형성될 경우 LED 웨이퍼 상에서 분리는 용이할 수 있으나, 후술하는 측면 식각 시(도 5(g), 도 5(i) 참조) 과도한 식각에 따라서 식각되지 않아야 할 제1도전성 반도체층의 일부까지 식각될 우려가 있으며, 상술한 돌출부(11)에 따른 효과를 발현하지 못할 수 있다. 또한 습식 식각 용액에 의해 분리가 될 우려가 있으며, 강한 염기성질을 가지는 고위험성 식각 용액 내에 분산되어 있는 마이크로-나노핀 LED 소자(100)를 습식 식각 용액과 분리하여 세정해야 하는 문제가 발생할 수 있다. 한편, 상기 돌출부(11)의 두께는 제1도전성 반도체층 두께의 10 ~ 30%만큼의 두께를 가질 수 있으며, 이를 통해서 제1도전성 반도체층을 목적하는 두께 및 품질로 형성시킬 수 있으며, 상술한 돌출부(11)를 통한 효과를 발현하기에 보다 유리할 수 있다. 여기서 상기 제1도전성 반도체층의 두께란 돌출부가 형성되지 않은 제1도전성 반도체층 하부면을 기준으로 한 두께를 의미한다.
구체적인 일예로 상기 돌출부(11)의 너비는 50 ~ 300㎚, 두께는 50 ~ 400㎚ 일 수 있다.
이하, 마이크로-나노핀 LED 소자(100)내 포함되는 각 층에 대해 설명한다.
마이크로-나노핀 LED 소자(100)는 제1도전성 반도체층(10)과 제2도전성 반도체층(30)을 포함한다. 사용되는 도전성 반도체층은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 채용된 도전성 반도체층인 경우 제한 없이 사용될 수 있다. 본 발명의 바람직한 일 실시예에 따르면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층을 적어도 하나 포함하고, 다른 도전성 반도체층은 p형 반도체층을 적어도 하나 포함할 수 있다.
상기 제1도전성 반도체층(10)이 n형 반도체층을 포함하는 경우 상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면 상기 제1도전성 반도체층(10)의 두께는 1.5 ~ 5㎛일 수 있으나 이에 제한되지 않는다.
상기 제2도전성 반도체층(30)이 p형 반도체층을 포함하는 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, 상기 제2 도전성 반도체층(30)의 두께는 0.01 ~ 0.30㎛일 수 있으나 이에 제한되지 않는다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN 반도체층 두께는 100 ~ 3000 ㎚일 수 있고, 이를 통해서 p형 GaN 반도체층으로 주입된 정공과 n형 GaN 반도체층으로 주입된 전자의 이동거리가 도 4b와 같이 길이방향으로 반도체층과 광활성층이 적층된 로드형 소자에 대비해 짧아지고, 이로 인해 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다.
다음으로 상기 광활성층(20)은 제1도전성 반도체층(10) 상부에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(20)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일실예에 따르면 상기 광활성층(20)의 두께는 30 ~ 300 ㎚일 수 있으나 이에 제한되지 않는다.
다음으로 상술한 제2도전성 반도체층(30) 상에 형성되는 전극층(40)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 전극층(40)은 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합한 재질이 사용될 수 있으나 바람직하게는 발광손실을 최소화하기 위해 투명한 재질일 수 있으며, 이에 일예로 ITO일 수 있다. 또한 전극층(40)의 두께는 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
상술한 제1도전형 반도체층(10), 광활성층(20), 제2도전성 반도체층(30) 및 전극층(40)은 LED소자의 최소 구성 요소로 포함될 수 있고, 각 층의 위/아래에 다른 형광체층, 활성층, 반도체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있다.
한편, 본 발명의 일 실시예에 의하면, 상기 광활성층(20)의 노출면을 피복하도록 상기 마이크로-나노핀 LED 소자(100)의 측면 상에 형성된 보호피막(50)을 더 포함할 수 있다. 상기 보호피막(50)은 광활성층(20)의 노출면을 보호하기 위한 막으로서, 적어도 광활성층(20)의 노출면을 모두 피복하고, 일예로 마이크로-나노핀 LED 소자(100)의 양 측면과, 전단면 및 후단면을 모두 피복할 수 있다. 상기 보호피막(50)은 바람직하게는 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있으며, 보다 바람직하게는 상기 성분으로 이루어지나 투명한 것일 수 있으며, 다만 이에 한정되지 않는다. 본 발명의 바람직한 일 실시예에 따르면 상기 보호피막(50)의 두께는 5nm ~ 100nm 일 수 있으나 이에 제한되지 않는다.
상술한 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(100)는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가정렬되어 구현되는 전계배열 어셈블리 용도에 적합할 수 있다. 상기 전계배열 어셀블리는 전극에 전압을 이용해서 형성되는 전계를 이용해서 소자를 전극 상에 배치하는 공법으로 구현된 어셈블리로서, 이에 대한 구체적인 설명은 본 발명의 발명자에 의한 등록특허공보 제10-1490758호, 제10-1436123호가 본 발명의 참조로 삽입된다.
상술한 마이크로-나노핀 LED 소자(100)는 후술되는 제조방법으로 제조될 수 있으나, 이에 제한되는 것은 아니다. 구체적으로 마이크로-나노핀 LED 소자(100)는 (1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계, (2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계, 및 (3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계, 및 (4) 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 포함하는 수행될 수 있다.
도 5를 참조하여 설명하면, 먼저 본 발명의 (1) 단계로서 기판(미도시) 상에 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)이 순차적으로 적층된 LED 웨이퍼(51)를 준비하는 단계를 수행한다.
상기 LED 웨이퍼(51)에 구비되는 각 층에 대한 설명은 상술한 것과 같으므로 구체적인 설명은 생략하며, 설명되지 않은 부분을 중심으로 설명한다.
먼저 LED 웨이퍼(51) 내 상기 제1도전성 반도체(10)의 두께는 상술한 마이크로-나노핀 LED 소자(100)에서의 제1도전성 반도체층(10)의 두께보다 두꺼울 수 있다. 또한, 상기 LED 웨이퍼(51) 내 각 층은 c-plane 결정구조를 가질 수 있다.
상기 LED 웨이퍼(51)는 세정공정을 거친 것일 수 있고, 세정공정은 통상적인 웨이퍼의 세정용액과 세정공정을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 세정용액은 일예로 이소프로필알코올, 아세톤 및 염산일 수 있으나 이에 제한되는 것은 아니다.
다음으로 본 발명의 (2) 단계로서, 도 5의 (b)와 같이 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전극층(40)을 형성시키는 단계를 수행한다. 상기 전극층(40)은 반도체층 상에 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 상기 전극층(40)의 재질은 상술한 것과 같이 일예로 ITO일 수 있으며, 약 150㎚의 두께로 형성될 수 있다. 상기 전극층(40)은 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 전극층의 두께, 재질 등을 고려하여 적절히 조정할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 본 발명의 (3) 단계로서, 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼(51)를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행한다.
상기 (3) 단계는 구체적으로 3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 5(c)), 3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계(도 5(d)), 3-3) 상기 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계(도 5(e)), 3-4) 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 5(f)의 A)이 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계(도 5(f)), 3-5) 노출된 제1도전성 반도체층 상부(도 5(f)의 A)를 통해서 상기 제1도전성 반도체층(10)을 두께 방향으로 더 식각시켜서 절연피막(62)이 형성된 마이크로-나노핀 LED 기둥의 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분(도 5(g)의 B)을 형성시키는 단계(도 5(g)), 3-6) 측면이 노출된 상기 제1도전성 반도체층 부분(도 5(g)의 B)을 양측면에서 중앙쪽으로 식각시키는 단계(도 5(i)), 및 3-7) 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계(도 5(j))를 포함하여 수행될 수 있다.
먼저, 3-1) 단계로서 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 5(c))를 수행한다.
상기 마스크 패턴층(61)은 구현되는 LED 소자의 목적하는 평면 형상이 되도록 패터닝된 층으로서 LED 웨이퍼 식각 시 사용되는 공지된 방법 및 재질로 형성될 수 있다. 상기 마스크 패턴층(61)은 일예로 SiO2 하드 마스크 패턴층일 수 있으며, 이를 형성시키는 방법을 간략히 설명하면, 전극층(40) 상에 패터닝되지 않은 SiO2 하드 마스크층을 형성하는 단계, 상기 SiO2 하드 마스크층 상에 금속층을 형성하는 단계, 상기 금속층 상에 소정의 패턴을 형성시키는 단계, 상기 패턴을 따라서 상기 금속층과 SiO2 하드 마스크층을 식각시키는 단계, 및 금속층을 제거하는 단계를 통해 형성될 수 있다.
상기 마스크층은 마스크 패턴층(61)의 유래가 되는 층으로써 일예로 SiO2는 증착을 통해서 형성될 수 있다. 상기 마스크층의 두께는 0.5 ~ 3㎛로 형성될 수 있으며, 일예로 1.2㎛로 형성될 수 있다. 또한, 상기 금속층은 일예로 알루미늄층일 수 있고, 상기 알루미늄층은 증착을 통해서 형성될 수 있다. 형성된 금속층 상에 형성되는 소정의 패턴은 마스크 패턴층의 패턴을 구현하기 위한 것으로써, 통상적인 방법으로 형성된 패턴일 수 있다. 일예로 상기 패턴은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성된 패턴일 수 있다. 이후 형성된 패턴을 따라서 금속층과 SiO2 하드 마스크층을 식각시키는 단계를 수행하는데, 일예로 상기 금속층은 ICP(inductively coupled plasma: 유도 결합 플라즈마), SiO2 하드 마스크층이나 임플린팅된 폴리머층은 RIE(reactive ion etching: 반응성 이온 에칭)와 같은 건식식각법을 이용해 식각될 수 있다.
다음으로 식각된 SiO2 하드 마스크층 상부에 존재하는 금속층, 기타 감광성물질층 또는 임프린트 공법에 따라 남아 있는 폴리머층을 제거하는 단계를 수행할 수 있다. 상기 제거는 재질에 따라 통상적인 습식식각이나 건식 식각 방법을 통해서 수행할 수 있고, 본 발명은 이에 대한 구체적인 설명은 생략한다.
도 5(c)는 전극층(40) 상에 SiO2 하드 마스크층(61)이 패터닝된 평면도로서, 이후 3-2) 단계로 도 5 (d)와 같이 상기 패턴을 따라서 LED 웨이퍼(51) 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행할 수 있다. 상기 식각은 ICP와 같은 통상적인 건식식각법을 통해서 수행할 수 있다.
이후 3-3) 단계로 도 5(e)와 같이 상기 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계를 수행할 수 있다. 측면에 피복되는 절연피막(62)은 증착을 통해서 형성될 수 있고, 그 재질은 일예로 SiO2일 수 있으나 이에 제한되는 것은 아니다. 상기 절연피막(62)은 측면 마스크층으로서 기능하며, 구체적으로 도 5(i)와 같이 마이크로-나노핀 LED 기둥(52)을 분리시키기 위해 제1도전성 반도체층 부분(B)을 식각하는 공정에서 마이크로-나노핀 LED 기둥(52) 측면을 잔존시키고, 식각공정에 따른 손상을 방지하는 기능을 수행한다. 상기 절연피막(62)은 두께가 100 ~ 600㎚일 수 있으나 이에 제한되는 것은 아니다.
다음으로 3-4) 단계로서 도 5(f)와 같이 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 5(f)의 A)이 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계를 수행할 수 있다. 상기 절연피막(62)의 제거는 재질을 고려해 적절한 에칭법을 통해 수행될 수 있고, 일예로 SiO2인 절연피막(62)은 RIE와 같은 건식식각을 통해서 제거될 수 있다.
다음으로 3-5) 단계로서, 도 5(g)와 같이 노출된 제1도전성 반도체층 상부(도 5(f)의 A)를 통해서 상기 제1도전성 반도체층(10)을 두께 방향으로 더 식각시켜서 절연피막(62)이 형성된 마이크로-나노핀 LED 기둥의 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분(도 5(g)의 B)을 형성시키는 단계를 수행한다. 상술한 것과 같이 제1도전성 반도체층(10)의 노출된 부분(B)은 후술하는 단계에서 기판에 수평한 방향으로 측면 식각이 이루어지는 부분이다. 제1도전성 반도체층(10)을 두께방향으로 더 식각하는 공정은 일예로 ICP와 같은 건식식각법에 의할 수 있다.
이후 3-6) 단계로 도 5(i)와 같이 측면이 노출된 상기 제1도전성 반도체층 부분(도 5(g)의 B)을 기판에 수평한 방향으로 측면식각시키는 단계를 수행할 수 있다. 상기 측면식각은 습식에칭을 통해 수행될 수 있고, 일예로 상기 습식식각은 수산화테트라메틸암모늄(TMAH) 용액을 이용해 60 ~ 100℃의 온도로 수행될 수 있다.
이후 측면방향으로 이루어진 습식식각이 이루어진 뒤, 3-7) 단계로 도 5(j)와 같이 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계를 수행할 수 있다. 상부에 배치된 마스크 패턴층(61)과 절연피막(62)의 재질은 모두 SiO2일 수 있으며, 습식식각을 통해 제거될 수 있다. 일예로 상기 습식식각은 BOE(Buffer oxide etchant)를 이용하여 수행될 수 있다.
본 발명의 일 실시예에 의하면, 상술한 (3) 단계와 (4) 단계 사이에 (5) 단계로서, 다수 개의 마이크로-나노핀 LED 기둥 측면에 보호피막(50)을 형성시키는 단계를 더 수행할 수 있다. 상기 보호피막(50)은 도 5(k)와 같이 일예로 증착을 통해서 형성될 수 있고, 두께는 10 ~ 100㎚, 일예로 40㎚로 형성될 수 있으며, 재질은 일예로 알루미나일 수 있다. 알루미나를 사용할 경우 상기 증착의 일예로 ALD(원자층 증착) 공법을 사용할 수 있다. 또한, 증착된 보호피막(50)을 다수 개의 마이크로-나노핀 LED 기둥 측면에만 형성되게 하기 위해서 측면을 제외한 나머지 부분에 위치하는 보호피막(50)은 식각, 일예로 ICP를 통한 건식식각법으로 제거될 수 있다. 한편, 도 5(l)은 상기 보호피막(50)이 측면 전체를 둘러싸는 것과 같이 도시했으나, 측면에서 광활성층을 제외한 나머지 부분 전부 또는 일부에는 상기 보호피막(50)이 형성되지 않을 수 있음을 밝혀둔다.
다음으로 본 발명에 따른 (4) 단계로서, 도 5(m)과 같이 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 수행한다. 상기 분리는 절단기구를 이용한 컷팅 또는 접착성 필름을 이용한 탈리일 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100: 마이크로-나노핀 LED 소자 10: 제1도전성 반도체층
20: 광활성층 20: 제2도전성 반도체층
40: 전극층 50: 보호피막

Claims (15)

  1. (1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계;
    (2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계; 및
    (3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계; 및
    (4) 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계;를 포함하는 마이크로-나노핀 LED 소자 제조방법.
  2. 제1항에 있어서, 상기 (3) 단계는
    3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면 형상을 갖도록 전극층 상부면에 마스크 패턴층을 형성시키는 단계;
    3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계;
    3-3) 상기 마이크로-나노핀 LED 기둥의 노출된 측면을 피복하도록 절연피막을 형성시키는 단계;
    3-4) 인접하는 마이크로-나노핀 LED 기둥 사이의 제1도전성 반도체층 상부면이 노출되도록 제1도전성 반도체층 상부에 형성된 절연피막 일부를 제거시키는 단계;
    3-5) 노출된 제1도전성 반도체층 상부를 통해서 상기 제1도전성 반도체층을 두께 방향으로 더 식각시켜서 절연피막이 형성된 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분을 형성시키는 단계;
    3-6) 측면이 노출된 상기 제1도전성 반도체층 부분을 양 측면에서 중앙쪽으로 식각시키는 단계; 및
    3-7) 전극층 상부에 배치된 마스크 패턴층과 측면을 피복하는 절연피막을 제거시키는 단계;를 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자 제조방법.
  3. 제1항에 있어서,
    상기 (3) 단계와 (4) 단계 사이에
    (5) 다수 개의 마이크로-나노핀 LED 기둥 측면에 보호피막을 형성시키는 단계;를 더 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자 제조방법.
  4. 제1항에 있어서,
    상기 (4) 단계에서 분리된 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것을 특징으로 하는 마이크로-나노핀 LED 소자 제조방법.
  5. 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자로서, 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층 및 전극층이 순차적으로 적층된 마이크로-나노핀 LED 소자.
  6. 제5항에 있어서,
    상기 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚인 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  7. 제5항에 있어서,
    상기 너비는 두께보다 크거나 같은 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  8. 제5항에 있어서,
    상기 소자의 길이와 두께의 비는 3:1 이상인 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  9. 제5항에 있어서,
    상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 반도체층을 포함하고, 다른 하나는 n형 반도체층을 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  10. 제5항에 있어서,
    상기 광활성층의 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함하는 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  11. 제5항에 있어서,
    상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과하는 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  12. 제5항에 있어서,
    상기 마이크로-나노핀 LED 소자는 전기장 유도배열을 통해서 LED 소자가 전극 상에 자가 정렬되어 구현되는 전계배열 어셈블리 용도인 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  13. 제5항에 있어서,
    상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며,
    상기 p형 GaN 반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚인 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  14. 제5항에 있어서,
    상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 너비와 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것을 특징으로 하는 마이크로-나노핀 LED 소자.
  15. 제14항에 있어서,
    상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 50% 이하의 길이를 갖도록 형성된 것을 특징으로 하는 마이크로-나노핀 LED 소자.
KR1020200050884A 2020-04-27 2020-04-27 마이크로-나노핀 led 소자 및 이의 제조방법 KR102345917B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200050884A KR102345917B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자 및 이의 제조방법
PCT/KR2021/005309 WO2021221437A1 (ko) 2020-04-27 2021-04-27 마이크로-나노핀 led 소자 및 이의 제조방법
CN202180031202.0A CN115668517A (zh) 2020-04-27 2021-04-27 Micro-Nano PIN LED元件及其制造方法
US17/997,265 US20230223492A1 (en) 2020-04-27 2021-04-27 Micro-nanopin led element and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200050884A KR102345917B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20210132464A true KR20210132464A (ko) 2021-11-04
KR102345917B1 KR102345917B1 (ko) 2021-12-30

Family

ID=78521737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200050884A KR102345917B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102345917B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955881B1 (ko) * 2007-09-13 2010-05-06 고려대학교 산학협력단 이중벽 나노튜브의 발광특성 조절방법
KR20120122159A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 및 그 제조방법
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR20160059576A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955881B1 (ko) * 2007-09-13 2010-05-06 고려대학교 산학협력단 이중벽 나노튜브의 발광특성 조절방법
KR20120122159A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 및 그 제조방법
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR20160059576A (ko) * 2014-11-18 2016-05-27 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리

Also Published As

Publication number Publication date
KR102345917B1 (ko) 2021-12-30

Similar Documents

Publication Publication Date Title
US9773761B2 (en) Ultra-small LED electrode assembly and method for manufacturing same
US7977695B2 (en) Semiconductor light emitting device and method for manufacturing the same
US7642561B2 (en) Semiconductor light emitting diode having efficiency and method of manufacturing the same
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
CN105009307A (zh) 制造纳米结构的半导体发光元件的方法
KR20110046011A (ko) 발광소자 및 그 제조방법
US11437427B2 (en) Light-emitting device and manufacturing method thereof
CN113302755A (zh) 发光二极管和包括发光二极管的显示装置
US20230187418A1 (en) Full-color led display using micro-nanopin led elements, and method for producing same
JP2010141331A (ja) 半導体発光素子及びその製造方法
US20230223492A1 (en) Micro-nanopin led element and method for producing same
TW201624767A (zh) 含有多孔透明電極的發光二極體
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
KR102345917B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
KR102332349B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR102332350B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102359042B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
US20050012107A1 (en) [led device ]
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN114784156A (zh) 发光二极管和发光装置
JP2023536360A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
KR102378757B1 (ko) 마이크로-나노핀 led 소자를 포함하는 광원 및 이를 포함하는 기기
KR101166132B1 (ko) 희생층을 구비한 발광다이오드 및 그 제조방법
WO2014007419A1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant