KR20210132225A - 그래핀 트랜지스터 및 디바이스를 제조하는 방법 - Google Patents

그래핀 트랜지스터 및 디바이스를 제조하는 방법 Download PDF

Info

Publication number
KR20210132225A
KR20210132225A KR1020217034288A KR20217034288A KR20210132225A KR 20210132225 A KR20210132225 A KR 20210132225A KR 1020217034288 A KR1020217034288 A KR 1020217034288A KR 20217034288 A KR20217034288 A KR 20217034288A KR 20210132225 A KR20210132225 A KR 20210132225A
Authority
KR
South Korea
Prior art keywords
graphene
doped
substrate
chemically
precursor
Prior art date
Application number
KR1020217034288A
Other languages
English (en)
Inventor
사이먼 토마스
아이버 귀니
Original Assignee
파라그라프 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파라그라프 리미티드 filed Critical 파라그라프 리미티드
Publication of KR20210132225A publication Critical patent/KR20210132225A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 복수의 그래핀 층을 포함하고 제3 도핑 영역에 의해 제2 도핑 영역으로부터 분리된 제1 도핑 영역을 가지며, 여기서 제1 및 제2 도핑 영역은 제3 도핑 영역과 반대되는 도핑 유형을 가지며, 각각의 제1, 제2 및 제3 도핑 영역은 각각 개별 전기 접촉부를 포함하는 것인, 화학적으로 도핑된 그래핀 트랜지스터를 제공한다.

Description

그래핀 트랜지스터 및 디바이스를 제조하는 방법{A METHOD OF MAKING A GRAPHENE TRANSISTOR AND DEVICES}
본 발명은 그래핀 트랜지스터 및 그래핀 트랜지스터를 제조하는 방법에 관한 것이다. 특히, 본 발명은 신중하게 성장된 그래핀 층 구조체를 기재로 하는 개선된 트랜지스터를 제공한다.
그래핀은, 재료의 이론적으로 특이한 특성에 기인한 수많은 계획된 용도를 갖는, 널리 공지된 재료이다. 이러한 특성 및 용도에 대한 적절한 예는 문헌 ('The Rise of Graphene' by A.K. Geim and K. S. Novoselev, Nature Materials, vol. 6, March 2007, 183 - 191)에 상술되어 있다.
그 내용이 본원에 참조로 포함된 WO 2017/029470에는 2차원 재료를 제조하는 방법이 개시되어 있다. 구체적으로는, WO 2017/029470에는, 반응 챔버 내에 보유된 기재를, 전구체의 분해 범위 내에 있으면서도 분해된 전구체로부터 방출된 화학종으로부터의 그래핀 형성을 허용하는 온도로 가열하고; 기재 표면으로부터 전구체를 위한 입구를 향해 연장되는 가파른 온도 구배 (바람직하게는 미터당 1000℃ 초과)를 확립하고; 전구체를 비교적 차가운 입구를 통해 온도 구배를 가로질러 기재 표면을 향해 도입시키는 것을 포함하는, 그래핀과 같은 2차원 재료를 제조하는 방법이 개시되어 있다. WO 2017/029470의 방법은 증기상 에피택시(epitaxy) (VPE) 시스템 및 금속-유기 화학적 증기 증착 (MOCVD) 반응기를 사용하여 수행될 수 있다.
WO 2017/029470의 방법은 매우 우수한 결정 품질; 큰 재료 결정립 크기; 최소의 재료 결함; 큰 시트 크기; 및 자기-지지를 포함하는 수많은 유리한 특성을 갖는 2차원 재료를 제공한다. 그러나, 2차원 재료로부터 디바이스를 제조하기 위한 빠르고 비용이 적게 드는 가공 방법이 여전히 필요하다.
트랜지스터는 관련 기술분야에 널리 공지되어 있으며 기본 트랜지스터 구조가 도 1에 도시되어 있다. 디바이스(1)는 진성 영역(intrinsic region)(5)에서 전자 축적이 발생하도록 게이트 바이어스를 인가함으로써 작동된다. 충분한 게이트 바이어스에서, 진성 영역(5)의 전도 밴드가 p-형 영역(10)의 원자가 밴드와 정렬될 때 터널링이 발생한다. p-형 영역(10)의 원자가 밴드로부터의 전자는 진성 영역(5)의 전도 밴드로 터널링되고 전류는 디바이스(1)를 가로질러 n-형 영역(15)으로 유동할 수 있다. 게이트 바이어스가 감소됨에 따라, 밴드가 오정렬되어(misalign) 전류가 더 이상 유동할 수 없게 된다. 이러한 도면에서 진성 영역은 반도체 웨이퍼(20) 상에 제공되고 디바이스(1)에는 세 개의 전극, 즉 소스(25), 유전체 영역(31)에 배치된 게이트 전극(30), 및 드레인 전극(35)이 제공된다.
NPN 트랜지스터의 층에는 적당한 전압이 연결되어 있어야 한다. 게이트(G)의 전압은 드레인(D)의 전압보다 더 큰 양수여야 한다. 소스(S)의 전압은 베이스의 전압보다 더 큰 양수여야 한다. 드레인은 전자를 공급한다. 게이트는 이러한 전자를 드레인으로부터 끌어내는데, 왜냐하면 게이트는 드레인보다 더 큰 양수의 전압을 가지기 때문이다. 이러한 전자 이동은 트랜지스터를 통한 전류의 유동을 초래한다.
그래핀을 포함하는 트랜지스터의 예는 관련 기술분야에 공지되어 있다. 예를 들어, 그래핀은 유사한 방식으로 터널링 트랜지스터로서 사용될 수 있다 (G. Alymov, et al., Scientific Reports 6, Article number: 24654 (2016)). 이러한 경우에, 진성 그래핀이 사용되고, 양전압 및 음전압이 각각 두 개의 도핑 게이트에 인가되어, 제어 게이트 아래의 진성 그래핀이 i 영역으로서 작용하는 것인, p-i-n 구조를 형성한다. 백-게이트 전압 VB가 작은 밴드갭을 열기 위해 인가된다. 이러한 경우에, 디바이스의 터널링 작동으로 인해, 작은 밴드갭을 갖는 것이 실제로 유리하다. 그럼에도 불구하고, p-i-n 구조에서와 같이, 이러한 예에서는 밴드갭이 필요하다.
대안적인 접근법은 밴드갭 없이 그래핀을 사용하고, 그래핀의 두 개의 영역들을 반도체 또는 유전체 재료를 사용하여 서로 물리적으로 분리하는 것이다. 이는, 예를 들어, 문헌 (D. A. Svintsov, et al., "Tunnel Field Effect Transistors with Graphene Channels", IX INTERNATIONAL CONFERENCE "SILICON 2012", ST. PETERSBURG, JULY 9-13, 2012)에 개시되어 있다. 이러한 경우에, 그래핀 층은 물리적으로 둘로 분할되고 백-게이트 전압이 인가된다. 이러한 백 게이트 전압이 증가하면, 그래핀 시트의 상태 밀도가 증가하며, 이는 갭을 통한 터널 전류를 유도할 것이다. 대안적으로, 유전체/반도체 갭이 충분히 작은 경우에, 탑 게이트 바이어스의 인가는 또한 터널링을 가능하게 할 것이다. 이러한 구성은 밴드갭을 반드시 필요로 하는 것은 아니며, 그것은 pn 접합 또는 p-i-n 접합을 필요로 하지 않는다.
EP 3015426에는 그래핀 층, 그래핀 층의 형성 방법, 그래핀 층을 포함하는 디바이스, 및 디바이스를 제조하는 방법이 개시되어 있다. 구체적으로, 이러한 문헌에는 금속 촉매를 사용하여 그래핀을 제조하는 CVD 공정이 교시되어 있다.
US 2012/0241069에는 증착에 의한 패턴화된 그래핀의 직접 합성이 개시되어 있다. 구체적으로, 이러한 문헌에는 그래핀을 제조하기 위한 금속 촉매 표면의 사용이 교시되어 있다.
US 2017/0175258에는 2차원 다층 재료를 템플릿(template) 성장시키기 위한 쉬운 방법이 개시되어 있다. 구체적으로, 이러한 문헌은, 그래핀을 제외한, 2원 금속을 기재로 하는 2차원 재료의 성장에 관한 것이다.
WO 2013/028826에는 미세구조화 및 나노구조화된 그래핀을 상향식으로 직접 원하는 패턴으로 성장시킴으로써 미세구조화 및 나노구조화된 그래핀을 성장시키는 방법이 개시되어 있다. 구체적으로, 이러한 문헌에는 그래핀을 제조하기 위한 구리 촉매 표면의 사용이 교시되어 있다.
문헌 (Kim et al., "Chemical vapour deposition-assembled graphene field effect transistor on hexagonal boron nitride", Applied Physics Letters, 2011, 98, 262103)은 지지하는 기재 재료의 영향을 받는 화학적-증기-증착 (CVD)에 의해 조립된 단층 그래핀의 전기적 특성에 관한 것이다. 구체적으로, 이러한 문헌은 CVD를 사용하여 그래핀을 구리 표면 상에 성장시킨 후에 에칭을 통해 구리로부터 그래핀을 제거하고 이어서 그래핀을 질화붕소 상에 수동으로 배치하는 것에 관한 것이다.
문헌 (Perez-mas et al., "Graphene patterning by nanosecond laser ablation: the effect of the substrate interaction with graphene" Journal of Physics D: Applied Physics, 2016, 49, 305301)은 녹색 나노초 펄스 레이저 조사에 의한 패턴화된 그래핀/기재의 개발에 관한 것이다. 구체적으로, 이러한 문헌은 그래핀을 금속 포일 상에 CVD 성장시키고 포일로부터 제거한 후에 수동으로 이산화규소 기재 상에 배치함으로써 제조된 그래핀에 관한 것이다.
문헌 (Woong et al., "Atomic layer etching for full graphene device fabrication", Carbon, 2012, 50, 429)은 완전한 그래핀 디바이스의 제조에 관한 것이다. 구체적으로, 이러한 문헌은 CVD를 통해 그래핀을 구리 포일 상에 성장시키는 것에 관한 것이다. 그러나, 제조된 재료는 그래핀인 것으로 보이지 않는다.
본 발명의 목적은 선행 기술과 관련된 문제점을 극복하거나 실질적으로 저감시키거나 적어도 상업적으로 유용한 대안을 제공하는, 개선된 그래핀 트랜지스터 및 그래핀 트랜지스터를 제조하는 방법을 제공하는 것이다.
도 1은 종래의 트랜지스터 디자인의 개략도를 도시한다.
도 2는 개시내용에 따라 적합한 트랜지스터의 개략적인 층 디자인을 도시한다.
도 3은 본원에 기술된 방법에 사용하기 위한 그래핀-층 성장 챔버의 개략적 인 단면도를 도시한다.
제1 측면에 따라, 복수의 그래핀 층을 포함하고 제3 도핑 영역에 의해 제2 도핑 영역으로부터 분리된 제1 도핑 영역을 가지며, 여기서 제1 및 제2 도핑 영역은 제3 도핑 영역과 반대되는 도핑 유형을 가지며, 각각의 제1, 제2 및 제3 도핑 영역은 각각 개별 전기 접촉부를 포함하는 것인, 화학적으로 도핑된 그래핀 트랜지스터가 제공된다.
본 개시내용은 이제 더 자세히 기술될 것이다. 하기 절에서, 본 개시내용의 다양한 측면/실시양태가 더 상세하게 규정된다. 그렇게 규정된 각각의 측면/실시양태는, 달리 명확하게 기재되지 않는 한, 임의의 다른 측면/실시양태 또는 측면들/실시양태들과 조합될 수 있다. 특히, 바람직하거나 유리한 것으로 기재된 임의의 특징은 바람직하거나 유리한 것으로 기재된 임의의 다른 특징 또는 특징들과 조합될 수 있다.
본 발명은 그래핀 트랜지스터에 관한 것이다. 그것은 그래핀 층 구조체에 기반하여 기능하는 트랜지스터이다. 이러한 디바이스의 예는 상기에 기술된 바와 같이 공지되어 있다. 그러나, 그것은 본원에 기술된 구조체를 갖지 않는다. 실제로, 본 발명자들은 하기에 기술되는 바와 같은 간단한 성장 공정에서 그래핀의 모든 전기적 장점을 갖는 트랜지스터를 제조하는 것이 가능하다는 것을 발견하였다.
그래핀 트랜지스터는, 복수의 그래핀 층을 포함하는, 화학적으로 도핑된 그래핀을 포함한다. 본 개시내용에서는 이러한 다수의 그래핀 층의 배열을 지칭하기 위해 용어 그래핀 층 구조체가 사용된다. 바람직한 그래핀 층 구조체는 2 내지 40개, 바람직하게는 2 내지 10개의 그래핀 층을 갖는다. 그래핀은 관련 기술분야에 널리 공지된 용어이며 육각형 격자에 단일 탄소 원자 층을 포함하는 탄소의 동소체를 지칭한다. 본원에 사용된 용어 그래핀은 서로의 위에 적층된 다수의 그래핀 층을 포함하는 구조체를 포함한다. 용어 그래핀 층은 본원에서는 그래핀 단층을 지칭하기 위해 사용된다. 상기 그래핀 단층은 트랜지스터의 형성을 위해 도핑된다. 본원에 개시된 그래핀 층 구조체는 흑연과는 구별되는데, 왜냐하면 상기 층 구조체는 그래핀-유사 특성을 보유하기 때문이다.
도핑된 그래핀 층 구조체의 성장에 대한 일반적인 논의가 하기에 제공된다. 화학적으로 도핑된 그래핀 층 구조체는 제3 도핑 영역에 의해 제2 도핑 영역으로부터 분리된 제1 도핑 영역을 가지며, 여기서 제1 및 제2 도핑 영역은 제3 도핑 영역과 반대되는 도핑 유형을 갖는다. 트랜지스터의 제1, 제2 및 제3 영역은 도핑된 그래핀으로 형성된다. 따라서, 제1 도핑 영역은 제1 도핑 그래핀 영역이다. 즉, 제1 및 제2 도핑 영역은 n-형 도핑 또는 p-형 도핑될 수 있는 반면에, 제3 도핑 영역은 각각 p-형 도핑 또는 n-형 도핑될 것이다. 이러한 영역은 상기에 논의된 디바이스의 상응하게 기술된 영역으로서 기능한다. 층의 N-형 및 p-형 도핑은 관련 기술분야에 공지되어 있고 하기에 더 상세하게 논의된다.
추가로, 각각의 제1, 제2 및 제3 도핑 영역은 각각 개별 전기 접촉부를 포함한다. 이것들은 트랜지스터 디자인의 종래의 소스, 게이트 및 드레인 전극을 나타낸다. 이러한 전극은 임의의 적합한 재료로 형성될 수 있고 임의의 종래 기술에 의해 적용될 수 있다. 예를 들어, 구리 전극은 스퍼터링에 의해 적용될 수 있다.
바람직하게는, 제3 도핑 영역은 제1 및 제2 도핑 영역과 직접 접촉한다. 실제로, 하기 방법에서 기술되는 바와 같이, 상기 영역들은 바람직하게는 단일 단계에서 함께 형성되며, 형성 후에 도핑이 변경된다. 한 실시양태에서, 세 개의 도핑 영역은 모두 동일한 도핑을 갖는 단일 층으로 제조되지만, 이어서 제3 영역 (또는 덜 바람직한 실시양태에서는 제1 및 제2 영역)은 반대되는 전체 도핑을 달성하기 위해 반대이온으로 도핑된다. 이러한 반대이온 도핑은 이러한 재료를 신중하게 검사함으로써 구별될 수 있다.
트랜지스터에 적합한 치수는 1000V 초과의 항복 전압을 갖는 높은 출력의 트랜지스터의 경우에 최대 1-2 cm이며; 디바이스를 위한 1-10 mm 규모는 중간 출력 용도 외에도 높은 출력의 용도에 사용된다. 1 내지 100 μm 규모의 디바이스는 전형적으로 더 낮은 출력 및 더 높은 주파수의 용도에 사용되며; 1 내지 100 nm 규모의 디바이스는 일반적으로 2017년에 널리 사용된 10 nm 급 및 2020년까지 예상되는 5 nm 급의 반도체 제조에 사용된다. 다시 말해서, 트랜지스터는 의도된 최종 용도에 따라 1 nm 내지 최대 2 cm의 크기를 가질 수 있다.
이제 화학적으로 도핑된 그래핀 트랜지스터를 제조하는 세 가지 방법이 기술된다. 이것들은 1) 이온-주입 방법; 2) 선택적 에칭 방법; 및 3) 선택적 마스킹(masking) 방법을 포함하는 것으로 간주될 수 있다. 이러한 방법은 바람직하게는 상기에 기술된 화학적으로 도핑된 그래핀 트랜지스터를 제조하기 위한 것이다.
제2 측면에 따라, 화학적으로 도핑된 그래핀 트랜지스터를 제조하는 방법이 기술되며, 상기 방법은
기재를 반응 챔버 내의 가열되는 서셉터(susceptor) 상에 제공하는 단계이며, 여기서 상기 챔버는, 사용 시 상기 기재에 걸쳐 분포되고 기재로부터 일정한 간격을 갖도록 배열된 복수의 냉각되는 입구를 갖는 것인 단계,
전구체 화합물을 포함하는 유동을 입구를 통해 반응 챔버 내로 공급하여, 전구체 화합물을 분해하고 기재 상에 복수의 그래핀 층을 형성하는 단계이며, 여기서 상기 입구는 100℃ 미만, 바람직하게는 50 내지 60℃로 냉각되고, 상기 서셉터는 전구체의 분해 온도를 적어도 50℃ 초과하는 온도로 가열되고, 여기서 전구체 화합물을 포함하는 유동은 N-형 도펀트의 공급원 또는 P-형 도펀트의 공급원을 포함하는 것인 단계,
기재 상의 그래핀의 일부분을 전구체 화합물을 포함하는 유동에 존재하는 도펀트와 반대되는 유형의 도펀트로 선택적으로 반대-도핑하는 단계
를 포함한다.
이러한 측면은 본원에서 이온-주입 방법이라고 지칭된다.
상기 방법은 기재를 반응 챔버 내의 가열되는 서셉터 상에 제공하는 제1 단계를 포함한다. 본 방법의 기재는 임의의 공지된 MOCVD 또는 VPE 기재일 수 있다. 기재는 그래핀이 제조되는 결정성 표면을 제공하는 것이 바람직한데, 왜냐하면 정렬된 결정 격자 부위는 우수한 그래핀 결정 과성장의 형성을 촉진하는 핵 생성 부위의 규칙적인 어레이를 제공하기 때문이다. 가장 바람직한 기재는 높은 밀도의 핵 생성 부위를 제공한다. 반도체 증착에 사용되는 기재의 규칙적인 반복 결정 격자가 이상적이며, 이는 확산 장벽을 제공하는 계단형(stepped) 원자 표면이다. 적합한 기재의 예는 규소, 질화물 반도체 재료 (AlN, AlGaN, GaN, InGaN 및 그것의 착체), 비화물/인화물 반도체 (GaAs, InP, AlInP 및 그것의 착체), 및 다이아몬드를 포함한다. 사파이어가 특히 바람직하다.
MOCVD는 기재 상에 층을 증착시키기 위한 특정 방법에 사용되는 시스템을 기술하는데 사용되는 용어이다. 상기 두문자어는 금속-유기 화학적 증기 증착을 의미하지만, MOCVD는 관련 기술분야의 용어이며, 그것을 위해 사용되는 일반적인 공정 및 장치에 관한 것으로 이해되고, 금속-유기 반응물의 사용 또는 금속-유기 재료의 제조로만 제한되는 것으로 간주되는 것은 아니다. 그보다는 오히려, 이러한 용어의 사용은 관련 기술분야의 통상의 기술자에게 일반적인 일련의 공정 및 장치 특징을 암시한다. MOCVD는 추가로 시스템의 복잡성 및 정확성으로 인해 CVD 기술과 구별된다. CVD 기술은 간단한 화학량론 및 구조를 사용하여 반응을 수행하는 것을 허용하는 반면에, MOCVD는 어려운 화학량론 및 구조의 제조를 허용한다. MOCVD 시스템은 적어도 기체 분배 시스템, 가열 및 온도 제어 시스템 및 화학적 제어 시스템으로 인해 CVD 시스템과 구별된다. MOCVD 시스템은 전형적으로 전형적인 CVD 시스템에 비해 적어도 10배의 비용이 든다. CVD 기술은 우수한 품질의 그래핀 층 구조체를 달성하는데 사용될 수 없다.
MOCVD는 또한 원자 층 증착 (ALD) 기술과 용이하게 구별될 수 있다. ALD는 원치 않는 부산물 및/또는 과량의 시약을 제거하는데 사용되는 중간 세정 단계를 수반하는, 시약의 단계별 반응에 의존한다. 그것은 기체상에서의 시약의 분해 또는 해리에 의존하지 않는다. 그것은 반응 챔버로부터 제거하는데 과도한 시간이 소요되는 실란과 같은 낮은 증기압을 갖는 시약을 사용하는 경우에 특히 부적합하다.
일반적으로 그래핀 제조 동안 기재에 걸쳐 열 균일성을 보장하기 위해 가능한 한 얇은 기재를 사용하는 것이 바람직하다. 적합한 두께는 50 내지 300마이크로미터, 바람직하게는 100 내지 200마이크로미터, 더 바람직하게는 약 150마이크로미터이다. 그러나, 기재의 최소 두께는 부분적으로는 기재의 기계적 특성 및 기재가 가열될 때의 최고 온도에 의해 결정된다. 기재의 최대 면적은 근접 결합형(close coupled) 반응 챔버의 크기에 의해 결정된다. 바람직하게는, 기재는 적어도 2인치, 바람직하게는 2 내지 24인치, 더 바람직하게는 6 내지 12인치의 직경을 갖는다. 이러한 기재는 성장 후에 임의의 공지된 방법을 사용하여 개별 디바이스를 형성하도록 절단될 수 있다.
기재는 본원에 기술된 바와 같이 반응 챔버 내의 가열되는 서셉터 상에 제공된다. 본 방법에 사용하기에 적합한 반응기는 널리 공지되어 있으며, 기재를 필요한 온도로 가열할 수 있는 가열되는 서셉터를 포함한다. 서셉터는 저항 가열 요소 또는 기재를 가열하기 위한 다른 수단을 포함할 수 있다.
챔버는, 사용 시, 기재에 걸쳐 분포되고 기재로부터 일정한 간격을 갖도록 배열된 복수의 냉각되는 입구를 갖는다. 전구체 화합물을 포함하는 유동이 수평 층류로서 제공되거나 실질적으로 수직으로 제공될 수 있다. 이러한 반응기에 적합한 입구는 널리 공지되어 있으며, 애익스트론(Aixtron)으로부터 입수 가능한 플래네터리 앤드 샤워헤드(Planetary and Showerhead) 반응기를 포함한다.
그래핀이 형성되는 기재 표면과 기재 표면 바로 위의 반응기 벽 사이의 간격은 반응기 열 구배에 상당한 영향을 미친다. 열 구배는 가능한 한 가파른 것이 바람직한데, 이는 가능한 한 작은 바람직한 간격과 관련이 있다. 더 작은 간격은 기재 표면에서의 경계 층 조건을 변경시켜 그래핀 층 형성의 균일성을 촉진한다. 또한 더 작은 간격은, 공정 변수의 제어 수준의 향상, 예를 들어 더 낮은 유입 플럭스, 반응기 및 따라서 기재의 더 낮은 온도에 의한 저감된 전구체 소모를 허용하여, 기재에서의 응력 및 불균일성을 저감시켜 기재 표면 상에서의 더 균일한 그래핀 제조를 야기함으로써, 대부분의 경우에 공정 시간을 현저하게 단축시키므로, 매우 바람직하다.
실험에 따르면 약 100 mm의 최대 간격이 적합하다. 그러나, 약 20 mm 이하, 예컨대 1 내지 5 mm의 훨씬 더 작은 간격을 사용하면 더 신뢰성 있고 더 우수한 품질의 2차원 결정성 재료가 제조되며; 약 10 mm 이하의 간격은 기재 표면 근처에서 더 강한 열 기류의 형성을 촉진하여 제조 효율을 증진시킨다.
전구체 입구의 온도에서 전구체의 분해가 무시할 만한 정도가 아니도록 하는 비교적 낮은 분해 온도를 갖는 전구체가 사용되는 경우에, 전구체가 기재에 도달되기까지 소요되는 시간을 최소화하기 위해, 10 mm 미만의 간격이 매우 바람직하다.
제조 방법 동안에, 전구체 화합물을 포함하는 유동을 입구를 통해 반응 챔버 내로 공급하여, 전구체 화합물을 분해하고 기재 상에 그래핀을 형성한다. 전구체 화합물을 포함하는 유동은 희석 기체를 추가로 포함할 수 있다. 적합한 희석 기체는 하기에 더 상세하게 논의된다.
바람직하게는 전구체 화합물은 탄화수소이다. 바람직하게는 실온에서 액체인 탄화수소, 가장 바람직하게는 C5 내지 C10 알칸이다. 단순한 탄화수소를 사용하는 것이 바람직한데, 왜냐하면 이것은 순수한 탄소 공급원 및 부산물로서 기체 수소를 제공하기 때문이다. 추가로, 탄화수소는 실온에서 액체이기 때문에, 그것은 저렴한 비용으로 매우 순수한 액체 형태로 수득될 수 있다. 바람직하게는 전구체 화합물은 헥산을 포함한다.
전구체는 바람직하게는 가열된 기재 상을 지나갈 때 기체상이다. 고려해야 할 두 가지 변수가 있는데, 근접 결합형 반응 챔버 내의 압력 및 챔버 내로의 기체 유량이다.
선택된 바람직한 압력은 선택된 전구체에 좌우된다. 일반적으로, 더 고도의 분자 복잡성을 갖는 전구체가 사용되는 경우에, 개선된 2차원 결정성 재료 품질 및 제조 속도는 더 낮은 압력, 예를 들어 500 mbar 미만의 압력을 사용하는 경우에 관찰된다. 이론적으로, 압력은 낮을수록 더 낫지만, 매우 낮은 압력 (예를 들어 200 mbar 미만)에 의해 제공되는 이점은 매우 느린 그래핀 형성 속도에 의해 상쇄될 것이다.
반대로, 덜 복잡한 분자 전구체의 경우에, 더 높은 압력이 바람직하다. 예를 들어 메탄이 그래핀 제조를 위한 전구체로서 사용되는 경우에, 600 mbar 이상의 압력이 적합할 수 있다. 전형적으로, 대기압을 초과하는 압력을 사용하는 것은 고려되지 않는데, 왜냐하면 그것은 기재 표면 동역학 및 시스템에 가해지는 기계적 응력에 해로운 영향을 미치기 때문이다. 예를 들어 각각 50 mbar, 950 mbar의 압력, 및 처음 두 가지의 압력 사이에 동일한 간격을 둔 세 가지의 압력을 사용하는 다섯 가지의 시험 실행을 포함할 수 있는 간단한 경험적 실험을 통해, 임의의 전구체를 위한 적합한 압력이 선택될 수 있다. 이어서 가장 적합한 범위를 좁히기 위한 추가의 실행이 제1 실행에서 가장 적합한 것으로 식별된 간격 내의 압력에서 수행될 수 있다. 헥산의 경우에 바람직한 압력은 50 내지 800 mbar이다.
전구체 유량이 그래핀 증착 속도를 제어하는데 사용될 수 있다. 선택된 유량은 전구체에 포함된 화학종의 양 및 제조될 층의 면적에 좌우될 것이다. 전구체 기체 유량은 기재 표면 상의 응집성 그래핀 층의 형성을 허용하기에 충분히 높아야 한다. 유동이 상위 임계 유량보다 더 높은 경우에, 벌크 재료 형성, 예를 들어 흑연의 형성이 일반적으로 초래되거나 증진된 기체상 반응이 발생하여, 그래핀 형성을 방해하고/거나 그래핀 층을 오염시킬 수 있는 기체상에 현탁된 고체 입자가 초래될 것이다. 최소 임계 유량은, 관련 기술분야의 통상의 기술자에게 공지된 기술을 사용하여, 기재 표면에 층을 형성하기에 충분한 원자 농도를 보장하기 위해 기재에 공급되어야 하는 화학종의 양을 결정함으로써, 이론적으로 계산될 수 있다. 주어진 압력 및 온도에서, 최소 임계 유량과 상위 임계 유량 사이에서 유량과 그래핀 층 성장 속도는 선형으로 관련된다.
바람직하게는, 전구체와 희석 기체의 혼합물은 근접 결합형 반응 챔버 내의 가열된 기재 상을 지나간다. 희석 기체의 사용은 탄소 공급 속도의 제어의 추가의 향상을 허용한다.
희석 기체는 수소, 질소, 아르곤 및 헬륨 중 하나 이상을 포함하는 것이 바람직하다. 이러한 기체는 전형적인 반응기 조건 하에서 수많은 이용 가능한 전구체와 용이하게 반응하지도 않고 그래핀 층에 포함되지도 않기 때문에 선택된다. 그럼에도 불구하고, 수소는 특정 전구체와 반응할 수 있다. 추가로, 질소는 특정 조건 하에서 그래핀 층에 혼입될 수 있다. 이러한 경우에, 다른 희석 기체 중 하나가 사용될 수 있다.
이러한 잠재적인 문제점에도 불구하고, 수소 및 질소는 MOCVD 및 VPE 시스템에 사용되는 표준 기체이기 때문에 특히 바람직하다.
서셉터는 전구체의 분해 온도를 적어도 50℃, 더 바람직하게는 100 내지 200℃ 초과하는 온도로 가열된다. 기재가 가열될 때의 바람직한 온도는 선택된 전구체에 좌우된다. 선택된 온도는 화학종을 방출시키기 위해 전구체의 적어도 부분적인 분해를 허용하기에 충분히 높아야 하지만, 바람직하게는 기재 표면으로부터 멀리 있는 기체상에서 증가된 재결합 속도를 촉진하여 원치 않는 부산물의 생성을 촉진할 정도로 높지는 않아야 한다. 선택된 온도는, 개선된 기재 표면 동역학을 촉진하여 우수한 결정 품질을 갖는 그래핀의 형성을 돕기 위해, 완전 분해 온도보다 더 높다. 헥산의 경우에, 가장 바람직한 온도는 약 1200℃, 예컨대 1150 내지 1250℃이다.
기재 표면과 전구체의 도입점 사이에 열 구배가 존재하도록 하기 위해, 입구는 기재보다 더 낮은 온도를 가져야 할 것이다. 고정된 간격의 경우에, 더 큰 온도차는 더 가파른 온도 구배를 제공할 것이다. 따라서, 적어도 전구체가 도입되는 챔버 벽, 더 바람직하게는 챔버 벽은 냉각되는 것이 바람직하다. 냉각은 냉각 시스템, 예를 들어 유체, 바람직하게는 액체, 가장 바람직하게는 물 냉각을 사용하여 달성될 수 있다. 반응기의 벽은 물 냉각에 의해 일정한 온도로 유지될 수 있다. 입구가 연장되는 반응기 벽의 내부 표면의 온도, 및 따라서 전구체가 입구를 통과하여 반응 챔버 내로 들어갈 때의 전구체 그 자체의 온도가 기재 온도보다 훨씬 더 낮은 것을 보장하기 위해, 냉각 유체가 입구(들) 주위로 유동할 수 있다. 입구는 100℃ 미만, 바람직하게는 50 내지 60℃로 냉각된다.
그래핀을 도핑할 필요가 있다. 이는, 도핑 원소를 근접 결합형 반응 챔버 내로 도입시키고, 도핑된 그래핀의 제조를 위한 기재의 온도, 반응 챔버의 압력 및 기체 유량을 선택함으로써, 달성될 수 있다. 이러한 변수를 결정하기 위해, 상기에 기술된 지침을 사용하여, 간단한 경험적 실험이 사용될 수 있다. 이러한 공정은 희석 기체의 존재 또는 부재 하에 사용될 수 있다. 도입될 수 있는 도핑 원소에 대한 인식된 제한은 없다. 그래핀의 제조에 통상적으로 사용되는 도펀트 원소는 규소, 마그네슘, 아연, 비소, 산소, 붕소, 브로민 및 질소를 포함한다. 이것들은, 전구체 화합물과 함께, 또는 전구체 화합물의 일부로서 포함될 수 있다 (예컨대 질소를 제공하기 위해 아민을 사용함).
그래핀의 n-형 도핑은 구조체에 추가의 전자를 제공하는 임의의 원소를 사용하여 달성될 수 있다. 이러한 원소는, 많은 다른 것들 중에서도, 질소, 브로민 및 인을 포함한다. n-형 도핑을 달성하기 위한 바람직한 방법은 질소를 그래핀 격자에 도입시키는 질소-함유 전구체, 또는 반응기에서 분해되어 질소를 격자에 도입시킬 수 있는 질소 함유 운반 기체를 사용하는 것을 포함한다. 이는 주로 용이하게 입수 가능한 전구체 및 기체 덕분이었다.
그래핀의 p-형 도핑은 구조체에 추가의 정공을 제공하는 임의의 원소를 사용하여 달성될 수 있다. 이러한 원소는, 많은 다른 것들 중에서도, 마그네슘, 붕소 및 산소를 포함한다. p-형 도핑을 달성하기 위한 바람직한 방법은 마그네슘 또는 붕소 함유 전구체를 사용하여 마그네슘 및 붕소를 그래핀 격자에 도입시키는 것을 포함한다. 다시 말하지만, 이는 주로 용이하게 입수 가능한 전구체 덕분이었다.
상기에 언급된 경우에, 도핑 원소는 탄소 함유 전구체를 통해 도입되고 그와 동시에 그래핀 성장을 위한 탄소가 제공된다. 예를 들어, 마그네소센을 사용하면, 시클로펜타디에닐 고리의 분해로 인해 탄소가 제공될 뿐만 아니라, 금속-유기 결합 해리로 인해 마그네슘이 제공될 수 있다. 유사하게, 붕소 도핑은 트리에틸 또는 트리메틸보론에 의해 제공될 수 있고, 여기서 CH3 라디칼은 탄소를 제공하고 브로민은 금속-라디칼 해리를 통해 제공된다.
바람직한 도핑 수준은 1010 원자/cm3 내지 1019 원자/cm3의 범위이다. 이는 반 데르 파우 홀(van der Pauw Hall) 측정, 커패시턴스-전압 프로파일링에 의해 측정될 수 있다.
바람직하게는 반대-도핑은 확산, 이온-주입, 합금 도핑, 증기상 에피택시 자기 도핑, 중성자 핵변환 도핑, 또는 변조 도핑에 의해 수행되며, 바람직하게는 반대-도핑은 이온-주입에 의해 수행된다. 확산은 기체상에서의 확산, 액체상에서의 확산, 고체 공급원을 사용한 확산을 포함하며, 이러한 모든 방법은 고온 또는 저온 및 고압 또는 저압에서 수행될 수 있다. 이러한 도핑 기술은 더 넓은 반도체 분야에서 널리 공지되어 있지만 반드시 그래핀 층 구조체와 조합될 필요는 없다.
반대-이온 도핑의 바람직한 수준은 1012 원자/cm3 내지 1021 원자/cm3의 범위이다. 알게 될 바와 같이, 반대-이온 도핑 수준은 층의 전체 도핑을 하나의 유형으로부터 다른 유형으로 변경하기 위해 필요하다. 따라서, 반대-도핑된 층의 최종 겉보기 도핑은 바람직하게는 적어도 1010 원자/cm3 내지 1019 원자/cm3이다. 이는 반 데르 파우 홀 측정, 커패시턴스 전압 프로파일링에 의해 측정될 수 있다.
추가의 측면에 따라, 화학적으로 도핑된 그래핀 트랜지스터를 제조하는 방법이 제공되며, 상기 방법은
기재를 반응 챔버 내의 가열되는 서셉터 상에 제공하는 단계이며, 여기서 상기 챔버는, 사용 시 상기 기재에 걸쳐 분포되고 기재로부터 일정한 간격을 갖도록 배열된 복수의 냉각되는 입구를 갖는 것인 단계,
전구체 화합물을 포함하는 제1 유동을 입구를 통해 반응 챔버 내로 공급하여, 전구체 화합물을 분해하고 기재 상에 복수의 그래핀 층을 형성하는 단계이며, 여기서 상기 입구는 100℃ 미만, 바람직하게는 50 내지 60℃로 냉각되고, 상기 서셉터는 전구체의 분해 온도를 적어도 50℃ 초과하는 온도로 가열되고, 여기서 전구체 화합물을 포함하는 유동은 N-형 도펀트의 공급원 또는 P-형 도펀트의 공급원을 포함하는 것인 단계,
그래핀의 하나 이상의 부분을 선택적으로 제거하고, 전구체 화합물, 및 제1 유동에 존재하는 도펀트와 반대되는 유형의 도펀트를 포함하는 제2 유동을 사용하여 하나 이상의 대체 부분을 선택적으로 성장시키는 단계
를 포함한다.
이온-주입 방법에 대해 상기에 기술된 모든 방법 측면이 이러한 추가의 측면에 동일하게 적용될 수 있다. 즉, 이온-주입 방법과 관련하여 논의된 바와 같은 재료 및 공정 특성의 선택은 일반적으로 이러한 추가의 측면에도 적용된다. 예를 들어, 선택된 기재, 전구체 및 도펀트 재료는 이러한 측면에도 적용되며, 공정 온도, 간격 거리, 유량 및 압력의 선택은 이러한 제2 측면에도 적용된다.
바람직하게는, 그래핀의 하나 이상의 부분을 선택적으로 제거하는 단계는 그래핀의 하나 이상의 부분을 레이저를 사용하여 절제하는 것 또는 그래핀의 하나 이상의 부분을 화학적으로 에칭하는 것을 포함한다. 화학적 에칭 방법은 관련 기술분야에 널리 공지되어 있다.
레이저를 사용하여 기재로부터 그래핀을 선택적으로 절제하는 경우에, 적합한 레이저는 600 nm를 초과하는 파장 및 50 와트 미만의 출력을 갖는 레이저이다. 바람직하게는 레이저는 700 내지 1500 nm의 파장을 갖는다. 바람직하게는, 레이저는 1 내지 20 와트의 출력을 갖는다. 이것은 인접한 그래핀 또는 기재를 손상시키지 않고 그래핀을 용이하게 제거하는 것을 허용한다.
바람직하게는 레이저 스폿(spot) 크기는 가능한 작게 유지된다 (즉, 더 우수한 분해능을 가짐). 예를 들어, 본 발명자들은 25마이크로미터의 스폿 크기에서 작업하였다. 초점은 가능한 한 정확해야 한다. 또한, 기재 손상을 방지하기 위해서는, 연속 레이징과는 달리, 레이저를 펄스화하는 것이 더 나은 것으로 밝혀졌다.
추가의 측면에 따라, 화학적으로 도핑된 그래핀 트랜지스터를 제조하는 방법이 제공되며, 상기 방법은
기재를 반응 챔버 내의 가열되는 서셉터 상에 제공하는 단계이며, 여기서 상기 챔버는, 사용 시 상기 기재에 걸쳐 분포되고 기재로부터 일정한 간격을 갖도록 배열된 복수의 냉각되는 입구를 갖는 것인 단계,
기재와 입구 사이에 제1 마스크를 도입시켜 기재의 제1 마스킹된 부분 및 제1 마스킹되지 않은 부분을 제공하는 단계,
제1 전구체 화합물을 포함하는 제1 유동을 입구를 통해 반응 챔버 내로 공급하여, 전구체 화합물을 분해하고 기재의 제1 마스킹되지 않은 부분 상에 복수의 그래핀 층을 형성하는 단계,
기재와 입구 사이에 제2 마스크를 도입시켜 기재의 제2 마스킹된 부분 및 제2 마스킹되지 않은 부분을 제공하는 단계,
제2 전구체 화합물을 포함하는 제2 유동을 입구를 통해 반응 챔버 내로 공급하여, 전구체 화합물을 분해하고 기재의 제2 마스킹되지 않은 부분 상에 복수의 그래핀 층을 형성하는 단계
를 포함하고,
여기서 상기 입구는 100℃ 미만, 바람직하게는 50 내지 60℃로 냉각되고, 상기 서셉터는 제1 또는 제2 전구체의 분해 온도를 적어도 50℃ 초과하는 온도로 가열되고,
여기서 제1 전구체 화합물을 포함하는 제1 유동은 N-형 도펀트의 공급원 또는 P-형 도펀트의 공급원을 포함하고; 제2 전구체 화합물을 포함하는 제2 유동은 제1 유동에 존재하는 도펀트와 반대되는 유형의 도펀트를 포함한다.
이온-주입 방법 및 선택적 에칭 방법에 대해 상기에 기술된 모든 방법 측면이 이러한 추가의 측면에 동일하게 적용될 수 있다. 즉, 이온-주입 방법과 관련하여 논의된 바와 같은 재료 및 공정 특성의 선택은 이러한 추가의 측면에도 적용된다. 예를 들어, 선택된 기재, 전구체 및 도펀트 재료는 이러한 측면에도 적용되며, 공정 온도, 간격 거리, 유량 및 압력의 선택은 이러한 제2 측면에도 적용된다.
바람직하게는 제1 전구체 화합물과 제2 전구체 화합물은 상이하다.
바람직하게는 제1 마스킹된 부분은 제2 마스킹되지 않은 부분에 상응하고 제2 마스킹된 부분은 제1 마스킹되지 않은 부분에 상응한다. 특히 MOCVD를 사용한, 반도체 디바이스 성장에서의 마스크의 사용은 관련 기술분야에 널리 공지되어 있다.
상기에 기술된 방법의 요소들이 이제 더 상세하게 논의될 것이다.
근접 결합형 반응 챔버는, 그래핀이 형성되는 기재 표면과 전구체가 근접 결합형 반응 챔버에 진입하는 진입점 사이에, 근접 결합형 반응 챔버 내의 기체상에서 반응하는 전구체의 분율이 그래핀의 형성을 허용하기에 충분히 낮도록 충분히 작은 간격을 제공한다. 간격의 상한은 선택된 전구체, 기재 온도 및 근접 결합형 반응 챔버 내의 압력에 따라 달라질 수 있다.
표준 CVD 시스템의 챔버와 비교하여, 전술된 간격 거리를 제공하는 근접 결합형 반응 챔버의 사용은 기재로의 전구체의 공급에 대한 고도의 제어를 허용하며; 그래핀이 형성되는 기재 표면과 전구체가 근접 결합형 반응 챔버에 진입하는 입구 사이에 제공된 작은 간격은 가파른 열 구배를 허용함으로써 전구체의 분해에 대한 고도의 제어를 제공한다.
표준 CVD 시스템에 의해 제공되는 비교적 큰 간격과 비교하여, 근접 결합형 반응 챔버에 의해 제공되는 기재 표면과 챔버 벽 사이의 비교적 작은 간격은
1) 전구체의 진입점과 기재 표면 사이의 가파른 열 구배;
2) 전구체 진입점과 기재 표면 사이의 짧은 유로; 및
3) 전구체 진입점과 그래핀 형성점의 근접
을 허용한다.
이러한 이점은 기재 표면 온도, 챔버 압력 및 전구체 플럭스를 포함하는 증착 파라미터가 기재 표면으로의 전구체의 제공 속도 및 기재 표면 전체에 걸친 유동 역학에 대한 제어 정도에 미치는 영향을 향상시킨다.
이러한 이점 및 이러한 이점에 의해 제공되는 더 고도의 제어는 그래핀 증착에 방해가 되는 챔버 내 기체상 반응의 최소화를 가능하게 하며; 전구체 분해 속도에 있어서 고도의 융통성을 허용하여, 화학종을 기재 표면으로 효율적으로 제공하는 것을 가능하게 하고; 표준 CVD 기술로는 불가능한, 기재 표면에서의 원자 구성의 제어를 제공한다.
기재를 가열함과 동시에 입구에서 기재 표면의 바로 맞은편에 있는 반응기 벽에 냉각을 제공하는 것 둘 다를 통해, 온도가 기재 표면에서 최고이고 입구를 향해 급격하게 저하되는 것인 가파른 열 구배가 형성될 수 있다. 이는, 기재 표면 위의 반응기 체적 부분이 기재 표면 그 자체의 온도보다 훨씬 더 낮은 온도를 갖는 것을 보장하여, 전구체가 기재 표면에 근접할 때까지, 기체상에서의 전구체 반응의 가능성을 크게 저감시킨다.
본원에 기술된 바와 같이 그래핀 성장에 효율적인 것으로 입증된 MOCVD 반응기의 대안적인 디자인이 또한 고려된다. 이러한 대안적인 디자인은 소위 고속 회전 속도(High Rotation Rate) (HRR) 또는 "와류(Vortex)" 유동 시스템이다. 상기에 기술된 근접-결합형 반응기는 매우 가파른 열 구배를 사용하여 그래핀을 생성하는데 중점을 두었지만, 신규한 반응기는 주입점과 성장 표면 또는 기재 사이에 훨씬 더 넓은 간격을 갖는다. 근접 결합은 원소 탄소 및 잠재적으로 다른 도핑 원소를 기재 표면에 제공하는 전구체의 극히 빠른 해리를 허용하여 그래핀 층의 형성을 허용하였다. 이와는 대조적으로, 신규한 디자인은 전구체의 와류에 의존한다.
신규한 반응기 디자인에서, 표면 상에서의 층류를 촉진하기 위해, 이러한 시스템은 주입된 기체 스트림에 높은 수준의 원심 가속을 가하기 위해 더 높은 회전 속도를 이용한다. 이는 챔버 내에서의 와류 유형 유체 유동을 초래한다. 이러한 유동 패턴의 효과는 다른 반응기 유형과 비교하여 성장/기재 표면에 근접한 전구체 분자의 체류 시간이 훨씬 더 길다는 것이다. 그래핀의 증착에 있어서, 이러한 증가된 시간은 원소 층의 형성을 촉진한다.
그러나, 이러한 유형의 반응기는 몇 가지의 내재된 문제점을 갖는데, 첫째로, 이러한 유동 방식에 의해 유발된, 감소된 평균 자유 행로로 인해, 다른 반응기와 동일한 양의 성장을 달성하는데 필요한 전구체의 양이 증가하여, 전구체 분자의 충돌이 더 많이 초래됨으로써, 비-그래핀 성장 원자 재결합이 제공된다는 것이다. 그러나, 비교적 저렴한 헥산과 같은 시약을 사용한다는 것은 이러한 문제점을 용이하게 극복할 수 있다는 것을 의미한다. 추가로, 원심 운동은 상이한 크기의 원자 및 분자에 다양한 영향을 미쳐서, 상이한 속도에서의 상이한 원소들의 방출을 초래한다. 이는 아마도 원치 않는 전구체 부산물의 방출과 함께 균일한 탄소 공급 속도로 인해 그래핀 성장에 도움이 될 수 있지만, 원소 도핑과 같은 원하는 효과에는 방해가 될 수 있다.
이러한 반응 시스템의 예는 비코 인스트루먼츠 인크.(Veeco Instruments Inc.) 터보디스크(Turbodisc) 기술, K455i 또는 프로펠(Propel) 툴이다.
바람직하게는 본원에서 사용되는 반응기는 고속 회전 속도 반응기이다. 이러한 대안적인 반응기 디자인은 증가된 간격 및 높은 회전 속도를 특징으로 할 수 있다. 바람직한 간격은 50 내지 120 mm, 더 바람직하게는 70 내지 100 mm이다. 회전 속도는 바람직하게는 100 rpm 내지 3000 rpm, 바람직하게는 1000 rpm 내지 1500 rpm이다.
도면
본 발명은 이제 하기 비-제한적인 도면을 참조하여 더 자세히 기술될 것이다.
도 1은 종래의 트랜지스터 디자인의 개략도를 도시한다.
도 2는 개시내용에 따라 적합한 트랜지스터의 개략적인 층 디자인을 도시한다.
도 3은 본원에 기술된 방법에 사용하기 위한 그래핀-층 성장 챔버의 개략적 인 단면도를 도시한다.
도 2에서, 디바이스(200)는, 먼저 n-형 그래핀(210)을 기재(205) (사파이어 등) 상에 또는 상기 기재 상에 형성된 반도체 층(215) (AlN 등) 상에 증착시킴으로써 제조된다. 이어서 금속 접촉부(220)가 마스크를 통해 n-형 그래핀 상에 증착된다. 이어서, p-도펀트가 이온 주입, 확산 등에 의해 마스크의 위치에서 그래핀 층에 도입됨으로써, p-형 영역(225)이 생성된다. 마지막으로, Al2O3, ZnO2, BN, SiO2 또는 SiN과 같은 유전체 층(230)이 p-형 영역 위에 증착되고, 이어서 그 위에 최종 금속 접촉부(221)가 증착됨으로써 트랜지스터 구조가 완성된다.
도 3의 반응기는 증기상 에피택시 (VPE) 방법을 통해 그래핀 층을 기재 상에 증착시키기 위해 구성되며, 여기서 전구체는 2 내지 40개, 바람직하게는 2 내지 10개의 그래핀 층을 갖는 그래핀 층 구조체를 형성하기 위해 기재의 근처에서 및 기재 상에서 열적, 화학적 및 물리적으로 상호작용하도록 도입된다.
상기 장치는 벽(1A)을 통해 제공된 입구 및 입구들(3) 및 적어도 하나의 배기구(4)를 갖는 챔버(2)를 갖는 근접 결합형 반응기(1)를 포함한다. 서셉터(5)는 챔버(2) 내에 존재하도록 배열된다. 서셉터(5)는 하나 이상의 기재(6)를 보유하기 위한 하나 이상의 함몰부(5A)를 포함한다. 장치는 챔버(2) 내에서 서셉터(5)를 회전시키는 수단; 및 기재(6)를 가열하기 위해 서셉터(5)에 결합된, 예를 들어 저항 가열 요소 또는 RF 유도 코일을 포함하는, 가열기(7)를 추가로 포함한다. 가열기(7)는 기재(6)의 우수한 열 균일성을 달성하기 위해 필요한 단일 또는 다수의 요소를 포함할 수 있다. 챔버(2) 내의 하나 이상의 센서 (도시되지 않음)가 기재(6)의 온도를 제어하기 위한 제어기 (도시되지 않음)와 함께 사용된다.
반응기(1)의 벽의 온도는 물 냉각에 의해 실질적으로 일정한 온도로 유지된다.
반응기 벽은 벽(1A)의 내부 표면(IB)을 포함하는 반응기 벽의 내부 표면에 실질적으로 인접하여 (전형적으로 몇 밀리미터 떨어져) 연장되는 하나 이상의 내부 채널 및/또는 플레넘(plenum)(8)을 한정한다. 작동 동안에, 벽(1A)의 내부 표면(1B)을 200℃ 이하로 유지하기 위해, 물이 채널/플레넘(8)을 통해 펌프(9)에 의해 펌핑된다. 부분적으로는, 입구(3)의 비교적 좁은 직경으로 인해, (전형적으로 내부 표면(1B)의 온도보다 훨씬 더 낮은 온도에서 저장된) 전구체의 온도는, 그것이 벽(1A)을 통해 입구(3)를 통과하여 챔버(1) 내로 들어감에 따라, 벽(1A)의 내부 표면(1B)의 온도와 실질적으로 동일해지거나 그보다 더 낮아지게 될 것이다.
입구(3)는 하나 이상의 기재(6)의 면적과 실질적으로 동일하거나 그보다 더 큰 면적의 영역 상에 어레이로서 배열되어, 입구(3)와 마주보는 하나 이상의 기재(6)의 실질적으로 전체 표면(6A)에 걸쳐 실질적으로 균일한 체적 유동을 제공한다.
챔버(2) 내의 압력은 입구(들)(3)를 통한 전구체 기체 유동 및 배기구(4)를 통한 배기 기체의 제어를 통해 제어된다. 이러한 방법을 통해, 챔버(2) 내의, 기재 표면(6A) 전체에 걸친 기체의 속도 및 추가로 입구(3)로부터 기재 표면(6A)으로의 분자의 평균 자유 행로가 제어된다. 희석 기체가 사용되는 경우에, 이것의 제어는 또한 입구(들)(3)를 통한 압력을 제어하는데 사용될 수 있다. 전구체 기체는 바람직하게는 희석 기체로서의 질소와 같은 도펀트를 동반하는 헥산이다.
서셉터(5)는 증착, 전구체 및 희석 기체에 필요한 온도에 견디는 재료로 구성된다. 서셉터(5)는 통상적으로, 기재(6)가 균일하게 가열되는 것을 보장하는, 균일하게 열을 전도하는 재료로 구성된다. 적합한 서셉터 재료의 예는 흑연, 탄화규소 또는 이 둘의 조합을 포함한다.
기재(들)(6)는 챔버(2) 내의 서셉터(5)에 의해 지지되어, 그것은, 상기에 논의된 바와 같이 일반적으로 작을수록 더 나은, 1 mm - 100 mm의, 도 1에 X로 표시된 간격을 갖고서 벽(1A)과 마주본다. 입구(3)가 챔버(2) 내로 돌출되거나 달리 챔버(2) 내에 배치된 경우에, 관련 간격은 기재(들)(6)와 입구(3)의 출구 사이에서 측정된다.
기재(6)과 입구(3) 사이의 간격은 서셉터(5), 기재(6) 및 가열기(7)를 이동시킴으로써 변경될 수 있다.
적합한 근접 결합형 반응기의 예는 애익스트론® 크리우스(CRIUS) MOCVD 반응기 또는 애익스트론® R&D CCS 시스템이다.
기체 형태 또는 기체 스트림에 현탁된 분자 형태의 전구체는 입구(3)를 통해 챔버(2) 내로 도입되어 (화살표 Y로 나타내어짐), 기재 표면(6A)에 충돌하거나 기재 표면(6A) 상에서 유동할 것이다. 서로 반응할 수 있는 전구체들은, 상이한 입구들(3)을 통해 도입되어 챔버(2)에 진입할 때까지, 분리된 상태로 유지된다. 전구체 또는 기체 플럭스/유량은 기체 질량 유동 제어기와 같은 유동 제어기 (도시되지 않음)를 통해 챔버(2)의 외부에서 제어된다.
챔버(2) 내에서의 기체 역학, 분자 농도 및 유동 속도를 조절하기 위해, 희석 기체가 입구 또는 입구들(3)을 통해 도입될 수 있다. 희석 기체는, 통상적으로 공정 또는 기재(6) 재료와 관련하여, 그래핀 층 구조체의 성장 공정에 영향을 미치지 않는 것이도록 선택된다. 통상적인 희석 기체는 질소, 수소, 아르곤 및 그보다 더 적은 정도로 헬륨을 포함한다.
2 내지 40개, 바람직하게는 2 내지 10개의 그래핀 층을 갖는 그래핀 층 구조체가 형성된 후에, 반응기는 냉각되고, 그래핀 층 구조체를 갖는 기재(6)가 회수된다. 이어서, 이온-주입을 사용하여 반대이온 도핑이 달성되어, 두 개의 동일하게 도핑된 영역들 사이에 제3 영역이 형성된다. 이어서 구리의 스퍼터링에 의해 전극이 각각의 세 개의 영역 상에 형성된다. 이어서 트랜지스터는 종래의 절단 기술을 사용하여 기재로부터 절단된다.
실시예
본 발명은 이제 하기 비-제한적인 실시예를 참조하여 더 자세히 기술될 것이다.
비록 전기 접촉부가 도시되어 있지는 않지만, 바람직한 구조가 도 2에 도시되어 있다. 이러한 경우에, 그래핀 산화물 층은 탑 게이트 유전체로서 작용한다. 규소 (또는 전도성 SiC 등) 웨이퍼는 AlN/BN/GaN/AlGaN 등의 유전체 층을 통한 백-게이트로서 작용한다.
그래핀은 n-형이지만, 그것은 단지 약한 n-형 내지 이상적으로는 e12 cm-2 운반체 미만일 것이다. 고도로 도핑된 n 및 p 영역을 (예를 들어 이온-주입을 통해) 생성함으로써, 도 1과 유사하게, p-i-n 구조를 형성하는 것이 가능하다. 이 경우에 백 게이트는 반드시 필요한 것은 아니지만, 그것은 밴드갭을 갖는 그래핀에 의존한다. 이를 그래핀 다층을 사용하여 달성하는 것이 가장 좋다.
반응기를 섭씨 950도의 온도로 가열하고 20000 sccm의 수소 운반 기체에서 50 mbar로 펌핑하였다. 전구체로서 NH3 및 TMAl을 사용하여 20 nm의 AlN을 성장시켰다. NH3의 유량은 20 sccm이었고 TMAl의 유량은 30 sccm이었으며, 여기서 전구체를 1300 mbar 및 섭씨 20도에서 유지하였다. 이어서, 반응기를 섭씨 1200도로 가열하고 추가의 180 nm의 AlN을 성장시켰다.
이어서 반응기로의 NH3 및 TMAl 유동을 차단하고 운반 기체를 질소로 변경하였다. 후속적으로, 총 운반 기체 유량을 16000 sccm으로 설정하고 브로모메탄을 80 sccm의 유량으로 9분 동안 반응기로 유동시키며, 여기서 브로모메탄 전구체를 1100 mbar 및 섭씨 25도에서 유지하였다. 이러한 조건에서 9분 동안의 성장을 수행하여, 5층 두께의 그래핀을 형성하였고, 이것을 질소 및 브로민 둘 다로 도핑하여 그래핀 n-형을 제조하였다. 마지막으로 브로모메탄을 차단하고 반응기를 10분 이내에 실온으로 냉각시켰다.
금속 옴 접촉부를 마스크를 통한 열 증발을 통해 증착시켜 금속 접촉부들 사이에 50um의 간격이 형성되도록 웨이퍼를 가공하였다. 접촉부는 20 nm의 티타늄 및 뒤이어 100 nm의 금으로 이루어졌다. 이어서, 두 개의 옴 접촉부들 사이의 영역에서 원자 층 증착을 통해 Al2O3을 30 nm의 두께로 증착시켰다. 그러나, 증착 전에, 그래핀을 원자 층 증착 반응기에서 수증기로 전처리하여, Al2O3 층 아래의 그래핀을 산소로 도핑하고 그것을 p-형으로 만들었다. 마지막으로, 쇼트키(Schottky) 접촉부를 Al2O3의 위에 증착시켜, 게이트 접촉부로서 작용하게 하였다.
달리 언급되지 않는 한, 본원의 모든 백분율은 중량 기준이다.
전술된 상세한 설명은 해설 및 예시를 통해 제공되었으며, 첨부된 청구범위를 제한하려는 것이 아니다. 본원에 예시된 본 발명의 바람직한 실시양태의 많은 변경양태가 관련 기술분야의 통상의 기술자에게 명백할 것이며, 첨부된 청구범위 및 그 등가물의 범위 내에 있다.

Claims (14)

  1. 제3 도핑 영역에 의해 제2 도핑 영역으로부터 분리된 제1 도핑 영역을 가지는 화학적으로 도핑된 그래핀 층 구조체를 포함하며, 여기서 제1 및 제2 도핑 영역은 제3 도핑 영역과 반대되는 도핑 유형을 가지며, 각각의 제1, 제2 및 제3 도핑 영역은 각각 개별 전기 접촉부를 포함하는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  2. 제1항에 있어서, 제3 도핑 영역이 제1 및 제2 도핑 영역과 직접 접촉하는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  3. 제1항에 있어서, 상기 그래핀 층 구조체는 2 내지 40개, 또는 2 내지 10개의 그래핀 층을 갖는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  4. 제1항에 있어서, 상기 화학적으로 도핑된 그래핀 층 구조체가 형성되는 기재를 추가로 포함하며, 여기서 상기 기재는 규소, 질화물, 인화물 또는 비화물 반도체, 다이아몬드 또는 사파이어인 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  5. 제4항에 있어서, 상기 질화물, 인화물, 또는 비화물 반도체는 AlN, AlGaN, GaN, InGaN 또는 그것의 착체, 또는 GaAs, InP, AlInP 또는 그것의 착체인 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  6. 제4항에 있어서, 상기 기재는 사파이어인 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  7. 제4항에 있어서, 기재 두께는 50 내지 300마이크로미터, 또는 100 내지 200마이크로미터인 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  8. 제4항에 있어서, 상기 화학적으로 도핑된 그래핀 층 구조체는 MOCVD에 의해 형성되는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  9. 제1항에 있어서, 제3 도핑 영역 상에 유전체 층을 추가로 포함하는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  10. 제9항에 있어서, 상기 유전체 층은 Al2O3, ZnO2, BN, SiO2 또는 SiN인 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  11. 제9항에 있어서, 상기 유전체 층은 그래핀 산화물 층인 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  12. 제9항에 있어서, 제3 도핑 영역은 p-형 도핑되고 제1 및 제2 도핑 영역은 n-형 도핑되는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  13. 제1항에 있어서, 제3 도핑 영역, 또는 제1 및 제2 도핑 영역이, 질소, 브로민 및/또는 인으로 n-형 도핑되는 것인, 화학적으로 도핑된 그래핀 트랜지스터.
  14. 제1항에 있어서, 제3 도핑 영역, 또는 제1 및 제2 도핑 영역이, 마그네슘, 붕소 및/또는 산소로 p-형 도핑되는 것인, 화학적으로 도핑된 그래핀 트랜지스터.

KR1020217034288A 2018-01-11 2019-01-10 그래핀 트랜지스터 및 디바이스를 제조하는 방법 KR20210132225A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB1800452.3 2018-01-11
GB1800452.3A GB2570128B (en) 2018-01-11 2018-01-11 A method of making a Graphene transistor and devices
PCT/GB2019/050061 WO2019138230A1 (en) 2018-01-11 2019-01-10 A method of making a graphene transistor and devices
KR1020207022781A KR20200128658A (ko) 2018-01-11 2019-01-10 그래핀 트랜지스터 및 디바이스를 제조하는 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207022781A Division KR20200128658A (ko) 2018-01-11 2019-01-10 그래핀 트랜지스터 및 디바이스를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20210132225A true KR20210132225A (ko) 2021-11-03

Family

ID=61256240

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217034288A KR20210132225A (ko) 2018-01-11 2019-01-10 그래핀 트랜지스터 및 디바이스를 제조하는 방법
KR1020207022781A KR20200128658A (ko) 2018-01-11 2019-01-10 그래핀 트랜지스터 및 디바이스를 제조하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207022781A KR20200128658A (ko) 2018-01-11 2019-01-10 그래핀 트랜지스터 및 디바이스를 제조하는 방법

Country Status (7)

Country Link
US (1) US20200403068A1 (ko)
EP (1) EP3737641A1 (ko)
KR (2) KR20210132225A (ko)
CN (1) CN111587222A (ko)
GB (1) GB2570128B (ko)
TW (1) TWI750441B (ko)
WO (1) WO2019138230A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2570124B (en) * 2018-01-11 2022-06-22 Paragraf Ltd A method of making Graphene structures and devices
GB2585842B (en) 2019-07-16 2022-04-20 Paragraf Ltd A method of making graphene structures and devices
CN111725322A (zh) * 2019-08-30 2020-09-29 中国科学院上海微系统与信息技术研究所 一种石墨烯场效应晶体管及其制备方法和应用方法
TWI756022B (zh) * 2021-01-13 2022-02-21 國家中山科學研究院 具超奈米晶體鑽石層電極結構之氮化物半導體元件
KR102463561B1 (ko) * 2021-04-05 2022-11-04 충남대학교산학협력단 그래핀 기반의 P-type FET 제조방법 및 이를 이용한 P-type FET
TWI778598B (zh) * 2021-04-26 2022-09-21 崑山科技大學 功率電晶體的製作方法及功率電晶體

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278643B2 (en) * 2010-02-02 2012-10-02 Searete Llc Doped graphene electronic materials
WO2012170099A2 (en) * 2011-03-22 2012-12-13 Massachusetts Institute Of Technology Direct synthesis of patterned graphene by deposition
WO2013028826A2 (en) * 2011-08-25 2013-02-28 Wisconsin Alumni Research Foundation Barrier guided growth of microstructured and nanostructured graphene and graphite
CN102501701B (zh) * 2011-11-23 2013-10-30 深圳力合光电传感技术有限公司 用激光刻蚀形成石墨烯图案的方法
US20150014853A1 (en) * 2013-07-09 2015-01-15 Harper Laboratories, LLC Semiconductor devices comprising edge doped graphene and methods of making the same
KR102374118B1 (ko) * 2014-10-31 2022-03-14 삼성전자주식회사 그래핀층 및 그 형성방법과 그래핀층을 포함하는 소자 및 그 제조방법
GB201514542D0 (en) * 2015-08-14 2015-09-30 Thomas Simon C S A method of producing graphene
US10465276B2 (en) * 2015-12-21 2019-11-05 The Penn State Research Foundation Facile route to templated growth of two-dimensional layered materials
KR102425131B1 (ko) * 2016-02-05 2022-07-26 광주과학기술원 그래핀 트랜지스터 및 이를 이용한 3진 논리 소자

Also Published As

Publication number Publication date
TW201940422A (zh) 2019-10-16
GB2570128B (en) 2022-07-20
KR20200128658A (ko) 2020-11-16
US20200403068A1 (en) 2020-12-24
GB2570128A (en) 2019-07-17
TWI750441B (zh) 2021-12-21
CN111587222A (zh) 2020-08-25
GB201800452D0 (en) 2018-02-28
WO2019138230A1 (en) 2019-07-18
EP3737641A1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
TWI750441B (zh) 用於製造石墨烯電晶體及裝置之方法
KR102385703B1 (ko) 그래핀 층 구조체를 제조하는 방법
US8143147B1 (en) Methods and systems for forming thin films
KR102385694B1 (ko) 그래핀 구조체 및 디바이스를 제조하는 방법
TWI750723B (zh) 製造石墨烯結構與裝置的方法
TWI740090B (zh) 用於電子元件的基於石墨烯之接觸層
GB2570127A (en) A method of making graphene structures and devices

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination