KR20210128834A - 위상매칭동작을 수행하기 위한 시스템 - Google Patents

위상매칭동작을 수행하기 위한 시스템 Download PDF

Info

Publication number
KR20210128834A
KR20210128834A KR1020200047012A KR20200047012A KR20210128834A KR 20210128834 A KR20210128834 A KR 20210128834A KR 1020200047012 A KR1020200047012 A KR 1020200047012A KR 20200047012 A KR20200047012 A KR 20200047012A KR 20210128834 A KR20210128834 A KR 20210128834A
Authority
KR
South Korea
Prior art keywords
delay
circuit
strobe signal
clock
signal
Prior art date
Application number
KR1020200047012A
Other languages
English (en)
Other versions
KR102674592B1 (ko
Inventor
박민수
박민규
최근호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200047012A priority Critical patent/KR102674592B1/ko
Priority claimed from KR1020200047012A external-priority patent/KR102674592B1/ko
Priority to US16/932,077 priority patent/US11152044B1/en
Priority to CN202010757757.0A priority patent/CN113539314A/zh
Publication of KR20210128834A publication Critical patent/KR20210128834A/ko
Application granted granted Critical
Publication of KR102674592B1 publication Critical patent/KR102674592B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

위상매칭동작을 수행하기 위한 시스템은 클럭, 커맨드 및 스트로브신호를 출력하고, 데이터를 입출력하는 컨트롤러 및 상기 클럭에 의해 상기 커맨드와 상기 스트로브신호 간의 위상차를 매칭하여 내부스트로브신호를 생성하고, 상기 내부스트로브신호에 동기 되어 상기 데이터를 입출력하는 반도체장치를 포함하되, 상기 커맨드가 입력되는 제1 경로와 상기 스트로브신호가 입력되는 제2 경로의 지연량을 보상하여 상기 스트로브신호로부터 상기 내부스트로브신호를 생성한다.

Description

위상매칭동작을 수행하기 위한 시스템{SYSTEM FOR PERFORMING PHASE MATCHING OPERATION}
본 발명은 클럭에 동기 된 커맨드와 스트로브신호가 입력되는 경로의 지연량을 보상하여 커맨드와 스트로브신호간의 위상차를 매칭하는 시스템에 관한 것이다.
최근 반도체시스템의 동작속도가 증가함에 따라 반도체시스템에 포함된 반도체장치들 사이에 고속(high speed)의 데이터 전송률(transfer rate)이 요구되는 추세이다. 반도체장치들 사이에서 직렬로 입출력되는 데이터에 대해 고속의 데이터 전송률 또는 데이터 고 대역폭(high-bandwidth)을 만족시키기 위해 새로운 기술들이 적용된다. 예를 들어, 고속의 데이터를 입출력 하기 위해 클럭(clock) 분주(Dividing)기법을 사용한다. 클럭이 분주가 되면 위상이 서로 다른 다중 위상(multi-phase)클럭이 생성되며, 이를 이용하여 데이터를 병렬화 혹은 직렬화하여 고속으로 데이터를 입출력한다.
본 발명은 DLL클럭을 사용하여 클럭에 동기 되는 커맨드가 입력되는 경로 및 스트로브신호가 입력되는 경로만큼 지연량을 보상하여 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭하는 위상매칭동작을 수행하는 시스템을 제공한다.
또한, 본 발명은 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭하여 데이터입출력동작을 수행하는 위상매칭동작을 수행하는 시스템을 제공한다.
이를 위해 본 발명은 클럭, 커맨드 및 스트로브신호를 출력하고, 데이터를 입출력하는 컨트롤러 및 상기 클럭에 의해 상기 커맨드와 상기 스트로브신호 간의 위상차를 매칭하여 내부스트로브신호를 생성하고, 상기 내부스트로브신호에 동기 되어 상기 데이터를 입출력하는 반도체장치를 포함하되, 상기 커맨드가 입력되는 제1 경로와 상기 스트로브신호가 입력되는 제2 경로의 지연량을 보상하여 상기 스트로브신호로부터 상기 내부스트로브신호를 생성하는 위상매칭동작을 수행하기 위한 시스템을 제공한다.
또한, 본 발명은 클럭의 위상을 조절하여 DLL클럭을 생성하는 DLL회로 및 상기 DLL클럭에 의해 커맨드와 스트로브신호 간의 위상차를 매칭하여 제1 내지 제4 내부스트로브신호를 생성하는 입출력제어회로를 포함하되, 상기 커맨드가 입력되는 제1 경로와 상기 스트로브신호가 입력되는 제2 경로의 지연량을 보상하여 상기 스트로브신호로부터 상기 제1 내지 제4 내부스트로브신호를 생성하는 위상매칭동작을 수행하기 위한 시스템을 제공한다.
본 발명에 의하면 DLL클럭을 사용하여 클럭에 동기 되는 커맨드가 입력되는 제1 경로 및 스트로브신호가 입력되는 제2 경로만큼 지연량을 보상하여 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭할 수 있다.
또한, 본 발명에 의하면 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭하여 데이터입출력동작을 수행하므로 데이터입출력동작 오류를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 위상매칭동작을 수행하기 위한 시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 위상매칭동작을 수행하기 위한 시스템에 포함된 반도체장치의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 반도체장치에 포함된 DLL회로의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 DLL회로의 동작을 설명하기 위한 타이밍도이다.
도 5는 도 2에 도시된 반도체장치에 포함된 입출력제어회로의 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 입출력제어회로에 포함된 커맨드제어회로의 구성을 도시한 블럭도이다.
도 7은 도 5에 도시된 입출력제어회로에 포함된 스트로브신호입력회로의 구성을 도시한 블럭도이다.
도 8은 도 5에 도시된 입출력제어회로에 포함된 지연량보상회로의 구성을 도시한 회로도이다.
도 9는 본 발명의 일 실시예에 따른 위상매칭동작을 수행하기 위한 시스템의 위상매칭동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 위상매칭동작을 수행하기 위한 시스템의 데이터입출력동작을 설명하기 위한 타이밍도이다.
도 11은 도 1 내지 도 10에 도시된 위상매칭동작을 수행하기 위한 시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
"기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 0명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 위상매칭동작을 수행하기 위한 시스템(1)은 컨트롤러(10) 및 반도체장치(20)를 포함할 수 있다. 반도체장치(20)는 DLL회로(100), 입출력제어회로(200), 데이터입출력회로(300) 및 코어회로(400)를 포함할 수 있다.
컨트롤러(10)는 제1 컨트롤핀(11), 제2 컨트롤핀(31), 제3 컨트롤핀(51) 및 제4 컨트롤핀(71)을 포함할 수 있다. 반도체장치(20)는 제1 반도체핀(21), 제2 반도체핀(41), 제3 반도체핀(61) 및 제4 반도체핀(81)을 포함할 수 있다. 제1 전송라인(L11)은 제1 컨트롤핀(11) 및 제1 반도체핀(21) 사이에 연결될 수 있다. 제2 전송라인(L31)은 제2 컨트롤핀(31) 및 제2 반도체핀(41) 사이에 연결될 수 있다. 제3 전송라인(L51)은 제3 컨트롤핀(51) 및 제3 반도체핀(61) 사이에 연결될 수 있다. 제4 전송라인(L71)은 제4 컨트롤핀(71) 및 제4 반도체핀(81) 사이에 연결될 수 있다. 컨트롤러(10)는 반도체장치(20)를 제어하기 위해 클럭(CLK)을 제1 전송라인(L11)을 통해 반도체장치(20)에 전송할 수 있다. 컨트롤러(10)는 반도체장치(20)를 제어하기 위해 커맨드(CMD)를 제2 전송라인(L31)을 통해 반도체장치(20)에 전송할 수 있다. 컨트롤러(10)는 반도체장치(20)를 제어하기 위해 스트로브신호(DQS)를 제3 전송라인(L51)을 통해 반도체장치(20)에 전송할 수 있다. 컨트롤러(10)와 반도체장치(20)는 제4 전송라인(L71)을 통해 데이터(DATA)를 전송 및 수신할 수 있다.
컨트롤러(10)는 라이트동작을 수행하기 위한 클럭(CLK), 커맨드(CMD), 스트로브신호(DQS) 및 데이터(DATA)를 반도체장치(20)로 출력할 수 있다. 컨트롤러(10)는 라이트동작 시 클럭(CLK)에 동기 된 커맨드(CMD)와 스트로브신호(DQS) 간의 위상차를 보상하는 위상매칭동작을 수행하는 반도체장치(20)를 제어할 수 있다. 본 발명의 컨트롤러(10)는 실시예에 따라 리드동작을 수행하기 위한 클럭(CLK), 커맨드(CMD), 스트로브신호(DQS)를 반도체장치(20)로 출력하고, 반도체장치(20)로부터 데이터(DATA)를 입력 받도록 구현될 수 있다. 커맨드(CMD)는 클럭(CLK)에 포함된 홀수 펄스 또는 짝수 펄스에 동기 되어 연속적으로 출력될 수 있다. 스트로브신호(DQS)는 클럭(CLK)에 관계없이 데이터의 입출력동작을 위해 토글링되는 신호로 설정될 수 있다.
DLL회로(100)는 클럭(CLK)의 위상을 조절하여 DLL클럭(도 2의 DLL_CLK)을 생성할 수 있다. DLL회로(100)는 반도체장치(20)의 내부동작에 맞도록 클럭(CLK)의 위상을 조절하여 DLL클럭(도 2의 DLL_CLK)을 생성할 수 있다.
입출력제어회로(200)는 DLL클럭(도 2의 DLL_CLK)에 의해 스트로브신호(DQS)로부터 제1 내부스트로브신호(도 2의 IDQS1), 제2 내부스트로브신호(도 2의 IDQS2), 제3 내부스트로브신호(도 2의 IDQS3) 및 제4 내부스트로브신호(도 2의 IDQS4)를 생성할 수 있다.
데이터입출력회로(300)는 라이트동작 시 제1 내부스트로브신호(도 2의 IDQS1), 제2 내부스트로브신호(도 2의 IDQS2), 제3 내부스트로브신호(도 2의 IDQS3) 및 제4 내부스트로브신호(도 2의 IDQS4)에 동기 되어 데이터(DATA)로부터 내부데이터(도 2의 ID<1:N>)를 생성할 수 있다. 데이터입출력회로(300)는 리드동작 시 제1 내부스트로브신호(도 2의 IDQS1), 제2 내부스트로브신호(도 2의 IDQS2), 제3 내부스트로브신호(도 2의 IDQS3) 및 제4 내부스트로브신호(도 2의 IDQS4)에 동기 되어 내부데이터(도 2의 ID<1:N>)로부터 데이터(DATA)를 생성할 수 있다.
코어회로(400)는 라이트동작 시 내부데이터(도 2의 ID<1:N>)를 저장할 수 있다. 코어회로(400)는 리드동작 시 내부에 저장된 내부데이터(도 2의 ID<1:N>)를 출력할 수 있다.
도 2는 반도체장치(20)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 2에 도시된 바와 같이, 반도체장치(20)는 DLL회로(100), 입출력제어회로(200), 데이터입출력회로(300) 및 코어회로(400)를 포함할 수 있다.
DLL회로(100)는 클럭(CLK)의 위상을 조절하여 DLL클럭(DLL_CLK)을 생성할 수 있다. DLL회로(100)는 반도체장치(20)의 내부동작에 맞도록 클럭(CLK)의 위상을 조절하여 DLL클럭(DLL_CLK)을 생성할 수 있다. DLL회로(100)는 반도체장치(20)의 내부동작에 맞도록 클럭(CLK)의 에지의 위치를 조절하기 위한 지연량이 조절될 수 있다. DLL회로(100)는 조절된 지연량에 의해 클럭(CLK)을 지연하여 DLL클럭(DLL_CLK)을 생성할 수 있다. DLL회로(100)는 클럭(CLK)의 위상을 조절하기 위한 일반적인 DLL(Delay Locked Loop)회로로 구현될 수 있다.
입출력제어회로(200)는 스트로브신호(DQS)의 주파수를 분주하여 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)를 생성할 수 있다. 입출력제어회로(200)는 DLL클럭(DLL_CLK)에 의해 스트로브신호(DQS)로부터 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)를 생성할 수 있다. 입출력제어회로(200)는 DLL클럭(DLL_CLK)에 의해 커맨드(CMD)가 입력되는 제1 경로와 스트로브신호(DQS)가 입력되는 제2 경로의 지연량을 보상하여 스트로브신호(DQS)로부터 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)를 생성할 수 있다. 제1 경로와 제2 경로는 후술하는 도면을 통해 구체적으로 설명하도록 한다.
데이터입출력회로(300)는 라이트동작 시 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)에 동기 되어 데이터(DATA<1:N>)로부터 내부데이터(ID<1:N>)를 생성할 수 있다. 데이터입출력회로(300)는 리드동작 시 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)에 동기 되어 내부데이터(ID<1:N>)로부터 데이터(DATA<1;N>)를 생성할 수 있다. 데이터(DATA<1:N>)와 내부데이터(ID<1:N>)의 비트 수 N은 실시예에 따라 다양한 비트수로 설정될 수 있다.
코어회로(400)는 라이트동작 시 내부데이터(ID<1:N>)를 저장할 수 있다. 코어회로(400)는 리드동작 시 내부에 저장된 내부데이터(ID<1:N>)를 출력할 수 있다.
도 3은 DLL회로(100)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 3에 도시된 바와 같이, DLL회로(100)는 분주클럭생성회로(110), 가변지연회로(120), 리플리카지연회로(130), 지연조절신호생성회로(140) 및 DLL클럭생성회로(150)를 포함할 수 있다.
분주클럭생성회로(110)는 클럭(CLK)의 주파수를 분주하여 분주클럭(DCLK)을 생성할 수 있다. 분주클럭생성회로(110)는 클럭(CLK)의 주파수보다 1/2 배의 주파수를 갖는 분주클럭(DCLK)을 생성할 수 있다. 분주클럭생성회로(110)는 제1 지연시간(tD1)을 갖도록 설정될 수 있다. 제1 지연시간(tD1)은 분주클럭생성회로(110)의 내부 지연시간으로 설정될 수 있다.
가변지연회로(120)는 분주클럭(DCLK)을 지연하여 지연신호(DLY)를 생성할 수 있다. 가변지연회로(120)는 지연조절신호(DLY_CTR)에 의해 조절되는 지연량으로 분주클럭(DCLK)을 지연하여 지연신호(DLY)를 생성할 수 있다. 가변지연회로(120)는 지연조절신호(DLY_CTR)가 디스에이블되는 경우 고정된 지연량으로 분주클럭(DCLK)을 지연하여 지연신호(DLY)를 생성할 수 있다. 가변지연회로(120)는 지연조절신호(DLY_CTR)가 인에이블되는 경우 지연량이 증가하거나 감소하고, 조절되는 지연량으로 분주클럭(DCLK)을 지연하여 지연신호(DLY)를 생성할 수 있다. 가변지연회로(120)의 지연량은 실시예에 따라 다양하게 설정될 수 있다. 가변지연회로(120)는 제2 지연시간(tD2)을 갖도록 설정될 수 있다. 제2 지연시간(tD2)은 가변지연회로(120)의 내부 지연시간으로 설정될 수 있다.
리플리카지연회로(130)는 지연신호(DLY)를 설정지연량으로 지연하여 피드백클럭(FCLK)을 생성할 수 있다. 리플리카지연회로(130)는 반도체장치(20)의 내부동작에 맞도록 지연신호(DLY)를 지연하여 피드백클럭(FCLK)을 생성할 수 있다. 리플리카지연회로(130)는 반도체장치(20)의 내부동작과 동일하게 설정되는 지연량을 갖는 일반적인 리플리카지연회로로 구현될 수 있다. 리플리카지연회로(130)의 설정지연량은 실시예에 따라 다양하게 설정될 수 있다.
지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상을 감지하여 지연조절신호(DLY_CTR)를 생성할 수 있다. 지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상과 클럭(CLK)의 위상을 비교하여 지연조절신호(DLY_CTR)를 생성할 수 있다. 지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상과 클럭(CLK)의 위상이 동일한 경우 디스에이블되는 지연조절신호(DLY_CTR)를 생성할 수 있다. 지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상과 클럭(CLK)의 위상이 상이한 경우 인에이블되는 지연조절신호(DLY_CTR)를 생성할 수 있다. 지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상이 반도체장치(20)의 내부동작에 맞도록 생성되는 경우 디스에이블되는 지연조절신호(DLY_CTR)를 생성할 수 있다. 지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상이 반도체장치(20)의 내부동작에 맞지 않는 경우 인에이블되는 지연조절신호(DLY_CTR)를 생성할 수 있다.
DLL클럭생성회로(150)는 지연신호(DLY)를 DLL클럭(DLL_CLK)으로 출력할 수 있다. DLL클럭생성회로(150)는 지연신호(DLY)를 지연하여 DLL클럭(DLL_CLK)을 생성할 수 있다. DLL클럭생성회로(150)는 제3 지연시간(tD3)을 갖도록 설정될 수 있다. 제3 지연시간(tD3)은 DLL클럭생성회로(150)의 내부 지연시간으로 설정될 수 있다.
도 4를 참고하여 본 발명의 일 실시예에 따른 DLL회로(100)의 동작을 설명하면 다음과 같다.
T2 시점에 분주클럭생성회로(110)는 T1 시점에 토글링되는 클럭(CLK)으로부터 분주클럭(DCLK)을 생성한다. 분주클럭생성회로(110)는 클럭(CLK)의 주파수를 분주하여 분주클럭(DCLK)을 생성한다. 분주클럭(DCLK)은 클럭(CLK)의 주파수보다 1/2 배의 주파수를 갖도록 생성된다. 분주클럭생성회로(110)는 T1 시점부터 제1 지연시간(tD1)이 경과되는 T2 시점에 발생하는 펄스를 포함하는 분주클럭(DCLK)을 생성한다.
T3 시점에 가변지연회로(120)는 T2 시점의 분주클럭(DCLK)을 지연하여 지연신호(DLY)를 생성한다. 가변지연회로(120)는 지연조절신호(DLY_CTR)에 의해 조절되는 지연량으로 T2 시점부터 제2 지연시간(tD2)이 경과되는 T3 시점에 발생하는 펄스를 포함하는 지연신호(DLY)를 생성한다.
T4 시점에 DLL클럭생성회로(150)는 T3 시점의 지연신호(DLY)를 지연하여 DLL클럭(DLL_CLK)을 생성한다. DLL클럭생성회로(150)는 T3 시점부터 제3 지연시간(tD3)이 경과되는 T4 시점에 발생하는 펄스를 포함하는 DLL클럭(DLL_CLK)을 생성한다.
T5 시점에 리플리카지연회로(130)는 지연신호(DLY)를 설정지연량으로 지연하여 피드백클럭(FCLK)을 생성한다. 리플리카지연회로(130)는 T3 시점의 지연신호(DLY)를 설정지연량으로 지연하여 피드백클럭(FCLK)을 생성한다.
지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상이 반도체장치(20)의 내부동작에 맞도록 생성되는 경우 디스에이블되는 지연조절신호(DLY_CTR)를 생성한다. 지연조절신호생성회로(140)는 피드백클럭(FCLK)의 위상이 반도체장치(20)의 내부동작에 맞지 않는 경우 인에이블되는 지연조절신호(DLY_CTR)를 생성한다.
이와 같은 본 발명의 일 실시예에 따른 DLL회로(100)는 반도체장치(20)의 내부동작에 맞도록 클럭(CLK)의 위상을 조절하여 DLL클럭(DLL_CLK)을 생성할 수 있다. DLL회로(100)는 클럭(CLK)의 주파수를 분주 하여 DLL클럭(DLL_CLK)을 생성할 수 있다. DLL회로(100)는 클럭(CLK)의 주파수 보다 1/2 배 주파수를 갖는 DLL클럭(DLL_CLK)을 생성할 수 있다.
도 5는 입출력제어회로(200)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 5에 도시된 바와 같이, 입출력제어회로(200)는 커맨드제어회로(210), 내부지연회로(220), 스트로브신호입력회로(230), 지연량보상회로(240) 및 위상조절회로(250)를 포함할 수 있다.
커맨드제어회로(210)는 DLL클럭(DLL_CLK)에 동기 되어 커맨드(CMD)를 지연하여 데이터입력제어신호(DINEN)를 생성할 수 있다. 커맨드제어회로(210)는 DLL클럭(DLL_CLK)에 동기 되어 커맨드(CMD)를 제1 지연량으로 지연하여 데이터입력제어신호(DINEN)를 생성할 수 있다. 제1 지연량은 커맨드(CMD)가 입력되는 제1 경로의 지연량으로 설정될 수 있다. 제1 경로는 커맨드(CMD)가 입력되는 커맨드제어회로(210)로 설정될 수 있다.
내부지연회로(220)는 DLL클럭(DLL_CLK)을 지연하여 입력지연클럭(IDLL)을 생성할 수 있다. 내부지연회로(220)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
스트로브신호입력회로(230)는 입력지연클럭(IDLL)에 동기 되어 스트로브신호(DQS)를 입력 받아 전달스트로브신호(TDQS)를 생성할 수 있다. 스트로브신호입력회로(230)는 입력지연클럭(IDLL)에 동기 되어 스트로브신호(DQS)를 제2 지연량으로 지연하여 전달스트로브신호(TDQS)를 생성할 수 있다. 제2 지연량은 스트로브신호(DQS)가 입력되는 제2 경로의 지연량으로 설정될 수 있다. 제2 경로는 스트로브신호(DQS)가 입력되는 스트로브신호입력회로(230)로 설정될 수 있다.
지연량보상회로(240)는 데이터입력제어신호(DINEN)를 제3 지연량으로 지연하여 라이트지연신호(WTD)를 생성할 수 있다. 제3 지연량은 제2 지연량보다 큰 지연량으로 설정될 수 있다.
위상조절회로(250)는 라이트지연신호(WTD)에 동기 되어 전달스트로브신호(TDQS)의 위상을 조절하여 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)를 생성할 수 있다. 위상조절회로(250)는 라이트지연신호(WTD)에 동기 되어 전달스트로브신호(TDQS)를 시프팅하여 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)를 생성할 수 있다. 제1 내부스트로브신호(IDQS1), 제2 내부스트로브신호(IDQS2), 제3 내부스트로브신호(IDQS3) 및 제4 내부스트로브신호(IDQS4)들 각각의 위상차는 90°로 설정될 수 있다. 위상차 90°는 전달스트로브신호(TDQS)의 1/4 주기로 설정될 수 있다.
도 6은 커맨드제어회로(210)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 6에 도시된 바와 같이, 커맨드제어회로(210)는 구동신호생성회로(211) 및 리피터(212)를 포함할 수 있다.
구동신호생성회로(211)는 DLL클럭(DLL_CLK)에 동기 되어 커맨드(CMD)로부터 구동신호(DRV)를 생성할 수 있다. 구동신호생성회로(211)는 DLL클럭(DLL_CLK)의 에지에 동기 되어 커맨드(CMD)를 래치할 수 있다. 구동신호생성회로(211)는 DLL클럭(DLL_CLK)의 에지에 동기 되어 래치된 커맨드(CMD)를 구동신호(DRV)로 출력할 수 있다.
리피터(212)는 구동신호(DRV)를 버퍼링하여 데이터입력제어신호(DINEN)를 생성할 수 있다. 리피터(212)는 제1 지연량(A)으로 구동신호(DRV)를 지연하여 데이터입력제어신호(DINEN)를 생성할 수 있다. 제1 지연량(A)은 후술하는 도 9를 통해 구체적으로 설명하도록 한다.
도 7은 스트로브신호입력회로(230)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 7에 도시된 바와 같이, 스트로브신호입력회로(230)는 입력제어회로(231) 및 리시버(232)를 포함할 수 있다.
입력제어회로(231)는 입력지연클럭(IDLL)에 동기 되어 스트로브신호(DQS)를 지연하여 입력스트로브신호(DDQS)를 생성할 수 있다. 입력제어회로(231)는 입력지연클럭(IDLL)의 에지에 동기 되어 스트로브신호(DQS)를 입력 받을 수 있다. 입력제어회로(231)는 입력지연클럭(IDLL)의 에지에 동기 되어 입력된 스트로브신호(DQS)를 입력스트로브신호(DDQS)로 출력할 수 있다.
리시버(232)는 입력스트로브신호(DDQS)를 버퍼링하여 전달스트로브신호(TDQS)를 생성할 수 있다. 리시버(232)는 입력스트로브신호(DDQS)를 지연하여 전달스트로브신호(TDQS)를 생성할 수 있다.
한편, 입력제어회로(231)와 리시버(232)의 지연량은 제2 지연량(B)으로 설정될 수 있다. 제2 지연량(B)은 후술하는 도 9를 통해 구체적으로 설명하도록 한다.
도 8은 지연량보상회로(240)의 일 실시예에 따른 구성을 도시한 회로도이다. 도 8에 도시된 바와 같이, 지연량보상회로(240)는 다수의 인버터들(IV21,IV21,IV23,IV24)이 직렬 연결되는 인버터체인으로 구현될 수 있다.
지연량보상회로(240)는 데이터입력제어신호(DINEN)를 제3 지연량(X)으로 지연하여 라이트지연신호(WTD)를 생성할 수 있다. 제3 지연량(X)은 제2 지연량(B)보다 큰 지연량으로 설정될 수 있다. 제3 지연량(X)을 설정하기 위한 인버터들의 수는 실시예에 따라 다양하게 설정될 수 있다.
도 9를 참고하여 본 발명의 일 실시예에 따른 시스템의 위상매칭동작을 설명하면 다음과 같다.
T11 시점에 컨트롤러(10)는 라이트동작을 수행하기 위한 클럭(CLK), 커맨드(CMD) 및 데이터(DATA<1:N>)를 반도체장치(20)로 출력한다.
T12 시점에 DLL회로(100)는 T11 시점의 클럭(CLK)의 주파수를 분주하여 DLL클럭(DLL_CLK)을 생성한다. DLL회로(100)는 클럭(CLK)의 주파수보다 1/2 배의 주파수를 갖는 DLL클럭(DLL_CLK)을 생성한다.
T13 시점에 구동신호생성회로(211)는 DLL클럭(DLL_CLK)에 동기 되어 T11 시점에 입력된 커맨드(CMD)로부터 구동신호(DRV)를 생성한다.
T14 시점에 리피터(212)는 T13 시점에 생성된 구동신호(DRV)를 버퍼링하여 데이터입력제어신호(DINEN)를 생성한다. 리피터(212)는 제1 지연량(A)으로 T13 시점에 생성된 구동신호(DRV)를 지연하여 데이터입력제어신호(DINEN)를 생성한다. 제1 지연량(A)은 T13 시점부터 T14 시점까지로 설정된다.
T15 시점에 컨트롤러(10)는 라이트동작을 수행하기 위한 스트로브신호(DQS)를 반도체장치(20)로 출력한다.
T16 시점에 스트로브신호입력회로(230)는 T15 시점에 입력된 스트로브신호(DQS)를 지연하여 전달스트로브신호(TDQS)를 생성한다. 스트로브신호입력회로(230)는 제2 지연량(B)으로 T15 시점에 입력된 스트로브신호(DQS)를 지연하여 전달스트로브신호(TDQS)를 생성한다. 제2 지연량(B)은 T15 시점부터 T16 시점까지로 설정된다.
지연량보상회로(240)는 T14 시점에 생성된 데이터입력제어신호(DINEN)를 지연하여 라이트지연신호(WTD)를 생성한다. 지연량보상회로(240)는 제3 지연량(X)으로 T14 시점에 생성된 데이터입력제어신호(DINEN)를 지연하여 라이트지연신호(WTD)를 생성한다.
이와 같은 본 발명의 일 실시예에 따른 위상매칭동작을 수행하기 위한 시스템은 DLL클럭을 사용하여 클럭에 동기 되는 커맨드가 입력되는 제1 경로 및 스트로브신호가 입력되는 제2 경로만큼 지연량을 보상하여 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭할 수 있다.
도 10을 참고하여 본 발명의 일 실시예에 따른 시스템의 데이터입출력동작을 설명하되, 라이트동작을 예를 들어 설명하면 다음과 같다.
T21 시점에 스트로브신호입력회로(230)는 입력된 스트로브신호(DQS)를 지연하여 전달스트로브신호(TDQS)를 생성한다.
지연량보상회로(240)는 데이터입력제어신호(DINEN)를 지연하여 라이트지연신호(WTD)를 생성한다. 전달스트로브신호(TDQS)와 라이트지연신호(WTD)를 생성하기 위한 동작은 도 9에 설명하였으므로 구체적인 설명은 생략한다.
위상조절회로(250)는 라이트지연신호(WTD)에 동기 되어 전달스트로브신호(TDQS)의 위상을 조절하여 제1 내부스트로브신호(IDQS1)를 생성한다.
데이터입출력회로(300)는 제1 내부스트로브신호(IDQS1)에 동기 되어 제1 데이터(DATA<1>)로부터 제1 내부데이터(ID<1>)를 생성한다.
코어회로(400)는 제1 내부데이터(ID<1>)를 저장한다.
T22 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제2 내부스트로브신호(IDQS2)를 생성한다.
데이터입출력회로(300)는 제2 내부스트로브신호(IDQS2)에 동기 되어 제2 데이터(DATA<2>)로부터 제2 내부데이터(ID<2>)를 생성한다.
코어회로(400)는 제2 내부데이터(ID<2>)를 저장한다.
T23 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제3 내부스트로브신호(IDQS3)를 생성한다.
데이터입출력회로(300)는 제3 내부스트로브신호(IDQS3)에 동기 되어 제3 데이터(DATA<3>)로부터 제3 내부데이터(ID<3>)를 생성한다.
코어회로(400)는 제3 내부데이터(ID<3>)를 저장한다.
T24 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제4 내부스트로브신호(IDQS4)를 생성한다.
데이터입출력회로(300)는 제4 내부스트로브신호(IDQS4)에 동기 되어 제4 데이터(DATA<4>)로부터 제4 내부데이터(ID<4>)를 생성한다.
코어회로(400)는 제4 내부데이터(ID<4>)를 저장한다.
T25 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제1 내부스트로브신호(IDQS1)를 생성한다.
데이터입출력회로(300)는 제1 내부스트로브신호(IDQS1)에 동기 되어 제5 데이터(DATA<5>)로부터 제5 내부데이터(ID<5>)를 생성한다.
코어회로(400)는 제5 내부데이터(ID<5>)를 저장한다.
T26 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제2 내부스트로브신호(IDQS2)를 생성한다.
데이터입출력회로(300)는 제2 내부스트로브신호(IDQS2)에 동기 되어 제6 데이터(DATA<6>)로부터 제6 내부데이터(ID<6>)를 생성한다.
코어회로(400)는 제6 내부데이터(ID<6>)를 저장한다.
T27 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제3 내부스트로브신호(IDQS3)를 생성한다.
데이터입출력회로(300)는 제3 내부스트로브신호(IDQS3)에 동기 되어 제7 데이터(DATA<7>)로부터 제7 내부데이터(ID<7>)를 생성한다.
코어회로(400)는 제7 내부데이터(ID<7>)를 저장한다.
T28 시점에 위상조절회로(250)는 전달스트로브신호(TDQS)의 위상을 조절하여 제4 내부스트로브신호(IDQS4)를 생성한다.
데이터입출력회로(300)는 제4 내부스트로브신호(IDQS4)에 동기 되어 제8 데이터(DATA<8>)로부터 제8 내부데이터(ID<8>)를 생성한다.
코어회로(400)는 제8 내부데이터(ID<8>)를 저장한다.
코어회로(400)는 T21 시점부터 T28 시점까지 순차적으로 제1 내지 제8 내부데이터(ID<1:8>)를 저장하도록 구현되어 있지만 제1 내지 제8 내부데이터(ID<1:8>)가 모두 생성된 이후 제1 내지 제8 내부데이터(ID<1:8>)를 한 번에 저장하도록 구현될 수 있다.
이후, 라이트동작은 앞서 설명한 동작과 동일하므로 구체적인 설명은 생략한다.
이와 같은 본 발명의 일 실시예에 따른 위상매칭동작을 수행하기 위한 시스템은 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭하여 데이터입출력동작을 수행하므로 데이터입출력동작 오류를 방지할 수 있다.
도 11은 본 발명의 일 실시예에 따른 전자시스템(1000)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 11에 도시된 바와 같이, 전자시스템(1000)은 호스트(1100) 및 반도체시스템(1200)을 포함할 수 있다.
호스트(1100) 및 반도체시스템(1200)은 인터페이스 프로토콜을 사용하여 상호 신호들을 전송할 수 있다. 호스트(1100) 및 반도체시스템(1200) 사이에 사용되는 인터페이스 프로토콜에는 MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI), USB(Universal Serial Bus) 등이 있다.
반도체시스템(1200)은 컨트롤러(1300)와 반도체장치들(1400(K:1))을 포함할 수 있다. 컨트롤러(1300)는 반도체장치들(1400(K:1))이 라이트동작 시 위상매칭동작을 수행하도록 반도체장치들(1400(K:1))을 제어할 수 있다. 컨트롤러(1300)는 반도체장치들(1400(K:1))이 라이트동작 시 데이터입출력동작을 수행하도록 반도체장치들(1400(K:1))을 제어할 수 있다. 반도체장치들(1400(K:1)) 각각은 라이트동작 시 DLL클럭을 사용하여 클럭에 동기 되는 커맨드가 입력되는 제1 경로 및 스트로브신호가 입력되는 제2 경로만큼 지연량을 보상하여 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭할 수 있다. 또한, 반도체장치들(1400(K:1)) 각각은 클럭에 동기 된 커맨드와 스트로브신호간의 위상차를 매칭하여 데이터입출력동작을 수행하므로 데이터입출력동작 오류를 방지할 수 있다.
컨트롤러(1300)는 각각은 도 1에 도시된 컨트롤러(10)로 구현될 수 있다. 반도체장치들(1400(K:1)) 각각은 도 1에 도시된 반도체장치(20)로 구현될 수 있다. 실시예에 따라서 반도체장치(20)는 DRAM(dynamic random access memory), PRAM(Phase change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 및 FRAM(Ferroelectric Random Access Memory) 중 하나로 구현될 수 있다.
1. 시스템 10. 컨트롤러
20. 반도체장치 100. DLL회로
110. 분주클럭생성회로 120. 가변지연회로
130. 리플리카지연회로 140. 지연조절신호생성회로
150. DLL클럭생성회로 200. 입출력제어회로
210. 커맨드제어회로 211. 구동신호생성회로
212. 리피터 220. 내부지연회로
230. 내부스트로브신호생성회로 231. 입력제어회로
232. 리시버 240. 지연량보정회로
250. 위상조절회로 300. 데이터입출력회로
400. 코어회로

Claims (20)

  1. 클럭, 커맨드 및 스트로브신호를 출력하고, 데이터를 입출력하는 컨트롤러; 및
    상기 클럭에 의해 상기 커맨드와 상기 스트로브신호 간의 위상차를 매칭하여 내부스트로브신호를 생성하고, 상기 내부스트로브신호에 동기 되어 상기 데이터를 입출력하는 반도체장치를 포함하되, 상기 커맨드가 입력되는 제1 경로와 상기 스트로브신호가 입력되는 제2 경로의 지연량을 보상하여 상기 스트로브신호로부터 상기 내부스트로브신호를 생성하는 위상매칭동작을 수행하기 위한 시스템.
  2. 제 1 항에 있어서, 상기 내부스트로브신호는 상기 스트로브신호의 주파수가 분주되어 생성되는 위상매칭동작을 수행하기 위한 시스템.
  3. 제 1 항에 있어서, 상기 반도체장치는
    상기 클럭의 위상을 조절하여 DLL클럭을 생성하는 DLL회로; 및
    상기 DLL클럭에 의해 상기 제1 경로와 상기 제2 경로의 지연량을 보상하여 상기 스트로브신호로부터 상기 내부스트로브신호를 생성하는 입출력제어회로;
    라이트동작 시 상기 내부스트로브신호에 동기 되어 상기 데이터로부터 내부데이터를 생성하거나, 리드동작 시 상기 내부스트로브신호에 동기 되어 상기 내부데이터로부터 상기 데이터를 생성하는 데이터입출력회로; 및
    상기 라이트동작 시 상기 내부데이터를 저장하고, 상기 리드동작 시 내부에 저장된 상기 내부데이터를 출력하는 코어회로를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  4. 제 3 항에 있어서, 상기 DLL회로는
    상기 클럭의 주파수를 분주하여 분주클럭을 생성하는 분주클럭생성회로;
    지연조절신호에 의해 조절되는 지연량으로 상기 분주클럭을 지연하여 지연신호를 생성하는 가변지연회로;
    상기 지연신호를 설정지연량으로 지연하여 피드백클럭을 생성하는 리플리카지연회로;
    상기 피드백클럭의 위상과 상기 클럭의 위상을 비교하여 상기 지연조절신호를 생성하는 지연조절신호생성회로; 및
    상기 지연신호를 지연하여 상기 DLL클럭을 생성하는 DLL클럭생성회로를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  5. 제 3 항에 있어서, 상기 입출력제어회로는
    상기 DLL클럭에 동기 되어 상기 커맨드를 제1 지연량으로 지연하여 데이터입력제어신호를 생성하는 커맨드제어회로;
    상기 DLL클럭을 지연하여 입력지연클럭을 생성하는 내부지연회로;
    상기 입력지연클럭에 동기 되어 상기 스트로브신호를 제2 지연량으로 지연하여 전달스트로브신호를 생성하는 스트로브신호입력회로;
    상기 데이터입력제어신호를 제3 지연량으로 지연하여 라이트지연신호를 생성하는 지연량보상회로; 및
    상기 라이트지연신호에 동기 되어 상기 전달스트로브신호의 위상을 조절하여 상기 내부스트로브신호를 생성하는 위상조절회로를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  6. 제 5 항에 있어서, 상기 커맨드제어회로는 상기 제1 경로로 설정되고, 상기 스트로브신호입력회로는 상기 제2 경로로 설정되는 위상매칭동작을 수행하기 위한 시스템.
  7. 제 5 항에 있어서, 상기 지연량보상회로의 제3 지연량은 상기 제2 지연량보다 큰 지연량으로 설정되는 위상매칭동작을 수행하기 위한 시스템.
  8. 제 5 항에 있어서, 상기 커맨드제어회로는
    상기 DLL클럭에 동기 되어 상기 커맨드로부터 구동신호를 생성하는 구동신호생성회로; 및
    상기 제1 지연량으로 상기 구동신호를 지연하여 데이터입력제어신호를 생성하는 리피터를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  9. 제 5 항에 있어서, 상기 스트로브신호입력회로는
    상기 입력지연클럭에 동기 되어 상기 스트로브신호를 지연하여 입력스트로브신호를 생성하는 입력제어회로; 및
    상기 입력스트로브신호를 지연하여 상기 전달스트로브신호를 생성하는 리시버를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  10. 제 9 항에 있어서, 상기 입력제어회로와 상기 리시버의 지연량의 합은 상기 제2 지연량으로 설정되는 위상매칭동작을 수행하기 위한 시스템.
  11. 클럭의 위상을 조절하여 DLL클럭을 생성하는 DLL회로; 및
    상기 DLL클럭에 의해 커맨드와 스트로브신호 간의 위상차를 매칭하여 제1 내지 제4 내부스트로브신호를 생성하는 입출력제어회로를 포함하되, 상기 커맨드가 입력되는 제1 경로와 상기 스트로브신호가 입력되는 제2 경로의 지연량을 보상하여 상기 스트로브신호로부터 상기 제1 내지 제4 내부스트로브신호를 생성하는 위상매칭동작을 수행하기 위한 시스템.
  12. 제 11 항에 있어서, 상기 제1 내지 제4 내부스트로브신호는 상기 스트로브신호의 위상을 분주하여 생성되는 위상매칭동작을 수행하기 위한 시스템.
  13. 제 11 항에 있어서, 상기 제1 내지 제4 내부스트로브신호는 각각 서로 상이한 위상을 갖는 위상매칭동작을 수행하기 위한 시스템.
  14. 제 11 항에 있어서, 상기 DLL회로는
    상기 클럭의 주파수를 분주하여 분주클럭을 생성하는 분주클럭생성회로;
    지연조절신호에 의해 조절되는 지연량으로 상기 분주클럭을 지연하여 지연신호를 생성하는 가변지연회로;
    상기 지연신호를 설정지연량으로 지연하여 피드백클럭을 생성하는 리플리카지연회로;
    상기 피드백클럭의 위상과 상기 클럭의 위상을 비교하여 상기 지연조절신호를 생성하는 지연조절신호생성회로; 및
    상기 지연신호를 지연하여 상기 DLL클럭을 생성하는 DLL클럭생성회로를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  15. 제 11 항에 있어서, 상기 입출력제어회로는
    상기 DLL클럭에 동기 되어 상기 커맨드를 제1 지연량으로 지연하여 데이터입력제어신호를 생성하는 커맨드제어회로;
    상기 DLL클럭을 지연하여 입력지연클럭을 생성하는 내부지연회로;
    상기 입력지연클럭에 동기 되어 상기 스트로브신호를 제2 지연량으로 지연하여 전달스트로브신호를 생성하는 스트로브신호입력회로;
    상기 데이터입력제어신호를 제3 지연량으로 지연하여 라이트지연신호를 생성하는 지연량보상회로; 및
    상기 라이트지연신호에 동기 되어 상기 전달스트로브신호의 위상을 조절하여 상기 내부스트로브신호를 생성하는 위상조절회로를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  16. 제 15 항에 있어서, 상기 커맨드제어회로는 상기 제1 경로로 설정되고, 상기 스트로브신호입력회로는 상기 제2 경로로 설정되는 위상매칭동작을 수행하기 위한 시스템.
  17. 제 15 항에 있어서, 상기 지연량보상회로의 제3 지연량은 상기 제2 지연량보다 큰 지연량으로 설정되는 위상매칭동작을 수행하기 위한 시스템.
  18. 제 15 항에 있어서, 상기 커맨드제어회로는
    상기 상기 DLL클럭에 동기 되어 상기 커맨드로부터 구동신호를 생성하는 구동신호생성회로; 및
    상기 제1 지연량으로 상기 구동신호를 지연하여 데이터입력제어신호를 생성하는 리피터를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  19. 제 15 항에 있어서, 상기 스트로브신호입력회로는
    상기 입력지연클럭에 동기 되어 상기 스트로브신호를 지연하여 입력스트로브신호를 생성하는 입력제어회로; 및
    상기 입력스트로브신호를 지연하여 상기 전달스트로브신호를 생성하는 리시버를 포함하는 위상매칭동작을 수행하기 위한 시스템.
  20. 제 19 항에 있어서, 상기 입력제어회로와 상기 리시버의 지연량의 합은 상기 제2 지연량으로 설정되는 위상매칭동작을 수행하기 위한 시스템.
KR1020200047012A 2020-04-17 2020-04-17 위상매칭동작을 수행하기 위한 시스템 KR102674592B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200047012A KR102674592B1 (ko) 2020-04-17 위상매칭동작을 수행하기 위한 시스템
US16/932,077 US11152044B1 (en) 2020-04-17 2020-07-17 System for performing phase matching operation
CN202010757757.0A CN113539314A (zh) 2020-04-17 2020-07-31 执行相位匹配操作的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200047012A KR102674592B1 (ko) 2020-04-17 위상매칭동작을 수행하기 위한 시스템

Publications (2)

Publication Number Publication Date
KR20210128834A true KR20210128834A (ko) 2021-10-27
KR102674592B1 KR102674592B1 (ko) 2024-06-12

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170107764A (ko) * 2016-03-16 2017-09-26 에스케이하이닉스 주식회사 반도체 시스템 및 그의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170107764A (ko) * 2016-03-16 2017-09-26 에스케이하이닉스 주식회사 반도체 시스템 및 그의 동작 방법

Also Published As

Publication number Publication date
CN113539314A (zh) 2021-10-22
US11152044B1 (en) 2021-10-19
US20210327478A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US10290336B2 (en) Methods and apparatuses including command delay adjustment circuit
US7716443B2 (en) Apparatus and method for controlling memory interface
KR100832007B1 (ko) 반도체 메모리 소자와 그의 구동 방법
US8208321B2 (en) Apparatus and method for data strobe and timing variation detection of an SDRAM interface
US7542371B2 (en) Memory controller and memory system
US9601170B1 (en) Apparatuses and methods for adjusting a delay of a command signal path
US11232820B2 (en) Semiconductor devices performing a write leveling training operation and semiconductor systems including the semiconductor devices
US8514639B2 (en) Semiconductor memory device and method for operating the same
KR20090036414A (ko) 반도체 메모리 장치
KR20140026179A (ko) 반도체 장치의 도메인 크로싱 회로
US20090039941A1 (en) Method and circuit for generating memory clock signal
KR20210141119A (ko) 반도체장치 및 반도체시스템
US20150146477A1 (en) Semiconductor device
US11462252B2 (en) Controller and semiconductor system including a controller
KR20160057728A (ko) 지연 고정 루프 회로 및 그 동작방법
KR20210148777A (ko) 리드동작 및 모드레지스터리드동작을 수행하기 위한 전자장치
US11152044B1 (en) System for performing phase matching operation
KR100507876B1 (ko) 로우 레이턴시 리드를 위한 데이터 스토로브 신호제어부를 포함하는 동기식 메모리장치
KR102674592B1 (ko) 위상매칭동작을 수행하기 위한 시스템
KR20210079121A (ko) 반도체장치 및 반도체시스템
US9159389B2 (en) Semiconductor memory apparatus
US8593892B2 (en) Semiconductor device and system
KR20210141120A (ko) 위상조절동작을 수행하기 위한 시스템
KR100816718B1 (ko) 동기식 반도체 메모리 소자
US20240185902A1 (en) Semiconductor system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right