KR20210118080A

KR20210118080A - 익스팬드 방법 및 반도체 장치의 제조 방법

Info

Publication number: KR20210118080A
Application number: KR1020217022596A
Authority: KR
Inventors: 게이시 후세; 요우이치 이나오; 다다토모 야마다
Original assignee: 린텍 가부시키가이샤
Priority date: 2019-01-31
Filing date: 2020-01-29
Publication date: 2021-09-29
Also published as: TW202036741A; JPWO2020158770A1; CN113366079A; WO2020158770A1

Abstract

제 1 웨이퍼면과 제 2 웨이퍼면을 갖는 웨이퍼의 제 2 웨이퍼면에, 제 1 점착제층 (12) 과 제 1 기재 (11) 를 갖는 제 1 점착 시트 (10) 가 첩착되고, 깊이 50 ㎛ 의 절입을 형성한 제 1 기재 (11) 의 인장 신도가 300 ％ 이상이고, 제 1 웨이퍼면측으로부터 절입을 형성하여, 웨이퍼를 복수의 칩 (CP) 으로 개편화하고, 추가로 제 1 점착 시트 (10) 의 제 1 점착제층 (12) 을 절단하고, 제 1 점착 시트 (10) 를 신장시켜, 복수의 칩의 간격 (CP) 을 넓히는, 익스팬드 방법.

Description

익스팬드 방법 및 반도체 장치의 제조 방법

본 발명은, 익스팬드 방법 및 반도체 장치의 제조 방법에 관한 것이다.

최근, 전자 기기의 소형화, 경량화, 및 고기능화가 진행되고 있다. 전자 기기에 탑재되는 반도체 장치에도, 소형화, 박형화, 및 고밀도화가 요구되고 있다. 반도체 칩은, 그 사이즈에 가까운 패키지에 실장되는 경우가 있다. 이와 같은 패키지는, 칩 스케일 패키지 (Chip Scale Package ; CSP) 라고 칭해지는 경우도 있다. CSP 중 하나로서, 웨이퍼 레벨 패키지 (Wafer Level Package ; WLP) 를 들 수 있다. WLP 에 있어서는, 다이싱에 의해 개편화하기 전에, 웨이퍼에 외부 전극 등을 형성하고, 최종적으로는 웨이퍼를 다이싱하여, 개편화한다. WLP 로는, 팬 인 (Fan-In) 형과 팬 아웃 (Fan-Out) 형을 들 수 있다. 팬 아웃형의 WLP (이하,「FO-WLP」로 약기하는 경우가 있다) 에 있어서는, 반도체 칩을, 칩 사이즈보다 큰 영역이 되도록 봉지 부재로 덮어 반도체 칩 봉지체를 형성하고, 재배선층이나 외부 전극을, 반도체 칩의 회로면 뿐만 아니라 봉지 부재의 표면 영역에 있어서도 형성한다.

예를 들어, 특허문헌 1 에는, 반도체 웨이퍼로부터 개편화된 복수의 반도체 칩에 대해, 그 회로 형성면을 남기고, 몰드 부재를 사용하여 주위를 둘러싸서 확장 웨이퍼를 형성하고, 반도체 칩 외의 영역에 재배선 패턴을 연장시켜 형성하는 반도체 패키지의 제조 방법이 기재되어 있다. 특허문헌 1 에 기재된 제조 방법에 있어서, 개편화된 복수의 반도체 칩을 몰드 부재로 둘러싸기 전에, 익스팬드용의 웨이퍼 마운트 테이프로 바꿔 붙이고, 웨이퍼 마운트 테이프를 전연 (展延) 하여 복수의 반도체 칩 사이의 거리를 확대시키고 있다.

또, 특허문헌 2 에는, 제 2 기재층과, 제 1 기재층과, 제 1 점착제층을 이 순서로 구비하고, 제 2 기재층의 파단 신도가 400 ％ 이상인 점착 시트가 기재되어 있다. 특허문헌 2 에 기재된 반도체 장치의 제조 방법은, 이 점착 시트의 제 1 점착제층에 반도체 웨이퍼를 첩착하는 공정과, 반도체 웨이퍼를 다이싱에 의해 개편화하여, 복수의 반도체 칩을 형성하는 공정과, 점착 시트를 잡아늘여, 반도체 칩 끼리의 간격을 넓히는 공정을 구비한다.

국제공개 제2010/058646호 일본 공개특허공보 2017-076748호

특허문헌 1 에 기재된 제조 방법에서는, 반도체 웨이퍼를 개편화할 때에 사용하는 테이프와, 반도체 칩 사이의 거리를 확대시키기 위해 테이프를 익스팬드할 때에 사용하는 테이프가 상이하기 때문에, 테이프를 바꿔 붙일 필요가 있다.

특허문헌 2 에 기재된 반도체 장치의 제조 방법에서는, 반도체 웨이퍼를 개편화할 때에 사용하는 점착 시트와, 반도체 칩 사이의 거리를 확대시킬 때에 사용하는 점착 시트가 동일하다. 그러나, 특허문헌 2 에서 사용하는 점착 시트는, 제 2 기재층과 제 1 기재층과 제 1 점착제층을 적층시킨 시트 구성이기 때문에, 보다 간략한 테이프 구성으로 다이싱 및 익스팬드 가능한 방법에 대한 요망이 있다. 또, 특허문헌 2 에 기재된 프로세스에서는, 다이싱시의 다이싱 브레이드가 제 2 기재층에 도달하지 않도록, 다이싱 브레이드의 절입 깊이를 신중하게 제어할 필요가 있다. 그 때문에, 보다 간략화한 익스팬드 방법에 대한 요망도 있다.

본 발명의 목적은, 종래에 비해 테이프 구성 및 프로세스를 간략화한 익스팬드 방법을 제공하는 것, 그리고 당해 익스팬드 방법을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.

본 발명의 일 양태에 의하면, 제 1 웨이퍼면과 상기 제 1 웨이퍼면의 반대측의 제 2 웨이퍼면을 갖는 웨이퍼의 상기 제 2 웨이퍼면에, 제 1 점착제층과 제 1 기재를 갖는 제 1 점착 시트가 첩착되고, 깊이 50 ㎛ 의 절입을 형성한 상기 제 1 기재의 인장 신도가 300 ％ 이상이고, 상기 제 1 웨이퍼면측으로부터 절입을 형성하여, 상기 웨이퍼를 복수의 칩으로 개편화하고, 추가로 상기 제 1 점착 시트의 상기 제 1 점착제층을 절단하고, 상기 제 1 점착 시트를 신장시켜, 상기 복수의 칩의 간격을 넓히는, 익스팬드 방법이 제공된다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 절입은, 상기 제 1 웨이퍼면측으로부터 상기 제 1 기재에 도달할 때까지의 깊이로 형성하는 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 기재의 두께가 T1 이고, 상기 제 1 기재에 형성된 상기 절입의 깊이 T2 가 0.2 × T1 이하인 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 기재는, 열가소성 엘라스토머를 함유하는 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 기재는, 우레탄계 엘라스토머를 함유하는 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 점착제층은, 에너지선 경화성 수지를 함유하는 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 점착 시트를 신장시켜, 상기 복수의 칩의 간격을 넓힌 후, 상기 제 1 점착제층에 에너지선을 조사하여 상기 제 1 점착제층을 경화시키는 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 점착 시트는, 익스팬드 시트인 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 웨이퍼는, 반도체 웨이퍼인 것이 바람직하다.

본 발명의 일 양태에 관련된 익스팬드 방법에 있어서, 상기 제 1 웨이퍼면은, 회로를 갖는 것이 바람직하다.

본 발명의 일 양태에 의하면, 전술한 본 발명의 일 양태에 관련된 익스팬드 방법을 포함하는 반도체 장치의 제조 방법이 제공된다.

본 발명의 일 양태에 의하면, 종래에 비해 테이프 구성 및 프로세스를 간략화한 익스팬드 방법을 제공할 수 있다. 본 발명의 다른 일 양태에 의하면, 당해 익스팬드 방법을 포함하는 반도체 장치의 제조 방법을 제공할 수 있다.

도 1a 는 제 1 실시형태에 관련된 제조 방법을 설명하는 단면도이다.
도 1b 는 제 1 실시형태에 관련된 제조 방법을 설명하는 단면도이다.
도 2 는, 제 1 실시형태에 관련된 제조 방법을 설명하는 일부 확대 단면도이다.
도 3a 는 제 1 실시형태에 관련된 제조 방법을 설명하는 단면도이다.
도 3b 는 제 1 실시형태에 관련된 제조 방법을 설명하는 단면도이다.
도 4a 는 제 1 실시형태에 관련된 제조 방법을 설명하는 단면도이다.
도 4b 는 제 1 실시형태에 관련된 제조 방법을 설명하는 단면도이다.
도 5 는, 실시예에서 사용한 2 축 연신 익스팬드 장치를 설명하는 평면도이다.
도 6 은, 칩 정렬성의 측정 방법을 설명하기 위한 개략도이다.

〔제 1 실시형태〕

이하, 본 실시형태에 관련된 익스팬드 방법 및 당해 익스팬드 방법을 포함하는 반도체 장치의 제조 방법에 대해 설명한다.

도 1 (도 1a 및 도 1b), 도 2, 도 3 (도 3a 및 도 3b) 및 도 4 (도 4a 및 도 4b) 는, 본 실시형태에 관련된 익스팬드 방법을 포함하는 반도체 장치의 제조 방법을 설명하는 단면 개략도이다.

본 실시형태에 관련된 익스팬드 방법은, 다음의 공정 (P1) ∼ (P3) 의 공정을 구비한다. (P1) 제 1 웨이퍼면 및 제 2 웨이퍼면을 갖는 웨이퍼의 제 2 웨이퍼면에 제 1 점착 시트를 첩부하는 공정. 제 1 점착 시트는, 제 1 점착제층과 제 1 기재를 갖는다.

(P2) 제 1 웨이퍼면측으로부터 절입을 형성하고, 웨이퍼 및 제 1 점착제층을 절단하여, 복수의 칩으로 개편화하는 공정. 제 1 웨이퍼면이 칩의 회로면이 되고, 제 2 웨이퍼면이 칩 이면이 된다. 절입을 제 1 점착제층까지 형성한다. 소정 깊이의 절입이면, 제 1 기재까지 도달해도 된다.

(P3) 제 1 점착 시트를 신장시켜, 복수의 칩의 간격을 넓히는 공정.

도 1a 는, 공정 (P1) 을 설명하기 위한 도면이다. 도 1a 에는, 제 1 점착 시트 (10) 가 첩착된 웨이퍼 (W) 가 기재되어 있다.

반도체 웨이퍼 (W) 는, 제 1 웨이퍼면으로서의 회로면 (W1) 과, 제 2 웨이퍼면으로서의 이면 (W3) 을 갖는다. 회로면 (W1) 에는, 회로 (W2) 가 형성되어 있다.

반도체 웨이퍼 (W) 는, 예를 들어, 실리콘 웨이퍼여도 되고, 갈륨·비소 등의 화합물 반도체 웨이퍼여도 된다. 반도체 웨이퍼 (W) 의 회로면 (W1) 에 회로 (W2) 를 형성하는 방법으로는, 범용되고 있는 방법을 들 수 있으며, 예를 들어, 에칭법 및 리프트 오프법 등을 들 수 있다.

반도체 웨이퍼 (W) 는, 제 1 점착 시트 (10) 상에 유지되어 있다. 본 실시형태에서는, 회로면 (W1) 이 노출된 상태에서 프로세스를 진행시키는 양태를 예로 들어 설명하지만, 그 밖의 양태의 예로는, 예를 들어, 회로면 (W1) 에 보호 시트 또는 보호막 등의 보호 부재가 첩착된 상태에서 프로세스를 진행시키는 양태를 들 수 있다.

제 1 점착 시트 (10) 는, 제 1 점착제층 (12) 과 제 1 기재 (11) 를 갖는다.

본 실시형태에 관련된 제 1 기재 (11) 는, 소정 깊이의 절입을 형성하여 인장 신도를 측정하였을 때에 300 ％ 이상이다. 구체적으로는, 깊이 50 ㎛ 의 절입을 형성한 제 1 기재 (11) 의 인장 신도가 300 ％ 이상인 것이 바람직하다. 당해 인장 신도가 300 ％ 이상이면, 다이싱 공정에서 제 1 기재 (11) 에 깊이 50 ㎛ 의 절입이 형성되어도, 다른 점착 시트로 바꿔 붙이지 않고 그대로 제 1 점착 시트 (10) 를 익스팬드하여, 제 1 점착 시트가 파단되지 않고 반도체 칩 (CP) 끼리의 간격을 확장시킬 수 있다. 깊이 50 ㎛ 의 절입을 형성한 제 1 기재 (11) 의 인장 신도는, 3000 ％ 이하인 것이 바람직하다.

예를 들어, 두께 60 ㎛ 의 제 1 기재에 대하여, 깊이 50 ㎛ 의 절입이 형성되어 있는 경우, 즉, 제 1 기재 (11) 의 두께 60 ㎛ 에 대하여, 약 83 ％ (50 ㎛/60 ㎛ ≒ 0.83) 의 깊이의 절입이 형성되어 있는 경우에도, 제 1 기재 (11) 가 상기 서술한 바와 같은 인장 신도를 갖고 있으면, 익스팬드해도 제 1 점착 시트는 파단되지 않는다. 절입의 깊이는, 제 1 기재 (11) 의 두께에 대하여, 85 ％ 이하인 것이 바람직하고, 70 ％ 이하인 것이 보다 바람직하고, 60 ％ 이하인 것이 더욱 바람직하다.

(인장 신도의 측정 방법)

기재를 15 ㎜ × 140 ㎜ 의 사이즈로 재단하여 시험편을 얻는다. 이 시험편에 대해, JIS K6732 : 2006 에 준거하여, 23 ℃ 에 있어서의 인장 신도를 측정한다. 구체적으로는, 상기 시험편을, 인장 시험기 (시마즈 제작소 제조, 제품명「오토 그래프 AG-IS 500N」) 로, 척 간 거리 100 ㎜ 로 설정한 후, 200 ㎜/min 의 속도로 인장 시험을 실시하여, 신도 (％) 를 측정한다.

제 1 기재 (11) 는, 제 1 기재 표면 (11a) 과, 제 1 기재 표면 (11a) 과는 반대측의 제 1 기재 이면 (11b) 을 갖는다 (도 2 참조). 제 1 점착제층 (12) 은, 제 1 기재 표면 (11a) 에 적층되어 있다.

제 1 점착 시트 (10) 에 관한 그 밖의 상세한 것은, 후술한다.

[백 그라인드 공정]

공정 (P1) 에서 준비하는 반도체 웨이퍼 (W) 는, 백 그라인드 공정을 거침으로써 얻어진 웨이퍼인 것이 바람직하다.

백 그라인드 공정에 있어서는, 반도체 웨이퍼 (W) 의 회로면 (W1) 과는 반대측의 면을, 웨이퍼가 소정의 두께가 될 때까지 연삭한다. 이면 (W3) 은, 반도체 웨이퍼 (W) 를 이면 연삭하여 형성한 면인 것이 바람직하다. 반도체 웨이퍼 (W) 를 연삭한 후에 노출되는 면을 이면 (W3) 으로 한다.

반도체 웨이퍼 (W) 를 연삭하는 방법으로는, 특별히 한정되지 않으며, 예를 들어, 그라인더 등을 사용한 공지된 방법을 들 수 있다. 반도체 웨이퍼 (W) 를 연삭할 때에는, 회로 (W2) 를 보호하기 위해, 백 그라인드 시트로 불리는 점착 시트를 회로면 (W1) 에 첩착하는 것이 바람직하다. 웨이퍼의 이면 연삭은, 반도체 웨이퍼 (W) 의 회로면 (W1) 측, 즉 백 그라인드 시트측을 척 테이블 등에 의해 고정시키고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다.

연삭 전의 반도체 웨이퍼 (W) 의 두께는, 특별히 한정되지 않으며, 통상적으로 500 ㎛ 이상, 1000 ㎛ 이하이다.

연삭 후의 반도체 웨이퍼 (W) 의 두께는, 특별히 한정되지 않으며, 통상적으로 20 ㎛ 이상, 500 ㎛ 이하이다.

[제 1 점착 시트의 첩착 공정]

공정 (P1) 에서 준비하는 반도체 웨이퍼 (W) 는, 백 그라인드 공정을 거치고, 추가로, 이면 (W3) 에 제 1 점착 시트 (10) 를 첩착하는 첩착 공정을 거쳐 얻어진 웨이퍼인 것이 바람직하다. 이 첩착 공정을 제 1 점착 시트의 첩착 공정이라고 칭하는 경우가 있다.

후술하는 바와 같이, 공정 (P2) 에 있어서, 반도체 웨이퍼 (W) 는, 다이싱에 의해 복수의 반도체 칩 (CP) 으로 개편화되고, 공정 (P3) 에 있어서, 익스팬드에 의해, 복수의 반도체 칩 (CP) 끼리의 간격이 확장된다. 본 실시형태에서는, 반도체 웨이퍼 (W) 를 다이싱할 때에 반도체 웨이퍼 (W) 를 유지하기 위해, 및 점착 시트를 익스팬드할 때에 반도체 칩 (CP) 을 유지하기 위해, 이면 (W3) 에 제 1 점착 시트 (10) 를 첩착한다.

[다이싱 공정]

도 1b 는, 공정 (P2) 를 설명하기 위한 도면이다. 공정 (P2) 를 다이싱 공정이라고 칭하는 경우가 있다. 도 1b 에는, 제 1 점착 시트 (10) 에 유지된 복수의 반도체 칩 (CP) 이 도시되어 있다. 다이싱에는, 다이싱 소 등의 절단 수단이 사용된다.

이면 (W3) 에 제 1 점착 시트 (10) 가 첩착된 상태의 반도체 웨이퍼 (W) 는, 다이싱에 의해 개편화되어, 복수의 반도체 칩 (CP) 이 형성된다. 제 1 웨이퍼면으로서의 회로면 (W1) 은, 칩의 회로면에 상당한다. 제 2 웨이퍼면으로서의 이면 (W3) 이 칩 이면에 상당한다.

본 실시형태에서는, 회로면 (W1) 측으로부터 절입을 형성하여, 반도체 웨이퍼 (W) 를 절단하고, 추가로 제 1 점착제층 (12) 을 절단한다. 다이싱시의 절단 깊이는, 반도체 웨이퍼 (W) 및 제 1 점착제층 (12) 을 개편화할 수 있는 깊이이면 특별히 한정되지 않는다. 본 실시형태에서는, 반도체 웨이퍼 (W) 및 제 1 점착제층 (12) 을 보다 확실하게 절단한다는 관점에서, 도 1b 에 나타내는 바와 같이 제 1 기재 (11) 까지 절입을 형성한 양태를 예로 들어 설명한다. 또한, 본 발명은 이와 같은 양태에 한정되지 않는다. 예를 들어, 다른 실시형태에 있어서는, 다이싱에 의해, 절입이 제 1 기재 (11) 에까지 도달하지 않도록 하면서, 또한 제 1 점착제층 (12) 을 절단하는 것도 바람직하다.

도 2 에는, 다이싱 공정에서 반도체 웨이퍼 (W) 및 제 1 점착제층 (12) 을 절단한 지점에 대해 일부 확대하여 나타내는 단면 개략도가 도시되어 있다.

본 실시형태에서는, 소정 깊이의 절입을 제 1 기재 (11) 에 형성하고 있다. 도 2 에 도시되어 있는 바와 같이, 다이싱 공정에 있어서 형성한 절입의 깊이 중, 제 1 기재 (11) 의 제 1 기재 표면 (11a) 측으로부터의 절입의 깊이를 T2 로 한다. 제 1 기재 (11) 의 두께를 T1 로 한다. 이 경우, 두께 T1 과 절입 깊이 T2 는, 이하의 (수학식 1) 의 관계를 만족하는 것이 바람직하다. T1 및 T2 의 단위는, ㎛ (마이크로미터) 이다.

T2 ≤ 0.2 × T1 … (수학식 1)

본 실시형태에서는, 다이싱 공정에 의해, 반도체 칩 (CP) 의 이면 (W3) 측에 있어서, 복수의 반도체 칩 (CP) 과 제 1 기재 (11) 사이에 개편화된 제 1 점착제층 (12) 이 개재된 적층 구조가 얻어진다.

[익스팬드 공정]

도 3a 는, 공정 (P3) 을 설명하기 위한 도면이다. 공정 (P3) 을 익스팬드 공정이라고 칭하는 경우가 있다. 도 3a 에는, 다이싱 공정 후, 제 1 점착 시트 (10) 를 신장시켜, 복수의 반도체 칩 (CP) 의 간격을 넓힌 상태가 도시되어 있다.

복수의 반도체 칩 (CP) 의 간격을 넓힐 때에는, 익스팬드 시트로 불리는 점착 시트에 의해 복수의 반도체 칩 (CP) 을 유지한 상태에서, 익스팬드 시트를 신장하는 것이 바람직하다. 본 실시형태에 있어서는, 제 1 점착 시트 (10) 가 익스팬드 시트인 것이 바람직하다.

본 실시형태에 관련된 익스팬드 공정에서는, 다이싱 공정에서 사용한 제 1 점착 시트 (10) 를 그대로 사용한다. 본 실시형태의 다이싱 공정에서는, 제 1 기재 (11) 에 소정 깊이의 절입이 형성되어 있지만, 제 1 기재는, 깊이 50 ㎛ 의 절입을 형성한 당해 제 1 기재 (11) 의 인장 신도가 300 ％ 이상이기 때문에, 익스팬드 공정을 실시해도 제 1 기재 (11) 가 파단되지 않는다.

익스팬드 공정에 있어서 제 1 점착 시트 (10) 를 잡아늘이는 방법은, 특별히 한정되지 않는다. 제 1 점착 시트 (10) 를 잡아늘이는 방법으로는, 예를 들어, 환상 혹은 원상의 익스팬더를 대고 눌러 제 1 점착 시트 (10) 를 잡아늘이는 방법, 및 파지 부재 등을 사용하여 제 1 점착 시트 (10) 의 외주부를 잡고 잡아늘이는 방법 등을 들 수 있다. 본 실시형태에서는, 복수의 반도체 칩 (CP) 의 간격 (D1) 은, 반도체 칩 (CP) 의 사이즈에 의존하기 때문에, 특별히 제한되지 않는다. 특히, 점착 시트의 편면에 첩착된 복수의 반도체 칩 (CP) 에 있어서의 이웃하는 반도체 칩 (CP) 의 상호의 간격 (D1) 은, 200 ㎛ 이상인 것이 바람직하다. 또한, 당해 반도체 칩 (CP) 의 상호의 간격의 상한은, 특별히 제한되지 않는다. 당해 반도체 칩 (CP) 의 상호의 간격의 상한은, 예를 들어, 6000 ㎛ 여도 된다.

[에너지선 조사 공정]

제 1 점착 시트 (10) 를 신장시켜, 복수의 반도체 칩 (CP) 의 간격을 넓힌 후, 제 1 점착제층 (12) 에 에너지선을 조사하여 제 1 점착제층 (12) 을 경화시키는 공정을 실시하는 것이 바람직하다. 이 공정을「에너지선 조사 공정」이라고 하는 경우가 있다.

제 1 점착제층 (12) 이 함유하는 에너지선 경화성 수지의 종류에 따라, 제 1 점착제층 (12) 에 조사하는 에너지선을 적절히 선택한다. 제 1 점착제층 (12) 이 자외선 경화성 수지를 함유하고, 자외선 경화성을 갖는 경우, 에너지선 조사 공정에 있어서는, 제 1 점착 시트 (10) 에 자외선을 조사한다. 익스팬드 공정 후에 제 1 점착제층 (12) 을 경화시킴으로써, 연신 후의 제 1 점착 시트 (10) 의 형상 유지성이 향상된다. 그 결과, 제 1 점착제층 (12) 에 첩착된 복수의 반도체 칩 (CP) 의 정렬성이 유지되기 쉽다.

에너지선 조사 공정을 실시하는 타이밍은, 익스팬드 공정 후로서, 후술하는 제 1 점착 시트의 박리 공정 전인 것이 바람직하다. 복수의 반도체 칩 (CP) 의 정렬성을 유지하기 쉽다는 관점에서, 에너지선 조사 공정은, 익스팬드 공정 후로서, 제 1 전사 공정 전에 실시하는 것이 바람직하다.

[제 1 전사 공정]

본 실시형태에 있어서는, 익스팬드 공정 후, 제 1 점착 시트 (10) 에 첩착되어 있던 복수의 반도체 칩 (CP) 을, 다른 점착 시트 (예를 들어, 제 2 점착 시트) 에 전사하는 공정 (이하「제 1 전사 공정」이라고 하는 경우가 있다) 을 실시해도 된다.

도 3b 에는, 제 1 점착 시트 (10) 에 첩착되어 있던 복수의 반도체 칩 (CP) 을, 제 2 점착 시트 (20) 에 전사하는 공정 (「제 1 전사 공정」이라고 하는 경우가 있다) 을 설명하는 도면이 도시되어 있다.

제 2 점착 시트 (20) 는, 복수의 반도체 칩 (CP) 을 유지할 수 있으면 특별히 한정되지 않는다. 제 2 점착 시트 (20) 는, 제 2 기재 (21) 와, 제 2 점착제층 (22) 을 갖는다. 제 2 점착 시트 (20) 상의 복수의 반도체 칩 (CP) 을 봉지하고자 하는 경우에는, 제 2 점착 시트 (20) 로서, 봉지 공정용의 점착 시트를 사용하는 것이 바람직하고, 내열성을 갖는 점착 시트를 사용하는 것이 보다 바람직하다. 또, 제 2 점착 시트 (20) 로서 내열성을 갖는 점착 시트를 사용하는 경우에는, 제 2 기재 (21) 및 제 2 점착제층 (22) 은, 각각 봉지 공정에서 부과되는 온도에 견딜 수 있는 내열성을 갖는 재료로 형성되어 있는 것이 바람직하다.

본 실시형태에 있어서 전사 공정을 실시하는 경우에는, 예를 들어, 익스팬드 공정 후, 복수의 반도체 칩 (CP) 의 회로면 (W1) 에 제 2 점착 시트 (20) 를 첩착하고, 그 후, 제 1 점착 시트 (10) 를 이면 (W3) 으로부터 박리하는 것이 바람직하다.

[제 1 점착 시트의 박리 공정]

도 4a 는, 제 1 점착 시트 (10) 를 이면 (W3) 으로부터 박리하는 공정을 설명하는 도면으로서, 이 공정을 제 1 점착 시트의 박리 공정이라고 칭하는 경우가 있다.

제 1 점착 시트의 박리 공정 후에도, 익스팬드 공정에 있어서 확장시킨 복수의 반도체 칩 (CP) 간의 간격 (D1) 이 유지되어 있는 것이 바람직하다.

제 1 점착 시트 (10) 를 이면 (W3) 으로부터 박리할 때, 이면 (W3) 에 대한 풀 잔존을 억제한다는 하나의 관점에서, 제 1 점착 시트 (10) 의 제 1 점착제층 (12) 은, 에너지선 경화성 수지를 함유하는 것이 바람직하다. 제 1 점착제층 (12) 이 에너지선 경화성 수지를 함유하고 있는 경우에는, 제 1 점착 시트 (10) 에 에너지선을 조사하여, 에너지선 경화성 수지를 경화시킨다. 에너지선 경화성 수지를 경화시키면, 제 1 점착제층 (12) 중의 점착 성분의 응집력이 높아져, 제 1 점착제층 (12) 과 반도체 칩 (CP) 의 이면 (W3) 사이의 점착력을 저하 또는 소실시킬 수 있다. 에너지선으로는, 예를 들어, 자외선 (UV) 이나 전자선 (EB) 등을 들 수 있고, 자외선이 바람직하다. 따라서, 에너지선 경화성 수지는, 자외선 경화형의 수지인 것이 바람직하다. 제 1 기재 (11) 는, 에너지선의 투과성을 갖는 것이 바람직하다.

제 2 점착 시트 (20) 는, 복수의 반도체 칩 (CP) 과 함께, 링 프레임에 첩착되어 있어도 된다. 이 경우, 제 2 점착 시트 (20) 의 제 2 점착제층 (22) 상에 링 프레임을 재치 (載置) 하고, 이것을 가볍게 가압하여 고정시킨다. 그 후, 링 프레임의 환형상의 내측에서 노출되는 제 2 점착제층 (22) 을 반도체 칩 (CP) 의 회로면 (W1) 에 대고 눌러, 복수의 반도체 칩 (CP) 을 제 2 점착 시트 (20) 에 고정시킨다.

[봉지 공정]

도 4b 에는, 봉지 부재 (300) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 공정 (이하「봉지 공정」이라고 하는 경우가 있다) 을 설명하는 도면이 도시되어 있다.

본 실시형태에 있어서, 봉지 공정은, 복수의 반도체 칩 (CP) 이 제 2 점착 시트 (20) 에 전사된 후에 실시된다.

봉지 공정에 있어서, 회로면 (W1) 이 제 2 점착 시트 (20) 에 보호된 상태에서, 복수의 반도체 칩 (CP) 을 봉지 부재 (300) 에 의해 덮음으로서 봉지체 (3) 가 형성된다. 복수의 반도체 칩 (CP) 의 사이에도 봉지 부재 (300) 가 충전되어 있다. 제 2 점착 시트 (20) 에 의해 회로면 (W1) 및 회로 (W2) 가 덮여져 있으므로, 봉지 부재 (300) 로 회로면 (W1) 이 덮이는 것을 방지할 수 있다.

봉지 공정에 의해, 소정 거리씩 이간된 복수의 반도체 칩 (CP) 이 봉지 부재 (300) 에 매립된 봉지체 (3) 가 얻어진다. 봉지 공정에 있어서는, 복수의 반도체 칩 (CP) 은, 익스팬드 공정을 실시 후의 간격 (D1) 이 유지된 상태에서, 봉지 부재 (300) 에 의해 덮이는 것이 바람직하다.

봉지 공정 후, 제 2 점착 시트 (20) 를 박리한다. 제 2 점착 시트 (20) 를 박리하면, 반도체 칩 (CP) 의 회로면 (W1) 및 봉지체 (3) 의 제 2 점착 시트 (20) 와 접촉하고 있던 면 (3A) 이 노출된다.

전술한 익스팬드 공정 후, 전사 공정 및 익스팬드 공정을 임의의 횟수 반복함으로써, 반도체 칩 (CP) 간의 거리를 원하는 거리로 하고, 반도체 칩 (CP) 을 봉지할 때의 회로면의 방향을 원하는 방향으로 할 수 있다.

[그 밖의 공정]

봉지체 (3) 로부터 점착 시트를 박리한 후, 이 봉지체 (3) 에 대하여, 반도체 칩 (CP) 과 전기적으로 접속되는 재배선층을 형성하는 재배선층 형성 공정과, 재배선층과 외부 단자 전극을 전기적으로 접속시키는 접속 공정이 순서대로 실시된다. 재배선층 형성 공정 및 외부 단자 전극과의 접속 공정에 의해, 반도체 칩 (CP) 의 회로와 외부 단자 전극이 전기적으로 접속된다.

외부 단자 전극이 접속된 봉지체 (3) 를 반도체 칩 (CP) 단위로 개편화한다. 봉지체 (3) 를 개편화시키는 방법은, 특별히 한정되지 않는다. 봉지체 (3) 를 개편화함으로써, 반도체 칩 (CP) 단위의 반도체 패키지가 제조된다. 반도체 칩 (CP) 의 영역 외에 팬 아웃시킨 외부 전극을 접속시킨 반도체 패키지는, 팬 아웃형의 웨이퍼 레벨 패키지 (FO-WLP) 로서 제조된다.

(제 1 점착 시트)

제 1 점착 시트 (10) 는, 제 1 기재 (11) 와, 제 1 점착제층 (12) 을 갖는다. 제 1 점착제층 (12) 은, 제 1 기재 (11) 에 적층되어 있다.

· 제 1 기재

제 1 기재 (11) 는, 익스팬드 공정 등의 원하는 공정 (예를 들어, 공정 (P1) ∼ (P3)) 에 있어서 적절히 기능할 수 있는 한, 그 구성 재료는 특별히 한정되지 않는다.

제 1 기재 (11) 는, 제 1 기재 표면 (11a) 및 제 1 기재 이면 (11b) 을 갖는다. 제 1 기재 이면 (11b) 은, 제 1 기재 표면 (11a) 과는 반대측의 면이다.

제 1 점착 시트 (10) 에 있어서, 제 1 기재 표면 (11a) 및 제 1 기재 이면 (11b) 의 일방의 면에 제 1 점착제층 (12) 이 형성되어 있는 것이 바람직하고, 타방의 면에는 점착제층이 형성되어 있지 않는 것이 바람직하다. 본 실시형태에서는, 제 1 기재 표면 (11a) 에 제 1 점착제층 (12) 이 형성되어 있다.

제 1 기재 (11) 의 재료는, 크게 연신시키기 쉽다는 관점에서, 열가소성 엘라스토머, 또는 고무계 재료인 것이 바람직하고, 열가소성 엘라스토머인 것이 보다 바람직하다.

또, 제 1 기재 (11) 의 재료로는, 크게 연신시키기 쉽다는 관점에서, 유리 전이 온도 (Tg) 가 비교적 낮은 수지를 사용하는 것이 바람직하다. 이와 같은 수지의 유리 전이 온도 (Tg) 는, 90 ℃ 이하인 것이 바람직하고, 80 ℃ 이하인 것이 보다 바람직하고, 70 ℃ 이하인 것이 더욱 바람직하다.

열가소성 엘라스토머로는, 우레탄계 엘라스토머, 올레핀계 엘라스토머, 염화비닐계 엘라스토머, 폴리에스테르계 엘라스토머, 스티렌계 엘라스토머, 아크릴계 엘라스토머, 및 아미드계 엘라스토머 등을 들 수 있다. 열가소성 엘라스토머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 열가소성 엘라스토머로는, 크게 연신시키기 쉽다는 관점에서, 우레탄계 엘라스토머를 사용하는 것이 바람직하다.

우레탄계 엘라스토머는, 일반적으로, 장사슬 폴리올, 사슬 연장제, 및 디이소시아네이트를 반응시켜 얻어진다. 우레탄계 엘라스토머는, 장사슬 폴리올로부터 유도되는 구성 단위를 갖는 소프트 세그먼트와, 사슬 연장제와 디이소시아네이트의 반응으로부터 얻어지는 폴리우레탄 구조를 갖는 하드 세그먼트로 이루어진다.

우레탄계 엘라스토머를 장사슬 폴리올의 종류에 따라 분류하면, 폴리에스테르계 폴리우레탄 엘라스토머, 폴리에테르계 폴리우레탄 엘라스토머, 및 폴리카보네이트계 폴리우레탄 엘라스토머 등으로 구분된다. 우레탄계 엘라스토머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 본 실시형태에서는, 우레탄계 엘라스토머는, 크게 연신시키기 쉽다는 관점에서, 폴리에테르계 폴리우레탄 엘라스토머인 것이 바람직하다.

장사슬 폴리올의 예로는, 락톤계 폴리에스테르폴리올, 및 아디페이트계 폴리에스테르폴리올 등의 폴리에스테르폴리올 ; 폴리프로필렌(에틸렌)폴리올, 및 폴리 테트라메틸렌에테르글리콜 등의 폴리에테르폴리올 ; 폴리카보네이트폴리올 등을 들 수 있다. 본 실시형태에서는, 장사슬 폴리올은, 크게 연신시키기 쉽다는 관점에서, 아디페이트계 폴리에스테르폴리올인 것이 바람직하다.

디이소시아네이트의 예로는, 2,4-톨루엔디이소시아네이트, 2,6-톨루엔디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 및 헥사메틸렌디이소시아네이트 등을 들 수 있다. 본 실시형태에서는, 디이소시아네이트는, 크게 연신시키기 쉽다는 관점에서, 헥사메틸렌디이소시아네이트인 것이 바람직하다.

사슬 연장제로는, 저분자 다가 알코올 (예를 들어, 1,4-부탄디올, 및 1,6-헥산디올 등), 및 방향족 디아민 등을 들 수 있다. 이것들 중, 크게 연신시키기 쉽다는 관점에서, 1,6-헥산디올을 사용하는 것이 바람직하다.

올레핀계 엘라스토머로는, 에틸렌·α-올레핀 공중합체, 프로필렌·α-올레핀 공중합체, 부텐·α-올레핀 공중합체, 에틸렌·프로필렌·α-올레핀 공중합체, 에틸렌·부텐·α-올레핀 공중합체, 프로필렌·부텐-α 올레핀 공중합체, 에틸렌·프로필렌·부텐-α·올레핀 공중합체, 스티렌·이소프렌 공중합체, 및 스티렌·에틸렌·부틸렌 공중합체로 이루어지는 군에서 선택되는 적어도 1 종의 수지를 함유하는 엘라스토머를 들 수 있다. 올레핀계 엘라스토머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.

올레핀계 엘라스토머의 밀도는, 특별히 한정되지 않는다. 예를 들어, 올레핀계 엘라스토머의 밀도는, 0.860 g/㎤ 이상, 0.905 g/㎤ 미만인 것이 바람직하고, 0.862 g/㎤ 이상, 0.900 g/㎤ 미만인 것이 보다 바람직하고, 0.864 g/㎤ 이상, 0.895 g/㎤ 미만인 것이 특히 바람직하다. 올레핀계 엘라스토머의 밀도가 상기 범위를 만족함으로써, 기재는, 피착체로서의 반도체 웨이퍼 등의 반도체 장치를 점착 시트에 첩부할 때의 요철 추종성 등이 우수하다.

올레핀계 엘라스토머는, 이 엘라스토머를 형성하기 위해 사용한 전체 단량체 중, 올레핀계 화합물로 이루어지는 단량체의 질량 비율 (본 명세서에 있어서「올레핀 함유율」이라고도 한다) 이 50 질량％ 이상, 100 질량％ 이하인 것이 바람직하다.

올레핀 함유율이 과도하게 낮은 경우에는, 올레핀에서 유래하는 구조 단위를 함유하는 엘라스토머로서의 성질이 나타나기 어려워져, 기재는, 유연성 및 고무 탄성을 나타내기 어려워진다.

유연성 및 고무 탄성을 안정적으로 얻는 관점에서, 올레핀 함유율은 50 질량％ 이상인 것이 바람직하고, 60 질량％ 이상인 것이 보다 바람직하다.

스티렌계 엘라스토머로는, 스티렌-공액 디엔 공중합체, 및 스티렌-올레핀 공중합체 등을 들 수 있다. 스티렌-공액 디엔 공중합체의 구체예로는, 스티렌-부타디엔 공중합체, 스티렌-부타디엔-스티렌 공중합체 (SBS), 스티렌-부타디엔-부틸렌-스티렌 공중합체, 스티렌-이소프렌 공중합체, 스티렌-이소프렌-스티렌 공중합체 (SIS), 스티렌-에틸렌-이소프렌-스티렌 공중합체 등의 미수첨 (未水添) 스티렌-공액 디엔 공중합체, 스티렌-에틸렌/프로필렌-스티렌 공중합체 (SEPS, 스티렌-이소프렌-스티렌 공중합체의 수첨가물), 및 스티렌-에틸렌-부틸렌-스티렌 공중합체 (SEBS, 스티렌-부타디엔 공중합체의 수소 첨가물) 등의 수첨 스티렌-공액 디엔 공중합체 등을 들 수 있다. 또, 공업적으로는, 스티렌계 엘라스토머로는, 터프프렌 (아사히 화성 주식회사 제조), 크레이톤 (크레이톤 폴리머 재팬 주식회사 제조), 스미토모 TPE-SB (스미토모 화학 주식회사 제조), 에포프렌드 (주식회사 다이셀 제조), 라발론 (미츠비시 케미컬 주식회사 제조), 셉톤 (주식회사 쿠라레 제조), 및 터프텍 (아사히 화성 주식회사 제조) 등의 상품명을 들 수 있다. 스티렌계 엘라스토머는, 수소 첨가물이어도 되고 미수첨물이어도 된다.

고무계 재료로는, 예를 들어, 천연 고무, 합성 이소프렌 고무 (IR), 부타디엔 고무 (BR), 스티렌-부타디엔 고무 (SBR), 클로로프렌 고무 (CR), 아크릴로니트릴-부타디엔 공중합 고무 (NBR), 부틸 고무 (IIR), 할로겐화부틸 고무, 아크릴 고무, 우레탄 고무, 및 다황화 고무 등을 들 수 있다. 고무계 재료는, 이것들의 1 종을 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.

제 1 기재 (11) 는, 상기와 같은 재료 (예를 들어, 열가소성 엘라스토머, 또는 고무계 재료) 로 이루어지는 필름이 복수 적층된 적층 필름이어도 된다. 또, 제 1 기재 (11) 는, 상기와 같은 재료 (예를 들어, 열가소성 엘라스토머, 또는 고무계 재료) 로 이루어지는 필름과 그 밖의 필름이 적층된 적층 필름이어도 된다.

제 1 기재 (11) 는, 상기 수지계 재료를 주재료로 하는 필름 내에 첨가제를 함유하고 있어도 된다. 첨가제로는, 예를 들어, 안료, 염료, 난연제, 가소제, 대전 방지제, 활제, 및 필러 등을 들 수 있다. 안료로는, 예를 들어, 이산화티탄, 및 카본 블랙 등을 들 수 있다. 또, 필러로는, 멜라민 수지와 같은 유기계 재료, 흄드 실리카와 같은 무기계 재료, 및 니켈 입자와 같은 금속계 재료가 예시된다. 필름 내에 함유시켜도 되는 첨가제의 함유량은, 특별히 한정되지 않지만, 제 1 기재 (11) 가 원하는 기능을 발휘할 수 있는 범위에 그치는 것이 바람직하다.

제 1 기재 (11) 는, 제 1 기재 (11) 의 편면 또는 양면에, 제 1 기재 (11) 의 표면에 적층되는 제 1 점착제층 (12) 과의 밀착성을 향상시키기 위한 처리가 실시되어 있어도 된다.

제 1 점착제층 (12) 이 에너지선 경화성 점착제를 함유하는 경우, 제 1 기재 (11) 는, 에너지선에 대한 투과성을 갖는 것이 바람직하다. 에너지선으로서 자외선을 사용하는 경우에는, 제 1 기재 (11) 는, 자외선에 대하여 투과성을 갖는 것이 바람직하다. 에너지선으로서 전자선을 사용하는 경우에는, 제 1 기재 (11) 는, 전자선의 투과성을 갖는 것이 바람직하다.

제 1 기재 (11) 의 두께는, 제 1 점착 시트 (10) 가 원하는 공정에 있어서 적절히 기능할 수 있는 한, 한정되지 않는다. 제 1 기재 (11) 의 두께는, 60 ㎛ 이상인 것이 바람직하고, 80 ㎛ 이상인 것이 보다 바람직하다. 또, 제 1 기재 (11) 의 두께는, 250 ㎛ 이하인 것이 바람직하고, 200 ㎛ 이하인 것이 보다 바람직하다.

또, 제 1 기재 (11) 의 제 1 기재 표면 (11a) 또는 제 1 기재 이면 (11b) 의 면내 방향에 있어서 2 ㎝ 간격으로 복수 지점의 두께를 측정하였을 때의 제 1 기재 (11) 의 두께의 표준 편차는, 2 ㎛ 이하인 것이 바람직하고, 1.5 ㎛ 이하인 것이 보다 바람직하고, 1 ㎛ 이하인 것이 더욱 바람직하다. 당해 표준 편차가 2 ㎛ 이하임으로써, 제 1 점착 시트 (10) 는, 정밀도가 높은 두께를 갖고 있고, 제 1 점착 시트 (10) 를 균일하게 연신하는 것이 가능해진다.

23 ℃ 에 있어서 제 1 기재 (11) 의 MD 방향 및 CD 방향의 인장 탄성률이, 각각 10 ㎫ 이상, 350 ㎫ 이하이고, 23 ℃ 에 있어서 제 1 기재 (11) 의 MD 방향 및 CD 방향의 100 ％ 응력이, 각각 3 ㎫ 이상, 20 ㎫ 이하인 것이 바람직하다.

인장 탄성률 및 100 ％ 응력이 상기 범위임으로써, 제 1 점착 시트 (10) 를 크게 연신하는 것이 가능해진다.

제 1 기재 (11) 의 100 ％ 응력은, 다음과 같이 하여 얻어지는 값이다. 150 ㎜ (길이 방향) × 15 ㎜ (폭 방향) 의 크기의 시험편을 제 1 기재 (11) 로부터 잘라낸다. 잘라낸 시험편의 길이 방향의 양단을, 그리퍼 간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡는다. 그리퍼로 시험편을 잡은 후, 속도 200 ㎜/min 으로 길이 방향으로 인장하고, 그리퍼 간의 길이가 200 ㎜ 가 되었을 때의 인장력의 측정값을 판독한다. 제 1 기재 (11) 의 100 ％ 응력은, 판독한 인장력의 측정값을, 기재의 단면적으로 나눔으로써 얻어지는 값이다. 제 1 기재 (11) 의 단면적은, 폭 방향 길이 15 ㎜ × 제 1 기재 (11) (시험편) 의 두께로 산출된다. 당해 잘라냄은, 기재의 제조시에 있어서의 흐름 방향 (MD 방향) 또는 MD 방향에 직교하는 방향 (CD 방향) 과 시험편의 길이 방향이 일치하도록 실시한다. 또한, 이 인장 시험에 있어서, 시험편의 두께는 특별히 제한되지 않으며, 시험의 대상으로 하는 기재의 두께와 동일해도 된다.

23 ℃ 에 있어서 제 1 기재 (11) 의 MD 방향 및 CD 방향의 파단 신도가, 각각 100 ％ 이상인 것이 바람직하다.

제 1 기재 (11) 의 MD 방향 및 CD 방향의 파단 신도가 각각 100 ％ 이상임으로써, 파단이 발생하지 않고, 제 1 점착 시트 (10) 를 크게 연신하는 것이 가능해진다.

기재의 인장 탄성률 (㎫) 및 기재의 파단 신도 (％) 는, 다음과 같이 하여 측정할 수 있다. 기재를 15 ㎜ × 140 ㎜ 로 재단하여 시험편을 얻는다. 당해 시험편에 대해, JIS K7161 : 2014 및 JIS K7127 : 1999 에 준거하여, 23 ℃ 에 있어서의 파단 신도 및 인장 탄성률을 측정한다. 구체적으로는, 상기 시험편을, 인장 시험기 (주식회사 시마즈 제작소 제조, 제품명「오토 그래프 AG-IS 500N」) 로, 척 간 거리 100 ㎜ 로 설정한 후, 200 ㎜/min 의 속도로 인장 시험을 실시하여, 파단 신도 (％) 및 인장 탄성률 (㎫) 을 측정한다. 또한, 측정은, 기재의 제조시의 흐름 방향 (MD) 및 이것에 직각인 방향 (CD) 의 쌍방에서 실시한다.

· 제 1 점착제층

제 1 점착제층 (12) 은, 익스팬드 공정 등의 원하는 공정에 있어서 적절히 기능할 수 있는 한, 그 구성 재료는 특별히 한정되지 않는다. 제 1 점착제층 (12) 에 함유되는 점착제로는, 예를 들어, 고무계 점착제, 아크릴계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제 및 우레탄계 점착제를 들 수 있다.

· 에너지선 경화성 수지 (ax1)

제 1 점착제층 (12) 은, 에너지선 경화성 수지 (ax1) 을 함유하는 것이 바람직하다. 에너지선 경화성 수지 (ax1) 은, 분자 내에 에너지선 경화성의 이중 결합을 갖는다.

에너지선 경화성 수지를 함유하는 점착제층은, 에너지선 조사에 의해 경화되어 점착력이 저하된다. 피착체와 점착 시트를 분리하고자 하는 경우, 에너지선을 점착제층에 조사함으로써, 용이하게 분리할 수 있다.

에너지선 경화성 수지 (ax1) 은, (메트)아크릴계 수지인 것이 바람직하다.

에너지선 경화성 수지 (ax1) 은, 자외선 경화성 수지인 것이 바람직하고, 자외선 경화성의 (메트)아크릴계 수지인 것이 보다 바람직하다.

에너지선 경화성 수지 (ax1) 은, 에너지선의 조사를 받으면 중합 경화되는 수지이다. 에너지선으로는, 예를 들어, 자외선, 및 전자선 등을 들 수 있다.

에너지선 경화성 수지 (ax1) 의 예로는, 에너지선 중합성기를 갖는 저분자량 화합물 (단관능의 모노머, 다관능의 모노머, 단관능의 올리고머, 및 다관능의 올리고머) 을 들 수 있다. 에너지선 경화성 수지 (ax1) 은, 구체적으로는, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 펜타에리트리톨트리아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 1,4-부틸렌글리콜디아크릴레이트, 및 1,6-헥산디올디아크릴레이트 등의 아크릴레이트, 디시클로펜타디엔디메톡시디아크릴레이트, 및 이소보르닐아크릴레이트 등의 고리형 지방족 골격 함유 아크릴레이트, 그리고 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트, 및 이타콘산 올리고머 등의 아크릴레이트계 화합물이 사용된다. 에너지선 경화성 수지 (a1) 은, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.

에너지선 경화성 수지 (ax1) 의 분자량은, 통상적으로 100 이상, 30000 이하이고, 300 이상, 10000 이하 정도인 것이 바람직하다.

· (메트)아크릴계 공중합체 (b1)

제 1 점착제층 (12) 은, (메트)아크릴계 공중합체 (b1) 을 추가로 함유하고 있는 것이 바람직하다. (메트)아크릴계 공중합체는, 전술한 에너지선 경화성 수지 (ax1) 과는 상이하다.

(메트)아크릴계 공중합체 (b1) 은, 에너지선 경화성의 탄소-탄소 이중 결합을 갖는 것이 바람직하다. 즉, 본 실시형태에 있어서, 제 1 점착제층 (12) 은, 에너지선 경화성 수지 (ax1) 과, 에너지선 경화성의 (메트)아크릴계 공중합체 (b1) 을 함유하는 것이 바람직하다.

제 1 점착제층 (12) 은, (메트)아크릴계 공중합체 (b1) 100 질량부에 대하여, 에너지선 경화성 수지 (ax1) 을 10 질량부 이상의 비율로 함유하는 것이 바람직하고, 20 질량부 이상의 비율로 함유하는 것이 보다 바람직하고, 25 질량부 이상의 비율로 함유하는 것이 더욱 바람직하다.

제 1 점착제층 (12) 은, (메트)아크릴계 공중합체 (b1) 100 질량부에 대하여, 에너지선 경화성 수지 (ax1) 을 80 질량부 이하의 비율로 함유하는 것이 바람직하고, 70 질량부 이하의 비율로 함유하는 것이 보다 바람직하고, 60 질량부 이하의 비율로 함유하는 것이 더욱 바람직하다.

(메트)아크릴계 공중합체 (b1) 의 중량 평균 분자량 (Mw) 은, 1 만 이상인 것이 바람직하고, 15 만 이상인 것이 보다 바람직하고, 20 만 이상인 것이 더욱 바람직하다.

또, (메트)아크릴계 공중합체 (b1) 의 중량 평균 분자량 (Mw) 은, 150 만 이하인 것이 바람직하고, 100 만 이하인 것이 보다 바람직하다.

또한, 본 명세서에 있어서의 중량 평균 분자량 (Mw) 은, 겔 퍼미에이션 크로마토그래피법 (GPC 법) 에 의해 측정한 표준 폴리스티렌 환산의 값이다.

(메트)아크릴계 공중합체 (b1) 은, 측사슬에 에너지선 경화성을 갖는 관능기 (에너지선 경화성기) 가 도입된 (메트)아크릴산에스테르 중합체 (b2) (이하「에너지선 경화성 중합체 (b2)」라고 하는 경우가 있다) 인 것이 바람직하다.

· 에너지선 경화성 중합체 (b2)

에너지선 경화성 중합체 (b2) 는, 관능기 함유 모노머 단위를 갖는 아크릴계 공중합체 (b21) 과, 그 관능기에 결합하는 관능기를 갖는 불포화기 함유 화합물 (b22) 를 반응시켜 얻어지는 공중합체인 것이 바람직하다.

본 명세서에 있어서, (메트)아크릴산에스테르란, 아크릴산에스테르 및 메타크릴산에스테르의 양방을 의미한다. 다른 유사 용어도 동일하다.

아크릴계 공중합체 (b21) 은, 관능기 함유 모노머로부터 유도되는 구성 단위와, (메트)아크릴산에스테르 모노머, 또는 (메트)아크릴산에스테르 모노머의 유도체로부터 유도되는 구성 단위를 함유하는 것이 바람직하다.

아크릴계 공중합체 (b21) 의 구성 단위로서의 관능기 함유 모노머는, 중합성의 이중 결합과 관능기를 분자 내에 갖는 모노머인 것이 바람직하다. 관능기는, 하이드록시기, 카르복시기, 아미노기, 치환 아미노기, 및 에폭시기 등으로 이루어지는 군에서 선택되는 적어도 어느 관능기인 것이 바람직하다.

하이드록시기 함유 모노머로는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트, 3-하이드록시부틸(메트)아크릴레이트, 및 4-하이드록시부틸(메트)아크릴레이트 등을 들 수 있다. 하이드록시기 함유 모노머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.

카르복시기 함유 모노머로는, 예를 들어, 아크릴산, 메타크릴산, 크로톤산, 말레산, 이타콘산, 및 시트라콘산 등의 에틸렌성 불포화 카르복실산을 들 수 있다. 카르복시기 함유 모노머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.

아미노기 함유 모노머 또는 치환 아미노기 함유 모노머로는, 예를 들어, 아미노에틸(메트)아크릴레이트, 및 n-부틸아미노에틸(메트)아크릴레이트 등을 들 수 있다. 아미노기 함유 모노머 또는 치환 아미노기 함유 모노머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.

아크릴계 공중합체 (b21) 을 구성하는 (메트)아크릴산에스테르 모노머로는, 알킬기의 탄소수가 1 이상 20 이하인 알킬(메트)아크릴레이트 외에, 예를 들어, 분자 내에 지환식 구조를 갖는 모노머 (지환식 구조 함유 모노머) 가 바람직하게 사용된다.

알킬(메트)아크릴레이트로는, 알킬기의 탄소수가 1 이상 18 이하인 알킬(메트)아크릴레이트가 바람직하다. 알킬(메트)아크릴레이트는, 예를 들어, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 및 2-에틸헥실(메트)아크릴레이트 등이 보다 바람직하다. 알킬(메트)아크릴레이트는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.

지환식 구조 함유 모노머로는, 예를 들어, (메트)아크릴산시클로헥실, (메트)아크릴산디시클로펜타닐, (메트)아크릴산아다만틸, (메트)아크릴산이소보르닐, (메트)아크릴산디시클로펜테닐, 및 (메트)아크릴산디시클로펜테닐옥시에틸 등이 바람직하게 사용된다. 지환식 구조 함유 모노머는, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.

아크릴계 공중합체 (b21) 은, 상기 관능기 함유 모노머로부터 유도되는 구성 단위를, 1 질량％ 이상의 비율로 함유하는 것이 바람직하고, 5 질량％ 이상의 비율로 함유하는 것이 보다 바람직하고, 10 질량％ 이상의 비율로 함유하는 것이 더욱 바람직하다.

또, 아크릴계 공중합체 (b21) 은, 상기 관능기 함유 모노머로부터 유도되는 구성 단위를, 35 질량％ 이하의 비율로 함유하는 것이 바람직하고, 30 질량％ 이하의 비율로 함유하는 것이 보다 바람직하고, 25 질량％ 이하의 비율로 함유하는 것이 더욱 바람직하다.

또한, 아크릴계 공중합체 (b21) 은, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를, 50 질량％ 이상의 비율로 함유하는 것이 바람직하고, 60 질량％ 이상의 비율로 함유하는 것이 보다 바람직하고, 70 질량％ 이상의 비율로 함유하는 것이 더욱 바람직하다.

또, 아크릴계 공중합체 (b21) 은, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를, 99 질량％ 이하의 비율로 함유하는 것이 바람직하고, 95 질량％ 이하의 비율로 함유하는 것이 보다 바람직하고, 90 질량％ 이하의 비율로 함유하는 것이 더욱 바람직하다.

아크릴계 공중합체 (b21) 은, 상기와 같은 관능기 함유 모노머와, (메트)아크릴산에스테르 모노머 또는 그 유도체를 통상적인 방법으로 공중합시킴으로써 얻어진다.

아크릴계 공중합체 (b21) 은, 상기 서술한 모노머 외에도, 디메틸아크릴아미드, 포름산비닐, 아세트산비닐, 및 스티렌 등으로 이루어지는 군에서 선택되는 적어도 어느 구성 단위를 함유하고 있어도 된다.

상기 관능기 함유 모노머 단위를 갖는 아크릴계 공중합체 (b21) 을, 그 관능기에 결합하는 관능기를 갖는 불포화기 함유 화합물 (b22) 와 반응시킴으로써, 에너지선 경화성 중합체 (b2) 가 얻어진다.

불포화기 함유 화합물 (b22) 가 갖는 관능기는, 아크릴계 공중합체 (b21) 이 갖는 관능기 함유 모노머 단위의 관능기의 종류에 따라, 적절히 선택할 수 있다. 예를 들어, 아크릴계 공중합체 (b21) 이 갖는 관능기가 하이드록시기, 아미노기 또는 치환 아미노기인 경우, 불포화기 함유 화합물 (b22) 가 갖는 관능기로는 이소시아네이트기 또는 에폭시기가 바람직하고, 아크릴계 공중합체 (b21) 이 갖는 관능기가 에폭시기인 경우, 불포화기 함유 화합물 (b22) 가 갖는 관능기로는 아미노기, 카르복시기 또는 아지리디닐기가 바람직하다.

불포화기 함유 화합물 (b22) 는, 에너지선 중합성의 탄소-탄소 이중 결합을, 1 분자 중에 적어도 1 개 포함하고, 1 개 이상, 6 개 이하 포함하는 것이 바람직하고, 1 개 이상, 4 개 이하 포함하는 것이 보다 바람직하다.

불포화기 함유 화합물 (b22) 로는, 예를 들어, 2-메타크릴로일옥시에틸이소시아네이트 (2-이소시아나토에틸메타크릴레이트), 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 알릴이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸이소시아네이트 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과 폴리올 화합물과 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ; 글리시딜(메트)아크릴레이트 ; (메트)아크릴산, 2-(1-아지리디닐)에틸(메트)아크릴레이트, 2-비닐-2-옥사졸린, 2-이소프로페닐-2-옥사졸린 등을 들 수 있다.

불포화기 함유 화합물 (b22) 는, 아크릴계 공중합체 (b21) 의 관능기 함유 모노머의 몰수에 대하여, 50 몰％ 이상의 비율 (부가율) 로 사용되는 것이 바람직하고, 60 몰％ 이상의 비율로 사용되는 것이 보다 바람직하고, 70 몰％ 이상의 비율로 사용되는 것이 더욱 바람직하다.

또, 불포화기 함유 화합물 (b22) 는, 아크릴계 공중합체 (b21) 의 관능기 함유 모노머 몰수에 대하여, 95 몰％ 이하의 비율로 사용되는 것이 바람직하고, 93 몰％ 이하의 비율로 사용되는 것이 보다 바람직하고, 90 몰％ 이하의 비율로 사용되는 것이 더욱 바람직하다.

아크릴계 공중합체 (b21) 과 불포화기 함유 화합물 (b22) 의 반응에 있어서는, 아크릴계 공중합체 (b21) 이 갖는 관능기와 불포화기 함유 화합물 (b22) 가 갖는 관능기의 조합에 따라, 반응의 온도, 압력, 용매, 시간, 촉매의 유무, 및 촉매의 종류를 적절히 선택할 수 있다. 이로써, 아크릴계 공중합체 (b21) 이 갖는 관능기와 불포화기 함유 화합물 (b22) 가 갖는 관능기가 반응하여, 불포화기가 아크릴계 공중합체 (b21) 의 측사슬에 도입되어, 에너지선 경화성 중합체 (b2) 가 얻어진다.

에너지선 경화성 중합체 (b2) 의 중량 평균 분자량 (Mw) 은, 1 만 이상인 것이 바람직하고, 15 만 이상인 것이 보다 바람직하고, 20 만 이상인 것이 더욱 바람직하다.

또, 에너지선 경화성 중합체 (b2) 의 중량 평균 분자량 (Mw) 은, 150 만 이하인 것이 바람직하고, 100 만 이하인 것이 보다 바람직하다.

· 광중합 개시제 (C)

제 1 점착제층 (12) 이 자외선 경화성의 화합물 (예를 들어, 자외선 경화성 수지) 을 함유하는 경우, 제 1 점착제층 (12) 은, 광중합 개시제 (C) 를 함유하는 것이 바람직하다.

제 1 점착제층 (12) 이 광중합 개시제 (C) 를 함유함으로써, 중합 경화 시간 및 광선 조사량을 줄일 수 있다.

광중합 개시제 (C) 의 구체예는, 예를 들어, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물 및 퍼옥사이드 화합물을 들 수 있다. 나아가서는, 광중합 개시제 (C) 로는, 예를 들어, 아민 또는 퀴논 등의 광 증감제 등을 들 수 있다.

보다 구체적인 광중합 개시제 (C) 로는, 예를 들어, 1-하이드록시시클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐-프로판-1-온, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, 8-클로르안트라퀴논 및 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드를 들 수 있다. 광중합 개시제 (C) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.

광중합 개시제 (C) 의 배합량은, 점착성 수지 100 질량부에 대하여, 0.01 질량부 이상, 10 질량부 이하인 것이 바람직하고, 0.03 질량부 이상, 5 질량부 이하인 것이 보다 바람직하고, 0.05 질량부 이상, 5 질량부 이하인 것이 더욱 바람직하다.

광중합 개시제 (C) 는, 점착제층에 에너지선 경화성 수지 (ax1), 및 (메트)아크릴계 공중합체 (b1) 을 배합하는 경우에는, 에너지선 경화성 수지 (ax1), 및 (메트)아크릴계 공중합체 (b1) 의 합계량 100 질량부에 대하여 0.1 질량부 이상의 양으로 사용되는 것이 바람직하고, 0.5 질량부 이상의 양으로 사용되는 것이 보다 바람직하다.

또, 광중합 개시제 (C) 는, 점착제층에 에너지선 경화성 수지 (ax1), 및 (메트)아크릴계 공중합체 (b1) 을 배합하는 경우에는, 에너지선 경화성 수지 (ax1), 및 (메트)아크릴계 공중합체 (b1) 의 합계량 100 질량부에 대하여 10 질량부 이하의 양으로 사용되는 것이 바람직하고, 6 질량부 이하의 양으로 사용되는 것이 보다 바람직하다.

제 1 점착제층 (12) 은, 상기 성분 이외에도, 적절히 다른 성분을 배합해도 된다. 다른 성분으로는, 예를 들어, 가교제 (E) 등을 들 수 있다.

· 가교제 (E)

가교제 (E) 로는, (메트)아크릴계 공중합체 (b1) 등이 갖는 관능기와의 반응성을 갖는 다관능성 화합물을 사용할 수 있다. 제 1 점착 시트 (10) 에 있어서의 다관능성 화합물의 예로는, 이소시아네이트 화합물, 에폭시 화합물, 아민 화합물, 멜라민 화합물, 아지리딘 화합물, 히드라진 화합물, 알데히드 화합물, 옥사졸린 화합물, 금속 알콕시드 화합물, 금속 킬레이트 화합물, 금속염, 암모늄염 및 반응성 페놀 수지 등을 들 수 있다.

가교제 (E) 의 배합량은, (메트)아크릴계 공중합체 (b1) 100 질량부에 대하여, 0.01 질량부 이상인 것이 바람직하고, 0.03 질량부 이상인 것이 보다 바람직하고, 0.04 질량부 이상인 것이 더욱 바람직하다.

또, 가교제 (E) 의 배합량은, (메트)아크릴계 공중합체 (b1) 100 질량부에 대하여, 8 질량부 이하인 것이 바람직하고, 5 질량부 이하인 것이 보다 바람직하고, 3.5 질량부 이하인 것이 더욱 바람직하다.

제 1 점착제층 (12) 의 두께는, 특별히 한정되지 않는다. 제 1 점착제층 (12) 의 두께는, 예를 들어, 10 ㎛ 이상인 것이 바람직하고, 20 ㎛ 이상인 것이 보다 바람직하다. 또, 제 1 점착제층 (12) 의 두께는, 150 ㎛ 이하인 것이 바람직하고, 100 ㎛ 이하인 것이 보다 바람직하다.

제 1 점착 시트 (10) 의 복원율이, 70 ％ 이상인 것이 바람직하고, 80 ％ 이상인 것이 보다 바람직하고, 85 ％ 이상인 것이 더욱 바람직하다. 제 1 점착 시트 (10) 의 복원율은, 100 ％ 이하인 것이 바람직하다. 복원율이 상기 범위임으로써, 점착 시트를 크게 연신할 수 있다.

복원율은, 점착 시트를 150 ㎜ (길이 방향) × 15 ㎜ (폭 방향) 로 잘라낸 시험편에 있어서, 길이 방향의 양단을, 그리퍼 간의 길이가 100 ㎜ 가 되도록 그리퍼로 잡고, 그 후, 그리퍼 간의 길이가 200 ㎜ 가 될 때까지 200 ㎜/min 의 속도로 인장하고, 그리퍼 간의 길이가 200 ㎜ 로 확장된 상태에서 1 분간 유지하고, 그 후, 그리퍼 간의 길이가 100 ㎜ 가 될 때까지 200 ㎜/min 의 속도로 길이 방향으로 되돌리고, 그리퍼 간의 길이가 100 ㎜ 로 되돌려진 상태에서 1 분간 유지하고, 그 후, 60 ㎜/min 의 속도로 길이 방향으로 인장하고, 인장력의 측정값이 0.1 N/15 ㎜ 를 나타냈을 때의 그리퍼 간의 길이를 측정하여, 당해 길이로부터 초기의 그리퍼 간의 길이 100 ㎜ 를 뺀 길이를 L2 (㎜) 로 하고, 상기 확장된 상태에 있어서의 그리퍼 간의 길이 200 ㎜ 로부터 초기의 그리퍼 간의 길이 100 ㎜ 를 뺀 길이를 L1 (㎜) 로 하였을 때, 하기 수학식 (수학식 2) 으로 산출된다.

복원율 (％) ＝ {1 － (L2 ÷ L1)} × 100 … (수학식 2)

복원율이 상기 범위인 경우, 점착 시트는 크게 연신된 후에 있어서도 복원되기 쉬운 것을 의미한다. 일반적으로, 항복점을 갖는 시트를 항복점 이상으로 연신하면, 시트는 소성 변형을 일으키고, 소성 변형을 일으킨 부분, 즉 극단적으로 연신된 부분이 편재된 상태가 된다. 그러한 상태의 시트를 추가로 연신하면, 상기 극단적으로 연신된 부분으로부터 파단이 발생하거나, 파단이 발생하지 않더라도, 익스팬드가 불균일해진다. 또, 변형을 x 축, 연신율을 y 축에 각각 플롯한 응력-변형 선도에 있어서, 기울기 dx/dy 가, 정 (正) 의 값에서 0 또는 부 (負) 의 값으로 변화하는 응력값을 취하지 않고, 명확한 항복점을 나타내지 않는 시트여도, 인장량이 커짐에 따라 시트는 소성 변형을 일으켜, 동일하게 파단이 발생하거나, 익스팬드가 불균일해진다. 한편, 소성 변형이 아니라 탄성 변형이 발생하는 경우에는, 응력을 제거함으로써 시트가 원래의 형상으로 복원되기 쉽다. 그래서, 충분히 큰 인장량인 100 ％ 신장 후에 어느 정도 복원되는지를 나타내는 지표인 복원율이 상기 범위임으로써, 점착 시트를 크게 연신할 때에 필름의 소성 변형이 최소한으로 억제되어, 파단이 발생하기 어렵고, 또한 균일한 익스팬드가 가능해진다.

· 박리 시트

제 1 점착 시트 (10) 의 표면에는, 박리 시트가 첩부되어 있어도 된다. 박리 시트는, 구체적으로는, 제 1 점착 시트 (10) 의 제 1 점착제층 (12) 의 표면에 첩부된다. 박리 시트는, 제 1 점착제층 (12) 의 표면에 첩부됨으로써 수송시 및 보관시에 제 1 점착제층 (12) 을 보호한다. 박리 시트는, 박리 가능하게 제 1 점착 시트 (10) 에 첩부되어 있고, 제 1 점착 시트 (10) 가 사용되기 전에는, 제 1 점착 시트 (10) 로부터 박리되어 제거된다.

박리 시트는, 적어도 일방의 면이 박리 처리가 된 박리 시트가 사용된다. 구체적으로는, 예를 들어, 박리 시트용 기재와, 이 기재의 표면 상에 박리제를 도포하여 형성한 박리제층을 구비하는 박리 시트를 들 수 있다.

박리 시트용 기재로는, 수지 필름이 바람직하다. 박리 시트용 기재로서의 수지 필름을 구성하는 수지로는, 예를 들어, 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지 및 폴리에틸렌나프탈레이트 수지 등의 폴리에스테르 수지 필름, 그리고 폴리프로필렌 수지 및 폴리에틸렌 수지 등의 폴리올레핀 수지 등을 들 수 있다.

박리제로는, 예를 들어, 실리콘계 수지, 올레핀계 수지, 이소프렌계 수지, 부타디엔계 수지 등의 고무계 엘라스토머, 장사슬 알킬계 수지, 알키드계 수지 및 불소계 수지를 들 수 있다.

박리 시트의 두께는, 특별히 제한은 없지만, 10 ㎛ 이상, 200 ㎛ 이하인 것이 바람직하고, 20 ㎛ 이상, 150 ㎛ 이하인 것이 보다 바람직하다.

· 점착 시트의 제조 방법

제 1 점착 시트 (10) 및 그 밖의 본 명세서에 기재된 점착 시트의 제조 방법으로는, 특별히 제한은 없으며, 공지된 방법에 의해 제조할 수 있다.

예를 들어, 박리 시트 상에 형성한 점착제층을, 기재의 편면에 첩합하여, 점착제층의 표면에 박리 시트가 첩부된 점착 시트를 제조할 수 있다. 또, 박리 시트 상에 형성한 완충층과 기재를 첩합하고, 박리 시트를 제거함으로써, 완충층과 기재의 적층체가 얻어진다. 그리고, 박리 시트 상에 형성한 점착제층을, 적층체의 기재측에 첩합하여, 점착제층의 표면에 박리 시트가 첩부된 점착 시트를 제조할 수 있다. 또한, 완충층을 기재의 양면에 형성한 경우에는, 점착제층은 완충층 상에 형성된다. 점착제층의 표면에 첩부되는 박리 시트는, 점착 시트의 사용 전에 적절히 박리하여 제거하면 된다.

점착 시트의 제조 방법의 보다 구체적인 일례로는, 다음과 같은 방법을 들 수 있다. 먼저, 점착제층을 구성하는 점착성 조성물, 및 원하는 바에 따라 추가로 용매 또는 분산매를 함유하는 도공액을 조제한다. 다음으로, 도공액을 기재의 하나의 면 상에 도포 수단에 의해 도포하여 도막을 형성한다. 도포 수단으로는, 예를 들어, 다이 코터, 커튼 코터, 스프레이 코터, 슬릿 코터, 및 나이프 코터 등을 들 수 있다. 다음으로, 당해 도막을 건조시킴으로써, 점착제층을 형성할 수 있다. 도공액은, 도포를 실시하는 것이 가능하면, 그 성상은 특별히 한정되지 않는다. 도공액은, 점착제층을 형성하기 위한 성분을 용질로서 함유하는 경우도 있고, 점착제층을 형성하기 위한 성분을 분산질로서 함유하는 경우도 있다. 동일하게, 기재의 편면 또는 완충층 상에 점착제 조성물을 직접 도포하여, 점착제층을 형성해도 된다.

또, 점착 시트의 제조 방법의 보다 구체적인 다른 일례로는, 다음과 같은 방법을 들 수 있다. 먼저, 전술한 박리 시트의 박리면 상에 도공액을 도포하여 도막을 형성한다. 다음으로, 도막을 건조시켜 점착제층과 박리 시트로 이루어지는 적층체를 형성한다. 다음으로, 이 적층체의 점착제층에 있어서의 박리 시트측의 면과 반대측의 면에 기재를 첩부하여, 점착 시트와 박리 시트의 적층체를 얻어도 된다. 이 적층체에 있어서의 박리 시트는, 공정 재료로서 박리해도 되고, 점착제층에 피착체 (예를 들어, 반도체 칩, 및 반도체 웨이퍼 등) 가 첩부될 때까지, 점착제층을 보호하고 있어도 된다.

도공액이 가교제를 함유하는 경우에는, 도막의 건조 조건 (예를 들어, 온도, 및 시간 등) 을 변경함으로써, 또는 가열 처리를 별도로 실시함으로써, 예를 들어, 도막 내의 (메트)아크릴계 공중합체와 가교제의 가교 반응을 진행시켜, 점착제층 내에 원하는 존재 밀도로 가교 구조를 형성시키면 된다. 이 가교 반응을 충분히 진행시키기 위해, 상기 서술한 방법 등에 의해 기재에 점착제층을 적층시킨 후, 얻어진 점착 시트를, 예를 들어, 23 ℃, 상대 습도 50 ％ 의 환경에 수 일간 정치 (靜置) 하는 것과 같은 양생을 실시해도 된다.

제 1 점착 시트 (10) 의 두께는, 60 ㎛ 이상인 것이 바람직하고, 70 ㎛ 이상인 것이 보다 바람직하고, 80 ㎛ 이상인 것이 더욱 바람직하다. 제 1 점착 시트 (10) 의 두께는, 400 ㎛ 이하인 것이 바람직하고, 300 ㎛ 이하인 것이 보다 바람직하다.

[본 실시형태에 관련된 효과]

본 실시형태에 관련된 익스팬드 방법에 의하면, 제 1 기재 (11) 및 제 1 점착제층 (12) 을 갖는 제 1 점착 시트 (10) 를 사용함으로써, 다이싱 공정 및 익스팬드 공정을, 1 개의 점착 시트 (제 1 점착 시트 (10)) 로 실시할 수 있다. 즉, 본 실시형태에 관련된 익스팬드 방법에 의하면, 종래의 프로세스와 같이 점착 시트를 공정마다 바꿔 붙이는 것이 불필요해져, 프로세스를 간략화할 수 있다.

또, 제 1 점착 시트 (10) 에 의하면, 깊이 50 ㎛ 의 절입을 형성한 제 1 기재 (11) 의 인장 신도가 300 ％ 이상이기 때문에, 다이싱 공정에 있어서 제 1 기재 (11) 에 소정 깊이의 절입이 형성되고, 그대로 익스팬드 공정에서 제 1 점착 시트 (10) 를 신장시켜도, 당해 제 1 점착 시트 (10) 를 파단시키지 않고, 복수의 반도체 칩 (CP) 끼리의 간격을 확장시킬 수 있다. 그 때문에, 종래의 점착 시트 (점착제층과 2 개의 기재층이 적층된 점착 시트) 에 비해, 제 1 점착 시트 (10) 는, 테이프 구성이 간략하면서, 프로세스도 간략화할 수 있다.

나아가서는, 본 실시형태에 의하면, 본 실시형태에 관련된 익스팬드 방법을 포함하는 반도체 장치의 제조 방법을 제공할 수 있다.

[실시형태의 변형]

본 발명은, 상기 서술한 실시형태에 전혀 한정되지 않는다. 본 발명은, 본 발명의 목적을 달성할 수 있는 범위에서, 상기 서술한 실시형태를 변형한 양태 등을 포함한다.

예를 들어, 반도체 웨이퍼나 반도체 칩에 있어서의 회로 등은, 도시한 배열이나 형상 등에 한정되지 않는다. 반도체 패키지에 있어서의 외부 단자 전극과의 접속 구조 등도, 전술한 실시형태에서 설명한 양태에 한정되지 않는다. 전술한 실시형태에서는, FO-WLP 타입의 반도체 패키지를 제조하는 양태를 예로 들어 설명하였지만, 본 발명은, 팬 인형의 WLP 등의 그 밖의 반도체 패키지를 제조하는 양태에도 적용할 수 있다.

상기 서술한 FO-WLP 의 제조 방법은, 일부의 공정을 변경하거나, 일부의 공정을 생략하거나 해도 된다.

다이싱 공정에 있어서의 다이싱은, 상기 서술한 절단 수단을 사용하는 대신에, 반도체 웨이퍼에 대하여 레이저광을 조사하여 실시해도 된다. 예를 들어, 레이저광의 조사에 의해, 반도체 웨이퍼를 완전히 분단시켜, 복수의 반도체 칩으로 개편화해도 된다. 이들 방법에 있어서는, 레이저광의 조사는, 반도체 웨이퍼의 어느 측으로부터 실시해도 된다.

실시예

이하, 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 본 발명은 이들 실시예에 전혀 한정되지 않는다.

(점착 시트의 제조)

[실시예 1]

부틸아크릴레이트 (BA) 62 질량부, 메타크릴산메틸 (MMA) 10 질량부, 및 2-하이드록시에틸아크릴레이트 (2HEA) 28 질량부를 공중합시켜 아크릴계 공중합체를 얻었다. 이 아크릴계 공중합체에 대하여, 2-이소시아네이트에틸메타크릴레이트 (쇼와 전공 주식회사 제조, 제품명「카렌즈 MOI」(등록 상표)) 를 부가한 수지 (아크릴 A) 의 용액 (점착제 주제 (主劑), 고형분 35.0 질량％) 을 조제하였다. 부가율은, 아크릴계 공중합체의 2HEA 100 몰％ 에 대하여, 2-이소시아네이트에틸메타크릴레이트를 90 몰％ 로 하였다.

얻어진 수지 (아크릴 A) 의 중량 평균 분자량 (Mw) 은 60 만, Mw/Mn 은 4.5 였다. 겔 퍼미에이션 크로마토그래피 (GPC) 법에 의해, 표준 폴리스티렌 환산의 중량 평균 분자량 Mw, 및 수평균 분자량 Mn 을 측정하고, 각각의 측정값으로부터 분자량 분포 (Mw/Mn) 를 구하였다.

이 점착제 주제에, UV 수지 A (10 관능 우레탄아크릴레이트, 미츠비시 케미컬 주식회사 제조, 제품명「UV-5806」, Mw ＝ 1740, 광중합 개시제를 함유한다), 및 가교제로서의 톨릴렌디이소시아네이트계 가교제 (닛폰 폴리우레탄 공업 주식회사 제조, 제품명「콜로네이트 L」) 를 첨가하였다. 점착제 주제 중의 고형분 100 질량부에 대하여, UV 수지 A 를 50 질량부 첨가하고, 가교제를 0.2 질량부 첨가하였다. 첨가 후, 30 분간 교반하여, 점착제 조성물 A1 을 조제하였다.

이어서, 조제한 점착제 조성물 A1 의 용액을 폴리에틸렌테레프탈레이트 (PET) 계 박리 필름 (린텍 주식회사 제조, 제품명「SP-PET381031」, 두께 38 ㎛) 에 도포하고 건조시켜, 두께 40 ㎛ 의 점착제층을 박리 필름 상에 형성하였다. 이 점착제층에 대해, 본 실시예에서는, 상기 실시형태 중에서의 설명과 대응시켜, 제 1 점착제층이라고 칭하는 경우가 있다.

당해 제 1 점착제층에, 기재로서의 폴리에스테르계 폴리우레탄 엘라스토머 시트 (시덤 주식회사 제조, 제품명「하이그레스 DUS202」, 두께 100 ㎛) 를 첩합한 후, 폭 방향에 있어서의 단부의 불필요 부분을 재단 제거하여 점착 시트 SA1 을 제조하였다. 이 기재에 대해서는, 본 실시예에서는, 상기 실시형태 중에서의 설명과 대응시켜, 제 1 기재라고 칭하는 경우가 있다. 제 1 기재에 깊이 50 ㎛ 의 절입을 형성하여, 당해 제 1 기재의 인장 신도를 측정한 결과, 300 ％ 이상이었다. 전술한 인장 신도의 측정 방법에 따라서, 절입을 형성한 후의 제 1 기재의 인장 신도를 측정하였다.

(칩 간격의 측정 방법)

실시예 1 에서 얻어진 점착 시트 SA1 을 210 ㎜ × 210 ㎜ 로 절단하여 시험용 시트를 얻었다. 이 때, 재단 후의 시트의 각 변이, 점착 시트에 있어서의 제 1 기재의 MD 방향과 평행 또는 수직이 되도록 재단하였다.

시험용 시트의 박리 필름을 박리하고, 노출된 제 1 점착제층의 중심부에 6 인치 실리콘 웨이퍼를 첩착하였다. 다음으로, 6 인치 실리콘 웨이퍼를 다이싱하여, 3 ㎜ × 3 ㎜ 의 사이즈의 칩을 합계 25 개 얻었다. 다이싱에 의해 얻은 합계 25 개의 칩은, X 축 방향으로 5 열, 및 Y 축 방향으로 5 열로 나열되어 있었다. 또한, 실리콘 웨이퍼의 다이싱시에는, 시험용 시트에도 깊이 50 ㎛ 의 절입이 형성되었다.

다음으로, 칩이 첩부된 시험용 시트를, 2 축 연신 가능한 익스팬드 장치 (이간 장치) 에 설치하였다. 도 5 에는, 당해 익스팬드 장치 (100) 를 설명하는 평면도가 도시된다. 도 5 중, X 축 및 Y 축은, 서로 직교하는 관계에 있으며, 당해 X 축의 정의 방향을 ＋X 축 방향, 당해 X 축의 부의 방향을 －X 축 방향, 당해 Y 축의 정의 방향을 ＋Y 축 방향, 당해 Y 축의 부의 방향을 －Y 축 방향으로 한다. 시험용 시트 (200) 는, 각 변이 X 축 또는 Y 축과 평행이 되도록, 익스팬드 장치 (100) 에 설치하였다. 그 결과, 시험용 시트 (200) 에 있어서의 기재의 MD 방향은, X 축 또는 Y 축과 평행이 된다. 또한, 도 5 중, 칩은 생략되어 있다.

도 5 에 도시되는 바와 같이, 익스팬드 장치 (100) 는, ＋X 축 방향, －X 축 방향, ＋Y 축 방향 및 －Y 축 방향의 각각으로 5 개의 유지 수단 (101) (합계 20 개의 유지 수단 (101)) 을 구비한다. 각 방향에 있어서의 5 개의 유지 수단 (101) 중, 유지 수단 (101A) 은 양단에 위치하고, 유지 수단 (101C) 은 중앙에 위치하고, 유지 수단 (101B) 은 유지 수단 (101A) 과 유지 수단 (101C) 사이에 위치한다. 시험용 시트 (200) 의 각 변을, 이들 유지 수단 (101) 에 의해 파지시켰다.

여기서, 도 5 에 도시되는 바와 같이, 시험용 시트 (200) 의 한 변은 210 ㎜ 이다. 또, 각 변에 있어서의 유지 수단 (101) 끼리의 간격은 40 ㎜ 이다. 또, 시험용 시트 (200) 의 한 변에 있어서의 단부 (시트의 정점) 와, 당해 변에 존재하고, 당해 단부에 가장 가까운 유지 수단 (101A) 의 간격은 25 ㎜ 이다.

계속해서, 유지 수단 (101) 의 각각에 대응하는, 도시되어 있지 않은 복수의 장력 부여 수단을 구동시켜, 유지 수단 (101) 을 각각 독립적으로 이동시켰다. 시험용 시트의 네 변을 그리핑 지그로 고정시키고, X 축 방향, 및 Y 축 방향으로 각각 5 ㎜/s 의 속도로, 200 ㎜ 의 확장량으로 시험용 시트를 익스팬드하였다. 그 후, 링 프레임에 의해 시험용 시트 (200) 의 확장 상태를 유지하였다.

확장 상태를 유지한 상태에서, 각 칩 간의 거리를 디지털 현미경으로 측정하여, 각 칩 간의 거리의 평균값을 칩 간격으로 하였다.

칩 간격이 1800 ㎛ 이상이면 합격「A」로 판정하고, 칩 간격이 1800 ㎛ 미만이면 불합격「B」로 판정하였다.

(칩 정렬성의 측정 방법)

상기 칩 간격을 측정한 워크의 X 축 및 Y 축 방향의 이웃하는 칩의 중심선으로부터의 어긋남률을 측정하였다.

도 6 에 구체적인 측정 방법의 개략도를 나타낸다.

X 축 방향으로 5 개의 칩이 나열된 하나의 열을 선택하고, 당해 열 중에서, 칩의 최상단과 칩의 최하단의 거리 Dy 를 디지털 현미경으로 측정하였다. Y 축 방향의 어긋남률은, 하기 수학식 (수학식 3) 에 기초하여 산출하였다. Sy 는, Y 축 방향의 칩 사이즈이며, 본 실시예에서는, 3 ㎜ 로 하였다.

Y 축 방향의 어긋남률 [％] ＝ [(Dy － Sy)/2]/Sy × 100 … (수학식 3)

X 축 방향으로 5 개의 칩이 나열된 그 밖의 4 열에 대해서도, 동일하게 하여 Y 축 방향의 어긋남률을 산출하였다.

Y 축 방향으로 5 개의 칩이 나열된 하나의 열을 선택하고, 당해 열 중에서, 칩의 최좌단과 칩의 최우단의 거리 Dx 를 디지털 현미경으로 측정하였다. X 축 방향의 어긋남률은, 하기 수학식 (수학식 4) 에 기초하여 산출하였다. Sx 는, X 축 방향의 칩 사이즈이며, 본 실시예에서는, 3 ㎜ 로 하였다.

X 축 방향의 어긋남률 [％] ＝ [(Dx － Sx)/2]/Sx × 100 … (수학식 4)

Y 축 방향으로 5 개의 칩이 나열된 그 밖의 4 열에 대해서도, 동일하게 하여 X 축 방향의 어긋남률을 산출하였다.

수학식 (수학식 3) 및 (수학식 4) 에 있어서, 2 로 나누는 것은, 확장 후에 있어서의 칩의 소정 위치로부터 어긋난 최대 거리를 절대값으로 표현하기 위함이다.

X 축 방향 및 Y 축 방향의 모든 열 (합계 10 열) 에 있어서, 어긋남률이 ± 10 ％ 미만인 경우를 합격「A」로 판정하고, 1 개 이상의 열에 있어서 ± 10 ％ 이상이면 불합격「B」로 판정하였다.

실시예 1 에 관련된 점착 시트를 사용하여 익스팬드한 결과, 점착 시트를 파단시키지 않고, 복수의 반도체 칩 (CP) 끼리의 간격을 확장시킬 수 있었다. 또한, 점착 시트를 익스팬드한 후의 칩 간격의 평가 결과가 합격「A」판정이고, 칩 정렬성의 평가 결과가 합격「A」판정이었다.

10 : 제 1 점착 시트
11 : 제 1 기재
12 : 제 1 점착제층
CP : 반도체 칩
W : 반도체 웨이퍼 (웨이퍼)
W1 : 회로면 (제 1 웨이퍼면)
W2 : 회로
W3 : 이면 (제 2 웨이퍼면)

Claims

제 1 웨이퍼면과 상기 제 1 웨이퍼면의 반대측의 제 2 웨이퍼면을 갖는 웨이퍼의 상기 제 2 웨이퍼면에, 제 1 점착제층과 제 1 기재를 갖는 제 1 점착 시트가 첩착되고, 깊이 50 ㎛ 의 절입을 형성한 상기 제 1 기재의 인장 신도가 300 ％ 이상이고,
상기 제 1 웨이퍼면측으로부터 절입을 형성하여, 상기 웨이퍼를 복수의 칩으로 개편화하고, 추가로 상기 제 1 점착 시트의 상기 제 1 점착제층을 절단하고,
상기 제 1 점착 시트를 신장시켜, 상기 복수의 칩의 간격을 넓히는, 익스팬드 방법.
제 1 항에 있어서,
상기 절입은, 상기 제 1 웨이퍼면측으로부터 상기 제 1 기재에 도달할 때까지의 깊이로 형성하는, 익스팬드 방법.
제 2 항에 있어서,
상기 제 1 기재의 두께가 T1 이고,
상기 제 1 기재에 형성된 상기 절입의 깊이 T2 가 0.2 × T1 이하인, 익스팬드 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 제 1 기재는, 열가소성 엘라스토머를 함유하는, 익스팬드 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 제 1 기재는, 우레탄계 엘라스토머를 함유하는, 익스팬드 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 점착제층은, 에너지선 경화성 수지를 함유하는, 익스팬드 방법.
제 6 항에 있어서,
상기 제 1 점착 시트를 신장시켜, 상기 복수의 칩의 간격을 넓힌 후, 상기 제 1 점착제층에 에너지선을 조사하여 상기 제 1 점착제층을 경화시키는, 익스팬드 방법.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 제 1 점착 시트는, 익스팬드 시트인, 익스팬드 방법.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 웨이퍼는, 반도체 웨이퍼인, 익스팬드 방법.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 제 1 웨이퍼면은, 회로를 갖는, 익스팬드 방법.
제 1 항 내지 제 10 항 중 어느 한 항에 기재된 익스팬드 방법을 포함하는 반도체 장치의 제조 방법.