KR20210101973A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20210101973A
KR20210101973A KR1020200016611A KR20200016611A KR20210101973A KR 20210101973 A KR20210101973 A KR 20210101973A KR 1020200016611 A KR1020200016611 A KR 1020200016611A KR 20200016611 A KR20200016611 A KR 20200016611A KR 20210101973 A KR20210101973 A KR 20210101973A
Authority
KR
South Korea
Prior art keywords
memory
block
count value
erase count
erase
Prior art date
Application number
KR1020200016611A
Other languages
English (en)
Inventor
신나라
최정식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200016611A priority Critical patent/KR20210101973A/ko
Priority to US16/937,219 priority patent/US11461046B2/en
Priority to CN202010937749.4A priority patent/CN113257318A/zh
Publication of KR20210101973A publication Critical patent/KR20210101973A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

본 기술은 메모리 시스템 및 이의 동작 방법에 관한 것으로, 메모리 시스템은 다수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 다수의 메모리 블록들 각각의 누적 소거 카운트 값과 오픈 블록 소거 카운트 값을 관리하는 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 상기 다수의 메모리 블록들 각각의 상기 누적 소거 카운트 값과 상기 오픈 블록 소거 카운트 값에 기초하여 프로그램 동작을 수행할 타겟 메모리 블록을 선택한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}
본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 더욱 상세하게는 메모리 시스템의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus)메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예는 메모리 블록들의 신뢰성을 개선할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 시스템은 다수의 메모리 블록들을 포함하는 메모리 장치; 및 상기 다수의 메모리 블록들 각각의 누적 소거 카운트 값과 오픈 블록 소거 카운트 값을 관리하는 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 상기 다수의 메모리 블록들 각각의 상기 누적 소거 카운트 값과 상기 오픈 블록 소거 카운트 값에 기초하여 프로그램 동작을 수행할 타겟 메모리 블록을 선택한다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 다수의 메모리 블록들 중 선택된 메모리 블록의 소거 동작을 수행하는 단계; 상기 선택된 메모리 블록의 누적 소거 카운트 값을 증가시키는 단계; 상기 선택된 메모리 블록이 오픈 블록 상태에서 소거된 경우 상기 선택된 메모리 블록의 오픈 블록 소거 카운트 값을 증가시키는 단계; 및 상기 선택된 메모리 블록의 누적 소거 카운트 값 및 상기 오픈 블록 소거 카운트 값을 업데이트하는 단계를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 다수의 메모리 블록들 각각의 우선 순위에 따라 타겟 메모리 블록을 선택하는 단계; 및 상기 타겟 메모리 블록에 대해 프로그램 동작을 수행하는 단계를 포함하며, 상기 다수의 메모리 블록들 각각의 우선 순위는 상기 다수의 메모리 블록들 각각의 누적 소거 카운트 값 및 오픈 블록 소거 카운트 값에 따라 결정된다.
본 기술에 따르면, 메모리 블록들의 누적 소거 카운트 값과 오픈 블록 소거 카운트 값에 기초하여 프로그램 동작을 수행할 메모리 블록을 선택함으로써, 메모리 블록들의 신뢰성을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 EC 관리부를 설명하기 위한 도면이다.
도 3은 도 1의 반도체 메모리를 설명하기 위한 도면이다.
도 4는 도 3의 메모리 블록을 설명하기 위한 도면이다.
도 5는 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 소거 동작 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 프로그램 동작 방법을 설명하기 위한 순서도이다.
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 메모리 장치(Memory Device; 1100), 및 메모리 컨트롤러(Memory Controller; 1200)를 포함한다. 메모리 시스템(1000)은 버퍼 메모리(미도시)를 더 포함하여 구성될 수 있다. 메모리 장치(1100)는 복수의 반도체 메모리(Semiconductor Memory; 1110)들을 포함한다. 복수의 반도체 메모리(1110)들은 복수의 메모리 그룹들(GR1 내지 GRi)로 분할될 수 있다. 복수의 반도체 메모리(1110)들 각각은 일예로 메모리 칩(Chip)으로 구성될 수 있다.
도 1에서, 복수의 메모리 그룹들(GR1 내지 GRi)은 각각 제 1 내지 제 i 채널들(CH1~CHi)을 통해 메모리 컨트롤러(1200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리(1110)는 도 3을 참조하여 후술하도록 한다.
복수의 반도체 메모리(1110)들 각각은 복수의 메모리 블록을 포함하며, 복수의 메모리 블록들은 데이터를 저장하는 프로그램 동작, 저장된 데이터를 리드하는 리드 동작, 저장된 데이터를 소거하는 소거 동작 등이 수행될 수 있다.
메모리 컨트롤러(1200)는 호스트(Host; 2000)와 메모리 장치(1100) 사이에 연결된다. 메모리 컨트롤러(1200)는 호스트(2000)로부터의 요청에 응답하여 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들어 메모리 컨트롤러(1200)는 호스트(2000)로부터 수신되는 요청에 응답하여 메모리 장치(1100)의 리드, 프로그램, 소거, 그리고 리드 리클레임(read reclaim) 동작과 같은 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1200)는 메모리 장치(1100) 및 호스트(2000) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1200)는 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1200)는 프로세서(1210), 메모리 블록 관리부(1220), 및 EC(erase count) 관리부(1230)를 포함할 수 있다.
프로세서(1210)는 메모리 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1210)는 호스트(2000)와 통신하고, 메모리 장치(1100)와 통신할 수 있다. 프로세서(1210)는 호스트(2000)로부터 수신되는 복수의 호스트 커맨드들을 우선 순위에 따라 재정렬하여 커맨드 큐를 생성하고, 커맨드 큐에 따라 메모리 장치(1100)를 제어하기 위한 커맨드를 생성하여 메모리 장치(1100)로 전송할 수 있다. 프로세서(1210)는 플래쉬 변환 계층(Flash Translation Layer)을 포함하여 구성될 수 있으며, 플래쉬 변환 계층은 프로그램 동작 시 호스트(2000)로부터 입력된 어드레스(예를 들어 논리 어드레스(logical address))에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있다. 또한 플래쉬 변환 계층은 리드 동작 시 호스트(2000)로부터 입력된 논리 어드레스에 맵핑된 물리 어드레스를 확인한다.
메모리 블록 관리부(1220)는 메모리 장치(1100)에 포함된 복수의 메모리 블록들을 관리한다. 예를 들어, 메모리 블록 관리부(1220)는 프로그램 동작 시 메모리 장치(1100)에 포함된 복수의 메모리 블록들 중 소거 상태인 메모리 블록을 선택하고, 선택된 메모리 블록에 프로그램 동작을 수행하도록 메모리 장치(1100)를 제어할 수 있다. 메모리 블록 관리부(1220)는 프로그램 동작을 위해 메모리 블록을 선택할 때, 소거 상태의 메모리 블록들 중 누적 소거 카운트가 가장 작은 메모리 블록을 우선적으로 선택한다. 소거 상태의 메모리 블록들은 프리 블록(free block)으로 정의할 수 있다. 또한 메모리 블록 관리부(1220)는 누적 소거 카운트가 가장 작은 프리 블록들의 수가 선택할 메모리 블록들의 수보다 클 경우, 누적 소거 카운트가 가장 작은 프리 블록들 중 오픈 블록(open block) 상태에서의 소거 카운트가 큰 메모리 블록들을 우선적으로 선택한다. 오픈 블록 상태는 메모리 블록에 포함된 복수의 페이지들 중 적어도 하나 이상의 페이지에 데이터가 저장되지 않은 상태를 나타내며, 추가적인 프로그램 동작이 가능한 상태를 지칭할 수 있다. 클로즈 블록(close block) 상태는 메모리 블록에 포함된 복수의 페이지들 모두에 데이터가 저장된 상태를 나타내며, 추가적인 프로그램 동작이 불가능한 상태를 지칭할 수 있다. 오픈 블록 상태의 메모리 블록은 프로그램되지 않은 페이지를 포함하며, 소거 동작 시 프로그램되지 않은 페이지는 프로그램된 페이지들에 비해 적은 스트레스를 받는다. 따라서 오픈 블록 상태의 메모리 블록은 클로즈 블록 상태의 메모리 블록보다 적은 소거 스트레스를 받는다. 메모리 블록 관리부(1220)는 누적 소거 카운트가 가장 작은 프리 블록을 우선적으로 선택함으로써, 메모리 장치(1100)에 포함된 복수의 메모리 블록들의 프로그램-소거 횟수가 균등해지도록 제어하여 메모리 블록들의 마모도를 균일하게 제어할 수 있다. 또한, 메모리 블록 관리부(1220)는 누적 소거 카운트가 동일한 프리 블록들 중 오픈 블록 상태에서의 소거 카운트가 큰 프리 블록을 우선적으로 선택함으로써, 소거 스트레스가 적은 프리 블록을 우선적으로 선택하여 프로그램 동작을 수행하도록 제어할 수 있다. 이로 인하여 메모리 장치(1100)에 포함된 복수의 메모리 블록들의 마모도가 더욱 균일하게 제어할 수 있어 메모리 블록들의 신뢰도를 개선할 수 있다.
EC 관리부(1230)는 메모리 장치(1100)에 포함된 복수의 메모리 블록들 각각의 누적 EC 값과 오픈 블록 EC 값을 관리할 수 있다. 누적 EC 값은 해당 메모리 블록의 오픈 블록 상태에서의 소거 카운트 값과 클로즈 블록 상태에서의 소거 카운트 값의 총합이다. EC 관리부(1230)는 소거 동작이 완료되면 소거 동작을 수행한 메모리 블록의 누적 EC 값을 증가시켜 업데이트하고, 소거 동작을 수행한 메모리 블록이 오픈 블록 상태에서 소거 동작을 수행한 경우 소거 동작을 수행한 메모리 블록의 누적 EC 값과 오픈 블록 EC 값을 각각 증가시켜 업데이트한다.
메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
메모리 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(2000)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 도 1의 EC 관리부를 설명하기 위한 도면이다.
도 2를 참조하면, EC 관리부(1230)는 누적 EC 카운터(1231) 및 오픈 블록 EC 카운터(1232)를 포함하여 구성될 수 있다.
누적 EC 카운터(1231)는 도 1의 메모리 장치(1100)에 포함된 복수의 메모리 블록들 각각의 누적 EC 값을 카운트하여 관리한다. 누적 EC 값은 각 메모리 블록의 오픈 블록 EC 값과 클로즈 블록 EC 값의 총합과 같다.
오픈 블록 EC 카운터(1232)는 메모리 장치(1100)에 포함된 복수의 메모리 블록들 각각의 오픈 블록 EC 값을 카운트하여 관리한다. 오픈 블록 EC 값은 해당 메모리 블록이 오픈 블록 상태에서 소거 동작을 수행한 횟수이다.
도 3은 도 1의 반도체 메모리를 설명하기 위한 도면이다.
도 3을 참조하면, 반도체 메모리(1110)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 반도체 메모리(1110)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 반도체 메모리(1110)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 복수의 메모리 블록들(MB1~MBk; 110 (k는 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(MB1~MBk; 110)에는 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLm; m은 양의 정수)이 연결될 수 있다. 예를 들면, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 복수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 로컬 라인들(LL)은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines)을 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 로컬 라인들(LL)은 메모리 블록들(MB1~MBk; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLm)은 메모리 블록들(MB1~MBk; 110)에 공통으로 연결될 수 있다. 메모리 블록들(MB1~MBk; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다.
예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 로우 디코더(row decoder; 220), 페이지 버퍼 그룹(page buffer group; 230), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250), 패스/페일 판단부(pass/fail check circuit; 260) 및 소스 라인 드라이버(source line driver; 270)를 포함할 수 있다.
전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드, 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 리드 전압, 소스 라인 전압 등을 생성할 수 있다.
로우 디코더(row decoder; 220)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 로컬 라인들(LL)에 전달할 수 있다.
페이지 버퍼 그룹(230)은 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBm; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBm; 231)은 프로그램 동작 시 데이터 라인들(DL)을 통해 수신된 데이터를 임시 저장한 후 임시 저장된 데이터에 따라 비트 라인들(BL1~BLm)의 전압 레벨을 제어하거나, 리드 또는 검증 동작 시 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱(sensing)할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 데이터 라인들(DL)을 통해 페이지 버퍼들(231)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.
입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달받은 내부 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다.
패스/페일 판단부(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
소스 라인 드라이버(270)는 메모리 셀 어레이(100)에 포함된 메모리 셀과 소스 라인(SL)을 통해 연결되고 소스 노드(source node)의 전압을 제어할 수 있다. 예시적으로 소스 라인 드라이버(270)는 리드(read) 또는 검증(verify) 동작 시 메모리 셀의 소스 노드를 접지 노드와 전기적으로 연결시킬 수 있다. 또한 소스 라인 드라이버(270)는 프로그램 동작 시 메모리 셀의 소스 노드에 접지 전압을 인가할 수 있다. 소스 라인 드라이버(270)는 소거 동작 시 메모리 셀의 소스 노드에 소거 전압을 인가시킬 수 있다. 소스 라인 드라이버(270)는 제어 로직(300)으로부터 소스 라인 제어 신호(CTRL_SL)를 수신할 수 있고, 소스 라인 제어 신호(CTRL_SL)에 기초하여 소스 노드의 전압을 제어할 수 있다.
제어 로직(300)은 내부 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 4는 도 3의 메모리 블록을 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 블록(110)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(110)은 비트 라인들(BL1~BLm)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLm)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 페이지(PPG)라 할 수 있다. 따라서, 메모리 블록(110)에는 워드 라인들(WL1~WL16)의 개수만큼의 페이지들(PPG)이 포함될 수 있다.
도 5는 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 셀 어레이(100)는 복수의 메모리 블록들(MB1~MBk; 110)을 포함할 수 있다. 메모리 블록(110)은 복수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(110) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 5에서 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은, 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 동일한 소스 셀렉트 라인에 연결될 수 있다. 제1 행에 배열된 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제2 행에 배열된 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제2 소스 셀렉트 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(110)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 셀렉트 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들(DST)은 제1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들(DST)은 제2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
제1 내지 제n 워드 라인들(WL1~WLn) 각각은 적어도 하나 이상의 페이지에 대응할 수 있다. 예를 들어 제2 워드 라인(WL2)은 제1 행의 스트링들(ST11~ST1m)에 포함된 제2 메모리 셀들(MC2)을 포함하는 제1 페이지(Page_1) 및 제2 행의 스트링들(ST21~ST1m)에 포함된 제2 메모리 셀들(MC2)을 포함하는 제2 페이지(Page_2)에 대응할 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 소거 동작 방법을 설명하기 위한 순서도이다.
도 1 내지 도 6을 참조하여 본 발명의 실시 예에 따른 메모리 시스템의 소거 동작 방법을 설명하면 다음과 같다.
호스트(2000)로부터 소거 동작에 대응하는 요청(호스트 커맨드)이 수신되면(S610), 메모리 컨트롤러(1200)의 프로세서(1210)는 호스트(2000)로부터 수신되는 호스트 커맨드를 큐잉하여 커맨드 큐를 생성한다. 또한, 프로세서(1210)는 커맨드 큐에 따라 메모리 장치(1100)의 소거 동작을 제어하기 위한 커맨드(CMD)를 생성하고, 생성된 커맨드(CMD)와 소거 동작을 수행할 메모리 블록에 대응하는 어드레스(ADD)를 메모리 장치(1100)에 포함된 복수의 반도체 메모리들(1110) 중 선택된 반도체 메모리로 전송한다.
메모리 컨트롤러(1200)로부터 소거 동작에 대응하는 커맨드(CMD) 및 어드레스(ADD)를 수신한 선택된 반도체 메모리는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 복수의 메모리 블록들(MB1 내지 MBk) 중 선택된 적어도 하나 이상의 메모리 블록(예를 들어 MB1)에 대한 소거 동작을 수행한다(S620). 소거 동작은 소스 라인에 프리 소거 전압을 인가하여 스트링의 채널 내에 GIDL(Gate Induced Drain Leakage) 전류를 유입시킨 후, 소스 라인에 소거 전압을 인가하여 스트링에 포함된 메모리 셀들에 저장된 데이터를 소거하는 방식으로 수행될 수 있다.
선택된 메모리 블록(MB1)의 소거 동작이 완료되면, 메모리 컨트롤러(1200)의 EC 관리부(1230)는 소거 동작이 수행된 메모리 블록(MB1)의 누적 EC 값 및 오픈 블록 EC 값을 업데이트한다(S630). 예를 들어 EC 관리부(1230)의 누적 EC 카운터(1231)는 소거 동작이 수행된 메모리 블록(MB1)의 누적 EC 값을 1 증가시켜 관리한다. EC 관리부(1230)의 오픈 블록 EC 카운터(1232)는 소거 동작이 수행된 메모리 블록(MB1)이 오픈 블록 상태에서 소거 동작이 수행된 경우 메모리 블록(MB1)의 누적 EC 값과 오픈 블록 EC 값을 각각 1 증가시켜 관리한다. 또한 메모리 블록(MB1)이 클로즈 블록 상태에서 소거 동작이 수행된 경우 소거 동작이 수행된 메모리 블록(MB1)의 누적 EC 값을 1 증가시키고, 오픈 블록 EC 값을 이전 값으로 유지시켜 관리한다.
상술한 바와 같이 본원 발명의 실시 예에 따른 메모리 시스템(1000)의 소거 동작 시 소거 동작이 수행된 메모리 블록의 누적 EC 값을 1씩 증가시켜 관리하고, 소거 동작이 수행된 메모리 블록이 오픈 블록 상태에서 소거 동작이 수행될 경우 메모리 블록의 오픈 블록 EC 값 1씩 증가시켜 관리한다. 따라서 메모리 컨트롤러(1200)는 메모리 장치(1100)에 포함된 복수의 메모리 블록들 각각의 누적 EC 값과 오픈 블록 EC 값을 관리한다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 프로그램 동작 방법을 설명하기 위한 순서도이다.
호스트(2000)로부터 프로그램 동작에 대응하는 요청(호스트 커맨드)이 수신되면(S710), 메모리 컨트롤러(1200)의 프로세서(1210)는 호스트(2000)로부터 수신되는 호스트 커맨드를 큐잉하여 커맨드 큐를 생성한다.
메모리 컨트롤러(1200)의 메모리 블록 관리부(1220)는 메모리 장치(1100)에 포함된 소거 상태인 프리 블록들 중 프로그램 동작을 수행할 타겟 메모리 블록을 선택한다. 예를 들어, 메모리 블록 관리부(1220)는 프로그램 동작을 위해 타겟 메모리 블록을 선택할 때, 프리 블록들 중 누적 EC 값이 최소인 메모리 블록을 선택할 수 있다(S720). 즉, 메모리 블록 관리부(1220)는 프리 블록들 중 누적 EC 값이 작은 메모리 블록의 우선 순위가 더 높은 것으로 처리한다.
메모리 블록 관리부(1220)는 누적 EC 값이 최소인 프리 블록이 적어도 두 개이상일 경우, 적어도 두 개의 프리 블록 중 오픈 블록 EC 값이 큰 메모리 블록을 타겟 메모리 블록으로 선택한다(S730). 즉, 메모리 블록 관리부(1220)는 누적 EC 값이 동일한 프리 블록들 중 오픈 블록 EC 값이 더 큰 메모리 블록의 우선 순위가 더 높은 것으로 처리한다. 메모리 블록 관리부(1220)는 EC 관리부(1230)에 의해 관리되는 메모리 블록들의 누적 EC 값 및 오픈 블록 EC 값을 참조하여 프로그램 동작을 수행할 프리 블록을 선택할 수 있다.
프로세서(1210)는 커맨드 큐에 따라 메모리 장치(1100)의 프로그램 동작을 제어하기 위한 커맨드(CMD)를 생성한다. 메모리 블록 관리부(1220)는 프로그램 동작을 수행하기 위해 선택된 메모리 블록에 대응하는 어드레스(ADD)를 생성한다. 메모리 컨트롤러(1200)는 커맨드(CMD), 어드레스(ADD), 및 프로그램할 데이터(DATA)를 선택된 메모리 블록이 포함된 반도체 메모리(1110)로 전송한다.
메모리 컨트롤러(1200)로부터 커맨드(CMD), 어드레스(ADD), 및 프로그램할 데이터(DATA)를 수신한 반도체 메모리(1110)는 프로그램 동작을 수행한다(S740). 예를 들어 제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 선택된 메모리 블록(예를 들어 MB1)에 대한 프로그램 동작을 수행하도록 주변 회로(200)를 제어한다. 페이지 버퍼 그룹(230)는 입출력 회로(250) 및 컬럼 디코더(240)를 통해 메모리 컨트롤러(1200)로부터 수신된 데이터(DATA)를 임시 저장하고, 임시 저장된 데이터(DATA)에 따라 비트 라인들(BL1~BLm)의 전위 레벨을 조절한다. 전압 생성 회로(210)는 프로그램 전압 및 패스 전압을 포함하는 동작 전압들(Vop)을 생성한다. 로우 디코더(220)는 선택된 메모리 블록(MB1)의 로컬 라인들(LL)에 동작 전압들(Vop)을 인가한다. 예를 들어, 로우 디코더(220)는 선택된 메모리 블록(MB1) 선택된 워드 라인에 프로그램 전압을 인가하고 나머지 워드 라인들에 패스 전압을 인가하여 프로그램 동작을 제어할 수 있다.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 프로그램 동작 시 메모리 블록 관리부(1220)는 누적 소거 카운트가 가장 작은 프리 블록을 우선적으로 선택함으로써, 메모리 장치(1100)에 포함된 복수의 메모리 블록들의 프로그램-소거 횟수가 균등해지도록 제어하여 메모리 블록들의 마모도를 균일하게 제어할 수 있다. 또한, 메모리 블록 관리부(1220)는 누적 소거 카운트가 동일한 프리 블록들 중 오픈 블록 상태에서의 소거 카운트가 큰 프리 블록을 우선적으로 선택함으로써, 소거 스트레스가 적은 프리 블록을 우선적으로 선택하여 프로그램 동작을 수행하도록 제어할 수 있다. 이로 인하여 메모리 장치(1100)에 포함된 복수의 메모리 블록들의 마모도가 더욱 균일하게 제어할 수 있어 메모리 블록들의 신뢰도를 개선할 수 있다.
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다. 메모리 장치(1100)는 도 1의 메모리 장치(1100)와 같이 구성 및 동작될 수 있으며, 메모리 컨트롤러(1200)는 도 1의 메모리 컨트롤러(1200)와 같이 구성 및 동작될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다. 메모리 장치(1100)는 도 1의 메모리 장치(1100)와 같이 구성 및 동작될 수 있으며, 메모리 컨트롤러(1200)는 도 1의 메모리 컨트롤러(1200)와 같이 구성 및 동작될 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다. 메모리 장치(1100)는 도 1의 메모리 장치(1100)와 같이 구성 및 동작될 수 있으며, 메모리 컨트롤러(1200)는 도 1의 메모리 컨트롤러(1200)와 같이 구성 및 동작될 수 있다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다. 메모리 장치(1100)는 도 1의 메모리 장치(1100)와 같이 구성 및 동작될 수 있으며, 메모리 컨트롤러(1200)는 도 1의 메모리 컨트롤러(1200)와 같이 구성 및 동작될 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다.
1100 : 메모리 장치
1200 : 메모리 컨트롤러
1210 : 프로세서
1220 : 메모리 블록 관리부
1230 : EC 관리부
1231 : 누적 EC 카운터
1232 : 오픈 블록 EC 카운터

Claims (20)

  1. 다수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 다수의 메모리 블록들 각각의 누적 소거 카운트 값과 오픈 블록 소거 카운트 값을 관리하는 메모리 컨트롤러를 포함하며,
    상기 메모리 컨트롤러는 상기 다수의 메모리 블록들 각각의 상기 누적 소거 카운트 값과 상기 오픈 블록 소거 카운트 값에 기초하여 프로그램 동작을 수행할 타겟 메모리 블록을 선택하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 누적 소거 카운트 값은 해당 메모리 블록의 총 소거 동작 수행 횟수를 카운트한 값인 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 오픈 블록 소거 카운트 값은 해당 메모리 블록이 오픈 블록 상태에서 소거 동작 수행 횟수를 카운트한 값인 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 오픈 블록 상태는 상기 해당 메모리 블록에 포함된 복수의 페이지들 중 적어도 하나의 페이지가 소거 상태인 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 우선 순위에 따라 상기 타겟 메모리 블록을 선택하되, 상기 다수의 메모리 블록들 중 상기 누적 소거 카운트 값이 작은 메모리 블록의 상기 우선 순위를 상대적으로 더 높게 판단하는 메모리 시스템.
  6. 제 5 항에 있어서,
    상기 메모리 컨트롤러는 상기 누적 소거 카운트 값이 동일한 다수의 메모리 블록들 중 상기 오픈 블록 소거 카운트 값이 큰 메모리 블록의 상기 우선 순위를 상대적으로 더 높게 판단하는 메모리 시스템.
  7. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 다수의 메모리 블록들 중 선택된 메모리 블록들에 대한 소거 동작 또는 상기 프로그램 동작을 수행하도록 제어하기 위한 프로세서;
    상기 다수의 메모리 블록들 각각의 상기 누적 소거 카운트 값과 상기 오픈 블록 소거 카운트 값을 관리하는 소거 카운트 관리부; 및
    상기 누적 소거 카운트 값과 상기 오픈 블록 소거 카운트 값에 기초하여 상기 타겟 메모리 블록을 선택하는 메모리 블록 관리부를 포함하는 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 소거 카운트 관리부는 상기 다수의 메모리 블록들 각각의 소거 동작 횟수를 카운트하여 상기 누적 소거 카운트 값을 관리하는 누적 소거 카운터; 및
    상기 다수의 메모리 블록들 각각의 오픈 블록 상태에서의 상기 소거 동작 횟수를 카운트하여 상기 오픈 블록 소거 카운트 값을 관리하는 오프 블록 소거 카운터를 포함하는 메모리 시스템.
  9. 다수의 메모리 블록들 중 선택된 메모리 블록의 소거 동작을 수행하는 단계;
    상기 선택된 메모리 블록의 누적 소거 카운트 값을 증가시키는 단계;
    상기 선택된 메모리 블록이 오픈 블록 상태에서 소거된 경우 상기 선택된 메모리 블록의 오픈 블록 소거 카운트 값을 증가시키는 단계; 및
    상기 선택된 메모리 블록의 누적 소거 카운트 값 및 상기 오픈 블록 소거 카운트 값을 업데이트하는 단계를 포함하는 메모리 시스템의 동작 방법.
  10. 제 9 항에 있어서,
    상기 누적 소거 카운트 값은 상기 선택된 메모리 블록의 총 소거 동작 횟수인 메모리 시스템의 동작 방법.
  11. 제 9 항에 있어서,
    상기 오픈 블록 상태는 상기 선택된 메모리 블록에 포함된 복수의 페이지들 중 적어도 하나의 페이지가 소거 상태인 메모리 시스템의 동작 방법.
  12. 제 9 항에 있어서,
    상기 다수의 메모리 블록들의 우선 순위에 따라 프로그램 동작을 수행할 타겟 메모리 블록을 선택하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  13. 제 12 항에 있어서,
    상기 다수의 메모리 블록들 중 상기 누적 소거 카운트 값이 작은 메모리 블록의 상기 우선 순위가 상대적으로 더 높은 메모리 시스템의 동작 방법.
  14. 제 13 항에 있어서,
    상기 누적 소거 카운트 값이 동일한 적어도 두 개의 메모리 블록들은 상기 오픈 블록 소거 카운트 값이 큰 메모리 블록의 상기 우선 순위가 상대적으로 더 높은 메모리 시스템의 동작 방법.
  15. 다수의 메모리 블록들 각각의 우선 순위에 따라 타겟 메모리 블록을 선택하는 단계; 및
    상기 타겟 메모리 블록에 대해 프로그램 동작을 수행하는 단계를 포함하며,
    상기 다수의 메모리 블록들 각각의 우선 순위는 상기 다수의 메모리 블록들 각각의 누적 소거 카운트 값 및 오픈 블록 소거 카운트 값에 따라 결정되는 메모리 시스템의 동작 방법.
  16. 제 15 항에 있어서,
    상기 누적 소거 카운트 값은 해당 메모리 블록의 총 소거 동작 수행 횟수를 카운트한 값인 메모리 시스템의 동작 방법.
  17. 제 15 항에 있어서,
    상기 오픈 블록 소거 카운트 값은 해당 메모리 블록이 오픈 블록 상태에서 수행된 소거 동작 수행 횟수를 카운트 한 값인 메모리 시스템의 동작 방법.
  18. 제 17 항에 있어서,
    상기 오픈 블록 상태는 상기 해당 메모리 블록에 포함된 다수의 페이지들 중 적어도 하나 이상의 페이지가 소거 상태인 메모리 시스템의 동작 방법.
  19. 제 15 항에 있어서,
    상기 다수의 메모리 블록들 중 상기 누적 소거 카운트 값이 작은 메모리 블록의 상기 우선 순위가 상대적으로 더 높은 메모리 시스템의 동작 방법.
  20. 제 19 항에 있어서,
    상기 누적 소거 카운트 값이 동일한 적어도 두 개의 메모리 블록들은 상기 오픈 블록 소거 카운트 값이 큰 메모리 블록의 상기 우선 순위가 상대적으로 더 높은 메모리 시스템의 동작 방법.
KR1020200016611A 2020-02-11 2020-02-11 메모리 시스템 및 그것의 동작 방법 KR20210101973A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200016611A KR20210101973A (ko) 2020-02-11 2020-02-11 메모리 시스템 및 그것의 동작 방법
US16/937,219 US11461046B2 (en) 2020-02-11 2020-07-23 Memory system with memory controller managing an accumulated erase count value and an open block erase count value and method of operating the same
CN202010937749.4A CN113257318A (zh) 2020-02-11 2020-09-09 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200016611A KR20210101973A (ko) 2020-02-11 2020-02-11 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210101973A true KR20210101973A (ko) 2021-08-19

Family

ID=77178375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200016611A KR20210101973A (ko) 2020-02-11 2020-02-11 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11461046B2 (ko)
KR (1) KR20210101973A (ko)
CN (1) CN113257318A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101586047B1 (ko) * 2009-03-25 2016-01-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20170078310A (ko) 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN107025066A (zh) 2016-09-14 2017-08-08 阿里巴巴集团控股有限公司 在基于闪存的存储介质中写入存储数据的方法和装置
US10445230B2 (en) * 2017-12-08 2019-10-15 Macronix International Co., Ltd. Managing block arrangement of super blocks
KR20200016075A (ko) * 2018-08-06 2020-02-14 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치
JP7143232B2 (ja) * 2019-01-29 2022-09-28 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
CN113257318A (zh) 2021-08-13
US11461046B2 (en) 2022-10-04
US20210247933A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
KR102503177B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20200201571A1 (en) Memory system and operating method thereof
US20200192816A1 (en) Memory system and operating method thereof
US11474890B2 (en) Memory system and method of operating memory system
CN113539337A (zh) 半导体存储器设备和操作半导体存储器设备的方法
US11004504B2 (en) Controller, memory system including the controller, and operating method of the memory system
US20210210148A1 (en) Memory system and operating method thereof
KR20210076505A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210111051A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20210012190A (ko) 메모리 시스템 및 그것의 동작 방법
KR20200059774A (ko) 메모리 시스템 및 그것의 동작 방법
KR20200064781A (ko) 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US11114172B2 (en) Memory system and method of operating the same
US10984869B2 (en) Memory device, memory system including the memory device, and operating method of the memory system
US11461046B2 (en) Memory system with memory controller managing an accumulated erase count value and an open block erase count value and method of operating the same
KR20210147365A (ko) 메모리 장치 및 이의 동작 방법
US11295830B2 (en) Memory system and operating method of the memory system
US11651827B2 (en) Semiconductor memory device and operating method thereof
US20210134383A1 (en) Memory system and operating method of the memory system
US20210104281A1 (en) Semiconductor memory and operating method thereof
KR20220101502A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20240068462A (ko) 메모리 장치 및 이의 동작 방법
KR20210088996A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20200068496A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination