KR20210099884A - Nitride semiconductor device with in-situ etched layer and method of fabricating the same - Google Patents
Nitride semiconductor device with in-situ etched layer and method of fabricating the same Download PDFInfo
- Publication number
- KR20210099884A KR20210099884A KR1020200013784A KR20200013784A KR20210099884A KR 20210099884 A KR20210099884 A KR 20210099884A KR 1020200013784 A KR1020200013784 A KR 1020200013784A KR 20200013784 A KR20200013784 A KR 20200013784A KR 20210099884 A KR20210099884 A KR 20210099884A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- type nitride
- interface
- type
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Abstract
Description
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 인-시투 식각층을 갖는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having an in-situ etched layer and a method of manufacturing the same.
질화물 반도체는 디스플레이 장치, 신호등, 조명이나 광통신 장치의 광원으로 이용되며, 자외선, 청색, 녹색 또는 황색을 발광하는 발광 다이오드(light emitting diode)나 레이저 다이오드(laser diode)에 사용될 수 있다. 또한, 이종접합 바이폴라 트랜지스터(HBT) 및 고전자 이동도 트랜지스터(HEMT) 등에도 사용될 수 있다.The nitride semiconductor is used as a light source of a display device, a traffic light, lighting, or an optical communication device, and may be used in a light emitting diode or a laser diode that emits ultraviolet light, blue, green, or yellow. In addition, it may be used in a heterojunction bipolar transistor (HBT) and a high electron mobility transistor (HEMT).
질화물 반도체는 격자 정합하는 기판을 구하는 것이 쉽지 않아, 일반적으로, 사파이어 기판, 탄화실리콘 기판, 또는 실리콘 기판과 같은 이종 기판 상에서 성장된다. 이에 따라 상기와 같은 기판에서 성장된 질화물 반도체는 약 1E9/㎠ 이상의 상당히 높은 실전위 밀도(threading dislocation desity: TDD)를 갖는다.Since it is not easy to obtain a lattice-matched substrate, the nitride semiconductor is generally grown on a sapphire substrate, a silicon carbide substrate, or a heterogeneous substrate such as a silicon substrate. Accordingly, the nitride semiconductor grown on the substrate as described above has a fairly high threading dislocation density (TDD) of about 1E9/
실전위는 전자트랩 사이트를 제공하여 비발광 재결합을 유발하거나 전류 누설 경로를 제공한다. 나아가, 반도체 소자에 정전기와 같은 과전압이 인가되면 실전위를 통해 전류가 집중되어 정전방전(ESD: electrostatic discharge)에 의한 손상이 발생한다.The real potential provides an electron trap site to induce non-luminescent recombination or provide a path for current leakage. Furthermore, when an overvoltage such as static electricity is applied to the semiconductor device, current is concentrated through an actual potential, thereby causing damage due to electrostatic discharge (ESD).
질화물 반도체 소자의 열악한 정전방전 특성을 보완하기 위해 제너 다이오드가 질화물 반도체 소자와 함께 사용될 수 있다. 그러나 제너 다이오드 사용에 따른 전체 제품 비용 및 공정시간이 증가하는 문제가 있다.In order to compensate for the poor electrostatic discharge characteristics of the nitride semiconductor device, a Zener diode may be used together with the nitride semiconductor device. However, there is a problem in that the overall product cost and process time increase due to the use of the Zener diode.
다른 방안으로, GaN 기판과 같은 질화물 반도체와 격자 정합하는 기판을 사용할 수 있지만, GaN 기판은 제조비용이 상당히 높기 때문에 레이저와 같은 특정 소자 외에는 적용하기 어려운 문제가 있다.Alternatively, a substrate that is lattice-matched with a nitride semiconductor such as a GaN substrate may be used, but the GaN substrate has a problem in that it is difficult to apply except for a specific device such as a laser because the manufacturing cost is quite high.
한편, 에피택셜 측면 성장(epitaxial lateral overgrowth)을 이용하여 실전위 밀도를 감소시키는 기술이 사용되고 있다. 예를 들어 에피택셜 측면 성장을 위해 마스크 패턴을 형성하고 마스크 패턴을 이용하여 질화갈륨 반도체를 성장시킴으로써 실전위 밀도를 감소시킬 수 있다.On the other hand, a technique for reducing the actual dislocation density using epitaxial lateral overgrowth is being used. For example, the actual dislocation density may be reduced by forming a mask pattern for epitaxial lateral growth and growing a gallium nitride semiconductor using the mask pattern.
그러나 특정 구조의 마스크 패턴을 형성하기 위해서는 질화물 반도체층의 증착 장비에서 웨이퍼를 꺼낸 후 마스크층을 증착하고 패터닝한 후, 다시 질화물 반도체층을 증착해야 하기 때문에 공정 시간이 증가하는 문제가 있다. However, in order to form a mask pattern of a specific structure, the process time increases because the wafer must be removed from the nitride semiconductor layer deposition equipment, the mask layer is deposited and patterned, and then the nitride semiconductor layer is deposited again.
본 발명이 해결하고자 하는 과제는, 인-시투 식각 기술을 이용하여 실전위 밀도를 감소시킨 질화물 반도체 소자 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor device having a reduced actual dislocation density using an in-situ etching technique, and a method for manufacturing the same.
본 발명이 해결하고자 하는 도 다른 과제는, 인-시투 식각 기술을 이용하여 정전 방전 특성을 개선한 질화물 반도체 소자 및 그 제조 방법을 제공하는 것이다.Another problem to be solved by the present invention is to provide a nitride semiconductor device having improved electrostatic discharge characteristics using an in-situ etching technique, and a method for manufacturing the same.
본 발명의 일 실시예에 따른 질화물 반도체 소자는, 불규칙한 요철 표면을 갖는 제1 n형 질화물 반도체층; 및 상기 제1 n형 질화물 반도체층 상에 배치되어 상기 제1 n형 질화물 반도체층과의 사이에 계면을 형성하는 제2 n형 질화물 반도체층을 포함하되, 상기 계면에서의 실리콘 농도가 상기 제1 및 제2 n형 질화물 반도체층 내의 실리콘 농도보다 높고, 상기 제2 n형 질화물 반도체층 내의 실전위 밀도는 상기 제1 n형 질화물 반도체층 내의 실전위 밀도보다 낮다.A nitride semiconductor device according to an embodiment of the present invention includes: a first n-type nitride semiconductor layer having an irregular uneven surface; and a second n-type nitride semiconductor layer disposed on the first n-type nitride semiconductor layer to form an interface with the first n-type nitride semiconductor layer, wherein the silicon concentration at the interface is the first and a silicon concentration in the second n-type nitride semiconductor layer, and an actual dislocation density in the second n-type nitride semiconductor layer is lower than an actual dislocation density in the first n-type nitride semiconductor layer.
본 발명의 또 다른 실시예에 따른 질화물 반도체 소자 제조 방법은, 챔버 내에 기판을 로딩하고, 상기 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 유입시켜 상기 기판 상에 제1 n형 질화물 반도체층을 성장시키고, 상기 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스의 유입을 차단하고, 상기 챔버 내로 SiH4 가스를 유입시켜 상기 제1 n형 질화물 반도체층의 표면을 식각하고, 상기 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 유입시켜 상기 식각된 표면을 갖는 제1 n형 질화물 반도체층 상에 제2 n형 질화물 반도체층을 성장시키는 것을 포함한다.In a method for manufacturing a nitride semiconductor device according to another embodiment of the present invention, a first n-type nitride semiconductor is loaded onto the substrate by loading a substrate into a chamber, and introducing a source gas of a group III element and a source gas of nitrogen into the chamber. growth of the layer, blocking the flow of the source gas of the group III element and the source gas of nitrogen, and introducing a SiH 4 gas into the chamber to etch the surface of the first n-type nitride semiconductor layer, and introducing a source gas of a group element and a source gas of nitrogen to grow a second n-type nitride semiconductor layer on the first n-type nitride semiconductor layer having the etched surface.
본 발명의 실시예들에 따르면, SiH4를 이용하여 제1 n형 질화물 반도체층의 표면을 식각하고, 이어서 식각된 제1 n형 질화물 반도체층 상에 제2 n형 질화물 반도체층을 성장함으로써 제2 n형 질화물 반도체층의 실전위 밀도를 감소시킬 수 있다. 이에 따라, 제2 n형 질화물 반도체층 상에 반도체층들을 성장하여 실전위 밀도가 감소된 질화물 반도체 소자를 제공할 수 있다. According to embodiments of the present invention, by etching the surface of the first n-type nitride semiconductor layer using SiH 4 and then growing a second n-type nitride semiconductor layer on the etched first n-type nitride semiconductor layer. 2 It is possible to reduce the actual dislocation density of the n-type nitride semiconductor layer. Accordingly, it is possible to provide a nitride semiconductor device having a reduced actual dislocation density by growing semiconductor layers on the second n-type nitride semiconductor layer.
나아가, 상기 제1 n형 질화물 반도체층은 인-시투 식각 기술을 이용하여 식각될 수 있으며, 따라서, 인-시투 공정을 이용하여 정전 방전 특성을 개선한 질화물 반도체 소자를 제공할 수 있다.Furthermore, the first n-type nitride semiconductor layer may be etched using an in-situ etching technique, and thus, a nitride semiconductor device having improved electrostatic discharge characteristics using an in-situ process may be provided.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 질화물 반도체 소자를 제조하는 방법을 설명하기 위한 개략도이다.
도 3a, 도 3b 및 도 3c는 다양한 식각 기술에 따른 제1 n형 질화물 반도체층의 표면을 나타내는 SEM 사진이다.
도 4a, 도 4b 및 도 4c는 인-시투 식각 기술을 이용한 실전위의 감소를 설명하기 위한 CL(chathodluminescence) 이미지들이다.
도 5는 인-시투 식각 기술을 적용하여 제작된 질화물 반도체 소자의 단면을 보여주는 CL(chathodluminescence) 이미지이다.
도 6은 본 발명의 일 실시예에 따른 질화물 반도체 소자의 정전방전 특성을 설명하기 위한 그래프이다.1 is a schematic cross-sectional view for explaining a nitride semiconductor device according to an embodiment of the present invention.
2 is a schematic diagram for explaining a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention.
3A, 3B, and 3C are SEM images showing the surface of the first n-type nitride semiconductor layer according to various etching techniques.
4A, 4B, and 4C are CL (chathodluminescence) images for explaining the reduction of real dislocations using the in-situ etching technique.
5 is a CL (chathodluminescence) image showing a cross section of a nitride semiconductor device fabricated by applying an in-situ etching technique.
6 is a graph for explaining electrostatic discharge characteristics of a nitride semiconductor device according to an embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. The embodiments introduced below are provided as examples so that the spirit of the present disclosure can be sufficiently conveyed to those skilled in the art to which the present disclosure pertains. Accordingly, the present disclosure is not limited to the embodiments described below and may be embodied in other forms. And in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. In addition, when one component is described as being “on” or “on” another component, each component is different from each component, as well as when each component is “immediately above” or “directly on” the other component. It includes the case where another component is interposed between them. Like reference numerals refer to like elements throughout.
본 발명의 일 실시예에 따른 질화물 반도체 소자는, 불규칙한 요철 표면을 갖는 제1 n형 질화물 반도체층; 및 상기 제1 n형 질화물 반도체층 상에 배치되어 상기 제1 n형 질화물 반도체층과의 사이에 계면을 형성하는 제2 n형 질화물 반도체층을 포함하되, 상기 계면에서의 실리콘 농도가 상기 제1 및 제2 n형 질화물 반도체층 내의 실리콘 농도보다 높고, 상기 제2 n형 질화물 반도체층 내의 실전위 밀도는 상기 제1 n형 질화물 반도체층 내의 실전위 밀도보다 낮다.A nitride semiconductor device according to an embodiment of the present invention includes: a first n-type nitride semiconductor layer having an irregular uneven surface; and a second n-type nitride semiconductor layer disposed on the first n-type nitride semiconductor layer to form an interface with the first n-type nitride semiconductor layer, wherein the silicon concentration at the interface is the first and a silicon concentration in the second n-type nitride semiconductor layer, and an actual dislocation density in the second n-type nitride semiconductor layer is lower than an actual dislocation density in the first n-type nitride semiconductor layer.
상기 불규칙한 요철 표면은 인-시투 식각 기술을 이용하여 형성될 수 있으며, 따라서, 제1 및 제2 n형 질화물 반도체층들을 인-시투 공정을 통해 형성할 수 있다.The irregular uneven surface may be formed using an in-situ etching technique, and thus, the first and second n-type nitride semiconductor layers may be formed through an in-situ process.
한편, 상기 계면에서의 실리콘 농도는 상기 제1 또는 제2 n형 질화물 반도체층 내의 실리콘 농도의 10배를 초과할 수 있다.Meanwhile, the silicon concentration at the interface may exceed 10 times the silicon concentration in the first or second n-type nitride semiconductor layer.
상기 질화물 반도체 소자는 상기 제1 n형 질화물 반도체층 하부에 위치하는 이종 기판을 더 포함할 수 있다. 일 실시예에 있어서, 상기 이종 기판은 패터닝된 사파이어 기판일 수 있다.The nitride semiconductor device may further include a heterogeneous substrate positioned under the first n-type nitride semiconductor layer. In an embodiment, the heterogeneous substrate may be a patterned sapphire substrate.
상기 질화물 반도체 소자는 상기 제1 n형 질화물 반도체층의 하부면에 접하여 상기 제1 n형 질화물 반도체층과의 사이에 하부 계면을 형성하는 질화물 반도체층을 더 포함할 수 있으며, 상기 계면은 상기 하부 계면보다 더 거칠 수 있다.The nitride semiconductor device may further include a nitride semiconductor layer in contact with a lower surface of the first n-type nitride semiconductor layer to form a lower interface between the first n-type nitride semiconductor layer, and the interface is the lower surface. It can be rougher than the interface.
상기 질화물 반도체 소자는 상기 제2 n형 질화물 반도체층의 상부면에 접하여 상기 제2 n형 질화물 반도체층과의 사이에 상부 계면을 형성하는 질화물 반도체층을 더 포함할 수 있으며, 상기 계면은 상기 상부 계면보다 더 거칠 수 있다.The nitride semiconductor device may further include a nitride semiconductor layer that is in contact with an upper surface of the second n-type nitride semiconductor layer and forms an upper interface between the second n-type nitride semiconductor layer, and the interface is the upper surface. It can be rougher than the interface.
상기 질화물 반도체 소자는, 상기 제2 n형 질화물 반도체층 상에 배치된 활성층; 및 상기 활성층 상에 배치된 p형 질화물 반도체층을 더 포함할 수 있으며, 자외선 또는 가시광 영역의 광을 방출할 수 있다.The nitride semiconductor device may include an active layer disposed on the second n-type nitride semiconductor layer; and a p-type nitride semiconductor layer disposed on the active layer, and may emit light in an ultraviolet or visible light region.
상기 제1 n형 질화물 반도체층의 불규칙한 요철 표면은 질소의 소스 가스 없이 SiH4에 의해 식각되어 형성될 수 있다. 나아가, 상기 제1 n형 질화물 반도체층의 불규칙한 요철 표면은 상기 SiH4와 함께 H2가 유입되어 식각되어 형성될 수 있다.The irregular uneven surface of the first n-type nitride semiconductor layer may be etched by SiH 4 without a nitrogen source gas. Furthermore, the irregular uneven surface of the first n-type nitride semiconductor layer may be etched by introducing H 2 together with SiH 4 .
일 실시예에 있어서, 상기 제2 n형 질화물 반도체층은 상기 제1 n형 질화물 반도체층보다 더 두꺼울 수 있다. In an embodiment, the second n-type nitride semiconductor layer may be thicker than the first n-type nitride semiconductor layer.
본 발명의 또 다른 실시예에 따른 질화물 반도체 소자 제조 방법은, 챔버 내에 기판을 로딩하고, 상기 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 유입시켜 상기 기판 상에 제1 n형 질화물 반도체층을 성장시키고, 상기 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스의 유입을 차단하고, 상기 챔버 내로 SiH4 가스를 유입시켜 상기 제1 n형 질화물 반도체층의 표면을 식각하고, 상기 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 유입시켜 상기 식각된 표면을 갖는 제1 n형 질화물 반도체층 상에 제2 n형 질화물 반도체층을 성장시키는 것을 포함한다.In a method for manufacturing a nitride semiconductor device according to another embodiment of the present invention, a first n-type nitride semiconductor is loaded onto the substrate by loading a substrate into a chamber, and introducing a source gas of a group III element and a source gas of nitrogen into the chamber. growth of the layer, blocking the flow of the source gas of the group III element and the source gas of nitrogen, and introducing a SiH 4 gas into the chamber to etch the surface of the first n-type nitride semiconductor layer, and introducing a source gas of a group element and a source gas of nitrogen to grow a second n-type nitride semiconductor layer on the first n-type nitride semiconductor layer having the etched surface.
질소의 소스 가스의 유입을 차단하고 SiH4 가스를 이용함으로써 제1 n형 질화물 반도체층의 표면에 많은 수의 열 식각 V-피트들(thermally etched V-pits; TEVs)을 형성할 수 있으며, 이를 이용하여 제2 n형 질화물 반도체층의 실전위를 감소시킬 수 있다.By blocking the inflow of the nitrogen source gas and using the SiH 4 gas, a large number of thermally etched V-pits (TEVs) may be formed on the surface of the first n-type nitride semiconductor layer. It is possible to reduce the actual potential of the second n-type nitride semiconductor layer by using it.
특히, 질소의 소스 가스 유입을 차단함으로써 불균일한 크기를 갖는 질화실리콘 아일랜드들의 생성을 억제할 수 있다.In particular, it is possible to suppress the generation of silicon nitride islands having non-uniform sizes by blocking the inflow of the nitrogen source gas.
나아가, 상기 SiH4 가스를 유입시켜 상기 제1 n형 질화물 반도체층의 표면을 식각하는 동안, N2 가스 및 질소의 소스 가스의 챔버 내 유입이 차단될 수 있다.Furthermore, while the SiH 4 gas is introduced to etch the surface of the first n-type nitride semiconductor layer, the N 2 gas and the nitrogen source gas from flowing into the chamber may be blocked.
일 실시예에 있어서, 상기 제1 및 제2 n형 질화물 반도체층은 n형 GaN일 수 있다.In an embodiment, the first and second n-type nitride semiconductor layers may be n-type GaN.
상기 질화물 반도체 소자 제조 방법은 상기 제2 n형 질화물 반도체층 상에 활성층 및 p형 질화물 반도체층을 성장시키는 것을 더 포함할 수 있다.The method for manufacturing a nitride semiconductor device may further include growing an active layer and a p-type nitride semiconductor layer on the second n-type nitride semiconductor layer.
한편, 상기 기판은 패터닝된 사파이어 기판일 수 있다.Meanwhile, the substrate may be a patterned sapphire substrate.
상기 제1 n형 질화물 반도체층의 표면을 식각함에 따라, 상기 제1 n형 질화물 반도체층 표면의 거칠기가 증가된다.As the surface of the first n-type nitride semiconductor layer is etched, the roughness of the surface of the first n-type nitride semiconductor layer is increased.
일 실시예에 있어서, 상기 챔버 내로 상기 SiH4 가스를 유입하는 동안 H2 가스도 함께 유입될 수 있다. In an embodiment, while the SiH 4 gas is introduced into the chamber, the H 2 gas may also be introduced.
실시예들에 있어서, 상기 제2 n형 질화물 반도체층은 상기 제1 n형 질화물 반도체층보다 낮은 실전위 밀도를 갖는다.In some embodiments, the second n-type nitride semiconductor layer has a lower actual dislocation density than the first n-type nitride semiconductor layer.
이하, 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자를 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a nitride semiconductor device according to an embodiment of the present invention.
도 1을 참조하면, 질화물 반도체 소자는 기판(21), 하부 질화물 반도체층(23), 고온 버퍼층(25), 중간층(27), 제1 n형 반도체층(29a), 제 n형 반도체층(29b), 활성층(31) 및 p형 질화물 반도체층(39)을 포함할 수 있다.1, the nitride semiconductor device includes a
기판(21)은 질화 갈륨계 반도체층을 성장시키기 위한 것으로, 사파이어 기판, SiC 기판, Si 기판, 스피넬 기판 등의 이종 기판이 이용될 수 있다. 특히, 기판(21)은 패터닝된 사파이어 기판일 수 있다.The
하부 질화물 반도체층(23)은 기판(21) 상의 돌출부들 사이의 영역을 채운다. 하부 질화물 반도체층(23)은 기판(21) 상의 돌출부들을 덮을 수 있다. 하부 질화물 반도체층(23)은 단일층 또는 다중층으로 형성될 수 있다. 특히, 하부 질화물 반도체층(23)은 저온 버퍼층을 포함할 수 있다. 저온 버퍼층은 기판(21) 상에 400℃ 내지 600℃ 저온에서 (Al, Ga)N으로 형성될 수 있으며, 일례로, GaN 또는 AlN으로 형성될 수 있다. 저온 버퍼층은 예컨대 약 25nm 두께로 형성될 수 있다. 하부 질화물 반도체층(23)은 예컨대 언도프트층으로 형성될 수 있다.The lower
고온 버퍼층(25)은 기판(21)과 n형 질화물 반도체층(25) 사이에서 전위 등의 결함이 발생하는 것을 완화하기 위해 하부 질화물 반도체층(23)보다 상대적으로 고온에서 성장될 수 있다. 고온 버퍼층(25)은 언도프 GaN 또는 n형 불순물이 도핑된 GaN으로 형성될 수 있다. 다만, 하부 질화물 반도체층(23)에서 형성된 실전위들은 고온 버퍼층(25)으로 전사될 수 있다.The high-
중간층(27)은 Al을 함유할 수 있다. 예를 들어, 중간층(27)은 AlGaN, AlInGaN 또는 AlInN로 형성될 수 있다. 중간층(27)은 전자의 측면 방향 분산을 도울 수 있다.The
한편, 제1 n형 질화물 반도체층(29a)은 n형 불순물이 도핑된 질화물계 반도체층으로, 예컨대 Si가 도핑된 질화물 반도체층으로 형성될 수 있다. 제1 n형 질화물 반도체층(29a)에 도핑되는 Si 도핑 농도는 5E18/㎠ 내지 5E19/㎠ 범위 내일 수 있다. Meanwhile, the first n-type
제1 n형 질화물 반도체층(29a)은 MOCVD 기술을 사용하여 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 공급하여 1000℃ 내지 1200℃(예컨대, 1050℃ 내지 1100℃)에서 예를 들어 약 150Torr 내지 200Torr의 성장 압력 하에서 성장될 수 있다. 고온 버퍼층(25)에 형성된 실전위들은 대체로 제1 n형 질화물 반도체층(29a)으로 전사될 수 있다.The first n-type
한편, 제1 n형 질화물 반도체층(29a)은 불규칙한 요철 표면을 가질 수 있다. 불규칙한 요철 표면은 SiH4 가스를 챔버 내로 도입함으로써 표면 식각에 의해 형성될 수 있다. 이때, 챔버 내의 온도를 유지하기 위해 H2 가스가 함께 도입될 수 있다. 표면 식각에 의해 제1 n형 질화물 반도체층(29a)의 표면에 노출된 실전위들의 말단부분이 상대적으로 빠르게 식각되어 V-피트들이 형성될 수 있다. 이러한 V-피트들은 열적으로 식각된 V-피트들(thermally etched V pits: TEVs)로 지칭될 수 있다. 따라서, 이들 실전위들의 말단부분에 대체로 요부들이 형성될 수 있다. 불규칙한 요철의 피크-밸리간 거리는 제1 n형 질화물 반도체층(29a)의 두께보다는 작다.Meanwhile, the first n-type
제2 n형 질화물 반도체층(29b)은 제1 n형 질화물 반도체층(29a) 상에서 성장된다. 제2 n형 질화물 반도체층(29b)은 n형 불순물이 도핑된 질화물계 반도체층으로, 예컨대 Si가 도핑된 질화물 반도체층으로 형성될 수 있다. 제2 n형 질화물 반도체층(29b)에 도핑되는 Si 도핑 농도는 5E18/㎠ 내지 5E19/㎠ 범위 내일 수 있다. 일 실시예에서, 제2 n형 질화물 반도체층(29b) 내의 Si 도핑 농도는 제1 n형 질화물 반도체층(29a) 내의 Si 도핑 농도와 대체로 동일할 수 있다. 제2 n형 질화물 반도체층(29b)은 제1 n형 질화물 반도체층(29a)의 성장 조건과 동일하거나 유사한 조건으로 같은 챔버 내에서 성장될 수 있다.The second n-type
제2 n형 질화물 반도체층(29b)은 제1 n형 질화물 반도체층(29a)과의 사이에 계면(30)을 형성한다. 제1 n형 질화물 반도체층(29a)이 불규칙한 요철 표면을 가지므로, 제1 n형 질화물 반도체층(29a)과 제2 n형 질화물 반도체층(29b) 사이의 계면은 다른 계면들에 비해 상대적으로 거친 형상을 갖는다. 예를 들어, 계면(30)은 제1 n형 질화물 반도체층(29a)과 고온 버퍼층(25) 사이의 임의의 하부 계면보다 더 거친 형상을 갖는다. 또한, 계면(30)은 제2 n형 질화물 반도체층(29b)과 p형 질화물 반도체층(33) 사이에 형성된 임의의 상부 계면보다 더 거친 형상을 갖는다.The second n-type
한편, 상기 계면(30)에서의 실리콘 농도는 제1 및 제2 n형 질화물 반도체층(29a, 29b) 내의 실리콘 농도보다 높다. 예컨대, 상기 계면(30)에서의 실리콘 농도는 상기 제1 또는 제2 n형 질화물 반도체층(29a, 29b) 내의 실리콘 농도의 10배를 초과할 수 있다. 계면(30)에 축적된 Si은 실전위가 제2 n형 질화물 반도체층(29b)으로 전사되는 것을 방지할 수도 있다.Meanwhile, the silicon concentration at the
제1 n형 질화물 반도체층(29a) 내의 실전위는 계면(30)에서 차단되거나 또는 계면 근처에서 횡방향으로 꺾여 소멸될 수 있으며, 따라서, 제2 n형 질화물 반도체층(29b) 내의 실전위 밀도는 제1 n형 질화물 반도체층(29a) 내의 실전위 밀도보다 낮다.The actual dislocation in the first n-type
제2 n형 질화물 반도체층(29b)은 제1 n형 질화물 반도체층(29a)보다 두꺼울 수 있으며, 따라서, 제1 n형 질화물 반도체층(29a)의 표면에 형성된 V-피트들은 제1 n형 질화물 반도체층(29b)에 의해 모두 덮일 수 있다. 나아가, 제2 n형 질화물 반도체층(29b)의 상면은 제1 n형 질화물 반도체층(29a)의 표면보다 더 평탄할 수 있다.The second n-type
활성층(31)은 제2 n형 질화물 반도체층(29b) 상에 배치된다. 활성층(31)과 제2 n형 질화물 반도체층(29b) 사이에 다른 질화물 반도체층, 예컨대, 초격자층이 추가될 수도 있다.The
활성층(31)은 자외선 또는 가시광 영역의 광을 방출하는 질화물 반도체층으로 형성될 수 있다. 활성층(31)은 단일 양자우물구조 또는 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물(MQW) 구조를 가질 수 있다. 양자장벽층은 양자우물층이 비해 밴드갭이 넓은 GaN, InGaN, AlGaN 또는 AlInGaN 등의 질화물 반도체층으로 형성될 수 있다. The
양자우물층은 양자장벽층 보다 상대적으로 밴드갭이 좁은 질화물 반도체층으로 형성되는데, 예컨대, InGaN 등의 질화 갈륨계 반도체층으로 형성될 수 있다. 양자 우물층의 조성비를 통해 원하는 파장의 광을 구현할 수 있다.The quantum well layer is formed of a nitride semiconductor layer having a relatively narrower bandgap than the quantum barrier layer, and may be formed of, for example, a gallium nitride-based semiconductor layer such as InGaN. Light of a desired wavelength may be realized through the composition ratio of the quantum well layer.
p형 질화물 반도체층(33)은 Mg와 같은 p형 불순물이 도핑된 반도체층으로 형성될 수 있다. p형 질화물 반도체층(33)은 단일층이나 다중층일 수 있으며, p형 클래드층 및 p형 콘택층을 포함할 수 있다. 그리고 p형 질화물 반도체층(33) 상에 ITO와 같은 투명 전극 또는 Al과 같은 반사 금속이 위치할 수 있다. 또한, 도시하지는 않았지만, 활성층(31)과 p형 질화물 반도체층(33) 사이에 전자 블록층이 개재될 수도 있다.The p-type
본 실시예에 있어서, 질화물 반도체 소자의 일 예로 활성층(31)을 포함하는 발광 다이오드를 설명하지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 질화물 반도체 소자는 제1 n형 질화물 반도체층(29a) 및 제2 n형 질화물 반도체층(29b)을 포함하는 이종접합 바이폴라 트랜지스터(HBT) 또는 고전자 이동도 트랜지스터(HEMT)를 포함한다.In this embodiment, a light emitting diode including the
도 2는 본 발명의 일 실시예에 따른 질화물 반도체 소자를 제조하는 방법을 설명하기 위한 개략도이다. 여기서는 제1 n형 질화물 반도체층(29a) 성장, 표면 식각을 통한 TEV 생성, 제2 n형 질화물 반도체층(29b)의 성장을 주로 설명한다.2 is a schematic diagram for explaining a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention. Here, growth of the first n-type
도 1 및 도 2를 참조하면, 우선 기판(21)이 챔버 내에 로딩된다. 챔버는 MOCVD 기술을 이용하여 질화물 반도체층을 성장시킬 수 있는 환경을 제공한다.1 and 2 , first, a
기판(21) 상에 하부 질화물 반도체층(23), 고온 버퍼층(25) 및 중간층(27)이 차례로 성장될 수 있다. 이들 층들은 통상적인 기술을 이용하여 인-시투로 성장될 수 있다.A lower
이어서, 제1 n형 질화물 반도체층(29a)이 성장된다. 제1 n형 질화물 반도체층(29a)은 제1 온도(T1)에서 소정 시간 동안 성장할 수 있다. 제1 온도는 예컨대 약 1100℃일 수 있다. 제1 n형 질화물 반도체층(29a)은 TMG와 같은 Ⅲ족 원소의 소스 가스 및 NH3와 같은 질소의 소스 가스를 챔버 내에 도입함으로써 성장될 수 있다. 이때, N2 및 H2가 분위기 가스 또는 캐리어 가스로 함께 도입될 수 있다. 또한, SiH4와 같은 Si의 소스 가스가 Si의 도핑을 위해 챔버 내로 도입될 수 있다.Next, the first n-type
제1 n형 질화물 반도체층(29a)의 성장이 완료되면 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스의 유입이 차단된다. 질소를 함유하는 가스, 예컨대 N2 가스의 유입도 차단될 수 있다. 챔버 내로는 H2 가스가 계속해서 유입될 수 있으며, 진공 펌프에 의해 챔버 내의 가스는 외부로 배기된다. 한편, SiH4 가스는 챔버 내로 도입되기 전에 우회로를 통해 벤팅될 수 있다.When the growth of the first n-type
소정 시간, 예컨대 약 10초가 지나 챔버 내의 질소 소스 가스 및 Ⅲ족 원소의 소스 가스가 충분히 배기된 후, SiH4 가스가 챔버 내로 도입된다. H2 가스는 SiH4 가스와 함께 챔버 내에 도입될 수 있다. SiH4 가스가 도입됨에 따라, 제1 n형 질화물 반도체층(29a)의 표면이 식각되어 TEV들이 형성된다. 제1 n형 질화물 반도체층(29a)의 표면은 인-시투 식각 기술을 이용하여 식각되며 따라서 챔버의 진공 브레이킹은 발생되지 않는다. 미리 정해진 시간, 예컨대 약 5분 동안 식각이 진행된 후, 다시 TMG 등의 Ⅲ족 원소의 소스 가스 및 NH3와 같은 질소의 소스 가스가 다시 챔버 내로 유입되어 제2 n형 질화물 반도체층(29b)이 성장된다.After a predetermined time, for example, about 10 seconds, the nitrogen source gas and the group III element source gas in the chamber are sufficiently exhausted, the SiH 4 gas is introduced into the chamber. The H 2 gas may be introduced into the chamber together with the SiH 4 gas. As the SiH 4 gas is introduced, the surface of the first n-type
SiH4 가스에 의한 표면 식각 또는 제2 n형 질화물 반도체층(29b)의 성장 초기에 고농도의 Si이 제1 n형 질화물 반도체층(29a)의 표면에 축적될 수 있다.A high concentration of Si may be accumulated on the surface of the first n-type
한편, 제1 n형 질화물 반도체층(29a)의 실전위들은 제2 n형 질화물 반도체층(29b)이 성장하는 동안 Si 등에 의해 차단되거나 측면 방향으로 경로를 변경하여 소멸될 수 있다.Meanwhile, the actual potentials of the first n-type
이어서, 제2 n형 질화물 반도체층(29b) 상에 활성층(31) 및 p형 질화물 반도체층(33)이 성장될 수 있으며, 그 후, 기판(21)이 챔버 외부로 꺼내지고, 다양한 가공 공정을 거쳐 질화물 반도체 소자가 제조될 수 있다.Subsequently, the
본 실시예에 따르면, SiH4을 이용하여 제1 n형 질화물 반도체층(29a)의 표면을 식각함으로써 단지 몇 분의 공정 시간이 증가하는 인-시투 기술을 이용하여 질화물 반도체층 내의 실전위의 밀도를 대폭 감소시킬 수 있다.According to the present embodiment, the density of real dislocations in the nitride semiconductor layer using an in-situ technique in which the process time of only a few minutes is increased by etching the surface of the first n-type
본 실시예에서, 제1 n형 질화물 반도체층(29a) 성장 단계, 벤팅 단계, 표면 식각 단계 및 제2 n형 질화물 반도체층(29a) 성장 단계가 모두 동일한 온도에서 수행될 수 있다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 각 단계에서 온도는 조절될 수도 있다.In this embodiment, the first n-type
도 3a, 도 3b 및 도 3c는 다양한 식각 기술에 따른 제1 n형 질화물 반도체층의 표면을 나타내는 SEM 사진이다. 여기서, 도 3a는 표면 식각 단계에서 SiH4를 도입하지 않고 H2만을 도입하여 식각한 제1 n형 질화물 반도체층(29a)의 표면을 보여주고, 도 3b는 H2와 함께 SiH4와 NH3를 도입한 후의 제1 n형 질화물 반도체층(29a)의 표면을 보여주며, 도 3c는 H2와 SiH4만을 도입하여 식각한 제1 n형 질화물 반도체층(29a)의 표면을 보여준다.3A, 3B, and 3C are SEM images showing the surface of the first n-type nitride semiconductor layer according to various etching techniques. Here, FIG. 3a shows the surface of the first n-type
도 3a를 참조하면, H2에 의해 제1 n형 질화물 반도체층(29a)의 표면이 식각되는 것을 관찰할 수는 있지만 V 피트들이 형성되지는 않는다. Referring to FIG. 3A , it can be observed that the surface of the first n-type
도 3b를 참조하면, SiH4와 NH3를 함께 도입할 경우, 이들의 반응을 통해 질화실리콘의 아일랜드들이 형성되었다. 아일랜드들은 불규칙한 크기를 갖고 불규칙하게 배열된다. 아일랜드들은 실전위의 단부들을 덮을 것으로 예상된다. 그러나 아일랜드들 때문에 그 위에 성장되는 제2 n형 질화물 반도체층(29b)에 실전위가 다시 형성될 수 있다. 또한, SiH4와 NH3를 함께 도입함에 따라, 아일랜드들이 형성됨과 아울러 제1 n형 질화물 반도체층(29a)의 식각도 발생된다. 이에 따라, 아일랜드들을 덮는 제2 n형 질화물 반도체층(29b)은 상면이 평탄화되기 위해 상대적으로 두껍게, 예컨대 제1 n형 질화물 반도체층(29a)의 2배 이상 두껍게 성장될 필요가 있다. 이에 따라, 공정 시간이 증가된다. 나아가, 질화실리콘으로 형성된 아일랜드들은 제1 n형 질화물 반도체층(29a)과 제2 n형 질화물 반도체층(29b) 사이에 잔류하여 활성층에서 생성된 광의 추출 효율을 떨어뜨릴 수 있다.Referring to FIG. 3B , when SiH 4 and NH 3 were introduced together, silicon nitride islands were formed through their reaction. The islands have an irregular size and are irregularly arranged. The islands are expected to cover the ends of the actual dislocation. However, due to the islands, an actual potential can be formed again in the second n-type
도 3c를 참조하면, NH3를 도입하지 않고 H2와 SiH4를 도입한 경우, 작은 V 피트들이 대량으로 형성되었다. V 피트들은 SiH4에 의해 질화갈륨층이 식각되어 생성된 것으로 이해된다. 이때, 실전위의 단부들에 V 피트들이 더 잘 형성될 것이다.Referring to FIG. 3C , when H 2 and SiH 4 were introduced without introducing NH 3 , small V pits were formed in large quantities. It is understood that the V pits are generated by etching the gallium nitride layer by SiH 4 . At this time, V pits will be better formed at the ends of actual dislocations.
원자 현미경(AFM)을 이용하여 표면 거칠기를 측정한 결과, 도 3c의 제1 n형 질화물 반도체층(29a)의 표면 거칠기는 2um×2um 크기의 영역에서 Ra가 약 1.78nm의 값을 나타내고, Rq가 약 2.27nm의 값을 나타내었다. 이에 대해, 표면 식각을 하지 않은 경우, 제1 n형 질화물 반도체층(29a)은 동일 크기의 영역에서 Ra가 약 0.176nm, Rq가 약 0.140의 값을 나타내었다. 따라서, SiH4에 의해 제1 n형 질화물 반도체층(29a)의 표면이 식각되는 것을 알 수 있다.As a result of measuring the surface roughness using an atomic force microscope (AFM), the surface roughness of the first n-type
도 4a, 도 4a 및 도 4c 인-시투 식각 기술을 이용한 실전위의 감소를 설명하기 위한 CL(chathodluminescence) 이미지들이다. 여기서, 각각의 CL 이미지들은 제2 n형 질화물 반도체층(29b)의 표면을 나타낸다.4A, 4A, and 4C are CL (chathodluminescence) images for explaining the reduction of real dislocations using the in-situ etching technique. Here, each of the CL images represents the surface of the second n-type
도 4a의 제2 n형 질화물 반도체층은 제1 n형 질화물 반도체층의 표면 식각 없이 제1 n형 질화물 반도체층(29a) 상에 성장되었다. 도 4b의 제2 n형 질화물 반도체층은 도 3b와 같이 SiH4와 NH3를 이용하여 제1 n형 질화물 반도체층(29a) 상에 질화 실리콘 아일랜드들을 형성한 후, 그 위에 성장되었다. 도 4c의 제2 n형 질화물 반도체층은 도 3c와 같이 SiH4를 이용하여 제1 n형 질화물 반도체층(29a)을 식각한 후, 제1 n형 질화물 반도체층(29a) 상에 성장되었다.The second n-type nitride semiconductor layer of FIG. 4A was grown on the first n-type
도 4a, 도 4b 및 도 4c를 참조하면, NH3를 사용하지 않고 SiH4를 이용하여 제1 n형 질화물 반도체층(29a)을 식각한 도 4c의 실시예가 실전위들의 개수 및 크기가 가장 적었다. 표면 식각을 거치지 않은 도 4a의 시료는 서로 뭉쳐서 응집된 실전위들이 상당히 존재하였으며, 질화 실리콘의 아일랜드들을 형성한 도 4b의 시료도 응집된 실전위들을 다수 관찰할 수 있었다. 이에 반해, 도 4c의 실시예는 실전위의 크기가 상당히 작게 관찰되었다.4A, 4B and 4C, the embodiment of FIG. 4C in which the first n-type
도 5는 인-시투 식각 기술을 적용하여 제작된 질화물 반도체 소자의 단면을 보여주는 CL(chathodluminescence) 이미지이다.5 is a CL (chathodluminescence) image showing a cross section of a nitride semiconductor device fabricated by applying an in-situ etching technique.
도 5를 참조하면, 제1 n형 질화물 반도체층(29a)과 제2 n형 질화물 반도체층(29b) 사이의 계면(30)을 명확하게 확인할 수 있다. 계면(30)은 제1 n형 질화물 반도체층(29a)과 고온 버퍼층(25) 사이의 계면보다 더 거칠다. 또한, 계면(30)의 높이는 제1 n형 질화물 반도체층(29a)의 두께보다는 작은 것을 알 수 있다.,Referring to FIG. 5 , the
한편, TEV 적용 유무에 따른 질화물 반도체 소자의 전기적 특성을 비교하기 위해 TEV를 적용한 실시예의 발광 다이오드와 TEV를 적용하지 않은 비교예의 발광 다이오드를 제작하여 역방향 전류(Ir) 및 역방향 전압(Vr)을 측정하였다. 웨이퍼 레벨에서 각 발광 다이오드의 역방향 전류 및 역방향 전압을 측정한 결과, 실시예의 발광 다이오드들이 평균적으로 낮은 Ir 및 높은 Vr을 나타내었다. 순방향 전압, 피크 파장 및 발광 강도는 실시예와 비교예의 발광 다이오드들에서 큰 차이가 없었다.On the other hand, in order to compare the electrical characteristics of the nitride semiconductor device according to whether or not TEV is applied, the light emitting diode of the embodiment to which TEV is applied and the light emitting diode of the comparative example to which TEV is not applied were manufactured and reverse current (Ir) and reverse voltage (Vr) were measured. did. As a result of measuring the reverse current and the reverse voltage of each light emitting diode at the wafer level, the light emitting diodes of the example exhibited low Ir and high Vr on average. Forward voltage, peak wavelength, and emission intensity were not significantly different between the light emitting diodes of Examples and Comparative Examples.
한편, 도 6은 본 발명의 일 실시예에 따른 질화물 반도체 소자의 정전방전 특성을 설명하기 위한 그래프이다.Meanwhile, FIG. 6 is a graph for explaining the electrostatic discharge characteristics of a nitride semiconductor device according to an embodiment of the present invention.
정전방전 특성을 측정하기 위해 TEV를 형성하지 않은 웨이퍼에서 발광 다이오드 칩들(비교예)을 제작하고, 또한 TEV를 적용한 웨이퍼에서 발광 다이오드 칩들(실시예)를 제작하였다. 비교예 및 실시예의 발광 다이오드 칩들의 구조는 TEV의 적용 유무를 제외하면 모두 동일하다.To measure the electrostatic discharge characteristics, light emitting diode chips (Comparative Example) were fabricated on a wafer on which TEV was not formed, and light emitting diode chips (Example) were fabricated on a wafer to which TEV was applied. The structures of the light emitting diode chips of Comparative Examples and Examples are all the same except for whether or not TEV is applied.
이들 발광 다이오드들의 초기 불량, 각 발광 다이오드들에 8000V의 전압을 1회 인가한 후의 1차 불량 및 8000V를 다시 인가한 후의 2차 불량을 누적하여 도 6의 그래프에 나타내었다.The initial failure of these light emitting diodes, the primary failure after applying a voltage of 8000 V to each of the light emitting diodes once, and the secondary failure after applying 8000 V again are accumulated and shown in the graph of FIG. 6 .
도 6을 참조하면, TEV를 적용하지 않은 비교예의 누적 불량률이 약 12.7%이었지만, TEV를 적용한 실시예의 누적 불량률은 약 8.7%이었다. 즉, TEV를 적용함으로써 30% 이상의 불량률을 감소시킬 수 있었다.Referring to FIG. 6 , the cumulative defective rate of the comparative example to which TEV was not applied was about 12.7%, but the cumulative defective rate of the example to which TEV was applied was about 8.7%. That is, it was possible to reduce the defective rate by 30% or more by applying TEV.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 설명은 본 발명의 이해를 위해 특정 실시예를 예를 들어 설명한 것으로, 본 발명이 상기 실시예에 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings, but the above description has been described by taking specific embodiments as an example for the understanding of the present invention, and the present invention is based on the embodiments It should not be construed as being limited, and the scope of the present invention should be understood as the following claims and their equivalents.
Claims (18)
상기 제1 n형 질화물 반도체층 상에 배치되어 상기 제1 n형 질화물 반도체층과의 사이에 계면을 형성하는 제2 n형 질화물 반도체층을 포함하되,
상기 계면에서의 실리콘 농도가 상기 제1 및 제2 n형 질화물 반도체층 내의 실리콘 농도보다 높고,
상기 제2 n형 질화물 반도체층 내의 실전위 밀도는 상기 제1 n형 질화물 반도체층 내의 실전위 밀도보다 낮은 질화물 반도체 소자.a first n-type nitride semiconductor layer having an irregular uneven surface; and
a second n-type nitride semiconductor layer disposed on the first n-type nitride semiconductor layer to form an interface between the first n-type nitride semiconductor layer;
The silicon concentration at the interface is higher than the silicon concentration in the first and second n-type nitride semiconductor layers,
An actual dislocation density in the second n-type nitride semiconductor layer is lower than an actual dislocation density in the first n-type nitride semiconductor layer.
상기 계면에서의 실리콘 농도는 상기 제1 또는 제2 n형 질화물 반도체층 내의 실리콘 농도의 10배를 초과하는 질화물 반도체 소자.The method according to claim 1,
The silicon concentration at the interface exceeds 10 times the silicon concentration in the first or second n-type nitride semiconductor layer.
상기 제1 n형 질화물 반도체층 하부에 위치하는 이종 기판을 더 포함하는 질화물 반도체 소자.The method according to claim 1,
The nitride semiconductor device further comprising a heterogeneous substrate positioned below the first n-type nitride semiconductor layer.
상기 이종 기판은 패터닝된 사파이어 기판인 질화물 반도체 소자.4. The method according to claim 3,
The heterogeneous substrate is a nitride semiconductor device that is a patterned sapphire substrate.
상기 제1 n형 질화물 반도체층의 하부면에 접하여 상기 제1 n형 질화물 반도체층과의 사이에 하부 계면을 형성하는 질화물 반도체층을 더 포함하되,
상기 계면은 상기 하부 계면보다 더 거친 질화물 반도체 소자.4. The method according to claim 3,
Further comprising a nitride semiconductor layer in contact with the lower surface of the first n-type nitride semiconductor layer to form a lower interface between the first n-type nitride semiconductor layer,
The interface is coarser than the lower interface.
상기 제2 n형 질화물 반도체층의 상부면에 접하여 상기 제2 n형 질화물 반도체층과의 사이에 상부 계면을 형성하는 질화물 반도체층을 더 포함하되,
상기 계면은 상기 상부 계면보다 더 거친 질화물 반도체 소자.6. The method of claim 5,
Further comprising a nitride semiconductor layer in contact with the upper surface of the second n-type nitride semiconductor layer to form an upper interface between the second n-type nitride semiconductor layer,
The interface is coarser than the upper interface.
상기 제2 n형 질화물 반도체층 상에 배치된 활성층; 및
상기 활성층 상에 배치된 p형 질화물 반도체층을 더 포함하고,
자외선 또는 가시광 영역의 광을 방출하는 질화물 반도체 소자.The method according to claim 1,
an active layer disposed on the second n-type nitride semiconductor layer; and
Further comprising a p-type nitride semiconductor layer disposed on the active layer,
A nitride semiconductor device emitting light in the ultraviolet or visible region.
상기 제1 n형 질화물 반도체층의 불규칙한 요철 표면은 질소의 소스 가스 없이 SiH4에 의해 식각되어 형성된 질화물 반도체 소자.The method according to claim 1,
A nitride semiconductor device formed by etching the irregular uneven surface of the first n-type nitride semiconductor layer by SiH 4 without a source gas of nitrogen.
상기 제1 n형 질화물 반도체층의 불규칙한 요철 표면은 상기 SiH4와 함께 H2가 유입되어 식각되어 형성된 질화물 반도체 소자.9. The method of claim 8,
The irregular uneven surface of the first n-type nitride semiconductor layer is formed by etching H 2 together with SiH 4 .
상기 제2 n형 질화물 반도체층은 상기 제1 n형 질화물 반도체층보다 더 두꺼운 질화물 반도체 소자.The method according to claim 1,
The second n-type nitride semiconductor layer is thicker than the first n-type nitride semiconductor layer.
상기 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 유입시켜 상기 기판 상에 제1 n형 질화물 반도체층을 성장시키고,
상기 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스의 유입을 차단하고,
상기 챔버 내로 SiH4 가스를 유입시켜 상기 제1 n형 질화물 반도체층의 표면을 식각하고,
상기 챔버 내로 Ⅲ족 원소의 소스 가스 및 질소의 소스 가스를 유입시켜 상기 식각된 표면을 갖는 제1 n형 질화물 반도체층 상에 제2 n형 질화물 반도체층을 성장시키는 것을 포함하는 질화물 반도체 소자 제조 방법.loading the substrate into the chamber;
Growing a first n-type nitride semiconductor layer on the substrate by introducing a source gas of a group III element and a source gas of nitrogen into the chamber;
Blocking the inflow of the source gas of the group III element and the source gas of nitrogen,
Etching the surface of the first n-type nitride semiconductor layer by introducing a SiH 4 gas into the chamber,
and growing a second n-type nitride semiconductor layer on the first n-type nitride semiconductor layer having the etched surface by introducing a source gas of a group III element and a source gas of nitrogen into the chamber. .
상기 SiH4 가스를 유입시켜 상기 제1 n형 질화물 반도체층의 표면을 식각하는 동안, N2 가스 및 질소의 소스 가스의 챔버 내 유입은 차단되는 질화물 반도체 소자 제조 방법.12. The method of claim 11,
While the surface of the first n-type nitride semiconductor layer is etched by introducing the SiH4 gas, inflow of the source gas of N2 gas and nitrogen into the chamber is blocked.
상기 제1 및 제2 n형 질화물 반도체층은 n형 GaN인 질화물 반도체 소자 제조 방법.12. The method of claim 11,
The first and second n-type nitride semiconductor layers are n-type GaN nitride semiconductor device manufacturing method.
상기 제2 n형 질화물 반도체층 상에 활성층 및 p형 질화물 반도체층을 성장시키는 것을 더 포함하는 질화물 반도체 소자 제조 방법.12. The method of claim 11,
and growing an active layer and a p-type nitride semiconductor layer on the second n-type nitride semiconductor layer.
상기 기판은 패터닝된 사파이어 기판인 질화물 반도체 소자 제조 방법.12. The method of claim 11,
The method for manufacturing a nitride semiconductor device, wherein the substrate is a patterned sapphire substrate.
상기 제1 n형 질화물 반도체층의 표면을 식각함에 따라, 상기 제1 n형 질화물 반도체층 표면의 거칠기가 증가되는 질화물 반도체 소자 제조 방법.12. The method of claim 11,
As the surface of the first n-type nitride semiconductor layer is etched, the roughness of the surface of the first n-type nitride semiconductor layer is increased.
상기 챔버 내로 상기 SiH4 가스를 유입하는 동안 H2 가스도 함께 유입되는 질화물 반도체 소자 제조 방법.12. The method of claim 11,
A method of manufacturing a nitride semiconductor device in which H 2 gas is also introduced while the SiH 4 gas is introduced into the chamber.
상기 제2 n형 질화물 반도체층은 상기 제1 n형 질화물 반도체층보다 낮은 실전위 밀도를 갖는 질화물 반도체 소자 제조 방법.12. The method of claim 11,
The second n-type nitride semiconductor layer may have a lower actual dislocation density than the first n-type nitride semiconductor layer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200013784A KR20210099884A (en) | 2020-02-05 | 2020-02-05 | Nitride semiconductor device with in-situ etched layer and method of fabricating the same |
CN202120309052.2U CN214625075U (en) | 2020-02-05 | 2021-02-02 | Nitride semiconductor element |
PCT/KR2021/001342 WO2021157992A1 (en) | 2020-02-05 | 2021-02-02 | Nitride semiconductor device with in-situ etched layer and method of fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200013784A KR20210099884A (en) | 2020-02-05 | 2020-02-05 | Nitride semiconductor device with in-situ etched layer and method of fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210099884A true KR20210099884A (en) | 2021-08-13 |
Family
ID=77199400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200013784A KR20210099884A (en) | 2020-02-05 | 2020-02-05 | Nitride semiconductor device with in-situ etched layer and method of fabricating the same |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR20210099884A (en) |
CN (1) | CN214625075U (en) |
WO (1) | WO2021157992A1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313771A (en) * | 2005-05-06 | 2006-11-16 | Showa Denko Kk | Epitaxial substrate for group iii nitride semiconductor element |
KR101164026B1 (en) * | 2007-07-12 | 2012-07-18 | 삼성전자주식회사 | Nitride semiconductor light emitting device and fabrication method thereof |
KR20130061306A (en) * | 2011-12-01 | 2013-06-11 | 서울옵토디바이스주식회사 | Nitride semiconductor device having improved esd characteristics |
KR102122366B1 (en) * | 2013-06-14 | 2020-06-12 | 삼성전자주식회사 | Production method of nitride semiconductor thin film and production method of nitride semiconductor device using the same |
KR20180070781A (en) * | 2016-12-16 | 2018-06-27 | 삼성전자주식회사 | Method of forming nitride semiconductor substrate and method of forming semiconductor device |
-
2020
- 2020-02-05 KR KR1020200013784A patent/KR20210099884A/en unknown
-
2021
- 2021-02-02 CN CN202120309052.2U patent/CN214625075U/en active Active
- 2021-02-02 WO PCT/KR2021/001342 patent/WO2021157992A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN214625075U (en) | 2021-11-05 |
WO2021157992A1 (en) | 2021-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100448662B1 (en) | Nitride semiconductor device and method for manufacturing the same | |
US6030849A (en) | Methods of manufacturing semiconductor, semiconductor device and semiconductor substrate | |
KR100784065B1 (en) | Nitride semiconductor led and fabrication method thereof | |
US20030197169A1 (en) | Gallium nitride-based semiconductor light emitting device | |
US20110163295A1 (en) | Semiconductor with low dislocation | |
US20210202790A1 (en) | Method for manufacturing light-emitting element | |
CN110233190B (en) | Light emitting device | |
KR100931509B1 (en) | Nitride semiconductor light emitting device and manufacturing method | |
JP2006332258A (en) | Nitride semiconductor device and its manufacturing method | |
KR19980087225A (en) | Gallium nitride compound semiconductor light emitting device and manufacturing method thereof | |
US11682691B2 (en) | Light-emitting device | |
EP2492953A2 (en) | Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same | |
KR102619686B1 (en) | Light-emitting diode precursor comprising a passivation layer | |
JP2010272593A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
KR100728132B1 (en) | Light-emitting diode using current spreading layer | |
US20090078961A1 (en) | Nitride-based light emitting device | |
KR20210099884A (en) | Nitride semiconductor device with in-situ etched layer and method of fabricating the same | |
KR101337615B1 (en) | GaN-BASED COMPOUND SEMICONDUCTOR AND THE FABRICATION METHOD THEREOF | |
KR100679271B1 (en) | Luminous element and method of manufacturing thereof | |
KR101239856B1 (en) | Light-emitting diode and Method of manufacturing the same | |
JP3564811B2 (en) | Group III nitride semiconductor light emitting device | |
US20070210319A1 (en) | Light Emitting Device and Manufacturing Method Thereof | |
US11984528B2 (en) | Method of manufacturing nitride semiconductor device | |
US20210305451A1 (en) | Method of manufacturing nitride semiconductor device | |
KR101373804B1 (en) | White light emitting diode and fabrication method thereof |