KR20210098334A - 평탄화 장치, 평탄화 공정, 및 물품 제조 방법 - Google Patents

평탄화 장치, 평탄화 공정, 및 물품 제조 방법 Download PDF

Info

Publication number
KR20210098334A
KR20210098334A KR1020210007179A KR20210007179A KR20210098334A KR 20210098334 A KR20210098334 A KR 20210098334A KR 1020210007179 A KR1020210007179 A KR 1020210007179A KR 20210007179 A KR20210007179 A KR 20210007179A KR 20210098334 A KR20210098334 A KR 20210098334A
Authority
KR
South Korea
Prior art keywords
top plate
substrate
edge
chuck
moldable material
Prior art date
Application number
KR1020210007179A
Other languages
English (en)
Inventor
제이 세스 베임스버거
오즈칸 오즈투르크
엘리스 크리스토퍼 존스
임세혁
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20210098334A publication Critical patent/KR20210098334A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

기판을 평탄화하기 위한, 상판. 상판은 접촉 표면을 갖는 제1 측면을 갖는 본체 및 중앙 부분 및 중앙 부분을 둘러싸는 주연 부분을 갖는 제2 측면을 포함한다. 주연 부분은 리세스된 영역을 포함한다.

Description

평탄화 장치, 평탄화 공정, 및 물품 제조 방법{PLANARIZATION APPARATUS, PLANARIZATION PROCESS, AND METHOD OF MANUFACTURING AN ARTICLE}
본 개시내용은 웨이퍼 처리, 더 구체적으로는 반도체 제조에서의 표면의 경화 공정에 관한 것이다.
평탄화 기술(planarization technique)은 반도체 디바이스를 제조하는데 유용하다. 예를 들어, 반도체 디바이스를 생성하기 위한 공정은 기판으로 그리고 기판으로부터 재료를 반복적으로 추가 및 제거하는 것을 포함한다. 이 공정은 불규칙한 높이 변동(즉, 토포그래피)을 갖는 적층형 기판을 생성할 수 있고, 더 많은 층이 추가될수록, 기판 높이 변동이 증가할 수 있다. 높이 변동은 적층형 기판에 추가적인 층을 추가하는 능력에 대해 부정적인 영향을 미친다. 별개로, 반도체 기판(예를 들어, 실리콘 웨이퍼) 자체는 항상 완벽하게 평탄하지는 않고 초기 표면 높이 변동(즉, 토포그래피)을 포함할 수 있다. 이러한 문제를 해결하는 하나의 방법은 적층 단계들 사이에서 기판을 평탄화하는 것이다. 다양한 리소그래피 패터닝 방법이 평면 표면에 대한 패터닝으로부터 이익을 얻는다. ArF 레이저-기반 리소그래피에서, 평탄화는 초점 심도(DOF), 임계 치수(CD) 및 임계 치수 균일성을 개선시킨다. 극자외선 리소그래피(EUV)에서, 평탄화는 특징부 배치(feature placement) 및 DOF를 개선시킨다. 나노임프린트 리소그래피(NIL)에서, 평탄화는 패턴 전사 후의 특징부 충전 및 CD 제어를 개선시킨다.
때때로 잉크젯-기반 적응식 평탄화(IAP)라고 지칭되는 평탄화 기술은, 기판과 상판(superstrate) 사이에 중합가능 재료의 가변 적하물 패턴(drop pattern)을 분배하는 것을 수반하며, 여기서 적하물 패턴은 기판 토포그래피에 따라 달라진다. 이어서, 상판이 중합가능 재료와 접촉하고, 그 후에 재료가 기판 상에서 중합되고, 상판이 제거된다. IAP 기술을 포함한 평탄화 기술의 개선은, 예를 들어, 전체 웨이퍼 처리 및 반도체 디바이스 제조를 개선하도록 요망된다.
기판을 평탄화하기 위한 상판이 제공된다. 상판은 제1 측면 및 제2 측면을 갖는다. 제1 측면은 접촉 표면을 갖고, 제2 측면은 중앙 부분 및 중앙 부분을 둘러싸는 주연 부분을 갖는다. 주연 부분은 리세스된 영역(recessed region)을 포함한다. 리세스된 영역은 바람직하지만 선택적으로 본체와 동심이다. 일 실시예에서, 리세스된 영역은 상판의 제2 측면의 주연 부분 전체에 걸쳐 원주방향으로 연장되는 단차형 하강 표면을 포함한다. 리세스된 영역은 제2 측면의 주연 부분 전체에 걸쳐 원주방향으로 연장되는 테이퍼형 하강 표면을 포함할 수 있다. 제1 측면은 그로부터 연장되는 메사를 포함할 수 있다. 접촉 표면은 메사 상에 제공될 수 있다. 메사의 에지는 본체의 에지로부터 반경방향 폭에 위치될 수 있다. 제2 측면의 리세스된 영역은 메사의 에지로부터 본체의 에지까지의 반경방향 폭 이상의 반경방향 폭을 가질 수 있다. 제2 측면의 리세스된 영역은 제1 측면의 리세스된 주연 부분의 반경방향 폭 이상의 반경방향 폭을 가질 수 있다. 리세스된 영역은 중앙 부분과 제2 측면의 에지 사이에서 원주방향으로 연장되는 트렌치(trench)를 더 포함할 수 있다.
방법이 제공된다. 방법은 다음의 단계를 포함한다. 제1 측면 및 제2 측면을 포함하는 상판이 제공된다. 제1 측면은 접촉 표면을 갖는다. 제2 측면은 중앙 부분 및 중앙 부분을 둘러싸는 주연 부분을 갖는다. 주연 부분은 리세스된 영역을 포함한다. 상판은 상판의 제2 측면에서 척에 의해 유지된다. 만곡이 상판의 에지를 향해 연장되는 상태로 상판을 휘게 하기 위한 압력이 인가된다. 방법은 척에 의해 상판을 성형가능 재료를 향해 전진시켜 상판의 제1 표면을 성형가능 재료와 접촉시키는 단계를 더 포함할 수 있다. 성형가능 재료는 응고되어 기판 상에 고체층을 형성할 수 있고 응고된 층으로부터 상판을 제거한다.
장치가 제공된다. 장치는, 중앙 구역 및 중앙 구역을 둘러싸는 주연 구역을 형성하는 복수의 랜드(land)를 포함하는 척을 포함한다. 장치는 또한 척의 랜드와 접촉하면서 그에 의해 유지되는 제2 표면을 갖는 상판을 포함한다. 상판은 제1 측면을 포함하고 제2 측면이 제공된다. 제1 측면은 접촉 표면을 갖는다. 제2 측면은 중앙 부분 및 중앙 부분을 둘러싸는 주연 부분을 갖는다. 주연 부분은 리세스된 영역을 포함한다. 척의 랜드는 동일한 높이를 가질 수 있다.
물품을 형성하는 방법이 제공된다. 방법은 다음의 단계를 포함한다. 성형가능 재료가 기판 상에 분배된다. 상판은 그 제2 표면에서 척에 의해 유지된다. 상판은 제1 측면을 포함하고 제2 측면이 제공된다. 제1 측면은 접촉 표면을 갖는다. 제2 측면은 중앙 부분 및 중앙 부분을 둘러싸는 주연 부분을 갖는다. 주연 부분은 리세스된 영역을 포함한다. 만곡이 있는 상태로 상판을 휘게 하기 위한 압력이 상판을 향해 인가되며; 만곡은 상판의 에지를 향해 연장된다. 상판은 상판의 제1 표면을 성형가능 재료와 접촉시키도록 전진된다. 성형가능 재료는 응고되어 기판 상에 고체층을 형성한다. 상판은 응고된 층으로부터 제거된다. 응고된 층을 갖는 기판을 가공하여 물품을 제조한다.
본 개시내용의 이들 및 다른 목적, 특징 및 장점은 첨부 도면 및 제공되는 청구항과 함께 고려될 때 본 개시내용의 예시적인 실시예에 대한 이하의 상세한 설명을 판독함으로써 명백해질 것이다.
본 발명의 특징 및 장점이 상세하게 이해될 수 있도록, 첨부 도면에 도시되는 실시예를 참조하여 본 발명의 실시예에 대한 더 상세한 설명이 이루어질 수 있다. 그러나, 첨부 도면은 본 발명의 전형적인 실시예를 예시하기 위한 것일 뿐이며 본 발명의 범위를 제한하는 것으로 간주되어서는 안되며, 따라서 본 발명은 다른 균등한 효과의 실시예를 허용할 수 있다는 것에 유의해야 한다.
도 1은 장치를 도시하는 도면이다.
도 2a 내지 도 2c는 평탄화 공정을 도시한다.
도 3a 내지 도 3c는 상판 구조를 도시한다.
도 4a 및 도 4b는 변형된 상판 구조를 도시한다.
도 5는 일 실시예의 상판의 주연부 구조의 단면도이다.
도 6은 다른 실시예에서의 상판의 주연부 구조의 단면도이다.
도 7은 다른 실시예의 상판의 주연부 구조의 단면도이다.
도 8은 상판의 배면 상의 주연부에 형성된 리세스된 영역을 갖는 상판을 사용하는 공정을 도시한다.
도 9는 상판의 배면 상의 주연 부분에 형성된 리세스된 영역을 갖는 상판을 사용하여 물품을 형성하는 공정을 도시한다.
도면 전체에 걸쳐, 동일한 참조 번호 및 문자는 다르게 언급되지 않는 한 도시되는 실시예의 유사한 특징, 요소, 성분 또는 부분을 나타내기 위해 사용된다. 또한, 본 개시내용은 이제 도면을 참조하여 상세히 설명되지만, 이는 예시된 예시적인 실시예와 관련하여 이루어진다. 첨부된 청구범위에 의해 정의된 본 개시내용의 진정한 범위 및 사상을 벗어나지 않고 설명된 예시적인 실시예에 변경 및 수정이 이루어질 수 있는 것으로 의도된다.
평탄화 시스템
도 1은 특히 기판(102) 상의 막을 평탄화하는 데 사용될 수 있는 장치(100)를 도시하고 있다. 기판(102)은 기판 척(104)에 결합될 수 있다. 기판 척(104)은 진공 척, 핀-타입 척, 홈-타입 척, 정전식 척, 전자기식 척, 및/또는 기타 등등일 수 있지만 이것으로 한정되지 않는다.
기판(102) 및 기판 척(104)은 기판 위치결정 스테이지(106)에 의해 더 지지될 수 있다. 기판 위치결정 스테이지(106)는 x, y, z, θ, ψ, 및 φ축 중 하나 이상을 따라 병진 및/또는 회전 운동을 제공할 수 있다. 기판 위치결정 스테이지(106), 기판(102), 및 기판 척(104)은 또한 베이스(도시되지 않음) 상에 위치결정될 수 있다. 기판 위치결정 스테이지는 위치결정 시스템의 일부일 수 있다.
기판(102)에 대면하는 작업 표면(112)을 갖는 상판(108)이 기판(102)으로부터 이격된다. 상판(108)은, 용융 실리카, 석영, 실리콘, 유기 폴리머, 실록산 폴리머, 붕규산 유리, 플루오로카본 폴리머, 금속, 경화 사파이어 및/또는 기타 등등을 포함하지만 이에 한정되지 않는 재료로 형성될 수 있다. 일 실시예에서, 상판은 UV 광을 용이하게 투과시킨다. 표면(112)은 일반적으로 기판(102)의 표면과 동일한 면적 크기를 갖거나 약간 더 작다. 상판(108)의 표면(112)은 평면 접촉 표면을 포함할 수 있다. 다른 실시예에서, 접촉 표면은 기판(102) 상에 형성될 패턴의 기초를 형성하는 임의의 원본 패턴을 형성하는 특징부를 포함할 수 있다.
상판(108)은 상판 척(118)에 결합되거나 그에 의해 유지될 수 있다. 상판 척(118)은 진공 척, 핀-타입 척, 홈-타입 척, 정전식 척, 전자기식 척 및/또는 다른 유사 척 타입일 수 있지만 이것으로 한정되지 않는다. 상판 척(118)은 상판(108)에 걸쳐 달라지는 응력, 압력 및/또는 변형을 상판(108)에 가하도록 구성될 수 있다. 일 실시예에서, 상판 척은 마찬가지로 UV 광을 용이하게 투과시킨다. 상판 척(118)은 상판(108)의 배면에 압력차를 인가하여 상판이 휘어지고 변형되게 할 수 있는 구역 기반 진공 척, 액추에이터 어레이, 압력 블래더 등과 같은 시스템을 포함할 수 있다. 일 실시예에서, 상판 척(118)은 상판의 배면에 압력차를 인가할 수 있는 구역 기반 진공 척을 포함하여, 본원에서 더 상세히 설명되는 바와 같이 상판이 휘어지고 변형되게 한다.
상판 척(118)은 위치결정 시스템의 일부인 헤드(120)에 결합될 수 있다. 헤드(120)는 브리지(도시되지 않음)에 이동가능하게 결합될 수 있다. 헤드(120)는, 적어도 z축 방향 및 잠재적으로는 다른 방향(예를 들어, x, y, θ, ψ, 및 φ축)으로 기판(102)에 대해 상판 척(118)을 이동시키도록 구성되는 보이스 코일 모터, 압전형 모터, 리니어 모터, 너트 및 스크류 모터 등과 같은 하나 이상의 액추에이터를 포함할 수 있다.
장치(100)는 유체 분배기(122)를 더 포함할 수 있다. 유체 분배기(122)는 또한 브리지에 이동가능하게 결합될 수 있다. 일 실시예에서, 유체 분배기(122) 및 평탄화 헤드(120)는 모든 위치결정 구성요소 중 하나 이상을 공유한다. 대안적인 실시예에서, 유체 분배기(122) 및 헤드는 서로 독립적으로 이동한다. 유체 분배기(122)는 액체 성형가능 재료(124)(예를 들어, 광경화성 중합가능 재료)의 액적을 기판(102) 상으로 퇴적시키기 위해 사용될 수 있고, 퇴적되는 재료의 체적은 기판(102)의 토포그래피 프로파일에 적어도 부분적으로 기초하여 기판의 면적에 걸쳐 변화한다. 상이한 유체 분배기(122)가 성형가능 재료(124)를 분배하기 위해 상이한 기술을 사용할 수 있다. 성형가능 재료(124)가 분사가능할 때, 잉크젯 타입 분배기가 성형가능 재료를 분배하기 위해 사용될 수 있다. 예를 들어, 열 잉크 젯팅, 마이크로전기기계 시스템(MEMS) 기반 잉크 젯팅, 밸브 제트 및 압전형 잉크 젯팅이 분사가능 액체를 분배하기 위한 일반적인 기술이다.
장치(100)는 노광 경로(128)를 따라 화학 에너지, 예를 들어 UV 방사선을 보내는 방사선 소스(126)를 포함하는 경화 시스템을 더 포함한다. 헤드(120) 및 기판 위치결정 스테이지(106)는 상판(108) 및 기판(102)을 노광 경로(128)와 중첩하여 위치결정하도록 구성될 수 있다. 방사선 소스(126)는 상판(108)이 성형가능 재료(128)와 접촉한 후에 노광 경로(128)를 따라 화학 에너지를 보낸다. 도 1은 상판(108)이 성형가능 재료(124)와 접촉하지 않을 때의 노광 경로(128)를 도시한다. 이는 개별 구성요소의 상대적인 위치가 용이하게 식별될 수 있도록 설명 목적으로 행해진다. 통상의 기술자는 상판(108)이 성형가능 재료(124)와 접촉할 때 노광 경로(128)가 실질적으로 변하지 않을 것임을 이해할 것이다.
장치(100)는 평탄화 공정 동안 상판(108)이 성형가능 재료(124)에 접촉할 때 성형가능 재료(124)의 확산을 관찰하도록 위치결정되는 카메라(136)를 더 포함한다. 도 1은 필드 카메라의 촬상 필드의 광학축(138)을 도시한다. 도 1에 도시되는 바와 같이, 장치(100)는 카메라(136)에 의해 검출되는 광과 화학 방사선을 결합하는 하나 이상의 광학 구성요소(다이크로익 미러, 빔 결합기, 프리즘, 렌즈, 미러 등)를 포함할 수 있다. 카메라(136)는 상판(108) 아래에 있으며 성형가능 재료(124)와 접촉하는 영역과 상판(108) 아래에 있지만 성형가능 재료(124)와 접촉하지 않는 영역 사이의 대비를 나타내는 파장을 갖는 광을 모으도록 구성되는, CCD, 센서 어레이, 라인 카메라 및 광검출기 중 하나 이상을 포함할 수 있다. 카메라(136)는 상판(108) 아래의 성형가능 재료(124)의 확산, 및/또는 경화된 성형가능 재료(124)로부터의 상판(108)의 분리의 화상을 제공하도록 구성될 수 있다. 카메라(136)는 성형가능 재료(124)가 표면(112)과 기판 표면 사이의 간극 사이에서 확산될 때 변화하는 간섭 줄무늬를 측정하도록 구성될 수 있다.
장치(100)는 기판 척(104), 기판 위치결정 스테이지(106), 상판 척(118), 헤드(120), 유체 분배기(122), 방사선 소스(126) 및/또는 카메라(136)와 같은 하나 이상의 구성요소 및/또는 서브시스템과 통신하는 하나 이상의 프로세서(140)(제어부)에 의해 조절, 제어 및/또는 관리될 수 있다. 프로세서(140)는 비일시적 컴퓨터 판독가능 메모리(142)에 저장된 컴퓨터 판독가능 프로그램 내의 명령어에 기초하여 동작될 수 있다. 프로세서(140)는 CPU, MPU, GPU, ASIC, FPGA, DSP, 및 범용 컴퓨터 중 하나 이상이거나 이를 포함할 수 있다. 프로세서(140)는 특별한 목적으로 만들어진 제어부일 수 있거나, 또는 제어부가 되도록 구성되는 범용 컴퓨팅 디바이스일 수 있다. 비일시적 컴퓨터 판독가능 메모리의 예는 RAM, ROM, CD, DVD, 블루-레이, 하드 드라이브, 네트워크형 부착 저장장치(NAS), 인트라넷 연결식 비일시적 컴퓨터 판독가능 저장 디바이스, 및 인터넷 연결식 비일시적 컴퓨터 판독가능 저장 디바이스를 포함하지만 이것으로 한정되지 않는다.
동작 시에, 평탄화 헤드(120), 기판 위치결정 스테이지(106) 또는 양자 모두는 성형가능 재료(124)로 충전되는 원하는 공간(3차원에서의 한정된 물리적 범위)을 형성하기 위해 상판(108)과 기판(102) 사이의 거리를 변화시킨다. 예를 들어, 헤드(120)는 기판을 향해 이동되고, 본원에 더 상세히 설명되는 바와 같이 상판이 성형가능 재료(124)의 액적과 접촉하여 확산시키도록 상판(108)에 힘을 가할 수 있다.
평탄화 공정
평탄화 공정은 도 2a 내지 도 2c에 개략적으로 도시되는 단계를 포함한다. 도 2a에 도시되는 바와 같이, 성형가능 재료(124)는 액적의 형태로 기판(102) 상으로 분배된다. 앞에서 설명된 바와 같이, 기판 표면은, 이전의 처리 동작에 기초하여 알 수 있거나, 프로파일로미터, AFM, SEM, 또는 Zygo NewView 8200 같은 광학 간섭 효과에 기초한 광학 표면 프로파일러를 사용하여 측정될 수 있는 일부 토포그래피를 갖는다. 퇴적된 성형가능 재료(124)의 국소 체적 밀도는 기판 토포그래피에 따라 달라진다. 상판(108)은 그후 성형가능 재료(124)와 접촉하는 상태로 위치결정된다.
도 2b는 상판(108)이 성형가능 재료(124)와 완전히 접촉된 후이지만 중합 공정이 시작되기 전의 접촉 후 단계를 도시한다. 상판(108)이 성형가능 재료(124)와 접촉할 때, 액적은 병합되어 상판(108)과 기판(102) 사이의 공간을 충전하는 성형가능 재료 막(144)을 형성한다. 바람직하게는, 충전 공정은 미충전 결함을 최소화하기 위해 상판(108)과 기판(102) 사이에 어떠한 공기 또는 가스 기포도 포획되지 않는 균일한 방식으로 일어난다. 성형가능 재료(124)의 중합 공정 또는 경화는 화학 방사선(예를 들어, UV 방사선)으로 개시될 수 있다. 예를 들어, 도 1의 방사선 소스(126)는 성형가능 재료 막(144)이 경화, 응고 및/또는 교차 결합되게 하여 기판(102) 상에 경화된 평탄화된 층(146)을 형성하는 화학 방사선을 제공할 수 있다. 대안적으로, 성형가능 재료 막(144)의 경화는 또한 열, 압력, 화학 반응, 다른 유형의 방사선, 또는 이들의 임의의 조합을 사용하여 개시될 수 있다. 일단 경화되면, 평탄화된 층(146)이 형성되고, 상판(108)은 그로부터 분리될 수 있다. 도 2c는 상판(108)의 분리 후의 기판(102) 상의 경화된 평탄화된 층(146)을 도시한다.
상판(108)의 접촉 표면이 패턴 특징부를 포함하는 대안적인 실시예에서, 기판(102) 상에 패터닝된 층을 형성하기 위해 전술된 것과 유사한 공정(예를 들어, "전체 웨이퍼" 패터닝)이 수행될 수 있다. 전체 웨이퍼 처리는 반도체 디바이스 제조뿐만 아니라 생물학적 또는 광학적 디바이스 생산에도 유용하다. 이러한 전체 웨이퍼 처리는 추가로 국소적인 막 두께가 바람직한 국소적인 막 두께의 함수로서 조율될 수 있도록 구성될 수 있다.
성형가능 재료 액적이 확산되고, 병합되어, 상판과 기판 사이의 간극을 충전할 때 상판(108)과 기판 사이의 공기 또는 가스 기포의 포집을 최소화하기 위한 하나의 방식은, 상판이 처음에 기판의 중심의 성형가능 재료와 접촉하고 이후 추가적인 접촉이 중심 대 주연부 방식으로 반경방향으로 진행되도록 상판을 위치결정하는 것이다. 이는 접촉이 진행될 때 기판에 대한 상판의 만곡된 프로파일을 생성하기 위해 전체 상판 또는 기판 또는 양자 모두의 편향 또는 휘어짐을 요구한다. 이러한 만곡은 기판과의 상판의 접촉이 기판의 중심으로부터 주연부를 향해 나아감에 따라 가스 또는 공기의 방출을 용이하게 하여, 공기 또는 가스 포획을 완화하는 것을 돕는다. 상판 또는 기판의 편향 또는 휘어짐은, 예를 들어 상판의 배면의 주연부 주위에 대한 보유지지 진공의 인가를 통해 상판을 유지하면서 상판의 중앙 배면에 압력을 인가하는 진공 척을 사용하여 달성될 수 있다. 도 3a 및 도 3b는 이러한 조건에서 상판 척(118)에 의해 유지되는 바와 같은 상판(108)의 단면을 도시하고, 도 3c는 도 3b의 확대된 주연 부분을 도시한다. 도 3a에서, 성형가능 재료 액적은 기판(102) 상에 분배되고, 상판(108)은 상판 척(118)에 의해 유지된다. 도 3b에서, 상판(108)은 성형가능 재료(124)와 접촉하도록 전진된다. 도시되는 바와 같이, 상판(108)은, 상판(108)이 상판 척(118)에 대해 척킹된 상태로 유지되도록 상판 척(118)의 주연 구역(118p)을 통해 상판(108)의 제2 측면(114)의 주연 부분(108p)에 진공이 인가되는 동안, 상판 척(118)의 내부 구역(118i)을 통해 상판(108)의 제2 측면(114)(배면이라고도 칭함)의 중앙 부분(108c)에 인가되는 압력에 의해 기판(102) 상에 위치된 성형가능 재료(124)와 부분적으로 접촉하는 제1 측면(112)(전면이라고도 칭함)을 포함한다. 내부 구역은 부분적으로 이격된 내측 랜드(180i)에 의해 형성되고, 주연 구역(118p)은 부분적으로 외측 랜드(180o) 및 최외측 내측 랜드(180i)에 의해 형성된다. 결과적으로, 상판(108)의 제1 측면(112)의 내부 부분(108c)은 접촉 계면에서 휘어지거나 만곡되는 한편, 상판(108)의 주연 부분(108p)은 척(118)의 주연 구역(118p)에 대해 평탄하게 척킹된 상태로 유지된다. 이후, 주연 구역(108p)에서의 진공이 성형가능 재료 확산 공정을 완료하기 위해 해제될 때, 평탄한 주연 부분은 이후 가스 또는 공기를 포획할 수 있는 방식으로 성형가능 재료의 나머지 액적과 접촉한다. 이는, 상판(108)의 주연 부분(108p)이 기판(102)과 평행하게 배향되고, 가스 또는 공기의 방출을 용이하게 하는 기판(102)에 대한 이전의 만곡된 프로파일이 결여되기 때문이다.
유사한 현상이 경화된 층(146)으로부터의 상판(108)의 분리에 영향을 줄 수 있다. 상판(108)과 경화된 층(146) 사이에 분리 크랙을 개시시키기 위해, 상판, 기판 또는 양자 모두의 주연 에지는 분리 크랙을 개시 또는 생성하도록 휘어져야 한다. 여기서, 주연부 대 중심 방식으로 경화된 층(146)으로부터 상판(108)을 분리하는 것이 또한 바람직하다. 이는 분리의 속도 및 적용된 힘을 제어하는 데 유리할 수 있으며, 이는 결국 기판(102)으로부터의 경화된 층(146)의 탈적층(delamination) 등의 분리 결함의 발생을 감소시키거나 완화시킬 수 있다. 기판(102)에 대한 상판(108)의 만곡된 프로파일의 생성은 크랙을 개시시키고 이러한 주연부 대 중심 분리를 용이하게 할 수 있다. 그러나, 상판(108)의 주연 부분(108p)에서의 진공의 초기 인가는 분리의 매우 초기에는 원하는 만곡을 유도할 수 없다. 이는, 상판 척(118)의 주연 구역(118p)을 통한 상판(108)의 주연 부분(108p)으로의 초기의 진공의 인가는 크랙을 개시시키고 분리 결함을 완화시킬 수 있는 원하는 만곡된 프로파일을 발생시키지 않고 주연 부분(108p)을 상판 척(118)에 대해 빠르게 평행한 배향이 되게 하기 때문이다.
상판 구조
도 4a 및 도 4b는 전술한 공기 포획의 문제를 해결하고 기판 상의 경화된 층과 상판 사이의 분리를 용이하게 하는 상판 구조의 실시예를 도시한다. 도시되는 바와 같이, 상판(108)은 접촉 표면(112a)을 갖는 제1 측면(112)(전면이라고도 지칭됨) 및 중앙 부분(108c) 및 둘레 주연 부분(108p)을 갖는 제2 측면(114)(배면이라고도 지칭됨)을 포함하는 본체를 가지며, 주연 부분(108p)은 리세스된 영역(200)을 포함한다. 리세스된 영역(200)은 반경방향 폭을 가지며 제2 측면(114)의 주연 부분(108p) 주위에 원주방향으로 연장되는 단차형 하강 표면(114a)을 포함한다. 대안적으로, 리세스된 영역(200)은 주연 부분(108p)으로부터 테이퍼형으로 하강할 수 있다. 동작시(도 4b에 가장 명확하게 도시되는 바와 같음), 진공이 상판 척(118)의 주연 구역(118p)에 공급되고 양의 압력이 상판 척(118)의 내부 구역(118i)에 공급될 때, 상판(108)의 중앙 부분(108c)은 성형가능 재료(124)와 접촉하기 전에 기판(102)을 향해 휘어지는 한편, 리세스된 영역(200)은 외측 랜드(180o)에 대해 척킹되어, 상판(108)의 에지까지 연장되는 만곡된 프로파일을 유도한다. 만곡의 정도는 리세스된 영역(200)의 단차 높이 및 주연 구역(108p)의 폭에 의존한다. 이러한 방식으로 만곡을 연장시킴으로써, 공기 또는 가스 포획 및 분리 결함 양자 모두가 완화될 수 있다.
상판(108)의 접촉 표면(112a)은 선택적으로 제1 측면(112)으로부터 연장되는 메사(120) 상에 제공된다. 메사(120)의 에지는, 상판의 에지로부터 반경방향 폭에 위치결정되며, 접촉 표면(112a)의 영역 내부로의 성형가능 재료(124)의 확산을 수용하고 하류 처리에서 결함을 초래할 수 있는 기판 또는 상판 에지로의 성형가능 재료의 바람직하지 않은 확산을 제한하는 것을 돕는 유체 제어 경계로서 작용한다.
메사(120) 및 리세스된 영역(200)은 예를 들어 표준 리소그래피 또는 기계 가공 기술을 사용하여 상판(108)에 대해 재료를 추가 또는 제거함으로써 본체(108)의 전면(112) 및 배면(114) 상에 독립적으로 형성될 수 있다. 예를 들어, 전면(112) 및 배면(114)은 리세스된 영역(200)의 원하는 단차 높이, 전면(112)으로부터의 메사의 원하는 높이 또는 연장, 및 상판(108)의 에지의 원하는 두께를 형성하도록 독립적으로 에칭될 수 있다. 리세스된 영역(200)의 특정 치수 및 기하학적 양태는 상판 성능의 특정 필요에 따라 달라질 수 있다. 도 5에 도시되는 바와 같이, 상판(108)은 내측 두께(T) 및 에지 두께(ET)를 갖는다. 상판(108)의 배면(114) 상의 리세스된 영역(200)은 상판 에지까지 원주방향으로 연장되는 반경방향 폭(BW) 및 단차형 하강 표면(114a)으로부터 제2 측면(114) 표면까지의 BH의 단차 높이를 갖는다. 폭(BW) 및 단차 높이(BH)는, 전술한 바와 같이, 대응하는 상판 척의 주연 구역의 반경방향 폭, 및 척과 함께 사용될 때의 상판의 원하는 휨 성능을 참조하여 결정될 수 있다. 전면(112)에서, 메사(120)는 전면(112) 표면으로부터 단차 높이(FH)로 그리고 상판 에지로부터 반경방향 간극 폭(FW)에서 연장된다. 다시, 메사 단차 높이(FH) 및 간극 폭은 원하는 유체 제어 특성에 기초하여 결정된다. 도 5에 도시되는 바와 같은 실시예에서, 폭(BW)은 FW와 동일하다. 대안적으로, 이들 폭은 예를 들어 도 6에 도시되는 실시예에 도시되는 바와 같이 동일하지 않을 수 있다. 소정 실시예에서, 상판은, 유리로 이루어질 수 있고, 149 내지 165 mm의 범위의 반경, 0.3 mm 내지 1.5 mm의 범위의 중앙 부분 두께(T), 및 0.5 내지 20 mm의 범위의 리세스된 영역 폭(BW), 및 0.002 내지 0.05 mm의 범위의 단차 높이(BH)를 가질 수 있다. 전면 메사가 통합될 때, 메사 높이(FH)는 0.002 내지 0.1 mm의 범위일 수 있고, 메사로부터 상판 에지까지의 간극 폭(FW)은 0.5 mm 내지 20 mm의 범위이다.
도 7에서, 상판(108)은 주연 영역 주위에 원주방향으로 연장되는 트렌치(220)(또는 노치) 형태의 리세스된 영역을 포함한다. 트렌치(220)는, 노치(220)가 상판 척의 외측 랜드의 적어도 부분적인 삽입을 수용할 수 있도록, 높이(BH) 및 폭(BW) 치수를 갖는다. 그렇게 함에 있어서, 전술한 예와 유사하게 상판(108)의 에지까지 연장되는 만곡된 프로파일이 마찬가지로 유도될 수 있다.
도 8은 상판의 배면의 주연 부분에 리세스된 영역을 갖는 상판을 사용하는 방법의 공정 흐름을 도시한다. 단계 S801에서, 상판의 배면 표면의 주연 부분에 리세스된 영역을 갖는 상판이 제공된다. 단계 S802에서, 상판은 그 배면에서 상판 척에 의해 유지된다. 단계 S803에서, 상판이 상판의 에지를 통해 연장되는 만곡을 갖는 상태로 휘어지도록 상판에 압력이 인가된다.
도 9는 물품 형성 방법의 공정 흐름을 도시한다. 단계 S901에서, 성형가능 재료가 기판 상에 분배된다. 단계 S902에서, 상판의 배면 표면의 주연 부분에 리세스된 영역을 갖는 상판이 제공된다. 단계 S903에서 상판은 제2 표면에서 척에 의해 유지된다. 단계 S904에서 상판의 에지를 향해 연장되는 만곡을 갖는 상태로 상판을 휘게 하기 위한 압력이 인가된다. 이후, 단계 S905에서 상판은 척에 의해 성형가능 재료와 접촉하도록 기판을 향해 전진된다. 이후, 단계 S906에서 성형가능 재료는 기판 상에 고체층을 형성하도록 응고된다. 단계 S907에서 상판은 응고된 층으로부터 제거되고, 단계 S908에서 응고된 층을 갖는 기판은 물품을 제조하기 위해 가공된다. 즉, 기판 및 응고된 층은 이후 예를 들어 패터닝, 경화, 산화, 층 형성, 퇴적, 도핑, 평탄화, 에칭, 성형가능 재료 제거, 다이싱, 본딩, 및 패키징 등을 포함하는 디바이스(물품) 제조를 위한 추가적인 공지된 단계 및 공정을 거친다. 또한, 기판은 복수의 물품(디바이스)를 생산하도록 가공될 수 있다.
다양한 양태의 추가의 변형예 및 대안적인 실시예가 본 설명의 견지에서 통상의 기술자에게 명백할 것이다. 따라서, 본 설명은 단지 예시로서 해석되어야 한다. 본 명세서에 도시되고 설명된 형태는 실시예의 예로서 취해져야 한다는 것이 이해되어야 한다. 요소 및 재료는 본 명세서에 도시되고 설명된 것에 대해 대체될 수 있고, 부분 및 공정은 반대로 될 수 있으며, 소정 특징은 독립적으로 이용될 수 있으며, 이들 모두는 본 설명의 도움을 받은 후에 통상의 기술자에게 명확할 것이다.

Claims (13)

  1. 기판을 평탄화하기 위한 상판(superstrate)이며,
    접촉 표면을 갖는 제1 측면을 갖는 본체; 및
    중앙 부분 및 상기 중앙 부분을 둘러싸는 주연 부분을 갖는 제2 측면으로서, 상기 주연 부분은 리세스된 영역을 포함하는, 제2 측면
    을 포함하는, 상판.
  2. 제1항에 있어서,
    상기 리세스된 영역은 상기 본체와 동심인, 상판.
  3. 제1항에 있어서,
    상기 리세스된 영역은 상기 제2 측면의 상기 주연 부분 전체에 걸쳐 원주방향으로 연장되는 단차형 하강 표면을 포함하는, 상판.
  4. 제1항에 있어서,
    상기 리세스된 영역은 상기 제2 측면의 상기 주연 부분 전체에 걸쳐 원주방향으로 연장되는 테이퍼형 하강 표면을 포함하는, 상판.
  5. 제1항에 있어서,
    상기 제1 측면은 자신으로부터 연장되는 메사를 포함하고, 상기 접촉 표면은 상기 메사 상에 제공되는, 상판.
  6. 제5항에 있어서,
    상기 메사의 에지는 상기 본체의 에지로부터 반경방향 폭에 있는, 상판.
  7. 제6항에 있어서,
    상기 제2 측면의 상기 리세스된 영역은, 상기 메사의 에지로부터 상기 본체의 에지까지의 반경방향 폭보다 넓은 반경방향 폭을 갖는, 상판.
  8. 제6항에 있어서,
    상기 제2 측면의 상기 리세스된 영역은 상기 메사의 에지로부터 상기 본체의 에지까지의 반경방향 폭과 동일한 반경방향 폭을 갖는, 상판.
  9. 제1항에 있어서,
    상기 리세스된 영역은 상기 제2 측면의 에지와 상기 중앙 부분 사이에서 원주방향으로 연장되는 트렌치를 더 포함하는, 상판.
  10. 제1항의 상판을 상기 상판의 상기 제2 측면에서 척으로 유지하는 단계와;
    만곡을 갖는 상태로 상기 상판을 휘게 하기 위한 압력을 인가하는 단계를 포함하고,
    상기 만곡은 상기 상판의 에지를 향해 연장되는, 방법.
  11. 제10항에 있어서,
    상기 척에 의해 상기 상판을 성형가능 재료를 향해 전진시켜 상기 상판의 제1 표면을 상기 성형가능 재료와 접촉시키는 단계를 더 포함하는, 방법.
  12. 제11항에 있어서,
    상기 성형가능 재료를 응고시켜 상기 기판 상에 고체층을 형성하는 단계 및 응고된 상기 층으로부터 상기 상판을 제거하는 단계를 더 포함하는, 방법.
  13. 물품 제조 방법이며,
    성형가능 재료를 기판 상에 분배하는 단계;
    제1항의 상기 상판을 상기 상판의 상기 제2 표면에서 척으로 유지하는 단계;
    만곡을 갖는 상태로 상기 상판을 휘게 하기 위한 압력을 상기 상판을 향해 인가하는 단계로서, 상기 만곡은 상기 상판의 에지를 향해 연장되는, 단계;
    상기 상판을 전진시켜 상기 상판의 제1 표면을 상기 성형가능 재료와 접촉시키는 단계;
    상기 성형가능 재료를 응고시켜 상기 기판 상에 고체층을 형성하는 단계;
    응고된 상기 층으로부터 상기 상판을 제거하는 단계; 및
    응고된 상기 층을 갖는 상기 기판을 가공하여 상기 물품을 제조하는 단계를 포함하는, 물품 제조 방법.
KR1020210007179A 2020-01-31 2021-01-19 평탄화 장치, 평탄화 공정, 및 물품 제조 방법 KR20210098334A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/779,205 US11562924B2 (en) 2020-01-31 2020-01-31 Planarization apparatus, planarization process, and method of manufacturing an article
US16/779,205 2020-01-31

Publications (1)

Publication Number Publication Date
KR20210098334A true KR20210098334A (ko) 2021-08-10

Family

ID=77062134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210007179A KR20210098334A (ko) 2020-01-31 2021-01-19 평탄화 장치, 평탄화 공정, 및 물품 제조 방법

Country Status (4)

Country Link
US (2) US11562924B2 (ko)
JP (1) JP7555829B2 (ko)
KR (1) KR20210098334A (ko)
TW (1) TWI817064B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12065573B2 (en) * 2020-07-31 2024-08-20 Canon Kabushiki Kaisha Photocurable composition
US11908711B2 (en) * 2020-09-30 2024-02-20 Canon Kabushiki Kaisha Planarization process, planarization system and method of manufacturing an article
US20230167017A1 (en) * 2021-12-01 2023-06-01 Canon Kabushiki Kaisha Superstrate and a method of using the same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989103A (en) * 1997-09-19 1999-11-23 Applied Materials, Inc. Magnetic carrier head for chemical mechanical polishing
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US20040206621A1 (en) * 2002-06-11 2004-10-21 Hongwen Li Integrated equipment set for forming a low K dielectric interconnect on a substrate
US7019819B2 (en) * 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US7077992B2 (en) * 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6900881B2 (en) * 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US20050098534A1 (en) * 2003-11-12 2005-05-12 Molecular Imprints, Inc. Formation of conductive templates employing indium tin oxide
JP4792028B2 (ja) * 2004-06-03 2011-10-12 モレキュラー・インプリンツ・インコーポレーテッド ナノスケール製造技術における流体の分配およびドロップ・オン・デマンド分配技術
US8167393B2 (en) * 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US7878791B2 (en) * 2005-11-04 2011-02-01 Asml Netherlands B.V. Imprint lithography
US7622935B2 (en) * 2005-12-02 2009-11-24 Formfactor, Inc. Probe card assembly with a mechanically decoupled wiring substrate
US8850980B2 (en) * 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8012395B2 (en) * 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7718545B1 (en) * 2006-10-30 2010-05-18 Hewlett-Packard Development Company, L.P. Fabrication process
JP5182470B2 (ja) 2007-07-17 2013-04-17 大日本印刷株式会社 インプリントモールド
US8187515B2 (en) * 2008-04-01 2012-05-29 Molecular Imprints, Inc. Large area roll-to-roll imprint lithography
EP2304501A2 (en) * 2008-06-09 2011-04-06 Board of Regents, The University of Texas System Adaptive nanotopography sculpting
JP5759195B2 (ja) * 2011-02-07 2015-08-05 キヤノン株式会社 型、インプリント方法及び物品製造方法
US20140028686A1 (en) * 2012-07-27 2014-01-30 Qualcomm Mems Technologies, Inc. Display system with thin film encapsulated inverted imod
JP2014049658A (ja) * 2012-08-31 2014-03-17 Toshiba Corp パターン形成方法及びテンプレート
JP5823937B2 (ja) 2012-09-07 2015-11-25 株式会社東芝 モールド、モールド用ブランク基板及びモールドの製造方法
JP5851442B2 (ja) * 2013-03-25 2016-02-03 株式会社東芝 モールド及びその製造方法
US9718096B2 (en) * 2013-08-19 2017-08-01 Board Of Regents, The University Of Texas System Programmable deposition of thin films of a user-defined profile with nanometer scale accuracy
CN111584354B (zh) * 2014-04-18 2021-09-03 株式会社荏原制作所 蚀刻方法
JP2016157785A (ja) * 2015-02-24 2016-09-01 株式会社東芝 テンプレート形成方法、テンプレートおよびテンプレート基材
SG11201803014WA (en) * 2015-10-15 2018-05-30 Univ Texas Versatile process for precision nanoscale manufacturing
JP6597186B2 (ja) 2015-10-30 2019-10-30 大日本印刷株式会社 インプリント用のモールド、モールド製造用の基板およびインプリント方法
US10717646B2 (en) * 2016-05-20 2020-07-21 Board Of Regents, The University Of Texas System Precision alignment of the substrate coordinate system relative to the inkjet coordinate system
US11131922B2 (en) * 2016-06-06 2021-09-28 Canon Kabushiki Kaisha Imprint lithography template, system, and method of imprinting
JP7041121B2 (ja) * 2016-08-03 2022-03-23 ボード オブ リージェンツ，ザ ユニバーシティ オブ テキサス システム 半導体平坦化用及びインプリントリソグラフィ用ウェハスケールプログラマブル膜
US10580659B2 (en) * 2017-09-14 2020-03-03 Canon Kabushiki Kaisha Planarization process and apparatus
JP7218114B2 (ja) 2018-07-12 2023-02-06 キヤノン株式会社 平坦化装置、平坦化方法及び物品の製造方法
US11198235B2 (en) * 2018-08-09 2021-12-14 Canon Kabushiki Kaisha Flexible mask modulation for controlling atmosphere between mask and substrate and methods of using the same
JP2020043160A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 インプリント装置、インプリント方法、及び半導体装置の製造方法
US11018018B2 (en) * 2018-12-05 2021-05-25 Canon Kabushiki Kaisha Superstrate and methods of using the same
US10754078B2 (en) * 2018-12-20 2020-08-25 Canon Kabushiki Kaisha Light source, a shaping system using the light source and an article manufacturing method
US10892167B2 (en) * 2019-03-05 2021-01-12 Canon Kabushiki Kaisha Gas permeable superstrate and methods of using the same
US11664220B2 (en) * 2019-10-08 2023-05-30 Canon Kabushiki Kaisha Edge exclusion apparatus and methods of using the same
US11776840B2 (en) * 2019-10-29 2023-10-03 Canon Kabushiki Kaisha Superstrate chuck, method of use, and method of manufacturing an article
US11215921B2 (en) * 2019-10-31 2022-01-04 Canon Kabushiki Kaisha Residual layer thickness compensation in nano-fabrication by modified drop pattern
US11550216B2 (en) * 2019-11-25 2023-01-10 Canon Kabushiki Kaisha Systems and methods for curing a shaped film
US11107678B2 (en) * 2019-11-26 2021-08-31 Canon Kabushiki Kaisha Wafer process, apparatus and method of manufacturing an article
JP7346268B2 (ja) * 2019-12-05 2023-09-19 キヤノン株式会社 インプリント用のテンプレート、テンプレートを用いたインプリント方法
US11567401B2 (en) * 2019-12-20 2023-01-31 Canon Kabushiki Kaisha Nanofabrication method with correction of distortion within an imprint system
US11656546B2 (en) * 2020-02-27 2023-05-23 Canon Kabushiki Kaisha Exposure apparatus for uniform light intensity and methods of using the same
JP2021144985A (ja) * 2020-03-10 2021-09-24 キオクシア株式会社 テンプレート、テンプレートの製造方法および半導体装置の製造方法
US20210305082A1 (en) * 2020-03-30 2021-09-30 Canon Kabushiki Kaisha Superstrate and method of making it
US11443940B2 (en) * 2020-06-24 2022-09-13 Canon Kabushiki Kaisha Apparatus for uniform light intensity and methods of using the same

Also Published As

Publication number Publication date
TWI817064B (zh) 2023-10-01
US20210242073A1 (en) 2021-08-05
JP7555829B2 (ja) 2024-09-25
TW202143330A (zh) 2021-11-16
US11562924B2 (en) 2023-01-24
JP2021125680A (ja) 2021-08-30
US20230061361A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
KR20210098334A (ko) 평탄화 장치, 평탄화 공정, 및 물품 제조 방법
US11776840B2 (en) Superstrate chuck, method of use, and method of manufacturing an article
US11145535B2 (en) Planarization process, apparatus and method of manufacturing an article
JP7495949B2 (ja) 平坦化方法、物品を製造する装置および方法
US11443940B2 (en) Apparatus for uniform light intensity and methods of using the same
JP2024109753A (ja) 方法、平坦化システム、および物品の製造方法
US11590687B2 (en) Systems and methods for reducing pressure while shaping a film
TWI845860B (zh) 卡盤組件、平坦化製程、裝置及製造物品的方法
KR20230044925A (ko) 템플릿 제조 방법
US11664220B2 (en) Edge exclusion apparatus and methods of using the same
TWI815053B (zh) 用於固化成形膜的系統及方法
JP6951483B2 (ja) 質量速度変動フィーチャを有するテンプレート、テンプレートを使用するナノインプリントリソグラフィ装置、およびテンプレートを使用する方法
US20220102156A1 (en) Planarization apparatus, planarization process, and method of manufacturing an article
US20230205080A1 (en) Template, method of forming a template, apparatus and method of manufacturing an article
KR20230043723A (ko) 표면 성형 방법, 성형 시스템, 및 물품 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal