KR20210096891A - 마스크 및 마스크의 제조 방법 - Google Patents

마스크 및 마스크의 제조 방법 Download PDF

Info

Publication number
KR20210096891A
KR20210096891A KR1020200010511A KR20200010511A KR20210096891A KR 20210096891 A KR20210096891 A KR 20210096891A KR 1020200010511 A KR1020200010511 A KR 1020200010511A KR 20200010511 A KR20200010511 A KR 20200010511A KR 20210096891 A KR20210096891 A KR 20210096891A
Authority
KR
South Korea
Prior art keywords
mask
silicon
opening
substrate
manufacturing
Prior art date
Application number
KR1020200010511A
Other languages
English (en)
Other versions
KR102358269B1 (ko
Inventor
이유진
Original Assignee
주식회사 오럼머티리얼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오럼머티리얼 filed Critical 주식회사 오럼머티리얼
Priority to KR1020200010511A priority Critical patent/KR102358269B1/ko
Publication of KR20210096891A publication Critical patent/KR20210096891A/ko
Application granted granted Critical
Publication of KR102358269B1 publication Critical patent/KR102358269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/12—Production of screen printing forms or similar printing forms, e.g. stencils
    • H01L51/0011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 마스크 및 마스크의 제조 방법에 관한 것이다. 본 발명에 따른 마스크의 제조 방법은, 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 마스크의 제조 방법으로서, (a) 실리콘 기재, 실리콘 기재 상의 산화실리콘층 및 산화실리콘층 상의 실리콘층을 포함하는 SOI(Silicon On Insulator) 기재를 준비하는 단계; (b) 실리콘 기재의 적어도 일부를 식각하여 제1 개구부를 형성하는 단계; (c) 산화실리콘층를 식각하여 제1 개구부에 대응하는 제2 개구부를 형성하는 단계; (d) 실리콘층을 식각하여 제2 개구부에 대응하는 영역에 복수의 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

마스크 및 마스크의 제조 방법 {MASK AND PRODUCING METHOD THEREOF}
본 발명은 마스크 및 마스크의 제조 방법에 관한 것이다. 보다 상세하게는, 실리콘 웨이퍼 상에 화소를 형성할 때 사용하고, 실리콘 웨이퍼와 동일한 열적 거동을 통해 고해상도를 구현할 수 있는 마스크 및 마스크의 제조 방법에 관한 것이다.
OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
한편, 최근에는 VR(virtual reality)/AR(Augmented Reality) 기기에 적용되는 마이크로 디스플레이(micro display)가 주목받고 있다. 마이크로 디스플레이는 VR/AR 기기에서 사용자의 바로 눈 앞에서 영상을 나타내기 위해, 기존의 디스플레이들보다 더욱 작은 화면 크기를 가지면서도, 작은 화면 내에서 고화질을 구현해야 한다.
초고화질의 OLED 제조 공정에서는 수 ㎛의 미세한 정렬의 오차도 화소 증착의 실패로 이어질 수 있다. VR/AR 기기에 사용되는 마이크로 디스플레이는 기존의 초고화질의 OLED 제조 공정에 사용되는 마스크보다 크기가 작은 마스크 패턴과, 화소 증착 공정 전에 마스크의 더욱 미세한 정렬이 필요하게 된다. 따라서, 마이크로 디스플레이 제조에 사용되는 마스크가 쳐지거나 뒤틀리는 등의 변형을 방지하고, 정렬을 명확하게 할 수 있는 기술 등의 개발이 필요한 실정이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 마스크 및 마스크의 제조 방법를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 화소 증착 공정에서 대상 기판과 마스크의 열적 거동을 동일하게 하여 마스크의 정렬을 명확하게 하고, 화소 증착의 안정성을 향상시킬 수 있는 마스크 및 마스크의 제조 방법를 제공하는 것을 그 목적으로 한다.
본 발명의 상기의 목적은, 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 마스크의 제조 방법으로서, (a) 실리콘 기재, 실리콘 기재 상의 산화실리콘층 및 산화실리콘층 상의 실리콘층을 포함하는 SOI(Silicon On Insulator) 기재를 준비하는 단계; (b) 실리콘 기재의 적어도 일부를 식각하여 제1 개구부를 형성하는 단계; (c) 산화실리콘층를 식각하여 제1 개구부에 대응하는 제2 개구부를 형성하는 단계; (d) 실리콘층을 식각하여 제2 개구부에 대응하는 영역에 복수의 마스크 패턴을 형성하는 단계를 포함하는, 마스크의 제조 방법에 의해 달성된다.
(b) 단계는, 실리콘 기재의 하부면 테두리를 제외한 일부를 식각하여 제1 개구부를 형성하는 단계일 수 있다.
(b) 단계는, (b1) 실리콘 기재의 하부면 테두리에 개구 절연부를 형성하는 단계; 및 (b2) 실리콘 기재의 하부면에 노출된 부분을 식각하여 제1 개구부를 형성하는 단계를 포함할 수 있다.
(c) 단계 이후, 개구 절연부를 제거할 수 있다.
(b1) 단계는, 실리콘 기재의 하부면 테두리, 및 제1 방향과 제1 방향에 수직하는 제2 방향을 따라 그리드 형태로 개구 절연부를 형성하는 단계일 수 있다.
(d) 단계는, (d1) 실리콘층의 하부면에 패턴 절연부를 형성하는 단계; (d2) 패턴 절연부 사이로 노출된 실리콘층의 부분을 식각하여 복수의 마스크 패턴을 형성하는 단계; (d3) 패턴 절연부를 제거하는 단계를 포함할 수 있다.
(b) 단계에서, 산화실리콘층과 맞닿은 부분까지 실리콘 기재가 식각되어 제1 개구부를 형성할 수 있다.
실리콘층은 실리콘 웨이퍼에 대응하는 형상일 수 있다.
마스크 패턴은 상부에서 하부로 갈수록 폭이 넓어질 수 있다.
실리콘 기재는 실리콘층보다 두꺼울 수 있다.
실리콘층의 두께는 1㎛ 내지 20㎛일 수 있다.
그리고, 본 발명의 상기의 목적은, 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 마스크로서, 제1 개구부가 형성된 실리콘 기재; 실리콘 기재의 상부에 위치하고, 제1 개구부에 대응하는 제2 개구부가 형성된 산화실리콘층; 및 산화실리콘층의 상부에 위치하고, 제2 개구부에 대응하는 영역에 복수의 마스크 패턴이 형성된 실리콘층을 포함하는, 마스크에 의해 달성된다.
실리콘층은 실리콘 웨이퍼에 대응하는 형상일 수 있다.
마스크 패턴의 해상도는 적어도 1,500 PPI(pixel per inch)보다 높을 수 있다.
실리콘 기재는 실리콘층보다 두껍고, 실리콘층의 두께는 1㎛ 내지 20㎛일 수 있다.
상기와 같이 구성된 본 발명에 따르면, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 화소 증착 공정에서 대상 기판과 마스크의 열적 거동을 동일하게 하여 마스크의 정렬을 명확하게 하고, 화소 증착의 안정성을 향상시킬 수 있는 효과가 있다.
도 1은 종래의 FMM을 이용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 마스크를 나타내는 개략 평면도이다.
도 3은 본 발명의 일 실시예에 따른 마스크를 나타내는 개략 측단면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 마스크를 제조하는 과정을 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 종래의 FMM(100)을 이용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 1을 참조하면, 일반적으로 OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 FMM(100)이 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 FMM(100)이 대상 기판(900)에 밀착될 수 있다.
FMM(100)은 대상 기판(900)에 밀착되기 전에 얼라인(align)이 필요하다. 하나의 마스크 또는 복수의 마스크는 프레임(800)에 결합될 수 있다. 프레임(800)은 OLED 화소 증착 장치(200) 내에 고정 설치되고, 마스크는 별도의 부착, 용접 공정을 거쳐 프레임(800)에 결합될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 FMM 마스크(100)에 형성된 패턴(PP)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. FMM 마스크(100)의 패턴을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
새도우 이펙트(Shadow Effect)에 의한 화소(700)의 불균일 증착을 방지하기 위해, FMM 마스크(100)의 패턴(P)은 경사지게 형성(S)[또는, 테이퍼 형상(S)으로 형성]될 수 있다. 경사진 면을 따라서 대각선 방향으로 패턴(P)을 통과하는 유기물 소스(600)들도 화소(700)의 형성에 기여할 수 있으므로, 화소(700)는 전체적으로 두께가 균일하게 증착될 수 있다.
도 1에서 FMM(100)은 스틱형(Stick-Type) 또는 플레이트형(Plate-Type)으로 제조되어 대면적의 대상 기판(900)에 대하여 화소 증착 공정을 수행할 수 있다. 다만, 최근에 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)는 대면적의 대상 기판(900)이 아닌, 8인치, 12인치 등의 실리콘 웨이퍼에 대하여 화소 증착 공정을 수행할 수 있다. 마이크로 디스플레이는 화면이 사용자의 눈 앞에 바로 위치하게 되므로, 대면적의 크기보다는 약 1 ~ 2인치 크기 정도로 작은 화면을 가지게 된다. 이에 더하여, 사용자의 눈 앞에 가까이 위치하기 때문에 해상도는 더욱 높게 구현될 필요가 있다.
하지만, 기존의 FMM 마스크(100)는 니켈, 크롬 등의 재질로 제조된다. 이들 재질의 열팽창 계수(Coefficient of Thermal Expansion, CTE)는 실리콘 웨이퍼의 CTE보다 낮을 수 있어 열변형이 작게 나타날 수는 있지만, 실리콘 웨이퍼의 CTE와 동일한 정도는 아니라서 열적 거동이 상이하게 나타날 수 있다.
따라서, 본 발명은 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 마스크로서, 실리콘 웨이퍼와 동일한 CTE를 가지는 마스크를 제공하는 것을 목적으로 한다. 200mm, 300mm, 450mm 급의 실리콘 웨이퍼 상에서 화소 형성 공정을 진행하되, 실리콘 웨이퍼와 동일한 열적 거동을 나타내어 마스크의 정렬 오차를 최대한 감축함에 따라 초고화질로서 화소를 형성할 수 있는 마스크를 제공하는 것을 목적으로 한다.
예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 1,500 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 실리콘 웨이퍼의 경우, 반도체 공정에서 개발된 기술을 활용하여 유리기판에 비해 미세하고 정밀한 공정이 가능하므로 고해상도 마이크로 디스플레이의 기판으로 채용될 수 있다. 그리고, 본 발명의 마스크는 이러한 실리콘 웨이퍼 상에 화소를 형성하는데 사용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 마스크(10)를 나타내는 개략 평면도이다. 도 3은 본 발명의 일 실시예에 따른 마스크(10)를 나타내는 개략 측단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 마스크(10)는 실리콘층(20), 산화실리콘층(30) 및 실리콘 기재(40)를 포함할 수 있다.
실리콘층(20)은 마스크(10)의 최상부에 위치하며, 실질적으로 마스크로서 기능하도록 복수의 마스크 패턴(P)이 형성될 수 있다. 마스크 패턴(P)은 측부가 기울어진 형상, 테이퍼(Taper) 형상, 또는 상부에서 하부로 갈수록 패턴 폭이 넓어지는 형상을 가질 수 있다. 마스크 패턴(P)의 폭은 40㎛보다 작게 형성될 수 있고, 1,500PPI 이상의 초고화질의 화소를 구현할 수 있도록 마스크 패턴(P)의 폭은 약 5~10㎛로 형성되는 것이 바람직하다.
마스크 패턴(P) 폭을 작게 구현할 수 있도록, 실리콘층(20)의 두께[마스크(10) 막의 두께]도 최대한 얇을 필요가 있다. 이를 고려하면, 실리콘층(20)의 두께는 약 1㎛ 내지 20㎛인 것이 바람직하다.
실리콘층(20)은 마스크 패턴(P)이 형성된 부분인 마스크 바디부(21), 및 산화실리콘층(30)에 일부 부착된 부분인 마스크 지지부(25)를 포함할 수 있다. 마스크 바디부(21)의 영역은 후술할 제2 개구부(R2)에 대응할 수 있다. 마스크 바디부(21)와 마스크 지지부(25)는 형성된 위치에 따라 명칭과 부호를 달리 기재하였지만, 마스크 바디부(21)와 마스크 지지부(25)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 다시 말해, 마스크 바디부(21)와 마스크 지지부(25)는 후술할 SOI(Silicon On Insulator) 기재(5)에서 가장 상층부에 배치된 실리콘층(20: 21, 25)의 각 부분이다. 이하의 설명에서 마스크 바디부(21), 마스크 지지부(25)는 실리콘층(20: 21, 25) 및 마스크 막과 혼용되어 사용될 수 있다.
본 발명은, 마스크 막으로 기능하는 실리콘층(20)이 화소 증착 공정을 수행할 대상인 대상 기판(900)인 실리콘 웨이퍼와 동일한 재질, 동일한 열팽창 계수를 가지는 것을 특징으로 한다. 실리콘층(20)이 단결정 실리콘 재질로 실리콘 웨이퍼와 동일한 재질이므로, 약 25℃ 내지 45℃ 정도에서 수행하는 화소 증착 공정의 온도에서도 실리콘층(20)[마스크 막]과 실리콘 웨이퍼는 동일한 열적 거동을 하게 된다. 따라서, 공정 온도 변화에 의해서도 마스크 패턴(P)의 정렬 오차가 발생하지 않게 되므로, VR/AR 기기에 사용되는 마이크로 디스플레이의 초고화질 화소 증착 공정을 수행할 수 있게 된다.
실리콘층(20)은 실리콘 웨이퍼에 대응하는 형상을 가질 수 있다. 실리콘층(20)의 형상이 실리콘 웨이퍼에 대응한다는 의미는, 실리콘층(20)[또는, 마스크 막]이 실리콘 웨이퍼와 동일한 크기의 형상을 가지거나, 실리콘 웨이퍼와 적어도 마스크 바디부(21)가 동일한 형상을 가지는 것일 수 있다.
일 예로, 실리콘층(20)은 원형의 형상을 가지면서 모서리를 포함하지 않을 수 있다. 모서리가 없으므로, 실리콘층(20)[또는, 마스크 막]의 특정 부분에 다른 힘이 작용하게 되는 문제를 해소할 수 있고, 원형 테두리를 따라서 스트레스가 균일하게 분산될 수 있다. 이에 따라, 실리콘층(20)이 뒤틀리거나 일그러지지 않고, 화소 정렬을 명확히 하는데 기여할 수 있게 되며, 1,500 PPI 이상의 마스크 패턴(P)을 구현할 수 있는 이점을 지닌다.
산화실리콘층(30)은 실리콘층(20)의 하부의 테두리에 위치할 수 있다. 산화실리콘층(30)의 실리콘층(20)의 마스크 지지부(25)의 하부에서 실리콘층(20)을 지지할 수 있다. 산화실리콘층(30)은 전체적으로 제2 개구부(R2)가 형성된 링 또는 고리 형태일 수 있고, 산화실리콘 재질일 수 있다. 산화실리콘층(30)은 후술할 SOI 기재(5)의 절연체층에 대응할 수 있다. 제2 개구부(R2)는 화소 증착 공정에서 유기물 소스(600)가 진입하는 통로로 제공될 수 있다.
실리콘 기재(40)는 산화실리콘층(30)의 하부에 위치할 수 있다. 실리콘 기재(40)는 산화실리콘층(30)을 지지하며, 마스크 지지부(25)의 하부를 지지할 수 있다. 실리콘 기재(40)는 전체적으로 제1 개구부(R1)가 형성된 링 또는 고리 형태일 수 있고, 실리콘 재질일 수 있다. 실리콘 기재(40)는 후술할 SOI 기재(5)의 Si 기층부(Si substrate)에 대응할 수 있다. 제1 개구부(R1)는 제2 개구부(R2)와 연통되어 화소 증착 공정에서 유기물 소스(600)가 진입하는 통로로 제공될 수 있다.
실리콘 기재(40)는 실리콘층(20)을 지지하며, 마스크(10)에서 프레임처럼 작용하므로, 실리콘층(20)다 두꺼운 두께를 가지고 강성을 보완할 수 있다. 실리콘 기재(40)의 부분은 OLED 화소 증착 장치(200)[도 1 참조] 내부에 고정 설치되거나, OLED 화소 증착 장치(200) 내부에 고정 설치된 프레임(800)의 함몰부(미도시)에 끼워질 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 마스크(10)를 제조하는 과정을 나타내는 개략도이다.
도 4의 (a)를 참조하면, SOI(Silicon On Insulator) 기재(5)를 준비할 수 있다. SOI 기재(5)는 실리콘 기재(40'), 실리콘 기재(40') 상에 산화실리콘층(30'), 산화실리콘층(30') 상에 실리콘층(20')을 포함할 수 있다. SOI 기재(5)는 공지의 SOI 기재를 사용하거나, 공지의 SOI 기재의 제조방법을 통해 제조된 것을 사용할 수 있다. 실리콘층(20')은 마스크 막을 형성하는 것이므로, 마스크 막으로 사용될 수 있는 적절한 두께를 가지는 것이 바람직하다. 따라서, 실리콘층(20')이 너무 두꺼우면 CMP 등의 두께 감축 공정을 적용하여 약 20㎛ 이하(0 초과)의 두께를 가지도록 할 수 있다. SOI 기재(5)는 대략 원기둥 형상인 것이 바람직하나, 반드시 이에 제한되는 것은 아니다.
다음으로, 도 4의 (b)를 참조하면, 실리콘 기재(40')의 적어도 일부를 식각(W1)할 수 있다. 식각(W1)은 실리콘 기재(40')의 하부면 테두리를 제외한 중앙 부분에 대해서 수행할 수 있다. 식각은 습식 식각, 건식 식각 등 공지의 식각 방법을 제한없이 사용할 수 있다. 내식각성을 부여하기 위해, 실리콘 기재(40')의 하부면 테두리에 개구 절연부(M1)를 형성할 수 있다. 개구 절연부(M1)는 프린팅 방법 등을 이용하여 포토레지스트를 형성한 것일 수 있고, 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성한 것일 수도 있다. 개구 절연부(M1)에 의해 덮이지 않은 실리콘 기재(40')의 하부면에 노출된 부분을 식각(W1)할 수 있다.
한편, 개구 절연부(M1)는 실리콘 기재(40')의 하부면 테두리 외에 제1 방향 및 제1 방향에 수직하는 제2 방향을 따라 그리드 형태로 더 형성할 수 있다. 각각의 그리드 영역에 복수의 마스크 패턴(P)들이 배치되고, 각각의 그리드 영역은 하나의 디스플레이에 대응하는 크기로 형성될 수 있다. 이때, 식각(W1)은 실리콘 기재(40')의 하부면 테두리 및 그리드 형태로 형성된 부분을 제외한 중앙 부분에 대해서 수행할 수 있다.
다음으로, 도 4의 (c)를 참조하면, 실리콘 기재(40')의 식각(W1)으로 제1 개구부(R1)가 형성될 수 있다. 제1 개구부(R1)는 유기물 소스(600)의 진행 통로로 사용될 수 있다. 새도우 이펙트가 나타남이 없이 유기물 소스(600)의 원활한 진행을 위해 제1 개구부(R1)는 수직하게 형성되지 않고 경사지게 형성되는 것이 바람직하다. 이를 위해 식각(W1) 단계에서 제1 개구부(R1)의 경사각을 조절할 수 있다.
실리콘 기재(40')만 식각(W1)되고 산화실리콘층(30')은 식각되지 않는다. 즉, 실리콘 기재(40')의 식각액에 대해서 산화실리콘층(30')은 식각 스톱퍼(stopper) 역할을 수행하여, 산화실리콘층(30')에 맞닿은 부분까지 실리콘 기재(40')가 식각(W1)되어 제1 개구부(R1)가 형성될 수 있다.
다음으로, 도 4의 (d)를 참조하면, 산화실리콘층(30')을 식각(W2)할 수 있다. 식각(W2)은 산화실리콘층(30')의 테두리를 제외한 중앙 부분에 대해서 수행할 수 있다. 식각(W2)은 제1 개구부(R1)에 대응하는 산화실리콘층(30')의 노출된 하부면 부분에 대해 수행할 수 있다. 식각액은 산화실리콘층(30')만 식각(W2)하고 실리콘 기재(40)는 식각하지 않는 것을 사용하는 것이 바람직하다.
한편, 개구 절연부(M1)는 실리콘 기재(40')의 하부면 테두리 외에 제1 방향 및 제1 방향에 수직하는 제2 방향을 따라 그리드 형태로 더 형성된 경우라면, 식각(W2)은 산화실리콘층(30')의 테두리 및 그리드 형태로 형성된 부분을 제외한 중앙 부분에 대해서 수행할 수 있다.
다음으로, 도 5의 (e)를 참조하면, 산화실리콘층(30')의 식각(W2)으로 제2 개구부(R2)가 형성될 수 있다. 제2 개구부(R2)는 제1 개구부(R1)에 연통하고 유기물 소스(600)의 진행 통로로 사용될 수 있다. 마스크(10)의 테두리 부분에서도 새도우 이펙트(shadow effect)가 나타나는 것을 방지하기 위해, 산화실리콘층(30) 및 실리콘 기재(40)의 내측면[제1, 2 개구부(R1, R2)의 외측면]은 수평면에 기울어지도록 형성되는 것이 바람직하다.
다음으로, 도 5의 (f)를 참조하면, 실리콘층(20')에 패턴화된 패턴 절연부(M2)를 형성할 수 있다. 패턴 절연부(M2)는 제2 개구부(R2)에 대응하는 실리콘층(20')의 하부면 상에 형성할 수 있다. 패턴 절연부(M2)들의 패턴 폭은 마스크 패턴(P)의 폭에 대응할 수 있다. 패턴 절연부(M2)는 프린팅 방법 등을 이용하여 포토레지스트 재질로 형성될 수 있다.
다음으로, 도 5의 (g)를 참조하면, 실리콘층(20')의 식각(W3)을 수행할 수 있다. 건식 식각, 습식 식각 등의 방법을 제한없이 사용할 수 있고, 식각 결과 패턴 절연부(M2) 사이의 빈 공간으로 노출된 실리콘층(20')의 부분이 식각될 수 있다. 실리콘층(20')의 식각된 부분은 마스크 패턴(P)을 구성하고, 복수의 마스크 패턴(P)이 형성된 실리콘층(20)이 제조될 수 있다.
다음으로, 도 5의 (h)를 참조하면, 개구 절연부(M1), 패턴 절연부(M2)를 제거하고, 세정 등의 후속공정을 수행하여 마스크(10)의 제조를 완료할 수 있다. 개구 절연부(M1)의 제거는 도 5의 (e) 단계 이후 수행할 수도 있다. 실리콘층(20) 중 식각으로 복수의 마스크 패턴(P)이 형성된 제2 개구부(R2)에 대응하는 영역은 마스크 바디부(21)를 구성하고, 산화실리콘층(30) 상에 위치하고 마스크 바디부(21)와 일체인 부분은 마스크 지지부(25)를 구성할 수 있다.
위와 같이, 본 발명의 마스크(10)는 화소 증착 공정의 대상 기판(900)인 실리콘 웨이퍼와 동일한 재질인 실리콘층(20)이 마스크 막으로 사용되므로, 대상 기판(900)과 마스크(10)의 동일한 열적 거동을 나타낼 수 있다. 그리하여, 소정의 온도 상에서 수행되는 화소 증착 공정에서도 마스크(10)의 정렬 오차가 나타나지 않도록 하여 마이크로 디스플레이에서 1,500 PPI 이상의 초고화질 화소를 구현할 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
5: SOI(Silicon On Insulator) 기재
10: 마스크
20: 실리콘층
21: 마스크 바디부
25: 마스크 지지부
30: 산화실리콘층
40: 실리콘 기재
100: 종래의 마스크, 새도우 마스크, FMM(Fine Metal Mask)
200: OLED 화소 증착 장치
M1: 개구 절연부
M2: 패턴 절연부
P: 마스크 패턴, 화소 패턴
R1, R2: 제1, 2 개구부
W1: 실리콘 기재 식각
W2: 산화실리콘층 식각
W3: 실리콘층 식각

Claims (15)

  1. 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 마스크의 제조 방법으로서,
    (a) 실리콘 기재, 실리콘 기재 상의 산화실리콘층 및 산화실리콘층 상의 실리콘층을 포함하는 SOI(Silicon On Insulator) 기재를 준비하는 단계;
    (b) 실리콘 기재의 적어도 일부를 식각하여 제1 개구부를 형성하는 단계;
    (c) 산화실리콘층를 식각하여 제1 개구부에 대응하는 제2 개구부를 형성하는 단계;
    (d) 실리콘층을 식각하여 제2 개구부에 대응하는 영역에 복수의 마스크 패턴을 형성하는 단계
    를 포함하는, 마스크의 제조 방법.
  2. 제1항에 있어서,
    (b) 단계는,
    실리콘 기재의 하부면 테두리를 제외한 적어도 일부를 식각하여 제1 개구부를 형성하는 단계인, 마스크의 제조 방법. 수정 요.(테두리 외에 내부 그리드 부를 남겨 놓을 수 있음.)
    (b) 단계에서 식각방법은 습식식각, 건식식각일 수 있음.
    (b) 단계에서 식각을 통해 경사각을 조절할 수 있음.
  3. 제2항에 있어서,
    (b) 단계는,
    (b1) 실리콘 기재의 하부면 테두리에 개구 절연부를 형성하는 단계; 및
    (b2) 실리콘 기재의 하부면에 노출된 부분을 식각하여 제1 개구부를 형성하는 단계
    를 포함하는, 마스크의 제조 방법.
  4. 제3항에 있어서,
    (c) 단계 이후, 개구 절연부를 제거하는, 마스크의 제조 방법.
  5. 제3항에 있어서,
    (b1) 단계는, 실리콘 기재의 하부면 테두리, 및 제1 방향과 제1 방향에 수직하는 제2 방향을 따라 그리드 형태로 개구 절연부를 형성하는 단계인, 마스크의 제조 방법.
  6. 제1항에 있어서,
    (d) 단계는,
    (d1) 실리콘층의 하부면에 패턴 절연부를 형성하는 단계;
    (d2) 패턴 절연부 사이로 노출된 실리콘층의 부분을 식각하여 복수의 마스크 패턴을 형성하는 단계;
    (d3) 패턴 절연부를 제거하는 단계
    를 포함하는, 마스크의 제조 방법.
  7. 제1항에 있어서,
    (b) 단계에서, 산화실리콘층과 맞닿은 부분까지 실리콘 기재가 식각되어 제1 개구부를 형성하는, 마스크의 제조 방법.
  8. 제1항에 있어서,
    실리콘층은 실리콘 웨이퍼에 대응하는 형상인, 마스크의 제조 방법.
  9. 제1항에 있어서,
    마스크 패턴은 상부에서 하부로 갈수록 폭이 넓어지는, 마스크의 제조 방법.
  10. 제1항에 있어서,
    실리콘 기재는 실리콘층보다 두꺼운, 마스크의 제조 방법.
  11. 제10항에 있어서,
    실리콘층의 두께는 1㎛ 내지 20㎛인, 마스크의 제조 방법.
  12. 실리콘 웨이퍼 상의 화소 형성 공정에 사용되는 마스크로서,
    제1 개구부가 형성된 실리콘 기재;
    실리콘 기재의 상부에 위치하고, 제1 개구부에 대응하는 제2 개구부가 형성된 산화실리콘층; 및
    산화실리콘층의 상부에 위치하고, 제2 개구부에 대응하는 영역에 복수의 마스크 패턴이 형성된 실리콘층
    을 포함하는, 마스크.
  13. 제12항에 있어서,
    실리콘층은 실리콘 웨이퍼에 대응하는 형상인, 마스크.
  14. 제12항에 있어서,
    마스크 패턴의 해상도는 적어도 1,500 PPI(pixel per inch)보다 높은, 마스크.
  15. 제12항에 있어서,
    실리콘 기재는 실리콘층보다 두껍고,
    실리콘층의 두께는 1㎛ 내지 20㎛인, 마스크.
KR1020200010511A 2020-01-29 2020-01-29 마스크 및 마스크의 제조 방법 KR102358269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200010511A KR102358269B1 (ko) 2020-01-29 2020-01-29 마스크 및 마스크의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200010511A KR102358269B1 (ko) 2020-01-29 2020-01-29 마스크 및 마스크의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210096891A true KR20210096891A (ko) 2021-08-06
KR102358269B1 KR102358269B1 (ko) 2022-02-07

Family

ID=77315181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200010511A KR102358269B1 (ko) 2020-01-29 2020-01-29 마스크 및 마스크의 제조 방법

Country Status (1)

Country Link
KR (1) KR102358269B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070060924A (ko) * 2005-12-09 2007-06-13 삼성전자주식회사 패럴린 마스크를 이용한 실리콘 습식 식각 방법 및 이방법을 이용한 잉크젯 프린트헤드의 노즐 플레이트 제조방법
KR20180130989A (ko) * 2017-05-31 2018-12-10 주식회사 티지오테크 프레임 일체형 마스크

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070060924A (ko) * 2005-12-09 2007-06-13 삼성전자주식회사 패럴린 마스크를 이용한 실리콘 습식 식각 방법 및 이방법을 이용한 잉크젯 프린트헤드의 노즐 플레이트 제조방법
KR20180130989A (ko) * 2017-05-31 2018-12-10 주식회사 티지오테크 프레임 일체형 마스크

Also Published As

Publication number Publication date
KR102358269B1 (ko) 2022-02-07

Similar Documents

Publication Publication Date Title
US10626492B2 (en) Mask assembly for thin film deposition and method of manufacturing the same
US20160023230A1 (en) Deposition mask and method of manufacturing the same
CN110651374A (zh) 框架一体型掩模
TWI721170B (zh) 蔽蔭遮罩沉積系統及其方法
KR102280187B1 (ko) 프레임 일체형 마스크의 제조 방법
JP7097821B2 (ja) シャドーマスク堆積システム及びその方法
KR102202530B1 (ko) 마스크의 제조 방법, 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR20210141416A (ko) 고해상 쉐도우 마스크
KR102358269B1 (ko) 마스크 및 마스크의 제조 방법
JP2002313564A (ja) シャドウマスク、該シャドウマスクの製造方法、およびディスプレイ
JP2003100583A (ja) マスクおよびその製造方法と半導体装置の製造方法
US5930590A (en) Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP)
CN110571166B (zh) 晶边刻蚀方法和半导体器件制造方法
KR102633781B1 (ko) 프레임 일체형 마스크 및 그 제조 방법
JP3221425B2 (ja) 微小開口の形成方法及び電界放出型冷陰極の製造方法
KR20240013715A (ko) 프레임 일체형 마스크 및 그 제조 방법
KR20230112952A (ko) 프레임 일체형 마스크의 제조 방법 및 프레임 일체형 마스크
KR20230108495A (ko) 프레임 일체형 마스크의 제조 방법 및 프레임 일체형 마스크
KR20240037652A (ko) 프레임 일체형 마스크 및 그 제조 방법
US20240049506A1 (en) Mask-support assembly and producing method thereof
KR20240062014A (ko) 마스크와 프레임의 연결체 및 그 제조 방법
KR20240037653A (ko) 프레임 일체형 마스크 및 그 제조 방법
KR20230123900A (ko) 프레임 일체형 마스크 및 고해상도 oled 화소 형성 방법
KR20230069406A (ko) 프레임 일체형 마스크의 제조 방법 및 프레임 일체형 마스크
KR20230107079A (ko) 프레임 일체형 마스크 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant