KR20210092988A

KR20210092988A - 가비지 콜렉션 동작을 위한 메모리 시스템 및 메모리 시스템의 동작방법

Info

Publication number: KR20210092988A
Application number: KR1020200006576A
Authority: KR
Inventors: 엄기표
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2020-01-17
Filing date: 2020-01-17
Publication date: 2021-07-27
Also published as: US11216368B2; US20210224187A1; CN113138939A

Abstract

본 기술은 복수의 오프셋으로 구성된 복수의 페이지를 포함하는 복수의 블록 및 메모리를 포함하고 복수의 블록 중 선택된 희생블록에 대해 가비지 콜렉션 동작을 제어하는 컨트롤러를 포함하는 메모리 시스템이 있어서, 상기 컨트롤러는, 상기 희생블록에 포함된 어느 하나의 유효페이지를 구성하는 복수의 오프셋 중에서 무효오프셋이 존재하는지 판단하기 위해 무효오프셋비율을 산출하며, 상기 무효오프셋비율이 소정의 임계구간에 포함될 때, 하나 이상의 유효 오프셋에 저장된 유효데이터 뿐만 아니라, 상기 복수의 오프셋에 대응하는 기대값들을 이용하여 산출된 상기 유효페이지의 시퀀셜비율에 따라서 무효오프셋의 논리어드레스를 예측하여, 예측된 논리어드레스에 대응하는 데이터도 메모리에 저장하여 대상블록에 저장하는 메모리 시스템을 포함할 수 있다.

Description

가비지 콜렉션 동작을 위한 메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM FOR GARBAGE COLLECTION OPERATION AND OPERATING METHOD THEREOF}

본 발명은 반도체 장치에 관한 것으로서, 구체적으로 비휘발성 메모리 셀을 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명의 실시예는 가비지콜렉션을 수행하기 위한 메모리 시스템 동작 방법 및 그 방법을 수행하는 메모리 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템을 제공한다.

본 발명의 실시예는 가비지 콜렉션 수행 시 희생블록의 유효페이지에 포함된 적어도 하나 이상의 유효오프셋들에 저장된 유효 데이터를 대상블록으로 옮기면서, 유효페이지에 포함된 무효오프셋에 저장되었던 파편화된 데이터들을 맵테이블을 통해 체크하여 대상블록에 저장함으로써, 리드 성능을 향상시킬 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.

본 기술은 가비지 콜렉션 수행 시 희생블록의 유효페이지에 포함된 하나 이상의 유효오프셋들에 저장된 유효 데이터를 대상블록에 저장하면서, 유효페이지에 무효오프셋이 포함된 경우, 유효페이지에 저장된 유효 데이터들의 논리 블록 어드레스들에 대한 연속성을 판단하여, 유효 데이터들이 시퀀셜데이터라고 판단된 경우, 무효오프셋에 저장되었던 데이터들을 탐색한 후 대상블록에 저장함으로써 리드 성능을 향상시킬 수 있다.

본 기술은 희생 블록에 대한 가비지 콜렉션 수행 시, 복수의 오프셋을 포함하는 유효페이지에 무효오프셋이 포함된 경우, 복수의 오프셋 중 유효오프셋에 대응하는 논리 블록 어드레스를 이용하여 시퀀셜지수값을 산출하며, 산출된 시퀀셜지수값을 이용하여 상기 유효페이지에 포함된 무효오프셋에 대응하는 논리 블록 어드레스들을 예측하여, 예측된 논리 블록 어드레스에 대응하는 물리주소로부터 데이터를 리드하여 상기 유효오프셋에 저장된 데이터들과 재정렬하여 대상블록에 저장함으로써, 리드 동작에 대한 리드 성능을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.
도 2는 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 슈퍼 메모리블록의 개념을 설명하기 위해 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치에 데이터 처리 동작의 일 예를 개략적으로 설명하기 위한 도면이다.
도 4는 메모리 장치에 포함된 블록을 구성하는 페이지의 구성을 일례로 도시한 도면이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 메모리 시스템에서 유효 및 무효 데이터를 탐색하여 가비지 콜렉션 동작을 수행하는 장치의 예를 설명한다.
도 9는 본 발명의 일실시예에 따른 맵데이터관리자의 동작 설명을 위해 나타낸 도면이다.
도 10은 본 발명의 실시예예 따른 메모리 시스템 동작 방법에 대해 도시한 도면이다.
도 11은 본 발명의 일실시예에 따른 유효 체이지의 시퀀셜 비율 산출 방법에 대한 순서도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 1은 본 발명의 실시예에 따른 메모리 시스템 내 컨트롤러를 설명한다.

도 1을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.

호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 커맨드, 데이터 등을 포함하는 호스트 태스크를 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 호스트 커맨드큐(56), 호스트 커맨드큐(56)로부터 전달되는 호스트 태스크를 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 호스트 태스크 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다. 이하의 설명에서, 호스트 태스크는 호스트(102)로부터 전송되는 커맨드에 기반하여 컨트롤러(130)가 메모리 장치(150)에 데이터를 라이트하거나 또는 메모리 장치(150)에 라이트된 데이터를 리드하는 동작을 의미하는 용어로 사용될 것이다.

호스트(102)로부터 커맨드, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 커맨드, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 커맨드어가 복수 개 전달되거나, 읽기 및 프로그램 커맨드가 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 커맨드, 데이터 등을 호스트 커맨드큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 커맨드, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 커맨드, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 커맨드, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 커맨드, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.

실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트큐(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지콜렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 커맨드를 수행하기 위한 블록 관리자(48)를 포함할 수 있다.

예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 커맨드, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.

여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.

한편, 블록 관리자(48)는 유효페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 콜렉션을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에게 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 맵테이블이 업데이트될 수 있다.

맵 관리자(44)는 논리적-물리적 맵테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 맵테이블을 플래시 메모리에 저장하고, 메모리 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 맵테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.

한편, 가비지콜렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 맵테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.

실시예에 따라, 상태 관리자(42), 맵 관리자(44) 혹은 블록 관리자(48) 중 적어도 하나는 도 5에서 설명할 가비지콜렉션모듈(Garbage Collection Module, GCM)(196) 및 맵 데이터 관리부(Map Data Manager)(196)를 포함할 수 있다. 예를 들어, 상태 관리자(42), 맵 관리자(44) 혹은 블록 관리자(48) 중 적어도 하나는 호스트 인터페이스 유닛(132)로부터 전달되는 커맨드가 없더라도 백그라운드 동작을 수행할 수 있다.

메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.

또한, 메모리 인터페이스 유닛(142)는 디바이스 태스크를 수행하기 위한 커맨드들을 저장할 수 있는 디바이스 커맨드 큐(미도시)를 포함할 수 있다. 디바이스 커맨드 큐에는 하나 이상의 디바이스 태스크(DEVICE TASK, DT)가 저장될 수 있다. 디바이스 태스크는 호스트(102)와 독립적으로 컨트롤러(130)가 특정 상태에서 메모리 장치(150)의 백그라운드 동작을 수행하는 태스크를 의미하는 용어로써. 가비지콜렉션(garbage collection), 웨어레벨링(wearleveling), 맵 테이블 갱신(map table update), SPO에 의한 리빌드 동작, 리드 리클레임 등과 같은 백그라운드 동작(background operation)을 포함할 수 있다. 일례로, 디바이스 태스크(DT)는 가비지콜렉션 동작을 위해 요구되는 커맨드 또는 정보를 포함할 수 있다.

메모리 장치(150)는, 복수의 메모리블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC~Single Level Cell) 메모리블록 및 멀티 레벨 셀(MLC~Multi Level Cell) 메모리블록 등으로 포함할 수 있다. 여기서, SLC 메모리블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC~Triple Level Cell) 메모리블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC~Quadruple Level Cell) 메모리블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리블록 등을 포함할 수 있다.

여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM~Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM)~Resistive Random Access Memory), 강유전체 메모리(FRAM~Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM)~Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.

도 2는 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 슈퍼 메모리블록의 개념을 설명하기 위해 도시한 도면이다. 여기서, 슈퍼 메모리 블록은 메모리 장치(150) 내 데이터 입출력과 관련한 동작이 병렬 수행될 수 있는 예(예, 인터리빙 동작 등)로서 설명된다.

도 2를 참조하면, 도 1을 참조하여 본 발명의 실시예에 따른 메모리 시스템(110)의 구성요소 중 메모리 장치(150)에 포함된 구성요소가 구체적으로 도시된 것을 알 수 있다.

메모리 장치(150)는, 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 포함한다.

또한, 메모리 장치(150)는, 제0 채널(CH0)을 통해 데이터를 입/출력할 수 있는 제1다이(1501)과 제1 채널(CH1)을 통해 데이터를 입/출력할 수 있는 제2다이(1502)을 포함한다. 이때, 제0 채널(CH0)과 제1 채널(CH1)은, 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있다.

또한, 제1다이(1501)는, 제0 채널(CH0)을 공유하여 인터리빙 방식으로 데이터를 입/출력할 수 있는 다수의 경로(WAY0, WAY1)들에 각각 대응하는 다수의 플래인(PLANE00, PLANE01)들을 포함한다.

또한, 제2다이(1502)는, 제1 채널(CH1)을 공유하여 인터리빙 방식으로 데이터를 입/출력할 수 있는 다수의 경로(WAY2, WAY3)들에 각각 대응하는 다수의 플래인(PLANE10, PLANE11)들을 포함한다.

또한, 제1다이(1501)의 첫 번째 플래인(PLANE00)은, 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리블록(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N)을 포함한다.

또한, 제1다이(1501)의 두 번째 플래인(PLANE01)은, 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리블록(BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N)을 포함한다.

또한, 제2다이(1502)의 첫 번째 플래인(PLANE10)은, 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)중 예정된 개수의 메모리블록(BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N)을 포함한다.

또한, 제2다이(1502)의 두 번째 플래인(PLANE11)은, 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리블록(BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 포함한다.

이와 같이. 메모리 장치(150)에 포함된 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)은, 같은 경로 또는 같은 채널을 사용하는 것과 같은 '물리적인 위치'에 따라 구분될 수 있다.

참고로, 도 2에서는 메모리 장치(150)에 2개의 메모리 다이(1501, 1502)가 포함되고, 각각의 메모리 다이(1501, 1502)마다 2개의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)이 포함되며, 각각의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)마다 예정된 개수의 메모리블록(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N / BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N / BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N / BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)이 포함되는 것으로 예시되어 있는데, 이는 어디까지나 하나의 실시예일 뿐이다. 실제로는, 설계자의 선택에 따라 메모리 장치(150)에 2개보다 더 많거나 더 적은 개수의 메모리 다이가 포함될 수 있고, 각각의 메모리 다이에도 2개보다 더 많거나 더 적은 개수의 플래인이 포함될 수 있다. 물론, 각각의 플래인에 포함되는 메모리블록의 개수인 '예정된 개수'도 설계자의 선택에 따라 얼마든지 조정가능하다.

한편, 메모리 장치(150)에 포함된 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 다수의 메모리 다이(1501, 1502) 또는 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)과 같은 '물리적인 위치'로 구분하는 방식과는 별개로 컨트롤러(130)는, 다수의 메모리블록들 중 동시에 선택되어 동작하는 것을 기준으로 구분하는 방식을 사용할 수 있다. 즉, 컨트롤러(130)는, '물리적인 위치'의 구분방식을 통해 서로 다른 다이 또는 서로 다른 플래인으로 구분되었던 다수의 메모리블록들을 동시에 선택 가능한 블록들끼리 그룹화하여 슈퍼 메모리블록(super memory block)들로 구분하여 관리할 수 있다.

이렇게, 컨트롤러(130)에서 다수의 메모리블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 슈퍼 메모리블록들로 구분하여 관리하는 방식은, 설계자의 선택에 따라 여러 가지 방식이 존재할 수 있는데, 여기에서는 세 가지 방식을 예시하도록 하겠다.

첫 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(1501, 1502) 중 제1다이(1501)의 첫 번째 플래인(PLANE00)에서 임의의 하나의 메모리블록(BLOCK000)과, 두 번째 플래인(PLANE01)에서 임의의 하나의 메모리블록(BLOCK010)을 그룹화하여 하나의 슈퍼 메모리블록(A1)으로 관리하는 방식이다. 첫 번째 방식을 메모리 장치(150)에 포함된 다수의 메모리 다이들(1501, 1502) 중 제2다이(1502)에 적용하면, 컨트롤러(130)는, 제2다이(1502)의 첫 번째 플래인(PLANE10)에서 임의의 하나의 메모리블록(BLOCK100)과, 두 번째 플래인(PLANE11)에서 임의의 하나의 메모리블록(BLOCK110)을 그룹화하여 하나의 슈퍼 메모리블록(A2)으로 관리할 수 있다.

두 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(1501, 1502) 중 제1다이(1501)의 첫 번째 플래인(PLANE00)에 포함된 임의의 하나의 메모리블록(BLOCK002)과, 제2다이(1502)의 첫 번째 플래인(PLANE10)에 포함된 임의의 하나의 메모리블록(BLOCK102)를 그룹화하여 하나의 슈퍼 메모리블록(B1)으로 관리하는 방식이다. 두 번째 방식을 다시 적용하면, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 다이들(1501, 1502) 중 제1다이(1501)의 두 번째 플래인(PLANE01)에 포함된 임의의 하나의 메모리블록(BLOCK012)과, 제2다이(1502)의 두 번째 플래인(PLANE11)에 포함된 임의의 하나의 메모리블록(BLOCK112)를 그룹화하여 하나의 슈퍼 메모리블록(B2)으로 관리할 수 있다.

세 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(1501, 1502) 중 제1다이(1501)의 첫 번째 플래인(PLANE00)에 포함된 임의의 하나의 메모리블록(BLOCK001)과, 제1다이(1501)의 두 번째 플래인(PLANE01)에 포함된 임의의 하나의 메모리블록(BLOCK011)과, 제2다이(1502)의 첫 번째 플래인(PLANE10)에 포함된 임의의 하나의 메모리블록(BLOCK101), 및 제2다이(1502)의 두 번째 플래인(PLANE11)에 포함된 임의의 하나의 메모리블록(BLOCK111)을 그룹화하여 하나의 슈퍼 메모리블록(C)으로 관리하는 방식이다.

참고로, 슈퍼 메모리블록에 포함되는 동시에 선택 가능한 메모리블록들은, 인터리빙 방식, 예컨대, 채널 인터리빙(channel interleaving) 방식 또는 메모리 다이 인터리빙(memory 150 interleaving) 방식 또는 메모리 칩 인터리빙(memory chip interleaving) 방식 또는 경로 인터리빙(way interleaving) 방식 등을 통해 실질적으로 동시에 선택될 수 있다.

다이, 플래인, 블록은 비휘발성 메모리 셀이 포함되어 데이터를 저장할 수 있는 영역을 구분하기 위한 것일 수 있다. 예를 들어, 컨트롤러(130, 도 1 참조)와 메모리 장치(150) 사이의 채널을 기준으로는 데이터를 저장할 수 있는 영역은 다이(150)로 구분될 수 있다. 컨트롤러(130, 도 1 참조)와 메모리 장치(150) 사이의 웨이를 기준으로는 데이터를 저장할 수 있는 영역은 플래인(Plane)으로 구분될 수 있다. 메모리 장치(150) 내에서 수행되는 동작을 기준으로 하는 경우, 데이터를 저장할 수 있는 영역은 블록, 페이지 등으로 구분될 수 있다.

도 3은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치에 데이터 처리 동작의 일 예를 개략적으로 설명하기 위한 도면이다.

도 3을 참조하면, 컨트롤러(130)는, 호스트(102)로부터 프로그램 커맨드(program command) 및 프로그램 데이터(program data), 그리고 논리주소(logical address)를 수신할 수 있다. 이때, 컨트롤러(130)는, 프로그램 커맨드(program command)에 응답하여 프로그램 데이터(program data)를 메모리 장치(150)의 메모리 블록들(BLK1~BLKz)에 포함된 다수의 페이지들에 프로그램하여 저장한다.

그리고, 컨트롤러(130)는, 프로그램 데이터에 대한 메타(meta) 데이터를 생성 및 업데이트한 후, 메모리 장치(150)의 메모리 블록들(BLK1~BLKz)에 프로그램하여 저장한다. 이때, 메타 데이터에는 메모리 블록들(BLK1~BLKz)에 저장된 프로그램 데이터에 대한 논리적/물리적(L2P~Logical to Physical) 정보 및 물리적/논리적(P2L~Physical to Logical) 정보가 포함된다. 또한, 메타 데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 데이터에 대한 정보, 커맨드에 해당하는 커맨드 동작에 대한 정보, 커맨드 동작이 수행되는 메모리 장치(150)의 메모리 블록들에 대한 정보, 및 커맨드 동작에 상응한 맵 데이터 등에 대한 정보가 포함될 수 있다. 다시 말해, 메타 데이터에는 호스트(102)로부터 수신된 커맨드에 해당하는 프로그램 데이터를 제외한 나머지 모든 정보들 및 데이터가 포함될 수 있다.

여기서, 논리적/물리적(L2P~Logical to Physical) 정보 및 물리적/논리적(P2L~Physical to Logical) 정보는, 컨트롤러(130)에서 프로그램 커맨드에 응답하여 논리주소(logical address)에 대응하는 물리주소(physical address)를 맵핑(mapping)한 정보를 의미한다. 이때, 물리주소(physical address)는 호스트(102)로부터 수신한 프로그램 데이터를 저장할 메모리 장치(150)의 물리적 저장 공간에 대응하는 주소일 수 있다.

컨트롤러(130)는, 상술한 논리주소(logical address)와 물리주소(physical address) 간의 맵핑(mapping) 정보, 다시 말해 논리적/물리적(L2P~Logical to Physical) 정보 및 물리적/논리적(P2L~Physical to Logical)를 메모리 장치(150)의 메모리 블록들(BLK1~BLKz) 중 적어도 하나 이상의 메모리 블록에 저장할 수 있다. 이때 논리적/물리적(L2P~Logical to Physical) 정보 및 물리적/논리적(P2L~Physical to Logical)를 저장한 적어도 하나 이상의 메모리 블록을 시스템 블록(system block)이라고 부를 수 있다.

예를 들어 설명하면, 컨트롤러(130)는, 호스트(102)로부터 수신된 프로그램 커맨드에 해당하는 프로그램 데이터를 컨트롤러(130)의 메모리(144)에 포함된 제1 버퍼(510)에 캐싱 및 버퍼링, 즉 사용자 데이터의 데이터 세그먼트들(512)을 데이터 버퍼/캐시인 제1 버퍼(510)에 저장한다. 이후, 컨트롤러(130)는, 제1 버퍼(510)에 저장된 데이터 세그먼트들(512)을, 메모리 장치(150)의 메모리 블록들(BLK1~BLKz)에 포함된 페이지들에 프로그램하여 저장한다.

그리고, 컨트롤러(130)는, 프로그램 데이터의 데이터 세그먼트들(512)이 메모리 장치(150)의 메모리 블록들(BLK1~BLKz)에 포함된 페이지들에 프로그램되어 저장됨에 따라, 메타 데이터인 L2P세그먼트들(522)과 P2L세그먼트(524)들을 생성한 후, 컨트롤러(130)의 메모리(144)에 포함된 제2 버퍼(520)에 저장한다. 여기서, 컨트롤러(130)의 메모리(144)에서 제2 버퍼(520)에는, L2P세그먼트들(522)과 P2L세그먼트들(524)이 리스트 형태로 저장될 수 있다. 이후, 컨트롤러(130)는, 맵 플러시(map flush) 동작을 통해 제2 버퍼(520)에 저장된 L2P세그먼트들(522)과 P2L세그먼트들(524)을 메모리 장치(150)의 메모리 블록들(BLK1~BLKz)에 포함된 페이지들에 프로그램하여 저장할 수 있다.

그리고, 컨트롤러(130)는, 호스트(102)로부터 리드 커맨드(read command) 및 논리주소(logical address)를 수신할 수 있다. 이때, 컨트롤러(130)는, 리드 커맨드에 응답하여 호스트(102)의 논리주소에 대응하는 L2P 세그먼트들(522)과 P2L 세그먼트들(524)을 메모리 장치(150)로부터 리드하여 제2버퍼(520)에 저장(loading)할 수 있다. 이후, 컨트롤러(130)는, 제2버퍼(520)에 저장된 L2P 세그먼트들(522)과 P2L 세그먼트들(524)로부터 호스트(102)의 논리주소에 대응하는 메모리 장치(150)의 물리주소를 확인하고, 확인을 통해 알 수 있는 저장위치, 즉, 메모리 블록들(BLK1~BLKz) 중 특정 메모리 블록의 특정 페이지로부터 사용자 데이터의 데이터 세그먼트들(512)을 리드하여 제1 버퍼(510)에 저장한 후, 호스트(102)로 제공한다.

컨트롤러(130)는, 전술한 바와 같이 호스트(102)로부터 리드 커맨드 및 논리주소가 수신될 때마다 호스트(102)의 논리주소에 대응하는 L2P 세그먼트들(522)과 P2L 세그먼트들(524)를 리드하여 제2버퍼(520)에 저장할 수 있다. 이와 같은 L2P 세그먼트들(522)과 P2L 세그먼트들(524)을 저장하는 동작은 빈번하게 반복될 수록 메모리 시스템(110)의 리드 성능을 저하시키는 원인이 될 수 있다.

이때, 컨트롤러(130)는, 제2버퍼부(520)의 공간을 많이 확보할수록 메모리 장치(150)로부터 한번에 더 많은 L2P 세그먼트들(522)과 P2L 세그먼트들(524)을 저장할 수 있고, 그 결과 L2P 세그먼트들(522)과 P2L 세그먼트들(524)에 대한 한번의 저장 동작으로도 다수의 리드 커맨드들에 대응할 수 있다. 이를 통해 메모리 시스템(110)의 리드 성능이 향상될 수 있다.

한편, L2P 세그먼트들(522)은, 특정한 논리주소에 대응하는 물리주소를 검색하는데 최적화될 수 있고, 그 결과 리드 동작 시 호스트(102)로부터 입력된 논리주소에 맵핑되는 물리주소를 검색하는데 효율적일 수 있다.

또한, P2L 세그먼트들(524)은, 프로그램 동작을 위해 최적화될 수 있다. 컨트롤러(130)는, 호스트(102)로부터 프로그램 커맨드와 프로그램 데이터 및 논리주소를 수신할 때, 프로그램 데이터를 저장할 메모리 장치(150) 내 저장 공간을 빠르게 할당할 필요가 있다. 이때, 컨트롤러(130)는, 제2버퍼부(520)에 새롭게 할당 가능한 메모리 장치(150) 내 저장 공간에 대응하는 물리주소들의 리스트를 미리 저장할 수 있다. 따라서, 컨트롤러(130)는, 호스트(102)로부터 프로그램 커맨드와 프로그램 데이터 및 논리주소가 수신된 시점에서, 제2버퍼부(520)에 저장되어 있는 물리주소들의 리스트를 빠르게 검색하여 프로그램 데이터를 저장할 수 있는 저장 공간에 대응하는 물리주소를 논리주소와 맵핑한 후, 물리주소에 대응하는 저장 공간에 프로그램 데이터를 저장할 수 있다. 이때, P2L 세그먼트들(524)이 생성되어 제2버퍼부(520)에 일시 저장될 수 있고, 제2버퍼부(520)에 저장된 P2L 세그먼트들(524)는, 맵 플러시(map flush) 동작을 통해 메모리 장치(150)에 저장될 수 있다.

도 4는 메모리 장치에 포함된 블록을 구성하는 페이지의 구성을 일례로 도시한 도면이다.

도 4를 참조하면, 메모리 장치(150)에서 메모리 블록들(BLK1~BLKz) 각각에 포함된 페이지들(PAGE 0~PAGE N>) 각각은, 설정된 개수의 오프셋(Offset)들(Offset 0~Offset 3)을 포함할 수 있다. 이때, 설정된 개수의 오프셋들(Offset0 ~ Offset3) 각각에 포함된 메모리 셀들의 개수를 모두 합하면 페이지들(PAGE 0~PAGE N>) 중 하나의 페이지에 포함된 메모리 셀들의 개수와 동일할 것이다.

또한, 페이지들(PAGE 0~PAGE N>) 각각이 설정된 개수의 오프셋들(Offset 0~Offset 3)을 포함하는 것에 대응하여 페이지 버퍼들(PB<0>~PB<3>) 각각도 설정된 개수의 오프셋 페이지 버퍼들(PB_SEC 0 ~ PB_SEC 3)을 포함하는 형태가 될 수 있다.

여기서, 페이지들(PAGE 0~PAGE N>) 각각이 오프셋들(Offset 0~Offset 3)을 포함하는 구성을 통해 페이지 단위보다 작은 데이터를 입/출력할 수 있다. 예컨대, 도 4를 살펴보면, 같이 하나의 페이지에 4개의 오프셋들(Offset 0~Offset 3)이 포함된다고 가정할 수 있다. 여기서, 페이지 단위로 데이터를 입/출력하기 위해서는 4개의 오프셋들(Offset 0~Offset 3) 및 그에 대응하는 4개의 오프셋 페이지 버퍼들(PB_SEC 0 ~ PB_SEC 3)을 모두 사용하여 데이터를 입/출력하는 것이 될 것이다. 또한, 페이지 단위보다 작은 단위, 즉, 3개 오프셋 단위로 데이터를 입/출력하기 위해서 4개 오프셋들(Offset 0~Offset 3) 중 3개의 오프셋만 선택하여 데이터를 입/출력할 수 있다. 이때, 4개의 오프셋들(Offset 0~Offset 3) 중 데이터 입/출력 대상으로 선택된 3개의 오프셋을 제외한 나머지 1개의 오프셋에는 더미(dummy) 데이터 또는 출력 대상으로 선택되지 않은 데이터 또는 무효(invalid) 데이터가 저장되어 있을 수 있다. 마찬가지로, 페이지 단위보다 작은 단위, 즉, 2개 오프셋 단위로 데이터를 입/출력하기 위해서 4개 오프셋들(Offset 0~Offset 3) 중 2개의 오프셋만 선택하여 데이터를 입/출력할 수 있다. 이때, 4개의 오프셋들(Offset 0~Offset 3) 중 데이터 입/출력 대상으로 선택된 2개의 오프셋을 제외한 나머지 2개의 오프셋에는 더미(dummy) 데이터 또는 출력 대상으로 선택되지 않은 데이터 또는 무효(invalid) 데이터가 저장되어 있을 수 있다. 마찬가지로, 페이지 단위보다 작은 단위, 즉, 1개 오프셋 단위로 데이터를 입/출력하기 위해서 4개 오프셋들(Offset 0~Offset 3) 중 1개의 오프셋만 선택하여 데이터를 입/출력할 수 있다. 이때, 4개의 오프셋들(Offset 0~Offset 3) 중 데이터 입/출력 대상으로 선택된 1개의 오프셋을 제외한 나머지 3개의 오프셋에는 더미(dummy) 데이터 또는 출력 대상으로 선택되지 않은 데이터 또는 무효(invalid) 데이터가 저장되어 있을 수 있다. 여기서, 4개의 오프셋들(Offset 0~Offset 3) 중 일부 오프셋을 선택한 뒤, 선택된 오프셋으로부터만 데이터를 입/출력하기 위해 다음과 같은 방식을 사용할 수 있다. 먼저, 4개의 오프셋들(Offset 0~Offset 3) 중 선택된 일부 오프셋에 데이터를 저장하는 경우, 4개의 오프셋 페이지 버퍼들(PB_SEC 0 ~ PB_SEC 3) 중 선택된 일부 오프셋에 대응하는 오프셋페이지버퍼에는 입력을 위한 데이터를 캐싱하고, 선택되지 않은 나머지 오프셋에 대응하는 오프셋페이지버퍼에는 더미 데이터를 캐싱한 뒤, 4개의 오프셋 페이지 버퍼들(PB_SEC 0 ~ PB_SEC 3)에 캐싱된 전체 데이터(더미 데이터가 포함됨)를 4개의 오프셋들(Offset 0~Offset 3)에 프로그램하는 방식을 사용할 수 있다.

그리고, 4개의 오프셋들(Offset 0~Offset 3) 중 선택된 일부 오프셋으로부터 데이터를 출력하는 경우, 4개의 오프셋들(Offset 0~Offset 3)에 저장된 전체 데이터를 리드하여 4개의 오프셋 페이지 버퍼들(PB_SEC 0 ~ PB_SEC 3)에 캐싱한 후, 4개의 오프셋 페이지 버퍼들(PB_SEC 0 ~ PB_SEC 3) 중 선택된 일부 오프셋에 대응하는 오프셋페이지버퍼에 캐싱된 데이터만 선택하여 출력하고, 선택되지 않은 나머지 오프셋에 대응하는 오프셋 페이지 버퍼에 캐싱된 데이터는 출력하지 않고 삭제하는 방식을 사용할 수 있다.

또한, 전술한 설명과 같이 메모리 장치(150)에서 페이지 단위보다 작은 단위, 즉, 오프셋 단위로 데이터를 입/출력하는 동작을 지원하는 경우, 데이터의 유효(valid)/무효(invalid) 여부도 오프셋 단위로 설정될 수 있다.

도 5 내지 도 8은 본 발명의 일 실시예에 따른 메모리 시스템에서 유효 및 무효 데이터를 탐색하여 가비지 콜렉션 동작을 수행하는 장치의 예를 설명한다.

도 5를 설명하기 이전에, 도 1 내지 도 4에서 설명된 메모리 시스템(110)에 있어서, 컨트롤러(130)는 외부장치 또는 내부 장치로부터 요청받은 라이트 또는 리드 커맨드에 의한 처리량이 많아질수록 블록 내 저장된 데이터들이 분산되어 파편화(Fragmentation) 현상이 발생하게 된다. 이로 인해, 컨트롤러는 호스트로부터 리드 요청을 전달받아 리드 동작을 수행하는 경우, 상당히 리드 성능이 떨어질 수 있다. 특히, 컨트롤러(130)가 호스트(102)로부터 파편화된 시퀀셜데이터에 대한 리드 요청을 받아 리드 동작을 수행하는 경우, 상당히 리드 성능이 떨어질 수 있다. 그 이유는, 하나의 연속적인 논리 어드레스들에 대응하는 데이터들이 하나의 물리 어드레스에 연속적으로 저장되어 있지 않기 때문에, 각 논리 어드레스들의 물리 주소를 탐색하여 데이터를 리드하기 때문이다. 이와 같이 컨트롤러(130)가 메모리 장치로부터 파편화된 시퀀셜데이터를 리드하기 위한 동작이 여러 번 수행되기 때문에 리드 성능이 상당히 저하될 수 있다. 이를 위해, 컨트롤러(130)는 호스트(102)로부터 이슈되어 계류중인(Pending) 요청이 없는 유휴 상태 일 때, 백그라운드(background) 동작인 가비지콜렉션 동작을 수행함과 동시에 파편화된 시퀀셜데이터에 대하여 조각모음을 수행함으로써 리드 성능을 향상시킬 수 있다. 여기서, 조각 모음은 하나의 연속적인 논리 어드레스 범위에 속하면서 둘 이상의 연속적인 물리 어드레스 범위들에 속하는 데이터들을 마이그레이션(migration)하여, 하나의 연속적인 논리 어드레스 범위에 속하는 데이터가 하나의 연속적인 물리 어드레스 범위에 속하도록 제어하는 것을 나타낸다. 즉, 컨트롤러(130)는 가비지콜렉션 동작 수행 시, 유효페이지의 유효오프셋에 저장된 유효데이터만 대상블록으로 이동하는 것이 아니라, 유효페이지에서 파편화로 인해 발생된 무효오프셋에 저장되었던 데이터를 예측하여 예측된 데이터가 저장된 물리 주소로부터 복사하여 대상블록으로 이동시켜 리드 성능을 향상시킬 수 있다. 이와 관련된 동작을 수행하는 컨트롤러(130)에 포함된 가비지콜렉션모듈(196) 및 맵 데이터 관리부(198)에 대해 구체적으로 설명하기로 한다.

도 5를 참조하면, 메모리 시스템(110)은 메모리 장치(150) 및 메모리 장치(150)를 제어하는 컨트롤러를 포함할 수 있다.

메모리 장치(150)는 복수의 블록을 포함할 수 있다. 일례로, 복수의 블록은 제0블록(BLK0) 내지 제5블록(BLK5)을 포함할 수 있다. 복수의 블록은 프리 블록, 오픈 또는 액티브 블록 및 소스블록으로 구분될 수 있다. 여기에서, 프리 블록은 데이터가 저장되어 있지 않은 블록을 나타낸다. 일례로, 복수의 블록 중에서 프리블록은 제4블록(BLK4) 및 제5블록(BLK5)이다. 오픈 블록은 데이터가 저장되어 있는 블록으로서 데이터를 라이트할 수 있는 페이지가 남아 있는 블록을 나타낸다. 일례로, 복수의 블록 중에서 오픈블록은 제3블록(BLK3)이다. 그리고, 소스 블록은 데이터가 저장되어 있는 블록으로서 데이터를 라이트할 수 있는 페이지가 소진된 블록을 나타낸다. 즉, 소스 블록에는 라이트할 수 있는 빈 페이지가 없다는 것을 의미한다. 일례로, 복수의 블록 중에서 소스블록은 제0블록(BLK0), 제1블록(BLK1) 및 제2블록(BLK2)이다. 본 발명의 범위가 이에 한정되는 것은 아니다.

컨트롤러(130)는 가비지콜렉션모듈(196), 맵데이터관리부(198) 및 메모리(144)를 포함할 수 있다. 가비지콜렉션모듈(196) 및 맵데이터관리부(198)는 FTL(40)에 포함될 수 있다.

메모리(144)는 가비지콜렉션동작 수행 시, 희생블록에 포함된 유효페이지의 유효오프셋에 저장된 유효데이터 및 무효오프셋에 인접한 유효오프셋들을 이용하여 예측된 논리 어드레스에 대응하는 데이터를 임시로 저장하기 위해 사용될 수 있다.

가비지콜렉션모듈(196)은 가비지 콜렉션을 수행 시, 유효페이지의 유효오프셋에 저장된 유효데이터만 메모리(144)로 저장한 후 대상블록으로 이동하는 것이 아니라, 파편화로 인해 발생된 무효오프셋이 존재하는 경우, 무효오프셋에 저장되었던 데이터, 즉, 다른 블록 또는 동일 블록 내 다른 페이지에 저장되어 있는 파편화된 데이터를 찾아 메모리(144)로 저장한 후 대상블록으로 이동시켜 저장한다. 이와 같이 수행하면, 추후 시퀀셜 리드 요청에 대응하여 시퀀셜 리드 동작을 수행할 경우 리드 성능을 향상시킬 수 있다.

구체적으로, 가비지콜렉션모듈(196)은 일정 주기마다 프리블록개수(Free Block Count, FBC)를 기반으로 가비지 콜렉션 모드 진입 여부를 판단한다. 즉, 컨트롤러(130)는 프리블록개수(FBC)가 소정의 제1임계값(TH1) 이하인지 확인하여 가비지 콜렉션 모드 진입 여부를 판단할 수 있다. 소정의 제1임계값(TH1)은 컨트롤러(130)가 하나 이상의 프리 블록을 확보해야 할 시점을 판단하기 위한 최소프리블록개수(MINIMUM FREE BLOCK COUNT)이다. 소정의 제1임계값(TH1)은 미리 정해진 값일 수 있으며, 메모리 시스템의 동작 조건에 따라 최소프리블록개수는 가변될 수 있다. 프리블록개수(FBC)가 제1임계값(TH1) 초과인 경우(FBC>TH1), 가비지콜렉션 모드로 진입하지 않는다.

반면에, 가비지콜렉션모듈(196)은 프리블록개수(FBC)가 상기 제1임계값(TH1) 이하인 경우(FBC<=TH1)로 판단한 경우, 가비지콜렉션 동작을 수행하기 위한 이벤트가 발생한 경우로써, 하나 이상의 다이에 포함된 복수의 소스 블록 중에서 하나 이상의 희생블록을 선택할 수 있다. 희생블록을 선택하는 방식은 두가지로 나눌 수 있다. 첫번째는, 복수의 각 소스블록의 유효페이지개수를 이용하는 방식이고, 두번째는 복수의 소스블록에 대한 평균유효페이지개수를 이용하는 방식이다. 먼저, 각 소스블록의 유효페이지비율을 이용하는 방식인 경우, 가비지콜렉션모듈(196)은 복수의 소스블록 각각에 대한 유효페이지개수가 소정의 제2임계값(TH2) 이하인 소스블록을 희생블록으로 선택할 수 있다. 다음으로, 복수의 소스블록에 대한 평균유효페이지개수를 이용하는 방식인 경우, 가비지콜렉션모듈(196)은 복수의 소스블록에 포함된 전체유효페이지개수를 이용하여 평균유효페이지개수를 산출하여 제2임계값(TH2)으로 설정하며, 각 소스 블록의 유효페이지개수가 제2임계값(TH2) 이하를 갖는 소스블록을 희생블록으로 선택할 수 있다. 본 발명에서는 첫번째 방식인 유효페이지개수(VPC)를 기반으로 희생블록을 선택하기로 한다. 일례로, 가비지콜렉션모듈(196)은 가비지콜렉션 모드로 진입하면, 희생블록을 선택하기 위한, 제2임계값(TH2)을 '30'으로 설정된 경우, 제0블록(BLK0)의 유효페이지개수는 25개, 제1블록(BLK1)의 유효페이지개수는 50개, 제2블록(BLK2)의 유효페이지의 개수는 66개일 때, 제0블록(BLK0)이 희생블록으로 선택될 수 있다.

희생블록을 선택한 후, 가비지콜렉션모듈(196)은 희생블록으로 선택된 소스 블록에 포함된 복수의 페이지(PAGE 0 TO PAGE N)들 각각에 대해 순차적으로 유효페이지 여부를 확인한다. 복수의 페이지(PAGE 0 TO PAGE N, N은 정수)들 각각에 대해 유효페이지 여부를 확인하기 위해, 각 페이지에 대한 유효 여부를 나타내는 플래그 정보(미도시)를 이용할 수 있다. 즉, 복수의 각 페이지에 대한 유효 여부를 나타내는 플래그 정보는 비트로 나타낼 수 있으며, '0' 또는 '1'로 나타낼 수 있다. 일례로, 하나 이상의 유효오프셋이 포함된 페이지는 유효페이지로써 '0'으로 나타내고, 하나 이상의 유효오프셋이 포함되지 않은 페이지는 무효페이지로써 '1'로 나타낼 수 있다. 이와 같이 각 페이지에 대한 유효 페이지 여부를 플래그 정보로 관리하면 가비지 콜렉션 수행 중 각 페이지에 대한 유효 여부를 확인해야할 때 빠르게 확인할 수 있다. 복수의 각 페이지에 대한 유효 여부를 나타내는 플래그 정보(미도시)는 각 페이지의 리저브 영역(reserved area)에 저장되거나 또는 메모리(144)에 저장되어 관리 될 수 있다. 구체적으로, 가비지콜렉션모듈(196)은 제N페이지가 유효페이지가 아닌 경우, 제N페이지가 마지막 페이지인지 확인하며, 제N페이지가 마지막 페이지가 아닌 경우, 제N페이지에 1을 증가시켜 다음 페이지에 대해 다시 유효 페이지 여부를 확인한다. 반면에, 가비지콜렉션모듈(196)은 제N페이지가 유효페이지인 경우로 판단되면(이하, 제N유효페이지), 제N유효페이지의 무효오프셋비율(INVAILD OFFSET RATIO, IVOR)을 산출한다. 즉, 제N유효페이지에 포함된 복수의 오프셋들 중에서 무효오프셋개수를 이용하여 무효오프셋비율을 산출할 수 있다. 그리고, 산출된 무효오프셋비율이 '0'을 초과하면서 제3임계값(TH3) 이하인지 판단한다(0<IVOR<=TH3). 여기서, 제N유효페이지 내에 포함된 무효오프셋비율이 '0'을 초과하면서 제3임계값(TH3) 이하인지 판단하는 이유는, 무효오프셋비율이 '0'이거나, 무효오프셋이 제3 임계값(TH)을 초과하는 경우에 제N유효페이지에 포함된 하나 이상의 유효오프셋에 저장된 유효 데이터만 메모리(144)로 저장하면 되기 때문이다. 즉, 제N유효페이지에 대한 시퀀셜비율(Sequential Ratio, SR)을 산출하지 않아도 되기 때문이다. 즉, 제N유효페이지에 포함된 복수의 오프셋들 중에서 무효오프셋이 제3임계값(TH3)을 초과하는 경우는, 후술을 통해 설명될 무효오프셋과 관련된 데이터를 탐색하기 위한 시퀀셜비율을 산출하는데 많은 시간이 소요되어, 희생 블록에 대한 가비지콜렉션을 효율적으로 수행할 수 없다. 또한, 제N유효페이지 내에 포함된 무효오프셋비율이 '0'인 경우는 유효페이지에 무효오프셋이 포함되어 있지 않기 때문에, 무효오프셋과 관련된 데이터를 탐색하기 위한 시퀀셜비율을 산출하지 않아도 되기 때문이다.

다음으로, 가비지콜렉션모듈(196)은 제N유효페이지의 무효오프셋비율이 '0'과 제3임계값(TH3) 사이에 포함되면, 가비지콜렉션모듈(196)은 맵데이터관리자(198)에게 제N유효페이지의 시퀀셜비율 산출 및 제N유효페이지의 무효오프셋에 대응하는 기대값을 요청한다.

반면에, 제N유효페이지의 무효오프셋비율이 '0'과 제3임계값(TH3) 사이에 포함되지 않으면, 가비지콜렉션모듈(196)은 제N유효페이지에 포함된 복수의 유효 오프셋에 저장된 유효데이터를 메모(144)에 저장한다.

또한, 가비지콜렉션모듈(196)은 맵데이터관리자(198)로부터 제N유효페이지의 시퀀셜비율 및 무효오프셋에 대응하는 기대값을 전달받으면, 제N유효페이지의 시퀀셜비율이 소정의 제5임계값(TH5)이상인지 판단한다(SR>=TH5?). 판단결과, 제N유효페이지의 시퀀셜비율이 소정의 제5임계값(TH5)이상이 아닌 경우에(NO), 제N유효페이지의 복수의 유효 오프셋에 저장된 유효데이터들만 메모리(144)로 복사하여 저장한다. 반면에, 판단결과, 제N유효페이지의 시퀀셜비율이 소정의 제5임계값(TH5)이상인 경우에(YES), 제N유효페이지의 무효 오프셋에 대응하는 기대값을 무효 오프셋에 대한 논리어드레스로 예측할 수 있다(이하, 예측논리어드레스). 여기서, 제N유효페이지의 시퀀셜비율이 높다는 것은 제N유효페이지의 복수의 유효 오프셋에 저장된 유효 데이터들이 시퀀셜데이터일 확률이 높다는 것으로 판단할 수 있다. 이 때문에, 복수의 유효 오프셋에 인접한 무효 오프셋도 유효 오프셋에 저장된 유효데이터들과 관련된 시퀀셜데이터라고 판단할 수 있다. 즉, 무효 오프셋의 기대값을 무효오프셋으로 설정되기 이전에 저장되었던 데이터의 논리어드레스라고 예측할 수 있다. 다음으로, 가비지콜렉션모듈(196)은 예측논리어드레스에 대응하는 유효데이터가 저장된 위치 정보를 매핑테이블을 통해 확인하여, 위치 정보에 저장된 유효 데이터를 메모리에 저장한다. 즉, 가비지콜렉션모듈(196)은 예측논리어드레스에 대응하는 물리어드레스를 매핑테이블에서 확인하며, 확인된 물리어드레스에 저장된 데이터를 메모리(144)에 저장한다. 여기서, 도 8을 참조하면, 매핑테이블은 복수의 논리 어드레스들(LBA) 및 이에 대응하는 물리어드레스들(PBA)이 저장되어 있으며, 물리어드레스는 블록, 페이지 및 오프셋 정보를 포함할 수 있다. 그리고 예측논리어드레스에 대응하는 유효 데이터는 희생블록의 제N유효페이지와 다른 유효페이지에 저장되어 있거나 또는 희생블록을 제외한 복수의 블록 중 어느 하나의 소스 블록 또는 오픈 블록에 저장되어 있을 수 있다.

그리고, 제N페이지의 유효페이지의 복수의 유효 오프셋에 포함된 유효 데이터들을 복사하여 메모리(144)에 저장한다. 다음으로, 가비지콜렉션모듈(196)은 제N유효페이지가 마지막 페이지인지 확인한다. 확인결과에 따라, 제N유효페이지가 마지막 페이지가 아닌 경우, 제N유효페이지인 제N페이지에 1을 증가시켜 다음 페이지에 대해 다시 유효 페이지 여부를 확인한다. 반면에, 제N유효페이지가 마지막 페이지인 경우에는 메모리(144)에 저장된 복수의 유효 데이터들을, 유효 데이터들에 대응하는 논리 어드레스들 순서대로(오름차순 또는 내림차순) 재정렬한 후 복사하여 대상블록에 저장한다. 여기서, 대상블록 선택은 전술에 설명하였기에 설명을 생략하기로 한다.

일례로, 도 6 내지 도 8를 참조하여 설명하기로 한다. 도 6 및 도 8은 본 발명의 일실시예에 따른 가비지콜렉션모듈의 동작 설명을 위해 나타낸 도면이다.

도 6내지 도 8을 참조하면, 가비지콜렉션모듈(196)은 희생블록으로 선택된 제0블록에 포함된 제0페이지(PAGE 0)부터 제N페이지까지 순차적으로 유효페이지 여부를 확인한다. 즉, 가비지콜렉션모듈(196)은 제0블록의 제0페이지의 플래그 정보를 확인한 결과 '1'이기 때문에 무효 페이지로 판단하며, 제0페이지가 마지막 페이지인지 확인하여 제0페이지가 마지막 페이지가 아니기에 다음 페이지인 제1페이지에 대해 유효페이지 여부를 확인한다. 가비지콜렉션모듈(196)은 제1페이지에 대한 플래그 정보를 확인한 결과 '0'이기 때문에 유효페이지로 판단한다. 그리고, 제1페이지의 무효오프셋비율을 확인한다. 확인 결과, 4개의 오프셋 중 1개의 오프셋만 무효오프셋이기 때문에 무효오프셋비율은 25%임을 확인할 수 있다. 그리고, 무효오프셋비율이'0'을 초과하면서 제3임계값(TH3) 이하인지 판단한다(0<IVOR<=TH3). 제3임계값(TH3)이 30%로 설정된 경우, 무효오프셋비율이 25%이기 문에'0'과 제3임계값(TH3) 사이에 존재하기 때문에, 가비지콜렉션모듈(196)은 맵데이터관리자(198)에게 제1페이지의 시퀀셜비율 산출 요청 및 제1페이지의 무효 오프셋에 대응하는 기대값을 요청한다.

가비지콜렉션모듈(196)은 맵데이터관리자(198)로부터 제1페이지의 시퀀셜비율인 75% 및 무효오프셋인 제0오프셋의 기대값인'LBA 4'를 전달받은 경우, 먼저 제1페이지의 시퀀셜비율이 제5임계값(TH5)이상인지 확인한다. 여기서 제5임계값(TH5)이 50%로 설정된 경우, 제1페이지의 시퀀셜비율이 75%이기 때문에 제5임계값(TH5) 이상임을 알 수 있다. 따라서, 무효오프셋인 제0오프셋의 기대값인'LBA 4'를 무효오프셋의 논리어드레스로 예측할 수 있다. 즉, 무효 오프셋의 예측논리어드레스를'LBA 4'로 설정할 수 있다. 다음으로, 가비지콜렉션모듈(196)은 제1페이지의 제0오프셋의 예측논리어드레스인'LBA 4'에 대응하는 물리어드레스를 확인하기 위해 매핑테이블(도 8 참조)에서 확인한다. 확인결과, LBA 4에 대응하는 물리어드레스는 제1블록(BLK1)의 제1페이지 제0오프셋임을 확인할 수 있다. 따라서, 확인된 제1블록(BLK1)의 제1페이지 제0오프셋에 저장된 데이터를 컨트롤러(130)에 포함된 메모리(144)에 저장한다. 이와 같은 방법으로, 제2페이지 및 제3페이지의 시퀀셜비율이 제5임계값 이상이기 때문에, 제2페이지 및 제3페이지에 포함된 무효 오프셋에 대응하는 기대값을 예측논리어드레스로 설정한다. 그리고 예측논리어드레스를 기반으로 매핑테이블로부터 물리어드레스를 확인하여, 물리어드레스에 저장된 데이터를 메모리(144)에 저장한다. 이와 같이, 마지막 유효페이지까지 전술한 동작이 완료되면, 가비지콜렉션모듈(196)은 메모리(144)에 저장된 모든 유효데이터들을, 유효 데이터들에 대응하는 논리어드레스를 기준으로 순차적으로 정렬한 후, 도 7과 같이, 대상블록으로 선정된 제4블록에 복수의 유효 데이터들을 순차적으로 이동하여 저장한다.

맵데이터관리자(198)는 가비지콜렉션모듈(196)으로부터 제N유효페이지의 시퀀셜비율 산출 요청을 받으면, 제N유효페이지에 포함된 복수의 오프셋에 대응하는 기대값을 이용하여 유효페이지의 시퀀셜비율을 산출하며, 가비지콜렉션모듈(196)에 제N유효페이지의 시퀀셜비율 산출 요청에 대한 응답으로 시퀀셜비율을 전달한다. 이때, 산출된 제N유효페이지의 시퀀셜비율은 메모리(144)에 저장되어 관리될 수 있다.

구체적으로, 맵데이터관리자(198)는 먼저 제N유효페이지에 포함된 복수의 오프셋의 기대값을 설정하기 위해, 복수의 유효오프셋 중 어느 하나의 유효오프셋의 논리어드레스를 제1기준값으로 설정한다. 여기서, 제N유효페이지의 제1기준값은 복수의 오프셋 각각에 대응하는 기대값을 산출하기 위한 설정될 수 있다. 기준값의 디폴트값은 복수의 유효오프셋 중 첫번째 유효오프셋의 논리 어드레스로 설정하거나 또는 복수의 유효오프셋 중 연속적으로 나열된 유효오프셋 중 첫번째 유효오프셋의 논리 어드레스일 수 있다. 본 발명의 설명의 편의를 위해 기준값의 디폴트값은 복수의 유효오프셋 중 첫번째 유효오프셋의 논리 어드레스로 설정하기로 한다. 한편, 기준값은 추후에 산출되는 예상시퀀셜비율이 소정의 임계값 범위를 만족하지 않는 경우에, 다른 유효오프셋의 논리어드레스로 변경될 수 있다. 본 발명에서는 기준값을 변경해야하는 경우에는 복수의 유효오프셋 순서대로 변경할 수 있다. 즉, 현재 설정된 기준값이 유효오프셋 중 첫번째 유효오프셋의 논리어드레스인 경우, 그 다음으로 존재하는 두번째 유효오프셋의 논리어드레스를 기준값으로 재설정할 수 있다.

기준값을 설정한 맵데이터관리자(198)는 제N유효페이지에 설정된 기준값을 기준으로 복수의 오프셋에 대응하는 기대값을 설정할 수 있다. 여기서, 복수의 오프셋에 대응하는 기대값은 기준값을 기반으로 복수의 오프셋 각각에 대해 연속적인 논리 어드레스를 할당한 값을 나타낸다.

다음으로, 맵데이터관리자(198)는 복수의 유효오프셋의 기대값과 복수의 유효오프셋에 저장된 유효데이터에 대응하는 논리어드레스(이하, 실제 논리 어드레스)의 일치 여부를 확인하여 유효페이지의 예상시퀀셜비율을 산출한다. 즉, 맵데이터관리자(198)는 각각의 유효오프셋의 기대값과 논리 어드레스의 일치여부를 확인하여 일치하는 경우는 일치도를'0'으로 나타내고, 불일치하는 경우는 '1'로 나타낼 수 있다. 맵데이터관리자(198)는 각 유효오프셋의 일치도를 이용하여 유효페이지의 예상시퀀셜비율을 산출한다.

그리고, 맵데이터관리자(198)는 산출된 예상시퀀셜비율이 소정의 제4임계값() 이상인지 확인한다. 확인 결과, 맵데이터관리자(198)는 예상시퀀셜비율이 소정의 제4임계값(TH4) 이상인 경우, 제N유효페이지에 저장된 유효데이터들이 시퀀셜데이터일 확률이 높다고 판단하여 예상시퀀셜비율을 유효페이지의 시퀀셜비율로 설정한다. 반면에, 맵데이터관리자(198)는 예상시퀀셜비율이 소정의 제4임계값(TH4)보다 미만인 경우, 제N유효페이지에 저장된 유효데이터들이 시퀀셜데이터일 확률이 낮다고 판단하여 기준값을 재설정하여 다시 유효페이지에 대한 예상시퀀셜비율을 산출한다. 이때, 기준값의 기준이 마지막 유효오프셋의 논리어드레스인 경우에는 마지막으로 산출된 예상시퀀셜비율을 유효페이지의 시퀀셜비율로 설정한다.

일례로, 도 9는 본 발명의 일실시예에 따른 맵데이터관리자의 동작 설명을 위해 나타낸 도면이다. 여기서, 도 9(a)는 유효페이지의 예상시퀀셜비율이 소정의 제4임계값(TH4) 이상인 경우를 나타낸 도면이고, 도 9(b)는 유효페이지의 예상시퀀셜비율이 소정의 제4임계값(TH4) 미만인 경우로써, 기준값을 재설정하여 예상시퀀셜비율을 재산출한 경우를 나타낸 도면이다.

먼저, 도 9(a)를 참조하면, 제1페이지에 포함된 복수의 유효오프셋은 제1오프셋(OFFSET 1), 제2오프셋(OFFSET 2) 및 제3오프셋(OFFSET 3)을 포함할 수 있다. 맵데이터관리자(198)는 복수의 오프셋 중 첫번째 유효오프셋인 제1오프셋의 논리 어드레스인'LBA5'를 기준값으로 설정할 수 있다. 그리고, 맵데이터관리자(198)는 제1오프셋의 'LBA 5'를 기준으로, 제0오프셋 내지 제3오프셋에 대응하는 기대값을 설정하면, 제0오프셋의 기대값은 'LBA 4', 제1오프셋의 기대값은 'LBA 5'(기준값), 제2오프셋의 기대값은 'LBA 6, 제3오프셋의 기대값은 'LBA 7'일 수 있다. 다음으로, 제1오프셋의 일치도를 판별하기 위해, 제1오프셋의 기대값과 실제 논리 어드레스를 비교한다. 제1오프셋의 기대값은 'LBA 5'이고, 제1오프셋의 실제 논리 어드레스는 'LBA 5'이기 때문에 서로 일치한다. 따라서, 제1오프셋의 일치도는 '0'일 수 있다. 그리고, 제2오프셋의 기대값은 'LBA 6'이고 2오프셋의 실제논리어드레스도 'LBA 6'이기 때문에 서로 일치한다. 따라서, 제2오프셋의 일치도는 '0'일 수 있다. 또한 제3오프셋의 기대값은 'LBA 7'이고, 제3오프셋의 실제논리어드레스는 'LBA 7'이기 때문에 서로 일치한다. 따라서, 제3오프셋의 일치도는 '0'일 수 있다. 4개의 복수의 오프셋 중 3개의 유효오프셋의 기대값과 실제논리어드레스가 일치하기 때문에 유효페이지의 예상시퀀셜비율은 75%임을 알 수 있다. 다음으로, 제1페이지의 예상시퀀셜비율이 제4임계값(TH4) 이상인지 확인한다. 일례로, 소정의 제4임계값(TH4)의 비율을 50%로 설정하여 설명하기로 한다. 제1페이지의 예상시퀀셜비율과 소정의 제4임계값(TH4)을 비교한 결과, 제1페이지의 예상시퀀셜비율은 75%이기 때문에, 제4임계값(TH4) 이상임을 알 수 있다. 따라서. 제1페이지의 예상시퀀셜비율인 75%를 제1페이지의 시퀀셜비율로 설정할 수 있다. 맵데이터관리자(198)는 산출한 제1페이지에 대한 시퀀셜비율을 가비지콜렉션모듈(196)에 전달한다.

다음으로, 도 9(b)를 참조하면, 제3페이지가 유효페이지인 경우, 제3페이지에 포함된 복수의 유효오프셋은 제0오프셋(OFFSET 0), 제2오프셋(OFFSET 2) 및 제3오프셋(OFFSET 3)을 포함할 수 있다. 맵데이터관리자(198)는 복수의 오프셋 중 첫번째 유효오프셋인 제0오프셋의 논리 어드레스인'LBA 28'를 기준값으로 설정할 수 있다. 그리고, 맵데이터관리자(198)는 제0오프셋의 'LBA 28'을 기준으로, 제0오프셋 내지 제3오프셋에 대응하는 기대값을 설정하면, 제0오프셋의 기대값은 'LBA 28'(기준값), 제1오프셋의 기대값은 'LBA 29', 제2오프셋의 기대값은 'LBA 30', 제3오프셋의 기대값은 'LBA 31'일 수 있다. 다음으로, 복수의 오프셋의 일치도를 판별하기 위해, 제0오프셋의 기대값과 실제 논리 어드레스를 비교한다. 제0오프셋의 기대값은 'LBA 28'이고, 제0오프셋의 실제 논리 어드레스는 'LBA 28'이기 때문에 서로 일치한다. 따라서, 제0오프셋의 일치도는 '0'일 수 있다. 그리고, 제2오프셋의 기대값은 'LBA 30'이고 2오프셋의 실제논리어드레스는 'LBA 20'이기 때문에 불일치한다. 따라서, 제2오프셋의 일치도는 '1'일 수 있다. 또한, 제3오프셋의 기대값은 'LBA 31'이고, 제3오프셋의 실제논리어드레스는 'LBA 21'이기 때문에 불일치한다. 따라서, 제3오프셋의 일치도는 '1'일 수 있다. 4개의 복수의 오프셋 중 1개의 유효오프셋의 기대값과 실제논리어드레스가 일치하기 때문에 유효페이지의 예상시퀀셜비율은 25%임을 알 수 있다. 다음으로, 제3페이지의 예상시퀀셜비율이 제4임계값(TH4) 이상인지 확인한다. 도 9(a)에서 전술한 바와 같이, 소정의 제4임계값(TH4)의 비율이 50%인 경우, 제3페이지의 예상시퀀셜비율과 소정의 제4임계값(TH4)을 비교한 결과, 제3페이지의 예상시퀀셜비율이 제4임계값(TH4) 미만이기 때문에 제3페이지의 기준값을 재설정하기 위해, 제3페이지의 기준값으로 설정된 제0오프셋이 마지막 오프셋인지 확인한다. 제0오프셋이 마지막 유효오프셋이 아니기 때문에 두번째 유효 오프셋인 제2오프셋의 논리어드레스로 기준값을 변경한다. 그리고, 맵데이터관리자(198)는 제2오프셋의 'LBA 20'을 기준으로, 제0오프셋 내지 제3오프셋에 대응하는 기대값을 설정한다. 따라서, 제0오프셋의 기대값은 'LBA 18', 제1오프셋의 기대값은 'LBA 19', 제2오프셋의 기대값은 'LBA 20'(기준값), 제3오프셋의 기대값은 'LBA 21'일 수 있다. 다음으로, 복수의 오프셋에 대한 일치도를 판별하기 위해, 제0오프셋의 기대값과 실제 논리 어드레스를 비교한다. 제0오프셋의 기대값은 'LBA 18'이고, 제0오프셋의 실제 논리 어드레스는 'LBA 28'이기 때문에 불일치한다. 따라서, 제0오프셋의 일치도는 '1'일 수 있다. 그리고, 제2오프셋의 기대값은 'LBA 20'이고 제2오프셋의 실제논리어드레스는 'LBA 20'이기 때문에 서로 일치한다. 따라서, 제2오프셋의 일치도는 '0'일 수 있다. 또한, 제3오프셋의 기대값은 'LBA 21'이고, 제3오프셋의 실제논리어드레스는 'LBA 21'이기 때문에 서로 일치한다. 따라서, 제3오프셋의 일치도는 '0'일 수 있다. 4개의 복수의 오프셋 중 2개의 유효오프셋이 기대값과 실제논리어드레스가 일치하기 때문에 유효페이지의 예상시퀀셜비율은 50%임을 알 수 있다. 다음으로, 제3페이지의 예상시퀀셜비율이 제4임계값(TH4) 이상인지 확인한다. 제3페이지의 예상시퀀셜비율과 소정의 제4임계값(TH4)을 비교한 결과, 제3페이지의 예상시퀀셜비율이 제4임계값(TH4)과 동일하기 때문에 제3페이지의 예상시퀀셜비율인 50%를 제3페이지의 시퀀셜비율로 설정한다. 그리고 맵데이터관리자(198)는 설정된 제2페이지의 시퀀셜비율을 가비지콜렉션모듈(196)에 전달한다.

도 10은 본 발명의 실시예예 따른 메모리 시스템 동작 방법에 대해 도시한 도면이다.

도 10을 참조하면, S1001단계에서, 컨트롤러는 일정 주기마다 프리블록개수(Free Block Count, FBC)를 기반으로 가비지 콜렉션 모드 진입 여부를 판단한다. 즉, 컨트롤러(130)는 프리블록개수(FBC)가 소정의 제1임계값(TH1) 이하인지 확인하여 가비지 콜렉션 모드 진입 여부를 판단할 수 있다. 소정의 제1임계값(TH1)은 컨트롤러(130)가 하나 이상의 프리 블록을 확보해야 할 시점을 판단하기 위한 최소프리블록개수이다. 소정의 제1임계값(TH1)은 미리 정해진 값일 수 있으며, 메모리 시스템의 동작 조건에 따라 최소프리블록개수는 가변될 수 있다.

확인 결과, 프리블록개수(FBC)가 제1임계값(TH1) 초과인 경우(FBC>TH1), 가비지콜렉션 모드로 진입하지 않으며, S101단계부터 일정주기마다 재수행할 수 있다.

반면에 프리블록개수(FBC)가 상기 제1임계값(TH1) 이하인 경우(FBC<=TH1)(Yes), 가비지콜렉션 동작을 수행하기 위한 이벤트가 발생한 경우로써, S1O03단계를 통해 복수의 소스 블록 중 희생 블록을 선택할 수 있다.

S1003단계에서, 가비지콜렉션 모드로 진입하는 이벤트가 발생하면, 컨트롤러(130)는 하나 이상의 다이에 포함된 복수의 소스 블록 중에서 하나 이상의 희생블록을 선택할 수 있다. 복수의 소스블록 중에서 유효페이지가 소정의 제2임계값(TH2) 이하인 소스블록을 희생블록으로 선택할 수 있다. 희생블록을 선택하는 방식은 두가지로 나눌 수 있다. 첫번째는 상기 제2임계값의 기준을 유효페이지비율로 설정했을 경우, 두번째는 상기 제2임계값의 기준을 평균유효페이지개수로 설정했을 경우로 나뉠 수 있다. 먼저, 제2임계값이 유효페이지비율 정보로 설정된 경우, 컨트롤러(130)는 복수의 소스블록 중에서 유효페이지비율 이하인 유효페이지를 갖는 소스블록을 희생블록으로 선택할 수 있다. 다음으로, 제2임계값이 평균유효페이지개수로 설정된 경우, 컨트롤러(130)는 상기 제2임계값을 설정하기 위해, 복수의 소스블록에 포함된 전체 페이지개수를 이용하여 평균유효페이지개수를 산출할 수 있다. 컨트롤러(130)는 산출된 평균유효페이지개수를 상기 제2임계값으로 설정하여 평균유효페이지개수 이하를 갖는 소스블록을 희생블록으로 선택할 수 있다. 도 6에서는 첫번째 방식인 유효페이지 개수를 기반으로 희생블록을 선택하기로 한다.

S1005단계에서, 컨트롤러(130)는 희생블록을 선택한 후, 희생블록으로 선택된 소스 블록에 포함된 복수의 페이지(PAGE 0 TO PAGE N)들 각각에 대해 순차적으로 유효페이지 여부를 확인한다. 복수의 페이지(PAGE 0 TO PAGE N, N은 정수)들 각각에 대해 유효페이지 여부를 확인하기 위해, 각 페이지에 대한 유효 여부를 나타내는 플래그 정보(미도시)를 이용할 수 있다. 즉, 복수의 각 페이지에 대한 유효 여부를 나타내는 플래그 정보는 비트로 나타낼 수 있으며, '0' 또는 '1'로 나타낼 수 있다. 일례로, 하나 이상의 유효오프셋이 포함된 페이지는 유효페이지로써 '0'으로 나타내고, 하나 이상의 유효오프셋이 포함되지 않은 페이지는 무효페이지로써 '1'로 나타낼 수 있다. 이와 같이 각 페이지에 대한 유효 페이지 여부를 플래그 정보로 관리하면 가비지 콜렉션 수행 중 각 페이지에 대한 유효 여부를 확인해야할 때 빠르게 확인할 수 있다. 복수의 각 페이지에 대한 유효 여부를 나타내는 플래그 정보(미도시)는 각 페이지의 리저브 영역(reserved area)에 저장되거나 또는 메모리(144)에 저장되어 관리 될 수 있다.

S1005에 대해 확인 결과, 컨트롤러(130)는 제N페이지가 유효페이지가 아닌 경우(N0), S1021단계 및 S1023단계에 있어서, 제N페이지가 마지막 페이지인지 확인하며, 제N페이지가 마지막 페이지가 아닌 경우, 제N페이지에 1을 증가(N++)시켜 다음 페이지에 대해 다시 유효 페이지 여부를 확인한다.

반면에, S1005에 대해 확인 결과, 컨트롤러(130)는 제N페이지가 유효페이지인 경우(YES)(이하, 제N유효페이지), S1007단계에서, 제N유효페이지의 무효오프셋비율(INVAILD OFFSET RATIO, IVOR)을 산출한다. 즉, 제N유효페이지에 포함된 복수의 오프셋들 중에서 무효오프셋개수를 이용하여 무효오프셋비율을 산출할 수 있다.

S1009단계에 대한 판단결과, 제N유효페이지의 무효오프셋비율이 '0'과 제3임계값(TH3) 사이에 포함되지 않으면(NO), 컨트롤러(130)는 제N유효페이지에 포함된 복수의 유효 오프셋에 저장된 유효데이터를 메모(144)에 저장한다.

반면에, S1009단계에서, 산출된 무효오프셋비율이 '0'을 초과하면서 제3임계값(TH3) 이하인지 판단한다(0<IVOR<=TH3). S1009단계에 대한 판단결과, 제N유효페이지의 무효오프셋비율이 '0'과 제3임계값(TH3) 사이에 포함되면(YES), S1011단계에서, 컨트롤러(130)는 제N유효페이지의 복수의 오프셋에 대응하는 기대값을 이용하여 시퀀셜비율을 산출한다. 이와 관련하여 도 11에서 자세히 설명하기로 한다.

S1013에서, 컨트롤러(130)는 제N유효페이지의 시퀀셜비율이 소정의 제5임계값(TH5)이상인지 판단한다(SR>=TH5?). S1013에 대한 판단결과, 제N유효페이지의 시퀀셜비율이 소정의 제5임계값(TH5)이상이 아닌 경우에(NO), 제N유효페이지의 복수의 유효 오프셋에 저장된 유효데이터들만 메모리(144)로 저장한다. 반면에, S1013에 대한 판단결과, 제N유효페이지의 시퀀셜비율이 소정의 제5임계값(TH5)이상인 경우에(YES), S1015단계에 있어서, 제N유효페이지의 무효 오프셋에 대응하는 기대값을 무효 오프셋에 대한 예측논리어드레스로 생성한다(이하, 예측논리어드레스). 여기서 예측논리어드레스는 무효오프셋에 저장되었던, 즉, 파편화된 데이터에 대응하는 논리어드레스를 의미한다. 여기서, 제N유효페이지의 시퀀셜비율이 높다는 것은 제N유효페이지의 복수의 유효 오프셋에 저장된 유효 데이터들이 시퀀셜데이터일 확률이 높다는 것으로 판단할 수 있다. 이 때문에, 복수의 유효 오프셋에 인접한 무효 오프셋도 유효 오프셋에 저장된 유효데이터들과 관련된 시퀀셜데이터라고 판단할 수 있다. 즉, 무효 오프셋의 기대값을 무효오프셋으로 설정되기 이전에 저장되었던 데이터의 논리어드레스라고 예측할 수 있다.

S1017단계에 있어서, 컨트롤러(130)는 제N유효체이지의 예측논리어드레스에 대응하는 물리어드레스를 매핑테이블에서 확인한 후, 물리어드레스에 저장된 데이터를 메모리(144)에 저장한다.

S1019단계에 있어서, 컨트롤러(130)는 제N페이지의 유효페이지의 복수의 유효 오프셋에 포함된 유효 데이터들을 복사하여 메모리(144)에 저장한다.

S1021단계에 있어서, 컨트롤러(130)는 제N유효페이지가 마지막 페이지인지 확인한다. S1021단계에 대한 확인결과, 컨트롤러(130)는 제N유효페이지가 마지막 페이지가 아닌 경우(NO), 제N유효페이지인 제N페이지에 1을 증가시켜 다음 페이지에 대해 다시 유효 페이지 여부를 확인한다. 반면에, S1021단계에 대한 확인결과, 컨트롤러(130)는 제N유효페이지가 마지막 페이지인 경우(YES), S1025단계에 있어서, 컨트롤러(130)는 메모리(144)에 저장된 복수의 유효 데이터들을, 유효 데이터들에 대응하는 논리 어드레스들 순서대로(오름차순 또는 내림차순) 재정렬한 후 복사하여 대상블록에 저장하고, 저장이 완료되면 가비지 콜렉션 모드를 종료한다. 여기서, 대상블록은 복수의 프리블록 중 어느 하나일 수 있다. 그리고 컨트롤러(130)는 복수의 프리블록 중에서 각 프리블록들에 대응하는 라이트/소거(P/E) 싸이클 카운트가 가장 작은 프리블록을 대상블록으로 선택할 수 있다.

도 11은 본 발명의 일실시예에 따른 유효 체이지의 시퀀셜 비율 산출 방법에 대한 순서도이다. 도 11은 도 10의 S1011 단계를 구체적으로 설명한 도면이다.

도 11을 참조하면, S1101단계에 있어서, 컨트롤러(130)는 제N유효페이지에 포함된 복수의 오프셋의 기대값을 설정하기 위해, 복수의 유효오프셋 중 어느 하나의 유효오프셋의 논리어드레스를 기준값으로 설정한다. 여기서, 제N유효페이지의 기준값은 복수의 오프셋 각각에 대응하는 기대값을 산출하기 위한 설정될 수 있다. 기준값의 디폴트값은 복수의 유효오프셋 중 첫번째 유효오프셋의 논리 어드레스로 설정하거나 또는 복수의 유효오프셋 중 연속적으로 나열된 유효오프셋 중 첫번째 유효오프셋의 논리 어드레스일 수 있다. 본 발명의 설명의 편의를 위해 기준값의 디폴트값은 복수의 유효오프셋 중 첫번째 유효오프셋의 논리 어드레스로 설정하기로 한다. 한편, 기준값은 추후에 산출되는 예상시퀀셜비율이 소정의 임계값 범위를 만족하지 않는 경우에, 다른 유효오프셋의 논리어드레스로 변경될 수 있다. 본 발명에서는 기준값을 변경해야하는 경우에는 복수의 유효오프셋 순서대로 변경할 수 있다. 즉, 현재 설정된 기준값이 유효오프셋 중 첫번째 유효오프셋의 논리어드레스인 경우, 그 다음으로 존재하는 두번째 유효오프셋의 논리어드레스를 기준값으로 재설정할 수 있다.

S1103단계에 있어서, 컨트롤러(130)는 제N유효페이지에 설정된 기준값을 기준으로 복수의 오프셋에 대응하는 기대값을 설정할 수 있다. 여기서, 복수의 오프셋에 대응하는 기대값은 기준값을 기반으로 복수의 오프셋 각각에 대해 연속적인 논리 어드레스를 할당한 값을 나타낸다.

S1105단계에 있어서, 컨트롤러(130)는 복수의 유효오프셋의 기대값과 복수의 유효오프셋에 저장된 유효데이터에 대응하는 논리어드레스(이하, 실제 논리 어드레스)의 일치 여부를 확인하여 유효페이지의 예상시퀀셜비율을 산출한다. 즉, 맵데이터관리자(198)는 각각의 유효오프셋의 기대값과 논리 어드레스의 일치여부를 확인하여 일치하는 경우는 일치도를'0'으로 나타내고, 불일치하는 경우는 '1'로 나타낼 수 있다. 맵데이터관리자(198)는 각 유효오프셋의 일치도를 이용하여 유효페이지의 예상시퀀셜비율을 산출한다.

S1107단계에 있어서, 컨트롤러(130)는 산출된 예상시퀀셜비율이 소정의 제4임계값(TH4) 이상인지 확인한다. S1107단계에 대한 확인 결과, 예상시퀀셜비율이 소정의 제4임계값(TH4) 이상인 경우(YES), S1109단계에 있어서, 컨트롤러(130)는 제N유효페이지에 저장된 유효데이터들이 시퀀셜데이터일 확률이 높다고 판단하여 예상시퀀셜비율을 유효페이지의 시퀀셜비율로 설정한다.

반면에, S1107단계에 대한 확인 결과, 예상시퀀셜비율이 소정의 제4임계값(TH4)보다 미만인 경우(NO), 컨트롤러(130)는 제N유효페이지에 저장된 유효데이터들이 시퀀셜데이터일 확률이 낮다고 판단하여, S1111단계에 있어서, 컨트롤러(130)는 기준값을 재설정하기 위해 제N유효페이지의 현재 기준이 되는 기준값의 오프셋이 마지막 유효오프셋인지 확인한다. S1111단계에 대한 확인 결과, 제N유효페이지의 현재 기준값의 유효오프셋이 마지막 유효오프셋이 아닌 경우, 현재 기준값의 유효오프셋 다음 유효 오프셋으로 이동하여 S1101부터 재수행하여 다시 제N유효페이지에 대한 예상시퀀셜비율을 산출한다. 반면에, S1111단계에 대한 확인 결과, 현재 기준값의 유효 오프셋이 마지막 유효오프셋인 경우, S1109단계에서 마지막으로 산출된 예상시퀀셜비율을 유효페이지의 시퀀셜비율로 설정한다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

복수의 오프셋으로 구성된 복수의 페이지를 포함하는 복수의 블록; 및
메모리를 포함하고 복수의 블록 중 선택된 희생블록에 대해 가비지 콜렉션 동작을 제어하는 컨트롤러를 포함하는 메모리 시스템이 있어서,
상기 컨트롤러는,
상기 희생블록에 포함된 어느 하나의 유효페이지를 구성하는 복수의 오프셋 중에서 무효오프셋이 존재하는지 판단하기 위해 무효오프셋비율을 산출하며, 상기 무효오프셋비율이 소정의 임계구간에 포함될 때, 하나 이상의 유효 오프셋에 저장된 유효데이터 뿐만 아니라, 상기 복수의 오프셋에 대응하는 기대값들을 이용하여 산출된 상기 유효페이지의 시퀀셜비율에 따라서 무효오프셋의 논리어드레스를 예측하여, 예측된 논리어드레스에 대응하는 데이터도 메모리에 저장하여 대상블록에 저장하는
메모리 시스템.
제1항에 있어서,
상기 컨트롤러는,
상기 희생블록의 상기 유효페이지에 무효오프셋비율이 상기 소정의 임계구간에 포함되지 않는 경우, 상기 유효페이지에 포함된 하나 이상의 유효오프셋에 저장된 유효데이터만 대상블록에 저장하는 메모리 시스템.
제1항에 있어서,
상기 컨트롤러는,
상기 복수의 유효오프셋 중 어느 하나의 유효오프셋에 대응하는 논리어드레스를 제1기준값으로 설정한 후, 상기 기준값을 이용하여 상기 유효페이지에 포함된 복수의 오프셋 각각에 대해 연속적인 논리 어드레스를 할당하여 기대값을 설정하는
메모리 시스템.
제1항에 있어서,
상기 컨트롤러는,
상기 복수의 유효 오프셋 각각에 대응하는 논리어드레스와 상기 복수의 유효 오프셋에 대응하여 설정된 기대값이 서로 일치하는지 확인하며,
상기 논리어드레스와 기대값이 서로 일치하는 유효 오프셋 개수를 기반으로 예상시퀀셜비율을 산출하는
메모리 시스템.
제4항에 있어서,
상기 컨트롤러는,
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상인지 판단하며,
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상인 경우, 상기 예상시퀀셜비율을 상기 유효페이지의 시퀀셜비율로 설정하며,
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상이 아닌 경우, 상기 기준값이 복수의 유효 오프셋 중 마지막 유효오프셋의 논리어드레스로 설정되었는지 확인하며, 상기 기준값이 복수의 유효 오프셋 중 마지막 유효오프셋의 논리어드레스로 설정된 경우, 상기 산출된 예상시퀀셜비율을 유효페이지의 시퀀셜비율로 설정하는.
메모리 시스템.
제5항에 있어서,
상기 컨트롤러는,
상기 기준값이 복수의 유효 오프셋 중 마지막 유효오프셋의 논리어드레스로 설정되지 않은 경우, 상기 기준값으로 설정된 상기 유효 오프셋과 다른 유효 오프셋의 논리어드레스를 기준값으로 재설정하여 상기 유효페이지의 예상시퀀셜비율을 재산출하는
메모리 시스템.
제1항에 있어서,
상기 컨트롤러는,
상기 유효페이지의 시퀀셜비율이 소정의 임계값 이상인지 판단하여, 상기 유효페이지에 포함된 무효 오프셋에 대응하는 논리어드레스의 예측 여부를 결정하는
메모리 시스템.
제7항에 있어서,
상기 컨트롤러는,
상기 유효페이지의 시퀀셜비율이 소정의 임계값 이상인 경우,
상기 유효페이지의 무효오프셋에 대응하는 기대값을 무효 오프셋에 대한 논리어드레스로 예측하고,
상기 유효페이지의 시퀀셜비율이 소정의 임계값 이상이 아닌 경우,
상기 유효페이지의 복수의 유효 오프셋에 저장된 유효데이터들을 메모리에 저장하는
메모리 시스템.
제1항에 있어서,
상기 컨트롤러는,
상기 무효오프셋에 대응하여 예측된 논리어드레스를 기반으로, 매핑테이블로부터 상기 예측된 논리 어드레스에 대응하는 유효 데이터가 저장된 위치 정보를 확인하며, 상기 위치 정보에 저장된 유효데이터를 상기 메모리에 저장하는
메모리 시스템.
제1항에 있어서,
상기 예측된 논리어드레스에 대응하는 상기 유효 데이터는,
상기 희생블록의 복수의 유효 페이지 중에서, 상기 무효 오프셋이 포함된 유효페이지를 제외한 다른 유효페이지에 저장되어 있거나 또는 상기 희생블록을 제외한 복수의 블록 중 어느 하나의 소스 블록 또는 오픈 블록에 저장되어 있는
메모리 시스템.
제1항에 있어서,
상기 컨트롤러는,
상기 메모리에 저장된 복수의 유효데이터들을, 상기 복수의 유효데이터들의 논리어드레스를 기반으로 순차적으로 재정렬하여 상기 대상블록에 저장하는
메모리 시스템.
복수의 블록 및 복수의 메모리 블록에 대해 가비지콜렉션 동작을 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서,
가비지콜렉션을 수행하기 위해 상기 복수의 블록 중에서 희생블록을 선택하는 단계;
상기 희생블록에 포함된 어느 하나의 유효페이지를 구성하는 복수의 오프셋 중에서 무효오프셋 포함 여부를 판단하기 위해 무효오프셋비율을 산출하는 단계;
상기 산출된 무효오프셋비율이 소정의 임계구간에 포함될 때, 상기 복수의 오프셋에 대응하는 기대값들을 설정하는 단계;
상기 복수의 오프셋 중 복수의 유효 오프셋의 기대값들을 이용하여 상기 유효페이지의 시퀀셜비율을 산출하는 단계;
상기 유효페이지의 시퀀셜 비율이 소정의 임계값 이상인 경우, 상기 복수의 오프셋 중 무효오프셋에 대응하는 기대값을 상기 무효오프셋의 논리어드레스로 예측하는 단계; 및
상기 예측된 논리어드레스에 대응하는 유효데이터 및 상기 유효페이지의 유효 오프셋에 저장된 유효 데이터를 대상 블록에 저장하는 단계
를 포함하는 메모리 시스템 동작 방법.
제12항에 있어서,
상기 희생블록의 상기 유효페이지에 무효오프셋비율이 상기 소정의 임계구간에 포함되지 않는 경우, 상기 유효페이지에 포함된 하나 이상의 유효오프셋에 저장된 유효데이터만 대상블록에 저장하는 단계를 더 포함하는
메모리 시스템 동작 방법.
제12항에 있어서,
상기 유효 페이지의 무효오프셋비율을 산출하는 단계에 있어서,
상기 유효페이지에 포함된 복수의 오프셋들 중에서 무효오프셋개수를 이용하여 무효오프셋비율을 산출하는
메모리 시스템 동작 방법.
제12항에 있어서,
상기 복수의 오프셋에 대응하는 기대값들을 설정하는 단계는,
상기 복수의 유효오프셋 중 어느 하나의 유효오프셋의 논리어드레스를 기준값으로 설정하는 단계; 및
상기 기준값을 기준으로 상기 복수의 오프셋 각각에 대해 연속적인 논리어드레스를 할당하여 기대값으로 설정하는 단계
를 포함하는 메모리 시스템 동작 방법.
제12항에 있어서,
상기 유효페이지의 시퀀셜비율을 산출하는 단계는,
상기 복수의 각 유효 오프셋에 대응하는 논리어드레스와 상기 복수의 각 유효 오프셋에 설정된 기대값이 서로 일치하는지 확인하는 단계;
상기 논리어드레스와 상기 기대값이 서로 일치하는 유효 오프셋 개수를 기반으로 예상시퀀셜비율을 산출하는 단계;
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상인지 판단하는 단계; 및
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상인 경우, 상기 예상시퀀셜비율을 상기 유효페이지의 시퀀셜비율로 설정하는 단계
를 포함하는 메모리 시스템 동작 방법.
제16항에 있어서,
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상인지 판단하는 단계는
상기 산출된 예상시퀀셜비율이 소정의 임계값 이상이 아닌 경우, 상기 기준값이 복수의 유효 오프셋 중 마지막 유효오프셋의 논리어드레스로 설정되었는지 확인하는 단계;
상기 기준값이 복수의 유효 오프셋 중 마지막 유효오프셋의 논리어드레스로 설정된 경우, 상기 산출된 예상시퀀셜비율을 유효페이지의 시퀀셜비율로 설정하는 단계; 및
상기 기준값이 복수의 유효 오프셋 중 마지막 유효오프셋의 논리어드레스로 설정되지 않은 경우, 상기 기준값으로 설정된 상기 유효 오프셋 이외에 다른 유효 오프셋의 논리어드레스를 기준값으로 재설정하여 상기 유효페이지의 예상시퀀셜비율을 재산출하는 단계
를 더 포함하는 메모리 시스템 동작 방법.
제12항에 있어서,
상기 유효페이지의 시퀀셜비율이 소정의 임계값 이상이 아닌 경우, 복수의 유효 오프셋에 저장된 유효데이터들을 상기 메모리에 저장하는
메모리 시스템 동작 방법.
제12항에 있어서,
상기 무효 오프셋에 대해 예측된 논리어드레스에 대응하는 상기 유효 데이터는,
상기 희생블록의 복수의 유효 페이지 중에서, 상기 무효 오프셋이 포함된 유효페이지를 제외한 다른 유효페이지에 저장되어 있거나 또는 상기 희생블록을 제외한 복수의 블록 중 어느 하나의 소스 블록 또는 오픈 블록에 저장되어 있는
메모리 시스템 동작 방법.
제1항에 있어서,
상기 예측된 논리어드레스에 대응하는 유효데이터 및 상기 유효페이지의 유효 오프셋에 저장된 유효 데이터를 대상 블록에 저장하는 단계는,
상기 예측된 논리어드레스에 대응하는 유효데이터 및 상기 유효페이지의 유효 오프셋에 저장된 유효 데이터를 메모리에 저장하는 단계;
상기 희생블록에 포함된 복수의 유효페이지가 존재하지 않는 경우, 상기 메모리에 저장된 복수의 유효데이터들을, 상기 복수의 유효데이터들의 논리어드레스를 기반으로 순차적으로 재정렬하는 단계; 및
복수의 블록에 포함된 프리 블록 중 어느 하나를 대상블록으로 선택하여 상기 재정렬된 복수의 유효데이터들을 저장하는 단계
를 포함하는 메모리 시스템 동작 방법.