KR20210088989A - Test apparatus - Google Patents
Test apparatus Download PDFInfo
- Publication number
- KR20210088989A KR20210088989A KR1020200002151A KR20200002151A KR20210088989A KR 20210088989 A KR20210088989 A KR 20210088989A KR 1020200002151 A KR1020200002151 A KR 1020200002151A KR 20200002151 A KR20200002151 A KR 20200002151A KR 20210088989 A KR20210088989 A KR 20210088989A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- chip package
- tray
- socket
- module
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체 칩 패키지 테스트 장치에 관한 것으로서, 보다 상세하게는, 반도체 칩 패키지에 대한 테스트를 수행할 때, 소켓 장치 내에 반도체 칩 패키지를 탑재하고, 취출할 필요가 없음으로서, 테스트 과정이 간소화되며 테스트에 필요한 시간이 크게 단축되고 장치의 운영 비용이 절감될 수 있는 반도체 칩 패키지 테스트 장치에 관한 것이다.The present invention relates to a semiconductor chip package testing apparatus, and more particularly, when performing a test on a semiconductor chip package, there is no need to mount and take out a semiconductor chip package in a socket device, thereby simplifying the test process, It relates to a semiconductor chip package test apparatus in which the time required for testing can be greatly shortened and the operating cost of the apparatus can be reduced.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 패키지 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 패키지 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.After the semiconductor device undergoes a manufacturing process, an inspection is performed to determine its electrical performance. The performance test of the semiconductor device is performed while a semiconductor chip package test socket formed to be in electrical contact with the terminal of the semiconductor device is inserted between the semiconductor device and the test circuit board. In addition, the semiconductor chip package test socket is used in a burn-in test process during the manufacturing process of the semiconductor device in addition to the inspection of the semiconductor device.
일반적으로, 반도체 칩 패키지를 테스트할 때, 반도체 칩 패키지 테스트 소켓이 사용된다. 이러한 반도체 칩 패키지 테스트 소켓은, 반도체 칩 패키지와 소정의 보드를 전기적으로 연결하는 컨택트와, 상기 컨택트가 탑재된 베이스, 및 반도체 칩 패키지를 고정시키는 어댑터, 래치, 및 액츄에이터 등의 부재를 포함한다. 따라서, 반도체 칩 패키지를 반도체 칩 패키지 테스트 소켓 내에 탑재시키고, 고정시킨 상태로 테스트를 수행한 후, 반도체 칩 패키지를 반도체 칩 패키지 테스트 소켓으로부터 이탈시킨다.In general, when testing a semiconductor chip package, a semiconductor chip package test socket is used. The semiconductor chip package test socket includes a contact electrically connecting the semiconductor chip package and a predetermined board, a base on which the contact is mounted, and members such as an adapter, a latch, and an actuator for fixing the semiconductor chip package. Accordingly, after the semiconductor chip package is mounted in the semiconductor chip package test socket and the test is performed in a fixed state, the semiconductor chip package is detached from the semiconductor chip package test socket.
이 과정에서, 반도체 칩 패키지를 이동시키고, 반도체 칩 패키지 테스트 소켓을 작동시키는 과정이 필요하므로, 반도체 칩 패키지 테스트에 필요한 시간이 길다. 또한, 상기와 같이 어댑터, 래치, 및 액츄에이터 등의 각종 부재가 필요하여 장치의 전체적인 운영 비용 또한 증가한다. 이는, 반도체 칩 패키지의 단가 상승으로 이어질 수 있다.In this process, since it is necessary to move the semiconductor chip package and operate the semiconductor chip package test socket, the time required for the semiconductor chip package test is long. In addition, as described above, various members such as an adapter, a latch, and an actuator are required, thereby increasing the overall operating cost of the device. This may lead to an increase in the unit price of the semiconductor chip package.
따라서, 반도체 칩 패키지의 테스트 시간을 단축시키고, 전체적인 장치의 운영 비용을 절감시킬 수 있는 반도체 칩 패키지 테스트 장치를 개발할 필요가 있다.Accordingly, there is a need to develop a semiconductor chip package test apparatus capable of shortening the test time of the semiconductor chip package and reducing the overall operating cost of the apparatus.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 반도체 칩 패키지에 대한 테스트를 수행할 때, 소켓 장치 내에 반도체 칩 패키지를 탑재하고, 취출할 필요가 없음으로서, 테스트 과정이 간소화되며 테스트에 필요한 시간이 크게 단축되고 장치의 운영 비용이 절감될 수 있는 반도체 칩 패키지 테스트 장치에 관한 것이다.The present invention has been devised to solve the above problems, and when performing a test on the semiconductor chip package, there is no need to mount and take out the semiconductor chip package in the socket device, thereby simplifying the test process and necessary for testing It relates to a semiconductor chip package test apparatus in which time can be greatly reduced and the operating cost of the apparatus can be reduced.
본 발명의 일 실시예에 따른 반도체 칩 패키지 테스트 장치는, 소켓 모듈; 및 반도체 칩 패키지가 탑재되는 트레이 모듈; 을 포함하며, 상기 소켓 모듈은, 소켓 바디, 및 상기 소켓 바디에 탑재되며 상기 소켓 바디의 외측으로 돌출되는 컨택트를 포함하고, 상기 트레이 모듈은, 소정의 면적을 갖는 평판 형태의 트레이 바디, 및 상기 트레이 바디에 형성되는 탑재부를 포함하며, 상기 탑재부에 반도체 칩 패키지가 탑재되고, 상기 소켓 모듈과 상기 트레이 모듈의 위치가 상대 변위하며, 상기 탑재부에 탑재된 반도체 칩 패키지에 상기 소켓 모듈의 상기 컨택트가 연결되어 반도체 칩 패키지에 대한 테스트를 수행한다.A semiconductor chip package testing apparatus according to an embodiment of the present invention includes: a socket module; and a tray module on which a semiconductor chip package is mounted; including, wherein the socket module includes a socket body, and a contact mounted on the socket body and protruding to the outside of the socket body, wherein the tray module includes a tray body in the form of a flat plate having a predetermined area, and the a mounting unit formed on a tray body, wherein a semiconductor chip package is mounted on the mounting unit, positions of the socket module and the tray module are relatively displaced, and the contact of the socket module to the semiconductor chip package mounted on the mounting unit connected to perform a test on the semiconductor chip package.
일 실시예에 의하면, 상기 탑재부는, 상기 트레이 바디에 복수 개 형성되어 메쉬 형태의 배열 구조를 갖는다.According to an embodiment, a plurality of the mounting parts are formed on the tray body to have a mesh-shaped arrangement structure.
일 실시예에 의하면, 보드; 를 더 포함하며, 상기 소켓 모듈의 소켓 바디는 상기 보드 상에 고정되며, 상기 컨택트는 상방향으로 돌출된다.According to one embodiment, the board; It further includes, the socket body of the socket module is fixed on the board, and the contact protrudes upward.
일 실시예에 의하면, 상기 탑재부는, 상기 트레이 바디를 상하로 관통하는 탑재 홀로 구성된다.According to an embodiment, the mounting part is configured with a mounting hole penetrating the tray body up and down.
일 실시예에 의하면, 상기 트레이 모듈은, 상기 트레이 바디 상에 배치되며, 상기 탑재 홀 내에 탑재된 반도체 칩 패키지를 덮는 트레이 커버를 더 포함한다.According to an embodiment, the tray module is disposed on the tray body, and further includes a tray cover covering the semiconductor chip package mounted in the mounting hole.
일 실시예에 의하면, 상기 트레이 바디와 상기 트레이 커버 사이를 고정시키는 푸셔;를 더 포함한다.According to one embodiment, a pusher for fixing between the tray body and the tray cover; further includes.
일 실시예에 의하면, 상기 소켓 바디는, 상부분이 상기 탑재부에 내삽될 수 있는 내삽 입체 구조를 갖는다.According to an embodiment, the socket body has an interpolation three-dimensional structure in which the upper part can be interpolated into the mounting part.
일 실시예에 의하면, 상기 소켓 모듈, 또는 상기 트레이 모듈을 변위시키는 구동 장치;를 더 포함한다.According to one embodiment, the socket module, or a drive device for displacing the tray module; further includes.
본 발명에 의한 반도체 칩 패키지 테스트 장치는, 반도체 칩 패키지에 대한 테스트를 수행할 때, 소켓 장치 내에 반도체 칩 패키지를 탑재하고, 취출할 필요가 없다. 따라서, 테스트 과정이 간소화되며 테스트에 필요한 시간이 크게 단축될 수 있다. The semiconductor chip package test apparatus according to the present invention does not require mounting and taking out the semiconductor chip package in the socket device when performing a test on the semiconductor chip package. Therefore, the test process is simplified and the time required for the test can be greatly reduced.
아울러, 본 발명에 의한 반도체 칩 패키지 테스트 장치는, 소켓 모듈에 반도체 칩 패키지를 탑재시킬 필요가 없으므로, 소켓 모듈의 구조가 매우 간단해질 수 있다. 따라서, 반도체 칩 패키지 테스트 장치의 운영 단가가 매우 절감될 수 있다.In addition, since the semiconductor chip package test apparatus according to the present invention does not need to mount the semiconductor chip package on the socket module, the structure of the socket module can be very simple. Accordingly, the operating cost of the semiconductor chip package test apparatus can be greatly reduced.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 구조를 나타낸 도면이다.
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 소켓 모듈의 구조를 나타낸 도면이다.
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 트레이 모듈의 구조를 나타낸 도면이다.
도 4 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 구조를 나타낸 도면이다.
도 5 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 구조, 및 반도체 칩 패키지의 테스트를 나타낸 도면이다.1 is a diagram showing the structure of a semiconductor chip package test apparatus according to an embodiment of the present invention.
2 is a diagram illustrating a structure of a socket module of a semiconductor chip package test apparatus according to an embodiment of the present invention.
3 is a view showing the structure of a tray module of the semiconductor chip package test apparatus according to an embodiment of the present invention.
4 is a diagram illustrating a structure of a semiconductor chip package test apparatus according to an embodiment of the present invention.
5 is a diagram illustrating a structure of a semiconductor chip package test apparatus and a semiconductor chip package test according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다. Hereinafter, with reference to the accompanying drawings, a preferred embodiment according to the present invention will be described.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 구조를 나타낸 도면이다. 1 is a diagram showing the structure of a semiconductor chip package test apparatus according to an embodiment of the present invention.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 장치는, 소켓 모듈(100), 및 트레이 모듈(200)을 포함한다. 아울러, 보드(300), 푸셔 장치(400), 및 구동 장치(미도시)를 더 포함할 수 있다.The semiconductor chip package test apparatus according to an embodiment of the present invention includes a
<소켓 모듈(100)><Socket module (100)>
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 소켓 모듈(100)의 구조를 나타낸 도면이다.2 is a view showing the structure of the
소켓 모듈(100)은, 소켓 바디(110), 및 컨택트(120)를 포함한다.The
소켓 바디(110)는, 소정의 입체 구조물로 구성될 수 있다. 소켓 바디(110)는 예컨대 전체적으로 육면체 형상을 가질 수 있다. 소켓 바디(110)는 내부에 상하로 관통된 컨택트 탑재 홀을 포함할 수 있다. The
소켓 바디(110)의 상부분에는 내삽 가이드(130)가 구비될 수 있다. 내삽 가이드(130)는, 예컨대 소켓 바디(110)의 상부분 외측 모서리를 따라서 형성된 소정의 빗면, 단차, 양각 또는 음각 부분으로 구성될 수 있다. 내삽 가이드(130)의 형상은 한정하지 않는다.An
컨택트(120)는 전기 전도성 재질로 구성되는 소정의 핀(pin) 구조물일 수 있다. 컨택트(120)는 예컨대 포고 핀(pogo pin)일 수 있으며, 이에 한정하지 않는다. 컨택트(120)는 소켓 바디(110)의 컨택트 탑재 홀 내에 탑재될 수 있다. 컨택트(120)의 상단부는 소켓 바디(110) 상으로 돌출되고, 컨택트(120)의 하단부는 소켓 바디(110) 아래로 돌출될 수 있다.The
<트레이 모듈(200)><Tray module (200)>
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 트레이 모듈(200) 및 트레이 모듈(200)에 반도체 칩이 탑재되어 소켓 모듈(100)과 연결되는 것을 나타낸 도면이다.FIG. 3 is a diagram illustrating a
트레이 모듈(200)은, 트레이 바디(210)와, 트레이 바디(210)에 형성되는 탑재부(220)를 포함한다. 아울러, 트레이 커버(230)를 더 포함할 수 있다.The
트레이 바디(210)는 소정의 면적과 두께를 갖는 평판 형태의 부재로 구성된다. 일 실시예에 의하면, 트레이 바디(210)는 열 전도율이 우수한 재질로 구성될 수 있다. 예컨대, 트레이 바디(210)는 SUS 와 같은 재질로 구성될 수 있다. 따라서, 반도체 칩 패키지(P)의 테스트 과정에서 발생한 열을 쉽게 처리할 수 있다.The
탑재부(220)는 트레이 바디(210)에 형성된다. 탑재부(220)는, 반도체 칩 패키지(P)가 탑재되어 고정될 수 있는 수단이다. 탑재부(220)의 구체적인 구성은 한정하지 않는다. 예컨대, 탑재부(220)는 소정의 면적과 깊이를 갖는 탑재 홈으로 구성되어, 상기 탑재 홈 내에 반도체 칩 패키지(P)가 끼움 고정될 수 있다. The mounting
이때, 탑재 홈은 트레이 바디(210)의 하면에 형성되고 하방향으로 오픈되어, 탑재 홈 내에 반도체 칩 패키지(P)가 끼움 고정되면 반도체 칩 패키지(P)는 하방향으로 노출될 수 있다. In this case, the mounting groove is formed on the lower surface of the
또는, 다른 예로는, 탑재부(220)는 트레이 바디(210)를 상하 방향으로 관통하는 소정의 탑재 홀로 구성될 수 있다. 따라서, 탑재 홀의 내부 또는 탑재 홀 상에 반도체 칩 패키지(P)가 높일 수 있다. 아울러, 탑재 홀 내에 놓인 반도체 칩 패키지(P)는 하방향으로 노출될 수 있다.Alternatively, as another example, the
탑재부(220)의 형상 및 크기는 한정하지 않는다. 탑재부(220)는, 테스트를 수행하고자 하는 반도체 칩 패키지(P)의 형상 및 크기에 대응되는 형상 및 크기를 가질 수 있다. 따라서, 탑재부(220) 내에 반도체 칩 패키지(P)가 탑재될 수 있다. 예컨대, 탑재부(220)는 사각형 형상을 가질 수 있다.The shape and size of the
일 예에 의하면, 탑재부(220)는 트레이 바디(210)를 관통하는 탑재 홀로 구성될 수 있다. 또한, 탑재부(220)의 상부 외측 둘레 부분에는 반도체 칩 패키지(P)의 하면 외측 둘레 부분이 놓여져 안착될 수 있는 상부 단차가 구비될 수 있다. 아울러, 탑재부(220)의 하부 외측 둘레 부분에는, 소켓 바디(110)의 내삽 가이드(130)에 대응하는 형상을 갖는 내삽부(222)가 구비될 수 있다. According to an example, the mounting
탑재부(220)는 복수 개 형성될 수 있다. 예컨대, 탑재부(220)는 트레이 바디(210)에 복수 개 형성되며 메쉬(mesh) 형태의 배열 구조를 가질 수 있다. A plurality of mounting
<보드(300), 푸셔 장치(400), 및 구동 장치(미도시)><The
도 4 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 구조를 나타낸 도면이다.4 is a diagram illustrating a structure of a semiconductor chip package test apparatus according to an embodiment of the present invention.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 장치는, 보드(300), 푸셔 장치(400), 및 구동 장치(미도시)를 더 포함할 수 있다.The semiconductor chip package testing apparatus according to an embodiment of the present invention may further include a
보드(300)는 소정의 PCB 일 수 있다. 보드(300) 상에 소켓 모듈(100)이 고정되며, 소켓 모듈(100)의 컨택트(120)는 보드(300)에 구비된 각종 전기 단자와 연결될 수 있다.The
푸셔 장치(400)는 트레이 모듈(200)을 고정시키는 수단이다. 예컨대, 상기 실시 형태와 같이, 트레이 모듈(200)이 트레이 바디(210)와 트레이 커버(230)를 포함할 경우, 푸셔 장치(400)는 트레이 바디(210)와 트레이 커버(230)에 힘을 가하여 트레이 바디(210)와 트레이 커버(230)를 서로 고정시킬 수 있다. The
푸셔 장치(400)의 구체적인 구성은 한정하지 아니한다. 예컨대, 트레이 바디(210) 하부를 지지하는 하부 푸셔(410)와, 트레이 커버(230) 상부를 눌러 가압하는 상부 푸셔(420)가 구비되며, 상부 푸셔(420)와 하부 푸셔(410) 사이의 가압력을 이용하여 트레이 바디(210)와 트레이 커버(230)를 서로 고정시킬 수 있다. 물론, 하부 푸셔(410)와 상부 푸셔(420) 사이의 거리는 가변할 수 있다. 여기서, 하부 푸셔(410)는, 소정의 지지대(SUPPORT)일 수 있다. A specific configuration of the
구동 장치(미도시)는 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 장치에 동력을 제공하는 각종 장치이다. 구동 장치(미도시)의 구체적인 구성 및 작동은 한정하지 아니한다. 구동 장치(미도시)는, 상기 소켓 모듈(100), 트레이 모듈(200) 중 적어도 하나를 변위시킬 수 있다. 아울러, 트레이 모듈(200)에 반도체 칩 패키지(P)를 탑재하거나 반도체 칩 패키지(P)를 트레이 모듈(200)로부터 회수할 수 있다. 또한, 트레이 모듈(200)의 트레이 바디(210) 상에 트레이 커버(230)를 덮고, 테스트를 수행한 후, 트레이 커버(230)를 제거할 수 있다. 또한, 푸셔 장치(400)를 작동시켜서 하부 푸셔(410)와 상부 푸셔(420) 사이 거리를 가변시킬 수 있다.The driving device (not shown) is various devices that provide power to the semiconductor chip package test device according to the embodiment of the present invention. The specific configuration and operation of the driving device (not shown) is not limited. A driving device (not shown) may displace at least one of the
또한, 실시예에 의하면, 트레이 모듈(200)은 트레이 커버(230)를 더 포함할 수 있다. 트레이 커버(230)는, 소정의 평판 형태의 커버일 수 있다. 트레이 커버(230)는 트레이 모듈(200) 상에 배치되며, 탑재 홀 내에 탑재된 반도체 칩 패키지(P)를 덮어서 고정시킬 수 있다. In addition, according to the embodiment, the
한편, 트레이 커버(230)에는 소정의 윈도우(232)를 가질 수 있다. 윈도우(232)는, 상방향으로 오픈되거나, 또는 투광성을 가질 수 있다. 따라서, 트레이 모듈(200) 내에 반도체 칩 패키지(P)가 정확하게 탑재되었는지 확인할 수 있다.Meanwhile, the
<반도체 칩 패키지 테스트 장치의 작동 및 효과><Operation and Effects of Semiconductor Chip Package Test Device>
도 5 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치의 구조, 및 반도체 칩 패키지(P)의 테스트를 나타낸 도면이다.5 is a diagram illustrating a structure of a semiconductor chip package test apparatus and a test of a semiconductor chip package P according to an embodiment of the present invention.
이하에서는 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 장치의 작동 및 효과에 대해서 설명한다.Hereinafter, the operation and effect of the semiconductor chip package test apparatus according to the embodiment of the present invention will be described.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 장치를 이용하여 반도체 칩 패키지(P)의 테스트를 수행할 수 있다.The semiconductor chip package P may be tested using the semiconductor chip package test apparatus according to the embodiment of the present invention.
먼저, 트레이 모듈(200)의 탑재부(220)에 반도체 칩 패키지(P)를 탑재한다. 실시예에 의하면, 트레이 바디(210) 상에 반도체 칩 패키지(P)를 올려놓은 후, 트레이 커버(230)를 트레이 바디(210) 및 반도체 칩 패키지(P) 상에 올려서 덮을 수 있다. 아울러, 푸셔 장치(400)를 이용하여 트레이 바디(210)와 트레이 커버(230)를 고정시킬 수 있다. 따라서, 트레이 모듈(200) 내에 반도체 칩 패키지(P)가 탑재된 상태로 고정될 수 있다. First, the semiconductor chip package P is mounted on the mounting
이어서, 소켓 모듈(100) 상에 상기 반도체 칩 패키지(P)가 위치하도록 한다. 이 과정에서, 구동 장치(미도시)는 소켓 모듈(100)을 이동시키거나, 또는 트레이 모듈(200)을 이동시킬 수 있다. 물론, 구동 장치(미도시)가 소켓 모듈(100)과 트레이 모듈(200)을 모두 이동시키는 것도 가능하다.Next, the semiconductor chip package P is positioned on the
소켓 모듈(100), 또는 트레이 모듈(200)이 이동하면, 소켓 모듈(100)의 컨택트(120)가 반도체 칩 패키지(P)의 단자(Q)와 전기적으로 연결된다. 이때, 소켓 바디(110)에 구비된 내삽 가이드(130)가 탑재부(220)에 구비된 내삽부(222) 내에 내삽될 수 있다. 따라서, 소켓 바디(110)가 탑재부(220) 내에 내삽될 수 있다. 따라서, 상기 내삽부(222)와 내삽 가이드(130)는, 소켓 모듈(100)의 컨택트(120)와 반도체 칩 패키지(P)의 단자(Q)가 서로 정확하게 연결되도록 가이드할 수 있다.When the
아울러, 상기 푸셔 장치(400) 및 트레이 커버(230)는, 소켓 모듈(100)의 컨택트(120)가 반도체 칩 패키지(P)의 단자(Q)와 연결될 때, 반도체 칩 패키지(P)가 이탈하는 것을 방지할 수 있다.In addition, in the
일 반도체 칩 패키지(P)에 대한 테스트가 완료되면, 이어서 트레이 모듈(200) 또는 소켓 모듈(100)이 이동하여, 다른 위치에 위치하는 반도체 칩 패키지(P)에 대한 테스트를 순차적으로 수행할 수 있다. 물론, 소켓 모듈(100)이 여러 개 구비됨으로서, 하나의 트레이 모듈(200) 내에 탑재된 반도체 칩 패키지(P) 전부에 대한 테스트를 수행하고, 테스트가 완료된 후 트레이 모듈(200)이 교체되는 것도 가능하다.When the test for one semiconductor chip package (P) is completed, the
본 발명에 의한 반도체 칩 패키지 테스트 장치는, 트레이 모듈(200)에 반도체 칩 패키지(P)가 고정되며, 소켓 모듈(100) 상에 상기 트레이 모듈(200)가 놓여서 반도체 칩 패키지(P)에 대한 테스트를 수행한다. 즉, 본 발명에 의한 반도체 칩 패키지 테스트 장치는, 트레이 온 테스트 소켓(Tray on test socket) 장치라고 할 수 있다. In the semiconductor chip package test apparatus according to the present invention, the semiconductor chip package P is fixed to the
따라서, 본 발명에 의한 반도체 칩 패키지 테스트 장치는, 반도체 칩 패키지(P)에 대한 테스트를 수행할 때, 소켓 장치 내에 반도체 칩 패키지(P)를 탑재하고, 취출할 필요가 없다. Therefore, in the semiconductor chip package test apparatus according to the present invention, when performing a test on the semiconductor chip package P, there is no need to mount and take out the semiconductor chip package P in the socket device.
종래 기술에 따라서 반도체 칩 패키지(P)에 대한 테스트를 수행할 경우에는, 반도체 칩 패키지(P)를 소켓 내에 탑재하고, 소켓을 이용하여 테스트를 수행한 후, 소켓으로부터 반도체 칩 패키지(P)를 빼내는 과정이 필요하였다. 따라서, 하나의 소켓에 반도체 칩 패키지(P)를 일일히 탑재하고 빼내야 하므로, 반도체 칩 패키지(P)를 이동시키고 소켓을 작동시키는 과정이 필요하였다. 이는 테스트에 필요한 시간이 길어지게 하며, 아울러, 관련 제반 장치도 복잡한 구조를 필요로 하여 테스트 단가가 증가하였다.When performing a test on the semiconductor chip package P according to the prior art, the semiconductor chip package P is mounted in a socket, the test is performed using the socket, and then the semiconductor chip package P is removed from the socket. An extraction process was required. Therefore, since the semiconductor chip package P has to be mounted and removed from one socket one by one, a process of moving the semiconductor chip package P and operating the socket was required. This increases the time required for the test, and the related devices also require a complex structure, which increases the test unit cost.
반면에, 본 발명에 의한 반도체 칩 패키지 테스트 장치는, 반도체 칩 패키지(P)에 대한 테스트를 수행할 때, 소켓 장치 내에 반도체 칩 패키지(P)를 탑재하고, 취출할 필요가 없다. 단지, 트레이 모듈(200) 내에 반도체 칩 패키지(P)를 탑재하고, 트레이 모듈(200) 내에 탑재된 반도체 칩 패키지(P)에 소켓 모듈(100)을 위치시키기만 하면 테스트를 수행할 수 있다. 따라서, 테스트 과정이 간소화되며 테스트에 필요한 시간이 크게 단축될 수 있다. On the other hand, in the semiconductor chip package test apparatus according to the present invention, when the semiconductor chip package P is tested, it is not necessary to mount the semiconductor chip package P in the socket device and take it out. However, the test can be performed simply by mounting the semiconductor chip package P in the
뿐만 아니라, 소켓 모듈(100)에 반도체 칩 패키지(P)를 탑재시킬 필요가 없으므로, 소켓 모듈(100)의 구조가 매우 간단해질 수 있다. 즉, 종래 기술에 따라서 소켓 장치에 반도체 칩 패키지(P)를 고정시켜야 하는 경우에는, 각종 래치, 및 래치를 작동시키는 액츄에이터가 필요하였다. 그러나, 본 발명에 의한 반도체 칩 패키지 테스트 장치의 소켓 모듈(100)은, 단지 컨택트(120)를 고정시키는 소켓 바디(110)만이 필요할 뿐이다. 따라서, 반도체 칩 패키지 테스트 장치의 운영 단가가 매우 절감될 수 있다.In addition, since there is no need to mount the semiconductor chip package P on the
아울러, 일 실시예에 의하면, 트레이 바디(210) 및 트레이 커버(230)는 열 전도율이 우수한 재질로 구성될 수 있다. 예컨대, 트레이 바디(210)와 트레이 커버(230)는 SUS 와 같은 재질로 구성될 수 있다. 따라서, 테스트 과정에서 반도체 칩 패키지(P)에 발생하는 열을 트레이 모듈(200)이 흡수하여 방열시킬 수 있다. 즉, 트레이 모듈(200)은 히트 싱크(heat sink)의 기능을 수행할 수 있다. 따라서, 반도체 칩 패키지(P)의 불량 발생이 방지되며, 테스트 효율이 향상될 수 있다.In addition, according to an embodiment, the
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.Although preferred embodiments have been illustrated and described above, the present invention is not limited to the specific embodiments described above, and common knowledge in the technical field to which the present invention pertains without departing from the gist of the present invention as claimed in the claims is not limited thereto. Various modifications are possible by the possessor, of course, and these modifications should not be individually understood from the technical spirit or perspective of the present invention.
100: 소켓 모듈
110: 소켓 바디
120: 컨택트
130: 내삽 가이드
200: 트레이 모듈
210: 트레이 바디
220: 탑재부
222: 내삽부
230: 트레이 커버
232: 윈도우
300: 보드
400: 푸셔 장치
410: 하부 푸셔
420: 상부 푸셔100: socket module
110: socket body
120: contact
130: interpolation guide
200: tray module
210: tray body
220: mount
222: interpolation
230: tray cover
232: Windows
300: board
400: pusher device
410: lower pusher
420: upper pusher
Claims (8)
소켓 모듈; 및
반도체 칩 패키지가 탑재되는 트레이 모듈; 을 포함하며,
상기 소켓 모듈은,
소켓 바디, 및
상기 소켓 바디에 탑재되며 상기 소켓 바디의 외측으로 돌출되는 컨택트를 포함하고,
상기 트레이 모듈은,
소정의 면적을 갖는 평판 형태의 트레이 바디, 및
상기 트레이 바디에 형성되는 탑재부를 포함하며
상기 탑재부에 반도체 칩 패키지가 탑재되고, 상기 소켓 모듈과 상기 트레이 모듈의 위치가 상대 변위하며,
상기 탑재부에 탑재된 반도체 칩 패키지에 상기 소켓 모듈의 상기 컨택트가 연결되어 반도체 칩 패키지에 대한 테스트를 수행하는 반도체 칩 패키지 테스트 장치.A semiconductor chip package test apparatus comprising:
socket module; and
a tray module on which a semiconductor chip package is mounted; includes,
The socket module is
socket body, and
and a contact mounted on the socket body and protruding to the outside of the socket body,
The tray module,
A tray body in the form of a plate having a predetermined area, and
and a mounting portion formed on the tray body.
A semiconductor chip package is mounted on the mounting part, and the positions of the socket module and the tray module are relatively displaced,
A semiconductor chip package testing apparatus for performing a test on the semiconductor chip package by connecting the contact of the socket module to the semiconductor chip package mounted on the mounting unit.
상기 탑재부는,
상기 트레이 바디에 복수 개 형성되어 메쉬 형태의 배열 구조를 갖는 반도체 칩 패키지 테스트 장치. According to claim 1,
The mounting unit,
A semiconductor chip package test apparatus formed in plurality on the tray body and having an array structure in a mesh shape.
보드; 를 더 포함하며,
상기 소켓 모듈의 소켓 바디는 상기 보드 상에 고정되며,
상기 컨택트는 상방향으로 돌출되는 반도체 칩 패키지 테스트 장치.The method according to claim 1,
board; further comprising,
The socket body of the socket module is fixed on the board,
The contact is a semiconductor chip package test apparatus protruding upward.
상기 탑재부는,
상기 트레이 바디를 상하로 관통하는 탑재 홀로 구성되는 반도체 칩 패키지 테스트 장치.According to claim 1,
The mounting unit,
A semiconductor chip package testing apparatus comprising a mounting hole penetrating the tray body vertically.
상기 트레이 모듈은,
상기 트레이 바디 상에 배치되며, 상기 탑재 홀 내에 탑재된 반도체 칩 패키지를 덮는 트레이 커버를 더 포함하는 반도체 칩 패키지 테스트 장치.5. The method according to claim 4,
The tray module,
and a tray cover disposed on the tray body and covering the semiconductor chip package mounted in the mounting hole.
상기 트레이 바디와 상기 트레이 커버 사이를 고정시키는 푸셔;를 더 포함하는 반도체 칩 패키지 테스트 장치.6. The method of claim 5,
The semiconductor chip package testing apparatus further comprising a; pusher for fixing between the tray body and the tray cover.
상기 소켓 바디는,
상부분이 상기 탑재부에 내삽될 수 있는 내삽 가이드를 갖는 반도체 칩 패키지 테스트 장치.The method according to claim 1,
The socket body,
A semiconductor chip package testing apparatus having an interpolation guide, the upper portion of which can be interpolated into the mounting portion.
상기 소켓 모듈, 또는 상기 트레이 모듈을 변위시키는 구동 장치;를 더 포함하는 반도체 칩 패키지 테스트 장치.The method according to claim 1,
The semiconductor chip package testing apparatus further comprising a; a driving device for displacing the socket module or the tray module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200002151A KR20210088989A (en) | 2020-01-07 | 2020-01-07 | Test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200002151A KR20210088989A (en) | 2020-01-07 | 2020-01-07 | Test apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210088989A true KR20210088989A (en) | 2021-07-15 |
Family
ID=76889459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200002151A KR20210088989A (en) | 2020-01-07 | 2020-01-07 | Test apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20210088989A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090068645A (en) | 2007-12-24 | 2009-06-29 | 리노공업주식회사 | Test socket |
-
2020
- 2020-01-07 KR KR1020200002151A patent/KR20210088989A/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090068645A (en) | 2007-12-24 | 2009-06-29 | 리노공업주식회사 | Test socket |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0175268B1 (en) | Bare chip test device with horizontal top-down connection | |
KR101392399B1 (en) | Burn-in socket for test | |
KR20020096892A (en) | Socket for electricparts | |
JP2008101944A (en) | Supporting member for inspection, inspection device and inspection method | |
US7097488B2 (en) | Socket for electrical parts | |
JP5872391B2 (en) | Electronic component testing equipment | |
KR20210088989A (en) | Test apparatus | |
KR20100023257A (en) | Supporting unit for testing a semiconductor package | |
KR102305873B1 (en) | Insertion/extraction mechanism and method for replacing block member | |
JP2004235591A (en) | Electric connection device | |
KR100739475B1 (en) | Carrier module for semiconductor test handler | |
JP2004138576A (en) | Electrical connection device | |
JP2010243314A (en) | Semiconductor chip element test tool and automatic test equipment | |
JP3848785B2 (en) | Semiconductor device test equipment | |
KR101397269B1 (en) | Holder unit of semiconductor device and apparatus for testing the same | |
JP2020169928A (en) | Electrical contactor and electrical connecting device | |
TWI683488B (en) | Socket for electrical parts | |
JP2015055511A (en) | Semiconductor device inspection unit | |
KR101627869B1 (en) | Apparatus for inspecting a hi-fix board | |
JP7309219B2 (en) | Probe terminals, evaluation sockets, and device evaluation methods | |
CN110095708B (en) | Narrow-side substrate inspection device and narrow-side substrate inspection method | |
KR102295117B1 (en) | Bending apparatus and bending method using the same | |
KR20100090736A (en) | Vertical probe card of elasticity act guide plate elasticity block | |
KR100844486B1 (en) | Test socket for semiconductor chip | |
JP2006234639A (en) | Probe device for electric circuit inspection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |