KR20210083688A - Power Semiconductor Device - Google Patents

Power Semiconductor Device Download PDF

Info

Publication number
KR20210083688A
KR20210083688A KR1020190176234A KR20190176234A KR20210083688A KR 20210083688 A KR20210083688 A KR 20210083688A KR 1020190176234 A KR1020190176234 A KR 1020190176234A KR 20190176234 A KR20190176234 A KR 20190176234A KR 20210083688 A KR20210083688 A KR 20210083688A
Authority
KR
South Korea
Prior art keywords
layer
trench
emitter
protrusion
conductivity type
Prior art date
Application number
KR1020190176234A
Other languages
Korean (ko)
Other versions
KR102392277B1 (en
Inventor
송인혁
권순탁
김병수
김성수
Original Assignee
주식회사 넥스젠파워
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 넥스젠파워 filed Critical 주식회사 넥스젠파워
Priority to KR1020190176234A priority Critical patent/KR102392277B1/en
Publication of KR20210083688A publication Critical patent/KR20210083688A/en
Application granted granted Critical
Publication of KR102392277B1 publication Critical patent/KR102392277B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors

Abstract

According to an embodiment of the present invention, a power semiconductor element comprises: a drift layer including impurities of a first conductivity type; a body layer provided on the drift layer and including impurities of a second conductivity type; an emitter layer provided on the body layer and including the impurities of the first conductivity type; a body contact layer provided on the body layer and including the impurities of the second conductivity type; a collector layer provided in a lower portion of the body layer and including the impurities of the second conductivity type; and a trench gate and a trench emitter passing through the body layer, the emitter layer, and the drift layer, reaching the drift layer, and extending along a first direction. A width of the trench emitter may vary in the first direction.

Description

전력 반도체 소자{Power Semiconductor Device}Power Semiconductor Device

본 발명은 전력 반도체 소자에 관한 것이다. The present invention relates to a power semiconductor device.

절연 게이트 바이폴라 트랜지스터(IGBT; Insulated Gate Bipolar Transistor)는 게이트가 MOS(Metal Oxide Semiconductor)를 이용하여 제작되고, 후면에 p 형의 콜렉터층이 형성되어, 바이폴라(bipolar)를 가지는 트랜지스터에 해당한다. An insulated gate bipolar transistor (IGBT) corresponds to a transistor having a bipolar gate, in which a gate is manufactured using a metal oxide semiconductor (MOS) and a p-type collector layer is formed on a rear surface thereof.

종래 전력용 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 개발된 이후, MOSFET은 고속의 스위칭 특성이 요구되는 영역에서 사용되어 왔다. 다만, 구조적 한계로 인해 높은 전압이 요구되는 영역에서는 MOSFET은 대신, 바이폴라 트랜지스터(bipolar transistor), 싸이리스터(thyristor), GTO(Gate Turn-off Thyristors) 등이 사용되어 왔었다. After the conventional power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) was developed, the MOSFET has been used in an area requiring high-speed switching characteristics. However, in a region where a high voltage is required due to structural limitations, a bipolar transistor, a thyristor, a gate turn-off thyristor (GTO), etc. have been used instead of the MOSFET.

IGBT는 낮은 순방향 손실과 빠른 스위칭 스피드를 특징으로 하여, 기존의 싸이리스터(thyristor), 바이폴라 트랜지스터(bipolar transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등으로는 실현이 불가능하였던 분야를 대상으로 적용이 확대되어 가고 있는 추세이다.IGBT is characterized by low forward loss and fast switching speed, so it can be applied to fields that could not be realized with conventional thyristors, bipolar transistors, and MOSFETs (Metal Oxide Semiconductor Field Effect Transistors). This is an expanding trend.

IGBT의 동작 원리를 살펴보면, IGBT 소자가 온(on)된 경우에 양극(anode)에 음극(cathode)보다 높은 전압이 인가되고, 게이트 전극에 소자의 문턱 전압보다 높은 전압이 인가되면, 게이트 전극의 하단에 위치하는 p형의 바디 영역의 표면의 극성이 역전되어 n형의 채널(channel)이 형성된다.Looking at the operating principle of the IGBT, when the IGBT device is turned on, a voltage higher than that of the cathode is applied to the anode and a voltage higher than the threshold voltage of the device is applied to the gate electrode. The polarity of the surface of the p-type body region located at the bottom is reversed to form an n-type channel.

채널(channel)을 통해 드리프트(drift) 영역으로 주입된 전자 전류는 바이폴라 트랜지스터(bipolar transistor)의 베이스(base) 전류와 마찬가지로 IGBT 소자의 하부에 위치하는 고농도의 p형의 콜렉터층으로부터 정공(hole) 전류의 주입을 유도한다. 이러한 소수 캐리어(carrier)의 고농도 주입으로 인해 드리프트(drift) 영역에서의 전도도가 수십에서 수백배 증가하는 전도도 변조(conductivity modulation)가 발생하게 된다. MOSFET과 달리 전도도 변조로 인하여 드리프트 영역에서의 저항 성분이 매우 작아지므로, 매우 큰 고압에서의 응용이 가능하다.The electron current injected into the drift region through the channel, like the base current of the bipolar transistor, is a hole from the high-concentration p-type collector layer located below the IGBT device. induce the injection of current. Due to the high-concentration injection of such minority carriers, conductivity modulation in which conductivity in a drift region is increased several tens to hundreds of times occurs. Unlike the MOSFET, the resistance component in the drift region is very small due to the conductivity modulation, so that it can be applied at a very large high voltage.

음극으로 흐르는 전류는 채널을 통해 흐르는 전자 전류와 p형의 바디와 n형의 드리프트 영역의 접합을 통해 흐르는 정공 전류로 나누어진다. IGBT는 기판의 구조상 양극과 음극 간의 pnp 구조이므로 MOSFET과 달리 다이오드(diode)가 내장되어 있지 않으므로 별도의 다이오드를 역 병렬로 연결해주어야 한다. 이러한 IGBT는 크게 내압(blocking voltage) 유지, 도통 손실의 감소 및 스위칭 속도의 증가를 주요 특성으로 한다.The current flowing to the cathode is divided into an electron current flowing through the channel and a hole current flowing through the junction of the p-type body and the n-type drift region. Since the IGBT is a pnp structure between the anode and the cathode due to the structure of the substrate, unlike the MOSFET, it does not have a built-in diode, so a separate diode must be connected in reverse parallel. The main characteristics of such an IGBT are maintenance of blocking voltage, reduction of conduction loss, and increase of switching speed.

IGBT에 요구되는 전압의 크기가 증가하는 추세이며, 이와 함께 소자의 내구성이 높아질 것이 요구된다. 하지만, 소자의 소형화에 따라, 전압의 크기가 증가하는 경우에 소자의 구조에 의해 래치업(latch-up)이 발생하여 소자가 파괴되기 쉽다. 래치업(latch-up)이란 IGBT에 구조적으로 존재하는 pnpn 기생 싸이리스터(thyristor)가 동작하는 경우, IGBT는 더 이상 게이트(gate)에 의한 조절이 되지 않는 상태가 되어, 막대한 전류가 IGBT로 흘러 들어가 소자가 과열되어 파괴되는 것을 의미한다.The magnitude of the voltage required for the IGBT tends to increase, and with it, durability of the device is required to be increased. However, according to the miniaturization of the device, when the magnitude of the voltage increases, a latch-up occurs due to the structure of the device, and thus the device is easily destroyed. Latch-up means that when the pnpn parasitic thyristor structurally present in the IGBT operates, the IGBT is no longer controlled by the gate, and a huge current flows into the IGBT. It means that the element is overheated and destroyed.

종래, 래치업(latch-up)에 대한 강건성을 확보하기 위하여, 트렌치 이미터를 마련하였으나, 트렌치 이미터를 형성하는 경우, 정공 전류의 경로가 확대되어, 정공 전류의 밀도의 감소하고, 이로써, 도통 손실이 증가하는 문제가 있다. Conventionally, a trench emitter is provided in order to secure robustness against latch-up. However, when the trench emitter is formed, the path of the hole current is expanded, and the density of the hole current is reduced, thereby, There is a problem in that the conduction loss increases.

본 발명의 과제는 래치업(latch-up)에 대한 강건성을 확보하면서도, 도통 손실을 감소시킬 수 있는 전력 반도체 소자를 제공하는 것이다. An object of the present invention is to provide a power semiconductor device capable of reducing conduction loss while ensuring robustness against latch-up.

본 발명의 일 실시예에 따른 전력 반도체 소자는 제1 도전형의 불순물을 포함하는 드리프트층; 상기 드리프트층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디층; 상기 바디층 상에 마련되고, 제1 도전형의 불순물을 포함하는 이미터층; 상기 바디층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디 컨택층; 상기 바디층 하부에 마련되고, 제2 도전형의 불순물을 포함하는 콜렉터층; 상기 바디층, 상기 이미터층, 및 상기 드리프트층을 관통하여, 상기 드리프트층에 도달하고, 제1 방향을 따라 연장되는 트렌치 게이트, 및 트렌치 이미터; 를 포함하고, 상기 트렌치 이미터의 폭은 상기 제1 방향을 따라 가변될 수 있다. A power semiconductor device according to an embodiment of the present invention includes a drift layer including impurities of a first conductivity type; a body layer provided on the drift layer and including impurities of a second conductivity type; an emitter layer provided on the body layer and including impurities of a first conductivity type; a body contact layer provided on the body layer and including impurities of a second conductivity type; a collector layer provided under the body layer and including impurities of a second conductivity type; a trench gate passing through the body layer, the emitter layer, and the drift layer, reaching the drift layer, and extending along a first direction, and a trench emitter; and a width of the trench emitter may vary in the first direction.

본 발명의 일 실시예에 따른 전력 반도체 소자는 제1 도전형의 불순물을 포함하는 드리프트층; 상기 드리프트층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디층; 상기 바디층 상에 마련되고, 제1 도전형의 불순물을 포함하는 이미터층; 상기 바디층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디 컨택층; 상기 바디층 하부에 마련되고, 제2 도전형의 불순물을 포함하는 콜렉터층; 상기 바디층, 상기 이미터층, 및 상기 드리프트층을 관통하여, 상기 드리프트층에 도달하고, 제1 방향을 따라 연장되는 트렌치 게이트, 및 트렌치 이미터; 를 포함하고, 상기 트렌치 게이트와 상기 트렌치 이미터의 메사 간격은 제1 방향을 따라 가변될 수 있다. A power semiconductor device according to an embodiment of the present invention includes a drift layer including impurities of a first conductivity type; a body layer provided on the drift layer and including impurities of a second conductivity type; an emitter layer provided on the body layer and including impurities of a first conductivity type; a body contact layer provided on the body layer and including impurities of a second conductivity type; a collector layer provided under the body layer and including impurities of a second conductivity type; a trench gate extending through the body layer, the emitter layer, and the drift layer to reach the drift layer and extending along a first direction, and a trench emitter; and a mesa interval between the trench gate and the trench emitter may vary in a first direction.

상기 트렌치 이미터는, 제1 방향을 따라 연장되는 중심부 및 상기 중심부로부터 제2 방향을 따라 연장되는 돌출부를 포함할 수 있다. The trench emitter may include a central portion extending in a first direction and a protrusion extending from the central portion in a second direction.

상기 이미터층 및 상기 바디 컨택층은, 상기 바디층 상의 이웃하는 상기 트렌치 게이트 및 상기 트렌치 이미터 사이에서 제1 방향을 따라 교대로 배치될 수 있다. The emitter layer and the body contact layer may be alternately disposed along the first direction between the trench gate and the trench emitter adjacent on the body layer.

상기 돌출부가 마련되는 영역은 상기 바디 컨택층이 형성되는 영역에 대응될 수 있다. A region in which the protrusion is provided may correspond to a region in which the body contact layer is formed.

제1 방향에서, 상기 돌출부의 중심과 상기 바디 컨택층의 중심은 일치할 수 있다. In the first direction, a center of the protrusion may coincide with a center of the body contact layer.

상기 트렌치 이미터의 최소 폭은 상기 트렌치 이미터의 최대 폭의 30%~35%에 해당할 수 있다. The minimum width of the trench emitter may correspond to 30% to 35% of the maximum width of the trench emitter.

상기 돌출부가 형성되는 영역의 길이는 상기 중심부가 형성되는 영역의 길이의 30%~35%에 해당할 수 있다. The length of the region in which the protrusion is formed may correspond to 30% to 35% of the length of the region in which the center is formed.

상기 트렌치 이미터는 복수 개 마련되고, 상기 복수의 트렌치 이미터는, 상기 트렌치 게이트를 사이에 두고 배치되는 제1 트렌치 이미터 및 제2 트렌치 이미터를 포함하고, 상기 제1 트렌치 이미터의 돌출부와 상기 제2 트렌치 이미터의 돌출부는, 제1 방향의 서로 다른 위치에서, 상기 트렌치 게이트 측으로 연장될 수 있다. A plurality of trench emitters are provided, and the plurality of trench emitters includes a first trench emitter and a second trench emitter disposed with the trench gate interposed therebetween, wherein the protrusion of the first trench emitter and the The protrusion of the second trench emitter may extend toward the trench gate at different positions in the first direction.

본 발명의 일 실시예에 따르면, 이미터 전극과 전기적으로 연결되는 트렌치 이미터를 마련하여, 래치업(latch-up)에 대한 강건성(Ruggedness)을 확보할 수 있다. 또한, 트렌치 이미터에 돌출부를 형성하여, 도통 손실을 보상하고, 고속 스위치 특성을 향상시킬 수 있다. According to an embodiment of the present invention, by providing a trench emitter electrically connected to the emitter electrode, it is possible to secure robustness against latch-up. In addition, by forming a protrusion in the trench emitter, the conduction loss can be compensated and the high-speed switch characteristics can be improved.

도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자의 개략적인 절개 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자의 부분 상면도이다.
도 3은 본 발명의 일 실시예에 따른 도 1의 A-A`의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 도 1의 B-B`의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 도 1의 C-C`의 단면도이다.1 is a schematic cutaway perspective view of a power semiconductor device according to an embodiment of the present invention.
2 is a partial top view of a power semiconductor device according to an embodiment of the present invention.
3 is a cross-sectional view taken along line AA′ of FIG. 1 according to an embodiment of the present invention.
4 is a cross-sectional view taken along line BB` of FIG. 1 according to an embodiment of the present invention.
5 is a cross-sectional view taken along CC` of FIG. 1 according to an embodiment of the present invention.

본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It should be noted that technical terms used herein are used only to describe specific embodiments, and are not intended to limit the present invention. In addition, the technical terms used in this specification should be interpreted in the meaning generally understood by those of ordinary skill in the art to which the present invention belongs, unless otherwise defined in this specification, and excessively inclusive. It should not be construed in the meaning of being human or in an excessively reduced meaning. In addition, when the technical terms used in the present specification are incorrect technical terms that do not accurately express the spirit of the present invention, they should be understood by being replaced with technical terms that those skilled in the art can correctly understand. In addition, general terms used in the present invention should be interpreted as defined in advance or according to the context before and after, and should not be interpreted in an excessively reduced meaning.

또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.Also, as used herein, the singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as "consisting of" or "comprising" should not be construed as necessarily including all of the various components or various steps described in the specification, some of which components or some steps are It should be construed that it may not include, or may further include additional components or steps.

또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.In addition, terms including an ordinal number such as first, second, etc. used herein may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to the accompanying drawings, but the same or similar components are assigned the same reference numerals regardless of reference numerals, and redundant description thereof will be omitted.

또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.In addition, in the description of the present invention, if it is determined that a detailed description of a related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, it should be noted that the accompanying drawings are only for easy understanding of the spirit of the present invention, and should not be construed as limiting the spirit of the present invention by the accompanying drawings.

본 명세서에서 개시된 신규한 기술들 대부분은 IGBT를 기준으로 설명된다. 그러나 여기에서 개시된 본 발명의 여러 실시예들이 IGBT로 한정되는 것은 아니며, 예컨대 다이오드 외에도, 전력용 MOSFET과 여러 형태의 싸이리스터를 포함하는 다른 형태의 전력 반도체 소자의 기술에도 대부분 적용될 수 있다. Most of the novel technologies disclosed herein are described in terms of IGBTs. However, the various embodiments of the present invention disclosed herein are not limited to the IGBT, for example, in addition to the diode, can be mostly applied to the technology of other types of power semiconductor devices including power MOSFETs and various types of thyristors.

또한, 본 발명의 다양한 실시예들은 특정 p형 및 n형 영역을 포함하는 것으로 묘사된다. 그러나 여기에서 개시되는 여러 영역의 도전형이 반대인 소자에 대해서도 동일하게 적용될 수 있다는 것은 당연하다. In addition, various embodiments of the present invention are depicted as including specific p-type and n-type regions. However, it goes without saying that the same may be applied to devices having opposite conductivity types of various regions disclosed herein.

나아가, 본 명세서의 n형, 및 p형은 제1 도전형 또는 제2 도전형이라고 정의될 수 있다. 한편, 제1 도전형, 제2 도전형은 상이한 도전형을 의미할 수 있다. 또한, '+'는 고농도로 도핑된 상태를 의미하고, '-'는 저농도로 도핑된 상태를 의미한다.Furthermore, n-type and p-type herein may be defined as a first conductivity type or a second conductivity type. Meanwhile, the first conductivity type and the second conductivity type may mean different conductivity types. In addition, '+' means a state doped with a high concentration, and '-' means a state doped with a low concentration.

도 1은 본 발명의 일 실시예에 따른 전력 반도체 소자의 개략적인 절개 사시도이고, 도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자의 부분 상면도이다. 또한, 도 3은 본 발명의 일 실시예에 따른 도 2의 A-A`의 단면도이고, 도 4는 본 발명의 일 실시예에 따른 도 2의 B-B`의 단면도이고, 도 5는 본 발명의 일 실시예에 따른 도 2의 C-C`의 단면도이다.1 is a schematic cutaway perspective view of a power semiconductor device according to an embodiment of the present invention, and FIG. 2 is a partial top view of the power semiconductor device according to an embodiment of the present invention. In addition, FIG. 3 is a cross-sectional view taken along AA′ of FIG. 2 according to an embodiment of the present invention, FIG. 4 is a cross-sectional view taken along BB′ of FIG. 2 according to an embodiment of the present invention, and FIG. It is a cross-sectional view taken along CC` of FIG. 2 according to an example.

이하, 도 1 내지 도 5를 참조하여, 본 발명의 일 실시에에 따른 전력 반도체 소자의 구성 및 효과를 상세히 설명하도록 한다. Hereinafter, the configuration and effect of the power semiconductor device according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 5 .

본 발명의 일 실시예에 따른 전력 반도체 소자(100)는 드리프트층(110), 바디층(120), 이미터층(131), 바디 컨택층(132), 트렌치 게이트(141), 트렌치 이미터(142), 버퍼층(150), 및 콜렉터층(160)을 포함할 수 있고, 추가적으로, 층간 절연막(170), 및 이미터 전극(180)을 포함할 수 있다. The power semiconductor device 100 according to an embodiment of the present invention includes a drift layer 110 , a body layer 120 , an emitter layer 131 , a body contact layer 132 , a trench gate 141 , and a trench emitter ( 142 ), a buffer layer 150 , and a collector layer 160 , and may additionally include an interlayer insulating layer 170 , and an emitter electrode 180 .

드리프트층(110)은 제1 도전형의 불순물을 포함할 수 있다. 일 예로, 드리프트층(110)은 저농도로 도핑된 n형의 불순물을 포함할 수 있다. The drift layer 110 may include impurities of the first conductivity type. For example, the drift layer 110 may include a lightly doped n-type impurity.

바디층(120)은 드리프트층(110)의 상부에 마련된다. 바디층(120)은 제2 도전형의 불순물을 포함할 수 있고, 일 예로, 바디층(120)은 저농도로 도핑된 p형의 불순물을 포함할 수 있다. The body layer 120 is provided on the drift layer 110 . The body layer 120 may include impurities of the second conductivity type, and for example, the body layer 120 may include impurities of the lightly doped p-type.

이미터층(131)은 바디층(120)의 상부에 마련된다. 이미터층(131)은 제1 도전형의 불순물을 포함할 수 있고, 일 예로, 이미터층(131)은 고농도로 도핑된 n형의 불순물을 포함할 수 있다. The emitter layer 131 is provided on the body layer 120 . The emitter layer 131 may include impurities of the first conductivity type, and for example, the emitter layer 131 may include n-type impurities doped at a high concentration.

바디 컨택층(132)은 바디층(120)의 상부에 마련된다. 바디 컨택층(132)은 제2 도전형의 불순물을 포함할 수 있고, 일 예로, 바디 컨택층(132)은 고농도로 도핑된 p형의 불순물을 포함할 수 있다. 바디 컨택층(132)은 바디층(120)과 이미터 전극(180)을 동일한 전위로 유지하기 위한 구성으로, 광의의 관점에서 바디 컨택층(132)은 바디층(120)으로 이해될 수 있다. The body contact layer 132 is provided on the body layer 120 . The body contact layer 132 may include impurities of the second conductivity type, and for example, the body contact layer 132 may include impurities of the p-type doped with a high concentration. The body contact layer 132 is configured to maintain the body layer 120 and the emitter electrode 180 at the same potential, and in a broad sense, the body contact layer 132 may be understood as the body layer 120 . .

이미터층(131) 및 바디 컨택층(132)은, 전력 반도체 소자(100)의 제1 방향(X축 방향)을 따라 교대로 배치될 수 있다. 일 예로, 이미터층(131)의 제1 방향(X축 방향)의 길이는 바디 컨택층(132)의 제1 방향(X축 방향)의 길이의 10%~60%에 해당할 수 있다. The emitter layer 131 and the body contact layer 132 may be alternately disposed along the first direction (X-axis direction) of the power semiconductor device 100 . For example, the length of the emitter layer 131 in the first direction (X-axis direction) may correspond to 10% to 60% of the length of the body contact layer 132 in the first direction (X-axis direction).

본 발명의 일 실시예에 따르면, 이미터층(131)의 제1 방향(X축 방향)의 길이의 하한을 바디 컨택층(132)의 제1 방향(X축 방향)의 길이의 10%로 설계하여, 고속 스위치 특성을 향상시킬 수 있고, 이미터층(131)의 제1 방향(X축 방향)의 길이의 상한을 바디 컨택층(132)의 제1 방향(X축 방향)의 길이의 60%로 설계하여, 래치업(latch-up)에 대한 강건성을 확보하면서도, 도통 손실이 증가하는 문제를 억제할 수 있다. According to an embodiment of the present invention, the lower limit of the length of the emitter layer 131 in the first direction (X-axis direction) is designed to be 10% of the length of the body contact layer 132 in the first direction (X-axis direction). Thus, high-speed switch characteristics can be improved, and the upper limit of the length of the emitter layer 131 in the first direction (X-axis direction) is 60% of the length of the body contact layer 132 in the first direction (X-axis direction). It is possible to suppress the problem of increase in conduction loss while securing robustness against latch-up.

설명의 편의를 위하여, 트렌치 이미터(142)를 제1 트렌치 이미터로, 트렌치 이미터(142')를 제2 트랜치 이미터로 지칭하면, 트렌치 게이트(141)와 제1 트렌치 이미터 사이에 배치되는 이미터층(131) 및 바디 컨택층(132)의 배치 설계는, 트렌치 게이트(141)와 제2 트렌치 이미터 사이에 배치되는 이미터층(131) 및 바디 컨택층(132)의 배치 설계와 서로 다를 수 있다. For convenience of description, when the trench emitter 142 is referred to as a first trench emitter and the trench emitter 142 ′ is referred to as a second trench emitter, the trench gate 141 and the first trench emitter are interposed between the trench gate 141 and the first trench emitter. The layout design of the emitter layer 131 and the body contact layer 132 is similar to the layout design of the emitter layer 131 and the body contact layer 132 disposed between the trench gate 141 and the second trench emitter. may be different.

일 예로, 트렌치 게이트(141)와 제1 트렌치 이미터 사이에 배치되는 이미터층(131) 및 바디 컨택층(132)은, 트렌치 게이트(141)와 제2 트렌치 이미터 사이에 배치되는 이미터층(131) 및 바디 컨택층(132)이 쉬프트되는 형태로 배치될 수 있다. 구체적으로, 도 1을 참조하면, 트렌치 게이트(141)와 제1 트렌치 이미터 사이에 배치되는 이미터층(131)의 형성 영역은 트렌치 게이트(141)와 제2 트렌치 이미터 사이에 배치되는 바디 컨택층(132)의 중앙 영역에 대응되도록 배치될 수 있다. For example, the emitter layer 131 and the body contact layer 132 disposed between the trench gate 141 and the first trench emitter may include the emitter layer 131 disposed between the trench gate 141 and the second trench emitter. 131) and the body contact layer 132 may be disposed in a shifted form. Specifically, referring to FIG. 1 , the formation region of the emitter layer 131 disposed between the trench gate 141 and the first trench emitter is a body contact disposed between the trench gate 141 and the second trench emitter. It may be disposed to correspond to the central region of the layer 132 .

한편, 후술할 바와 같이, 트렌치 이미터(142)의 돌출부는 바디 컨택층(132)이 형성되는 영역에서, 이웃하는 트렌치 게이트(141) 측으로 연장되므로, 하나의 트렌치 게이트(141)를 사이에 두고 마주하도록 배치되는 제1 트렌치 이미터 및 제2 트렌치 이미터의 돌출부는 제1 방향(X축 방향)의 서로 다른 위치에서, 트렌치 게이트(141) 측으로 연장될 수 있다. Meanwhile, as will be described later, the protrusion of the trench emitter 142 extends toward the adjacent trench gate 141 in the region where the body contact layer 132 is formed, so that one trench gate 141 is interposed therebetween. The protrusions of the first trench emitter and the second trench emitter disposed to face each other may extend toward the trench gate 141 at different positions in the first direction (X-axis direction).

트렌치 게이트(141) 및 트렌치 이미터(142)는 복수 개 마련되고, 복수의 트렌치 게이트(141) 및 복수의 트렌치 이미터(142) 각각은 트렌치에 형성될 수 있다. A plurality of trench gates 141 and trench emitters 142 may be provided, and each of the plurality of trench gates 141 and the plurality of trench emitters 142 may be formed in a trench.

트렌치 게이트(141) 및 트렌치 이미터(142) 각각은 이미터층(131), 바디 컨택층(132), 및 바디층(120)을 제3 방향(Z축 방향)으로 관통하여, 드리프트층(110)에 도달할 수 있다. Each of the trench gate 141 and the trench emitter 142 penetrates the emitter layer 131 , the body contact layer 132 , and the body layer 120 in the third direction (Z-axis direction), and thus the drift layer 110 . ) can be reached.

트렌치 게이트(141) 및 트렌치 이미터(142) 각각은 전력 반도체 소자(100)의 제2 방향(Y축 방향)을 따라 교대로 배치될 수 있다. 트렌치 게이트(141) 및 트렌치 이미터(142) 각각은 전력 반도체 소자(100)의 제1 방향(X축 방향)을 따라 연장될 수 있다. Each of the trench gate 141 and the trench emitter 142 may be alternately disposed along the second direction (Y-axis direction) of the power semiconductor device 100 . Each of the trench gate 141 and the trench emitter 142 may extend in a first direction (X-axis direction) of the power semiconductor device 100 .

트렌치 게이트(141)는 트렌치 내부에 마련되는 폴리 실리콘(141a) 및 트렌치 내벽을 따라 형성되어, 폴리 실리콘(141b)을 둘러싸는 실리콘 산화물(141a)을 포함할 수 있다. 트렌치 게이트(141)는 게이트 전극과 접속될 수 있다. The trench gate 141 may include polysilicon 141a provided inside the trench and silicon oxide 141a formed along the inner wall of the trench and surrounding the polysilicon 141b. The trench gate 141 may be connected to the gate electrode.

트렌치 이미터(142)는 트렌치 내부에 마련되는 폴리 실리콘(142a) 및 트렌치 내벽을 따라 형성되어, 폴리 실리콘(142a)을 둘러싸는 실리콘 산화물(142b)을 포함할 수 있다. The trench emitter 142 may include polysilicon 142a provided inside the trench and silicon oxide 142b formed along the inner wall of the trench and surrounding the polysilicon 142a.

트렌치 이미터(142)의 제2 방향(Y축 방향)의 폭은 제1 방향(X축 방향)을 따라 가변될 수 있다. 따라서, 트렌치 게이트(141)와 트렌치 이미터(142)의 메사 간격은 제1 방향(X축 방향)을 따라 가변될 수 있다. The width of the trench emitter 142 in the second direction (Y-axis direction) may vary along the first direction (X-axis direction). Accordingly, the mesa spacing between the trench gate 141 and the trench emitter 142 may vary in the first direction (X-axis direction).

트렌치 이미터(142)는 제1 방향(X축 방향)을 따라 연장되는 중심부 및 중심부로부터 제2 방향(Y축 방향)을 따라 연장되는 돌출부를 포함할 수 있다. 트렌치 이미터(142)의 중심부의 형태는 트렌치 게이트(141)의 형태와 실질적으로 동일한 것으로 이해될 수 있다. The trench emitter 142 may include a central portion extending in a first direction (X-axis direction) and a protrusion extending from the central portion in a second direction (Y-axis direction). It may be understood that the shape of the central portion of the trench emitter 142 is substantially the same as the shape of the trench gate 141 .

트렌치 이미터(142)의 돌출부는 제1 방향(X축 방향)을 따라 반복적으로 형성될 수 있다. 일 예로, 돌출부가 형성되는 영역의 제1 방향(X축 방향)의 길이는 중심부가 형성되는 영역의 제1 방향(X축 방향)의 길이의 7%~35%에 해당할 수 있다.The protrusion of the trench emitter 142 may be repeatedly formed along the first direction (X-axis direction). For example, the length of the region in which the protrusion is formed in the first direction (X-axis direction) may correspond to 7% to 35% of the length in the first direction (X-axis direction) of the region in which the center is formed.

본 발명의 일 실시예에 따르면, 트렌치 이미터(142)의 돌출부의 제1 방향(X축 방향)의 길이의 상한을 트렌치 이미터(142)의 중심부의 제1 방향(X축 방향)의 길이의 35%로 설계하여, 고속 스위치 특성을 향상시킬 수 있고, 트렌치 이미터(142)의 돌출부의 제1 방향(X축 방향)의 길이의 하한을 트렌치 이미터(142)의 중심부의 제1 방향(X축 방향)의 길이의 7%로 설계하여, 래치업(latch-up)에 대한 강건성을 확보하면서도, 도통 손실이 증가하는 문제를 억제할 수 있다. According to an embodiment of the present invention, the upper limit of the length of the protrusion of the trench emitter 142 in the first direction (X-axis direction) is the length of the central portion of the trench emitter 142 in the first direction (X-axis direction). By designing as 35% of , the high-speed switch characteristics can be improved, and the lower limit of the length of the protrusion of the trench emitter 142 in the first direction (X-axis direction) in the first direction of the center of the trench emitter 142 By designing it to be 7% of the length (X-axis direction), it is possible to suppress the problem of increase in conduction loss while securing robustness against latch-up.

따라서, 트렌치 이미터(142)의 돌출부에 의해, 트렌치 이미터(142)는 제1 방향(X축 방향)을 따라 폭이 좁은 부분과 폭이 넓은 부분이 반복적으로 나타나는 형태로 형성될 수 있다. 일 예로, 트렌치 이미터(142)의 최소 폭은 최대 폭의 15%~35%에 해당할 수 있다.Accordingly, due to the protrusion of the trench emitter 142 , the trench emitter 142 may be formed in a shape in which a narrow portion and a wide portion repeatedly appear along the first direction (X-axis direction). For example, the minimum width of the trench emitter 142 may correspond to 15% to 35% of the maximum width.

트렌치 이미터(142)의 돌출부는 이웃하는 트렌치 게이트(141) 측으로 연장될 수 있다. 이 때, 트렌치 이미터(142)의 돌출부는 인접하는 트렌치 게이트(141)와 절연될 수 있다. The protrusion of the trench emitter 142 may extend toward the adjacent trench gate 141 . In this case, the protrusion of the trench emitter 142 may be insulated from the adjacent trench gate 141 .

도 1 내지 도 5에서, 트렌치 이미터(142)의 돌출부가 사각형 형상으로 형성되는 것으로 도시되어 있으나, 실시예에 따라, 돌출부는 삼각형, 및 원형 등 다양한 형상으로 형성될 수 있다. 1 to 5 , the protrusion of the trench emitter 142 is illustrated as being formed in a rectangular shape, but according to embodiments, the protrusion may be formed in various shapes, such as a triangular shape and a circular shape.

한편, 트렌치 이미터(142)의 돌출부는 바디 컨택층(132)이 형성되는 영역에서, 이웃하는 트렌치 게이트(141) 측으로 연장될 수 있다. 즉, 트렌치 이미터(142)의 돌출부가 마련되는 영역은 바디 컨택층(132)이 형성되는 영역에 대응될 수 있다. 일 예로, 제1 방향(X축 방향)에서, 트렌치 이미터(142)의 돌출부의 중심은 바디 컨택층(132)의 중심과 일치할 수 있다. Meanwhile, the protrusion of the trench emitter 142 may extend toward the adjacent trench gate 141 in the region where the body contact layer 132 is formed. That is, the region in which the protrusion of the trench emitter 142 is provided may correspond to the region in which the body contact layer 132 is formed. For example, in the first direction (X-axis direction), the center of the protrusion of the trench emitter 142 may coincide with the center of the body contact layer 132 .

도 4 및 도 5를 참조하면, 트렌치 이미터(142)의 돌출부가 제2 방향(Y축 방향)을 따라 돌출됨에 따라, 중심부에 마주하는 드리프트층(110), 바디층(120) 및 바디 컨택층(132)의 폭 보다, 돌출부에 마주하는 드리프트층(110), 바디층(120) 및 바디 컨택층(132)의 폭이 감소될 수 있다. 4 and 5 , as the protrusion of the trench emitter 142 protrudes in the second direction (Y-axis direction), the drift layer 110 , the body layer 120 , and the body contact facing the center Widths of the drift layer 110 , the body layer 120 , and the body contact layer 132 facing the protrusion may be smaller than the width of the layer 132 .

후술할 바와 같이, 트렌치 이미터(142)의 돌출부가 제2 방향(Y축 방향)으로 돌출됨에 따라, 돌출부에 마주하는 드리프트층(110), 바디층(120) 및 바디 컨택층(132)의 폭이 감소되어, 정공의 축적(Hole accumulation)을 높일 수 있다. As will be described later, as the protrusion of the trench emitter 142 protrudes in the second direction (the Y-axis direction), the drift layer 110 , the body layer 120 , and the body contact layer 132 facing the protrusion are formed. As the width is reduced, hole accumulation may be increased.

버퍼층(150)은 드리프트층(110)의 하부에 마련된다. 버퍼층(150)은 제1 도전형의 불순물을 포함할 수 있고, 일 예로, n형의 불순물을 포함할 수 있다. The buffer layer 150 is provided under the drift layer 110 . The buffer layer 150 may include impurities of the first conductivity type, for example, n-type impurities.

콜렉터층(160)은 버퍼층(150)의 하부에 마련된다. 콜렉터층(160)은 제2 도전형의 불순물을 포함할 수 있고, 일 예로, 고농도로 도핑된 p형의 불순물을 포함할 수 있다. 콜렉터층(160)은 콜렉터 전극과 접속될 수 있다. The collector layer 160 is provided under the buffer layer 150 . The collector layer 160 may include impurities of the second conductivity type, and for example, may include impurities of the p-type doped with a high concentration. The collector layer 160 may be connected to a collector electrode.

층간 절연막(170)은 트렌치 게이트(141)를 덮도록 형성되고, 층간 절연막(170)은 트렌치 이미터(142)의 일부를 덮도록 형성된다. 여기서, 층간 절연막(170)에 의해 커버되는 트렌치 이미터(142)의 일부 영역은 트렌치 이미터(142)의 중심부로 이해될 수 있고, 층간 절연막(170)에 의해 커버되지 않고, 노출되는 트렌치 이미터(142)의 다른 일부 영역은 트렌치 이미터(142)의 돌출부로 이해될 수 있다. The interlayer insulating layer 170 is formed to cover the trench gate 141 , and the interlayer insulating layer 170 is formed to cover a portion of the trench emitter 142 . Here, a partial region of the trench emitter 142 covered by the interlayer insulating layer 170 may be understood as the central portion of the trench emitter 142 , and the trench is not covered by the interlayer insulating layer 170 and is already exposed. Another partial region of the emitter 142 may be understood as a protrusion of the trench emitter 142 .

층간 절연막(170)은 트렌치 게이트(141) 및 트렌치 이미터(142)의 중심부를 커버하기 위하여, 층간 절연막(170)은 트렌치 게이트(141) 및 트렌치 이미터(142)의 중심부의 형상과 유사하게, 제1 방향(X축 방향)을 따라 연장되고, 제2 방향(Y축 방향)을 따라 반복적으로 배치될 수 있다. The interlayer insulating layer 170 covers the central portions of the trench gate 141 and the trench emitter 142 so that the interlayer insulating layer 170 has a shape similar to that of the central portions of the trench gate 141 and the trench emitter 142 . , extending along the first direction (X-axis direction), and may be repeatedly arranged along the second direction (Y-axis direction).

이미터 전극(180)은 층간 절연막(170) 및 층간 절연막(170)에 의해 노출된 영역을 덮도록 형성될 수 있다. 따라서, 이미터 전극(180)은 트렌치 이미터(142)의 돌출부, 이미터층(131) 및 바디 컨택층(132)과 전기적으로 연결될 수 있다. 즉, 트렌치 이미터(142)의 돌출부가 이미터 전극(180)과 직접 접속되어, 트렌치 이미터(142)의 중심부와 돌출부 모두는, 이미터 전극(180)과 전기적으로 연결된다.The emitter electrode 180 may be formed to cover an area exposed by the interlayer insulating layer 170 and the interlayer insulating layer 170 . Accordingly, the emitter electrode 180 may be electrically connected to the protrusion of the trench emitter 142 , the emitter layer 131 , and the body contact layer 132 . That is, the protrusion of the trench emitter 142 is directly connected to the emitter electrode 180 , and both the central portion and the protrusion of the trench emitter 142 are electrically connected to the emitter electrode 180 .

트렌치 이미터(142)를 이미터 전극(180)과 전기적으로 연결하는 경우, 정공 전류의 경로가 확대된다. 따라서, IGBT에 구조적으로 존재하는 pnpn 기생 싸이이리스터(thyristor)에 의해 발생하는 래치업(latch-up)에 대한 강건성(Ruggedness)을 확보할 수 있다. 다만, 정공 전류의 경로가 확대되는 경우, 정공 전류의 밀도의 감소로 인하여, 도통 손실이 증가하는 문제가 발생할 수 있다. When the trench emitter 142 is electrically connected to the emitter electrode 180 , the path of the hole current is expanded. Therefore, it is possible to secure the robustness against latch-up caused by the pnpn parasitic thyristor structurally present in the IGBT. However, when the path of the hole current is enlarged, a problem in that the conduction loss increases due to a decrease in the density of the hole current may occur.

상술한 바와 같이, 전력 반도체 소자(100)의 트렌치 이미터(142)의 돌출부가 제2 방향(Y축 방향)을 따라 돌출되어, 중심부에 마주하는 드리프트층(110), 바디층(120) 및 바디 컨택층(132)의 폭 보다 돌출부에 마주하는 드리프트층(110), 바디층(120) 및 바디 컨택층(132)의 폭이 감소되게 된다. As described above, the protrusion of the trench emitter 142 of the power semiconductor device 100 protrudes along the second direction (Y-axis direction), and the drift layer 110 , the body layer 120 and Widths of the drift layer 110 , the body layer 120 , and the body contact layer 132 facing the protrusion are smaller than the width of the body contact layer 132 .

따라서, 돌출부에 마주하는 드리프트층(110), 바디층(120) 및 바디 컨택층(132)의 폭이 감소됨에 따라, 바디층(120) 내에서의 정공의 축적(Hole accumulation)을 높일 수 있고, 이로써, 정공 전류의 경로 확대에 따른 도통 손실을 보상할 수 있다. Accordingly, as the widths of the drift layer 110 , the body layer 120 , and the body contact layer 132 facing the protrusion are reduced, hole accumulation in the body layer 120 may be increased. , thereby compensating for the conduction loss caused by the expansion of the path of the hole current.

나아가, 본 발명의 일 실시예에 따르면, 트렌치 이미터(142)의 돌출부의 형성에 따라, 돌출부에 마주하는 드리프트층(110) 및 바디층(120)의 면적이 감소하여, 드리프트층(110)과 바디층(120) 사이의 커패시턴스 및 드리프트층(110)의 자체의 커패시턴스에 의해 결정되는 밀러 커패시턴스(Miller capacitance)가 감소하여, 고속 스위칭 특성이 향상될 수 있다.Furthermore, according to an embodiment of the present invention, according to the formation of the protrusion of the trench emitter 142 , the areas of the drift layer 110 and the body layer 120 facing the protrusion are reduced, so that the drift layer 110 . Miller capacitance, which is determined by the capacitance between the body layer and the body layer 120 and the capacitance of the drift layer 110 itself, is reduced, so that high-speed switching characteristics may be improved.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 결정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.The present invention described above is not limited by the above-described embodiments and the accompanying drawings, but is determined by the claims to be described later, and the configuration of the present invention may vary within the scope without departing from the technical spirit of the present invention. Those of ordinary skill in the art to which the present invention pertains can easily recognize that the present invention can be changed and modified.

110: 드리프트층
120: 바디층
130: 이미터층
141: 트랜치 게이트
142: 트랜치 이미터
150: 버퍼층
160: 콜렉터층
170: 층간 절연막
180: 이미터 전극110: drift layer
120: body layer
130: emitter layer
141: trench gate
142: trench emitter
150: buffer layer
160: collector layer
170: interlayer insulating film
180: emitter electrode

Claims (16)

제1 도전형의 불순물을 포함하는 드리프트층;
상기 드리프트층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디층;
상기 바디층 상에 마련되고, 제1 도전형의 불순물을 포함하는 이미터층;
상기 바디층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디 컨택층;
상기 바디층 하부에 마련되고, 제2 도전형의 불순물을 포함하는 콜렉터층;
상기 바디층, 상기 이미터층, 및 상기 드리프트층을 관통하여, 상기 드리프트층에 도달하고, 제1 방향을 따라 연장되는 트렌치 게이트, 및 트렌치 이미터; 를 포함하고,
상기 트렌치 이미터의 폭은 상기 제1 방향을 따라 가변되는 전력 반도체 소자.
a drift layer including impurities of a first conductivity type;
a body layer provided on the drift layer and including impurities of a second conductivity type;
an emitter layer provided on the body layer and including impurities of a first conductivity type;
a body contact layer provided on the body layer and including impurities of a second conductivity type;
a collector layer provided under the body layer and including impurities of a second conductivity type;
a trench gate passing through the body layer, the emitter layer, and the drift layer, reaching the drift layer, and extending along a first direction, and a trench emitter; including,
A width of the trench emitter is variable along the first direction.
 제1항에 있어서, 상기 트렌치 이미터는,
제1 방향을 따라 연장되는 중심부 및 상기 중심부로부터 제2 방향을 따라 연장되는 돌출부를 포함하는 전력 반도체 소자.
The method of claim 1 , wherein the trench emitter comprises:
A power semiconductor device comprising a central portion extending in a first direction and a protrusion extending in a second direction from the central portion.
 제2항에 있어서,
상기 이미터층 및 상기 바디 컨택층은, 상기 바디층 상의 이웃하는 상기 트렌치 게이트 및 상기 트렌치 이미터 사이에서 제1 방향을 따라 교대로 배치되는 전력 반도체 소자.
3. The method of claim 2,
The emitter layer and the body contact layer are alternately disposed in a first direction between the trench gate and the trench emitter adjacent on the body layer.
 제3항에 있어서,
상기 돌출부가 마련되는 영역은 상기 바디 컨택층이 형성되는 영역에 대응되는 전력 반도체 소자.
4. The method of claim 3,
A region in which the protrusion is provided corresponds to a region in which the body contact layer is formed.
 제4항에 있어서,
제1 방향에서, 상기 돌출부의 중심과 상기 바디 컨택층의 중심은 일치하는 전력 반도체 소자.
5. The method of claim 4,
In the first direction, a center of the protrusion and a center of the body contact layer coincide with each other.
 제1항에 있어서,
상기 트렌치 이미터의 최소 폭은 상기 트렌치 이미터의 최대 폭의 15%~35%에 해당하는 전력 반도체 소자.
According to claim 1,
The minimum width of the trench emitter corresponds to 15% to 35% of the maximum width of the trench emitter.
 제2항에 있어서,
상기 돌출부가 형성되는 영역의 길이는 상기 중심부가 형성되는 영역의 길이의 7%~35%에 해당하는 전력 반도체 소자.
3. The method of claim 2,
The length of the region in which the protrusion is formed corresponds to 7% to 35% of the length of the region in which the center is formed.
 제1항에 있어서,
상기 트렌치 이미터는 복수 개 마련되고,
상기 복수의 트렌치 이미터는, 상기 트렌치 게이트를 사이에 두고 배치되는 제1 트렌치 이미터 및 제2 트렌치 이미터를 포함하고,
상기 제1 트렌치 이미터의 돌출부와 상기 제2 트렌치 이미터의 돌출부는, 제1 방향의 서로 다른 위치에서, 상기 트렌치 게이트 측으로 연장되는 전력 반도체 소자.
According to claim 1,
A plurality of trench emitters are provided,
The plurality of trench emitters includes a first trench emitter and a second trench emitter disposed with the trench gate interposed therebetween,
The protrusion of the first trench emitter and the protrusion of the second trench emitter extend toward the trench gate at different positions in a first direction.
 제1 도전형의 불순물을 포함하는 드리프트층;
상기 드리프트층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디층;
상기 바디층 상에 마련되고, 제1 도전형의 불순물을 포함하는 이미터층;
상기 바디층 상에 마련되고, 제2 도전형의 불순물을 포함하는 바디 컨택층;
상기 바디층 하부에 마련되고, 제2 도전형의 불순물을 포함하는 콜렉터층;
상기 바디층, 상기 이미터층, 및 상기 드리프트층을 관통하여, 상기 드리프트층에 도달하고, 제1 방향을 따라 연장되는 트렌치 게이트, 및 트렌치 이미터; 를 포함하고,
상기 트렌치 게이트와 상기 트렌치 이미터의 메사 간격은 제1 방향을 따라 가변되는 전력 반도체 소자.
a drift layer including impurities of a first conductivity type;
a body layer provided on the drift layer and including impurities of a second conductivity type;
an emitter layer provided on the body layer and including impurities of a first conductivity type;
a body contact layer provided on the body layer and including impurities of a second conductivity type;
a collector layer provided under the body layer and including impurities of a second conductivity type;
a trench gate passing through the body layer, the emitter layer, and the drift layer, reaching the drift layer, and extending along a first direction, and a trench emitter; including,
A mesa interval between the trench gate and the trench emitter is variable in a first direction.
 제9항에 있어서, 상기 트렌치 이미터는,
제1 방향을 따라 연장되는 중심부 및 상기 중심부로부터 제2 방향을 따라 연장되는 돌출부를 포함하는 전력 반도체 소자.
10. The method of claim 9, wherein the trench emitter,
A power semiconductor device comprising a central portion extending in a first direction and a protrusion extending in a second direction from the central portion.
 제10항에 있어서,
상기 이미터층 및 상기 바디 컨택층은, 상기 바디층 상의 이웃하는 상기 트렌치 게이트 및 상기 트렌치 이미터 사이에서 제1 방향을 따라 교대로 배치되는 전력 반도체 소자.
11. The method of claim 10,
The emitter layer and the body contact layer are alternately disposed in a first direction between the trench gate and the trench emitter adjacent on the body layer.
 제11항에 있어서,
상기 돌출부가 마련되는 영역은 상기 바디 컨택층이 형성되는 영역에 대응되는 전력 반도체 소자.
12. The method of claim 11,
A region in which the protrusion is provided corresponds to a region in which the body contact layer is formed.
 제12항에 있어서,
제1 방향에서, 상기 돌출부의 중심과 상기 바디 컨택층의 중심은 일치하는 전력 반도체 소자.
13. The method of claim 12,
In the first direction, a center of the protrusion and a center of the body contact layer coincide with each other.
 제9항에 있어서,
상기 트렌치 이미터의 최소 폭은 상기 트렌치 이미터의 최대 폭의 15%~35%에 해당하는 전력 반도체 소자.
10. The method of claim 9,
The minimum width of the trench emitter corresponds to 15% to 35% of the maximum width of the trench emitter.
 제10항에 있어서,
상기 돌출부가 형성되는 영역의 길이는 상기 중심부가 형성되는 영역의 길이의 7%~35%에 해당하는 전력 반도체 소자.
11. The method of claim 10,
The length of the region in which the protrusion is formed corresponds to 7% to 35% of the length of the region in which the center is formed.
 제9항에 있어서,
상기 트렌치 이미터는 복수 개 마련되고,
상기 복수의 트렌치 이미터는, 상기 트렌치 게이트를 사이에 두고 배치되는 제1 트렌치 이미터 및 제2 트렌치 이미터를 포함하고,
상기 제1 트렌치 이미터의 돌출부와 상기 제2 트렌치 이미터의 돌출부는, 제1 방향의 서로 다른 위치에서, 상기 트렌치 게이트 측으로 연장되는 전력 반도체 소자. 10. The method of claim 9,
A plurality of trench emitters are provided,
The plurality of trench emitters includes a first trench emitter and a second trench emitter disposed with the trench gate interposed therebetween,
The protrusion of the first trench emitter and the protrusion of the second trench emitter extend toward the trench gate at different positions in a first direction.
KR1020190176234A 2019-12-27 2019-12-27 Power Semiconductor Device KR102392277B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190176234A KR102392277B1 (en) 2019-12-27 2019-12-27 Power Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190176234A KR102392277B1 (en) 2019-12-27 2019-12-27 Power Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20210083688A true KR20210083688A (en) 2021-07-07
KR102392277B1 KR102392277B1 (en) 2022-05-02

Family

ID=76862136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190176234A KR102392277B1 (en) 2019-12-27 2019-12-27 Power Semiconductor Device

Country Status (1)

Country Link
KR (1) KR102392277B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117374120A (en) * 2023-09-28 2024-01-09 海信家电集团股份有限公司 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028244A (en) * 2015-07-15 2017-02-02 富士電機株式会社 Semiconductor device
JP2019197850A (en) * 2018-05-11 2019-11-14 株式会社デンソー Semiconductor device and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028244A (en) * 2015-07-15 2017-02-02 富士電機株式会社 Semiconductor device
JP2019197850A (en) * 2018-05-11 2019-11-14 株式会社デンソー Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117374120A (en) * 2023-09-28 2024-01-09 海信家电集团股份有限公司 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Also Published As

Publication number Publication date
KR102392277B1 (en) 2022-05-02

Similar Documents

Publication Publication Date Title
USRE47198E1 (en) Power semiconductor device
US9299695B2 (en) Semiconductor device
US9478614B2 (en) Semiconductor device
US7531888B2 (en) Integrated latch-up free insulated gate bipolar transistor
KR100275756B1 (en) Trench insulated gate bipolar transistor
US20150187877A1 (en) Power semiconductor device
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
KR101422953B1 (en) Power semiconductor device and method for manufacturing the same
JP2014112625A (en) Power semiconductor element and method for manufacturing the same
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP2013145903A (en) Semiconductor device
KR20100085508A (en) Trench insulated gate bipolar trangistor
KR102392277B1 (en) Power Semiconductor Device
JP2015181178A (en) semiconductor device
JPH08293618A (en) High breakdown strength semiconductor device
KR20150076716A (en) Power semiconductor device
KR20150069117A (en) Power semiconductor device
KR101994728B1 (en) Power semiconductor device
KR20150061972A (en) Power semiconductor device
KR20150076768A (en) Power semiconductor device
JP7407757B2 (en) semiconductor equipment
JP7476129B2 (en) Semiconductor device and semiconductor circuit
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
JP2023139979A (en) Semiconductor device and semiconductor circuit
CN114420744A (en) IGBT device with thyristor structure and clamped by self-biased MOS

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant